KR101489205B1

KR101489205B1 - FLEXIBLE PRINTED CIRCUIT BOARD WITH VIA INCLUDING PLATED LAYER and METHOD FOR PREPARING THEREOF

Info

Publication number: KR101489205B1
Application number: KR20130036636A
Authority: KR
Inventors: 최은국; 김충한
Original assignee: 하이쎌(주)
Priority date: 2013-04-04
Filing date: 2013-04-04
Publication date: 2015-02-06
Also published as: KR20140121006A

Abstract

본 발명은 기판, 상기 기판의 상부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층, 상기 기판의 하부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층, 및 상기 기판의 상부에 형성된 패턴화된 배선층과 하부에 형성된 패턴화된 배선층을 전기적으로 연결시키기 위한 하나이상의 비아홀 및 상기 비아홀을 통전시키는 비아를 포함하되, 상기 각각의 비아는 비아의 상면과 하면을 관통하며, 상기 비아의 직경보다 작은 관통홀을 포함하며, 상기 관통홀의 표면과, 상기 기판의 상부 및 하부에 형성된 패턴화된 배선층은 금속 도금에 의해 금속 도금층이 형성된 것을 특징으로 하는 인쇄회로기판 및 이의 제조방법에 관한 것이다. A patterned wiring layer formed on a substrate, a patterned wiring layer formed on the substrate by a printing method of a conductive paste composition, a patterned wiring layer formed on the bottom of the substrate and formed by a printing method of a conductive paste composition, At least one via hole for electrically connecting a patterned wiring layer formed on an upper portion of the substrate to a patterned wiring layer formed on a lower portion, and a via for passing the via hole, wherein each of the vias penetrates an upper surface and a lower surface of the via And a through hole having a diameter smaller than the diameter of the via, wherein the patterned wiring layer formed on the surface of the through hole and on the upper and lower sides of the substrate is formed with a metal plating layer by metal plating, and a printed circuit board And a manufacturing method thereof.

Description

TECHNICAL FIELD [0001] The present invention relates to a flexible printed circuit board having a via formed of a plated layer and a method of manufacturing the flexible printed circuit board.

본 발명은 도금층을 포함하는 비아가 형성된 연성 인쇄회로기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 상기 비아의 전기전도성을 향상시킬 수 있는 도금층을 포함하는 비아를 형성함으로써, 연성 인쇄회로기판의 전기전도성을 보다 향상시킬 수 있는 연성 인쇄회로기판 및 이의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a flexible printed circuit board on which a via including a plated layer is formed and a method of manufacturing the same, and more particularly, To a flexible printed circuit board capable of further improving electrical conductivity and a method of manufacturing the same.

전자 산업 기술 분야에서 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 의해 전자 부품들의 두께가 얇아지고 크기가 축소됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다.Due to the rapid development of the integration density in the field of electronics industry, the development of surface mounting technology that directly mounts small chips and their parts has made the thickness of electronic parts thinner and smaller, making it easier to embed in more complicated and narrow spaces .

이러한 요구에 부응하여 연성 인쇄회로기판(FPCB)이 개발되고 있다. 특히, 적층이 용이하고 사용도가 높은 양면 구조의 연성 인쇄회로기판의 경우, 카메라, 휴대폰 배터리, 프린터, 디스크 드라이브, 소형 계측기, LCD, PDP, 의료 기기 등의 기술적 발전으로 인하여 그 사용량이 급격히 증가하면서 그에 대한 기술 개발과 요구는 더욱 늘어가고 있는 실정이다.In response to this demand, a flexible printed circuit board (FPCB) is being developed. Particularly, in the case of a flexible printed circuit board having a double-sided structure which is easy to be laminated and has a high degree of use, its usage is rapidly increased due to technological development of a camera, a mobile phone battery, a printer, a disk drive, a small measuring instrument, an LCD, a PDP, But the technology development and the demand for it are increasing.

일반적으로 인쇄회로기판은 재질의 물리적 특성에 따라 경성 인쇄회로기판과 연성 인쇄회로기판으로 나누어지고, 이 2가지를 혼합한 경연성 인쇄회로기판의 3가지로 구분된다. 경성 인쇄회로기판은 흔히 알고 있는 형태가 고정된 인쇄회로기판이고, 연성인쇄회로기판은 유연성이 있어 전자기기에서 휘거나 접힌 상태로 인쇄회로기판을 장착할 필요가 있는 경우에 사용된다. Generally, a printed circuit board is divided into a rigid printed circuit board and a flexible printed circuit board according to the physical properties of the material, and a rigid printed circuit board in which the two are mixed. A rigid printed circuit board is a printed circuit board having a commonly known shape. The flexible printed circuit board is flexible and is used when it is necessary to mount a printed circuit board in a bent or folded state in an electronic apparatus.

특히, 적층이 용이하고 사용도가 높은 양면구조의 연성 인쇄회로기판의 제조방법은 일반적으로 경성 인쇄회로기판의 방식과 동일하여, 먼저 양면에 동박이 적층되어 있는 폴리이미드 기재의 동박적층판을 일정한 작업사이즈로 재단한다. 이를 몇 장 겹친 후, CNC드릴을 사용하여 기계적 드릴작업을 통해 관통홀을 만든다. 그 다음 기존의 로봇방식으로 무전해 도금 및 전해도금 공정을 거쳐 관통홀에 도전성을 부여함으로써, 상하면을 전기적으로 연결시킨다. 그리고 최종적으로 드라이필름 라미네이팅, 노광, 현상 및 에칭 공정을 통하여 회로패턴을 형성한다.Particularly, a method for manufacturing a flexible printed circuit board having a double-sided structure which is easy to be laminated and has high usability is generally the same as that of a hard printed circuit board, and a method for manufacturing a polyimide- Cut to size. After laminating several layers, use a CNC drill to make a through hole by mechanical drilling. Then, through the electroless plating and the electrolytic plating process in the conventional robot system, the through holes are given conductivity to electrically connect the upper and lower surfaces. Finally, a circuit pattern is formed through dry film laminating, exposure, development and etching processes.

이와 같은 종래기술로서 공개특허공보 제10-2004-0005404호에서는 동적층판을 UV 레이저드릴을 사용하여 롤투롤 방식으로 다수의 관통홀을 연속적으로 동적층판에 천공하고, 이를 금속도금을 통해 롤투롤 방식으로 관통홀에 도전성을 부여하여 상,하 동박을 연결한 후, 동적층판의 상하면에 롤투롤 방식으로 드라이필름을 접착시키고 동적층판을 롤투롤 방식으로 노광, 현상 및 에칭하여 필요한 회로 패턴을 형성함으로써 양면 연성 인쇄회로기판을 제조하는 방법에 관해 기재되어 있다. As a conventional technique as described above, in JP-A-10-2004-0005404, a plurality of through holes are continuously drilled into a copper-clad laminate by a roll-to-roll method using a UV laser drill, And the upper and lower copper foils are connected to each other. Then, a dry film is adhered to the upper and lower surfaces of the copper-clad laminate by a roll-to-roll method, and the copper clad laminate is exposed, developed and etched by a roll- A method of manufacturing a double-sided flexible printed circuit board is described.

그러나 상기와 같은 동박 적층판을 이용하여 에칭하는 방식을 포함하는 공정은 작업공정이 복잡해지고 그에 따른 작업시간 및 비용이 증가되며, 환경 친화적이지 못한 단점이 있다. However, the process including etching using the above-mentioned copper clad laminate has a disadvantage in that the work process becomes complicated, the work time and cost are increased, and it is not environmentally friendly.

상기 에칭법의 문제점을 해결하기 위해 회로 패턴(Circuit Pattern) 소재인 동박(Copper Clad)을 도전성 잉크/페이스트(Conductive Ink/Paste)로 대체하여 저렴한 인쇄회로기판(PCB)을 제작하는 기술이 상기와 같은 에칭에 의한 방법을 대체하고 있다. In order to solve the problem of the etching method, a technique of manufacturing an inexpensive printed circuit board (PCB) by replacing a copper clad, which is a circuit pattern material, with a conductive ink / paste, And substitutes the same etching method.

상기 도전성 잉크는 통상적으로 수~수십 나노미터 직경의 금속 입자를 용매에 분산시킨 소재로, 도전성 잉크를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 금속 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다. 또한 상기 도전성 페이스트는 통상적으로 수백~수천 나노미터 직경의 금속 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 기판에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다. The conductive ink is a material in which metal particles having a diameter of several to several tens of nanometers are dispersed in a solvent. When a conductive ink is printed on a substrate and heat is applied at a predetermined temperature, organic additives such as a dispersant are volatilized, The pores between them are contracted and sintered to form conductors electrically and mechanically connected to each other. The conductive paste is a material in which metal particles having a diameter of several hundreds to several thousand nanometers are dispersed in an adhesive resin. When a conductive paste is printed on a substrate and heat is applied at a predetermined temperature, And electrical and mechanical contact between the metal particles is fixed so that conductors connected to each other can be formed.

한편, 상기 양면 인쇄회로기판에 있어, 상면과 하면의 배선을 전기적으로 연결하기 위해 비아홀을 관통한 후에 이에 도전성 페이스트 등의 도전성 재료로서 비아홀을 충진하는 과정이 필요하다.On the other hand, in the above-described double-sided printed circuit board, a process of filling a via hole as a conductive material such as a conductive paste after passing through a via hole is required in order to electrically connect the wiring on the upper surface and the lower surface.

상기 양면 인쇄회로기판상에 비아를 형성하는 종래기술로서, 공개특허공보 제10-2010-0077800호에서는 연성 기판의 일면에 회로를 형성하고, 상기 기판에 홀을 형성한 후에 상기 연성 기판의 타면에 도전성 페이스트로 회로를 형성함으로써, 상기 홀이 도전성 페이스트에 의해 충진되어 통전되는 것을 특징으로 하는 양면 연성회로기판의 제조 방법에 관해 기재되어 있다.As a conventional technique for forming a via on the double-sided printed circuit board, a circuit is formed on one surface of a flexible substrate, a hole is formed on the substrate, Sided flexible printed circuit board characterized in that the hole is filled with a conductive paste and is energized by forming a circuit with a conductive paste.

그러나, 이와 같이 상기 비아홀에 도전성 페이스트와 같은 도전성 재료를 충진하는 경우, 전기전도성이 충분하지 않은 단점이 있다. 예를 들어, 기존의 일반적인 페이스트들은 기판과의 접착력 강도를 향상시키기 위하여 바인더성분을 포함하고 있어, 이에 의한 전도성의 감소가 곧 저항수치의 증가로 이어질 수 있다. 만약 전도성 물질의 입자크기가 마이크로급(3-10 ㎛)으로 큰 경우, 상기 페이스트는 입자사이의 바인더 양이 더 많아지게 됨으로서 저항의 수치를 더 높게 유발시킬 수 있다. However, when such a via hole is filled with a conductive material such as a conductive paste, there is a disadvantage that the electrical conductivity is not sufficient. For example, conventional conventional pastes contain a binder component in order to improve the adhesive strength with the substrate, and consequently, the decrease in conductivity may lead to an increase in the resistance value. If the particle size of the conductive material is large (3-10 mu m), the amount of the binder between the particles becomes larger and the resistance value can be higher.

이러한 문제를 해결하기 위하여 일반적인 실버페이스트(입자크기3~5 ㎛)보다 저항이 적고 값비싼 나노급의 페이스트(입자크기 50 nm)를 사용하여 패턴을 형성할 수 있으나, 이 경우에도 상기 비아홀내 형성되는 배선의 전기전도도를 높이기 위한 필요성은 여전히 요구되고 있다. In order to solve such a problem, a pattern can be formed using a nano grade paste (particle size: 50 nm) having a lower resistance and a higher resistance than a general silver paste (particle size: 3 to 5 탆) There is still a need to increase the electrical conductivity of the wiring.

또한 상기 연성회로기판의 경우에 배선 형성의 각각의 공정은 롤투롤 공정에 의해 연속적으로 진행될 수 있다. 이 경우에 상기 비아홀을 도전성 페이스트 또는 도전성 나노잉크와 같은 도전성 재료를 충진하는 과정에서 비아홀의 한쪽을 막지 않고 충진하는 경우에는, 롤투롤 연속인쇄 과정에서 비아홀을 충진하는 과정에 의해 도전성 페이스트 또는 도전성 나노잉크가 흘러나와 기판 반대면, 플레이트 또는 이송 롤 등을 오염시킬 수 있는 문제가 발생할 수 있어 이를 해결하기 위한 방안이 필요하다. Further, in the case of the flexible circuit board, each step of the wiring formation can be continuously performed by a roll-to-roll process. In this case, when the via hole is filled without blocking the via hole in the process of filling the via hole with a conductive material such as conductive paste or conductive nano ink, the conductive paste or the conductive nano- There is a problem that the ink may flow out to contaminate the reverse surface of the substrate, the plate or the transfer roll, and a solution is needed.

한편, 상기 도전성 페이스트 등을 이용하여 기판상에 인쇄방법에 의해 패턴화된 배선층을 형성하는 경우에 상기 패턴화된 배선층의 낮은 전기전도성을 향상시키기 위해 상기 패턴화된 배선층상에 금속 도금층을 형성할 수 있다. 이 경우에 상기 도금층은 종래에는 전해도금을 이용하여 형성하였다. On the other hand, when a wiring layer patterned by a printing method is formed on a substrate using the conductive paste or the like, a metal plating layer is formed on the patterned wiring layer to improve the low electrical conductivity of the patterned wiring layer . In this case, the plating layer is conventionally formed using electrolytic plating.

그러나, 상기 도전성 페이스트상에 전해도금을 통한 금속층을 형성함으로써 상기 도전성 페이스트층을 포함하는 배선층의 전기 전도도를 향상시키는 방법은 전해 도금의 진행시 도전성 페이스트의 저항이 큼으로 인해 도금이 제대로 되지 않거나 저항의 편차에 의해 도금두께도 크게 편차가 발생되는 문제점이 있다. However, a method of improving the electrical conductivity of the wiring layer including the conductive paste layer by forming a metal layer by electrolytic plating on the conductive paste is not suitable because of the resistance of the conductive paste during the electroplating process, There is a problem in that the thickness of the plating is largely varied.

이는 기판에 배선폭에 대비하여 배선의 길이가 매우 긴 형태로 배선을 형성하는 경우 상기 문제점이 더욱 발생될 소지가 있어 도금층의 두께의 균일성이 떨어지게 된다. 예를 들면, 종래기술로서 유연 기판상에 도전성 페이스트(Ag 페이스트)를 패턴 인쇄하고 이에 전해도금층을 형성하는 경우, 상기 배선의 양말단에 걸리는 저항은 금속 배선에 비해 매우 큰 저항을 나타냄으로써, 이후에 전해도금을 하는 경우에 배선의 균일성이 떨어지는 하나의 원인으로 작용할 수 있다. This is because if the wiring is formed on the substrate with a very long wiring length as compared with the wiring width, the above problem may be further generated and the uniformity of the thickness of the plating layer is lowered. For example, when the conductive paste (Ag paste) is pattern printed on the flexible substrate and the electrolytic plating layer is formed on the flexible substrate as the prior art, the resistance applied to both ends of the wiring exhibits a very large resistance as compared with the metal wiring. It is possible to cause a decrease in the uniformity of the wiring.

즉, 상기 도전성 페이스트상에 전해 도금시 배선의 시작점은 전극에 가깝게 위치하고 있으며, 금속의 환원반응이 잘 일어나게 되어 상기 도전성 페이스트층 상에 도금층이 원활하게 형성될 수 있으나, 페이스트층을 포함하는 배선층이 시작점에서부터 멀어질수록 페이스트의 전기전도도가 금속에 비해 좋지 않으며, 도전성 페이스트의 길이에 따른 저항의 존재로 인해 금속이온의 환원반응의 효율이 떨어지게 된다. 따라서 배선이 전극의 시작점에서 멀어질수록 형성되는 도금층의 두께는 얇아질 수 있고, 심지어는 배선이 불연속적으로 도금이 형성될 수도 있다. That is, when the conductive paste is electroplated on the conductive paste, the starting point of the wiring is located close to the electrode, and the metal reduction reaction occurs well, so that the plating layer can be smoothly formed on the conductive paste layer. However, The farther away from the starting point the electrical conductivity of the paste is not as good as the metal and the efficiency of the reduction reaction of the metal ion is lowered due to the presence of the resistance depending on the length of the conductive paste. Therefore, the farther the wiring is from the starting point of the electrode, the thinner the thickness of the formed plating layer, or even the wiring may be formed discontinuously.

이를 해결하기 위해서 도금층의 두께를 두껍게 하게 되면, 최종적으로 제조되는 회로기판의 두께가 두꺼워지는 단점을 가지며 또한 높은 두께로 인한 인쇄시 불량발생 원인을 제공하기도 한다. 또한, 상기 도금층의 두께를 두껍게 하기 위해 전해도금시 도금량을 증가시키게 되는 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있어, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있다.In order to solve this problem, if the thickness of the plating layer is increased, the thickness of the finally produced circuit board becomes thick, and the cause of defects in printing due to the high thickness is also provided. In addition, when the plating amount is increased during the electrolytic plating so as to increase the thickness of the plating layer, only the uppermost portion of the wiring layer can be plated on the side surface of the wiring layer without plating and the width (pitch width) There is a drawback that it can not be done.

따라서, 상기 도전성 페이스트 등을 이용하여 인쇄공정에 의해 형성되는 배선이 기판 양면에 형성된 배선을 전기적으로 연결해 주는 비아를 보다 전기전도도가 높은 특성을 가질 수 있도록 함과 동시에, 상기 인쇄공정에 의해 형성되는 회로 배선층의 전기전도도를 향상시킬 수 있고 얇은 두께를 가지는 인쇄회로기판을 형성하기 위한 연구개발의 필요성은 지속적으로 요구되고 있는 실정이다. Therefore, the vias for electrically connecting the wirings formed on the both surfaces of the substrate with the wirings formed by the printing process using the conductive paste or the like can have characteristics of higher electrical conductivity and can be formed by the printing process There is a continuing need for research and development for forming a printed circuit board having a thin thickness that can improve the electrical conductivity of the circuit wiring layer.

공개특허공보 제10-2004-0005404호(2004.01.16)Published Japanese Patent Application No. 10-2004-0005404 (Jan. 16, 2004) 공개특허공보 제10-2010-0077800호(2010.07.08)Patent Document 1: Japanese Patent Application Laid-Open No. 10-2010-0077800 (2010.07.08)

따라서 상기 문제점을 해결하기 위하여 본 발명은 도전성 페이스트 또는 도전성 나노잉크와 같은 도전성 재료의 충진에 의해 비아홀내 형성되는 비아의 전기전도도를 높일 수 있는 인쇄회로기판의 제조방법을 제공한다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of manufacturing a printed circuit board capable of increasing the electrical conductivity of a via formed in a via hole by filling conductive material such as conductive paste or conductive nano ink.

또한, 본 발명은 상기 인쇄회로기판상에 도전성 페이스트 조성물의 인쇄방식에 의해 형성된 배선층을 포함하는 회로배선의 전기 전도도를 향상시킬 수 있고, 배선층의 두께가 얇은 인쇄회로기판을 제공하는 것을 또 다른 목적으로 한다. It is another object of the present invention to provide a printed circuit board capable of improving electric conductivity of a circuit wiring including a wiring layer formed by a printing method of a conductive paste composition on the printed circuit board and having a thin wiring layer, .

또한 본 발명은 연성 인쇄회로기판을 제조하기 위한 롤투롤 연속인쇄 과정에서 비아홀을 충진하는 과정에 의해 도전성 페이스트 또는 도전성 나노잉크가 흘러나와 기판 반대면, 플레이트 또는 이송 롤 등을 오염시키는 문제를 해결할 수 있는 신규한 인쇄회로기판의 제조방법을 제공하는 것을 또 다른 목적으로 한다. Further, the present invention can solve the problem that conductive paste or conductive nano ink flows out to contaminate the reverse surface of the substrate, the plate, or the transfer roll by the process of filling the via hole in the continuous roll-to-roll continuous printing process for producing the flexible printed circuit board It is another object of the present invention to provide a novel method of manufacturing a printed circuit board.

본 발명은 기판, 상기 기판의 상부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층, 상기 기판의 하부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층, 및 상기 기판의 상부에 형성된 패턴화된 배선층과 하부에 형성된 패턴화된 배선층을 전기적으로 연결시키기 위한 하나이상의 비아홀 및 상기 비아홀을 통전시키는 비아를 포함하되, 상기 각각의 비아는 비아의 상면과 하면을 관통하며 상기 비아의 직경보다 작은 관통홀을 포함하며, 상기 관통홀의 표면과, 상기 기판의 상부 및 하부에 형성된 패턴화된 배선층의 상부는 무전해 금속 도금에 의해 무전해 금속 도금층이 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다. A patterned wiring layer formed on a substrate, a patterned wiring layer formed on the substrate by a printing method of a conductive paste composition, a patterned wiring layer formed on the bottom of the substrate and formed by a printing method of a conductive paste composition, At least one via hole for electrically connecting a patterned wiring layer formed on an upper portion of the substrate to a patterned wiring layer formed on a lower portion, and a via for passing the via hole, wherein each of the vias penetrates an upper surface and a lower surface of the via Wherein the electroless metal plating layer is formed by electroless metal plating on the surface of the through hole and the upper part of the patterned wiring layer formed on the upper and lower sides of the substrate A printed circuit board is provided.

일 실시예로서, 상기 인쇄회로기판은 두께가 10 ㎛ 내지 100 ㎛이고, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나일 수 있다. In one embodiment, the printed circuit board has a thickness of 10 탆 to 100 탆 and is selected from the group consisting of polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat-resistant epoxy, polyarylate, Meade and FR-4.

일 실시예로서, 상기 기판상에 형성된 무전해 금속 도금층은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나의 금속 도금에 의해 형성되며, 이의 두께는 0.2 ㎛ 내지 10 ㎛ 일 수 있다. In one embodiment, the electroless metal plating layer formed on the substrate is formed by any one of metal plating selected from Cu, Sn, Ag, Au, Ni, or an alloy thereof, and the thickness thereof is in the range of 0.2 탆 to 10 탆 .

이 경우에, 상기 무전해 금속 도금층상에 추가적으로 전해 금속도금 또는 무전해 금속 도금에 의한 금속도금층이 형성될 수 있다. In this case, a metal plating layer by electrolytic metal plating or electroless metal plating may be further formed on the electroless metal plating layer.

일 실시예로서, 상기 도전성 페이스트 조성물은 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물이며, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 ㎛의 범위 일 수 있다. In one embodiment, the conductive paste composition is any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a paste for gravure, or a mixture thereof. And may range from 10 nm to 10 mu m.

또한 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하고, 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 형성된 비아내부에 상기 비아의 직경보다 작고, 비아의 상면과 하면을 관통하는 관통홀을 형성하는 단계, 및 상기 관통홀이 형성된 기판을 금속 도금하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다. Forming a via hole in a predetermined portion of the printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed to thereby form a via hole on the lower side of the substrate; Forming a patterned wiring layer by printing a conductive paste composition in a predetermined pattern on an upper surface of the substrate on which the via is formed, wherein the wiring layer is formed by filling a via formed in the via hole Forming a patterned wiring layer by removing the protective film layer formed on a lower portion of the substrate and printing the lower portion of the substrate in a predetermined pattern of the conductive paste composition, A patterned wiring layer is formed so that the wiring layer is connected to the via formed in the via hole Forming a through hole in the formed via that is smaller than the diameter of the via and penetrating the upper and lower surfaces of the via and metal plating the substrate on which the through hole is formed, &Lt; / RTI >

또한, 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하고, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 형성된 비아내부에 상기 비아의 직경보다 작고, 비아의 상면과 하면을 관통하는 관통홀을 형성하는 단계, 및 상기 관통홀이 형성된 기판을 금속 도금하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising: forming a via hole in a predetermined portion of a printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed, Forming a via by filling a conductive material by a printing method; removing a protective film layer formed on a lower portion of the substrate; and printing a conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern, Forming a patterned interconnection layer so that the interconnection layer is connected to a via formed in the via hole; printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition to form a patterned interconnection layer; Is patterned so as to be connected to a via formed in the via hole Forming a via hole in the formed via that is smaller than the diameter of the via and penetrating the top and bottom surfaces of the via, and metal plating the substrate having the through hole formed therein, And a manufacturing method thereof.

또한 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하는 단계, 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계 및 상기 기판의 양면에 형성된 패턴화된 배선층을 금속 도금하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.Forming a via hole in a predetermined portion of the printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed to thereby form a via hole on the lower side of the substrate; Forming a patterned wiring layer by printing a conductive paste composition in a predetermined pattern on an upper surface of the substrate on which the via is formed, wherein the wiring layer is formed by filling a via formed in the via hole Forming a patterned interconnection layer to be connected to the substrate, removing a protective film layer formed under the substrate, printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition to form a patterned interconnection layer, A patterned wiring layer is formed so that the formed wiring layer is connected to the via formed in the via hole And metal plating the patterned wiring layer formed on both sides of the substrate. [0012] According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board.

또한 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하는 단계, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계 및 상기 기판의 양면에 형성된 패턴화된 배선층을 금속 도금하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.Forming a via hole in a predetermined portion of the printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed to thereby form a via hole on the lower side of the substrate; Forming a via by filling a material by a printing method; removing a protective film layer formed on a lower portion of the substrate; printing an electrically conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern, Forming a patterned interconnection layer so that the interconnection layer is connected to a via formed in the via hole; printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition to form a patterned interconnection layer; The wiring layer formed in the via hole is connected to the via formed in the via hole, Step and a step of plating a patterned wiring layer formed on both surfaces of the substrate metal to form a; provides a method of producing a printed circuit board comprising a.

일 실시예로서, 상기 기판의 양면에 형성된 패턴화된 배선층상에 형성된 금속 도금층은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나의 무전해 도금에 의해 형성되며, 이의 두께는 0.2 ㎛ 내지 10 ㎛일 수 있다. In one embodiment, the metal plating layer formed on the patterned wiring layer formed on both surfaces of the substrate is formed by any electroless plating selected from Cu, Sn, Ag, Au, Ni, or an alloy thereof, May be 0.2 [mu] m to 10 [mu] m.

일 실시예로서, 상기 보호 필름층은 두께 30 내지 300 ㎛의 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 중에서 선택되는 어느 하나의 필름층에 점착제를 도포한 후 라미네이팅 공정을 거쳐 형성될 수 있다. In one embodiment, the protective film layer is selected from the group consisting of polybutylene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, and polyimide having a thickness of 30 to 300 μm The adhesive layer may be formed by applying a pressure-sensitive adhesive on one of the film layers and then subjecting the layer to a laminating process.

일 실시예로서, 상기 비아홀에 비아를 형성하는 것은 잉크젯방식, 디스펜싱, 슬롯다이, 그라비아 옵셋, 폴리머 그라비아, Aerosol, 마이크로 플라즈마 프린팅, 임프린팅 중에서 선택되는 어느 하나의 방법을 이용하여 금속 나노입자를 포함하는 도전성 잉크를 충진하거나 또는 도전성 페이스트를 충진함으로써 이루어질 수 있다. In one embodiment, forming the via in the via hole may be performed by any one of the following methods: ink jet method, dispensing, slot die, gravure offset, polymer gravure, Aerosol, microplasma printing, Or by filling a conductive paste containing the conductive ink.

일 실시예로서, 상기 비아가 형성된 기판의 상부 또는 하부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하는 경우에, 상기 관통홀이 형성될 부분은 상기 도전성 페이스트 조성물을 인쇄하지 않을 수 있다. In one embodiment, when the conductive paste composition is printed in a predetermined pattern on the upper or lower surface of the substrate on which the via is formed, the portion where the through hole is to be formed may not print the conductive paste composition.

일 실시예로서, 상기 인쇄회로기판의 제조방법에서의 상기 각각의 단계 중 적어도 하나 이상은 롤투롤 공정에 의해 이루어질 수 있다. In one embodiment, at least one of each of the steps in the method of manufacturing the printed circuit board may be performed by a roll-to-roll process.

일 실시예로서, 상기 비아홀 또는 관통홀은 CNC 드릴 또는 레이저 드릴링에 의한 식각에 의해 형성될 수 있다. In one embodiment, the via hole or the through hole may be formed by etching by CNC drilling or laser drilling.

일 실시예로서, 본 발명은 상기 비아홀을 형성하는 단계이후에, 상기 비아홀 내벽 또는 표면에 잔존하는 탄흔(Smear)을 제거하는 단계를 추가로 포함할 수 있다. In one embodiment, the method may further include removing smear remaining on the inner wall or surface of the via hole after the step of forming the via hole.

본 발명의 인쇄회로기판은 종래의 동박의 에칭방법을 이용한 인쇄회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있으며, 또한 종래의 도전성 페이스트와 같은 도전성 재료를 이용하여 비아홀을 충진하는 방법에 의해 비아를 형성하는 방법보다 전기전도성이 개선된 인쇄회로기판을 제공할 수 있다. The printed circuit board of the present invention is advantageous in simplifying the process and being an environmentally friendly method as compared with the printed circuit board using the etching method of the conventional copper foil. Also, the method of filling the via hole by using a conductive material such as a conventional conductive paste It is possible to provide a printed circuit board with improved electrical conductivity than a method of forming vias by the method.

또한 본 발명의 인쇄회로기판의 제조방법은, 상기 비아홀내에 관통홀을 형성하고 이의 표면에 금속도금을 진행함과 동시에 기판의 양면에 형성된 도전성 페이스트층의 상부에 금속도금층을 형성할 수 있어서 상기 관통홀의 형성단계 이외의 추가적인 공정이 필요하지 않고 배선의 전기전도도를 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공할 수 있다. According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, the method comprising: forming a through hole in the via hole, performing metal plating on the surface thereof, and forming a metal plating layer on the conductive paste layer formed on both surfaces of the substrate, It is possible to provide a method of manufacturing a printed circuit board capable of improving the electrical conductivity of a wiring without requiring an additional step other than the step of forming a hole.

또한 본 발명에서 상기 도전성 페이스트층의 상부에 금속도금층이 무전해도금층인 경우에는 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하고, 배선의 전기전도도를 향상시킬 수 있고, 배선층의 두께를 얇게 하면서도 배선간의 선폭을 좁게 할 수 있다. In the present invention, when the metal plating layer is an electroless plating layer on the conductive paste layer, the metal plating layer to be formed on the conductive paste layer is uniform, the electrical conductivity of the wiring can be improved, The line width between the wirings can be narrowed.

또한 본 발명은 연성 인쇄회로기판을 제조하기 위한 롤투롤 연속인쇄 과정에서 비아홀을 충진하는 과정에 의해 도전성 페이스트 또는 도전성 나노잉크가 흘러나와 기판 반대면, 플레이트 또는 이송 롤 등을 오염시키는 문제를 해결할 수 있는 신규한 인쇄회로기판의 제조방법을 제공할 수 있다. Further, the present invention can solve the problem that conductive paste or conductive nano ink flows out to contaminate the reverse surface of the substrate, the plate, or the transfer roll by the process of filling the via hole in the continuous roll-to-roll continuous printing process for producing the flexible printed circuit board The present invention provides a method of manufacturing a novel printed circuit board.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 도시한 그림이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법의 순서도를 도시한 그림이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 그림이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 인쇄회로기판의 제조방법의 순서도를 도시한 그림이다.
도 5는 본 발명의 관통홀을 형성하지 않은 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 그림이다.
도 6는 본 발명의 관통홀을 형성하지 않은 또 다른 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 그림이다. 1 is a sectional view of a printed circuit board according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
3 is a view illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention.
5 is a view illustrating a method of manufacturing a printed circuit board according to an embodiment in which the through hole is not formed.
6 is a view illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention in which the through hole is not formed.

이하, 첨부한 도면을 참조하여 본 발명의 인쇄회로기판 및 이의 제조방법을 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention. Numbers (e.g., first, second, etc.) used in the description process of the present invention are merely an identifier for distinguishing one component from another.

본 발명에서 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined in this invention, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도를 나타낸 그림이다. 1 is a sectional view of a printed circuit board according to an embodiment of the present invention.

상기 도 1에서 볼 수 있듯이, 본 발명에 따른 인쇄회로기판은 기판(20), 상기 기판의 상부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층(10), 상기 기판의 하부에 형성되며, 도전성 페이스트 조성물의 인쇄방법에 의해 형성된 패턴화된 배선층(10') 및 상기 기판의 상부에 형성된 패턴화된 배선층과 하부에 형성된 패턴화된 배선층을 전기적으로 연결시키기 위한 하나이상의 비아홀 및 상기 비아홀을 통전시키는 비아(15)를 포함하되, 상기 각각의 비아는 비아의 상면과 하면을 관통하며 상기 비아의 직경보다 작은 관통홀(16')을 포함하며, 상기 관통홀의 표면과, 상기 기판의 상부 및 하부에 형성된 패턴화된 배선층의 상부는 무전해 도금에 의해 무전해 금속 도금층(11)이 형성된 것을 특징으로 한다. 1, the printed circuit board according to the present invention includes a substrate 20, a patterned wiring layer 10 formed on the substrate and formed by a printing method of a conductive paste composition, , A patterned wiring layer 10 'formed by a printing method of a conductive paste composition, at least one via hole for electrically connecting the patterned wiring layer formed on the upper portion of the substrate to the patterned wiring layer formed on the lower portion thereof, Each of the vias including a through hole (16 ') penetrating the top and bottom surfaces of the via and smaller than the diameter of the via, the surface of the through hole, An electroless metal plating layer 11 is formed by electroless plating on an upper portion of the patterned wiring layer formed on the upper and lower portions of the substrate.

본 발명에 있어서, 상기 기판은 인쇄회로기판으로 도전성 페이스트 조성물이 프린팅 방법에 의해 형성될 수 있고 절연성을 가지는 기판이면 그 종류에 제한되지 않고 적용가능하나, 바람직하게는 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 및 FR-4 중에서 선택되는 어느 하나가 사용될 수 있다.In the present invention, the substrate may be formed of a conductive paste composition as a printed circuit board by a printing method, and may be applied to a substrate having an insulating property without limitation. Preferably, the substrate is a polystyrene terephthalate, Any one selected from phthalate, polysulfone, polyether, polyetherimide, heat-resistant epoxy, polyarylate, polyimide and FR-4 can be used.

또한 상기 인쇄회로기판은 가요성을 가지는 연성 양면 인쇄회로기판일 수 있다. 이 경우에 상기 연성기판의 두께는 가요성을 가지는 범위이면 적합하며, 바람직하게는 8 ㎛ 내지 1000 ㎛ 의 범위를 가질 수 있고, 더욱 바람직하게는 10 ㎛ 내지 100 ㎛ 의 범위를 가질 수 있다. In addition, the printed circuit board may be a flexible double-sided printed circuit board having flexibility. In this case, the thickness of the flexible substrate is suitably in the range of flexibility, preferably in the range of 8 占 퐉 to 1000 占 퐉, and more preferably in the range of 10 占 퐉 to 100 占 퐉.

또한 본 발명의 상기 기판은 기판 전면과 후면상에 각각 형성되는 회로배선을 연결하기 위한 비아(15)와 비아홀(15')을 적어도 하나이상 포함한다. In addition, the substrate of the present invention includes at least one or more vias 15 and a via hole 15 'for connecting circuit wirings formed on the front and rear surfaces of the substrate, respectively.

상기 비아홀은 인쇄회로기판에서 층과 층사이의 전기적인 통전을 위해 가공한 구멍을 의미하며, 통상적으로 양면이 뚫려있는 것을 의미하며, 이와는 달리 블라인드 비아홀의 경우 인쇄회로기판내 어느 한쪽면이 막혀있는 비아홀을 의미한다. 또한, 비아 랜드라 함은 부품의 설치나, 접속을 위하여 비아홀에 연결되는 인쇄회로기판의 패턴 한쪽 끝의 도체부를 말한다.In the case of a blind via hole, one side of the printed circuit board is covered with the other side of the via hole. In the case of the blind via hole, Which means a via hole. The term " via land " refers to a conductor portion at one end of a pattern of a printed circuit board connected to a via hole for installation or connection of components.

상기 비아홀은 기계적 드릴링 또는 레이저 드릴링에 의해 형성될 수 있으며, 바람직하게는 레이저 드릴링에 의해 형성될 수 있다. 이 경우에 상기 도전성 페이스트의 배선층은 필요에 따라 비아 랜드를 형성할 수 있다. 상기 비아 랜드는 비아홀이 형성될 부분상에 형성되며, 2차원 평면상에서 보았을 경우에 배선의 내부가 도전성 페이스트 조성물로 채워진 형태 또는 배선 내부의 중앙부분은 비워진 도우넛 형태로를 가지며 상기 비아홀에 연결될 수 있다.The via hole may be formed by mechanical drilling or laser drilling, and may preferably be formed by laser drilling. In this case, the wiring layer of the conductive paste can form a via land if necessary. The via land is formed on a portion where a via hole is to be formed and has a donut shape in which the inside of the wiring is filled with the conductive paste composition when viewed on a two dimensional plane or the center portion of the wiring is vacated and can be connected to the via hole .

예시적으로 상기 비아홀은 CNC 드릴 또는 UV 또는 CO₂ 레이저에 의해 식각되어 형성될 수 있으며, 이때 레이저 빔의 사이즈는 비아 홀의 직경보다는 크고 비아 랜드의 사이즈 보다는 작은 것을 사용할 수 있다. 바람직하게, 비아 홀의 직경은 20㎛ 내지 5.0mm이고, 형성되는 각도가 20도 이하이며, 상단 직경과 하단직경의 차이가 30% 이내로 형성될 수 있다.Illustratively, the via hole is a CNC drill or UV or CO ₂ laser. In this case, the size of the laser beam may be larger than the diameter of the via hole and smaller than the size of the via land. Preferably, the diameter of the via-hole is 20 占 퐉 to 5.0 mm, the angle formed is 20 占 폚 or less, and the difference between the upper diameter and the lower diameter is 30% or less.

한편, 상기 비아홀은 그 내부에 비아가 형성됨으로써 비아홀에 도전성을 부여할 수 있다. 여기서 상기 비아는 다른 층간의 배선을 접속하기 위한 매개체로서, 도전성 재료에 의해 비아홀(15')의 내부가 충진되어 비아(15)가 형성될 수 있다. On the other hand, the via holes are formed in the via holes, thereby imparting conductivity to the via holes. Here, the vias may be formed by filling the inside of the via hole 15 'with a conductive material to connect vias 15 between adjacent layers.

예시적으로, 은 또는 구리분말, 및 이들을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된 도전성 페이스트 또는 금속, 도전성 잉크를 충진한 후 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선 등의 단 파장대의 빛이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다. Illustratively, silver or copper powder, a conductive paste composed of a thermosetting resin or an ultraviolet ray-curable resin for binding them, or a metal or conductive ink is filled, and then light is irradiated at a short wavelength band such as heat or ultraviolet rays. The thermosetting resin or the ultraviolet ray-curable resin is a resin that maintains a liquid state at room temperature and is cured when light of a short wavelength band such as heat or ultraviolet ray is applied. The epoxy resin, polyester resin, acrylic resin, xylene resin, polyurethane resin , Urea resin, amino resin, alkyd resin and the like can be used.

또한 상기 비아(15)는 도금에 의해 형성될 수 있다. 이는 상기 비아홀(15')을 포함하는 회로기판을 전해도금 또는 무전해도금에 의해 상기 비아홀에 전도성을 부여하는 것이다. 상기 도금으로 전도성을 부여하는 경우 보텀-업 필링(bottom-up filling) 방법을 적용할 수 있다. The vias 15 may be formed by plating. This is to impart conductivity to the via hole by electrolytic plating or electroless plating of the circuit board including the via hole 15 '. In the case where conductivity is imparted by the plating, a bottom-up filling method can be applied.

또한 상기 비아는 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 형성될 수 있다. 예시적으로, 상기 도금방법에 의해 상기 비아홀의 표면에 금속 도금막을 형성한 후에 나머지 빈 공간에 도전성 재료를 충진함으로써 비아홀에 전도성을 부여할 수 있다. The via may be formed by a combination of a plating method and a method of filling the via hole with a conductive material. Illustratively, after the metal plating film is formed on the surface of the via hole by the plating method, the via hole may be provided with conductivity by filling the remaining empty space with the conductive material.

한편, 본 발명에서 사용되는 도전성 페이스트는 전기 전도성이 있는 물질의 입자를 포함하며, 이는 도전성이 있는 금속, 비금속 또는 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 분말과 카본블랙과 흑연 등 탄소계 분말을 포함한다. 상기 도전성 페이스트 입자는 예를 들어 금, 알루미늄, 구리, 인듐, 안티몬, 마그네슘, 크롬, 주석, 니켈, 은, 철, 티탄 및 이들의 합금과 이들의 산화물, 탄화물, 붕화물, 질화물, 탄질화물의 입자를 포함할 수 있다. 상기 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.On the other hand, the conductive paste used in the present invention includes particles of an electrically conductive material, which is a conductive metal, a nonmetal or an oxide, a carbide, a boride, a nitride, a carbonitride powder, Based powder. The conductive paste particles may be, for example, gold, aluminum, copper, indium, antimony, magnesium, chromium, tin, nickel, silver, iron, titanium and their alloys and oxides, carbides, borides, nitrides, Particles. The shape of the particles is not particularly limited, and for example, plate-like, fiber-like and nano-sized nanoparticle nanotubes can be used. These conductive particles may be used alone or in combination.

또한 상기 도전성 페이스트는 잉크젯 프린팅 등 에서 사용되는 전도성 잉크와는 달리, 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있으며, 일반적으로 에폭시 수지, 페놀수지(페놀+포롬알데하이드) 폴리우레탄수지, 폴리아미드수지, 아크릴수지, 우레아/멜라민수지, 실리콘 수지 등의 유기계 바인더를 사용할 수 있다. 상기 바인더의 함량은 일반적으로 총 페이스트 조성물의 함량대비 10 내지 80wt%의 범위를 가질 수 있고 바람직하게는 20 내지 70wt%의 범위를 가질 수 있으나, 이에 국한되지는 않는다. 상기 바인더는 앞서 살펴본 바와 같이 도전성 페이스트를 포함하는 배선층의 전기전도성을 감소시키는 원인으로 작용하고 있다. Unlike the conductive ink used in inkjet printing or the like, the conductive paste may further include a binder to improve adhesion with the substrate. In general, the conductive paste may include an epoxy resin, a phenol resin (phenol + formaldehyde) polyurethane resin , A polyamide resin, an acrylic resin, a urea / melamine resin, and a silicone resin. The content of the binder may generally be in the range of 10 to 80 wt%, and preferably in the range of 20 to 70 wt%, based on the total paste composition. As described above, the binder acts as a cause of decreasing the electrical conductivity of the wiring layer including the conductive paste.

또한 본 발명에서 사용되는 도전성 페이스트 조성물의 점도는 23℃, 50rpm HAKKE RHeoscope 측정기준 1 ~ 10 Pa·s 범위의 것을 사용할 수 있으나, 이에 국한되는 것은 아니다.The viscosity of the conductive paste composition used in the present invention may be in the range of 1 to 10 Pa · s at 23 ° C and 50 rpm HAKKE RHeoscope, but is not limited thereto.

또한 추가적으로 그 밖의 첨가제로서 Ag파우더(안료), 천연 및 합성수지(바인더), 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.In addition, other additives may include Ag powder (pigment), natural and synthetic resin (binder), solvent, dispersant, coupling agent, viscosity control agent and the like.

본 발명에서의 상기 도전성 페이스트 조성물은 바람직하게는 전도성 Ag 페이스트, 전도성 Cu 페이스트, 전도성 Sn 페이스트, 그래핀, 전도성 폴리머, 그라비아용 페이스트 중에서 선택되는 어느 하나 또는 이들의 혼합물일 수 있다. The conductive paste composition of the present invention may be any one selected from conductive Ag paste, conductive Cu paste, conductive Sn paste, graphene, conductive polymer and gravure paste, or a mixture thereof.

상기 그라비아용 페이스트는 전도성 실버(Ag) 페이스트의 일종으로서 입자크기는 2~3㎛이며, 일 예로서 Ag 파우더 75%, 수지 10%, 솔벤트 13% 첨가제 2%의 구성으로 이루어 질 수 있다. The gravure paste is a kind of conductive silver (Ag) paste having a particle size of 2 to 3 占 퐉, and may be composed of, for example, 75% of Ag powder, 10% of resin, and 2% of solvent 13%.

또한, 상기 도전성 페이스트 조성물의 입자크기는 10 nm 내지 10 ㎛의 범위일 수 있으며, 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 ㎛의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다. Also, the particle size of the conductive paste composition may be in the range of 10 nm to 10 μm, and the conductive paste having a size of 30 to 100 nm nanoparticles or the conductive paste having a microparticle size of 1 to 7 μm is preferable.

일반적으로 상기 페이스트의 입자가 커질수록 형성되는 배선층의 전기전도도가 낮아지게 되어, 페이스트 입자가 마이크로 사이즈의 범위를 갖는 경우에 상기 배선층의 상부에 도금층을 형성하여 전기 전도도를 향상시킬 수 있다. Generally, the larger the particles of the paste, the lower the electrical conductivity of the wiring layer formed, and when the paste particles have a micro size range, a plating layer may be formed on the wiring layer to improve the electrical conductivity.

본 발명에서 상기 도전성 페이스트는 기판상에 직접 인쇄방식에 의해 사용자가 원하는 형상의 패턴으로 패턴화된 배선층을 형성할 수 있다. 상기 직접 인쇄방식은 기판에 스크린인쇄, 프렉소인쇄, 로터리인쇄, 그라비어 인쇄, 그라비어 옵셋 인쇄, 폴리머 그라비아인쇄, 리버스 옵셋인쇄, 또는 디스펜서 등의 인쇄 방법을 포함할 수 있다. In the present invention, the conductive paste may form a wiring layer patterned in a pattern of a desired shape by a direct printing method on a substrate. The direct printing method may include a printing method such as screen printing, flexographic printing, rotary printing, gravure printing, gravure offset printing, polymer gravure printing, reverse offset printing, or dispenser on a substrate.

상기 각각의 인쇄법에 있어서는 종래 공지의 수단을 사용할 수 있다. 상기 인쇄 방법 중, 스크린 인쇄, 그라비어 인쇄, 옵셋 인쇄 또는 폴리머 그라비아인쇄가 바람직하다. Conventionally known means may be used in each of the above printing methods. Among the above printing methods, screen printing, gravure printing, offset printing, or polymer gravure printing is preferable.

본 발명에서 상기 비아내에는 비아의 상면과 하면을 관통하며, 상기 비아의 직경보다 작은 관통홀이 형성된다. 상기 관통홀은 비아홀과 마찬가지로 CNC 드릴 또는 레이저 드릴링에 의한 식각에 의해 형성될 수 있다. In the present invention, the via hole penetrates the top and bottom surfaces of the via, and has a through hole smaller than the diameter of the via. The through holes may be formed by etching by a CNC drill or laser drilling in the same manner as the via holes.

상기 관통홀은 앞서 기재한 비아홀과 유사하나, 비아내에 형성되는 점이 차이가 있다. 즉, 상기 비아홀의 경우 기계적 드릴링 또는 레이저 드릴링에 의해 고분자 기판을 식각함으로서 형성되나, 상기 관통홀의 경우에는 고분자 기판 대신에 도전성 페이스트 또는 전도성 잉크 등의 도전성 재료로 형성된 비아에 관통홀을 형성하게 된다. The through-hole is similar to the above-described via hole, but differs in that it is formed in the via. That is, the via hole is formed by etching the polymer substrate by mechanical drilling or laser drilling. In the case of the through hole, the through hole is formed in the via formed of the conductive material such as the conductive paste or the conductive ink instead of the polymer substrate.

이때 비아홀 내벽 또는 표면에 발생하는 탄흔(Smear)를 디스미어 공정을 통해 제거할 수 있다. 이는 레이저로 블라인드 비아홀을 식각할 때 생기는 고열로 비아홀 내부에 탄흔이 잔존하며 이로인해서 비아홀의 계면 저항을 유발하여 비아홀에 치명적인 신뢰성 문제를 야기시킬수 있음으로, 플라즈마 처리 또는, 화학적 처리에 의한 탄흔제거단계가 요구된다. 상기 플라즈마 처리는 사불화탄소 가스가 포함된 진공 플라즈마처리가 바람직하며, 화학적 처리로서는 퍼망간네이트를 포함한 재료를 사용하는 것이 바람직하다. At this time, the smear occurring on the inner wall or the surface of the via hole can be removed through the desmear process. This is because the high temperature generated when the blind via hole is etched by the laser causes the scratches to remain in the via hole, thereby causing the interfacial resistance of the via hole to cause a fatal reliability problem in the via hole. Thus, the plasma treatment or the chemical treatment Is required. The plasma treatment is preferably a vacuum plasma treatment containing a carbon tetrafluoride gas, and as the chemical treatment, it is preferable to use a material containing permanganate.

또한 본 발명에서 상기 기판상에 형성된 금속 도금층은 무전해도금층 또는 전해도금층에 의해 형성될 수 있다.Also, in the present invention, the metal plating layer formed on the substrate may be formed by an electroless plating layer or an electrolytic plating layer.

상기 금속 도금층이 전해도금층에 의해 형성되는 경우에는 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 상기 금속 도금층이 무전해도금층에 의해 형성되는 경우에는 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나의 무전해 도금에 의해 형성될 수 있다. When the metal plating layer is formed of an electroplating layer, the metal plating layer may be any one selected from Ni, Cu, Sn, Au, Ag, or alloys thereof, or may be a Ni-P alloy. , It may be formed by any electroless plating selected from Cu, Sn, Ag, Au, Ni, or alloys thereof.

이 경우에 바람직하게는 상기 금속 도금층은 무전해도금층에 의해 형성될 수 있고, 이의 두께는 0.2 ㎛ 내지 10 ㎛ 이며, 바람직하게는 2 내지 5 ㎛로 형성할 수 있다. 이 경우, 금속 도금층이 전해도금에 의해 형성되는 것보다 배선의 균일성이 양호해질 수 있다. 일반적으로 전해도금의 경우에는 전극에서 가까운 쪽의 전해도금된 도금층의 두께가 두꺼운 경향을 보이는 반면에 전극에서 멀어질수록 도금층의 두께는 얇아질 수 있어 배선의 길이에 따른 전해도금층의 두께가 불균일하게 될 수 있다. In this case, preferably, the metal plating layer may be formed of an electroless plating layer, and the thickness thereof may be 0.2 to 10 占 퐉, preferably 2 to 5 占 퐉. In this case, the uniformity of the wiring can be improved as compared with the case where the metal plating layer is formed by electrolytic plating. In general, in the case of electrolytic plating, the thickness of the electroplated plating layer near the electrode tends to be thick, whereas the thickness of the plating layer may become thinner as the distance from the electrode is increased, so that the thickness of the electrolytic plating layer is not uniform .

그러나 상기 도전성 페이스트의 패턴화된 배선층상에 무전해 도금을 하는 경우에는 상기 전해도금에 의해 발생될 수 있는 문제점인 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 해소할 수 있는 장점이 있다. However, when the electroless plating is performed on the patterned wiring layer of the conductive paste, there is an advantage that the thickness of the electrolytic plating layer is not uniform due to the length of the wiring, which is a problem that can be generated by the electrolytic plating.

또한, 상기 무전해도금에 의해 도금층을 형성하는 경우에는 전해 도금을 하는 경우에 있어 배선의 전도도를 향상시키기 위해 도금층을 두껍게 함으로써 발생되는 문제점인 회로기판의 두께가 두꺼워지는 단점을 개선할 수 있고, 전해도금에 의해 금속도금층을 형성하는 것보다 배선라인간의 폭(피치폭)을 좁게 형성할 수 있다. 왜냐하면 전해도금시 배선의 길이에 따른 전해도금층의 두께가 불균일하게 되는 단점을 극복하기 위해서는 도금층의 두께를 두껍게 하여야 하며 이를 위해 전해도금시 도금량을 증가시켜야 하나, 이러한 경우에, 배선층의 상단부분만이 도금되지 않고 배선층의 측면부에도 도금이 될 수 있게 된다. 따라서 전해도금에 의해 도전성 페이스트층 상에 금속도금층을 형성하는 경우 전도성이 양호한 배선을 형성하기 위해서는 도금층의 두께를 두껍게 함으로써 배선층의 측면부에도 도금층이 형성되어, 배선 라인간의 폭(피치폭)을 좁게 형성할 수 없는 단점이 있게 되나, 무전해 도금에 의해 금속도금층을 도전성 페이스트층에 형성하는 경우에는 앞서 살펴본 바와 같이 배선의 길이에 따른 전해도금층의 두께가 불균일하게 되는 문제점이 해결됨으로써, 전해도금에 의한 도금층을 형성하는 경우보다 배선 라인간의 폭(피치폭)을 좁게 형성할 수 있다. In the case of forming the plating layer by the electroless plating, it is possible to improve the disadvantage that the thickness of the circuit board, which is a problem caused by thickening the plating layer in order to improve the conductivity of the wiring in the case of electrolytic plating, The width (pitch width) between the wiring lines can be narrower than the case where the metal plating layer is formed by electrolytic plating. This is because, in order to overcome the disadvantage that the thickness of the electrolytic plating layer becomes uneven according to the length of the wiring in the electrolytic plating, the thickness of the plating layer must be increased and the plating amount in the electrolytic plating must be increased. In this case, And the side surface of the wiring layer can be plated. Therefore, in the case of forming a metal plating layer on the conductive paste layer by electrolytic plating, in order to form a wiring with good conductivity, a plating layer is formed on the side surface of the wiring layer by increasing the thickness of the plating layer, However, when the metal plating layer is formed on the conductive paste layer by electroless plating, the problem that the thickness of the electrolytic plating layer according to the length of the wiring becomes uneven as described above is solved, The width (pitch width) between the wiring lines can be narrower than in the case of forming the plating layer.

한편, 본 발명에서 상기 기판상에 형성된 무전해 금속 도금층상에, 배선의 전기전도도를 향상시킬 수 있도록, 추가적으로 전해 금속도금 또는 무전해 금속 도금에 의한 금속도금층이 형성될 수 있다. On the other hand, in the present invention, a metal plating layer formed by electrolytic metal plating or electroless metal plating may be further formed on the electroless metal plating layer formed on the substrate so as to improve the electrical conductivity of the wiring.

이 경우에 추가로 형성되는 무전해 금속 도금층은 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나일 수 있고 앞서 설명한 무전해 금속 도금층과 동일한 조건하에서 형성될 수 있다. 또한, 추가로 형성된 전해 금속 도금층은 Ni, Cu, Sn, Au, Ag 또는 이들의 합금 중에서 선택되는 어느 하나이거나 또는 Ni-P 합금일 수 있고, 무전해 도금층상에 형성됨으로써, 상기 도전성 페이스트보다 전기전도도가 높은 배선층상에 전해도금됨에 따라서 배선층의 전도도가 더욱 향상될 수 있다. The electroless metal plating layer formed in this case may be any one selected from Cu, Sn, Ag, Au, Ni, or alloys thereof, and may be formed under the same conditions as those of the electroless metal plating layer described above. Further, the further formed electrolytic metal plating layer may be any one selected from the group consisting of Ni, Cu, Sn, Au, Ag, and alloys thereof, or may be a Ni-P alloy, and may be formed on the electroless plating layer, The conductivity of the wiring layer can be further improved as it is electroplated on the wiring layer having a high conductivity.

한편, 본 발명에서 상기 금속 도금층이 무전해도금층인 경우에, 상기 패턴화된 배선층 상부와 무전해 금속도금층의 사이에는 무전해 금속도금층의 형성하기 위한 시드 금속층이 추가로 형성될 수 있다. 상기 시드 금속층은 상기 페이스트층상에 시드금속이 흡착되고 이에 상기 무전해 화학도금층을 형성하는 금속이온이 환원되게 함으로써 무전해 도금의 반응속도와 선택성을 개선시킬 수 있다. Meanwhile, in the present invention, when the metal plating layer is an electroless plating layer, a seed metal layer for forming an electroless metal plating layer may be additionally formed between the upper part of the patterned wiring layer and the electroless metal plating layer. The seed metal layer adsorbs the seed metal on the paste layer, and the metal ions forming the electroless chemical plating layer are reduced, thereby improving the reaction rate and selectivity of the electroless plating.

상기 시드 금속층을 형성하기 위한 금속은 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택될 수 있고, 시드금속 성분의 할라이드, 설페이트, 아세테이트, 착염 등의 시드금속성분의 전이금속염이면 어느 성분이나 가능하다.The metal for forming the seed metal layer may be selected from the group consisting of Au, Ag, Pt, Cu, Ni, Fe, Pd, Co, and alloys thereof. The seed metal component such as halide, sulfate, acetate, Any transition metal salt can be used.

또한 본 발명은 상기 시드 금속층을 형성함에 있어서, 상기 시드 금속층에 시드 금속 성분이외의 다른 추가적인 전이금속 성분을 함유할 수 있다. Further, in forming the seed metal layer, the seed metal layer may contain an additional transition metal component other than the seed metal component.

상기 시드금속이외의 추가의 전이금속 성분은 금속 할라이드, 금속 설페이트, 금속 아세테이트 등의 전이금속 염을 이용하여 함유시킬 수 있으며, 이를 위해 도전성 페이스트층상에 형성되는 상기 무전해 도금층의 성분과 동일한 금속성분의 염을 사용하는 것이 바람직하다. The transition metal component other than the seed metal may be contained by using a transition metal salt such as a metal halide, a metal sulfate, or a metal acetate. To this end, the same metal component as that of the electroless plating layer formed on the conductive paste layer Is preferably used.

상기 시드금속층을 사용하는 경우에, 무전해 도금층이 보다 신속히 형성될 수 있고, 또한 상기 무전해 도금층이 도전성 페이스트상의 배선층에만 무전해 도금층이 형성될 수 있도록 도와주는 역할을 한다.When the seed metal layer is used, the electroless plating layer can be formed more quickly, and the electroless plating layer helps the electroless plating layer to be formed only on the wiring layer on the conductive paste.

또한, 본 발명은 상기 비아홀 및 비아를 포함하는 인쇄회로기판의 제조 방법을 제공한다. The present invention also provides a method of manufacturing a printed circuit board including the via hole and the via.

이는 제조공정의 각 배선층과 비아홀의 형성순서에 따라 다양한 조합에 의해 제공될 수 있으며, 본 발명에서는 예시적으로 두 가지 방법의 인쇄회로기판의 제조방법을 제공한다. This can be provided in various combinations depending on the formation order of the wiring layers and the via holes in the manufacturing process, and the present invention provides an exemplary method of manufacturing the printed circuit board by two methods.

첫 번째 예시적 방법으로서 도 2에 도시된 바와 같이, 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계; 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하고, 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 형성된 비아내부에 상기 비아의 직경보다 작고, 비아의 상면과 하면을 관통하는 관통홀을 형성하는 단계 및 상기 관통홀이 형성된 기판을 금속 도금하는 단계를 포함할 수 있다.As a first exemplary method, as shown in FIG. 2, the present invention provides a method of manufacturing a printed circuit board, comprising: forming a via hole in a predetermined portion of a printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed, Blocking the via hole; Forming via holes by filling a conductive material in a via hole filled with the lower side by a printing method, printing a conductive paste composition in a predetermined pattern on the substrate on which the via is formed to form a patterned wiring layer, Forming a wiring layer patterned so as to be connected to a via formed in the via hole; removing a protective film layer formed on a lower portion of the substrate; printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition to form a patterned wiring layer; Forming a wiring layer patterned so that a wiring layer formed in the lower portion of the substrate is connected to a via formed in the via hole; forming a through hole, which is smaller than the diameter of the via in the formed via hole and penetrates the upper and lower surfaces of the via, And a step of metal plating the substrate on which the through holes are formed, Can.

이는 도 3을 통해 보다 구체적으로 이해될 수 있다. This can be understood more specifically with reference to FIG.

상기 인쇄회로기판의 제조방법에서의 첫 번째 단계는 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계이다. 이는 기계적 드릴링 또는 레이저 드릴링방법에 의해 이루어질 수 있으며, 롤투롤 공정으로 적용하기 위해서는 CNC 드릴링 또는 레이저 드릴링 방법에 의해 상기 회로기판을 식각함으로써 비아홀을 형성하는 것이 바람직하다. The first step in the method of manufacturing the printed circuit board is a step of forming a via hole in a predetermined portion of the printed circuit board. This can be accomplished by mechanical drilling or laser drilling. In order to apply it in a roll-to-roll process, it is preferable to form the via hole by etching the circuit board by CNC drilling or laser drilling.

예시적으로 롤투롤 CNC 드릴링 또는 UV, CO₂ 레이저에 의해 기판이 식각되어 상기 비아홀이 형성될 수 있다.이때, 특정 위치에 기판 두께만큼 비아홀을 가공하기 위한 레이저의 출력 등의 특성 제어와 레이저 헤드의 위치를 제어하는 모터의 모션 제어가 필요할 수 있다. For example, the substrate may be etched by roll-to-roll CNC drilling or a UV or CO ₂ laser to form the via hole. At this time, the characteristic control of the laser output or the like for processing the via- The motion of the motor controlling the position of the motor may be required.

예시적으로, UV 레이저 드릴링의 경우에 사용되는 UV Laser beam은 310 ~ 370nm의 파장대이며, 바람직하게는 355nm의 파장을 사용할 수 있다. Illustratively, the UV Laser beam used in the case of UV laser drilling is a wavelength range of 310 to 370 nm, preferably a wavelength of 355 nm.

레이저 가공시의 평균 파워(Averrage power)는 바람직하게는 5.7W(@30 Khz)이상이어야 한다. 펄스주파수는 일반적으로 30 ~ 70KHz이며, 펄스에너지는 190uJ(@ 30kHz)이다 또한 빔의 스팟크기 25㎛, 레이저 빔의 각도는 수직방향으로 2도이내가 바람직하다The average power during laser machining should preferably be greater than or equal to 5.7W (@ 30 Khz). The pulse frequency is generally 30 to 70 KHz, the pulse energy is 190 uJ (@ 30 kHz), the spot size of the beam is 25 μm, and the angle of the laser beam is preferably 2 degrees in the vertical direction

또한 비아홀을 형성하는 방법은 Punch, Trepan, Spiral 등이며 바람직하게는 Spiral 이다. Also, the method of forming a via hole is Punch, Trepan, Spiral and the like, preferably Spiral.

상기 비아홀이 형성된 이후에 본 발명은 비아홀의 벽면과 바닥에 잔존하는 탄흔(Smear)을 제거하는 단계를 추가로 포함할 수 있다. 이는 레이저로 비아홀을 식각할 때 생기는 고열로 비아홀 내부에 탄흔이 잔존하며 이는 비아홀의 계면 저항을 유발하여 비아홀에 치명적인 신뢰성 문제를 야기시킬수 있음으로 플라즈마 처리 또는, 화학적 처리에 의한 탄흔제거 단계(디스미어 공정)가 요구된다. 상기 플라즈마 처리는 사불화탄소 가스가 포함된 진공 플라즈마처리가 바람직하며, 화학적 처리로서는 퍼망간네이트를 포함한 재료를 사용하는 것이 바람직하다.After the via hole is formed, the present invention may further include removing a smear remaining on the wall surface and the bottom of the via hole. This is because the high temperature generated when the via hole is etched by the laser causes a remnant of the inside of the via hole, which causes the interfacial resistance of the via hole to cause a fatal reliability problem in the via hole. Therefore, the plasma treatment, Process) is required. The plasma treatment is preferably a vacuum plasma treatment containing a carbon tetrafluoride gas, and as the chemical treatment, it is preferable to use a material containing permanganate.

두 번째 단계는 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계이다. 상기 단계는 점착제가 도포된 보호필름을 라미네이팅 함으로써 이루어질 수 있다. 상기 두 번째 단계를 통해 관통된 비아홀의 일면을 막음으로서, 블라인드 비아홀로 형성되며 이에 의해 전도성 페이스트 또는 전도성 나노잉크의 프린팅 공정시 상기 도전성 페이스트 또는 전도성 나노 잉크의 흘러내림을 방지하기 할 수 있다. In the second step, a protective film layer is formed on the lower surface of the substrate on which the via hole is formed, thereby blocking the lower via hole of the substrate. The above step may be performed by laminating a protective film coated with a pressure-sensitive adhesive. By blocking the one side of the via hole passing through the second step, it is formed as a blind via hole, thereby preventing the conductive paste or the conductive nano ink from flowing down during the printing process of the conductive paste or the conductive nano ink.

상기 보호 필름층은 두께 30 내지 300 ㎛의 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리술폰, 폴리에테르, 폴리에테르이미드, 내열성 에폭시(Epoxy), 폴리아릴레이트, 폴리이미드 중에서 선택되는 어느 하나가 사용될 수 있고, 바람직하게는 폴리에틸렌테레프탈레이트 필름이 사용될 수 있으며, 공정에 따라서 PE, COP 혹은 PI필름 등이 적용 될 수 있다. The protective film layer may be formed of any one selected from the group consisting of polystyrene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyether imide, heat-resistant epoxy, polyarylate and polyimide having a thickness of 30 to 300 탆 Preferably, a polyethylene terephthalate film can be used, and PE, COP or PI film or the like can be applied according to the process.

또한 점착성분은 주로 아크릴, 실리콘, 에폭시, 우레탄 점착제 등이 있으며 대체로 두께 3 ~ 30 ㎛이내의 점착층이 도포된 층을 갖게 되며, 점착력은 5 ~ 50g·f/inch가 적합하다. In addition, the adhesive component mainly includes acrylic, silicone, epoxy, and urethane adhesive, and usually has a layer coated with an adhesive layer having a thickness of 3 to 30 μm or less, and an adhesive strength of 5 to 50 g · f / inch is suitable.

상기 라미네이팅 공정은 기판에 보호필름을 합지한 후 양면 롤러를 통해 상기 기판과 보호필름을 몇 1 ~ 2kg·f/inch로 가압함으로써 라미네이팅 공정이 이루어질 수 있다. The laminating process may be performed by laminating a protective film on a substrate, and then pressing the substrate and the protective film through a double-sided roller at a pressure of 1 to 2 kg · f / inch.

세 번째 단계는 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계이다.The third step is to fill the via hole filled with the lower side with a conductive material by a printing method to form a via.

이는 앞서 기재한 바와 같이, 도전성 재료에 의해 비아홀의 내부가 충진되어 비아가 형성되거나, 또는 도금에 의해 비아가 형성되거나, 또는 상기 도금에 의한 방법과 도전성 재료에 의해 비아홀의 내부가 충진되는 방법을 병행함에 의해 이루어질 수 있다. This is because, as described above, the via hole is filled with the conductive material to form a via, or a via is formed by plating, or a method in which the inside of the via hole is filled with the plating method and the conductive material Can be accomplished by parallel processing.

일실시예로서, 본 발명에서 상기 도전성 재료에 의해 비아홀의 내부가 충진되는 것은 비아홀 내부에 금속 나노입자를 포함하는 도전성 잉크를 충진하거나 또는 도전성 페이스트를 충진함으로써 이루어질 수 있다. In one embodiment, the inside of the via hole is filled with the conductive material by filling the conductive ink containing the metal nanoparticles in the via hole or filling the conductive paste.

상기 비아홀 내부 충진을 위한 도전성 페이스트 또는 잉크의 충진 방법은 잉크젯방식 또는 디스펜싱, 슬롯다이, 그라비아 옵셋, 폴리머 그라비아, Aerosol, 마이크로 플라즈마 프린팅, 임프린팅, 마이크로컨택법 등의 방법을 적용하여 형성할 수 있고, 보다 바람직하게는, 잉크젯 방식을 적용할 수 있다. The conductive paste or ink filling method for filling the via hole may be formed by an ink jet method or a method such as dispensing, slot die, gravure offset, polymer gravure, Aerosol, microplasma printing, imprinting, And more preferably, an inkjet method can be applied.

상기 잉크젯 방식을 적용할 경우, 도전성 잉크에 사용되는 소재로는 구리, 은, 금과 같은 금속류와 PEDOT 등과 같은 전도성 고분자, 그리고 CNT(탄소나노튜브), 그래핀과 같은 유기재료로 이루어진다.When the inkjet method is applied, conductive materials such as metals such as copper, silver and gold, conductive polymers such as PEDOT, and organic materials such as CNT (carbon nanotube) and graphene are used as the conductive ink.

여기서, 잉크젯 방식에 사용될 충진용 잉크의 적용은 홀 사이즈에 따라 노즐 구경이 결정되며 잉크의 도전성을 나타내는 물질은 10nm ~ 10㎛ 사이즈를 갖는 입자로 1차 입경이 200nm이하의 것이 필요하며, 1차 입경이 200nm를 초과하는 경우, 분산성이 낮아서 응집, 크고 불균일한 입자가 발생하기 쉽다. 또한, 응집이 잘 안되어서 잉크의 유동성을 저하시키게 된다. 전체 함량 대비 고형분은 10 ~ 80wt% 이내로 한정한다. 고형분이 10% 이내일 경우, 형성 점도가 너무 낮아서, 어느 하나의 인쇄방법, 도포방법에 의해서도, 충분한 흐름성과 도전성을 지니는 홀 충진층을 형성하기 어렵다, 반대로 80%를 초과할 경우는, 유동성이 저하되어서 각종의 인쇄방법이나 도포방법으로 적합한 충진 이루어지지 않는다. Here, the application of the filling ink to be used in the ink-jet method determines the nozzle diameter according to the hole size, and the substance showing the conductivity of the ink is a particle having a size of 10 nm to 10 탆 and needs to have a primary particle diameter of 200 nm or less, When the particle size exceeds 200 nm, the dispersibility is low, and coagulation, large and uneven particles are likely to occur. In addition, flocculation is poor and the fluidity of the ink is lowered. The solid content should be within 10 ~ 80wt%. When the solid content is within 10%, the formed viscosity is too low, and it is difficult to form a hole filling layer having sufficient flowability and conductivity even by any one of the printing method and the coating method. On the other hand, So that filling can not be performed properly by various printing methods or coating methods.

잉크의 점도는 5 ~ 30cps의 범위에 속해야 하며 특히, 작업 진행중에 노즐이 막히는 문제를 해결하기 위해서는 잉크의 pot life가 3hr 이상이 필요하다. 하지만 너무 긴 pot life를 갖게 되면 잉크자체의 건조에 문제가 발생될 수 있으므로 공정 조건에 맞는 적절한 조절이 필요하다. 충진된 잉크의 건조는 주로 열경화 방식을 주로 채택하게 되며, 경우에 따라서 IR, UV 경화방식 내지는 Dual 경화방식을 취할 수 있다. 대표적으로 열경화 방식이 많이 적용이 되고 있으며, 구체적으로 1단계 잉크 충진 후 가 건조를 진행, 용제 휘발 후(dry step), 2단계로 완전 정화(curing step)를 진행한다. dry step은 50 ~ 70℃±5℃에서 dry 후 curing step은 160 ~ 180℃조건에서 완전 경화를 진행한다. The viscosity of the ink should fall within the range of 5 to 30 cps. In particular, in order to solve the problem of clogging the nozzle during the operation, the pot life of the ink is required to be 3 hr or more. However, if the ink has too long a pot life, drying of the ink itself may be problematic, so proper adjustment is required according to the process conditions. The drying of the filled ink mainly adopts a thermosetting method, and in some cases IR, UV curing or dual curing can be employed. Typically, a thermosetting method has been widely applied. Specifically, after the first stage ink filling, the drying proceeds, the solvent is evaporated (dry step), and the curing step is performed in two steps. The dry step is dried at 50 ~ 70 ℃ ± 5 ℃ and then cured at 160 ~ 180 ℃.

또한, 잉크 입자의 입도는 노즐 size 대비 30 ~ 50% 이내로 관리가 필요하게 되며, 잉크의 표면장력은 20~60mN/m(25 ℃)의 범위로 조정할 시, 노즐 등에서 막힘이 발생하거나, 토출불량을 발생하거나 하는 일없이, 잉크를 노즐에서 양호하게 토출시켜, 충진홀을 형성할 수 있다. 본 발명에서 금속(비금속) 미립자의 응집 방지, 균일한 분산성, 전도성 특성을 저해하지 않는 첨가제(분산제)와 분산용매 선정이 매우 중요하며, 잉크 도포 후 기존의 배선과 기판 소재와의 밀착력 및 도채배선으로서의 도전성 확보가 중요하며, 혼합물의 적절하지 않은 농도 및 입자의 불균일도는 도체 구조 및 도전성 등이 불균일하게 될 우려가 있다.Further, the particle size of the ink particles needs to be controlled within 30 to 50% of the nozzle size. When the surface tension of the ink is adjusted in the range of 20 to 60 mN / m (25 캜), clogging occurs in the nozzle or the like, The ink can be satisfactorily ejected from the nozzles and the filling hole can be formed. In the present invention, it is very important to select an additive (dispersant) and a dispersant that do not inhibit the aggregation of metal (non-metal) particles, and the uniform dispersibility and the conductivity property. In addition, It is important to secure the conductivity as wiring, and the inappropriate concentration of the mixture and unevenness of the particles may cause irregularities in the conductor structure, conductivity, and the like.

한편 상기 비아홀 충진 방식이 플렉소, 그라비아 옵셋 등으로 변경이 된다면 잉크의 점도 범위는 수천 ~ 수십만 cps로 변경된다On the other hand, if the via hole filling method is changed to flexo, gravure offset or the like, the viscosity range of the ink is changed to several thousands to several hundred thousand cps

상기 비아홀 내부 충진을 위한 도전성 페이스트를 사용되는 금속으로서 은 또는 구리가 사용되는 경우로서 은 또는 구리 분말 및 은 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된 도전성 페이스트 또는 도전성 나노 잉크를 충진한 후 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. In the case where silver or copper is used as the metal used for filling the via hole, a conductive paste or conductive nano ink composed of a thermosetting resin or an ultraviolet curing resin for binding silver or copper powder and silver powder is filled And is formed by applying light of a short wavelength band such as heat or ultraviolet ray to cure.

또한 상기 전도성 잉크를 사용하는 경우로서, 은 또는 구리 나노 입자로 이루어진 전도성 잉크가 잉크젯 헤드의 노즐에서 배출되어 비아홀을 충진하고 이를 열 또는 자외선 등의 단 파장대의 빛을 가하여 경화시키면 형성된다. In the case of using the conductive ink, a conductive ink made of silver or copper nanoparticles is discharged from a nozzle of an inkjet head to fill a via hole, and the conductive ink is cured by applying light of a short wavelength band such as heat or ultraviolet rays.

상기와 같은 공정를 통해 상기 비아홀 내부에 전기 전도도가 높은 금속 나노 입자가 충진될 수 있고, 이는 전기적 도금을 수행하지 않기 때문에 복잡한 공정이 단순화되어 제조 비용을 줄일 수 있다. The metal nanoparticles having high electrical conductivity can be filled in the via hole through the above-described process. Since the electroplating is not performed, complicated processes can be simplified and the manufacturing cost can be reduced.

본 발명의 인쇄회로기판의 제조방법에서 네 번째 단계는 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 단계이다. The fourth step in the method of manufacturing a printed circuit board of the present invention is a step of forming a patterned wiring layer by printing a conductive paste composition in a predetermined pattern on the substrate on which the vias are formed.

여기서 상기 인쇄회로기판의 종류와 두께는 앞서 기재한 바와 동일하다. 또한, 상기 도전성 페이스트 조성물의 입자크기는 앞서 살핀바와 같이, 10 nm 내지 10 ㎛의 범위일 수 있으며, 바람직하게는 30 내지 100 nm 나노입자크기를 갖는 도전성 페이스트 또는 1 내지 7 ㎛의 마이크로 입자 크기를 갖는 도전성 페이스트가 바람직하다. The type and thickness of the printed circuit board are the same as those described above. In addition, the particle size of the conductive paste composition may be in the range of 10 nm to 10 탆, as discussed above, and preferably a conductive paste having a nanoparticle size of 30 to 100 nm or a microparticle size of 1 to 7 탆 Conductive paste is preferable.

이는 패드인쇄, 실크 스크린인쇄, 그라비아인쇄 등을 통하여 패턴화된 배선층을 형성할 수 있고, 이후에, 공정조건에 따라 상기 페이스트의 건조단계를 추가로 구비할 수 있다. 이 경우에 상기 건조방법은 사용되는 공정조건에 따라 당업자가 적절히 선택하여 적용할 정도에 해당하여 그 종류에 구애받지 않으나, 80 ℃ 내지 200 ℃, 바람직하게는 100 ℃ 내지 160 ℃에서 10분 내지 3시간 동안 열풍건조를 이용할 수 있다. This can form a patterned wiring layer through pad printing, silk screen printing, gravure printing or the like, and thereafter, it may further include a step of drying the paste according to process conditions. In this case, the drying method may be suitably selected and applied by a person skilled in the art according to the used process conditions. The drying method is not limited to the kind but may be carried out at 80 to 200 ° C, preferably 100 to 160 ° C for 10 minutes to 3 Hot air drying may be used for a period of time.

또한 상기 페이스트는 사용조건에 따라 경화단계를 거칠 수 있다. The paste may be subjected to a curing step according to the conditions of use.

또한 상기 도전성 페이스트의 인쇄는 롤투롤 공정을 통해 이루어질 수 있다. 상기 롤투롤 공정은 언와인더(unwinder), 리와인더(rewinder), 인피더(infeeder), 아웃피더(outfeeder), 인쇄기, 드릴링 장치 및 각 공정간 장력 제어 및 사행 제어를 하기 위한 제어기를 포함하는 시스템을 통해 이송되는 웹(혹은 유연 기판) 상에 인쇄 등의 방법에 의해 전자회로를 형성하는 공정을 말한다. 이는 다른 공정 및 시스템에 비해 생산속도가 빠르고, 대량생산이 가능하다는 이점을 가진다. The printing of the conductive paste may be performed through a roll-to-roll process. The roll-to-roll process includes a system comprising a unwinder, a rewinder, an infeeder, an outfeeder, a printer, a drilling device, and a controller for tension control and skew control between each process Refers to a step of forming an electronic circuit on a web (or a flexible substrate) transferred through a plurality of through-holes by a method such as printing. This has the advantage that production speed is faster and mass production is possible compared with other processes and systems.

예시적으로, 상기 패턴화된 배선층은 두께 20 ㎛ 의 폴리이미드 기판 위에 스크린 인쇄방법을 이용하여 평균 입자 직경이 3-5 ㎛ 인 은(Ag) 페이스트(62 wt%의 솔벤트 및 경화제를 포함하는 조성물)을 이용하여 스크린 인쇄방식을 통하여 프린팅하여 배선 패턴을 제조하고, 상기 패턴 형성된 기판을 150 도에서 30분내지 1시간 열풍 건조함으로써 제조될 수 있다. Illustratively, the patterned wiring layer is formed on a polyimide substrate having a thickness of 20 占 퐉 by using a screen printing method to form a silver (Ag) paste having an average particle diameter of 3-5 占 퐉 (composition containing 62 wt% of a solvent and a curing agent ) Using a screen printing method to produce a wiring pattern, and hot-air drying the patterned substrate at 150 ° C for 30 minutes to 1 hour.

다섯 번째 단계는 상기 기판의 하부에 형성된 보호 필름층을 제거하고, 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하는 단계이다.The fifth step is to remove the protective film layer formed on the lower part of the substrate and print the lower part of the substrate in a predetermined pattern of the conductive paste composition to form a patterned wiring layer.

여기서, 상기 기판의 하부에 형성된 보호 필름층을 제거하는 방법은 물리적 방법에 의한 필름을 벗겨내는 방법과 화학적인 방법에 의해 필름내 점착층을 용해시키거나 녹여내는 방법이 있다. 예시적으로 상기 물리적인 방법으로서는 롤투롤 방식으로 Rewinder로 제품을 감을 때 별도로 보호필름을 제거하는 Rewinder를 설치하여 보호필름을 제거할 수 있다.Here, the method of removing the protective film layer formed on the lower surface of the substrate may include a method of peeling the film by a physical method and a method of dissolving or melting the adhesive layer in a film by a chemical method. Illustratively, as a physical method, a protective film may be removed by installing a rewinder for removing a protective film separately when the product is wrapped with a rewinder in a roll-to-roll manner.

또한, 화학적인 방법으로서는 40~60℃의 온도에서 NaOH와 같은 강 알카리 용제를 스프레이 노즐을 통하여 0.05~0.5MPa (=0.5~5.0 kg/cm²)압력으로 30초에서 10분 이내로 처리함으로써, 필름을 제거할 수 있다. Further, as a chemical method, a strong alkaline solvent such as NaOH is treated at a temperature of 40 to 60 ° C through a spray nozzle at a pressure of 0.05 to 0.5 MPa (= 0.5 to 5.0 kg / cm ² ) within 30 seconds to 10 minutes, Can be removed.

또한 상기 기판 하부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하는 방법은 앞서 기재한 바와 동일한 공정을 통해 이루어질 수 있고, 앞서의 단계와 마찬가지로 롤투롤 공정을 통해 이루어질 수 있다. Also, a method of forming a patterned wiring layer by printing a conductive paste composition in a predetermined pattern on the lower surface of the substrate may be performed through the same process as described above, and may be performed through a roll-to-roll process as in the previous step.

한편, 이 경우에 상기 연성 인쇄회로기판의 하부에 패턴화된 배선층을 형성하기 위해 기판의 상하를 반전시키는 공정인 턴오버(turn over) 공정을 포함할 수 있다. Meanwhile, in this case, it may include a turn over process, which is a process of inverting the top and bottom of the substrate to form a patterned wiring layer below the FPCB.

여섯 번째 단계는 상기 형성된 비아내부에 상기 비아의 직경보다 작고, 비아의 상면과 하면을 관통하는 관통홀을 형성하는 단계이다. The sixth step is to form through holes that are smaller than the diameter of the vias in the formed vias and pass through the top and bottom surfaces of the vias.

이는 앞서 기재한 비아홀을 형성하는 단계와 유사하나, 고분자 기판대신에 도전성 페이스트 또는 전도성 잉크 등의 도전성 재료로 형성된 비아에 관통홀을 형성하여야 하므로, 레이저 드릴을 사용하는 경우 사용되는 레이저의 출력이 높아야 하거나, 또는 레이저를 조사하는 시간, 레이저의 파장 등이 고분자 기판에 드릴링을 하는 경우와 다르게 이루어질 수 있다. This is similar to the above-described step of forming a via hole. However, since a via hole is formed in a via made of a conductive material such as a conductive paste or a conductive ink instead of a polymer substrate, Or the time of irradiating the laser, the wavelength of the laser, or the like may be made different from the case of drilling the polymer substrate.

또한 본 발명에서, 상기 비아가 형성된 기판의 상부 또는 하부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하는 경우에, 상기 관통홀이 형성될 부분은 상기 도전성 페이스트 조성물을 인쇄하지 않을 수 있다. 이와 같이 관통홀이 형성될 자리에 도전성 페이스트 조성물을 인쇄하지 않게 되면, 관통홀 형성을 위한 레이저 식각단계에서, 식각될 영역이 줄어들고 작업시간을 단축시켜 줄 수 있다. In the present invention, when the conductive paste composition is printed in a predetermined pattern on the upper or lower surface of the substrate on which the via is formed, the conductive paste composition may not be printed on the portion where the through hole is to be formed. If the conductive paste composition is not printed on the place where the through hole is to be formed, the area to be etched can be reduced and the working time can be shortened in the laser etching step for forming the through hole.

마지막 단계로서, 상기 관통홀이 형성된 기판을 금속 도금한다. As a final step, the substrate on which the through-hole is formed is metal-plated.

상기 금속도금 단계를 통해 관통홀의 표면에 금속도금층이 형성되며, 또한 이와 동시에 상기 기판상에 형성된 도전성 페이스트 조성물에 의한 패턴화된 배선층에도 금속도금층이 형성된다. A metal plating layer is formed on the surface of the through hole through the metal plating step, and at the same time, a metal plating layer is also formed on the patterned wiring layer formed by the conductive paste composition formed on the substrate.

본 발명의 인쇄회로기판의 제조방법은 상기 비아홀내에 관통홀을 형성하고 이의 표면에 금속도금을 진행함과 동시에 기판의 양면에 형성된 도전성 페이스트층의 상부에 금속도금층을 형성할 수 있어서, 상기 비아의 전기전도성을 향상시키기 위한 도금공정을 도전성 페이스트 조성물에 의한 패턴화된 배선층상의 금속도금층 형성단계와 동시에 할 수 있기 때문에, 배선의 전기전도도를 향상시키기 위한 공정이 단순하고 전기전도성을 높일 수 있는 인쇄회로기판의 제조방법을 제공할 수 있다. A method of manufacturing a printed circuit board according to the present invention is characterized in that a through hole is formed in the via hole and metal plating is performed on the surface of the via hole and a metal plating layer is formed on the conductive paste layer formed on both surfaces of the substrate, Since the plating process for improving the electrical conductivity can be performed simultaneously with the metal plating layer forming step on the patterned wiring layer by the conductive paste composition, the process for improving the electrical conductivity of the wiring is simple and the printed circuit A method of manufacturing a substrate can be provided.

상기 금속도금은 바람직하게는, 각각의 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 무전해 도금층을 형성할 수 있다. 이는 전이금속염, 환원제, 착제 등을 이용하여 상기 페이스트상에 무전해 도금층을 형성하는 것으로, 금속이온이 포함된 화합물과 환원제가 혼합된 도금액을 사용하여 기판 등에 금속을 환원 석출시키는 것으로 금속이온을 환원제에 의해 환원시킴으로써 진행될 수 있다. The metal plating may preferably be an electroless plating layer formed by electroless plating a transition metal on each of the patterned wiring layers. This is to form an electroless plating layer on the paste by using a transition metal salt, a reducing agent, a complexing agent, and the like. The metal is reduced and precipitated on a substrate by using a plating solution in which a compound containing a metal ion and a reducing agent are mixed, Lt; / RTI >

상기 도전성 페이스트 조성물에 의한 패턴화된 배선층에 무전해 도금층이 형성되는 경우에 앞서 기재한 바와 마찬가지로, 도전성 페이스트 조성물에 의한 패턴화된 배선층에 전해도금을 함으로써 발생될 수 있는 문제점인 배선의 길이에 따른 전해도금층의 두께가 불균일한 것을 해소할 수 있는 장점이 있고, 배선의 전도도를 향상시키기 위해 도금층을 두껍게 함으로써 발생되는 문제점인 회로기판의 두께가 두꺼워지는 단점을 개선할 수 있으며, 전해도금에 의해 금속도금층을 형성하는 것보다 배선라인간의 폭(피치폭)을 좁게 형성할 수 있는 장점이 있다. In the case where the electroless plating layer is formed on the patterned wiring layer by the conductive paste composition, as described above, the problem that can be caused by electrolytic plating on the patterned wiring layer by the conductive paste composition depends on the length of the wiring There is an advantage in that the thickness of the electroplating layer is uneven, and the disadvantage that the thickness of the circuit board, which is a problem caused by thickening the plating layer in order to improve the conductivity of the wiring, is increased, There is an advantage that the width (pitch width) between the wiring lines can be formed narrower than that of forming the plating layer.

상기 무전해 도금층의 형성을 위한 주반응으로서 하기에 기재된 반응식에 의해 금속이온이 환원될 수 있다.The metal ion may be reduced by a reaction formula described below as a main reaction for forming the electroless plating layer.

Metal ion + 2HCHO + 4OH^- => Metal(0) + 2HCOO^- + H₂ + 2H₂OMetal ion + 2HCHO + 4OH ^- => Metal (0) + 2HCOO ^- + H ₂ + 2H ₂ O

이 때, 무전해 도금에 사용되는 상기 금속의 비제한적인 예는 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 등이 될 수 있고, 이들 원소는 단독으로 사용되거나 또는 2종 이상이 혼합되어 사용될 수 있다.In this case, examples of the metal used for electroless plating may be Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au, May be used alone or in admixture of two or more.

상기 무전해 도금에 사용되는 도금액은 도금하고자 하는 금속의 염 및 환원제 등을 포함하는 것일 수 있으며, 이 때 환원제의 비제한적인 예는 포름알데히드, 히드라진 또는 그 염, 황산코발트(Ⅱ), 포르말린, 글루코오즈, 글리옥실산, 히드록시알킬술폰산 또는 그 염, 하이포 포스포러스산 또는 그 염, 수소화붕소화합물, 디알킬아민보란 등이 있으며, 이 이외에도 금속의 종류에 따라 다양한 환원제가 사용될 수 있다.The plating solution used for the electroless plating may include a metal salt to be plated and a reducing agent. Non-limiting examples of the reducing agent include formaldehyde, hydrazine or a salt thereof, cobalt sulfate (II), formalin, Glyoxylic acid, hydroxyalkylsulfonic acid or salt thereof, hypophosphorous acid or salt thereof, borohydride compound, dialkylamine borane, etc. In addition, various reducing agents may be used depending on the kind of metal.

나아가, 상기의 무전해 도금액은 금속이온을 생성하는 금속 염, 금속이온과 리간드를 형성함으로써 금속이 액상에서 환원되어 용액이 불안정하게 되는 것을 방지하기 위한 착화제 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함할 수 있다. Further, the above electroless plating solution may contain a metal salt which forms a metal ion, a complexing agent for preventing the metal from becoming unstable due to reduction of the metal in the liquid phase by forming a ligand with the metal ion, and an electroless plating solution for oxidizing the reducing agent And a pH adjusting agent which maintains a suitable pH.

상기 무전해 금속 도금층의 두께는 1 ㎛ 내지 10 ㎛ 이며, 무전해 금속 도금에 사용되는 금속은 Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, Sn, Au 또는 이들의 합금에서 선택되는 어느 하나일 수 있다.The thickness of the electroless metal plating layer is 1 to 10 占 퐉 and the metal used for electroless metal plating is Ag, Cu, Au, Cr, Al, W, Zn, Ni, Fe, Pt, Pb, And an alloy thereof.

예를 들어, 동(구리) 도금층을 형성하고자 하는 경우에는, 황산구리, 포르마린, 수산화나트륨, EDTA(Ethylene Diamin Tera Acetic Acid) 및 촉진제로서 2.2-비피래딜을 첨가한 수용액을 이용하여 1 ∼ 10 ㎛의 두께로 무전해 도금층을 형성할 수 있다. For example, when a copper (copper) plating layer is to be formed, an aqueous solution containing copper sulfate, formalin, sodium hydroxide, EDTA (ethylene diaminetereacetic acid) and 2.2- It is possible to form an electroless plating layer with a thickness of 10 탆.

상기 무전해 동도금 단계는 바렐도금장치를 이용할 수 있다. The electroless copper plating step may use a barrel plating apparatus.

일 실시예로서, 본 발명의 무전해 도금은 D/I Water 85%, 보충제 10~15%, 25%-NaOH 2~5%, 안정제 0.1~1%, 37% 포르말린 0.5~2%의 성분으로 10~15분간 Air교반한 후 온도 40~500 ℃, pH 13 이상에서 25~30분간 도금공정을 진행할 수 있다. In one embodiment, the electroless plating of the present invention is a composition of 85% D / I Water, 10-15% of a supplement, 25% NaOH 2-5%, stabilizer 0.1-1%, 37% formalin 0.5-2% After air agitation for 10 to 15 minutes, the plating process can be performed at a temperature of 40 to 500 ° C and a pH of 13 or more for 25 to 30 minutes.

한편, 본 발명은 상기 도전성 페이스트의 패턴화된 배선층을 형성하는 단계와 상기 패턴화된 배선층 상부에 전이금속을 무전해 도금하여 도금층을 형성하는 단계 사이에, 상기 패턴화된 배선층의 상부에 무전해 금속 도금층을 형성하기 위해 Au, Ag, Pt, Cu, Ni, Fe, Pd, Co 또는 이들의 합금에서 선택되는 어느 하나의 시드 금속층을 형성시키는 단계를 추가로 포함할 수 있다. 시드 금속층으로서 바람직하게는 팔라듐 염을 사용할 수 있다.Meanwhile, the present invention provides a method of manufacturing a semiconductor device, comprising the steps of: forming a patterned wiring layer of the conductive paste; and forming a plating layer by electroless plating of a transition metal on the patterned wiring layer, Forming a seed metal layer selected from Au, Ag, Pt, Cu, Ni, Fe, Pd, Co or an alloy thereof to form a metal plating layer. As the seed metal layer, a palladium salt can be preferably used.

또한 본 발명은 상기 시드 금속 성분이외의 다른 전이금속성분을 추가로 함유할 수 있다. The present invention may further contain a transition metal component other than the seed metal component.

또한 본 발명에서, 상기 무전해 도금층을 형성하는 단계이후에, 상기 인쇄회로기판의 무전해 도금층 상부에 금속 도금층이 추가로 형성될 수 있고, 이는 무전해 도금 또는 전해도금을 이용하여 금속도금층을 형성할 수 있다. Also in the present invention, After the step of forming the electroless plating layer, a metal plating layer may be further formed on the electroless plating layer of the printed circuit board, and the metal plating layer may be formed using electroless plating or electrolytic plating.

이 경우에 추가로 형성되는 상기 무전해 도금층을 형성하는 방법은 앞서 기재된 무전해 도금 공정과 동일한 공정을 따를 수 있다. In this case, the method of forming the electroless plating layer may be the same as the electroless plating process described above.

한편, 전해도금을 이용하는 경우를 동도금의 예를 들면, 황산구리(CuSO₄), 황산(H₂SO₄) 및 광택제를 혼합한 수용액에 상기 도금을 하기 위한 기판을 침지하여 원하는 두께로 전해동 도금층을 형성하고 표면을 수세함으로써, 전해 도금층이 형성될 수 있다. 예컨대, 황산 10 wt% 수용액에 황산구리 90g/L, 전기동 안정제 2ml/L, 전기동 광택제 5ml/L, HCI 0.16ml/L 를 온도 40~60℃ 조건의 단계에 의한 전해 동도금을 진행할 수 있다. On the other hand, in the case of using electrolytic plating, the substrate for plating is immersed in an aqueous solution obtained by mixing copper sulfate (CuSO ₄ ), sulfuric acid (H ₂ SO ₄ ) and a brightener, for example, to form an electrolytic plating layer And the surface is washed with water, an electroplating layer can be formed. For example, electrolytic copper plating can be performed by a step of 90 g / L of copper sulfate, 2 ml / L of an electric stabilizer, 5 ml / L of an electric brightening agent and 0.16 ml / L of HCI at a temperature of 40 to 60 ° C.

본 발명에서는 상기 전해 도금층의 저항값이 낮으면 전기전도성이 높아지며, 더 낮은 저항을 필요로 한다면 전해 동도금의 시간을 늘려 도금되는 금속의 함량을 높여 주면 낮은 저항을 가질 수 있다. In the present invention, if the resistance value of the electroplating layer is low, the electrical conductivity is high. If a lower resistance is required, the electrolytic copper plating time can be increased to increase the content of the metal to be plated, thereby providing a low resistance.

본 발명에서 상기 양면 연성 인쇄회로기판의 제조 방법에서의 상기 각각의 단계 중 적어도 하나 이상은 롤투롤 공정에 의해 이루어질 수 있고, 바람직하게는 상기 도전성 페이스트 조성물에 의한 패턴화된 배선층을 형성하는 단계와 비아홀 형성 및 비아 형성단계, 보호필름 형성 및 제거단계는 롤투롤 공정에 의해 이루어질 수 있다. In the present invention, at least one of the above steps in the method for manufacturing a double-sided flexible printed circuit board may be performed by a roll-to-roll process, preferably forming a patterned wiring layer by the conductive paste composition The via hole formation and via formation steps, the protective film formation and removal steps can be performed by a roll-to-roll process.

한편, 본 발명의 또 다른 예시적인 인쇄회로기판의 제조 방법으로서, 본 발명은 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하고, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 형성된 비아내부에 상기 비아의 직경보다 작고, 비아의 상면과 하면을 관통하는 관통홀을 형성하는 단계, 및 상기 관통홀이 형성된 기판을 금속 도금하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다. According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, comprising the steps of: forming a via hole in a predetermined portion of a printed circuit board; forming a protective film layer on a lower surface of the substrate on which the via hole is formed, Forming a via hole by filling a conductive material into the via hole with the lower side closed by a printing method, removing a protective film layer formed on a lower portion of the substrate, Forming a patterned wiring layer by printing a conductive paste composition on a top surface in a predetermined pattern, wherein the wiring layer is patterned to be connected to vias formed in the via hole, forming the conductive paste composition in a predetermined pattern, Forming a patterned wiring layer by printing a lower portion, Forming a patterned interconnection layer to be connected to a via formed in the via hole; forming a through hole in the formed via that is smaller than the diameter of the via and penetrating the top and bottom surfaces of the via; A method of manufacturing a printed circuit board including the step of metal plating a substrate.

이는 도 4에 도시되어 있으며, 상기 제조방법은 앞서 기재한 첫 번째의 인쇄회로기판의 제조 방법과 비교하면, 비아홀을 도전성 재료로서 충진후 보호필름을 제거하고, 기판 상부와 하부를 도전성 페이스트의 패턴화된 배선층을 형성하는 차이만이 있을 뿐으로, 도전성 페이스트의 패턴화된 배선층, 비아홀의 형성 및 비아의 형성과 금속도금층을 형성하는 구성은 차이가 없이 각각의 개별적인 공정은 앞서 기재한 첫 번째의 인쇄회로기판의 제조 방법과 동일하게 이루어질 수 있다. 4, in comparison with the first method of manufacturing a printed circuit board described above, the via hole is filled with a conductive material to remove the protective film, and the upper and lower portions of the substrate are covered with a conductive paste pattern There is only a difference in forming a wiring layer made of a conductive paste. In this case, there is no difference between the formation of a patterned wiring layer of a conductive paste, the formation of a via hole and the formation of a via and the formation of a metal plating layer. And can be performed in the same manner as the method of manufacturing the circuit board.

이 경우에도 상기 관통홀을 형성하기 위한 인쇄회로기판의 특정한 부분은 패턴화된 배선층으로의 프린팅 공정을 진행 하지 않는다. 이는 앞서 기재한 바와 같이, 레이저로 관통홀을 천공할 때 식각되는 부분을 줄일 수 있어, 작업시간을 단축시키고, 레이저 가공의 잔해를 적게 남도록 할 수 있는 장점이 있다. Also in this case, a specific portion of the printed circuit board for forming the through hole does not proceed with the printing process to the patterned wiring layer. This is because, as described above, the portion to be etched when the through hole is punctured by the laser can be reduced, and the working time can be shortened and the debris of the laser processing can be kept small.

또한 본 발명의 제조방법은 상기 관통홀을 형성하지 않고 이루어질 수 있다. 이 경우에 상기 관통홀 형성공정을 거치지 않게 됨으로써, 기판 양면에 형성되는 도전성 페이스트층은 직접 금속 도급층이 형성될 수 있다. Further, the manufacturing method of the present invention can be performed without forming the through-hole. In this case, since the through hole forming step is not performed, the conductive paste layer formed on both sides of the substrate can be directly formed with the metal overlayer.

예시적으로, 이는 인쇄회로기판의 미리 정한 부분에 비아홀을 형성하는 단계, 상기 비아홀이 형성된 기판의 하부에 보호 필름층을 형성하여 상기 기판의 하부쪽 비아홀을 막는 단계, 상기 하부쪽이 막힌 비아홀에 도전성 재료를 인쇄방식에 의해 충진함에 의해 비아를 형성하는 단계, 상기 비아가 형성된 기판의 상부에 도전성 페이스트 조성물을 미리 정한 패턴으로 인쇄하여 패턴화된 배선층을 형성하되, 상기 배선층은 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계, 상기 기판의 하부에 형성된 보호 필름층을 제거하는 단계, 도전성 페이스트 조성물을 미리 정한 패턴으로 기판 하부를 인쇄하여 패턴화된 배선층을 형성하되, 상기 기판 하부에 형성된 배선층이 상기 비아홀내 형성된 비아와 연결되도록 패턴화된 배선층을 형성하는 단계 및 상기 기판의 양면에 형성된 패턴화된 배선층을 금속 도금하는 단계;를 포함하여 이루어질 수 있다. Illustratively, this includes forming a via hole in a predetermined portion of the printed circuit board, forming a protective film layer on the lower portion of the substrate on which the via hole is formed, closing the lower via hole of the substrate, A method of manufacturing a semiconductor device, comprising: forming a via by filling a conductive material by a printing method; printing a conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern to form a patterned wiring layer, Forming a patterned interconnection layer on the substrate, removing a protective film layer formed on a lower portion of the substrate, printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition to form a patterned interconnection layer, The wiring layer formed in the via hole is connected to the via formed in the via hole, Forming and comprising: plating a patterned wiring layer formed on both surfaces of the substrate metal; may be made, including.

상기 관통홀을 형성하지 않고 금속도금층을 형성하는 인쇄회로기판의 제조방법은 도 5를 통해 쉽게 이해될 수 있다. A manufacturing method of a printed circuit board in which a metal plating layer is formed without forming the through holes can be easily understood from FIG.

도 5는 본 발명의 관통홀을 형성하지 않은 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 그림이다. 여기서 상기 비아홀 형성, 보호필름층형성 및 제거와 비아 형성, 도전성 페이스트의 배선층 형성에서의 각각의 공정은 앞서 살펴본 바와 동일한 공정을 거쳐 진행될 수 있다. 5 is a view illustrating a method of manufacturing a printed circuit board according to an embodiment in which the through hole is not formed. Here, each of the steps in the formation of the via hole, the formation and removal of the protective film layer, the formation of the via, and the formation of the wiring layer of the conductive paste may be performed through the same process as described above.

다만, 기판 양면에 도전성 페이스트 조성물에 의한 패턴화된 배선층이 형성된 이후에 관통홀을 형성하지 않고 곧바로 금속도금층을 형성하는 점만이 앞서 기재된 제조방법과 차이가 있다. However, this method differs from the manufacturing method described above only in that a metal plating layer is formed immediately after forming a patterned wiring layer by conductive paste composition on both sides of a substrate without forming a through hole.

또한 도 6에서는 본 발명의 관통홀을 형성하지 않은 또 다른 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 그림을 도시하고 있다. 이는 도 5에 도시된 제조방법과 마찬가지로 관통홀을 형성하지 않으며, 기판 양면에 도전성 페이스트 조성물에 의한 패턴화된 배선층을 형성한 이후에 곧바로 금속도금층을 형성하나, 상기 보호필름층의 제거단계가 비아의 형성단계이후인 점만이 도 5와 차이가 있다. 이는 도 2와 도 4에 도시한 공정에서의 차이와 동일한 관점으로 이해될 수 있다. 6 illustrates a method of manufacturing a printed circuit board according to another embodiment of the present invention in which the through hole is not formed. 5, a metal plating layer is formed immediately after forming a patterned wiring layer made of a conductive paste composition on both sides of the substrate, but the step of removing the protective film layer is performed on the via- 5 is different from Fig. This can be understood from the same viewpoint as the difference in the processes shown in Figs. 2 and 4.

본 발명에서 상기 금속도금층은 앞서 기재된 바와 같이 전해도금층 또는 무전해 도금층으로 형성될 수 있고, 바람직하게는 Cu, Sn, Ag, Au, Ni 또는 이들의 합금에서 선택되는 어느 하나의 무전해 도금에 의해 형성되며, 이의 두께는 0.2 ㎛ 내지 10 ㎛ 일 수 있다. In the present invention, the metal plating layer may be formed of an electroless plating layer or an electroless plating layer as described above, preferably by electroless plating selected from Cu, Sn, Ag, Au, Ni, , And the thickness thereof may be 0.2 [mu] m to 10 [mu] m.

상기 무전해도금층 상에는 공정조건 또는 사용자의 필요에 따라 선택적으로 무전해도금층 또는 전해 도금층이 형성될 수 있는 점도 앞서 기재한 바와 동일하다. The electroless plating layer or the electrolytic plating layer may be selectively formed on the electroless plating layer according to the process conditions or the user's needs.

상기와 같이 보호필름층을 형성한 후에 비아홀을 충진하여 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법은 특히 롤투롤 방법에 의한 연속공정상에서 유리한 효과를 가진다. 상기 보호필름층에 의해 비아홀의 일면이 막혀있지 않은 경우에는 롤투롤 공정에 의한 도전성 페이스트 또는 도전성 나노잉크를 상기 비아홀에 충진하는 도중에 도전성 페이스트 또는 도전성 나노잉크가 흘러나와 기판 반대면, 플레이트 또는 이송 롤 등을 오염시키는 문제가 발생할 수 있으나, 본 발명은 이를 해결할 수 있다. The method of manufacturing a printed circuit board including the steps of forming a via hole and forming a via after forming the protective film layer has an advantageous effect particularly in a continuous process by a roll to roll method. When the one side of the via hole is not blocked by the protective film layer, the conductive paste or the conductive nano ink flows out from the conductive paste or the conductive nano ink during filling the via hole by the roll-to-roll process, However, the present invention can solve this problem.

또한 본 발명에 의한 인쇄회로기판 및 이의 제조방법은 종래 기술에 의해 제조되는 동박의 에칭방법을 이용한 인쇄회로기판에 비해 공정의 단순화 및 친환경적인 방법인 장점이 있다. In addition, the printed circuit board and the method of manufacturing the same according to the present invention are advantageous in that the process is simpler and eco-friendly than the printed circuit board using the etching method of the copper foil manufactured by the prior art.

또한 상기 인쇄회로기판의 도전성 페이스트층 상에 무전해 도금층을 형성하는 방법은 종래 기술에 의해 전해도금층을 형성하는 경우에 비하여, 상기 연성 인쇄회로기판상의 도전성 페이스트층 상에 형성시키고자 하는 금속 도금층이 균일하고, 배선의 전기전도도를 향상시킬 수 있다. The method of forming the electroless plated layer on the conductive paste layer of the printed circuit board is not particularly limited as long as the metal plating layer to be formed on the conductive paste layer on the flexible printed circuit board The electric conductivity of the wiring can be improved.

이상 본 발명의 구성을 세부적으로 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. .

9 : 보호필름층 10, 10' : 도전성 페이스트층
11 : 금속 도금층 15 : 비아
15' : 비아홀 16' : 관통홀
20 : 기판 9: protective film layer 10, 10 ': conductive paste layer
11: metal plating layer 15: via
15 ': via hole 16': through hole
20: substrate

Claims

Board;
A patterned wiring layer formed on the substrate and formed by a printing method of a conductive paste composition;
A patterned wiring layer formed under the substrate and formed by a printing method of a conductive paste composition; And
At least one via hole for electrically connecting a patterned wiring layer formed on an upper portion of the substrate to a patterned wiring layer formed on a lower portion thereof, and a via for electrically conducting the via hole,
Each via comprising a through hole penetrating an upper surface and a lower surface of the via and smaller than a diameter of the via,
Wherein an electroless metal plating layer is formed on the surface of the through hole and the upper part of the patterned wiring layer formed on the upper and lower sides of the substrate by electroless metal plating.

The method according to claim 1,
Wherein the printed circuit board is a flexible printed circuit board having a thickness of 10 mu m to 100 mu m,
Wherein the dielectric layer is any one selected from the group consisting of polystyrene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyetherimide, heat resistant epoxy, polyarylate, polyimide and FR-4.

The method according to claim 1,
Wherein the electroless metal plating layer formed on the substrate is formed by any one metal plating selected from the group consisting of Cu, Sn, Ag, Au, Ni, and alloys thereof, and the thickness thereof is in the range of 0.2 탆 to 10 탆. Circuit board

The method of claim 3,
Characterized in that a metal plating layer is further formed on the electroless metal plating layer by electrolytic metal plating or electroless metal plating,

The method according to claim 1,
The conductive paste composition may be any one selected from a conductive Ag paste, a conductive Cu paste, a conductive Sn paste, a graphene, a conductive polymer, and a paste for gravure, or a mixture thereof,
Wherein the conductive paste composition has a particle size in the range of 10 nm to 10 < RTI ID = 0.0 > um. &Lt;

Forming a via hole in a predetermined portion of the printed circuit board;
Forming a protective film layer on the lower surface of the substrate on which the via hole is formed, and closing the lower via hole of the substrate;
Forming a via by filling a conductive material into the via hole filled with the lower side by a printing method;
Forming a patterned wiring layer by printing a conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern, wherein the wiring layer is patterned to be connected to a via formed in the via hole;
A conductive paste composition formed on a lower portion of the substrate is removed to form a patterned interconnection layer by printing a lower portion of the substrate in a predetermined pattern so that a wiring layer formed under the substrate is connected to a via formed in the via hole, Forming an interconnection layer formed on the substrate;
Forming a through hole in the formed via that is smaller than the diameter of the via and penetrating the top and bottom surfaces of the via; And
And metal plating the substrate on which the through hole is formed.

Forming a via hole in a predetermined portion of the printed circuit board;
Forming a protective film layer on the lower surface of the substrate on which the via hole is formed, and closing the lower via hole of the substrate;
Forming a via by filling a conductive material into the via hole filled with the lower side by a printing method;
A protective film layer formed on a lower surface of the substrate is removed and a patterned wiring layer is formed by printing a conductive paste composition on a top surface of the substrate on which the vias are formed in a predetermined pattern so that the wiring layer is connected to vias formed in the via hole Forming a patterned wiring layer;
Forming a patterned wiring layer by printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition, and forming a patterned wiring layer so that a wiring layer formed under the substrate is connected to a via formed in the via hole;
Forming a through hole in the formed via that is smaller than the diameter of the via and penetrating the top and bottom surfaces of the via; And
And metal plating the substrate on which the through hole is formed.

Forming a via hole in a predetermined portion of the printed circuit board;
Forming a protective film layer on the lower surface of the substrate on which the via hole is formed, and closing the lower via hole of the substrate;
Forming a via by filling a conductive material into the via hole filled with the lower side by a printing method;
Forming a patterned wiring layer by printing a conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern, wherein the wiring layer is patterned to be connected to a via formed in the via hole;
Removing a protective film layer formed on a lower portion of the substrate;
Forming a patterned wiring layer by printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition, and forming a patterned wiring layer so that a wiring layer formed under the substrate is connected to a via formed in the via hole; And
And metal plating the patterned wiring layers formed on both sides of the substrate.

Forming a via hole in a predetermined portion of the printed circuit board;
Forming a protective film layer on the lower surface of the substrate on which the via hole is formed, and closing the lower via hole of the substrate;
Forming a via by filling a conductive material into the via hole filled with the lower side by a printing method;
Removing a protective film layer formed on a lower portion of the substrate;
Forming a patterned wiring layer by printing a conductive paste composition on a top surface of the substrate on which the via is formed in a predetermined pattern, wherein the wiring layer is patterned to be connected to a via formed in the via hole;
Forming a patterned wiring layer by printing a lower portion of the substrate in a predetermined pattern of the conductive paste composition, and forming a patterned wiring layer so that a wiring layer formed under the substrate is connected to a via formed in the via hole; And
And metal plating the patterned wiring layers formed on both sides of the substrate.

10. The method according to any one of claims 6 to 9,
The metal plating layer formed on the patterned wiring layer formed on both surfaces of the substrate is formed by any one electroless plating selected from Cu, Sn, Ag, Au, Ni or an alloy thereof, Lt; RTI ID = 0.0 > um < / RTI >

10. The method according to any one of claims 6 to 9,
The protective film layer may be formed of any one selected from the group consisting of polystyrene terephthalate, polyethylene terephthalate, polysulfone, polyether, polyether imide, heat resistant epoxy, polyarylate, and polyimide having a thickness of 30 to 300 탆 Wherein the adhesive layer is formed by applying a pressure-sensitive adhesive to the layer and then by a laminating process.

10. The method according to any one of claims 6 to 9,
The formation of the vias in the via holes may be carried out by using a conductive ink containing metal nanoparticles using any one of an inkjet method, a dispensing method, a slot die, a gravure offset, a polymer gravure, an aerosol, a microplasma printing, And filling the conductive paste with a conductive paste.

8. The method according to any one of claims 6 to 7,
Wherein when the conductive paste composition is printed in a predetermined pattern on the upper or lower surface of the substrate on which the via is formed, the conductive paste composition is not printed on the portion where the through hole is to be formed

10. The method according to any one of claims 6 to 9,
Wherein at least one of the respective steps in the method of manufacturing the printed circuit board is performed by a roll-to-roll process

8. The method according to claim 6 or 7,
The via hole or the through hole may be a CNC drill Characterized in that it is formed by etching by laser drilling

10. The method according to any one of claims 6 to 9,
And removing the remaining smear on the inner wall or surface of the via hole after the step of forming the via hole.