KR101470493B1 - 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법 - Google Patents

다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR101470493B1
KR101470493B1 KR1020130011759A KR20130011759A KR101470493B1 KR 101470493 B1 KR101470493 B1 KR 101470493B1 KR 1020130011759 A KR1020130011759 A KR 1020130011759A KR 20130011759 A KR20130011759 A KR 20130011759A KR 101470493 B1 KR101470493 B1 KR 101470493B1
Authority
KR
South Korea
Prior art keywords
thin film
inorganic
inorganic thin
layer
material layer
Prior art date
Application number
KR1020130011759A
Other languages
English (en)
Other versions
KR20140099043A (ko
Inventor
김주용
조원태
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020130011759A priority Critical patent/KR101470493B1/ko
Publication of KR20140099043A publication Critical patent/KR20140099043A/ko
Application granted granted Critical
Publication of KR101470493B1 publication Critical patent/KR101470493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 투습 방지성을 향상시킨 다중 봉지층을 구비하는 반도체 장치에 관한 것으로서, 기판; 상기 기판의 상부에 배치되는 미봉지된 반도체 스택; 및 상기 반도체 스택의 상부에 배치되며, 상기 반도체 스택을 상기 기판과 함께 기밀봉지하는 봉지부;를 포함하고, 상기 봉지부는, SiOC로 구성된 적어도 하나 이상의 제1 무기물층과, 상기 제1 무기물층과는 상이한 무기물질로 구성된 적어도 하나 이상의 제2 무기물층을 포함하는 것을 특징으로 하는 반도체 장치에 관한 것이다.

Description

다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법{SEMICONDUCTOR DEVICE HAVING MULTI-CAPSULATING LAYER AND METHOD FOR MANUFACUTRING THE SAME}
본 발명은 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법에 관한 것으로서, 투습 방지성을 향상시킨 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법에 관한 것이다.
최근에는 LED, OLED, 태양전지 등과 같이 반도체 소자를 포함하는 반도체 장치의 개발이 활발히 진행되고 있다.
이러한 반도체 장치는 상기 반도체 장치를 기밀 밀봉하는 봉지부를 필수적으로 포함하고 있다. 이는 반도체 장치 내부에 수분 또는 산소 또는 먼지 등의 이물질이 침투할 경우 반도체 장치가 이러한 이물질에 매우 취약하여 열화되기 때문이다.
또한, 휘어짐이 가능한 플렉서블 반도체 장치에 대한 개발 또한 박차를 가하고 있는 실정이며, 따라서 최근의 봉지기술은 가요성을 가지면서 투습 방지성이 우수한 봉지부에 초점을 두고 개발되고 있다.
이러한 예로서, 종래기술에 따른 반도체 장치의 봉지부는 무기물로 구성된 복수 개의 무기물층과 상기 복수 개의 무기물층 사이에 배치되며 유기물로 구성된 복수 개의 유기물층으로 구성되며, 이러한 구조를 바이텍스(vitex) 구조라고도 한다.
이렇게 바이텍스 구조를 가지는 종래기술은 봉지부에 가요성을 부여하고, 투습 방지성이 높다는 장점이 있다.
그러나, 이러한 종래기술은 유기물층의 사용으로 인해 제조원가가 고가인 문제가 존재하여 왔다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하는 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
구체적으로, 본 발명은 투습 방지성이 향상되면서 가요성을 가지는 봉지부를 구비하는 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
또한, 본 발명은 봉지부의 제조원가를 절감할 수 있는 반도체 장치 및 반도체 장치의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 본 발명은, 기판; 상기 기판의 상부에 배치되는 미봉지된 반도체 스택; 및 상기 반도체 스택의 상부에 배치되며, 상기 반도체 스택을 상기 기판과 함께 기밀봉지하는 봉지부;를 포함하고, 상기 봉지부는, 탄소를 함유하는 무기물로 구성된 적어도 하나 이상의 제1 무기물층과, 상기 제1 무기물층과는 상이한 무기물질로 구성된 적어도 하나 이상의 제2 무기물층을 포함하는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치을 제공할 수 있다.
또한, 바람직하게는, 상기 제1 무기물층은 SiOC로 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 무기물층은 상하로 적층된 복수 개의 무기박막을 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 복수 개의 무기박막은, 하나의 무기박막의 탄소함량이 상기 하나의 무기박막과 상부방향으로 이웃한 다른 하나의 무기박막의 탄소함량 및 상기 하나의 무기박막과 하부방향으로 이웃한 또 다른 하나의 무기박막의 탄소함량과 모두 상이하도록 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 복수 개의 무기박막은, 하나의 무기박막에 형성된 핀홀의 위치가 상기 하나의 무기박막과 상부방향으로 이웃한 다른 하나의 무기박막에 형성된 핀홀의 위치 및 상기 하나의 무기박막과 하부방향으로 이웃한 또 다른 하나의 무기박막에 형성된 핀홀의 위치와 모두 상이하도록 구성되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 무기물층은 복수 개의 무기박막이 상하로 적층된 복수 개의 무기박막 스택을 포함하며, 상기 무기박막 스택은, 탄소함량이 제1 함량인 제1 무기박막과, 상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제2 함량인 제2 무기박막과, 상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제3 함량인 제3 무기박막을 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 무기물층은, 상기 복수 개의 무기박막 사이에 삽입되며 SiO로 구성된 적어도 하나 이상의 무탄소 무기박막을 더 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 복수 개의 무기박막의 탄소함량은 80wt% 이하인 것을 특징으로 한다.
또한, 바람직하게는, 상기 기판은 가요성 폴리머기판인 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 무기물층과 상기 제2 무기물층은 서로 상하로 번갈아 적층되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 복수 개의 제1 무기물층은 제1 스택으로 적층되고, 상기 복수 개의 제2 무기물층은 제2 스택으로 적층되며, 상기 제2 스택은 상기 제1 스택의 상부에 또는 하부에 적층되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제2 무기물층은 SiN 또는 Al2O3로 구성되는 것을 특징으로 한다.
본 발명의 다른 일 실시예에 따르면, 본 발명은, 반도체 장치를 제조하는 방법으로서, 기판의 상부에 제1 전극층을 형성하는 제1 전극층 형성단계; 상기 제1 전극층의 상부에 제1 반도체층을 형성하는 제1 반도체층 형성단계; 상기 제1 반도체층의 상부에, 상기 반도체 장치의 특성을 결정하는 특성물질층을 형성하는 특성물질층을 형성하는 특성물질층 형성단계; 상기 특성물질층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제2 반도체층을 형성하는 제2 반도체층 형성단계; 상기 제2 반도체층의 상부에 상기 제1 전극층과 상이한 극성을 가지는 제2 전극층를 형성하는 제2 전극층 형성단계; 및 상기 기판 및 상기 제2 전극층 상부를 봉지하는 봉지부를 형성하는 봉지부 형성단계;를 포함하고, 상기 봉지부 형성단계는, SiOC로 구성된 복수 개의 무기박막으로 구성된 제1 무기물층을 형성하는 제1 봉지단계 및 SiN 또는 Al2O3로 구성된 제2 무기물층을 형성하는 제2 봉지단계를 포함하며, 상기 제1 봉지단계 및 상기 제2 봉지단계는 적어도 1회 이상 반복되어 실행되는 것을 특징으로 하는 반도체 장치의 제조방법을 제공할 수 있다.
또한, 바람직하게는, 상기 제1 봉지단계는, 상기 기판 및 상기 제2 전극층의 상부에 탄소함량이 제1 함량인 하부 무기박막을 증착하는 하부박막 증착단계; 및 상기 하부 무기박막의 상부에 탄소함량이 상기 제1 함량과는 상이한 제2 함량을 가지는 상부 무기박막을 증착하는 상부박막 증착단계;를 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 봉지단계는, 상기 상부 무기박막의 상부에 상기 제2 함량과는 상이한 탄소함량을 가지는 추가 무기박막을 증착하는 추가박막 증착단계;를 더 포함하고, 상기 추가 무기박막은 새로운 상부 무기박막이 되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 추가박막 증착단계는 적어도 1회 이상 반복되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 봉지단계는, 이전 박막 증착단계에서의 챔버 내부온도와 이후 박막 증착단계에서의 챔버 내부의 온도가 상이하도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 봉지단계는, 이전 박막 증착단계 및 이후 박막 증착단계에서 챔버 내부로 공급되는 산소의 유량이 상이하도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 기판은 가요성 폴리머 기판이고, 상기 특성물질층은, 진성 반도체층 또는 발광층 또는 유기발광층인 것을 특징으로 한다.
전술한 과제해결수단에 따르면, 본 발명은 봉지부의 투습 방지성을 상당히 향상시킬 수 있다.
또한, 본 발명은 봉지부의 투습 방지성을 향상시키면서 동시에 봉지부에 가요성을 제공할 수 있다. 이로 인해, 본 발명은 플렉서블 반도체 장치에 적용가능한 봉지부를 제공할 수 있다.
또한, 본 발명은 봉지부가 복수 층으로 형성할 때 발생하는 봉지부의 찢어짐 현상을 방지할 수 있고, 이로 인해 본 발명은 봉지부의 내구성을 향상시킬 수 있다.
또한, 본 발명은 유기물층을 사용하지 않아, 봉지부의 제조원가를 절감할 수 있다.
도 1은 본 발명의 일 실시예에 관련된 반도체 장치에 대한 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 관련된 반도체 장치에 대한 개략적인 부분확대 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 봉지부에 대한 개략적인 부분확대 단면도이다.
도 4는 본 발명의 제2 실시예에 따른 봉지부에 대한 개략적인 부분확대 단면도이다.
도 5는 본 발명의 본 발명의 봉지부에 포함되는 제1 무기물층에 대한 개략적인 부분확대 단면도이다.
도 6a는 종래기술에 따른 봉지부에서의 투습경로를 나타내고 있고, 도 6b는 본 발명에 따른 봉지부에서의 투습경로를 나타내고 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법에 대한 플로우챠트이다.
도 8은 본 발명의 일 실시예에 따른 봉지부 형성단계에 대한 플로우챠트이ㄷ다.
도 9는 본 발명의 제1 무기물층에 포함되는 복수 개의 무기박막에서 RF 파워에 대한 탄소함량의 변화를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 첨부된 도면들에서 구성에 표기된 도면번호는 다른 도면에서도 동일한 구성을 표기할 때에 가능한 한 동일한 도면번호를 사용하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.
도 1은 본 발명의 일 실시예에 관련된 반도체 장치(1000)에 대한 개략적인 단면도이고, 도 2는 본 발명의 일 실시예에 관련된 반도체 장치(1000)에 대한 개략적인 부분확대 단면도이다. 즉, 도 2는 도 1의 "A"부분의 부분확대 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 관련된 반도체 장치(1000)는 기판(100)과, 상기 기판(100) 위에 배치되는 미봉지된 반도체 스택(200)과, 상기 반도체 스택(200)의 상부에 배치되며 상기 반도체 스택(200)을 상기 기판(100)과 함께 기밀봉지(氣密封止)하는 봉지부(300)를 포함한다.
상기 기판(100)은 가요성(flexible) 폴리머기판일 수 있다. 상기 기판(100)을 가요성 폴리머기판으로 구성함으로써, 반도체 장치(1000)를 휘어짐이 가능한 반도체 장치(1000)로 구성할 수 있고, 예를 들어 플렉서블 디스플레이로 구성할 수 있다. 물론, 이는 예시적인 것으로서, 본 발명은 이에 제한되지 않으며 따라서 상기 기판(100)은 유리기판(100)으로 구성될 수도 있다. 이하에서는, 설명의 명확성을 위하여 기판(100)이 가요성 폴리머기판(100)으로 구성되는 경우에 대해서만 기술하기로 한다.
상기 미봉지된 반도체 스택(200)은 상기 기판(100)의 상부에 배치되는 제1 전극층(210)과, 상기 제1 전극층(210)의 상부에 배치되는 제1 반도체층(220)과, 상기 제1 반도체층(220)의 상부에 배치되며 상기 반도체 장치(1000)의 특성을 결정하는 특성물질층(230)과, 상기 특성물질층(230)의 상부에 배치되며 상기 제1 반도체층(220)의 극성과는 상이한 극성을 가지는 제2 반도체층(240)과, 상기 제2 반도체층(240)의 상부에 배치되며 상기 제1 전극층(210)의 극성과 상이한 극성을 가지는 제2 전극층(250)을 포함한다.
상기 제1 전극층(210)은 불투명 전도층 또는 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)로 구성된다. 상기 제1 전극층(210)이 투명 전도층으로 구성되는 경우, 예를 들어 상기 제1 전극층(210)을 구성하는 투명 전도성 물질로는 ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등을 들 수 있다.
상기 제1 반도체층(220)은 P형 반도체층 및 N형 반도체층 중 하나의 반도체층으로 구성된다.
상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 전기 에너지 또는 빛에너지를 방출하는 층이다. 즉, 상기 특성물질층(230)에 포함되는 물질에 따라 반도체 장치(1000)의 특성이 결정된다.
예를 들어, 상기 특성물질층(230)은 발광층 또는 유기발광층으로 구성될 수 있고, 이때 상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 빛에너지를 방출한다. 즉, 이때, 상기 반도체 장치(1000)는 LED(light emitting diode) 장치 또는 OLED(organic light emitting diode) 장치를 구성한다.
다른 예로서, 상기 특성물질층(230)은 진성반도체층(intrinsic semiconductor layer)으로 구성될 수 있고, 이때 상기 특성물질층(230)은 상기 제1 반도체층(220) 및/또는 상기 제2 반도체층(240)으로부터 공급된 정공 및/또는 전자의 결합으로 인해 전기에너지를 방출한다. 즉, 이때, 상기 반도체 장치(1000)는 태양전지(solar cell)를 구성한다.
상기 제2 반도체층(240)은, P형 반도체층 및 N형 반도체층 중 다른 하나의 반도체층으로 구성되며, 상기 제1 반도체층(220)과는 상이한 극성의 반도체층으로 구성된다.
상기 제2 전극층(250)은 불투명 전도층 또는 투명 전도층(또는 투명 전도성 물질)(Transparent Conductive Oxide, TCO)로 구성된다. 상기 제2 전극층(250)이 투명 전도층으로 구성되는 경우, 예를 들어 상기 제2 전극층(250)을 구성하는 투명 전도성 물질로는 ITO(Indium Tin Oxide), FTO(Fluorine doped Tin Oxide), ZnO, ZnO:B, ZnO:Al, Ag, SnO2, SnO2:F, ZnO:Ga2O3, ZnO:Al2O3, SnO2: Sb2O3 등을 들 수 있다.
봉지부(300)는 기판(100)과 함께 상기 반도체 스택(200)을 둘러싸 상기 반도체 스택(200)을 기밀밀봉한다. 반도체 스택(200)은 이물질, 특히 산소 또는 수분에 매우 취약하므로, 상기 봉지부(300)는 상기 반도체 스택(200)을 산소 또는 수분으로부터 보호하는 역할을 한다.
여기서, 상기 봉지부(300)는 적어도 하나 이상의 제1 무기물층(310)과, 상기 제1 무기물층(310)과는 상이한 무기물질로 구성된 적어도 하나 이상의 제2 무기물층(330)을 포함한다.
이하에서는, 본 발명에 따른 봉지부(300)에 대하여 도면을 참고하여 보다 구체적으로 기술하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 봉지부(300)에 대한 개략적인 부분확대 단면도이고, 도 4는 본 발명의 제2 실시예에 따른 봉지부(300)에 대한 개략적인 부분확대 단면도이다.
본 발명에 따른 봉지부(300)는 기판(100)과 함께 미봉지된 반도체 스택(200)을 둘러싸며 상기 미봉지된 반도체 스택(200)을 수분 또는 산소 등과 같은 이물질로부터 보호한다. 상기 봉지부(300)는 적어도 하나 이상의 제1 무기물층(310)과, 상기 제1 무기물층(310)과는 상이한 무기물질로 구성된 적어도 하나 이상의 제2 무기물층(330)을 포함한다.
상기 제1 무기물층(310)은 탄소를 함유하는 무기물로 구성된다. 바람직하게는, 상기 제1 무기물층(310)은 SiOC(silicone-Oxigen-carbon)로 구성되며, 상기 제2 무기물층(330)은 상기 SiOC와는 상이한 무기물질로 구성된다. 예를 들어, 상기 제2 무기물층(330)은 SiN(silicone Nitride) 또는 Al2O3로 구성된다.
제1 무기물층(310)을 구성하는 SiOC는 저유전율 절연막을 형성하며 SiO2 막에 다량의 탄소를 함유시킨 물질이다.
이렇게, 상기 제1 무기물층(310)을 SiOC로 구성함으로써, 봉지부(300)를 복수 층으로 형성할 때 발생하는 봉지부(300)의 찢어짐 현상을 방지할 수 있고, 동시에 봉지부(300)에 가요성(flexibility)을 제공할 수 있어, 가요성 반도체 장치(1000)에 사용되는 봉지부(300)를 제공할 수 있으며, 종래기술에서 사용되는 (즉, 바이텍스 구조에서 사용되는) 유기물층을 대체하여 봉지부(300)의 제조원가를 감소시킬 수 있다.
도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따르면, 상기 봉지부(300)는 제1 무기물층(310)과 상기 제2 무기물층(330)이 서로 상하로 번갈아 적층되도록 구성된다. 즉, 제1 무기물층(310)이 증착된 후, 상기 제1 무기물층(310)의 상부에 제2 무기물층(330)이 증착되며, 이후 이러한 증착과정을 반복하여 봉지부(300)를 완성한다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따르면, 복수 개의 제1 무기물층(310)은 제1 스택으로 적층되고, 복수 개의 제2 무기물층(330)은 제2 스택으로 적층되며, 상기 제2 스택은 상기 제1 스택의 상부 또는 하부에 적층되도록 봉지부(300)를 구성한다. 즉, 상기 봉지부(300)는 복수 개의 제1 무기물층(310)이 적층된 제1 스택과, 상기 제1 스택의 하부에 배치되며 복수 개의 제2 무기물층(330)이 적층된 제2 스택을 포함하도록 구성된다.
도면에 도시되지 않았지만, 변형 실시예로서, 복수 개의 제1 무기물층(310)과 복수 개의 제2 무기물층(330)은 도 3 및 도 4에 도시된 구조를 모두 가지도록 구성될 수 있다. 즉, 복수 개의 제1 무기물층(310) 중 일부는 제1 스택을 형성하고, 복수 개의 제2 무기물층(330) 중 일부는 제2 스택을 형성하며, 상기 제2 스택은 상기 제1 스택의 상부 또는 하부에 배치되고, 상기 복수 개의 제1 무기물층(310) 중 나머지 일부와 상기 복수 개의 제2 무기물층(330) 중 나머지 일부는 서로 상하로 번갈아 적층되도록 구성될 수 있다.
제1 무기물층(310)은 복수 개의 무기박막을 포함하도록 구성된다. 즉, 상기 제1 무기물층(310)은 단일층으로 구성되는 것이 아니라, 각각 상이한 탄소함량을 가지는 SiOC로 구성되는 복수 개의 무기박막으로 구성된다.
이하에서는, 도면을 참고하여 제1 무기층에 대하여 보다 구체적으로 기술하기로 한다.
도 5는 본 발명의 본 발명의 봉지부(300)에 포함되는 제1 무기물층(310)에 대한 개략적인 부분확대 단면도이고, 도 6a는 제1 무기물층(310)이 단일층인 경우 봉지부(300)에서의 투습경로(W)를 나타내고 있고, 도 6b는 제1 무기물층(310)이 다층인 경우 봉지부(300)에서의 투습경로(W)를 나타내고 있다.
도 5 내지 도 6b에 도시된 바와 같이, 제1 무기물층(310)은 상하로 적층된 복수 개의 무기박막(311, 312, ..., 317)을 포함하도록 구성된다.
도 6a를 참고하면, 하나의 무기박막을 기준으로 볼 때, 하나의 무기물층을 증착하는 경우 무기물층에는 미세한 핀홀(P)(pin hole)이 형성되며 이러한 핀홀(P)은 증착이 진행됨에 따라 증착높이만큼 성장하여 반도체 장치(1000) 외부에서 침투하는 산소 또는 수분의 침투경로를 형성하게 된다. 즉, 무기물층을 하나의 단일층으로 형성하는 경우 무기물층의 증착 초기에 발생한 핀홀(P)은 무기물층의 증착높이에 따라 수직방향으로 성장하게 된다.
그러나, 도 5 및 도 6b에 도시된 바와 같이, 본 발명의 제1 무기물층에 포함되는 복수 개의 무기박막은, 하나의 무기박막에 형성된 핀홀의 위치가 상기 하나의 무기박막과 상부방향으로 이웃한 다른 하나의 무기박막에 형성된 핀홀의 위치 및 상기 하나의 무기박막과 하부방향으로 이웃한 또 다른 하나의 무기박막에 형성된 핀홀의 위치와 모두 상이하도록 구성된다. 즉, 하나의 무기박막에 형성된 핀홀과 상기 하나의 무기박막에 이웃한 다른 하나의 무기박막에 형성된 핀홀은 서로 일직선으로 상화 연통되지 못하도록 구성된다.
이를 위하여, 본 발명과 같이 무기물층을 복수 개의 무기박막(311, 312, ..., 317)으로 구성하며, 이 경우 무기박막에 형성되는 핀홀(P)은 각각의 무기박막에서 동일한 위치에 형성되지 않으므로, 하나의 무기박막에 형성된 핀홀(P)은 상기 하나의 무기박막의 상부에 형성되는 다른 하나의 무기박막에 형성된 핀홀(P)과 수직방향으로 일직선을 형성하지 않게 되고, 이로 인해 반도체 장치(1000)의 외부에서 침투되는 산소 또는 수분의 침투경로(W)를 복수 개의 무기박막으로 인해 지그재그로 형성할 수 있고, 그 결과 산소 또는 수분의 침투경로(또는 투습경로)를 연장할 수 있어, 제1 무기물층(310)의 투습 방지성을 상당히 향상시킬 수 있다.
구체적으로, 상기 제1 무기물층(310)은 다량의 탄소를 함유하는 SiOC로 구성된 복수 개의 무기박막(311, 312, ..., 317)을 포함하고, 상기 복수 개의 무기박막은 하나의 무기박막의 탄소함량이 상기 하나의 무기박막과 상부방향으로 이웃한 다른 하나의 무기박막의 탄소함량 및 상기 하나의 무기박막과 하부방향으로 이웃한 또 다른 하나의 무기박막의 탄소함량과 모두 상이하도록 구성된다.
예를 들어, 도 5를 참고하면, 상기 제1 무기물층(310)은 상호로 적층된 N개(예를 들어 7개)의 무기박막(311, 312, ..., 317)을 포함하고, 상기 N개의 무기박막은 제1 무기박막(311) 내지 제N 무기박막으로 구성된다. 상기 제2 무기박막은 상기 제1 무기박막(311)의 탄소함량이 상기 제2 무기박막(312)의 탄소함량과 상이하도록 구성되고, 상기 제3 무기박막(313)은 상기 제3 무기박막(313)의 탄소함량이 상기 제2 무기박막(312)의 탄소함량과 상이하도록 구성되며, 상기 제4 무기박막(314) 내지 상기 제N 무기박막도 제1 무기박막(311) 내지 제3 무기박막(313)과 마찬가지로 서로 탄소함량이 상이한 SiOC로 구성된다.
또한, 다른 방식으로, 상기 제1 무기물층(310)은 복수 개의 무기박막이 상하로 적층된 복수 개의 무기박막 스택을 포함하며, 상기 무기박막 스택은 탄소함량이 제1 함량인 제1 무기박막과, 상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제2 함량인 제2 무기박막과, 상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제3 함량인 제3 무기박막을 포함하도록 구성된다. 즉, 상기 제1 무기물층(310)은 제1 함량 내지 제3 함량의 탄소함량을 가지는 제1 무기박막 내지 제3 무기박막으로 구성된 무기박막 스택이 복수 개 적층되도록 구성될 수 있다. 물론, 이는 예시적인 것으로서 본 발명은 이에 제한되지 않으며, 따라서 본 발명은 제1 함량 및 제2 함량의 탄소함량을 가지는 제1 무기박막 및 제2 무기박막으로 구성된 무기박막 스택이 복수 개 적층되도록 구성되거나, 제1 함량 내지 제4 함량의 탄소함량을 가지는 제1 무기박막 내지 제4 무기박막으로 구성된 무기박막 스택이 복수 개 적층되도록 구성될 수 있다.
이로 인해, 도 5 및 도 6b에 도시된 바와 같이, 제1 무기박막의 핀홀(P)은 제2 무기박막의 증착을 위해 SiOC의 탄소함량을 변화시킴으로써 성장이 정지되고, 제1 무기박막의 핀홀(P)과는 다른 위치에 제2 무기박막의 핀홀(P)이 형성된다. 이러한, 핀홀(P)의 성장 및 성장정지는 제3 무기박막 내지 제N 무기박막의 증착과정을 거치면서 동일하게 적용된다. 그 결과, 각각의 무기박막마다 핀홀(P)의 형성 위치가 상이하게 되어 반도체 장치(1000)의 외부에서 침투되는 산소 또는 수분의 침투경로(W)를 매우 연장시킬 수 있으므로 봉지부(300)의 투습 방지성을 향상시킬 수 있다.
예를 들어, 각각의 무기박막의 탄소함량은 제1 무기박막부터 제N 무기박막까지 탄소함량이 점진적으로 증가하거나 또는 점진적으로 감소하도록 구성될 수 있다.
상기 복수 개의 무기박막은 바람직하게는, 2개 내지 20개일 수 있다. 즉, 상기 N은 2 내지 20일 수 있다.
그리고, 더 바람직하게는, 상기 복수 개의 무기박막에서 변화되는 탄소함량의 변화범위는 80wt%이하일 수 있다.
그리고, 추가적으로, 상기 제1 무기물층(310)은 복수 개의 무기박막 사이에 삽입되는 SiO로 구성된 적어도 하나 이상의 무탄소 무기박막을 더 포함할 수 있다. 즉, 이로 인해, 상기 제1 무기물층(310)을 구성하는 복수 개의 무기박막에서 탄소함량이 Owt%(즉, 무탁소 무기박막) 내지 80wt%의 범위에 무기박막을 형성할 수 있다.
전술한, 무기박막의 박막수(즉, N)의 범위 및 무기박막에 포함되는 탄소함량의 범위는 본 출원인의 실험 데이터 등에 기초하여 얻어진 범위로서 봉지부(300)에 가요성을 부여하면서 동시에 투습 방지성을 향상시킬 수 있는 최적의 범위이다.
이하에서는, 도면을 참고하여 본 발명에 따른 반도체 장치(1000)를 제조하는 방법(S2000)에 대하여 구체적으로 기술하기로 한다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S2000)에 대한 플로우챠트이고, 도 8은 본 발명의 일 실시예에 따른 봉지부(300) 형성단계(S2600)에 대한 플로우챠트이고, 도 9는 본 발명의 제1 무기물층(310)에 포함되는 복수 개의 무기박막에서 RF 파워에 대한 탄소함량의 변화를 나타내는 그래프이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치(1000)의 제조방법(S2000)은, 제1 전극층(210) 형성단계(S2100), 제1 반도체층(220) 형성단계(S2200), 특성물질층(230) 형성단계(S2300), 제2 반도체층(240) 형성단계(S2400), 제2 전극층(250) 형성단계(S2500) 및 봉지부(300) 형성단계(S2600)를 포함한다.
우선, 챔버 내부에 수용된 기판(100)의 상부에 제1 전극층(210)을 형성한다(S2100).
이후, 상기 제1 전극층(210)의 상부에 제1 반도체층(220)을 형성한다(S2200).
이후, 상기 제1 반도체층(220)의 상부에, 상기 반도체 장치(1000)의 특성을 결정하는 특성물질층(230)을 형성하는 특성물질층(230)을 형성한다(S2300). 여기서, 상기 특성물질층(230)은 예를 들어 발광층, 또는 유기 발광층, 또는 진성반도체층일 수 있다.
이후, 상기 특성물질층(230)의 상부에 상기 제1 반도체층(220)의 극성과 상이한 극성을 가지는 제2 반도체층(240)을 형성한다(S2400).
이후, 상기 제2 반도체층(240)의 상부에 상기 제1 전극층(210)과 상이한 극성을 가지는 제2 전극층(250)를 형성한다(S2500).
이후, 상기 기판(100) 및 상기 제2 전극층(250) 상부를 봉지하는 봉지부(300)를 형성한다(S2600).
이때, 도 8에 도시된 바와 같이, 상기 봉지부(300) 형성단계(S2600)는, SiOC로 구성된 복수 개의 무기박막으로 구성된 제1 무기물층(310)을 형성하는 제1 봉지단계(S2610) 및 SiN 또는 Al2O3로 구성된 제2 무기물층(330)을 형성하는 제2 봉지단계(S2620)를 포함하며, 상기 제1 봉지단계(S2610) 및 상기 제2 봉지단계(S2620)는 적어도 1회 이상 반복되어 실행된다.
상기 제1 봉지단계(S2610)는 상기 기판(100) 및 상기 제2 전극층(250)의 상부에 탄소함량이 제1 함량인 하부 무기박막을 증착하는 하부박막 증착단계(S2611); 상기 하부 무기박막의 상부에 탄소함량이 상기 제1 함량과는 상이한 제2 함량을 가지는 상부 무기박막을 증착하는 상부박막 증착단계(S2612); 및 상기 상부 무기박막의 상부에 상기 제2 함량과는 상이한 탄소함량을 가지는 추가 무기박막을 증착하는 추가박막 증착단계(S2613);를 더 포함한다. 여기서, 상기 추가박막 증착단계에서 증착된 추가 무기박막은 새로운 상부 무기박막을 이룬다. 이때, 바람직하게는, 상기 추가박막 증착단계(S2613)는 적어도 1회 이상 반복되도록 실행될 수 있다.
상기 하부박막 증착단계(S2611), 상부박막 증착단계(S2612) 및 추가박막 증착단계(S2613)는, 이전 박막 증착단계에서의 챔버 내부온도와 이후 박막 증착단계에서의 챔버 내부의 온도가 상이하도록 실행되며, 이를 위하여 챔버의 온도를 조절하는 RF 파워를 조절한다. 도 9의 그래프에 도시된 바와 같이, RF 파워를 증가시켜 챔버의 온도를 증가시키면 무기박막에 함유되는 탄소함량을 감소시킬 수 있고, RF 파워를 감소시켜 챔버의 온도를 감소시키면 무기박막에 함유되는 탄소함량을 증가시킬 수 있다. 이를 이용하여, 제1 무기물층(310)을 구성하는 복수 개의 무기박막의 탄소함량을 조절할 수 있고, 그 결과 복수 개의 무기박막의 탄소함량을 각기 상이하게 형성할 수 있다. 즉, RF 파워를 연속적으로 또는 불연속적으로 복수 회만큼 변화시켜 제1 무기물층(310)을 복수 개의 무기박막으로 구성되도록 할 수 있다.
제1 봉지단계(S2600)에서 탄소함량을 변화시키는 다른 방법으로서, 상기 제1 봉지단계는 이전 박막 증착단계 및 이후 박막 증착단계에서 챔버 내부로 공급되는 산소의 유량이 상이하도록 실행될 수 있다. 제1 봉지단계에서 챔버 내부로 공급되는 산소의 유량을 증가시키면 탄소와 산소의 화학결합으로 인해 무기박막의 탄소함량을 감소시킬 수 있고, 이를 이용하여 제1 무기물층(310)을 구성하는 복수 개의 무기박막의 탄소함량을 조절할 수 있고, 그 결과 복수 개의 무기박막의 탄소함량을 각기 상이하게 형성할 수 있다. 즉, 챔버 내로 공급되는 산소 유량을 연속적으로 또는 불연속적으로 복수 회만큼 변화시켜 제1 무기물층(310)을 복수 개의 무기박막으로 구성되도록 할 수 있다.
따라서, 본 발명은 봉지부의 투습 방지성을 상당히 향상시킬 수 있다.
또한, 본 발명은 봉지부의 투습 방지성을 향상시키면서 동시에 봉지부에 가요성을 제공할 수 있다. 이로 인해, 본 발명은 플렉서블 반도체 장치에 적용가능한 봉지부를 제공할 수 있다.
또한, 본 발명은 봉지부를 복수 층으로 형성할 때 발생하는 봉지부의 찢어짐 현상을 방지할 수 있고, 이로 인해 본 발명은 봉지부의 내구성을 향상시킬 수 있다.
또한, 본 발명은 유기물층을 사용하지 않아, 봉지부의 제조원가를 절감할 수 있다.
이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시 예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시 예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.
1000 : 반도체 장치
100 : 기판
200 : 미봉지된 반도체 스택
300 : 봉지부
310 : 제1 무기물층
330 : 제2 무기물층
P : 핀홀

Claims (19)

  1. 기판;
    상기 기판의 상부에 배치되는 미봉지된 반도체 스택; 및
    상기 반도체 스택의 상부에 배치되며, 상기 반도체 스택을 상기 기판과 함께 기밀봉지하는 봉지부;를 포함하고,
    상기 봉지부는,
    탄소를 함유하는 무기물로 구성되고 복수개의 무기박막을 포함하는 적어도 하나 이상의 제1 무기물층과, 상기 제1 무기물층과는 상이한 무기물질로 구성된 적어도 하나 이상의 제2 무기물층을 포함하며,
    상기 복수개의 무기박막은, 하나의 무기박막의 탄소함량이 상기 하나의 무기박막과 상부방향 또는 하부방향으로 이웃한 다른 무기박막의 탄소함량과 상이하도록 구성되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 무기물층은 SiOC로 구성되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제1 무기물층은 상하로 적층된 복수 개의 무기박막을 포함하는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  4. 삭제
  5. 제3항에 있어서,
    상기 복수 개의 무기박막은, 하나의 무기박막에 형성된 핀홀의 위치가 상기 하나의 무기박막과 상부방향으로 이웃한 다른 하나의 무기박막에 형성된 핀홀의 위치 및 상기 하나의 무기박막과 하부방향으로 이웃한 또 다른 하나의 무기박막에 형성된 핀홀의 위치와 상이하도록 구성되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  6. 제3항에 있어서,
    상기 제1 무기물층은 복수 개의 무기박막이 상하로 적층된 복수 개의 무기박막 스택을 포함하며,
    상기 무기박막 스택은,
    탄소함량이 제1 함량인 제1 무기박막과,
    상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제2 함량인 제2 무기박막과,
    상기 제1 무기박막의 상부에 적층되며 탄소함량이 상기 제1 함량과는 상이한 제3 함량인 제3 무기박막을 포함하는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  7. 제1항 또는 제6항에 있어서,
    상기 제1 무기물층은, 상기 복수 개의 무기박막 사이에 삽입되며 SiO로 구성된 적어도 하나 이상의 무탄소 무기박막을 더 포함하는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  8. 제1항 또는 제6항에 있어서,
    상기 복수 개의 무기박막의 탄소함량은 80wt% 이하인 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  9. 제1항에 있어서,
    상기 기판은 가요성 폴리머기판인 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  10. 제1항에 있어서,
    상기 제1 무기물층과 상기 제2 무기물층은 서로 상하로 번갈아 적층되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  11. 제1항에 있어서,
    상기 제1 무기물층은 제1 스택으로 적층되고, 상기 제2 무기물층은 제2 스택으로 적층되며, 상기 제2 스택은 상기 제1 스택의 상부에 또는 하부에 적층되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  12. 제1항에 있어서,
    상기 제2 무기물층은 SiN 또는 Al2O3로 구성되는 것을 특징으로 하는 다중 봉지층을 구비하는 반도체 장치.
  13. 반도체 장치를 제조하는 방법으로서,
    기판의 상부에 제1 전극층을 형성하는 제1 전극층 형성단계;
    상기 제1 전극층의 상부에 제1 반도체층을 형성하는 제1 반도체층 형성단계;
    상기 제1 반도체층의 상부에, 상기 반도체 장치의 특성을 결정하는 특성물질층을 형성하는 특성물질층을 형성하는 특성물질층 형성단계;
    상기 특성물질층의 상부에 상기 제1 반도체층의 극성과 상이한 극성을 가지는 제2 반도체층을 형성하는 제2 반도체층 형성단계;
    상기 제2 반도체층의 상부에 상기 제1 전극층과 상이한 극성을 가지는 제2 전극층를 형성하는 제2 전극층 형성단계; 및
    상기 기판 및 상기 제2 전극층 상부를 봉지하는 봉지부를 형성하는 봉지부 형성단계;를 포함하고,
    상기 봉지부 형성단계는, SiOC로 구성된 복수 개의 무기박막으로 구성된 제1 무기물층을 형성하는 제1 봉지단계 및 SiN 또는 Al2O3로 구성된 제2 무기물층을 형성하는 제2 봉지단계를 포함하며,
    상기 제1 봉지단계 및 상기 제2 봉지단계는 적어도 1회 이상 반복되어 실행되고,
    상기 제1 봉지단계는,
    상기 기판 및 상기 제2 전극층의 상부에 탄소함량이 제1 함량인 하부 무기박막을 증착하는 하부박막 증착단계; 및
    상기 하부 무기박막의 상부에 탄소함량이 상기 제1 함량과는 상이한 제2 함량을 가지는 상부 무기박막을 증착하는 상부박막 증착단계;를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 삭제
  15. 제13항에 있어서,
    상기 제1 봉지단계는, 상기 상부 무기박막의 상부에 상기 제2 함량과는 상이한 탄소함량을 가지는 추가 무기박막을 증착하는 추가박막 증착단계;를 더 포함하고,
    상기 추가 무기박막은 새로운 상부 무기박막이 되는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제15항에 있어서,
    상기 추가박막 증착단계는 적어도 1회 이상 반복되는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제15항에 있어서,
    상기 제1 봉지단계는, 이전 박막 증착단계에서의 챔버 내부온도와 이후 박막 증착단계에서의 챔버 내부의 온도가 상이하도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제15항에 있어서,
    상기 제1 봉지단계는, 이전 박막 증착단계 및 이후 박막 증착단계에서 챔버 내부로 공급되는 산소의 유량이 상이하도록 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제13항에 있어서,
    상기 기판은 가요성 폴리머 기판이고,
    상기 특성물질층은, 진성 반도체층 또는 발광층 또는 유기발광층인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020130011759A 2013-02-01 2013-02-01 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법 KR101470493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130011759A KR101470493B1 (ko) 2013-02-01 2013-02-01 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130011759A KR101470493B1 (ko) 2013-02-01 2013-02-01 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20140099043A KR20140099043A (ko) 2014-08-11
KR101470493B1 true KR101470493B1 (ko) 2014-12-08

Family

ID=51745579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130011759A KR101470493B1 (ko) 2013-02-01 2013-02-01 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101470493B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515506B2 (en) 2019-10-29 2022-11-29 Samsung Display Co., Ltd. Display apparatus including encapsulation layer with alternately arranged inorganic and organic thin layers
US11653546B2 (en) 2020-03-05 2023-05-16 Samsung Display Co., Ltd. Display device having a bent portion

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327834B1 (ko) * 2014-11-30 2021-11-17 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치
EP4258844A3 (en) * 2014-09-30 2023-11-15 LG Display Co., Ltd. Flexible organic light emitting display device
KR102449751B1 (ko) * 2014-12-15 2022-09-29 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102323194B1 (ko) * 2014-09-30 2021-11-05 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치
KR101877402B1 (ko) * 2015-02-24 2018-07-13 에이피시스템 주식회사 유기전자소자용 보호막 및 그 증착 방법
EP3511438B1 (en) * 2016-09-06 2021-05-26 Reiko Co.,Ltd. Transparent high-barrier film and high-barrier layered body using same
KR102000596B1 (ko) * 2017-11-17 2019-07-16 한국과학기술원 투명 플렉시블 전극 구조체 및 그 제조방법
CN112349861A (zh) * 2019-12-27 2021-02-09 广东聚华印刷显示技术有限公司 发光器件及其封装结构与制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032679A (ja) * 2007-06-28 2009-02-12 Semiconductor Energy Lab Co Ltd 発光素子、発光装置、電子機器、および発光素子の作製方法
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032679A (ja) * 2007-06-28 2009-02-12 Semiconductor Energy Lab Co Ltd 発光素子、発光装置、電子機器、および発光素子の作製方法
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515506B2 (en) 2019-10-29 2022-11-29 Samsung Display Co., Ltd. Display apparatus including encapsulation layer with alternately arranged inorganic and organic thin layers
US11903242B2 (en) 2019-10-29 2024-02-13 Samsung Display Co., Ltd. Display apparatus including multi-layered upper encapsulation layer
US11653546B2 (en) 2020-03-05 2023-05-16 Samsung Display Co., Ltd. Display device having a bent portion

Also Published As

Publication number Publication date
KR20140099043A (ko) 2014-08-11

Similar Documents

Publication Publication Date Title
KR101470493B1 (ko) 다중 봉지층을 구비하는 반도체 장치 및 반도체 장치의 제조방법
JP5832093B2 (ja) カプセル封入ユニットを有する装置
CN102263123B (zh) 有机发光二极管显示器及其制造方法
KR101871289B1 (ko) 유기 전계발광 소자
CN103811530B (zh) 柔性有机电致发光装置及其制造方法
CN109148704B (zh) 量子点电致发光器件及其制备方法
JP5794915B2 (ja) ビーム放射装置およびビーム放射装置を製造する方法
CN106057848A (zh) 有机发光显示装置
CN108428728A (zh) 阵列基板及制作方法、显示面板及制作方法、显示装置
US20120217535A1 (en) Method of Encapsulating a Flexible Optoelectronic Multi-Layered Structure
CN108493351A (zh) 薄膜封装结构、显示装置及显示装置的制备方法
WO2008142645A1 (en) Encapsulation for an electronic thin film device
KR20150041116A (ko) 컴포넌트들 및 컴포넌트들을 생성하기 위한 방법
KR101359681B1 (ko) 금속산화물 박막 기판, 그 제조방법, 이를 포함하는 광전지 및 유기발광소자
JP2021536092A (ja) 表示パネル及びその製造方法
WO2018113005A1 (zh) Oled封装方法与oled封装结构
CN103620809A (zh) 有机电致发光器件
US11205725B2 (en) Buffer structure, display panel, and manufacturing method of buffer structure
KR20160117801A (ko) 유기발광 디스플레이 장치
JP6082930B2 (ja) 薄膜トランジスタおよび表示装置
WO2015072748A1 (ko) 탠덤형 백색 유기발광소자
CN109713153B (zh) 有机发光二极管单元、显示面板及其制备方法
CN208142184U (zh) 显示面板
JP2016076441A (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
CN106057121A (zh) 有机发光二极管显示器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180817

Year of fee payment: 5