KR101464326B1 - Method of manufacutruing semiconductor device structure - Google Patents

Method of manufacutruing semiconductor device structure Download PDF

Info

Publication number
KR101464326B1
KR101464326B1 KR1020120093208A KR20120093208A KR101464326B1 KR 101464326 B1 KR101464326 B1 KR 101464326B1 KR 1020120093208 A KR1020120093208 A KR 1020120093208A KR 20120093208 A KR20120093208 A KR 20120093208A KR 101464326 B1 KR101464326 B1 KR 101464326B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
semiconductor device
device structure
photosensitive liquid
Prior art date
Application number
KR1020120093208A
Other languages
Korean (ko)
Other versions
KR20140026164A (en
Inventor
김창태
김석중
Original Assignee
주식회사 씨티랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨티랩 filed Critical 주식회사 씨티랩
Priority to KR1020120093208A priority Critical patent/KR101464326B1/en
Priority to PCT/KR2013/002879 priority patent/WO2013151387A1/en
Priority to US14/390,611 priority patent/US9773950B2/en
Publication of KR20140026164A publication Critical patent/KR20140026164A/en
Application granted granted Critical
Publication of KR101464326B1 publication Critical patent/KR101464326B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Abstract

본 개시는 반도체 소자 구조물을 제조하는 방법에 있어서, 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 투광성 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 반도체 소자의 전극이 위치하는 측을 감광액으로 덮는 단계; 그리고, 전극을 마스크로 하여, 감광액을 노광하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법에 관한 것이다.The present disclosure relates to a method of manufacturing a semiconductor device structure, the method comprising: positioning a translucent semiconductor device on a plate; positioning the electrode of the semiconductor device toward the plate; Covering the semiconductor element with an encapsulating material; Separating the encapsulant-covered semiconductor element from the plate; Covering the side of the semiconductor element where the electrode is located with a photosensitive liquid; And exposing the photoresist using the electrode as a mask. The present invention also relates to a method of manufacturing a semiconductor device structure.

Description

반도체 소자 구조물을 제조하는 방법{METHOD OF MANUFACUTRUING SEMICONDUCTOR DEVICE STRUCTURE}[0001] METHOD OF MANUFACUTRUING SEMICONDUCTOR DEVICE STRUCTURE [0002]

본 개시(Disclosure)는 전체적으로 반도체 소자 구조물을 제조하는 방법에 관한 것으로, 특히 제조가 간단한 반도체 소자 구조물을 제조하는 방법에 관한 것이다.Disclosure relates generally to a method of manufacturing a semiconductor device structure, and more particularly, to a method of manufacturing a semiconductor device structure that is simple to manufacture.

여기기, 반도체 소자라 함은 반도체 발광소자(예: 레이저 다이오드), 반도체 수광소자(예: 포토 다이오드), p-n접합 다이오드 전기 소자, 반도체 트랜지스터 등을 포함하며, 대표적으로 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Examples of the excitation and semiconductor elements include semiconductor light emitting elements (e.g., laser diodes), semiconductor light receiving elements (e.g., photodiodes), pn junction diode electric elements, semiconductor transistors and the like. Representatively, a Group III nitride semiconductor light emitting element is exemplified . The III-nitride semiconductor light emitting device includes a compound semiconductor layer made of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + Such as SiC, SiN, SiCN, and CN, but does not exclude the inclusion of a material or a semiconductor layer of these materials.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 여기서, 기판(100) 측이 패키지에 놓일 때, 장착면으로 기능한다.FIG. 1 is a diagram showing a conventional semiconductor light emitting device. The semiconductor light emitting device includes a substrate 100, a buffer layer 200, a first semiconductor layer (not shown) having a first conductivity 300, an active layer 400 for generating light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, A conductive film 600 and an electrode 700 serving as a bonding pad are formed on the first semiconductor layer 300. An electrode 800 serving as a bonding pad is formed on the exposed first semiconductor layer 300. [ Here, when the substrate 100 side is placed in the package, it functions as a mounting surface.

도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 여기서, 전극막(903) 측이 패키지에 놓일 때, 장착면으로 기능한다. 열방출 효율의 관점에서, 도 1에 도시된 래터럴 칩(Lateral Chip)보다 도 2에 도시된 플립 칩(Flip Chip) 또는 정션 다운형(Junction Down Type) 칩이 열방출 효율이 우수하다. 래터럴 칩이 80~180㎛의 두께를 가지는 사파이어 기판(100)을 통해 열을 외부로 방출해야 하는 반면에, 플립 칩은 활성층(400)에 가깝게 위치하는 금속으로 된 전극(901,902,903)을 통해 열을 방출할 수 있기 때문이다.2 is a diagram showing another example of a conventional semiconductor light emitting device (Flip Chip). A semiconductor light emitting device includes a substrate 100 (e.g., a sapphire substrate), a first semiconductor layer having a first conductivity An active layer 400 (e.g., InGaN / (In) GaN MQWs) that generates light through recombination of electrons and holes, a second semiconductor layer 400 having a second conductivity different from the first conductivity, (Ag reflective film) 901 (for example, Ag reflective film) for reflecting light onto the substrate 100 side, and an electrode film 901 (for example, a p-type GaN layer) An electrode 800 (e.g., Cr / Ni / Au) functioning as a bonding pad is formed on the first semiconductor layer 300 exposed and etched to form an electrode film 903 (e.g., Au diffusion layer) Laminated metal pads) are formed. Here, when the electrode film 903 side is placed in the package, it functions as a mounting surface. Flip chip or junction down type chips shown in FIG. 2 are superior to the lateral chips shown in FIG. 1 in heat radiation efficiency in terms of heat emission efficiency. The lateral chip must emit heat through the sapphire substrate 100 having a thickness of 80 to 180 mu m while the flip chip emits heat through the metal electrodes 901, 902 and 903 located close to the active layer 400 Because it can emit.

도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면으로서, 반도체 발광소자 패키지는 리드 프레임(110,120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자(150; Vertical Type Light-emitting Chip)가 구비되어 있고, 캐비티(140)는 형광체(160)를 함유하는 봉지제(170)로 채워져 있다. 수직형 반도체 발광소자(150)의 하면이 리드 프레임(110)에 전기적으로 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자(150)에서 나온 광(예: 청색광)의 일부가 형광체(160)를 여기시켜 형광체(160)가 광(예: 황색광)을 만들고, 이 광들(청색광+황색광)이 백색광을 만든다. 여기서, 몰드(130)-봉지제(170) 또는 리드 프레임(110,120)-몰드(130)-봉지제(170)가 수직형 반도체 발광소자를 담지한 채로, 반도체 발광소자 패키지의 지지체 즉, 캐리어(Carrier)로 역할한다. 15 is a diagram illustrating a conventional semiconductor light emitting device package or a semiconductor light emitting device structure. The semiconductor light emitting device package includes lead frames 110 and 120, a mold 130, and a vertical semiconductor light emitting device Emitting chip, and the cavity 140 is filled with an encapsulant 170 containing the fluorescent material 160. The encapsulant 170 may be a light-emitting chip. The lower surface of the vertical semiconductor light emitting device 150 is electrically connected to the lead frame 110 and the upper surface thereof is electrically connected to the lead frame 120 by the wire 180. A part of the light (for example, blue light) emitted from the vertical type semiconductor light emitting device 150 excites the phosphor 160 so that the phosphor 160 makes light (for example, yellow light), and these lights (blue light + Make white light. In this case, the mold 130, the encapsulant 170, the lead frames 110 and 120, the mold 130, and the encapsulant 170 carry the vertical semiconductor light emitting device, Carrier).

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 투광성 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 반도체 소자의 전극이 위치하는 측을 감광액으로 덮는 단계; 그리고, 전극을 마스크로 하여, 감광액을 노광하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법이 제공된다.According to one aspect of the present disclosure, there is provided a method of fabricating a semiconductor device structure, the method comprising: positioning a translucent semiconductor device on a plate; ; Covering the semiconductor element with an encapsulating material; Separating the encapsulant-covered semiconductor element from the plate; Covering the side of the semiconductor element where the electrode is located with a photosensitive liquid; And exposing the photoresist using the electrode as a mask. A method for manufacturing a semiconductor device structure is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면,
도 15는 종래의 반도체 발광소자 패키지 또는 반도체 발광소자 구조물의 일 예를 나타내는 도면,
도 16 내지 도 19는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 23 및 도 24는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 25는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면.1 is a view showing an example of a conventional semiconductor light emitting device (lateral chip)
2 is a view showing another example (Flip Chip) of a conventional semiconductor light emitting device,
Figure 3 shows an example of a method of manufacturing a semiconductor device structure in accordance with the present disclosure;
4 is a diagram illustrating an example of a method for manufacturing a flip chip package in accordance with the present disclosure;
5 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure,
6 is a diagram illustrating an example of a semiconductor device structure according to the present disclosure;
7 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
8 is a view showing another example of a semiconductor device structure according to the present disclosure,
9 is a diagram illustrating an example of the use of a semiconductor device structure in accordance with the present disclosure;
10 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
11 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
12 is a diagram showing another example of the semiconductor device structure according to the present disclosure,
13 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
14 is a diagram showing another example of a semiconductor device structure according to the present disclosure,
15 is a view showing an example of a conventional semiconductor light emitting device package or a semiconductor light emitting device structure,
Figures 16-19 illustrate another example of a method of manufacturing a semiconductor device structure in accordance with the present disclosure,
20 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
21 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure;
22 is a diagram illustrating another example of a method of manufacturing a semiconductor device structure according to the present disclosure,
Figures 23 and 24 show another example of a method of manufacturing a semiconductor device structure according to the present disclosure,
25 shows another example of a method of manufacturing a semiconductor device structure according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 3은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 플레이트(1)를 준비한 다음, 두 개의 전극(80,90)이 구비된 반도체 소자(2)를 접착제(3)를 이용하여 플레이트(1)에 위치 고정한다. 다음으로, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 반도체 소자(2)를 분리한다. 플레이트(1)를 이루는 물질에는 특별한 제한이 없으며, 사파이어와 같은 물질을 사용하여도 좋고, 금속이나 유리 등의 평평평한 구조물을 사용하여도 좋다. 접착제(3)를 이루는 물질에도 특별한 제한이 없으며, 반도체 소자(2)를 플레이트(1)에 위치 고정만 할 수 있다면 어떠한 접착제여도 좋다. 봉지제(3)를 이루는 물질로는 종래에 LED 패키지에 사용되는 실리콘 에폭시가 사용될 수 있다. 봉지제(4)가 형성된 후, 반도체 소자(2)와 플레이트(1)의 분리는 접착제(3)를 녹일 수 있는 열을 가하거나, 접착제(3)를 녹일 수 있는 용제를 이용함으로써 가능하다. 열과 용제를 함께 사용하는 것도 가능하다. 또한 접착 테이프를 이용하는 것도 가능하다. 봉지제(4)는 종래에 사용되는 디스펜싱, 스크린 프린팅, 몰딩, 스핀 코팅 등의 방법으로 형성할 수 있으며, 광경화성 수지(UV경화성 수지)를 도포한 후, 광을 조사함으로써 형성하는 것도 가능하다. 플레이트(1)로 사파이어와 같이 투광성 플레이트가 사용되는 경우에, 플레이트(1) 측으로부터 광을 조사하는 것도 가능하다. 설명을 위해, 플레이트(1) 위에 하나의 반도체 소자(2)를 도시하였지만, 복수의 반도체 소자(2)를 플레이트(1) 위에 두고 공정을 행할 수 있다. 여기서 반도체 소자(2)는 두 개의 전극(80,90)을 가지는 것으로 설명되었지만, 그 수에 특별히 제한이 있는 것은 아니다. 예를 들어, 트랜지스터의 경우에 세 개의 전극을 가질 수 있다.3 is a diagram showing an example of a method of manufacturing a semiconductor device structure according to the present disclosure. After a plate 1 is prepared, a semiconductor element 2 provided with two electrodes 80 and 90 is bonded to an adhesive 3 ) Is fixed to the plate (1). Next, the encapsulating material (4) is used to wrap the semiconductor element (2). Next, the plate 1 and the semiconductor element 2 are separated. The material constituting the plate 1 is not particularly limited, and a material such as sapphire may be used, or a flat flat structure such as a metal or glass may be used. There is no particular limitation on the material forming the adhesive 3, and any adhesive may be used as long as it can fix the semiconductor element 2 to the plate 1 only. As the material forming the sealing agent 3, a silicone epoxy conventionally used in an LED package can be used. After the sealing agent 4 is formed, separation between the semiconductor element 2 and the plate 1 can be performed by applying heat to melt the adhesive 3 or by using a solvent capable of melting the adhesive 3. It is also possible to use heat and solvent together. It is also possible to use an adhesive tape. The encapsulant 4 may be formed by conventional methods such as dispensing, screen printing, molding, and spin coating. Alternatively, the encapsulant 4 may be formed by applying a photo-curing resin (UV curable resin) Do. In the case where a translucent plate such as sapphire is used for the plate 1, it is also possible to irradiate light from the plate 1 side. For the sake of explanation, one semiconductor element 2 is shown on the plate 1, but a plurality of semiconductor elements 2 can be placed on the plate 1 to carry out a process. Although the semiconductor element 2 has been described as having two electrodes 80 and 90, the number of the semiconductor elements 2 is not particularly limited. For example, in the case of a transistor, it can have three electrodes.

도 4는 본 개시에 따라 플립 칩 패키지를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자(2)로서, 정션 다운 형 칩이 제시되어 있다. 정션 다운 형 칩으로서, 도 2에 도시된 것과 같은 플립 칩형 반도체 발광소자를 예로 들 수 있다. 따라서 반도체 발광소자는 도 2에서와 같이, 기판(100; 예: 사파이어 기판), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901; 예: Ag 반사막), 전극막(902; 예: Ni 확산 방지막) 및 전극막(903; 예: Au 본딩층)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성된 구조를 가질 수 있다. 반도체 소자(2)는 두 개의 전극(80,90)을 가지며, 전극(90)은 도 2의 전극(901,902,903)과 같은 구성을 가져도 좋고, DBR(Distributed Bragg Reflector)과 금속 반사막의 조합으로 이루어져도 좋다. 전극(80)과 전극(90)은 SiO2와 같은 절연막(5)에 의해 전기적으로 절연되어 있다. 이후의 과정은 동일하며, 봉지제(4; encapsulating material)를 이용하여, 반도체 소자(2)를 감싼다. 다음으로, 플레이트(1)와 접착제(3)로부터 반도체 소자(2)를 분리한다.Fig. 4 is a diagram showing an example of a method for manufacturing a flip chip package according to the present disclosure. As a semiconductor element 2, a junction down type chip is presented. As a junction down type chip, a flip chip type semiconductor light emitting element as shown in Fig. 2 can be exemplified. 2, a semiconductor light emitting device includes a first semiconductor layer 300 (e.g., an n-type GaN layer) having a first conductivity, a first semiconductor layer 300 having a first conductivity An active layer 400 (e.g., InGaN / (In) GaN MQWs) that generates light through recombination of a first conductivity and a second semiconductor layer 500 (e.g., a p-type GaN layer) (For example, an Ag reflective film), an electrode film 902 (for example, a Ni diffusion preventing film), and an electrode film 903 (for example, Au bonding layer) is formed on the first semiconductor layer 300 and an electrode 800 (e.g., Cr / Ni / Au laminated metal pad) functioning as a bonding pad is formed on the first semiconductor layer 300 exposed and etched. The semiconductor device 2 has two electrodes 80 and 90. The electrode 90 may have the same structure as the electrodes 901, 902 and 903 of FIG. 2, or may be a combination of DBR (Distributed Bragg Reflector) It is also good. The electrode 80 and the electrode 90 are electrically insulated by an insulating film 5 such as SiO 2 . The subsequent process is the same, and the encapsulating material 4 is used to wrap the semiconductor element 2. Next, the semiconductor element 2 is separated from the plate 1 and the adhesive 3.

도 5는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 다른 예를 나타내는 도면으로서, 플레이트(1) 위에 복수의 반도체 소자(2,2)가 일체로 봉지제(4)에 의해 덮혀 있다. 플레이트(1)를 제거한 후, 반도체 소자(2,2)를 일체로서 하나의 패키지화하는 것이 용이해진다. 반도체 소자(2)와 반도체 소자(2)의 전기적 연결 방법에 대해서는 후술한다. 또한 이들을 도 3에서와 같이 개별적인 반도체 소자(2)로 분리하는 것도 가능하다. 이는 복수의 반도체 소자(2,2)를 플레이트(1)로부터 분리한 후, 쏘잉(sawing) 등의 공정을 통해 개별화함으로써 가능하다. 경화후 연성을 가지는 봉지제(4)를 사용함으로써, 연성 회로기판과의 결합을 한층 높일 수 있게 된다.5 is a diagram showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. A plurality of semiconductor elements 2, 2 are integrally covered with a sealing agent 4 on a plate 1. After the plate 1 is removed, it becomes easy to package the semiconductor elements 2, 2 integrally. A method of electrically connecting the semiconductor element 2 and the semiconductor element 2 will be described later. It is also possible to separate them into individual semiconductor elements 2 as in Fig. This can be achieved by separating a plurality of semiconductor elements 2, 2 from the plate 1, and then individualizing them through a process such as sawing. By using the sealing agent 4 having softness after curing, bonding with the flexible circuit board can be further enhanced.

도 6은 본 개시에 따른 반도체 소자 구조물의 일 예를 나타내는 도면으로서, 봉지제(4)의 측면(4a)이 경사지도록 형성되어 있다. 반도체 소자(2)가 발광소자인 경우에, 봉지제(4)가 다양한 각의 외면을 갖게 되어, 패키지 외부로의 광 추출 효율이 높아지게 된다. 스크린 프린팅시, 스크린 격벽을 경사지게 형성하여 측면(4a)의 형성이 가능하며, 쏘잉시, 끝이 뾰족한 커터를 이용함으로써 측면(4a)의 형성이 가능하다.6 is a view showing an example of a semiconductor element structure according to the present disclosure, in which the side surface 4a of the sealing agent 4 is formed to be inclined. In the case where the semiconductor element 2 is a light emitting element, the sealing agent 4 has various angular outer surfaces, so that light extraction efficiency to the outside of the package becomes high. During screen printing, the side wall 4a can be formed by inclining the screen bulkhead, and the side surface 4a can be formed by using a sharp-pointed cutter at the time of cutting.

도 7은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 플레이트(1)가 제거된 후, SiO2와 같은 절연막(6)을 전극(80)과 전극(90)을 노출한 상태로 구비하고 있다. 이후, 전극(80)에 외부 전극(81)을 연결하고, 전극(90)에 외부 전극(91)을 형성하여, 종래의 패키지와 같은 구조로 만들 수 있게 된다. 외부 전극(81,91)은 종래 패키지의 리드 프레임에 대응할 수 있다. 또한 외부 전극(81,91)을 반사막으로 기능하도록 넓게 펼쳐 증착하는 것도 가능하다. 절연막(6)은 단순히 절연 기능만을 하여도 좋고, 외부 전극(81,91)에 의한 광 흡수를 줄이도록 SiO2/TiO2의 교대 적층구조를 형성하거나 DBR을 이루어도 좋다. 도 4에서와 같이 반도체 소자(2)가 절연막(5)을 구비하는 경우에는 절연막(6)이 생략될 수도 있다. 절연막(6)과 외부 전극(81,91)의 형성에 사용되는 증착 공정과 포토리쏘그라피 공정 등은 반도체 칩 공정에서 일반적인 것으로 당업자에 매우 익숙한 것이다. 외부 전극(81,91)을 구비함으로써, PCB, COB 등에의 장착이 보다 용이해질 수 있다. 필요한 경우에, 외부 전극(81,91) 없이 절연막(6)만을 구비하는 것도 가능하다. 절연막(6) 반도체 소자(2)와 봉지제(4) 사이를 보호하는 기능을 할 뿐만 아니라, 봉지제(4)를 외부 전극(81,91) 형성 공정으로부터 보호하는 기능도 할 수 있다. 또한 절연막(6)을 백색 물질로 형성하여, 절연막(6)을 반사막으로 기능하게 할 수 있다. 예를 들어, 백색의 PSR(Photo Sloder Regist)을 절연막(6)으로 이용하거나, 코팅하여 사용할 수 있다. 예를 들어, 백색의 PSR을 스크린 프린팅 또는 스핀 코팅한 다음, 일반적인 포토리소그라피 공정을 통해 패터닝할 수 있다.7 shows another example of a method of manufacturing a semiconductor device structure according to the present disclosure. After the plate 1 is removed, an insulating film 6 such as SiO 2 is formed on the electrode 80 and the electrode 90, As shown in FIG. Thereafter, the external electrode 81 is connected to the electrode 80, and the external electrode 91 is formed on the electrode 90, so that the structure of the conventional package can be obtained. The external electrodes 81 and 91 may correspond to the lead frame of the conventional package. It is also possible to spread the external electrodes 81 and 91 widely to function as a reflective film. The insulating film 6 may have merely an insulating function or alternatively may have a laminated structure of SiO 2 / TiO 2 or DBR so as to reduce light absorption by the external electrodes 81 and 91. When the semiconductor element 2 includes the insulating film 5 as shown in FIG. 4, the insulating film 6 may be omitted. The deposition process and the photolithography process used for forming the insulating film 6 and the external electrodes 81 and 91 are generally used in a semiconductor chip process and are well known to those skilled in the art. By providing the external electrodes 81 and 91, mounting to the PCB, COB, and the like can be facilitated. It is also possible to provide only the insulating film 6 without the external electrodes 81 and 91, if necessary. The insulating film 6 can function not only to protect between the semiconductor element 2 and the encapsulating agent 4 but also to protect the encapsulating agent 4 from the step of forming the external electrodes 81 and 91. [ Further, the insulating film 6 may be formed of a white material so that the insulating film 6 functions as a reflecting film. For example, a white PSR (Photo Slider Regist) can be used as the insulating film 6 or coated. For example, white PSR may be screen-printed or spin-coated, and then patterned through a general photolithographic process.

도 8은 본 개시에 따른 반도체 소자 구조물의 다른 예를 나타내는 도면으로서, 전기적으로 직렬 연결된 반도체 소자(2A)와 반도체 소자(2B)가 구비되어 있다. 반도체 소자(2A)의 음(-) 전극(80A)과 반도체 소자(2B)의 양(+) 전극(90B)을 외부 전극(89)을 통해 연결함으로써 이러한 구성이 가능해진다. 미설명 부호 4는 봉지제이며, 6은 절연막이고, 90A은 반도체 소자(2A)의 양(+) 전극이며, 80B는 반도체 소자(2B)의 음(-) 전극이다. 이러한 구성을 통해, 모노리식 기판의 사용 없이, 봉지제(4)를 통해 일체화된 반도체 소자(2A,2B) 간의 전기적 연결을 형성할 수 있게 된다. 모노리식 기판의 경우에, 그 위의 반도체 소자의 구조가 동일하지만, 본 개시의 방법에 의하면, 반도체 소자(2A)와 반도체 소자(2B)가 같은 기능의 소자일 필요가 없다. 반도체 소자(2A,2B)를 병렬연결할 수 있음은 물론이다. 또한 봉지제(4)의 측면(4a)을 도 6에서와 같이 경사지게 형성할 수 있으며, 이러한 구성은 기존에 상상할 수 없었던 고전압(High-Voltage) 반도체 발광소자 패키지 내지는 반도체 발광소자 구조물을 가능하게 한다.FIG. 8 is a view showing another example of the semiconductor device structure according to the present disclosure, and includes a semiconductor device 2A and a semiconductor device 2B electrically connected in series. This configuration is possible by connecting the negative (-) electrode 80A of the semiconductor element 2A and the positive (+) electrode 90B of the semiconductor element 2B through the external electrode 89. Reference numeral 4 denotes an encapsulant; 6, an insulating film; 90A, a positive electrode of the semiconductor element 2A; and 80B, a negative electrode of the semiconductor element 2B. With this configuration, the electrical connection between the integrated semiconductor elements 2A and 2B can be formed through the sealing agent 4 without using the monolithic substrate. In the case of a monolithic substrate, the structure of the semiconductor element thereon is the same, but according to the method of the present disclosure, the semiconductor element 2A and the semiconductor element 2B do not have to be the same function elements. It goes without saying that the semiconductor devices 2A and 2B can be connected in parallel. In addition, the side surface 4a of the encapsulant 4 can be inclined as shown in FIG. 6, and this configuration enables a high-voltage semiconductor light emitting device package or a semiconductor light emitting device structure that can not be imagined .

도 9는 본 개시에 따른 반도체 소자 구조물 사용의 일 예를 나타내는 도면으로서, 반도체 소자(2C)는 인쇄회로기판(7)의 도선(7a)과 전극(80,90)이 직접 연결되어 있으며, 반도체 소자(2D)는 도선(7b)과 외부 전극(81,91)을 통해 연결되어 있다. 인쇄회로기판(7)은 연성 회로기판이어도 좋다.9A and 9B show an example of the use of the semiconductor device structure according to the present disclosure. In the semiconductor device 2C, the lead wire 7a of the printed circuit board 7 and the electrodes 80 and 90 are directly connected, The element 2D is connected to the lead wire 7b through the external electrodes 81 and 91. The printed circuit board 7 may be a flexible circuit board.

도 10은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 2에 도시된 것과 같은 반도체 소자(2)가 구비되어 있으며, 반도체 소자(2)는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 성장되며, 전극(80,90)이 형성되어 있다. 반도체 소자(2)를 접착제(3)를 이용해 플레이트(1)에 붙인 다음, 봉지제(4)로 덮기에 앞서, 기판(100)을 제거하고, 바람직하게는 광 취출 효율을 높이기 위해 거친 표면(301)을 형성한다. 이후의 과정은 동일하다. 기판(100)의 제거는 레이저 리프트 오프(Laser Lift-off)와 같은 공정에 의해 가능하며, 거친 표면(301)은 ICP(Inductively Coupled Plasma)와 같은 건식 식각을 통해 가능하다. 이것은 칩 레벨 레이저 리프트 오프를 가능하게 한다.Fig. 10 is a view showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. Fig. 10 is a view showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure, A first semiconductor layer 300 having a first conductivity, an active layer 400 generating light through recombination of electrons and holes, a second semiconductor layer having a second conductivity different from the first conductivity, (500) are grown, and electrodes (80, 90) are formed. The semiconductor element 2 is attached to the plate 1 using the adhesive 3 and then the substrate 100 is removed prior to covering with the encapsulating agent 4. The rough surface 301 are formed. The subsequent process is the same. The removal of the substrate 100 is possible by a process such as laser lift-off and the rough surface 301 is possible by dry etching such as ICP (Inductively Coupled Plasma). This enables chip-level laser lift-off.

도 11은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 형광체가 포함되어 있다. YAG, Silicate, Nitride 형광체 등을 이용하여 원하는 색의 광을 발광할 수 있게 된다.11 shows another example of the semiconductor device structure according to the present disclosure, in which the encapsulant 4 contains a phosphor. YAG, Silicate, Nitride fluorescent material or the like can be used to emit light of a desired color.

도 12은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4) 내에 또는 봉지제(4) 하부에 형광체층(8)이 형성되어 있다. 이는 봉지제(4) 내에서 형광체를 침전시키거나, 별도로 스핀 코팅하거나, 휘발성 액체에 담긴 형광체를 도포한 후 휘발시켜 형광체만 남긴 후 봉지제(4)로 덮음으로써 형성할 수 있다. 필요에 따라 복수의 형광체층(8)의 형성도 가능하다.12 shows another example of the semiconductor element structure according to the present disclosure, in which a phosphor layer 8 is formed in the encapsulating agent 4 or in the lower part of the encapsulating agent 4. [ This can be formed by depositing the phosphor in the encapsulating agent 4, spin coating it separately, applying the phosphor contained in the volatile liquid, volatilizing it, leaving only the phosphor, and covering it with the encapsulating agent 4. It is possible to form a plurality of phosphor layers 8 as required.

도 13은 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 광 취출 효율을 높이기 위한 거친 표면 또는 요철(4g)이 형성되어 있다. 거친 표면(4g)은 pressing, 나노임프린트(nanoimprint) 등의 성형을 통해 형성이 가능하다. 또한 bead 물질을 도포한 후, 에칭, 샌드블라스팅 등의 방법을 통해 형성하는 것도 가능하다. 거친 표면(4g)은 플레이트(1)의 분리 이전 또는 분리 이후에 형성될 수 있다.13 shows another example of the semiconductor device structure according to the present disclosure, in which the encapsulant 4 is provided with a rough surface or protrusions 4g for enhancing the light extraction efficiency. The rough surface 4g can be formed by pressing, forming a nanoimprint, or the like. It is also possible to apply the bead material by a method such as etching, sand blasting or the like. The rough surface 4g can be formed before or after the separation of the plate 1.

도 14는 본 개시에 따른 반도체 소자 구조물의 또 다른 예를 나타내는 도면으로서, 봉지제(4)에 렌즈(4c)가 형성되어 있다. 바람직하게는 렌즈(4c)는 봉지제와 일체로 형성된다. 이러한 일체형 렌즈(4c)는 압축성형 등으로 방법으로 형성하는 것이 가능하다.Fig. 14 is a diagram showing another example of the semiconductor element structure according to the present disclosure, in which the encapsulation agent 4 is provided with a lens 4c. Preferably, the lens 4c is formed integrally with the sealing agent. Such an integral type lens 4c can be formed by a method such as compression molding.

도 16 내지 도 19는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 플레이트(1; 도 3 참조)가 제거된 다음, 감광액(9)이 도포된다. 예를 들어, 감광액(9)은 절연막(6)으로 기능하는 백색 PSR로 이루어질 수 있다. 전극(80,90)을 노출하기 위해, 노광 작업이 필요하며, 이때 마스크 패턴으로서, 별도의 마스크 패턴 없이, 전극(80,90)을 마스크로 사용한다. 다음으로, 도 17에 도시된 바와 같이, 봉지제(4) 상측에서 광(L)을 조사하여, 감광액(9)을 노광시키고, 전극(80,90)에 대응하는 영역(80a,90a)이 노광 후 제거될 수 있도록 한다. 도 18에 영역(80a,90a)에 대응하는 감광액(9)이 제거된 후의 모습이 도시되어 있다. 바람직하게는 봉지제(4)에 형광체를 함유하지 않음으로써, 광(L)이 감광액(9)에 정확하게 전달될 수 있도록 한다. 전극(80,90)을 마스크로 이용함으로써, 별도의 마스크를 이용하는 것에 필요한 정렬 작업이 필요없어, 보다 정확한 노광 작업이 가능해진다. 필요에 따라, 도 19에 도시된 바와 같이, 전극(80,90)에 외부 전극(81,91)을 전기적으로 연결한다. 감광액(9)을 백색 PSR로 구성함으로써, 감광액(9)이 절연막(6)으로 기능하는 한편, 광 반사막으로 기능할 수 있게 된다. 반도체 소자의 경우에도 전체적으로 투광성으로 형성되어야 한다. 예를 들어, 3족 질화물 반도체 소자의 경우에, 도 1에서와 같이, 투명 사파이어 기판, GaN 기판, SiC 기판 위에, 투광성 반도체로 형성될 수 있다. 즉, 반도체 소자(2)와 봉지제(4)를 투광성으로 형성함으로써, 노광에 사용되는 광(L)이 이들을 투과하여, 감광액(9)에 적용될 수 있게 된다.Figs. 16 to 19 show another example of a method of manufacturing a semiconductor device structure according to the present disclosure, in which the plate 1 (see Fig. 3) is removed and then the sensitizing solution 9 is applied. For example, the photosensitive liquid 9 may be made of a white PSR functioning as an insulating film 6. [ In order to expose the electrodes 80 and 90, an exposure operation is required. At this time, the electrodes 80 and 90 are used as a mask as a mask pattern without a separate mask pattern. 17, the light L is irradiated from above the sealing agent 4 to expose the photosensitive liquid 9, and the regions 80a and 90a corresponding to the electrodes 80 and 90 are exposed So that it can be removed after exposure. FIG. 18 shows a state after the photosensitive liquid 9 corresponding to the areas 80a and 90a is removed. Preferably, the encapsulant 4 does not contain a phosphor, so that the light L can be accurately transmitted to the photosensitive liquid 9. By using the electrodes 80 and 90 as masks, alignment work necessary for using a separate mask is not required, and a more accurate exposure operation becomes possible. If necessary, the external electrodes 81 and 91 are electrically connected to the electrodes 80 and 90, as shown in Fig. By constituting the photosensitive liquid 9 with a white PSR, the photosensitive liquid 9 can function as the insulating film 6 and function as a light reflecting film. In the case of a semiconductor device, it should also be formed in a light-transmitting manner as a whole. For example, in the case of a Group III nitride semiconductor device, it may be formed of a transparent semiconductor on a transparent sapphire substrate, a GaN substrate, or a SiC substrate, as shown in Fig. That is, by forming the semiconductor element 2 and the sealing agent 4 in a translucent manner, the light L used for exposure can be transmitted through them and applied to the photosensitive liquid 9.

도 20은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 감광액(9) 내지는 절연막(6)을 형성하기에 앞서, 외부 전극(81,91)이 형성된다. 이 경우에, 전극(80,90)과 외부 전극(81,91)을 노광시 마스크로 이용할 수 있으며, 전극(80,90)의 형상 및 크기는 반도체 소자(2)의 크기 및 특성에 의해 제약되지만, 외부 전극(81,91)은 반도체 소자(2)에 의해 제약되지 않으므로, 외부 전극(81,91)을 필요에 따라 자유롭게 설계하여, 원하는 형태의 패턴 형상을 만들 수 있게 된다.20 shows another example of a method for manufacturing a semiconductor device structure according to the present disclosure. Prior to forming the photosensitive liquid 9 or the insulating film 6, external electrodes 81 and 91 are formed. In this case, the electrodes 80 and 90 and the external electrodes 81 and 91 can be used as a mask for exposure. The shape and size of the electrodes 80 and 90 are limited by the size and characteristics of the semiconductor element 2 However, since the external electrodes 81 and 91 are not limited by the semiconductor element 2, the external electrodes 81 and 91 can be freely designed as needed to form a desired pattern shape.

도 21은 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 복수의 반도체 소자(2,2)를 절단하는 과정을 나타내고 있다. 도 16 내지 도 19에서와 같이 방식으로, 반도체 소자 구조물을 제조하는 경우에, 반도체 소자(2,2)를 절단선(C)을 기준으로 분리함에 있어서, 외부 전극(81,91)의 아래에 놓이는 감광액(9)은 봉지제(4)와 함께 분리된다.21 is a drawing showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure, and shows a process of cutting a plurality of semiconductor elements 2,2. In the case of manufacturing the semiconductor element structure in the manner as shown in Figs. 16 to 19, in separating the semiconductor elements 2, 2 with respect to the cutting line C, The photosensitive liquid 9 to be deposited is separated together with the encapsulating agent 4. [

도 22는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 외부 전극(81,91)이 마스크(12)를 이용하는 스텐실 공법을 통해 형성된다. 외부 전극(81,91)이 솔더 페이트(solder paste)로 이루어지는 경우에, 반도체 소자 구조물이 PCB 등에 바로 장착될 수 있게 된다. 22 is a diagram showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure, in which external electrodes 81 and 91 are formed through a stencil method using a mask 12. Fig. When the external electrodes 81 and 91 are made of solder paste, the semiconductor device structure can be directly mounted on a PCB or the like.

도 23 및 도 24는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 외부 전극(81,91)을 형성하기에 앞서, 접착층(11; 예: Cu, Sn 등)을 얇게 형성한 후, 외부 전극(81,91)을 형성한다. 이후, 도 24에 도시된 바와 같이, 마스크(12)와 외부 전극(81,91)에 의해 덮히지 않는 접착층을 제거함으로써, 도 22에 도시된 것과 같은 반도체 소자 구조물을 제조할 수 있게 된다. 접착층(11)은 외부 전극(81,91)과 전극(80,90)의 결합력을 향상시킨다.23 and 24 illustrate another example of a method of manufacturing a semiconductor device structure according to the present disclosure, in which an adhesive layer 11 (e.g., Cu, Sn or the like) is formed before forming the external electrodes 81 and 91, The external electrodes 81 and 91 are formed. Thereafter, as shown in Fig. 24, the semiconductor device structure as shown in Fig. 22 can be manufactured by removing the adhesive layer not covered by the mask 12 and the external electrodes 81 and 91. [ The adhesive layer 11 improves the bonding force between the external electrodes 81 and 91 and the electrodes 80 and 90.

도 25는 본 개시에 따라 반도체 소자 구조물을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 절연막(6)의 형성 후에, 비전해 도금(Electroless Plating)을 통하여 식각 공정이 없이 간편한 외부전극(81,91)이 형성되어 있다.25 is a diagram showing another example of a method of manufacturing a semiconductor device structure according to the present disclosure. After formation of the insulating film 6, the external electrodes 81, 91 are formed.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 봉지제가 캐리어로 역할하는 반도체 소자 구조물.(1) A semiconductor device structure in which an encapsulant acts as a carrier.

(2) 플레이트로부터 분리된 봉지제 하면을 가지는 반도체 소자 구조물.(2) A semiconductor device structure having an encapsulation bottom separated from a plate.

(3) 반도체 소자의 전극이 위치하는 면을 제외한 봉지제의 외면들이 구조물 또는 패키지의 외면을 이루는 반도체 소자 구조물.(3) A semiconductor device structure in which outer surfaces of an encapsulant constitute an outer surface of a structure or a package, excluding a surface where electrodes of the semiconductor device are located.

(4) 반도체 소자들을 봉지제를 이용하여 결합한 반도체 소자 구조물.(4) A semiconductor device structure in which semiconductor elements are combined using an encapsulant.

(5) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 그리고, 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(5) A method of manufacturing a semiconductor device structure, comprising the steps of: positioning a semiconductor device on a plate; positioning the electrode of the semiconductor device so as to face the plate; Covering the semiconductor element with an encapsulating material; And separating the encapsulant-covered semiconductor element from the plate. ≪ RTI ID = 0.0 > 11. < / RTI >

(6) 반도체 소자 구조물을 제조하는 방법에 있어서, 플레이트 위에 투광성 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계; 반도체 소자를 봉지제로 덮는 단계; 봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계; 반도체 소자의 전극이 위치하는 측을 감광액으로 덮는 단계; 그리고, 전극을 마스크로 하여, 감광액을 노광하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(6) A method of manufacturing a semiconductor device structure, comprising the steps of: positioning a translucent semiconductor device on a plate; positioning the electrode of the semiconductor device so as to face the plate; Covering the semiconductor element with an encapsulating material; Separating the encapsulant-covered semiconductor element from the plate; Covering the side of the semiconductor element where the electrode is located with a photosensitive liquid; And exposing the photosensitive liquid using the electrode as a mask.

(7) 감광액은 포토 솔더 리지스트인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(7) A method of manufacturing a semiconductor device structure, wherein the photosensitive liquid is a photo solder resist.

(8) 감광액은 백색의 포토 솔더 리지스트인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(8) A method of manufacturing a semiconductor device structure, wherein the photosensitive liquid is a white photo-solder resist.

(9) 노광된 감광액을 남겨두고, 전극에 의해 노광되지 않은 감광액을 제거하여, 노출된 전극에 외부 전극을 연결하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(9) removing the unexposed photoresist by the electrode leaving the exposed photoresist, and connecting the external electrode to the exposed electrode. ≪ Desc / Clms Page number 13 >

(10) 감광액으로 덮는 단계에 앞서, 전극에 전기적으로 연결된 외부 전극을 형성하는 단계;를 더 포함하고, 감광액을 노광하는 단계에서, 전극과 외부 전극을 마스크로 하여, 감광액을 노광하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(10) a step of forming an external electrode electrically connected to the electrode prior to the step of covering with the photosensitive liquid, wherein in the step of exposing the photosensitive liquid, the photosensitive liquid is exposed using the electrode and the external electrode as a mask / RTI > according to any one of the preceding claims.

(11) 반도체 소자는 반도체 발광소자인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(11) A method of manufacturing a semiconductor device structure, wherein the semiconductor device is a semiconductor light emitting device.

(12) 봉지제를 투광성 봉지제인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(12) The method of manufacturing a semiconductor device structure, wherein the encapsulant is a translucent encapsulant.

(13) 감광액이 절연막을 형성하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(13) A method of manufacturing a semiconductor device structure, wherein the photosensitive liquid forms an insulating film.

(14) 봉지제로 덮는 단계에서, 복수의 반도체 소자가 봉지제에 의해 덮히며, 봉지제와 함께 감광액을 절단하여, 복수의 반도체 소자를 개별 반도체 소자로 분리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(14) a step of covering the plurality of semiconductor elements with the encapsulating agent and separating the plurality of semiconductor elements into individual semiconductor elements by cutting the sensitizing solution together with the encapsulating agent / RTI > according to any one of the preceding claims.

(15) 스텐실 공법을 이용하여 전극에 외부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(15) A method of fabricating a semiconductor device structure, comprising: forming an external electrode on the electrode using a stencil method.

(16) 솔더 페이스트를 이용하여 전극에 외부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(16) forming an external electrode on the electrode using solder paste. ≪ Desc / Clms Page number 19 >

(17) 외부 전극은 솔더 페이스트로 이루어지는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(17) A method of manufacturing a semiconductor device structure, wherein the external electrode is made of a solder paste.

(18) 전극에 외부 전극을 형성하는 단계;로서, 전극과 외부 전극 사이에 양자의 접착력을 향상시키도록 접착층이 개재되어 있는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(18) forming an external electrode on the electrode, wherein an adhesive layer is interposed between the electrode and the external electrode to improve the adhesion between the electrode and the external electrode.

(19) 비전해질 도금을 이용하여 전극에 외부 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.(19) A method of fabricating a semiconductor device structure, comprising: forming an external electrode on the electrode using non-electrolytic plating.

본 개시에 따른 하나의 반도체 소자 구조물을 제조하는 방법에 의하면, 반도체 소자 구조물 또는 패키지를 쉽게 제조할 수 있게 된다.The method of manufacturing a semiconductor device structure according to the present disclosure makes it possible to easily manufacture a semiconductor device structure or a package.

또한 본 개시에 따른 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 봉지제가 캐리어로 역할하는 구조물 또는 패키지를 만들 수 있게 된다.Also, the method of fabricating another semiconductor device structure according to the present disclosure makes it possible to fabricate a structure or package in which the encapsulant acts as a carrier.

또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 투광성 봉지제가 캐리어로 역할하는 발광소자 구조물 또는 패키지를 만들 수 있게 된다.Further, according to another method of manufacturing a semiconductor device structure according to the present disclosure, a light emitting device structure or a package in which a transparent encapsulant serves as a carrier can be manufactured.

또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 복수의 반도체 소자를 쉽게 전기적으로 연결할 수 있게 된다.Further, according to another method of manufacturing a semiconductor device structure according to the present disclosure, a plurality of semiconductor devices can be easily electrically connected.

또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 다른 구조의 반도체 소자들을 쉽게 전기적으로 연결할 수 있게 된다.In addition, according to the method of manufacturing another semiconductor device structure according to the present disclosure, semiconductor devices of different structures can be easily electrically connected.

또한 본 개시에 따른 또 다른 반도체 소자 구조물을 제조하는 방법에 의하면, 별도의 마스크 패턴 없이 절연막을 노광할 수 있게 된다.In addition, according to another method of manufacturing a semiconductor device structure according to the present disclosure, an insulating film can be exposed without a separate mask pattern.

100: 기판 200: 버퍼층 300,400,500: 반도체층100: substrate 200: buffer layer 300, 400, 500: semiconductor layer

Claims (14)

반도체 소자 구조물을 제조하는 방법에 있어서,
플레이트 위에 투광성 반도체 소자를 위치 고정하는 단계;로서, 반도체 소자의 전극이 플레이트를 향하도록 위치 고정하는 단계;
반도체 소자를 봉지제로 덮는 단계;
봉지제가 덮힌 반도체 소자를 플레이트로부터 분리하는 단계;
반도체 소자의 전극이 위치하는 측을 감광액으로 덮는 단계;
전극을 마스크로 하여, 감광액을 노광하는 단계; 그리고,
전극을 덮고 있는 감광액만을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.A method of manufacturing a semiconductor device structure,
Positioning the translucent semiconductor element on a plate, the method comprising: positioning an electrode of the semiconductor element toward a plate;
Covering the semiconductor element with an encapsulating material;
Separating the encapsulant-covered semiconductor element from the plate;
Covering the side of the semiconductor element where the electrode is located with a photosensitive liquid;
Exposing the photosensitive liquid using the electrode as a mask; And,
And removing only the photosensitive liquid covering the electrode. 청구항 1에 있어서,
감광액은 포토 솔더 리지스트인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the photosensitive liquid is a photo solder resist. 청구항 1에 있어서,
감광액은 백색의 포토 솔더 리지스트인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the photosensitive liquid is a white photo-solder resist. 청구항 1에 있어서,
노광된 감광액을 남겨두고, 전극에 의해 노광되지 않은 감광액을 제거하여, 노출된 전극에 외부 전극을 연결하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Further comprising removing the unexposed photoresist by the electrode leaving the exposed photoresist and coupling the external electrode to the exposed electrode. ≪ RTI ID = 0.0 > 31. < / RTI > 청구항 1에 있어서,
감광액으로 덮는 단계에 앞서, 전극에 전기적으로 연결된 외부 전극을 형성하는 단계;를 더 포함하고,
감광액을 노광하는 단계에서, 전극과 외부 전극을 마스크로 하여, 감광액을 노광하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Further comprising forming an external electrode electrically connected to the electrode prior to the step of covering with the photosensitive liquid,
Characterized in that in the step of exposing the photosensitive liquid, the photosensitive liquid is exposed using the electrode and the external electrode as a mask. 청구항 3에 있어서,
반도체 소자는 반도체 발광소자인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method of claim 3,
Wherein the semiconductor device is a semiconductor light emitting device. 청구항 1에 있어서,
봉지제를 투광성 봉지제인 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the encapsulating agent is a translucent encapsulant. 청구항 1에 있어서,
감광액이 절연막을 형성하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
Wherein the photosensitive liquid forms an insulating film. 청구항 1에 있어서,
봉지제로 덮는 단계에서, 복수의 반도체 소자가 봉지제에 의해 덮히며,
봉지제와 함께 감광액을 절단하여, 복수의 반도체 소자를 개별 반도체 소자로 분리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 1,
In the step of covering with the encapsulating agent, a plurality of semiconductor elements are covered with the encapsulating agent,
And separating the plurality of semiconductor elements into individual semiconductor elements by cutting the photoresist with an encapsulant. ≪ RTI ID = 0.0 > 11. < / RTI > 청구항 4 또는 청구항 5에 있어서,
외부 전극은 스텐실 공법을 이용하여 전극에 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 4 or 5,
Wherein the external electrode is formed on the electrode using a stencil method. 청구항 4 또는 청구항 5에 있어서,
외부 전극은 솔더 페이스트를 이용하여 전극에 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 4 or 5,
Wherein external electrodes are formed on the electrodes using solder paste. ≪ RTI ID = 0.0 > 11. < / RTI > 청구항 10에 있어서,
외부 전극은 솔더 페이스트로 이루어지는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method of claim 10,
Wherein the external electrodes are made of solder paste. 청구항 4 또는 청구항 5에 있어서,
전극과 외부 전극 사이에 양자의 접착력을 향상시키도록 접착층이 개재되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 4 or 5,
Wherein an adhesive layer is interposed between the electrode and the external electrode so as to improve the adhesion between the electrode and the external electrode. 청구항 4 또는 청구항 5에 있어서,
외부 전극은 비전해질 도금을 이용하여 전극에 형성되는 것을 특징으로 하는 반도체 소자 구조물을 제조하는 방법.The method according to claim 4 or 5,
Wherein the outer electrode is formed on the electrode using non-electrolytic plating.
KR1020120093208A 2012-04-06 2012-08-24 Method of manufacutruing semiconductor device structure KR101464326B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120093208A KR101464326B1 (en) 2012-08-24 2012-08-24 Method of manufacutruing semiconductor device structure
PCT/KR2013/002879 WO2013151387A1 (en) 2012-04-06 2013-04-05 Method for manufacturing semiconductor device structure
US14/390,611 US9773950B2 (en) 2012-04-06 2013-04-05 Semiconductor device structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093208A KR101464326B1 (en) 2012-08-24 2012-08-24 Method of manufacutruing semiconductor device structure

Publications (2)

Publication Number Publication Date
KR20140026164A KR20140026164A (en) 2014-03-05
KR101464326B1 true KR101464326B1 (en) 2014-11-25

Family

ID=50640996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093208A KR101464326B1 (en) 2012-04-06 2012-08-24 Method of manufacutruing semiconductor device structure

Country Status (1)

Country Link
KR (1) KR101464326B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655162B1 (en) * 2005-06-24 2006-12-08 (주)더리즈 Fabrication method of passivation layer for light emitting devices
KR20110046714A (en) * 2009-10-29 2011-05-06 삼성전기주식회사 LED package and the method of manufacturing thereof
KR20120032899A (en) * 2010-09-29 2012-04-06 삼성엘이디 주식회사 Light emitting diode package and manufacturing method for the same
KR20120051855A (en) * 2010-11-15 2012-05-23 엘지이노텍 주식회사 Light emitting device package, and light source device and backlight unit having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655162B1 (en) * 2005-06-24 2006-12-08 (주)더리즈 Fabrication method of passivation layer for light emitting devices
KR20110046714A (en) * 2009-10-29 2011-05-06 삼성전기주식회사 LED package and the method of manufacturing thereof
KR20120032899A (en) * 2010-09-29 2012-04-06 삼성엘이디 주식회사 Light emitting diode package and manufacturing method for the same
KR20120051855A (en) * 2010-11-15 2012-05-23 엘지이노텍 주식회사 Light emitting device package, and light source device and backlight unit having the same

Also Published As

Publication number Publication date
KR20140026164A (en) 2014-03-05

Similar Documents

Publication Publication Date Title
KR101476771B1 (en) Semiconductor device structure and method of manufacutruing the same
WO2013151387A1 (en) Method for manufacturing semiconductor device structure
US20120205697A1 (en) Flip chip light emitting device package and manufacturing method thereof
US9831379B2 (en) Method of manufacturing light emitting device
KR20150107086A (en) Semiconductor device structure and method of manufacutruing the same
JP2009117536A (en) Resin-sealed light emitter, and manufacturing method thereof
KR20090021531A (en) Light emitting device package and method of making the same
KR101461154B1 (en) Method of manufacutruing semiconductor device structure
KR101291092B1 (en) Method of manufacutruing semiconductor device structure
KR101360324B1 (en) Method of manufacutruing semiconductor device structure
KR101460742B1 (en) Method of manufacutruing semiconductor device structure
KR101450216B1 (en) Method of manufacutruing semiconductor device structure
KR101464326B1 (en) Method of manufacutruing semiconductor device structure
KR102089496B1 (en) Semiconductor light emitting structure and method ofmanufacturing the same
KR101465708B1 (en) Method of manufacturing a semiconductor device structure
KR101300463B1 (en) Method of manufacutruing semiconductor device structure
KR101461153B1 (en) Method of manufacutruing semiconductor device structure
KR20100095133A (en) Light emitting device package and method for fabricating the same
KR101299562B1 (en) Semiconductor device structure
KR101299563B1 (en) Method of manufacutruing semiconductor device structure
KR101494440B1 (en) Method of manufacutruing semiconductor device structure and semiconductor device structure using the method
KR20140048178A (en) Method of manufacutruing semiconductor device structure
KR20140127099A (en) Method of manufacutruing semiconductor device structure
KR102325808B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101538083B1 (en) Semiconductor device structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 6