KR101458296B1 - Semiconductor light emitting device and manufacturing method thereof - Google Patents

Semiconductor light emitting device and manufacturing method thereof Download PDF

Info

Publication number
KR101458296B1
KR101458296B1 KR1020130017037A KR20130017037A KR101458296B1 KR 101458296 B1 KR101458296 B1 KR 101458296B1 KR 1020130017037 A KR1020130017037 A KR 1020130017037A KR 20130017037 A KR20130017037 A KR 20130017037A KR 101458296 B1 KR101458296 B1 KR 101458296B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
electrode
emitting device
Prior art date
Application number
KR1020130017037A
Other languages
Korean (ko)
Other versions
KR20140103542A (en
Inventor
하준석
오태성
탁 정
박준범
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020130017037A priority Critical patent/KR101458296B1/en
Publication of KR20140103542A publication Critical patent/KR20140103542A/en
Application granted granted Critical
Publication of KR101458296B1 publication Critical patent/KR101458296B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

정전기 보호 구조를 가지는 반도체 발광 소자 및 그 제조방법이 개시된다. 반도체 발광 소자는 위로부터 순차로 적층된 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광구조물과, 발광구조물의 하면에 적층된 전극구조물과, 전극구조물의 전극 중 하나를 제1도전형 반도체층과 전기적으로 연결하기 위하여, 전극구조물의 일부층, 제2도전형 반도체층, 및 활성층을 관통하여 제1도전형 반도체층을 노출시키는 하나 이상의 비아홀을 포함하며, 하나 이상의 비아홀 각각의 둘레의 전극구조물의 일부층 또는 발광구조물 내에 위치하는 둘레 절연막을 구비한다.A semiconductor light emitting device having an electrostatic protection structure and a manufacturing method thereof are disclosed. The semiconductor light emitting device includes a light emitting structure including a first conductive semiconductor layer sequentially stacked from the top, an active layer, and a second conductive semiconductor layer, an electrode structure stacked on the bottom surface of the light emitting structure, And at least one via hole exposing the first conductivity type semiconductor layer through a part of the electrode structure, the second conductivity type semiconductor layer, and the active layer so as to electrically connect the first conductivity type semiconductor layer to the first conductivity type semiconductor layer, And a peripheral insulating film located in a part of the electrode structure or in the light emitting structure around each of the via holes.

Description

반도체 발광 소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor light emitting device,

본 발명은 반도체 소자 분야에 관한 것으로서, 보다 상세하게는 반도체 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device field, and more particularly, to a semiconductor light emitting device and a method of manufacturing the same.

현재, LED와 같은 반도체 발광 소자가 다양한 조명기구에 이용되고 있다. 발광 소자는 p형과 n형 반도체의 접합 부분에서 전자와 정공이 재결합할 때 광방출이 일어나는 반도체 장치이다.Currently, semiconductor light emitting devices such as LEDs are used in various lighting apparatuses. The light emitting device is a semiconductor device in which light emission occurs when electrons and holes recombine at the junction portion of p-type and n-type semiconductor.

이러한 반도체 발광 소자는 백열등과 같은 기존의 발광기구에 비해 수명이 길고, 소비전력이 작다.Such a semiconductor light emitting device has a longer life and consumes less power than conventional light emitting devices such as incandescent lamps.

최근에는 Ⅲ족 질화물 반도체에 대한 연구와 그를 이용한 제품 생산이 활발하게 이루어지고 있다. 이러한 Ⅲ족 질화물 반도체는 그 동안 취약하였던 청색계열의 빛을 방출할 수 있다는 장점이 있다.In recent years, research on Group III nitride semiconductors and production of products using such Group III nitride semiconductors have been actively conducted. Such group III nitride semiconductors have the advantage that they can emit blue light which has been weak.

다만, Ⅲ족 질화물 반도체의 경우에는 사파이어기판과 같은 특정한 기판 상에서 성장된다는 단점이 있다. 사파이어와 같은 절연 기판의 경우, 발광 소자를 수평형으로 제조할 때 전극 배치에 큰 제약이 있다. 따라서 전극구조를 발광구조물의 하면측에 배치하고 비아홀을 통해 전극을 발광구조물의 반도체층과 연결하는 수직형 발광 소자가 개발되어 이용되고 있다.However, Group III nitride semiconductors are disadvantageous in that they are grown on a specific substrate such as a sapphire substrate. In the case of an insulating substrate such as sapphire, there is a great restriction on the electrode arrangement when the light emitting device is manufactured in a horizontal type. Therefore, a vertical type light emitting device having an electrode structure disposed on the lower surface side of the light emitting structure and connecting the electrode to the semiconductor layer of the light emitting structure through a via hole has been developed and used.

도 6은 종래의 수직형 반도체 발광 소자를 도시한 단면도이다.6 is a cross-sectional view showing a conventional vertical type semiconductor light emitting device.

종래의 수직형 반도체 발광 소자는, 위로부터 n-GaN층(110), 활성층(130) 및 p-GaN층(120)이 적층된 발광구조물과, 발광구조물의 하면(p-GaN층(120)의 외부면)에 배치되고 n형전극(210)이 하나 이상의 비아홀(310)을 통해 n-GaN층과 전기적으로 연결된 전극구조물을 포함한다. 또한 전극구조물 중 제2전극(220)은 p-GaN층(120)의 하면 상에 적층되어 p-GaN(120)층과 전기적으로 연결된다. 따라서 제1전극(210)을 연결하기 위한 비아홀(310)이 제2전극(220), p-GaN층(120), 및 활성층(130)을 관통하여 n-GaN층(110)을 노출하는 형태를 갖는다. 이러한 비아홀(310) 내에 n형전극(210)이 배치되어 n-GaN층(110)과 전기적으로 연결된다. 또한 절연막(230)이 제2전극(22)과 제1전극(21) 사이와 비아홀(310)의 내측벽면에 배치되어 제1전극(21)을 다른 요소들과 절연시킨다. 하부에는 본딩층(240)을 통해 접착된 서브마운팅기판(250)이 배치된다.A conventional vertical semiconductor light emitting device includes a light emitting structure in which an n-GaN layer 110, an active layer 130, and a p-GaN layer 120 are stacked from the top and a bottom surface (a p-GaN layer 120) And the n-type electrode 210 is electrically connected to the n-GaN layer through the at least one via hole 310. The n- The second electrode 220 of the electrode structure is stacked on the lower surface of the p-GaN layer 120 and electrically connected to the p-GaN layer 120. The via hole 310 for connecting the first electrode 210 may be formed in a manner that the n-GaN layer 110 is exposed through the second electrode 220, the p-GaN layer 120, and the active layer 130 . The n-type electrode 210 is disposed in the via hole 310 and is electrically connected to the n-GaN layer 110. The insulating layer 230 is disposed between the second electrode 22 and the first electrode 21 and the inner wall of the via hole 310 to insulate the first electrode 21 from other elements. And a submounting substrate 250 adhered via a bonding layer 240 is disposed at the bottom.

일반적으로, 반도체 발광 소자에서는 전극의 최단거리가 되는 방향으로 전류가 흐르는 경향이 있다. 따라서 도시한 바와 같이 종래의 반도체 발광 소자에서는 비아홀(310)의 주변에 전류 몰림 현상이 발생한다. 이로 인해 전류 퍼짐이 고르지 못하여 발광효율이 떨어지는 것은 물론이거니와, 특히 정전기나 과전압이 인가될 때 비아홀(310) 주변으로 전류가 과도하게 밀집되어 소자가 심각한 손상을 입게 되는 경우가 발생된다. 이러한 정전기는 주로 사람에 의한 것과 제조 공정 중에 축적된 정전하에 의해 발생된다. 특히, 사파이어기판과 같은 순수한 절연체는 정전기에 매우 취약하다. Generally, in a semiconductor light emitting device, a current tends to flow in a direction that is the shortest distance of an electrode. Therefore, as shown in the drawing, a current crowding phenomenon occurs in the vicinity of the via hole 310 in the conventional semiconductor light emitting device. As a result, the current spread is uneven and the luminous efficiency is low. In particular, when the static electricity or the overvoltage is applied, the current is excessively concentrated around the via hole 310, and the device is seriously damaged. This static electricity is mainly caused by man and by static electricity accumulated during the manufacturing process. In particular, pure insulators such as sapphire substrates are very susceptible to static electricity.

한국특허공개 10-2010-0054756Korean Patent Publication No. 10-2010-0054756

본 발명은 발광구조물에 형성되는 하나 이상의 비아홀을 통해 전극과 발광구조물의 반도체층이 연결되는 발광 소자로서 비아홀 둘레에 절연막을 구비함으로써 비아홀 주변에서 전류 몰림 현상이 발생되는 것을 효과적으로 억제할 수 있는 반도체 발광 소자를 제공한다.The present invention relates to a light emitting device in which an electrode and a semiconductor layer of a light emitting structure are connected to each other through at least one via hole formed in a light emitting structure and an insulating film is formed around the via hole so as to effectively suppress the occurrence of current crowding around the via hole Device.

본 발명은 본 발명은 비아홀 둘레에 정전기 보호를 위한 절연막을 구비하는 반도체 발광 소자를 제공한다.The present invention provides a semiconductor light emitting device having an insulating film for protecting static electricity around a via hole.

본 발명은 전류퍼짐이 고르게 향상되어 광추출 효율이 증대된 반도체 발광 소자를 제공한다.The present invention provides a semiconductor light emitting device in which current spreading is uniformly improved and light extraction efficiency is increased.

본 발명은 상술한 개선된 반도체 발광 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing the above-described improved semiconductor light emitting device.

본 발명은 반도체 발광 소자를 제공하며, 이러한 발광 소자는: 위로부터 순차로 적층된 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물의 하면에 적층된 전극구조물; 상기 전극구조물의 전극 중 하나를 상기 제1도전형 반도체층과 전기적으로 연결하기 위하여, 상기 전극구조물의 일부층, 상기 제2도전형 반도체층, 및 상기 활성층을 관통하여 상기 제1도전형 반도체층을 노출시키는 하나 이상의 비아홀; 및 상기 하나 이상의 비아홀 각각의 둘레의 상기 전극구조물의 일부층 또는 상기 발광구조물 내에 위치하는 둘레 절연막;을 포함한다.The present invention provides a semiconductor light emitting device comprising: a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked from above; An electrode structure stacked on a lower surface of the light emitting structure; The first conductive semiconductor layer may include a first conductive semiconductor layer and a second conductive semiconductor layer. The first conductive semiconductor layer may include a first conductive semiconductor layer, a second conductive semiconductor layer, At least one via hole exposing the substrate; And a peripheral insulating film located in a part of the electrode structure or in the light emitting structure around each of the one or more via holes.

상기 둘레 절연막은 해당 비아홀의 내측벽의 둘레 전체에 걸쳐서 노출된다.And the peripheral insulating film is exposed over the entire circumference of the inner wall of the via hole.

상기 하나 이상의 비아홀의 각각에는, 상기 하나 이상의 비아홀 내부에 배치될 전극을 상기 전극구조물의 일부층, 상기 제2도전형 반도체층, 및 상기 활성층과 절연시키는 절연층이 더 배치된다.Each of the one or more via holes is further provided with an insulating layer for insulating an electrode to be disposed in the at least one via hole from a part of the electrode structure, the second conductivity type semiconductor layer, and the active layer.

상기 절연층과 해당 둘레 절연막은 접한다.The insulating layer and the peripheral insulating film are in contact with each other.

또한 본 발명의 반도체 발광 소자는: 위로부터 순차로 적층된 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광구조물; 상기 제2도전형 반도체층의 하면 상에 적층되어 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극; 상기 제2전극, 상기 제2도전형 반도체층, 및 상기 활성층을 관통하여 상기 제1도전형 반도체층을 노출시키는 하나 이상의 비아홀; 상기 하나 이상의 비아홀 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결된 제1전극; 상기 제1전극을 상기 제2전극, 상기 제2도전형 반도체층, 및 상기 활성층과 절연시키는 절연층; 및 상기 하나 이상의 비아홀 각각의 둘레의 상기 발광구조물 또는 상기 제2전극 내에 각각 배치된 둘레 절연막;을 포함한다.The semiconductor light emitting device of the present invention includes: a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked from above; A second electrode stacked on a lower surface of the second conductivity type semiconductor layer and electrically connected to the second conductivity type semiconductor layer; At least one via hole exposing the first conductivity type semiconductor layer through the second electrode, the second conductivity type semiconductor layer, and the active layer; A first electrode disposed inside the at least one via hole and electrically connected to the first conductive semiconductor layer; An insulating layer for insulating the first electrode from the second electrode, the second conductivity type semiconductor layer, and the active layer; And a peripheral insulating film disposed in each of the light emitting structure or the second electrode around each of the one or more via holes.

상기 둘레 절연막은 상기 절연층과 접한다.The peripheral insulating film contacts the insulating layer.

상기 둘레 절연막은 해당 비아홀 내에 위치하는 절연층 부위의 둘레 전체에 걸쳐서 해당 절연층과 접한다.The peripheral insulating film contacts the insulating layer over the entire circumference of the insulating layer portion located in the via hole.

본 발명은 또한 반도체 발광 소자 제조방법을 제공하며, 이 방법은: 아래로부터 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 순차로 적층된 발광구조물을 형성하는 단계; 상기 제2도전형 반도체층의 상면에 서로 분리된 하나 이상의 절연막을 형성하는 단계; 상기 제2도전형 반도체층의 상면 및 상기 하나 이상의 절연막 상면에 제2전극을 적층 형성하는 단계; 각각 상기 제2전극, 상기 하나 이상의 절연막 중 어느 하나, 상기 제2도전형 반도체층, 및 상기 활성층을 관통하여, 바닥부위에서 상기 제1도전형 반도체층을 노출시키는 하나 이상의 비아홀을 형성하는 단계;를 포함하고, 상기 하나 이상의 절연막 각각은 해당 비아홀 의해 관통되어 비아홀 둘레에 배치되는 둘레 절연막이 된다.The present invention also provides a method of manufacturing a semiconductor light emitting device, comprising: forming a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked from below; Forming at least one insulating layer on the upper surface of the second conductive semiconductor layer; Forming a second electrode on the upper surface of the second conductive semiconductor layer and the upper surface of the at least one insulating film; Forming at least one via hole through the first electrode, the second electrode, the at least one insulating film, the second conductive type semiconductor layer, and the active layer to expose the first conductive type semiconductor layer at the bottom portion; And each of the at least one insulating film is a perimeter insulating film which is penetrated by the via hole and disposed around the via hole.

상기 하나 이상의 절연막을 형성하는 단계는: 상기 제2도전형 반도체층 전면에 절연막을 형성하는 한 후 상기 하나 이상의 비아홀과 대응하는 패턴으로의 패터닝하여 식각하는 공정을 포함한다.The step of forming the at least one insulating layer may include a step of patterning and etching the insulating layer in a pattern corresponding to the at least one via hole after forming an insulating layer over the entire surface of the second conductive type semiconductor layer.

상기 제2전극 상과 상기 비아홀의 내측벽면 상에 절연층을 형성하는 단계와, 상기 비아홀 내부에 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극을 형성하는 단계를 더 포함한다.Forming an insulating layer on the second electrode and the inner wall surface of the via hole; and forming a first electrode electrically connected to the first conductive type semiconductor layer in the via hole.

상기 절연층과 상기 둘레 절연막은 서로 접한다.The insulating layer and the peripheral insulating film are in contact with each other.

본 발명에 따르면, 비아홀 주변에 전류 몰림 현상이 억제된 반도체 발광 소자가 제공된다. 이는 비아홀의 둘레에 절연막을 형성함으로써 구현될 수 있다. 특히, 비아홀 내부에 있는 제1전극과 외부의 제2전극 사이에 둘레 절연막을 배치함으로써, 실질적으로 전극간 거리를 넓힘으로써 그 부위로 몰리던 전류들이 상당이 감소하게 된다. 결과적으로, 전류 몰림으로 인한 정전기 손상이 억제되며 궁극적으로 전류 퍼짐이 고르게 향상되어 광추출효율이 향상된다.According to the present invention, there is provided a semiconductor light emitting device in which a current crowding phenomenon is suppressed around a via hole. This can be realized by forming an insulating film around the via hole. Particularly, by arranging the peripheral insulating film between the first electrode inside the via hole and the second electrode outside, substantially the currents flowing to the portion are reduced by widening the distance between the electrodes. As a result, the damage of the electrostatic charge due to current flow is suppressed, and ultimately the current spread is evenly improved, thereby improving the light extraction efficiency.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 발광 소자에 대한 평면도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자에 대한 제조방법을 설명하기 위해 도시한 단면도이다.
도 4 및 도 5는 종래의 반도체 발광 소자와 본 발명의 반도체 발광 소자의 비아홀 주변에서의 전류밀도와 그 변화를 비교한 도면이다.
도 6은 종래의 반도체 발광 소자를 도시한 단면도이다.1 is a plan view of a semiconductor light emitting device according to a preferred embodiment of the present invention.
2 is a cross-sectional view taken along line A-A 'in Fig.
3A to 3H are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.
FIGS. 4 and 5 are diagrams comparing current densities and changes in the vicinity of the via holes of the conventional semiconductor light emitting device and the semiconductor light emitting device of the present invention.
6 is a cross-sectional view of a conventional semiconductor light emitting device.

이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명의 실시예를 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명은 수직형 발광 소자에서 비아홀 둘레에 절연막을 배치함으로써 비아홀 주변에 전류가 몰리는 현상을 억제하고자 하는 것이다. 이러한 둘레 절연막은 소자 분리막을 형성하는 과정에서 동시에 수행될 수 있다. 이렇게 형성된 둘레 절연막은 비아홀 내측벽에 전극 절연을 위해 형성된 절연층과 연결되며, 비아홀 주변으로 전류가 몰리는 것을 억제하여 정전기로 인한 소자가 손상되는 것을 막아 준다. 또한 전류 퍼짐이 고르게 향상되어 광추출효율이 좋아진다.In the vertical type light emitting device, an insulating film is disposed around a via hole, thereby suppressing a phenomenon in which current flows around the via hole. The peripheral insulating film can be simultaneously formed in the process of forming the device isolation film. The thus-formed peripheral insulating film is connected to the insulating layer formed on the inner wall of the via hole for electrode insulation, thereby preventing the current from being caught around the via hole, thereby preventing damage to the device due to static electricity. In addition, the current spreading is uniformly improved and the light extraction efficiency is improved.

도 1은 본 발명의 바람직한 실시예에 따른 반도체 발광 소자를 도시한 평면도이다. 도 2는 도 1의 A-A'선에 따른 단면도이다.1 is a plan view showing a semiconductor light emitting device according to a preferred embodiment of the present invention. 2 is a cross-sectional view taken along line A-A 'in Fig.

도 1 및 도 2를 참조하여, 본 발명은 위로부터 적층된 제1도전형 반도체층(11), 활성층(13), 및 제2도전형 반도체층(12)으로 이루어진 발광구조물(1)과, 발광구조물(1) 하면에 적층되고 전극 중 하나(제1전극(21))가 비아홀(31)을 통해 제1도전형 반도체층과 전기적으로 연결되는 전극구조물(2)을 포함한다.1 and 2, the present invention includes a light emitting structure 1 comprising a first conductivity type semiconductor layer 11, an active layer 13, and a second conductivity type semiconductor layer 12 stacked from above, And an electrode structure 2 in which one of the electrodes (the first electrode 21) is electrically connected to the first conductivity type semiconductor layer via the via hole 31, and the electrode structure 2 is laminated on the bottom surface of the light emitting structure 1.

전극구조물(2)은 제1도전형 반도체층(11)과 접속되는 제1전극(21)과, 제2도전형 반도체층(12)과 접속되는 제2전극(22)과, 이들 제1 및 제2전극(21, 22)을 절연시키는 절연층(23)을 포함한다.The electrode structure 2 includes a first electrode 21 connected to the first conductivity type semiconductor layer 11, a second electrode 22 connected to the second conductivity type semiconductor layer 12, And an insulating layer 23 for insulating the second electrodes 21 and 22.

먼저 제2전극(22)이 제2도전형 반도체층(12)의 하면에 적층되어 제2도전형 반도체층(12)와 전기적으로 연결된다. 제1전극(21)은 하나 이상의 비아홀(31)을 통해 제1도전형 반도체층(11)과 연결된다. 이를 위해 하나 이상의 비아홀(31)은 제2전극(22), 제2도전형 반도체층(12), 및 활성층(13)을 관통하여 제1도전형 반도체층(11)을 노출하도록 형성된다. 바람직하게는 하나 이상의 비아홀(31) 제1도전형 반도체층(11) 내부까지 연장되도록 하여 제1전극(21)이 제1도전형 반도체층(11) 내에서 접속되도록 할 수 있다.The second electrode 22 is stacked on the lower surface of the second conductivity type semiconductor layer 12 and electrically connected to the second conductivity type semiconductor layer 12. The first electrode 21 is connected to the first conductivity type semiconductor layer 11 through one or more via holes 31. One or more via holes 31 are formed to expose the first conductivity type semiconductor layer 11 through the second electrode 22, the second conductivity type semiconductor layer 12, and the active layer 13. The first electrode 21 may be connected to the first conductivity type semiconductor layer 11 by extending one or more via holes 31 to the inside of the first conductivity type semiconductor layer 11. [

본 발명의 바람직한 실시예에 따른 반도체 발광 소자는 하나 이상의 비아홀(31) 각각의 둘레에 배치된 둘레 절연막(410)을 포함한다. 이러한 둘레 절연막(410)은 제1전극(21)을 절연시키는 절연층(23)과 접할 수 있으며, 바람직하게는 비아홀(31) 내의 적층된 절연층(23)의 둘레 전체에 걸쳐서 절연층(23)과 접하게 된다.A semiconductor light emitting device according to a preferred embodiment of the present invention includes a peripheral insulating film 410 disposed around each of at least one via hole 31. The peripheral insulating film 410 may be in contact with the insulating layer 23 that insulates the first electrode 21 and preferably extends over the entire periphery of the insulating layer 23 in the via hole 31, .

본 발명의 반도체 발광 소자는 또한 제1전극(21)과 접착된 서브마운팅기판(25)을 포함할 수 있다. 이러한 서브마운팅기판(25)은 본딩층을 통해 제1전극(21)과 접착될 수 있다.The semiconductor light emitting device of the present invention may further include a submounting substrate 25 adhered to the first electrode 21. The submounting substrate 25 may be bonded to the first electrode 21 through the bonding layer.

도 1 및 도 2에서 도면부호 60은 소자분리막으로서 실리콘옥사이드이다. 아래 제조방법에서 후술되는 바와 같이 본 발명의 반도체 발광 소자에 채용되는 둘레 절연막(410)의 형성은 소자분리막(60)의 형성과정에서 함께 병행될 수 있다.1 and 2, reference numeral 60 denotes silicon oxide as an element isolation film. As will be described later in the following manufacturing method, the formation of the peripheral insulating film 410 employed in the semiconductor light emitting device of the present invention may be performed in parallel with the formation of the device isolation film 60.

이하에서는 도 3a 내지 도 3i를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광 소자에 대한 제조방법을 설명한다.Hereinafter, a method of manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention will be described with reference to FIGS. 3A to 3I.

도 3a 내지 도 3i는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조방법을 설명하기 위한 단면도이다.3A to 3I are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.

본 발명의 반도체 발광 소자 제조방법은, 도 3a와 같이, 사파이어기판(51)과 그 위에 성장된 불순물이 도핑되지 않은 u-GaN층(52)을 포함하는 성장기반층(50) 상에 아래로부터 제1도전형 반도체층(11), 활성층(13) 및 제2도전형 반도체층(12)이 순차로 적층된 발광구조물(1)을 형성한다. 제1도전형 반도체층(11)은 n-GaN층이고, 제2도전형 반도체층(12)은 p-GaN층일 수 있다.The method for manufacturing a semiconductor light emitting device according to the present invention is a method for manufacturing a semiconductor light emitting device comprising a growth base layer 50 including a sapphire substrate 51 and a u-GaN layer 52 on which the impurity is not doped, The light emitting structure 1 in which the first conductivity type semiconductor layer 11, the active layer 13, and the second conductivity type semiconductor layer 12 are sequentially stacked is formed. The first conductive semiconductor layer 11 may be an n-GaN layer and the second conductive semiconductor layer 12 may be a p-GaN layer.

이어서 도 3b와 같이 제2도전형 반도체층(12) 상에 하나 이상의 비아홀(31)이 형성될 부위에 서로 분리된 하나 이상의 절연막(41)을 형성한다. 이러한 절연막(41) 각각은 바람직하게는 해당 비아홀(31)이 배치될 부위 보다는 큰 크기를 가져서 생성되는 비아홀(31)의 상부 개구부를 완전히 포함하도록 할 수 있다. 이는 일반적인 패터닝과 식각공정을 통해 구현될 수 있다.Then, as shown in FIG. 3B, at least one insulating layer 41 is formed on the second conductive semiconductor layer 12 at a portion where one or more via holes 31 are to be formed. Each of the insulating films 41 may preferably have a size larger than that of the portion where the via hole 31 is to be disposed so as to completely include the upper opening of the via hole 31 to be formed. This can be achieved through general patterning and etching processes.

더 바람직하게는 절연막(41)은 소자 분리막(60) 중 하부 분리막(61)의 생성과정에서 형성될 수 있다. 예를 들어, 도 3a와 같이 발광구조물(1)이 형성된 상태에서 하부 분리막(61)이 배치될 부위의 발광구조물(1)을 식각하여 트렌치를 형성한 후, 실리콘옥사이드와 같은 절연막을 트렌치 내부에 형성하면서, 제2도전형 반도체층(12) 상의 전면에 절연막이 생성되도록 한다. 이후, 제2도전형 반도체층(12) 상의 절연막을 패터닝 및 식각하여 서로 분리된 하나 이상의 절연막(41)을 형성하는 것이다.More preferably, the insulating film 41 may be formed in the process of forming the lower isolation film 61 of the device isolation film 60. For example, in the state where the light emitting structure 1 is formed as shown in FIG. 3A, after the trench is formed by etching the light emitting structure 1 at the site where the lower isolation film 61 is to be disposed, an insulating film such as silicon oxide is formed in the trench And an insulating film is formed on the entire surface of the second conductivity type semiconductor layer 12. Thereafter, the insulating film on the second conductive type semiconductor layer 12 is patterned and etched to form one or more insulating films 41 separated from each other.

도 3c와 같이, 제2도전형 반도체층(12)과 절연막(41)을 포함하는 전면에 제2전극(22)을 적층한다. 따라서 제2전극(22)은 제2도전형 반도체층(12)과는 전기적으로 연결된 상태가 된다.The second electrode 22 is formed on the entire surface including the second conductivity type semiconductor layer 12 and the insulating film 41 as shown in FIG. Accordingly, the second electrode 22 is electrically connected to the second conductive semiconductor layer 12.

도 3d와 같이, 제2전극(22), 절연막(41), 제2도전형 반도체층(12), 활성층(13)을 관통하여 제1도전형 반도체층(11)을 노출시키는 하나 이상의 비아홀(31)을 형성한다. 이때, 절연막(41)도 같이 관통되어 각각의 절연막(41)은 둘레 절연막(410)의 형상을 갖게 되며, 이는 도우넛 형상일 수 있다. 또한, 이 과정에서 제2전극(22)의 하부 소자 분리막(61) 위에 있는 부위가 함께 제거될 수 있다.3D, one or more via holes (not shown) for exposing the first conductivity type semiconductor layer 11 through the second electrode 22, the insulating film 41, the second conductivity type semiconductor layer 12, and the active layer 13 31). At this time, the insulating film 41 is also penetrated so that each insulating film 41 has the shape of the peripheral insulating film 410, which may be a donut shape. Also, in this process, portions of the second electrode 22 on the lower element isolation layer 61 may be removed together.

도 3e와 같이, 제2전극(22) 상면과 비아홀(31)의 내측벽면에 절연층(23)을 형성한다. 절연층(23)은 에치백과 같은 식각 방식을 이용하여 비아홀(31)의 바닥부위에서 제1도전형 반도체층(11)을 노출시키도록 형성될 수 있다. 이러한 절연층(23)을 형성될 때 동시에 소자 분리막(60)의 상부 분리막(62)을 형성할 수 있다. 예를 들어 전면에 실리콘옥사이드막을 형성한 다음 상술한 에치백을 실시하면 비아홀(31) 바닥에서 제1도전형 반도체층(11)을 노출하는 절연층(23)과 상부 분리막(62)을 동시에 형성할 수 있다.The insulating layer 23 is formed on the upper surface of the second electrode 22 and the inner wall surface of the via hole 31 as shown in FIG. 3E. The insulating layer 23 may be formed to expose the first conductivity type semiconductor layer 11 at the bottom of the via hole 31 by using an etching method such as an etch-back. At the same time when the insulating layer 23 is formed, the upper separation layer 62 of the device isolation layer 60 can be formed. For example, after the silicon oxide film is formed on the entire surface and the etch-back process described above is performed, the insulating layer 23 exposing the first conductivity type semiconductor layer 11 at the bottom of the via hole 31 and the upper separator 62 are simultaneously formed can do.

도 3f와 같이, 비아홀(31) 내부에서 제1도전형 반도체층(11)과 전기적으로 연결되는 제1전극(21)을 형성한다. 이후, 본딩층을 통해 서브마운팅기판(25)을 부착한다.The first electrode 21 electrically connected to the first conductive semiconductor layer 11 is formed in the via hole 31 as shown in FIG. Subsequently, the submounting substrate 25 is attached through the bonding layer.

다음에, 도 3g와 같이, 사파이어기판(51)과 u-GaN층(52)을 제거한다. 도 3g는 이후 상하 위치를 반전시킨 상태를 보여준다.Next, as shown in Fig. 3G, the sapphire substrate 51 and the u-GaN layer 52 are removed. 3G shows a state in which the upper and lower positions are reversed.

도 4 및 도 5는 종래의 반도체 발광 소자와 본 발명의 반도체 발광 소자의 비아홀 주변에서의 전류 밀도를 보여주는 도면이다. 도면에서 알 수 있는 바와 같이 특히 최대 전류 밀도에서 종래소자와 본 발명의 소자가 차이를 나타내고(도 4), 종래의 소자에 비해 본 발명의 소자가 비아홀 주변에서 전류가 급격하게 상승하는 것을 완화시켜주는 것을 보여준다.FIGS. 4 and 5 are graphs showing current densities around a conventional semiconductor light emitting device and a via hole of the semiconductor light emitting device of the present invention. As can be seen in the figure, the device of the present invention differs from the conventional device at the maximum current density (FIG. 4), and the device of the present invention has a higher current abruptly rising around the via hole than the conventional device Show what you give.

이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

1: 발광구조물 2: 전극구조물
11: 제1도전형 반도체층 12: 제2도전형 반도체층
13: 활성층 21: 제1전극
22: 제2전극 23: 절연막
25: 서브마운팅기판 31: 비아홀
41: 절연막 50: 성장기반층
51: 사파이어기판 52: u-GaN층
410: 둘레 절연막 61: 하부 분리막
62: 상부 분리막 60: 소자 분리막1: light emitting structure 2: electrode structure
11: first conductivity type semiconductor layer 12: second conductivity type semiconductor layer
13: active layer 21: first electrode
22: second electrode 23: insulating film
25: Sub-mounting substrate 31: Via hole
41: Insulating film 50: Growth-based layer
51: sapphire substrate 52: u-GaN layer
410: peripheral insulating film 61: lower separator
62: upper separator 60: element separator

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 아래로부터 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 순차로 적층된 발광구조물을 형성하는 단계;
상기 제2도전형 반도체층의 상면에 서로 분리된 하나 이상의 절연막을 형성하는 단계;
상기 제2도전형 반도체층의 상면 및 상기 하나 이상의 절연막 상면에 제2전극을 적층 형성하는 단계;
각각 상기 제2전극, 상기 하나 이상의 절연막 중 어느 하나, 상기 제2도전형 반도체층, 및 상기 활성층을 관통하여, 바닥부위에서 상기 제1도전형 반도체층을 노출시키는 하나 이상의 비아홀을 형성하는 단계;를 포함하고,
상기 하나 이상의 절연막 각각은 해당 비아홀 의해 관통되어 비아홀 둘레에 배치되는 둘레 절연막이 되는 것인,
반도체 발광 소자 제조방법.Forming a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are sequentially stacked from below;
Forming at least one insulating layer on the upper surface of the second conductive semiconductor layer;
Forming a second electrode on the upper surface of the second conductive semiconductor layer and the upper surface of the at least one insulating film;
Forming at least one via hole through the first electrode, the second electrode, the at least one insulating film, the second conductive type semiconductor layer, and the active layer to expose the first conductive type semiconductor layer at the bottom portion; Lt; / RTI >
Wherein each of the at least one insulating film is a through-hole penetrated by the via hole and becomes a peripheral insulating film disposed around the via hole.
A method of manufacturing a semiconductor light emitting device. 청구항 8에 있어서, 상기 하나 이상의 절연막을 형성하는 단계는:
상기 제2도전형 반도체층 전면에 절연막을 형성하는 한 후 상기 하나 이상의 비아홀과 대응하는 패턴으로의 패터닝하여 식각하는 공정을 포함하는 것인,
반도체 발광 소자 제조방법.9. The method of claim 8, wherein forming the at least one insulating layer comprises:
And forming an insulating film on the entire surface of the second conductive type semiconductor layer, followed by patterning and etching the first conductive type semiconductor layer in a pattern corresponding to the one or more via holes.
A method of manufacturing a semiconductor light emitting device. 청구항 8에 있어서,
상기 제2전극 상과 상기 비아홀의 내측벽면 상에 절연층을 형성하는 단계와,
상기 비아홀 내부에 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극을 형성하는 단계를 더 포함하는 것인,
반도체 발광 소자 제조방법.The method of claim 8,
Forming an insulating layer on the second electrode and the inner wall surface of the via hole;
And forming a first electrode electrically connected to the first conductive type semiconductor layer in the via hole.
A method of manufacturing a semiconductor light emitting device. 청구항 10에 있어서,
상기 절연층과 상기 둘레 절연막은 서로 접하는 것인,
반도체 발광 소자 제조방법.The method of claim 10,
Wherein the insulating layer and the peripheral insulating film are in contact with each other.
A method of manufacturing a semiconductor light emitting device.
KR1020130017037A 2013-02-18 2013-02-18 Semiconductor light emitting device and manufacturing method thereof KR101458296B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130017037A KR101458296B1 (en) 2013-02-18 2013-02-18 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017037A KR101458296B1 (en) 2013-02-18 2013-02-18 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20140103542A KR20140103542A (en) 2014-08-27
KR101458296B1 true KR101458296B1 (en) 2014-11-04

Family

ID=51747794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017037A KR101458296B1 (en) 2013-02-18 2013-02-18 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101458296B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114191B1 (en) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device
KR20130014255A (en) * 2011-07-29 2013-02-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and lighting system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114191B1 (en) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device
KR20130014255A (en) * 2011-07-29 2013-02-07 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and lighting system

Also Published As

Publication number Publication date
KR20140103542A (en) 2014-08-27

Similar Documents

Publication Publication Date Title
US9601542B2 (en) P-N junction optoelectronic device for ionizing dopants by field effect
US7544971B2 (en) Lateral current blocking light-emitting diode and method for manufacturing the same
US8217416B2 (en) Light emitting device package and method for fabricating the same
KR101649657B1 (en) Semiconductor devices and methods of manufacturing the same
JP5932851B2 (en) LED structure and method for forming the same
EP2244309A1 (en) Led package structure having the led and method for fabricating the led
KR101622308B1 (en) Light emitting device and method of manufacturing the same
JP2014508426A5 (en)
TWI437737B (en) Light emitting diode structure and method for manufacturing the same
KR20120115775A (en) Light emitting diode and method for fabricating the same
TWI447951B (en) Led epitaxial structure
JP5632034B2 (en) Light emitting diode chip and manufacturing method thereof
KR101525913B1 (en) Verticle light emitting diodes and its fabricating method
KR20110085726A (en) Semiconductor light emitting device and manufacturing method of the same
CN108110099B (en) A kind of LED chip and preparation method thereof
KR20130082307A (en) Substrate structure, semiconductor device fabricated from the same and fabricating method thereof
EP3631866A1 (en) Light emitting diode apparatus and method of manufacturing the same
CN102623481A (en) Light emitting device and fabricating method thereof
KR101458296B1 (en) Semiconductor light emitting device and manufacturing method thereof
KR101480537B1 (en) Light emitting diode apparatus
KR101142938B1 (en) Method of manufacturing luminous element
CN217387195U (en) Flip-chip type MICROLED chip structure
KR20160081391A (en) Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
CN112652686B (en) Large-size LED chip and manufacturing method thereof
KR20110082865A (en) Semiconductor light emitting diod and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 6