KR20110082865A - Semiconductor light emitting diod and method for manufacturing the same - Google Patents

Semiconductor light emitting diod and method for manufacturing the same Download PDF

Info

Publication number
KR20110082865A
KR20110082865A KR1020100002776A KR20100002776A KR20110082865A KR 20110082865 A KR20110082865 A KR 20110082865A KR 1020100002776 A KR1020100002776 A KR 1020100002776A KR 20100002776 A KR20100002776 A KR 20100002776A KR 20110082865 A KR20110082865 A KR 20110082865A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor
light emitting
insulating layer
Prior art date
Application number
KR1020100002776A
Other languages
Korean (ko)
Inventor
성연준
황해연
김유승
이상범
최번재
조명수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100002776A priority Critical patent/KR20110082865A/en
Publication of KR20110082865A publication Critical patent/KR20110082865A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to bend the boundary surface between a second electrode exposure area and a semiconductor laminate, thereby preventing lowering of the leakage feature of a light emitting device. CONSTITUTION: A semiconductor laminate comprises first and the second major surfaces which face each other. The semiconductor laminate includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. A connecting fixture is connected from the second major surface to one side of the first conductive semiconductor layer. A first electrode layer is connected to one side of the first conductive semiconductor layer through the connection fixture. A second electrode layer is formed on the second major surface of the semiconductor laminate.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DIOD AND METHOD FOR MANUFACTURING THE SAME}Semiconductor light emitting device and method of manufacturing the same {SEMICONDUCTOR LIGHT EMITTING DIOD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 발광소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 발광소자의 누설(leakage) 특성의 저하를 방지하고, 안정적인 패터닝 공정을 수행할 수 있도록 고안된 수직 수평형 발광소자 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a vertical horizontal light emitting device designed to prevent degradation of leakage characteristics of a light emitting device and to perform a stable patterning process. It is about a method.

발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광 다이오드(Light Emitting diode, LED)와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광 소자는 현재 조명, 표시장치 및 광원으로 널리 이용되고 있다.
A light emitting device is a device in which a material included in the device emits light. For example, a light emitting diode (LED), such as a light emitting diode (LED), is bonded to a semiconductor by using a diode. There is an element that converts and emits light. Such light emitting devices are now widely used as lighting, display devices, and light sources.

이러한 반도체 발광소자는 일반적으로, 제1 및 제2도전형 반도체층, 상기 제1 및 제2도전형 반도체층 사이에 형성되는 활성층 및 상기 제1도전형 반도체층과 제2도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2전극으로 이루어지며, 그 구조에 따라, 수평형 발광소자, 수직형 발광 소자 및 수평수직형 발광 소자 등으로 분류될 수 있다.
Such semiconductor light emitting devices generally include first and second conductive semiconductor layers, an active layer formed between the first and second conductive semiconductor layers, and the first conductive semiconductor layer and the second conductive semiconductor layer, respectively. The first and second electrodes are electrically connected to each other, and may be classified into a horizontal light emitting device, a vertical light emitting device, a horizontal vertical light emitting device, and the like according to the structure thereof.

이 중 수평형 발광 소자는 제1전극과 제2전극이 수평하게 배치되는 반도체 발광 소자로, 부도전성 기판에 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 순차적으로 성장시켜 발광 구조물을 형성하고, 상기 발광 구조물의 일부 영역을 식각하여 제1도전형 반도체층을 일부 노출시킨 다음, 상기 노출 영역에 제1전극을 형성하고, 제2도전형 반도체층 상에 제2전극을 형성하는 방법으로 제조된다. 이러한 수평형 발광소자는 제1전극을 형성하기 위해, 제2도전형 반도체층과 활성층 영역을 일부 식각하여야 하기 때문에, 활성층의 발광 면적이 감소하게 되고, 그에 따라 발광 효율이 떨어진다는 문제점이 있다. 또한, 제1전극과 제2전극이 상대적으로 가깝게 위치하기 때문에 열 방출 등의 특성이 좋지 못하다는 문제점이 있었다.
The horizontal light emitting device is a semiconductor light emitting device in which the first electrode and the second electrode are arranged horizontally. The light emitting structure is formed by sequentially growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a nonconductive substrate. Forming a portion of the light emitting structure, etching a portion of the light emitting structure to expose a portion of the first conductive semiconductor layer, forming a first electrode in the exposed region, and forming a second electrode on the second conductive semiconductor layer. Prepared by the method. In the horizontal light emitting device, since the second conductive semiconductor layer and the active layer region must be partially etched to form the first electrode, the light emitting area of the active layer is reduced, thereby lowering the luminous efficiency. In addition, since the first electrode and the second electrode are located relatively close to each other, there is a problem that the characteristics such as heat dissipation are not good.

이와 같은 수평형 발광 소자의 문제점을 해결하기 위해, 부도전성 기판이 아닌 도전성 기판을 사용하여 제1전극과 제2전극을 수직으로 배치하는 수직형 발광 소자가 개발되었다. 종래의 수직형 발광 소자는 도전성 기판 상에 제1도전형 반도체층(23), 활성층, 제2도전형 반도체층이 순차적으로 적층되고, 상기 도전성 기판의 하부 면에 제1전극이 형성되고, 제2도전형 반도체층 상에 제2전극이 형성되는 구조로 이루어진다. 이와 같은 수직형 발광 소자는 수평형 발광 소자에 비해 발광 효율이 우수하고, 열 방출 면에서 유리한 구조이나, 고출력을 위한 대면적 발광 소자를 제조하는 경우에는 전류 분산을 위해 전극의 기판에 대한 면적 비율이 높을 것이 요구되고, 그로 인해 광 추출 제한 및 광 흡수로 인한 광 손실이 발생하며, 제품의 신뢰성이 저하된다는 문제점이 있었다.
In order to solve the problem of the horizontal light emitting device, a vertical light emitting device has been developed in which a first electrode and a second electrode are vertically disposed using a conductive substrate instead of a non-conductive substrate. In a conventional vertical light emitting device, a first conductive semiconductor layer 23, an active layer, and a second conductive semiconductor layer are sequentially stacked on a conductive substrate, and a first electrode is formed on a lower surface of the conductive substrate. The second electrode is formed on the second conductive semiconductor layer. Such a vertical light emitting device has a light emitting efficiency which is superior to a horizontal light emitting device, and is advantageous in terms of heat dissipation, but when manufacturing a large area light emitting device for high output, the area ratio of the electrode to the substrate for current dispersion is increased. This is required to be high, resulting in light loss due to light extraction limitation and light absorption, and there is a problem that the reliability of the product is lowered.

상기와 같은 문제점을 해결하기 위해, 수직 구조와 수평 구조가 결합된 수직 수평형 반도체 발광 소자가 개발되었다. 종래의 수직수평형 반도체 발광소자는 전도성 기판 상에 제1전극, 활성층, 제2전극, 제2도전형 반도체층, 활성층 및 제1도전형 반도체층이 순차적으로 적층되고, 제2도전형 반도체층과 활성층을 통과하는 연결구를 형성하여 제1전극과 제1도전형 반도체층을 전기적으로 연결하는 구조로 되어 있다. In order to solve the above problems, a vertical horizontal semiconductor light emitting device in which a vertical structure and a horizontal structure are combined has been developed. In a conventional vertical horizontal semiconductor light emitting device, a first electrode, an active layer, a second electrode, a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer are sequentially stacked on a conductive substrate, and a second conductive semiconductor layer is formed. And a connecting hole passing through the active layer to electrically connect the first electrode and the first conductive semiconductor layer.

이와 같은 종래의 수직 수평형 반도체 발광소자는 수직형 반도체 발광 소자와 같이 높은 광 추출 효율을 가짐과 동시에, 적은 면적의 전극으로 균일한 전류 분산이 가능하여 신뢰성이 높은 반도체 발광 소자를 제조할 수 있다는 장점이 있다.
Such a conventional vertical and horizontal semiconductor light emitting device has a high light extraction efficiency like a vertical semiconductor light emitting device and at the same time it is possible to produce a highly reliable semiconductor light emitting device by enabling a uniform current distribution with a small area of the electrode There is an advantage.

한편, 이러한 수직수평형 반도체 발광 소자는 일반적으로, 제2전극을 외부 전원 장치와 전기적으로 연결하기 위해, 반도체 발광 구조물을 일부 식각하여 제2전극의 일부를 외부로 노출시키는 공정을 수행하게 된다. 현재 이러한 제2전극 노출 공정은, 몇 개의 직선으로 이루어진 다각형 형상의 노출 영역을 갖는 PR 마스크 등을 이용한 건식 식각 공정으로 수행되고 있다. 그런데, 건식 식각의 경우, 각이 진 모서리 부분의 식각 속도가 직선 부분의 식각 속도에 비해 상대적으로 빠르기 때문에, 모서리 부분에서 식각이 과도하게 일어나, 제2전극까지 식각되는 경우가 종종 발생하게 된다는 문제점이 있다. 도 1에는 다각형 노출 영역을 갖도록 건식 식각을 수행한 후에 발광 소자의 표면을 촬영한 사진이 도시되어 있다. 도 1에 의해, 모서리 부분이 직선 부분에 비해 과도하게 식각되어 트랜치(trench)가 발생하였음을 알 수 있다. 이와 같이 트랜치가 발생할 경우, 전극을 형성하는 금속이 발광 구조물의 사면에 재증착될 수 있고, 그 결과, 반도체 발광 소자의 누설(leakage) 특성 및 제품의 신뢰성에 악 영향을 미치게 되고, 불량율도 높아지게 된다.
In general, such a vertical horizontal semiconductor light emitting device performs a process of partially etching the semiconductor light emitting structure to expose a part of the second electrode to the outside in order to electrically connect the second electrode to an external power supply device. Currently, the second electrode exposing process is performed by a dry etching process using a PR mask having a polygonal exposed region formed of several straight lines. However, in the case of dry etching, since the etching speed of the angled corner portion is relatively faster than that of the straight portion, the etching occurs excessively in the corner portion, and the etching to the second electrode often occurs. There is this. 1 illustrates a photograph of the surface of the light emitting device after dry etching to have a polygonal exposed area. Referring to FIG. 1, it can be seen that the corner portion is excessively etched compared to the straight portion, so that a trench is generated. As such, when the trench is generated, the metal forming the electrode may be redeposited on the slope of the light emitting structure, and as a result, the leakage characteristics of the semiconductor light emitting device and the reliability of the product may be adversely affected, and the defect rate may be increased. do.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 수직수평형 발광소자의 누설(leakage) 특성의 저하를 방지하고, 안정적인 패터닝 공정을 수행할 수 있도록 고안된 반도체 발광소자 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
The present invention is to solve the above problems, to provide a semiconductor light emitting device and a method of manufacturing the same designed to prevent the degradation of the leakage (leakage) characteristics of the vertical horizontal light emitting device, and to perform a stable patterning process For that purpose.

이를 위해 본 발명은 서로 대향하는 제1 및 제2주면을 가지며, 각각 상기 제1및 제2주면을 제공하는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체; 상기 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역에 연결된 적어도 하나의 연결구; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1도전형 반도체층의 일 영역에 상기 연결구를 통해 연결된 제1전극층; 상기 제2도전형 반도체층에 연결되도록 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 반도체 적층체와 곡선인 경계를 가지면서 그 외부로 연장된 노출 영역을 갖는 제2전극층; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층; 및 상기 제1및 제2전극층과 상기 절연층을 사이에 두고, 상기 반도체 적층체의 제2주면에 제공되는 상기 지지기판을 포함하는 반도체 발광 소자를 제공한다.
To this end, the present invention is a semiconductor laminate having a first and a second main surface facing each other, and having a first and a second conductive semiconductor layer providing the first and second main surface, respectively, and an active layer formed therebetween; At least one connector connected to a region of the first conductive semiconductor layer from the second main surface to the active layer; A first electrode layer formed on a second main surface of the semiconductor laminate and connected to one region of the first conductive semiconductor layer through the connector; A second electrode layer formed on the second main surface of the semiconductor laminate so as to be connected to the second conductive semiconductor layer, the second electrode layer having a curved boundary with the semiconductor laminate and extending outwardly thereof; An insulating layer formed on a second main surface of the semiconductor laminate and electrically separating the first and second electrode layers; And the support substrate provided on the second main surface of the semiconductor laminate with the first and second electrode layers and the insulating layer interposed therebetween.

이때, 상기 적어도 하나의 연결구는 복수의 연결구인 것이 바람직하며, 상기 절연층은 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2 도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층과, 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 포함하는 것이 바람직하다. 또한, 이때 상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층과, 상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 포함하는 것이 바람직하다.
In this case, the at least one connector is preferably a plurality of connectors, and the insulating layer is formed on the second main surface of the semiconductor laminate and is open to define electrode forming regions of the first and second conductive semiconductor layers. It is preferable to include a first insulating layer having a region and a second insulating layer formed on the second electrode layer for electrical insulation with the first electrode layer. In addition, the second electrode layer may include an ohmic contact layer formed on a surface of the second conductive semiconductor layer exposed to the open region of the first insulating layer, and an electrode formed on the ohmic contact layer and providing the exposed region. It is preferable to include an extension layer.

또한, 상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하여 이루어지는 것이 바람직하다.
In addition, the insulating layer is preferably made of one or more selected from the group consisting of SiO 2 , SiN, TiO 2 and AlN.

또한, 상기 제2전극층의 노출 영역은 상기 반도체 발광 소자의 모서리에 형성되고, 상기 지지 기판은 도전성 기판인 것이 바람직하다.
The exposed region of the second electrode layer may be formed at an edge of the semiconductor light emitting device, and the support substrate may be a conductive substrate.

다른 측면에서, 본 발명은 성장 기판 상에 순차적으로 성장된 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 반도체 적층체를 마련하는 단계- 여기서, 상기 반도체 적층체는 서로 대향하면서 각각 상기 제1 및 제2도전형 반도체층에 의해 제공되는 제1 및 제2주면을 가짐; 상기 반도체 적층체의 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역까지 연장된 적어도 하나의 연결구를 형성하는 단계; 상기 반도체 적층체의 제2주면에 상기 연결구를 통해 상기 제1도전형 반도체층의 일 영역에 연결된 제1전극층과, 상기 제2도전형 반도체층에 연결된 제2전극층 및, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층을 형성하는 단계; 상기 반도체 적층체의 제2주면 상에 지지기판을 형성하고, 상기 반도체 적층체의 제1주면으로부터 상기 성장 기판을 제거하는 단계; 및 상기 제2전극층의 노출 영역을 형성하되, 상기 반도체 적층체와 경계가 곡선을 이루도록 상기 반도체 적층체를 부분적으로 제거하는 단계를 포함하는 반도체 발광 소자 제조 방법을 제공한다.
In another aspect, the present invention provides a semiconductor laminate comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially grown on a growth substrate, wherein the semiconductor laminates face each other. While having first and second major surfaces provided by the first and second conductive semiconductor layers, respectively; Forming at least one connector extending from the second main surface of the semiconductor laminate to the region of the first conductive semiconductor layer through the active layer; A first electrode layer connected to a region of the first conductive semiconductor layer through the connector on the second main surface of the semiconductor laminate, a second electrode layer connected to the second conductive semiconductor layer, and the first and second electrodes Forming an insulating layer that electrically separates the electrode layer; Forming a support substrate on a second main surface of the semiconductor laminate, and removing the growth substrate from the first main surface of the semiconductor laminate; And forming an exposed region of the second electrode layer, and partially removing the semiconductor laminate so that the boundary with the semiconductor laminate is curved.

이때, 상기 적어도 하나의 연결구는 복수의 연결구인 것이 바람직하며, 상기 연결구는 상기 반도체 적층체를 메사 식각을 통해 부분적으로 제거하여 형성될 수 있다.
In this case, the at least one connector is preferably a plurality of connectors, and the connector may be formed by partially removing the semiconductor laminate through mesa etching.

한편, 상기 절연층을 형성하는 단계는, 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층을 형성하는 단계, 및 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 형성하는 단계를 포함하여 이루어질 수 있으며, 이때, 상기 제2전극층을 형성하는 단계는, 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층을 형성하는 단계, 및 상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 형성하는 단계를 포함하여 이루어질 수 있다.
The forming of the insulating layer may include forming a first insulating layer formed on a second main surface of the semiconductor laminate, the first insulating layer having an open region defining electrode forming regions of the first and second conductive semiconductor layers. And forming a second insulating layer formed on the second electrode layer to electrically insulate the first electrode layer. In this case, the forming of the second electrode layer may include: Forming an ohmic contact layer formed on a surface of a second conductive semiconductor layer exposed to an open region of an insulating layer, and forming an electrode extension layer formed on the ohmic contact layer and providing the exposed region; It may be made, including.

한편, 상기 지지 기판은 도전성 기판인 것이 바람직하다.
On the other hand, it is preferable that the said support substrate is a conductive substrate.

한편, 상기 제2전극의 노출 영역을 형성하는 단계는 식각 경계면이 곡면 형태를 갖도록 설계된 포토레지스트 마스크를 이용하여 수행될 수 있고, 건식 식각으로 수행되며, 절연층에서 식각이 종료되도록 하는 것이 바람직하다. 이때, 상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
Meanwhile, the forming of the exposed region of the second electrode may be performed by using a photoresist mask designed such that the etching interface has a curved shape, is performed by dry etching, and the etching is terminated in the insulating layer. . In this case, the insulating layer may include one or more selected from the group consisting of SiO 2 , SiN, TiO 2, and AlN.

또한, 상기 제2전극의 노출 영역은 상기 반도체 발광소자의 모서리에 형성되는 것이 바람직하다.
In addition, the exposed region of the second electrode is preferably formed at the corner of the semiconductor light emitting device.

본 발명과 같이, 제2전극 노출 영역과 반도체 적층체의 경계면이 곡선 형태로 형성될 경우, 모서리 부분에서 식각 속도가 빨라져 제2전극이 식각되는 문제를 해결할 수 있으며, 그 결과, 반도체 발광 소자의 누설 특성 및 제품 신뢰성이 향상된다.
As in the present invention, when the interface between the second electrode exposed region and the semiconductor laminate is formed in a curved shape, the etching speed is increased in the corner portion, thereby solving the problem of etching the second electrode. As a result, the semiconductor light emitting device Leakage characteristics and product reliability are improved.

도 1은 종래의 수직수평형 발광 소자의 제2전극의 노출 영역을 촬영한 사진이다.
도 2는 본 발명의 반도체 발광 소자의 일 실시예를 보여주는 도면이다.
도 3a 내지 도 3g는 본 발명의 수직수평형 발광소자의 제조 방법을 설명하기 위한 도면이다.
도 4은 본 발명에서 사용될 수 있는 마스크 패턴을 보여주는 도면이다.
도 5는 도 4에 도시된 마스크를 사용하여 식각을 수행하였을 때 제2전극의 노출 영역을 촬영한 사진이다.1 is a photograph of an exposure area of a second electrode of a conventional vertical horizontal light emitting device.
2 is a view showing an embodiment of a semiconductor light emitting device of the present invention.
3A to 3G are views for explaining a method of manufacturing a vertical horizontal light emitting device of the present invention.
4 shows a mask pattern that can be used in the present invention.
FIG. 5 is a photograph of an exposed area of the second electrode when etching is performed using the mask illustrated in FIG. 4.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 2에는 본 발명의 반도체 발광 소자의 일 실시예가 도시되어 있다. 도 2에 도시된 바와 같이, 본 발명의 반도체 발광 소자는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 갖는 반도체 적층체, 연결구(190), 제1전극층(150), 제2전극층(160), 절연층(140) 및 지지 기판(170)을 포함한다.
2 illustrates an embodiment of a semiconductor light emitting device of the present invention. As shown in FIG. 2, the semiconductor light emitting device of the present invention includes a semiconductor laminate, a connector 190, and a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130. The first electrode layer 150, the second electrode layer 160, the insulating layer 140, and the support substrate 170 are included.

상기 반도체 적층체는 제1 도전형 반도체층(110), 제2도전형 반도체층(130) 및 상기 제1 도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되는 활성층(120)을 포함하며, 상기 제1도전형 반도체층(110)에 의해 제공되는 제1주면(115)과, 상기 제2도전형 반도체층(130)에 의해 제공되며, 상기 제1주면(115)과 대향되는 제2주면(116)을 갖는다.
The semiconductor laminate may include a first conductive semiconductor layer 110, a second conductive semiconductor layer 130, and an active layer formed between the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130. A first main surface 115 provided by the first conductive semiconductor layer 110, and a second main semiconductor layer 130 provided by the first conductive semiconductor layer 130. Has a second major surface 116 opposite.

한편, 상기 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)은 각각 전자를 방출하는 n형 반도체와 정공을 방출하는 p형 반도체일 수 있으며, 전압 인가에 의해 전자와 정공을 방출시킨다. 방출된 전자와 정공은 상기 제1도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되는 활성층(120)에서 재결합되면서, 소정의 에너지를 갖는 광을 방출하게 된다.
Meanwhile, the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be n-type semiconductors emitting electrons and p-type semiconductors emitting holes, respectively. Release. The emitted electrons and holes are recombined in the active layer 120 formed between the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 to emit light having a predetermined energy.

이러한 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)은 질화물 반도체, 조성식 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)으로 표시되고, n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 한편, 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. 이러한 n형 및 p형 반도체층은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다. The first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may include a nitride semiconductor, a composition Al x In y Ga (1-xy) N (where 0 ≦ x ≦ 1 and 0 ≦ y ≦ 1). , 0 ≦ x + y ≦ 1), and may be formed of a semiconductor material doped with n-type impurities and p-type impurities. Representative examples thereof include GaN, AlGaN, and InGaN. Meanwhile, Si, Ge, Se, Te, etc. may be used as the n-type impurity, and Mg, Zn, Be, etc. may be used as the p-type impurity. Such n-type and p-type semiconductor layers may be grown by MOCVD, MBE, HVPE processes and the like known in the art.

상기 활성층(120)은 제1도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되고, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예를 들면, InGaN/GaN 구조가 사용될 수 있다.
The active layer 120 is formed between the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130, emits light having a predetermined energy by recombination of electrons and holes, and a quantum well layer And a quantum barrier layer may be formed of a multi-quantum well (MQW) structure alternately stacked. In the case of a multi-quantum well structure, an InGaN / GaN structure may be used, for example.

한편, 상기 반도체 적층체에는 제2주면(116)으로부터, 제2도전형 반도체층(130) 및 활성층(120)을 지나, 제1도전형 반도체층(110)의 일 영역으로 연결되는 연결구(190)가 형성되어 있다. 상기 연결구(190)는 제1도전형 반도체층(110)과 후술할 제1전극층(150)을 전기적으로 연결하기 위한 것으로, 메사 식각이나 관통홀을 형성하는 방법 등으로 형성될 수 있으며, 상기 연결구(190)와 반도체 적층체 경계면은 절연층(140)에 의해 전기적으로 절연되어 있다.
Meanwhile, the semiconductor laminate includes a connector 190 connected from a second main surface 116 to a region of the first conductive semiconductor layer 110 through the second conductive semiconductor layer 130 and the active layer 120. ) Is formed. The connector 190 is for electrically connecting the first conductive semiconductor layer 110 and the first electrode layer 150 which will be described later. The connector 190 may be formed by a method of forming mesa etching or a through hole. The interface 190 and the semiconductor laminate interface are electrically insulated by the insulating layer 140.

다음으로, 제1전극층(150)은 제1도전형 반도체층(110)에 전압을 인가하기 위한 것으로, 상기 반도체 적층체의 제2주면(160) 상에 형성되며, 상기한 연결구(190)에 의해 제1도전형 반도체층(110)과 전기적으로 연결된다. 한편, 상기 제1전극층(150)와 외부 전원 장치의 연결은, 후술할 지지 기판(170)을 통해, 또는 상기 연결구(190)를 후술할 제2전극층(160)의 노출 영역에 연결되도록 형성하는 등의 방법으로 이루어질 수 있다.
Next, the first electrode layer 150 is for applying a voltage to the first conductive semiconductor layer 110, is formed on the second main surface 160 of the semiconductor laminate, and the connector 190 The first conductive semiconductor layer 110 is electrically connected to the first conductive semiconductor layer 110. On the other hand, the connection between the first electrode layer 150 and the external power supply is formed to be connected to the exposed region of the second electrode layer 160 to be described later, or through the support substrate 170 to be described later, or the connector 190 will be described later Or the like.

한편, 상기 제2전극층(160)은 상기 제2도전형 반도체층(160)에 전압을 인가하기 위한 것으로, 상기 반도체 적층체의 제2주면(116) 상에 형성되며, 외부 전원 장치와 전기적으로 연결될 수 있도록 외부로 연장된 노출 영역(180)을 갖는다. 본 발명에서는 상기 제2전극층(160)의 노출 영역(180)은 도 2에 도시된 바와 같이, 반도체 적층체와의 경계가 곡선 형태로 형성되는 것을 특징으로 한다. 종래의 수직수평형 반도체 발광소자의 경우, 제2전극층의 노출 영역이 다각형 형태로 이루어져 있는 것이 일반적이었다. 그러나, 이 경우 상기한 바와 같이 모서리 부분의 식각 속도가 직선 부분의 식각 속도보다 빠르기 때문에, 모서리 부분에서 과도한 식각이 발생하여, 제2전극층 표면에서 식각이 종료되지 않고, 제2전극층 내부까지 식각이 발생하는 경우가 종종 있었다. 그러나, 본 발명과 같이, 제2전극층(160)의 노출 영역(180)의 식각 경계면을 곡선 형태로 형성하면, 모든 지점에서 식각 속도가 균일하기 때문에, 특정 지점에서 과도한 식각이 발생하는 것을 방지할 수 있다.
Meanwhile, the second electrode layer 160 is for applying a voltage to the second conductive semiconductor layer 160 and is formed on the second main surface 116 of the semiconductor laminate, and electrically connected to an external power supply device. It has an exposed area 180 extending outwardly so that it can be connected. In the present invention, as shown in FIG. 2, the exposed region 180 of the second electrode layer 160 has a boundary with a semiconductor laminate in a curved shape. In the conventional vertical horizontal semiconductor light emitting device, the exposed region of the second electrode layer has a general polygonal shape. However, in this case, since the etching speed of the corner portion is faster than the etching speed of the straight portion as described above, excessive etching occurs in the corner portion, so that etching is not terminated at the surface of the second electrode layer, and etching is performed to the inside of the second electrode layer. It often happened. However, as in the present invention, when the etching interface of the exposed region 180 of the second electrode layer 160 is formed in a curved shape, since the etching speed is uniform at all points, excessive etching may be prevented from occurring at a particular point. Can be.

이때, 상기 제2전극층(160)의 노출 영역(180)의 제조 공정 상의 편의를 위해 발광 소자의 모서리 부분에 형성되는 것이 바람직하다. 또한, 상기 제2전극층(160)의 노출 영역에는 외부 전원 장치와의 연결을 위한 전극 패드 등이 형성될 수 있다.
In this case, for convenience in the manufacturing process of the exposed region 180 of the second electrode layer 160 is preferably formed in the corner portion of the light emitting device. In addition, an electrode pad or the like for connecting to an external power supply device may be formed in the exposed region of the second electrode layer 160.

한편, 상기 제1전극층(150)과 제2전극층(160)을 전기적으로 분리하기 위해, 상기 제2주면(116) 상에 절연층(140)이 형성된다. 이때, 상기 절연층은, 이로써 한정되는 것은 아니나, 예를 들면, SiO2, SiN, TiO2 및 AlN로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
Meanwhile, in order to electrically separate the first electrode layer 150 and the second electrode layer 160, an insulating layer 140 is formed on the second main surface 116. In this case, the insulating layer is not limited thereto, but may include, for example, one or more selected from the group consisting of SiO 2 , SiN, TiO 2, and AlN.

한편, 도 2에는 제2전극층, 절연층, 제1전극층이 순차적으로 적층되어 있는 것으로 도시되어 있으나, 본 발명의 발광소자에 있어서, 전극층들 및 절연층이 반드시 이와 같은 형태로 형성되어야 하는 것은 아니며, 각 구성요소의 기능을 해치지 않는 범위 내에서 다양한 변형 및 수정이 가능하다. 예를 들면, 필요에 따라, 상기 절연층은, 제1 및 제2도전형 반도체층의 전극 형성 영역을 위한 오픈 영역을 갖는 제1절연층과, 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성되는 제2절연층의 2층 구조로 이루어질 수 있으며, 이 경우, 상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹 콘택층과 상기 오믹 콘택층 상에 형성되며, 노출 영역을 제공하기 위해 연장 형성되는 전극 연장층을 포함하는 2층 구조로 이루어질 수 있다. 또한, 상기 제1전극층의 형상도 도 2에 도시된 것과 다를 수 있다.
Meanwhile, although the second electrode layer, the insulating layer, and the first electrode layer are sequentially stacked in FIG. 2, in the light emitting device of the present invention, the electrode layers and the insulating layer are not necessarily formed in such a shape. Many modifications and variations are possible without departing from the functionality of each component. For example, if necessary, the insulating layer may include a first insulating layer having an open area for electrode formation regions of the first and second conductive semiconductor layers and the first insulating layer for electrical insulation with the first electrode layer. In this case, the second electrode layer is formed on the surface of the second conductive semiconductor layer exposed to the open area of the first insulating layer. A layer may be formed on the ohmic contact layer, and may have a two-layer structure including an electrode extension layer extending to provide an exposed area. In addition, the shape of the first electrode layer may be different from that shown in FIG. 2.

다음으로, 상기 지지 기판(170)는 상기 반도체 적층체 및 전극층들을 지지하기 위한 것으로, 상기 제1 및 제2전극층(150, 160) 및 절연층(140)을 사이에 두고, 반도체 적층체의 제2주면(116) 상에 제공된다. Next, the support substrate 170 is for supporting the semiconductor laminate and the electrode layers, and the first and second electrode layers 150 and 160 and the insulating layer 140 are interposed therebetween. It is provided on two major surfaces 116.

이때 상기 지지 기판(170)은 금속성 기판이거나, 반도체 기판일 수 있다. 지지 기판(170)이 금속성 기판인 경우에는 Au, Ni, Cu 및 W 중 어느 하나의 금속으로 구성될 수 있으며, 반도체 기판인 경우, Si, Ge 및 GaAs 중 어느 하나로 구성될 수 있다.
In this case, the support substrate 170 may be a metallic substrate or a semiconductor substrate. When the support substrate 170 is a metallic substrate, it may be made of any one of Au, Ni, Cu, and W. In the case of a semiconductor substrate, the support substrate 170 may be made of any one of Si, Ge, and GaAs.

다음으로, 도 3a ~ 도 3g를 참조하여, 본 발명의 반도체 발광소자의 제조 방법을 설명한다.
Next, with reference to FIGS. 3A-3G, the manufacturing method of the semiconductor light emitting element of this invention is demonstrated.

먼저, 도 3a에 도시된 바와 같이, 성장용 기판(200) 상에 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130)을 순차적으로 성장시켜 반도체 적층체를 형성한다. 이때, 상기 반도체 적층체는 제1도전형 반도체층(110)에 의해 제공되는 제1주면(115)과, 제2도전형 반도체층(130)에 의해 제공되는 제2주면(116)을 갖는다. 한편, 상기 반도체층들의 성장 방법을 당해 기술 분야에 잘 알려져 있는 종래의 방법, 예를 들면, MOCVD, MBE, HVPE 공정 등으로 수행될 수 있으며, 특별히 제한되지 않는다.
First, as shown in FIG. 3A, the semiconductor laminate is formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 200. To form. In this case, the semiconductor laminate has a first main surface 115 provided by the first conductive semiconductor layer 110 and a second main surface 116 provided by the second conductive semiconductor layer 130. On the other hand, the growth method of the semiconductor layers may be performed by conventional methods well known in the art, for example, MOCVD, MBE, HVPE process, and the like, and is not particularly limited.

다음으로, 반도체 적층체의 성장이 완료되면, 도 3b에 도시된 바와 같이, 연결구(190)를 형성한다. 이때 상기 연결구(190)는 제2주면(116)으로부터, 제2도전형 반도체층(130) 및 활성층(120)을 지나, 제1도전형 반도체(110)의 일 영역까지 연장되도록 형성되며, 식각 등의 방법으로 수행될 수 있다.
Next, when the growth of the semiconductor laminate is completed, as shown in Figure 3b, the connector 190 is formed. In this case, the connector 190 is formed to extend from the second main surface 116 to the region of the first conductive semiconductor 110 after passing through the second conductive semiconductor layer 130 and the active layer 120. Or the like.

그런 다음, 상기 반도체 적층체의 제2주면에 제1전극층, 제2전극층 및 절연층을 형성한다. 상기 전극층들 및 절연층의 형성 단계는, 예를 들면, 도 3c ~ 3e에 도시된 바와 같은 방법에 의해 이루어질 수 있다. 보다 구체적으로 설명하면, 먼저, 도 3c에 도시된 바와 같이, 상기 연결구(190) 및 반도체 적층체의 제2주면상(116)에 제1절연층(140)을 형성한다. 상기 제1절연층(140)은 연결구(190)를 통해 형성되는 제1전극층(150)이 반도체 적층체와 접촉되어 전기 누설 등이 발생하는 것을 방지하기 위한 것이다.Then, a first electrode layer, a second electrode layer, and an insulating layer are formed on the second main surface of the semiconductor laminate. The forming of the electrode layers and the insulating layer may be performed by, for example, a method as illustrated in FIGS. 3C to 3E. More specifically, first, as shown in FIG. 3C, the first insulating layer 140 is formed on the connector 190 and the second main surface 116 of the semiconductor laminate. The first insulating layer 140 is for preventing the first electrode layer 150 formed through the connector 190 from coming into contact with the semiconductor stack to generate an electrical leak.

다음으로, 도 3d에 도시된 바와 같이, 제1전극층(150) 및 제2전극층(160)이 형성하기 위해 제1절연층(140)을 일부 영역을 제거한 후, 제1전극층(150) 및 제2전극층(160)을 형성한다. 한편, 도면 상에는 제1절연층(140)의 일부를 제거하고, 제1전극층 및 제2전극층을 형성하는 것으로 표현되어 있으나, 제1절연층(140)을 제거하는 대신, 제1절연층 형성 시에 제1전극층 및 제2전극층의 전극 형성을 위한 영역을 제외하고 제1절연층을 형성하여도 무방하다.
Next, as shown in FIG. 3D, after removing the partial region of the first insulating layer 140 to form the first electrode layer 150 and the second electrode layer 160, the first electrode layer 150 and the first electrode layer 150 are removed. The second electrode layer 160 is formed. Meanwhile, although a portion of the first insulating layer 140 is removed and a first electrode layer and a second electrode layer are formed on the drawing, instead of removing the first insulating layer 140, the first insulating layer 140 is formed. The first insulating layer may be formed in the first electrode layer and the second electrode layer except for regions for forming electrodes.

또한, 필수적인 것은 아니나, 제2전극층(160) 외부 노출을 안정적이고, 원활하게 수행하기 위해서, 상기 제2전극층(160)은 도 3d에 도시된 바와 같이, 상기 제1절연층(140)의 오픈 영역에 노출된 제2도전형 반도체층(130) 표면에 오믹 콘택층(164)을 형성하고, 그 위에 노출 영역을 제공하기 위한 전극 연장층(164)을 형성한다. 이때, 상기 전극연장층(1`62)는 상기 오믹 콘택층(164)보다 넓은 폭을 갖도록 형성되는 것이 바람직하다. 이와 같이, 제2전극층(160)을 오믹 콘택층(164)과 전극연장층(162)의 2층 구조로 형성할 경우, 상기 전극연장층(162) 상에 제1절연층(140)이 존재하게 되며, 이 제1절연층은 후속하는 제2전극층(160)의 노출 공정에서 식각 종료층으로 기능하게 된다. 즉, 상기와 같이 제2전극층(160) 상에 절연층이 존재하면, 상기 절연층에 의해 식각 속도가 줄어들어, 과도한 식각이 발생하는 것을 방지할 수 있다.
In addition, although not essential, in order to stably and smoothly perform external exposure of the second electrode layer 160, the second electrode layer 160 is opened as shown in FIG. 3D. An ohmic contact layer 164 is formed on the surface of the second conductive semiconductor layer 130 exposed to the region, and an electrode extension layer 164 is formed thereon to provide an exposed region. In this case, the electrode extension layer 1`62 may be formed to have a wider width than the ohmic contact layer 164. As such, when the second electrode layer 160 is formed in the two-layer structure of the ohmic contact layer 164 and the electrode extension layer 162, the first insulating layer 140 is present on the electrode extension layer 162. The first insulating layer serves as an etch stop layer in a subsequent exposure process of the second electrode layer 160. That is, when the insulating layer is present on the second electrode layer 160 as described above, the etching rate is reduced by the insulating layer, thereby preventing excessive etching.

상기와 같은 과정을 통해, 제2전극층(160) 형성 공정이 완료되면, 도 3e에 도시된 바와 같이, 상기 제2전극(160) 상부에 제2절연층(140')을 형성한다. 이때 상기 제2절연층(140')은 제1절연층(140)과 마찬가지로, SiO2, SiN, TiO2 또는 AlN 등으로 형성될 수 있다. 그런 다음, 필요하다면, 상기 제2절연층(140') 상에 제1전극층(150)의 연장부를 추가로 형성할 수 있다.
Through the above process, when the process of forming the second electrode layer 160 is completed, as shown in FIG. 3E, the second insulating layer 140 ′ is formed on the second electrode 160. In this case, like the first insulating layer 140, the second insulating layer 140 ′ may be formed of SiO 2 , SiN, TiO 2 , AlN, or the like. Then, if necessary, an extension of the first electrode layer 150 may be further formed on the second insulating layer 140 ′.

한편, 본 실시예에서는 전극층과 절연층을 2단계로 나누어 형성하는 것으로 설명하였으나, 반드시 이와 같이 실시되어야 하는 것은 아니며, 필요에 따라 상기 단계 중 일부를 생략하거나, 추가적인 공정을 실시할 수도 있다.
Meanwhile, in the present exemplary embodiment, the electrode layer and the insulating layer have been formed in two stages, but the electrode layer and the insulating layer are not necessarily formed as described above. However, some of the above steps may be omitted or an additional process may be performed if necessary.

상기와 같은 과정을 통해 전극 및 절연층 형성이 완료되면, 도 3f에 도시된 바와 같이, 상기 절연층(140, 140') 상에 지지 기판(170)을 형성한다. 이때, 한편, 상기 지지 기판(170)은 당해 기술 분야에 잘 알려진 기술, 예를 들면, 도금 씨드층을 형성하여 기판을 형성하는 도금법이나, 도전성 접합제를 이용하여 기판을 접합시키는 기판 접합법 등을 이용하여 형성될 수 있다.When the formation of the electrode and the insulating layer is completed through the above process, as shown in FIG. 3F, the support substrate 170 is formed on the insulating layers 140 and 140 ′. At this time, the support substrate 170 may be a technique well known in the art, for example, a plating method for forming a substrate by forming a plating seed layer, or a substrate bonding method for bonding a substrate using a conductive bonding agent. It can be formed using.

그런 다음, 제1도전형 반도체층(110)으로부터 성장용 기판(200)을 제거한다. 상기 성장용 기판(200)의 분리는 성장용 기판(200)과 제1도전형 반도체층(110)의 경계면에 레이저를 조사하는, 레이저 리프트 오프 방식으로 수행될 수 있다.
Thereafter, the growth substrate 200 is removed from the first conductive semiconductor layer 110. Separation of the growth substrate 200 may be performed by a laser lift-off method in which a laser is irradiated to the interface between the growth substrate 200 and the first conductive semiconductor layer 110.

또한, 필수적인 것은 아니나, 필요하다면 성장용 기판(200)을 제거한 후에 제1도전형 반도체층(110)의 표면에 요철 패턴을 형성하는 단계를 수행할 수 있다(미도시). 제1도전형 반도체층(110)의 표면에 요철 패턴이 형성될 경우, 광 추출 효율을 증가시키는 효과를 얻을 수 있다. 요철 패턴의 형성은 포토리소그래피 법 등과 같은 공지의 방법을 통해 수행될 수 있다.
In addition, although not essential, if necessary, after removing the growth substrate 200, a step of forming an uneven pattern on the surface of the first conductive semiconductor layer 110 may be performed (not shown). When the uneven pattern is formed on the surface of the first conductive semiconductor layer 110, an effect of increasing light extraction efficiency may be obtained. The formation of the uneven pattern may be performed through a known method such as a photolithography method.

마지막으로, 도 3g에 도시된 바와 같이, 반도체 적층체의 일부를 식각하여, 제2전극층(160)을 일부 노출시킨다. 이때, 상기 식각은 식각 경계면이 곡면 형태가 되도록 하는 것을 그 특징으로 한다. 상기한 바와 같이, 식각 패턴이 다각형 형태일 경우에는 모서리 부분에서의 식각 속도가 직선 부분에서의 식각 속도보다 빨라, 모서리 부분만 과도한 식각이 일어날 수 있다. 그 결과, 도 4에 도시된 바와 같이, 모서리 부분에서 제2전극까지 식각되어 트랜치(점선 부분)가 발생할 수 있고, 이러한 트랜치의 발생은 발광 소자의 누설 특성에 악 영향을 미친다. 본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 식각 경계면의 패턴이 곡면 형태가 되도록 함으로써, 모든 지점에서 균일한 식각이 발생할 수 있도록 하였다.
Finally, as shown in FIG. 3G, a portion of the semiconductor laminate is etched to partially expose the second electrode layer 160. In this case, the etching is characterized in that the etching boundary surface is a curved shape. As described above, when the etching pattern has a polygonal shape, the etching speed at the corner portion is faster than the etching speed at the straight portion, and excessive etching may occur only at the edge portion. As a result, as shown in FIG. 4, a trench (dotted line) may be etched from the corner portion to the second electrode, and the generation of such a trench adversely affects the leakage characteristics of the light emitting device. The present invention is to solve such a problem, by making the pattern of the etch boundary surface to be curved, it was possible to produce a uniform etching at all points.

한편, 이를 위해 상기 제2전극층 노출 단계는, 예를 들면, 도 4에 도시된 바와 같이, 반도체 적층체 상에 식각 경계면이 곡면 형태를 갖도록 설계된 마스크를 이용하여 수행될 수 있다. 식각되는 영역의 형태는 마스크의 형태와 일치하므로, 상기와 같은 곡면 형상의 경계면을 갖는 노출 영역은 적층한 후, 반도체 적층체를 적층하면, 도 2에 도시된 바와 같은 노출 영역을 갖는 반도체 발광 소자를 제조할 수 있다.
Meanwhile, for this purpose, the exposing the second electrode layer may be performed using a mask designed to have a curved shape on the semiconductor stack, for example, as shown in FIG. 4. Since the shape of the region to be etched coincides with that of the mask, a semiconductor light emitting device having an exposed region as shown in FIG. Can be prepared.

한편, 도 5에는 도 3에 도시된 형태의 포토레지스트 마스크를 이용하여 건식 식각을 수행한 후에, 제2전극의 노출 영역을 촬영한 사진이 도시되어 있다. 도 5에 의해, 이 경우 전반적으로 균일한 식각이 발생하였으며, 과도한 식각에 의한 트랜치 등이 관찰되지 않음을 알 수 있다.
Meanwhile, FIG. 5 shows a photograph of an exposed area of the second electrode after dry etching using the photoresist mask of the type shown in FIG. 3. 5, it can be seen that in this case, an overall uniform etching occurred, and trenches due to excessive etching were not observed.

한편, 상기 제2전극층(160)의 노출 영역은, 제조 공정상의 편의를 위해 발광소자의 모서리 부분에 형성하는 것이 바람직하다.
On the other hand, the exposed region of the second electrode layer 160 is preferably formed in the corner portion of the light emitting device for convenience in the manufacturing process.

상기와 같은 과정을 통해 제2전극층(160)이 일부 노출되면, 상기 노출 영역에 외부 전원 장치와의 연결을 위한 전극 패드 등을 형성하는 공정을 추가로 실시할 수 있다.
When the second electrode layer 160 is partially exposed through the above process, a process of forming an electrode pad or the like for connection with an external power supply in the exposed area may be further performed.

100 : 발광구조물
110: 제1도전형 반도체층
115: 제1주면
116: 제2주면
120: 활성층
130: 제2도전형 반도체층
140: 제1절연층
140': 제2절연층
150: 제1전극층
160: 제2전극층
162: 전극연장층
164: 콘택층
170: 지지 기판
180: 노출 영역
190: 연결구
200: 성장용 기판
300: 마스크100: light emitting structure
110: first conductive semiconductor layer
115: first principal plane
116: second plane
120: active layer
130: second conductive semiconductor layer
140: first insulating layer
140 ': second insulating layer
150: first electrode layer
160: second electrode layer
162: electrode extension layer
164: contact layer
170: support substrate
180: exposed area
190: connector
200: growth substrate
300: mask

Claims (17)

서로 대향하는 제1 및 제2주면을 가지며, 각각 상기 제1및 제2주면을 제공하는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체;
상기 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역에 연결된 적어도 하나의 연결구;
상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1도전형 반도체층의 일 영역에 상기 연결구를 통해 연결된 제1전극층;
상기 제2도전형 반도체층에 연결되도록 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 반도체 적층체와 곡선인 경계를 가지면서 그 외부로 연장된 노출 영역을 갖는 제2전극층;
상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층; 및
상기 제1및 제2전극층과 상기 절연층을 사이에 두고, 상기 반도체 적층체의 제2주면에 제공되는 상기 지지기판을 포함하는 반도체 발광 소자.
A semiconductor laminate having first and second major surfaces facing each other and having first and second conductive semiconductor layers respectively providing the first and second major surfaces and an active layer formed therebetween;
At least one connector connected to a region of the first conductive semiconductor layer from the second main surface to the active layer;
A first electrode layer formed on a second main surface of the semiconductor laminate and connected to one region of the first conductive semiconductor layer through the connector;
A second electrode layer formed on the second main surface of the semiconductor laminate so as to be connected to the second conductive semiconductor layer, the second electrode layer having a curved boundary with the semiconductor laminate and extending outwardly thereof;
An insulating layer formed on a second main surface of the semiconductor laminate and electrically separating the first and second electrode layers; And
And the support substrate provided on the second main surface of the semiconductor laminate with the first and second electrode layers and the insulating layer interposed therebetween.
제1항에 있어서,
상기 적어도 하나의 연결구는 복수의 연결구인 반도체 발광 소자.
The method of claim 1,
And the at least one connector is a plurality of connectors.
제1항에 있어서,
상기 절연층은, 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층과,
상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 포함하는 반도체 발광 소자.
The method of claim 1,
The insulating layer is formed on a second main surface of the semiconductor laminate and has a first insulating layer having an open area defining electrode formation regions of the first and second conductive semiconductor layers;
And a second insulating layer formed on the second electrode layer to electrically insulate the first electrode layer.
제3항에 있어서,
상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층과,
상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 포함하는 반도체 발광 소자.
The method of claim 3,
The second electrode layer is an ohmic contact layer formed on the surface of the second conductive semiconductor layer exposed to the open region of the first insulating layer;
And an electrode extension layer formed on the ohmic contact layer and providing the exposed area.
제1항에 있어서,
상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 반도체 발광 소자.
The method of claim 1,
The insulating layer is a semiconductor light emitting device comprising at least one member selected from the group consisting of SiO 2 , SiN, TiO 2 and AlN.
제1항에 있어서,
상기 제2전극층의 노출 영역은 상기 반도체 발광 소자의 모서리에 형성되는 반도체 발광 소자.
The method of claim 1,
The exposed area of the second electrode layer is a semiconductor light emitting device formed on the corner of the semiconductor light emitting device.
제1항에 있어서,
상기 지지 기판은 도전성 기판인 반도체 발광 소자.
The method of claim 1,
The support substrate is a semiconductor light emitting device that is a conductive substrate.
성장 기판 상에 순차적으로 성장된 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 반도체 적층체를 마련하는 단계- 여기서, 상기 반도체 적층체는 서로 대향하면서 각각 상기 제1 및 제2도전형 반도체층에 의해 제공되는 제1 및 제2주면을 가짐;
상기 반도체 적층체의 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역까지 연장된 적어도 하나의 연결구를 형성하는 단계;
상기 반도체 적층체의 제2주면에 상기 연결구를 통해 상기 제1도전형 반도체층의 일 영역에 연결된 제1전극층과, 상기 제2도전형 반도체층에 연결된 제2전극층 및, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층을 형성하는 단계;
상기 반도체 적층체의 제2주면 상에 지지기판을 형성하고, 상기 반도체 적층체의 제1주면으로부터 상기 성장 기판을 제거하는 단계; 및
상기 제2전극층의 노출 영역을 형성하되, 상기 반도체 적층체와 경계가 곡선을 이루도록 상기 반도체 적층체를 부분적으로 제거하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
Providing a semiconductor laminate including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially grown on a growth substrate, wherein the semiconductor laminates face each other and are respectively the first and the first Having first and second major surfaces provided by the biconductive semiconductor layer;
Forming at least one connector extending from the second main surface of the semiconductor laminate to the region of the first conductive semiconductor layer through the active layer;
A first electrode layer connected to a region of the first conductive semiconductor layer through the connector on the second main surface of the semiconductor laminate, a second electrode layer connected to the second conductive semiconductor layer, and the first and second electrodes Forming an insulating layer that electrically separates the electrode layer;
Forming a support substrate on a second main surface of the semiconductor laminate, and removing the growth substrate from the first main surface of the semiconductor laminate; And
Forming an exposed region of the second electrode layer, and partially removing the semiconductor laminate such that the boundary with the semiconductor laminate is curved.
제8항에 있어서,
상기 적어도 하나의 연결구는 복수의 연결구인 반도체 발광 소자의 제조 방법.
The method of claim 8,
The at least one connector is a plurality of connectors manufacturing method of a semiconductor light emitting device.
제9항에 있어서,
상기 연결구는 상기 반도체 적층체를 메사 식각을 통해 부분적으로 제거하여 형성되는 반도체 발광 소자의 제조 방법.
10. The method of claim 9,
The connector is formed by partially removing the semiconductor laminate through mesa etching.
제8항에 있어서, 상기 절연층을 형성하는 단계는,
상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층을 형성하는 단계, 및
상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
The method of claim 8, wherein the forming of the insulating layer,
Forming a first insulating layer formed on a second main surface of the semiconductor laminate, the first insulating layer having an open region defining electrode forming regions of the first and second conductive semiconductor layers, and
Forming a second insulating layer formed on the second electrode layer to electrically insulate the first electrode layer.
제11항에 있어서, 상기 제2전극층을 형성하는 단계는,
상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층을 형성하는 단계, 및
상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
The method of claim 11, wherein forming the second electrode layer comprises:
Forming an ohmic contact layer formed on a surface of the second conductive semiconductor layer exposed to the open region of the first insulating layer, and
And forming an electrode extension layer formed on the ohmic contact layer and providing the exposed area.
제8항에 있어서,
상기 지지 기판은 도전성 기판인 반도체 발광 소자의 제조 방법.
The method of claim 8,
The support substrate is a method of manufacturing a semiconductor light emitting device is a conductive substrate.
제8항에 있어서,
상기 제2전극의 노출 영역을 형성하는 단계는 식각 경계면이 곡면 형태를 갖도록 설계된 포토레지스트 마스크를 이용하여 수행되는 반도체 발광 소자의 제조 방법.
The method of claim 8,
The forming of the exposed region of the second electrode is performed using a photoresist mask designed such that the etching interface has a curved shape.
제8항에 있어서,
상기 제2전극의 노출 영역을 형성하는 단계는 건식 식각으로 수행되며, 상기 절연층에서 식각이 종료되는 반도체 발광 소자의 제조 방법.
The method of claim 8,
The forming of the exposed region of the second electrode is performed by dry etching, and the etching of the insulating layer is completed.
제8항에 있어서,
상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 반도체 발광 소자의 제조 방법.
The method of claim 8,
The insulating layer is a method of manufacturing a semiconductor light emitting device comprising at least one member selected from the group consisting of SiO 2 , SiN, TiO 2 and AlN.
제8항에 있어서,
상기 제2전극의 노출 영역은 상기 반도체 발광소자의 모서리에 형성되는 반도체 발광 소자의 제조 방법.The method of claim 8,
The exposed region of the second electrode is formed in the corner of the semiconductor light emitting device manufacturing method of the semiconductor light emitting device.
KR1020100002776A 2010-01-12 2010-01-12 Semiconductor light emitting diod and method for manufacturing the same KR20110082865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100002776A KR20110082865A (en) 2010-01-12 2010-01-12 Semiconductor light emitting diod and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002776A KR20110082865A (en) 2010-01-12 2010-01-12 Semiconductor light emitting diod and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20110082865A true KR20110082865A (en) 2011-07-20

Family

ID=44920701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002776A KR20110082865A (en) 2010-01-12 2010-01-12 Semiconductor light emitting diod and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20110082865A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017007246A1 (en) * 2015-07-09 2017-01-12 엘지이노텍(주) Light-emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017007246A1 (en) * 2015-07-09 2017-01-12 엘지이노텍(주) Light-emitting diode
US10629779B2 (en) 2015-07-09 2020-04-21 Lg Innotek Co., Ltd. Light-emitting diode

Similar Documents

Publication Publication Date Title
US8242509B2 (en) Light emitting device
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
KR101978968B1 (en) Semiconductor light emitting device and light emitting apparatus
JP5932851B2 (en) LED structure and method for forming the same
JP2006310785A (en) Light emitting diode for suppressing lateral current and manufacturing method thereof
US20130015465A1 (en) Nitride semiconductor light-emitting device
JPH08330631A (en) Light-emitting semiconductor element and its manufacture
TW201547058A (en) Light emitting diode and method of fabricating the same
TWI437737B (en) Light emitting diode structure and method for manufacturing the same
TW200935626A (en) Light emitting diode and method for manufactring the same
KR101719623B1 (en) Light emitting diode
KR101106139B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR20150012538A (en) Method of fabricating light emitting device
KR20130097363A (en) Light emitting device and manufacturing method thereof
TWI479684B (en) Solid state lighting devices with reduced dimensions and methods of manufacturing
KR101525913B1 (en) Verticle light emitting diodes and its fabricating method
KR20110085726A (en) Semiconductor light emitting device and manufacturing method of the same
TW201310706A (en) Light-emitting diode structure and method for manufacturing the same
KR101411256B1 (en) Semiconductor light emitting device and manufacturing method thereof
JP2010165983A (en) Light-emitting chip integrated device and method for manufacturing the same
KR20110043823A (en) Semiconductor light emitting device
KR101772815B1 (en) The High Efficiency Ga-polar Vertical Light Emitting Diode and The Fabrication Method Of The Same
KR20110082865A (en) Semiconductor light emitting diod and method for manufacturing the same
KR20120046374A (en) Light emitting device
KR100644215B1 (en) Luminous device and the method therefor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination