KR101456943B1 - 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판 - Google Patents

전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판 Download PDF

Info

Publication number
KR101456943B1
KR101456943B1 KR1020140043571A KR20140043571A KR101456943B1 KR 101456943 B1 KR101456943 B1 KR 101456943B1 KR 1020140043571 A KR1020140043571 A KR 1020140043571A KR 20140043571 A KR20140043571 A KR 20140043571A KR 101456943 B1 KR101456943 B1 KR 101456943B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive ink
circuit board
printed circuit
particles
Prior art date
Application number
KR1020140043571A
Other languages
English (en)
Inventor
김상규
박효규
조돈휘
Original Assignee
(주)디에이치씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)디에이치씨 filed Critical (주)디에이치씨
Priority to KR1020140043571A priority Critical patent/KR101456943B1/ko
Application granted granted Critical
Publication of KR101456943B1 publication Critical patent/KR101456943B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전도성 잉크를 이용하는 것에 의해 회로 설계가 용이할 뿐만 아니라, 회로패턴과 기판 간의 접착력을 향상시킬 수 있는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판에 대하여 개시한다.
본 발명에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 기판 몸체; 및 상기 기판 몸체의 제1 면 및 제2 면 중 적어도 하나 이상에 형성된 회로패턴;을 포함하며, 상기 회로패턴은 제1 전도성 입자와 상기 제1 전도성 입자의 표면을 캡핑하는 제1 고분자 물질층을 갖는 제1 전도성 잉크층과, 상기 제1 전도성 잉크층 상에 적층 형성되며, 제2 전도성 입자와 상기 제2 전도성 입자의 표면을 캡핑하는 제2 고분자 물질층을 갖는 제2 전도성 잉크층을 포함하고, 상기 제1 및 제2 전도성 입자 각각은 직경이 상이한 입자들이 랜덤하게 분산 배치된 것을 특징으로 한다.

Description

전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판{PRINTED CIRCUIT BOARD HAVING CIRTCUIT PATTERN OF MULTI-LAYER STRUCTURE USING CONDUCTIVE INK}
본 발명은 다층 구조의 회로패턴을 갖는 인쇄회로기판에 관한 것으로, 보다 상세하게는 전도성 잉크를 이용하는 것에 의해 회로 설계가 용이할 뿐만 아니라, 회로패턴과 기판 간의 접착력을 향상시킬 수 있는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판에 관한 것이다.
최근, 전자제품의 소형화, 박판화, 고밀도화, 패키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 미세패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있다.
따라서, 인쇄회로기판의 미세 회로패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층 구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. 또한, 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고 난이도의 기술을 요하게 된다.
인쇄회로기판에는 절연기판의 한쪽 면에만 회로패턴을 형성한 단면 PCB, 양쪽 면에 회로패턴을 형성한 양면 PCB 및 다층의 회로패턴이 적층된 다층 인쇄회로기판(Multi Layered Board : MLB)가 있다.
종래에는 부품 소자들이 단순하고 회로패턴의 설계도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로패턴의 설계가 복잡하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하고 있다.
이러한 인쇄회로기판(printed circuit board, PCB)은 수지필름에 전체적으로 동박이 부착되어 연성동박적층판(flexible copper clad laminate, FCCL) 또는 동박적층판(copper clad laminate, CCL)을 리소그라피(lithography) 공정을 통하여 부분적으로 식각하여 원하는 배선만 남기는 일련의 공정을 수행하여 회로패턴을 형성하고 있다.
그러나, 반도체 공정에 사용되는 공정으로 회로를 제작하기 위한 포토마스크를 비롯한, 포토레지스터 도포장비, 노광장비, 에칭장비, 세정장비, 건조장치 등 고가의 장비와 일련의 복잡하고, 제조비용이 높은 공정을 수행하여야 한다는 문제점이 있었다.
이러한 문제를 해결하기 위해, 신뢰성 있는 회로패턴을 형성하기 위한 다양한 노력들이 시도되어 왔다. 그 중 하나로, 회로패턴과 기판 간의 접착력을 강화하기 위해 기판의 표면거칠기(surface roughness)를 증가시킴으로써 회로패턴과 기판 간의 접촉면적을 증가시키고 있으나, 이 경우 기판의 표면거칠기의 증가로 회로패턴이 기재의 표면거칠기에 의해 불균일해져 접착력이 오히려 감소하는 문제가 있다.
관련 선행문헌으로는 대한민국 공개특허공보 제10-2010-0030071호(2010.03.18. 공개)가 있으며, 상기 문헌에는 인쇄회로기판 및 그 제조 방법이 기재되어 있다.
본 발명의 목적은 전도성 잉크를 이용하는 것에 의해 회로 설계가 용이할 뿐만 아니라, 회로패턴과 기판 간의 접착력을 향상시킬 수 있는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 기판 몸체; 및 상기 기판 몸체의 제1 면 및 제2 면 중 적어도 하나 이상에 형성된 회로패턴;을 포함하며, 상기 회로패턴은 제1 전도성 입자와 상기 제1 전도성 입자의 표면을 캡핑하는 제1 고분자 물질층을 갖는 제1 전도성 잉크층과, 상기 제1 전도성 잉크층 상에 적층 형성되며, 제2 전도성 입자와 상기 제2 전도성 입자의 표면을 캡핑하는 제2 고분자 물질층을 갖는 제2 전도성 잉크층을 포함하고, 상기 제1 및 제2 전도성 입자 각각은 직경이 상이한 입자들이 랜덤하게 분산 배치된 것을 특징으로 한다.
이때, 상기 제1 및 제2 고분자 물질층 각각은 시아네이트 에스테르 수지(cyanate ester resin), 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), PVA(polyvinyl alcohol), PVB(polyvinyl butyral) 및 아크릴계열 수지 중 선택된 1종 이상의 재질로 형성된다.
상기 제1 및 제2 전도성 입자 각각은 구리(Cu), 은(Ag), 크롬(Cr), 티타늄(Ti), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al) 및 니켈(Ni) 중 1종 이상을 포함한다.
또한, 상기 인쇄회로기판은 상기 제1 전도성 잉크층 및 제2 전도성 잉크층 사이에 개재되어, 상기 제1 및 제2 전도성 잉크층의 부착력을 강화하기 위한 전도성 접착 부재를 더 포함할 수 있다.
이때, 상기 전도성 접착 부재는 10 ~ 50㎛의 두께를 갖는다.
이러한 전도성 접착 부재는 전도성 접착제와, 상기 전도성 접착제에 함침된 무기필러를 포함한다.
상기 전도성 접착제는 TIM(thermal interface material)을 포함하고, 상기 무기 필러는 Al2O3, AlN, SiC, TiO2 및 실리카(Silica) 중 선택된 1종 이상을 포함한다. 또한, 상기 무기 필러는 100nm ~ 15㎛의 평균 직경을 갖는 것이 바람직하다.
상기 제1 및 제2 전도성 입자 각각은 서로 상이한 직경을 갖는 2 ~ 6개의 전도성 입자들로 이루어지되, 최대 직경과 최소 직경의 크기가 1 : 4 ~ 1 : 6의 비율을 갖는 것이 바람직하다.
본 발명에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 직경이 상이한 입자들로 이루어진 제1 및 제2 전도성 입자를 이용하여 큰 입자들 사이로 작은 입자가 충진되는데 기인하여 충진밀도를 향상시킴으로써, 기존의 구리로 형성된 회로패턴과 유사한 전기전도도를 가질 수 있다.
또한, 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 제1 및 제2 전도성 잉크층의 사이에 전도성 접착제에 무기필러가 함침된 전도성 접착 부재를 개재함으로써, 제1 및 제2 전도성 잉크층 간의 전기전도도 및 부착력을 강화하여 회로패턴의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판을 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 나타낸 단면도이다.
도 3은 도 2의 A 부분을 확대하여 나타낸 단면도이다.
도 4는 도 2의 제1 전도성 잉크층의 일부를 확대하여 나타낸 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판을 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 나타낸 단면도이며, 도 3은 도 2의 A 부분을 확대하여 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 도시된 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판(100)은 기판 몸체(120) 및 회로패턴(160)을 포함한다.
기판 몸체(120)는 제1 면(120a) 및 제1 면(120a)에 반대되는 제2 면(120b)을 갖는다. 이때, 기판 몸체(120)는 제1 면(120a)에 형성된 접속단자(124) 및 제2 면(120b)에 형성된 볼랜드(126)를 구비한다. 이러한 기판 몸체(120)의 재질로는 PET 필름, 폴리카보네이트 필름, 폴리이미드 필름 등에서 선택될 수 있으나, 이는 예시적인 것에 불과하며, 절연성을 갖는 것이라면 다양하게 적용될 수 있다.
회로패턴(160)은 기판 몸체(120)의 제1 면(120a) 및 제2 면(120b) 중 적어도 하나 이상에 형성된다.
이러한 회로패턴(160)은 제1 전도성 입자(142)와 제1 전도성 입자(142)의 표면을 캡핑하는 제1 고분자 물질층(144)을 갖는 제1 전도성 잉크층(140)과, 제1 전도성 잉크층(140) 상에 적층 형성되며, 제2 전도성 입자(152)와 제2 전도성 입자(152)의 표면을 캡핑하는 제2 고분자 물질층(154)을 갖는 제2 전도성 잉크층(150)을 갖는다.
제1 및 제2 고분자 물질층(144, 154) 각각은 시아네이트 에스테르 수지(cyanate ester resin), 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), PVA(polyvinyl alcohol), PVB(polyvinyl butyral), 아크릴계열 수지 등에서 선택된 1종 이상의 재질로 형성된다.
제1 및 제2 전도성 입자(142, 152) 각각은 구리(Cu), 은(Ag), 크롬(Cr), 티타늄(Ti), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al), 니켈(Ni) 등에서 선택된 1종 이상을 포함한다.
이때, 고분자 물질이 전도성 입자 표면에 흡착되는 메커니즘은 공유결합, 수소 결합 또는 반데르 발스 상호작용 등이 있다. 특히, PVP와 같은 수용성 고분자의 경우, PVP의 극성기와 전하를 띄고 분산되어 있는 나노 전도성 입자 콜로이드 표면과의 정전기적 결합에 의해 흡착이 이루어질 수 있다. 그러나, 흡착 메커니즘은 이에 한정되는 것은 아니며, 전도성 입자 표면에 고분자 물질이 어떤 기작에 의해서든 흡착되어 고정되면 된다.
제1 및 제2 고분자 물질층(144, 154) 각각은 제1 및 제2 전도성 잉크층(140, 150) 전체 중량의 5 ~ 20 중량%로 첨가되는 것이 바람직하다. 제1 및 제2 고분자 물질층(144, 154)의 첨가량이 제1 및 제2 전도성 잉크층(140, 150) 전체 중량의 5 중량% 미만으로 각각 첨가될 경우, 제1 및 제2 전도성 잉크층(140, 150)의 매칭(matching)성이 저하될 수 있다. 반대로, 제1 및 제2 고분자 물질층(144, 154)의 첨가량이 제1 및 제2 전도성 잉크층(140, 150) 전체 중량의 20 중량%를 초과할 경우에는 전기전도성이 저하되는 문제가 있다.
한편, 도 4는 도 2의 제1 전도성 잉크층의 일부를 확대하여 나타낸 평면도로, 도 2와 연계하여 설명하도록 한다.
도 2 및 도 4를 참조하면, 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판(100)은 기판 몸체(120) 및 회로패턴(160)과 더불어, 전도성 접착 부재(180)를 더 포함한다.
전도성 접착 부재(180)는 제1 전도성 잉크층(140) 및 제2 전도성 잉크층(150) 사이에 개재되어, 제1 및 제2 전도성 잉크층(140, 150)의 부착력을 강화하는 역할을 한다.
이러한 전도성 접착 부재(180)는 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 전도성 접착 부재(180)의 두께가 10㎛ 미만일 경우에는 그 두께가 너무 얇은 관계로 적정 수준 이상의 접착력을 확보하는 것이 어려워 제1 전도성 잉크층(140)과 제2 전도성 잉크층(150) 간의 접합력 향상 효과가 미미할 수 있다. 반대로, 전도성 접착 부재(180)의 두께가 50㎛를 초과할 경우에는 과도한 접착제의 사용으로 인해 전기전도성이 저하될 우려가 크다.
이때, 전도성 접착 부재(180)는 전도성 접착제 및 전도성 접착제에 함침된 무기필러를 포함한다.
전도성 접착제로는 TIM(thermal interface material)을 이용하는 것이 바람직한데, 이는 제1 전도성 잉크층(140)과 제2 전도성 잉크층(150) 간의 전기적 도통을 유지하면서도 제1 전도성 잉크층(140)과 제2 전도성 잉크층(150) 간의 접합력을 강화하기 위함이다.
무기 필러는 Al2O3, AlN, SiC, TiO2, 실리카(Silica) 등에서 선택된 1종 이상을 포함한다. 이때, 무기 필러는 100nm ~ 15㎛의 평균 직경을 갖는 것을 이용하는 것이 바람직하다. 무기 필러의 평균 직경이 100nm 미만일 경우에는 그 크기가 미세화됨에 따라 입자의 분산성의 문제로 인해 부착력이 저하되는 문제가 있다. 반대로, 무기 필러의 평균 직경이 15㎛를 초과할 경우에는 열 저항을 상승시킬 우려가 크다.
특히, 제1 전도성 입자(142) 및 제2 전도성 입자(152) 각각은 직경이 상이한 입자들을 이용하는 것이 바람직하며, 복수의 제1 및 제2 전도성 입자(142, 152)들은 램덤하게 분산 배치될 수 있다. 이와 같이, 제1 및 제2 전도성 입자(142, 152) 각각을 직경이 상이한 입자를 이용할 경우, 큰 입자들 사이로 작은 입자가 충진되는데 기인하여 충진밀도를 향상시킬 수 있게 되며, 이 결과 기판 몸체(120)와 회로패턴(160) 간의 접합력을 보다 강화할 수 있게 된다.
도 4에서는 제1 직경을 갖는 제1-1 전도성 입자(142a)들 사이의 빈 공간에 제1 직경보다 작은 제2 직경을 갖는 제1-2 전도성 입자(142b) 및 제2 직경보다 작은 제3 직경을 갖는 제1-3 전도성 입자(142c)가 각각 충진된 것을 일 예로 나타내었다.
즉, 도면으로 도시하지는 않았지만, 제1 및 제2 전도성 입자(142, 152)는 서로 상이한 직경을 갖는 3 ~ 6개의 전도성 입자들로 이루어질 수 있다. 이때, 제1 전도성 입자(142)와 제2 전도성 입자(152) 각각의 최대 직경과 최소 직경의 크기가 1 : 4 ~ 1 : 6의 비율을 갖는 것이 바람직하다. 이와 같이, 최대 직경과 최소 직경의 크기 비율을 1 : 4 ~ 1 : 6으로 설계할 경우, 큰 직경을 갖는 전도성 입자들의 사이로 작은 직경을 갖는 전도성 입자들이 채워질 수 있다.
전술한 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 직경이 상이한 입자들로 이루어진 제1 및 제2 전도성 입자를 이용하여 큰 입자들 사이로 작은 입자가 충진되는데 기인하여 충진밀도를 향상시킴으로써, 기판 몸체와 회로패턴 간의 접착력을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판은 제1 및 제2 전도성 잉크층의 사이에 전도성 접착제에 무기필러가 함침된 전도성 접착 부재를 개재함으로써, 제1 및 제2 전도성 잉크층 간의 전기전도도 및 부착력을 강화하여 회로패턴의 신뢰성을 향상시킬 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 인쇄회로기판 120 : 기판 몸체
120a : 제1 면 120b : 제2 면
124 : 접속단자 126 : 볼랜드
140 : 제1 전도성 잉크층 142 : 제1 전도성 입자
144 : 제1 고분자 물질층 150 : 제2 전도성 잉크층
152 : 제2 전도성 입자 154 : 제2 고분자 물질층
160 : 회로패턴 180 : 전도성 접착 부재

Claims (10)

  1. 기판 몸체;
    상기 기판 몸체의 제1 면 및 제2 면 중 적어도 하나 이상에 형성되되, 제1 전도성 입자와 상기 제1 전도성 입자의 표면을 캡핑하는 제1 고분자 물질층을 갖는 제1 전도성 잉크층과, 상기 제1 전도성 잉크층 상에 적층 형성되며, 제2 전도성 입자와 상기 제2 전도성 입자의 표면을 캡핑하는 제2 고분자 물질층을 갖는 제2 전도성 잉크층을 갖는 회로패턴; 및
    상기 제1 전도성 잉크층 및 제2 전도성 잉크층 사이에 개재되어, 상기 제1 및 제2 전도성 잉크층의 부착력을 강화하며, 10 ~ 50㎛의 두께를 갖는 전도성 접착 부재;를 포함하며,
    상기 제1 및 제2 전도성 입자 각각은 직경이 상이한 입자들이 랜덤하게 분산 배치되며, 상기 제1 및 제2 전도성 입자 각각은 서로 상이한 직경을 갖는 3 ~ 6개의 전도성 입자들로 이루어지되, 최대 직경과 최소 직경의 크기가 1 : 4 ~ 1 : 6의 비율을 가지며,
    상기 제1 및 제2 고분자 물질층 각각은 상기 제1 및 제2 전도성 잉크층 전체 중량의 5 ~ 20 중량%로 첨가되는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 및 제2 고분자 물질층 각각은
    시아네이트 에스테르 수지(cyanate ester resin), 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), PVA(polyvinyl alcohol), PVB(polyvinyl butyral) 및 아크릴계열 수지 중 선택된 1종 이상의 재질로 형성된 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 및 제2 전도성 입자 각각은
    구리(Cu), 은(Ag), 크롬(Cr), 티타늄(Ti), 팔라듐(Pb), 아연(Zn), 주석(Sn), 납(P), 인듐(In), 알루미늄(Al) 및 니켈(Ni) 중 1종 이상을 포함하는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 전도성 접착 부재는
    전도성 접착제와,
    상기 전도성 접착제에 함침된 무기필러를 포함하는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 전도성 접착제는
    TIM(thermal interface material)을 포함하는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  8. 제6항에 있어서,
    상기 무기 필러는
    Al2O3, AlN, SiC, TiO2 및 실리카(Silica) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  9. 제6항에 있어서,
    상기 무기 필러는
    100nm ~ 15㎛의 평균 직경을 갖는 것을 특징으로 하는 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판.
  10. 삭제
KR1020140043571A 2014-04-11 2014-04-11 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판 KR101456943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140043571A KR101456943B1 (ko) 2014-04-11 2014-04-11 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140043571A KR101456943B1 (ko) 2014-04-11 2014-04-11 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR101456943B1 true KR101456943B1 (ko) 2014-11-04

Family

ID=52289164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140043571A KR101456943B1 (ko) 2014-04-11 2014-04-11 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101456943B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080080782A (ko) * 2007-03-02 2008-09-05 삼성전기주식회사 전자소자 패키지 및 그 제조방법
KR20100009309A (ko) * 2008-07-18 2010-01-27 삼성전자주식회사 전극 패턴 형성 방법 및 이에 사용되는 전도성 잉크 조성물
KR20100015192A (ko) * 2008-08-04 2010-02-12 삼성전기주식회사 인쇄회로기판 제조방법
JP2014024949A (ja) * 2012-07-26 2014-02-06 Hitachi Chemical Co Ltd 回路接続用接着剤、回路部材の接続構造体及び太陽電池モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080080782A (ko) * 2007-03-02 2008-09-05 삼성전기주식회사 전자소자 패키지 및 그 제조방법
KR20100009309A (ko) * 2008-07-18 2010-01-27 삼성전자주식회사 전극 패턴 형성 방법 및 이에 사용되는 전도성 잉크 조성물
KR20100015192A (ko) * 2008-08-04 2010-02-12 삼성전기주식회사 인쇄회로기판 제조방법
JP2014024949A (ja) * 2012-07-26 2014-02-06 Hitachi Chemical Co Ltd 回路接続用接着剤、回路部材の接続構造体及び太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102192143B1 (ko) 2019-06-28 2020-12-16 황준석 니켈실버 시트를 이용한 터치감응형 표시장치의 투명 연성회로기판 제조방법 및 이로부터 제조된 투명 연성회로기판

Similar Documents

Publication Publication Date Title
US20170250141A1 (en) Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
US9538642B2 (en) Wiring board and method for manufacturing the same
US9743533B2 (en) Method for manufacturing rigid-flexible printed circuit board
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP6747063B2 (ja) ガラス回路基板
TWI784881B (zh) 印刷電路板
KR20140125458A (ko) 프린트 배선판용 쉴드 필름 및 프린트 배선판
JP2014112576A (ja) シールドフィルム
JP2009170753A (ja) 多層プリント配線板とこれを用いた実装体
US20210176854A1 (en) Multilayer printed wiring board, multilayer metal-clad laminated board, and resin-coated metal foil
JP4963981B2 (ja) フレキシブルプリント配線板
KR20110028951A (ko) 인쇄회로기판 및 그의 제조방법
CN102300417B (zh) 电子元件埋入式电路板及其制造方法
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR101456943B1 (ko) 전도성 잉크를 이용한 다층 구조의 회로패턴을 갖는 인쇄회로기판
CN110691459A (zh) 利用防焊限定开窗形成连接端子的电路板结构
CN113196890B (zh) 印刷电路板
CN108605416B (zh) 多层印刷线路板和多层覆金属层压板
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2015005717A (ja) 硬軟性印刷回路基板及びその製造方法
KR100516716B1 (ko) 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법
KR20150017591A (ko) Ito를 이용한 연성 회로 기판 및 그 제조 방법
JP7520855B2 (ja) 回路基板
TWI391053B (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee