KR101449250B1 - 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ - Google Patents

롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ Download PDF

Info

Publication number
KR101449250B1
KR101449250B1 KR1020130022694A KR20130022694A KR101449250B1 KR 101449250 B1 KR101449250 B1 KR 101449250B1 KR 1020130022694 A KR1020130022694 A KR 1020130022694A KR 20130022694 A KR20130022694 A KR 20130022694A KR 101449250 B1 KR101449250 B1 KR 101449250B1
Authority
KR
South Korea
Prior art keywords
vlsi
substrate
plastic sheet
flexible
unit
Prior art date
Application number
KR1020130022694A
Other languages
English (en)
Other versions
KR20140108872A (ko
Inventor
이건재
황건태
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020130022694A priority Critical patent/KR101449250B1/ko
Publication of KR20140108872A publication Critical patent/KR20140108872A/ko
Application granted granted Critical
Publication of KR101449250B1 publication Critical patent/KR101449250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

롤러를 이용한 플렉서블 VLSI 제조방법으로, 기판 상에 제조된 복수 개의 VLSI 상에 하나의 고정 기판을 접착시키는 단계; 상기 복수 개의 VLSI 사이로 상기 고정 기판 및 기판을 절단하여 복수 개의 단위 VLSI를 제조하는 단계; 상기 제조된 복수 개의 단위 VLSI 상의 고정기판을 플라스틱 시트에 접착시키는 단계; 및 상기 플라스틱 시트를 롤러로 이송시킴으로써 단위 VLSI 소자를 또 다른 플라스틱 시트로 접착시키는 단계를 포함하는 것을 특징으로 하는, 롤러를 이용한 플렉서블 VLSI 제조방법이 제공된다.

Description

롤러를 이용한 플렉서블 ＶＬＳＩ 제조방법 및 이에 의하여 제조된 플렉서블 ＶＬＳＩ{Method for manufacturing flexible VLSI using rollers and flexible VLSI manufactured by the same}
본 발명은 롤러를 이용한 플렉서블VLSI 제조방법 및 이에 의하여 제조된 플렉서블 VLSI에 관한 것으로, 보다 상세하게는 롤러를 이용한 플렉서블VLSI 제조방법 및 이에 의하여 제조된 플렉서블 VLSI에 관한 것이다.
초고밀도 집적회로(Very-large-scale integration; 이하 VLSI)는 IC(집적회로)?LSI(고밀도집적회로)로 발전되어 온 전자회로부품의 소형 경량화를 더욱 진전시킨 회로를 일반적으로 지칭한다.
일반적인 VLSI는 실리콘 기판상에 경량화, 소형화시킨 트랜지스터, 커패시터와 같은 전자소자를 다수 개 제조하는 방식으로 제조된다. 특히 고온 또는 극심한 조건을 수반하는 반도체 공정에 의하여 소자가 제조되므로, 하부 기판 또한 실리콘 등과 같이 기판에서만 VLSI가 제조되었다. 하지만, 실리콘 기판이 가지는 한계, 즉, 딱딱한 기판 특성 등에 의하여 VLSI의 응용범위는 고정된 기재로만 한정되는 문제가 있다.
이와 달리, 다양한 생활환경 내에서 편리하게 사용가능한플렉서블 전자소자에 대한 요구가 증가되고 있다. 이에 따라서 플렉서블 VLSI 소자를 실현시키기 위하여 다방면에서 연구가 진행되고 있다. 이 중 하나는 인쇄 가능한 마이크로스트럭쳐 반도체 (μs-Sc)를 이용하는 것을, 2004년에 일리노이 공대에서 발명되었다. (Appl. Phys. Lett. 84, 5398, 2004, 종래기술 1)
상기 종래기술 1은 소자 성능이 뛰어난 단결정 실리콘을 벌크 실리콘 기판으로부터 직접 뜯어낸 후 마이크로스트럭쳐 반도체 소프트 리소그래피를 이용, 플렉서블 기판에 이를 전사(transfer)시키는 기술이다. 단결정마이크로스트럭쳐 반도체를 플라스틱 시트에 전사하여 만든 소자는 현재까지 존재하는 플렉서블 전자소자 중 가장 뛰어난 전기적 성능(유효 이동도 > 500cm2/V□s)을 보여주고 있다(IEEE Electron Device Lett., 27, 460, 2006).
상기 종래기술 1을 보다 상세히 설명하며, 종래기술 1은 마이크로스트럭쳐 반도체를 아령모양으로 디자인하고, 그 하부면을식각하여, 지지축을 만들어주고, 다시 요철모양의 PDMS 스탬프를 이용해 뜯어냄으로써 원하는 위치의 마이크로스트럭쳐 반도체만을 선택적으로 전사한다. 상기 종래 기술 1은 선택적 전사를 사용함으로써 플라스틱 시트의 원하는 위치에 소자를 만들 수 있을 뿐만 아니라, 전사 후 SOI기판에 전사되지 않고, 남아있는 마이크로스트럭쳐 반도체를 추후 필요한 곳에 전사하여 사용할 수 있으므로, 공정비 절감 또한 가능하다는 장점이 있다. 하지만 선택적 전사할 때 요철모양의 PDMS 스탬프를 사용하여 함으로써 PDMS의 고유특성으로 인해 요처(凹處)부분이 내려 앉는 새깅효과(Sagging effect)가 발생되어 원하지 않은 마이크로스트럭쳐 반도체까지 부착되어 함께 떨어져 나오는 문제점이 발생한다. 이뿐만이 아니라 전사 시 PDMS에서 수축이나 이완이 발생되어 실리콘 기판 위의 마이크로스트럭쳐 반도체와 PDMS 스탬프 사이에 정밀한 정렬이 힘들다는 단점 또한 존재한다. 더 나아가, 식각액의 침투가 제한되므로, 대면적의 소자를 제조하는 데에는 그 한계가 있다.
또한 이상 설명한 다양한 방식의 플렉서블 소자 제조방법은 개별 기판에서 개별적으로 소자를 모두 분리한 후, 플렉서블 기판에 전사시켜야 하므로 대량생산에 적합하지 않다는 문제 또한 있다.
따라서, 본 발명이 해결하고자 하는 과제는, 대량 생산이 가능한 플렉서블 VLSI 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 롤러를 이용한 플렉서블 VLSI 제조방법으로, 기판 상에 제조된 복수 개의 VLSI 상에 하나의 고정 기판을 접착시키는 단계; 상기 복수 개의 VLSI 사이로 상기 고정 기판 및 기판을 절단하여 복수 개의 단위 VLSI를 제조하는 단계; 상기 제조된 복수 개의 단위 VLSI 상의 고정기판을 플라스틱 시트에 접착시키는 단계; 및 상기 플라스틱 시트를롤러로 이송시킴으로써 단위 VLSI 소자를 또 다른 플라스틱 시트로 접착시키는 단계를 포함하는 것을 특징으로 하는, 롤러를 이용한 플렉서블 VLSI 제조방법을 제공한다.
본 발명의 일 실시예에 따르면, 상기 플라스틱 시트를 롤러로 이송시킴으로써 단위 VLSI 소자를 또 다른 플라스틱 시트로 접착시키는 단계에서, 상기 고정 기판은 상기 플라스틱 시트에 접착된 상태로 이송된다.
본 발명의 일 실시예에 따르면, 상기 고정 기판이 상기 플라스틱 시트에 접착된 상태로 이송됨에 따라, 상기 고정 기판과 상기 단위 VLSI 소자는 분리된다.
본 발명은 또한 롤러를 이용한 플렉서블 VLSI 제조방법으로, 실리콘층-실리콘산화물층-실리콘층이 순차적으로 적층된 SOI 기판상에 제조된 복수 개의 단위 VLSI 소자상에 접착층을 도포하는 단계; 상기 접착층 상에 고정 기판을 접착시키는 단계; 상기 SOI 기판 하부의 실리콘층을 제거하는 단계; 상기 복수개의 단위 VLSI 소자 사이로 상기 고정기판, 접착층 및 하부 실리콘층이 제거된 SOI 기판을 절단하는 단계; 상기 복수 개의 단위 VLSI 소자를 분리하는 단계; 및 상기 분리된 복수 개의 단위 VLSI 소자를 롤-투-롤 방식으로 플라스틱 시트에 전사시키는 단계를 포함하는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법을 제공한다.
본 발명의 일 실시예에 따르면, 상기 분리된 복수 개의 단위 VLSI 소자를 롤-투-롤 방식으로 플라스틱 시트에전사시키는 단계는, 소정 간격으로 서로 이격된양 측의 플라스틱 시트 중 적어도 어느 일 측 플라스틱 시트에 상기 복수 개의 단위 VLSI 소자를 접착시키는 단계; 및 상기 양 측의 플라스틱 시트를 롤러에 의하여 이동시킴으로써 상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자를 타 측 플라스틱 시트로 전사시키는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 양 측 플라스틱 시트는 상기 롤러에 의한 이동중 양 측간 거리가 가까워진다.
본 발명의 일 실시예에 따르면, 상기 양 측간 거리가 가까워짐에 따라 상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자는 상기 타 측 플라스틱 시트와 접촉하여 전사된다.
본 발명의 일 실시예에 따르면, 상기 접착층은 에폭시 수지이다.
본 발명의 일 실시예에 따르면, 상기 양 측 플라스틱 시트 상에는 접착층이 도포된다.
본 발명의 일 실시예에 따르면, 상기 에폭시 수지와 상기 SOI 기판 사이의 접착력은, 상기 양 측 플라스틱 시트 상의 접착층과 상기 고정 기판 사이의 접착력보다 약하다.
본 발명의 일 실시예에 따르면, 상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자는 상기 타 측 플라스틱 시트와 접촉하여 전사됨에 따라, 상기 에폭시 수지와 상기 SOI 기판은 분리된다.
본 발명의 일 실시예에 따르면, 상기 일 측 플라스틱 시트에는 상기 복수 개의 단위 VLSI 소자 상의 고정 기판이 접착되며, 상기 타 측 플라스틱 시트에 상기 복수 개의 단위 VLSI 소자가 접촉된다.
본 발명의 일 실시예에 따르면, 상기 복수개의 단위 VLSI 소자 사이로 상기 고정기판, 접착층 및 하부 실리콘층이 제거된 SOI 기판을 절단하는 단계는, 레이저 빔 조사 또는 소잉 방식으로 진행된다.
본 발명의 일 실시예에 따르면, 상기 SOI 기판 하부의 실리콘층을 제거하는 단계는, 그라인딩 또는 식각 방식으로 진행된다.
본 발명은 또한 상술한 방법에 의하여 제조된 플렉서블 VLSI를 제공한다.
본 발명은 롤러를 이용하여 실리콘 기판에서 제조된 VLSI와 같은 전자 소자를 원하는 플라스틱 시트에 전사시킨다. 따라서, 롤러에 의하여 자동으로 공급되어 이송되는 플라스틱 시트에, 실리콘 기판에서 제조된 후, 상부에 고정기판으로 고정된 복수 개의 단위 VLSI 소자를 대량으로 하나의 단일 공정으로 전사시켜, 산업적 측면에서의 플렉서블 VLSI 제조가 가능하다.
도 1 내지 11은 본 발명의 일 실시예에 따른 플렉서블 VLSI 제조방법을 설명하는 단계별 공정도이다.
도 12는 본 발명에 따라 제조된 플렉서블 VLSI의 사진이고, 도 13은 도 12의 플렉서블 VLSI의 확대 회로 사진이다. .
도 14 내지 16은 본 발명의 일 실시예에 따라 제조된 플렉서블 메모리 소자의 사진과, I-V 커브이다. 도 14 내지 16을 참조하면, 벌크 기판(Bulk Substrate)에서 제조된 VLSI 칩과, 본 발명에 따라 제조된 플렉서블 VLSI칩은 거의 유사한 전기적 특성을 갖는 것을 알 수 있다.
도 17은 벤딩 반경(Bending radius)에 따른 표면 스트레인을 나타내는 그래프이다.
도 18은 본 발명에 따른 플렉서블 VLSI칩을, 안구에 적용한 플렉서블 인공 망막을 개시하는 도면이다.
도 19는 본 발명의 일 실시예에 따른 방법과 장치에 따른 플렉서블 VLSI 소자 제조방식을 설명하는 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 각 실시예에 따른, 접착수지 및 그 제조방법에 대하여 설명하기로 한다.
이하의 실시 예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아님은 당연할 것이다. 따라서, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것이다.
또한 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
상기 과제를 해결하기 위하여, 본 발명은 회전하는 롤러에 의하여 기판이 이동하는 소위 롤(Roll) 방식으로플렉서블 VLSI를 제조한다. 특히 실리콘 등과 같은 기판 상에 제조된 VLSI 상에 하나의 고정 기판을 접합시키고, 이후 상기 고정 기판과 하부 기판을 동시에 절단하여, 상하부 기판에 의하여 보호되는 복수 개의 단위 VLSI 소자를, 롤러로 이송시켜 접착층이 도포된 기판에 전사시킨다. 이로써, 롤러 이송에 따라 플렉서블 기판에 아이씨 칩(IC chip), 메인 프로세스 유닛(MPU), 메모리, 모바일 애플리케이션 칩(AP)과 같은 VLSI 소자를 대량으로 제조할 수 있다. 이하 도면을 이용하여 본 발명에의 일 실시예에 따른 플렉서블 VLSI 제조방법을 설명한다.
도 1 내지 11은 본 발명의 일 실시예에 따른 플렉서블 VLSI 제조방법을 설명하는 단계별 공정도이다.
도 1을 참조하면, 먼저 상부에 VLSI(300)가 제조된 기판이 개시된다. 본 발명의 일 실시예에서 VLSI 소자는 통상의 일반적인 방식에 따라 제조될 수 있으며, 복수 개의 단위 VLSI로 이루어진다. 또한, VLSI가 제조되는 하부 기판은 실리콘층(100)-실리콘산화물층(200)-실리콘층(100)이 순차적으로 적층된 실리콘 온 인슐레이터(SOI)이다. 본 발명은 특히 다층 구조의 SOI 기판 상에서 통상의 반도체 공정으로 복수 개의 단위 VLSI를 제조한 후, 하부의 실리콘층(100)을 기계적인 그라인딩 공정이나, 화학적 식각 공정으로 제거하여, 기판의 플렉서블 특성을 유지하게 한다.
또한, 본 발명에 따른 복수 개의 단위 VLSI 소자는 통상의 반도체 공정에 따라 제조되는 것으로, 당업자라면 다양한 방식에 따라 용이하게 기판상에 VLSI 소자를 제조할 수 있으므로, 이에 대한 상세한 설명은 이하 생략한다.
도 2을 참조하면, 상기 SOI 기판과 상기 기판 상에 제조된 VLSI 소자 상에 SU-8과 같은 에폭시가접착층(400)으로 도포된다. 상기 접착층(400)은 롤러에 의한 VLSI 소자 이송을 위한 고정 기판과의 접착면을 제공하는 물질층이다.
도 3을 참조하면, 상기 접착층(400) 상에 고정 기판(110)이 접착된다. 본 발명의 일 실시예에서 상기 고정 기판(110)은 실리콘 기판이 될 수 있으며, 상기 고정 기판(100)은, 추후 롤러에 의하여 이송되는 이송 기판과, 소자가 서로 접합되게 하는 기능층 역할을 수행한다.
도 4를 참조하면, 상기 SOI 기판의 하부 실리콘층(100)이 제거된다. 이로써 실리콘산화물층(200)-상부 실리콘층(100)이 하부 기판을 이루며, 얇아지는 기판 두께에 의하여 상기 하부 기판 또한 플렉서블 특성을 갖게 된다. 본 발명의 일 실시예에 따른 SOI 기판의 경우, 실리콘 산화물층과실리콘층의 상이한 물리적, 화학적 특성으로 인하여, 하부의 실리콘층(100)만이 물리적인 그라인딩 공정 또는 화학적인 식각 공정에 의하여 선택적으로 제거될 수 있다.
도 5를 참조하면, 상기 단위 VLSI 소자 사이로 상기 고정 기판(110)과, VLS가 제조된 SOI 하부 기판을 절단한다. 본 발명의 일 실시예에 따른 상기 기판 절단은 레이저 커팅(Laser cutting)과 같은 광학 박식, 쏘잉(Sawing)과 같은 기계적 방식이 사용될 수 있으며, 이로써 단위 VLSI 소자 칩이 제조되며, 상기 단위 VLSI 칩은 상부의 고정 기판(110)과 하부의 SOI 기판 사이에 소재된다.
도 6 및 7을 참조하면, 상기 절단된 단위 VLSI 칩(하부 SOI 기판-VLSI 소자-접착층-고정 기판)을 상기 기판으로부터 분리한다. 상기 분리는 픽 앤 플레이스(Pick and Place)와 같은 장비를 통하여 자동으로 진행될 수 있다. 상기 분리된 단위 VLSI 칩은 도 7에서 도시한 바와 같이 고정 기판(120)과 하부 기판(100, 200), 그리고 고정 기판과 하부 기판 사이의 VLSI 소자 및 에폭시층(120)으로 구성된다. 이하 상기 하부 기판(100, 200)과, 상기 하부 기판 상에 구비된 VLSI 소자는, 플렉서블 VLSI(310)로 지칭된다.
도 8은, 추후 플렉서블 기판에 전사된 후 제거되는 고정기판 및 에폭시층(120)과, 플렉서블 VLSI(310)를 나타내는 도면이다.
도 9는 복수 개의 롤러(410)에 의하여 플라스틱 시트(600)가 이송되는 전사 장치를 나타내는 도면이다. 도 9를 참조하면, 상기 플라스틱 시트(600) 상부에는 접착층(700)이 도포된 상태이며, 상기 롤러(410)는 서로 대향되도록 구성되나, 대향되는 롤러간 거리는 달라진다. 특히 롤러간 거리가 짧아짐에 따라 플라스틱 시트(600) 사이의 거리 또한 짧아지며, 상기 짧아지는 거리 부분에서 플라스틱 시트에서의 소자 전사가 이루어진다. 즉, 롤-투-롤 방식으로 이송되는 도중 양 측 플라스틱 시트간 거리가 가까워짐에 따라 상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자는 소자의 하부 기판이 상기 타 측 플라스틱 시트와 접촉하여 전사된다.
도 10은 VLSI 칩을 일 측 플라스틱 시트에 붙이고, 롤러를 이송시키면서 타 측의 플라스틱 시트에 도 8에서 나타낸 플렉서블 VLSI 단위 소자를 전사시키는 구성을 나타낸다. 도 10에서 개시된 상기 방법을 이용하면 플렉서블VLSI를 선택적으로 넓은 면적에 전사 할 수 있다.
특히 본 발명은 민감한 플렉서블 VLSI가 아닌, 상기 플렉서블 VLSI 소자를 보호하는 고정 기판을 이용하여, 소자를 먼저 일 측 플라스틱 시트(기판)에 접합시키고, 다시 타 측 플라스틱 시트에, 상기 일 측 플라스틱 시트에 접합된 소자를 상기 플렉서블 VLSI 소자의 하부 기판 방향으로 자동으로 접합시키므로, 상대적으로 안정된 소자 전사가 가능하다. 더 나아가, 상기 접착층(700)에 대한 상기 고정 기판의 접착력으로 인하여, 상기 전사 공정에서 상기 소자 상부의 에폭시 및 고정기판은 상기 일 측의 플라스틱 시트에 그대로 잔존하나, 타 측의 플라스틱 시트에는 플렉서블 VLSI가 접합된다. 즉, 본 발명은 에폭시와 같은 접착층과 하부 기판 사이의 접착력이, 상기 플라스틱 시트의 접착층(700)과 상기 하부 기판 사이의 접착력보다 낮다는 점을 이용하여, 전사와 동시에 소자를 커버하는 기능층(에폭시와 같은 접착층을 포함하는 상부층)이 소자 기판(SOI 기판)으로부터 분리된다. 따라서, 하나의 전사 공정에서 소자 보호층을 동시에 제거할 수 있으므로, 경제성이 향상되며, 플렉서블 VLSI 소자의 대량 생산이 가능하다.
도 11을 참조하면, 상기 전사된 플렉서블 VLSI 소자의 상부 고정기판 및 에폭시층이화학식 식각 방식으로 제거되며, 이로써 플라스틱 시트(600) 상에 롤러 방식으로 전사된 VLSI 소자(300)가 제조되며, 이때 플라스틱 시트(600)과 VLSI 소자(300) 사이에는 하부 실리콘층이 제거된 SOI 기판(200, 100)이 구비된다.
도 12는 본 발명에 따라 제조된 플렉서블 VLSI의 사진이고, 도 13은 도 12의 플렉서블 VLSI의 확대 회로 사진이다.
도 12 및 13을 참조하면, 복잡한 VLSI 칩이 충분한 플렉서블 특성을 갖는 것을 알 수 있다.
도 14 내지 16은 본 발명의 일 실시예에 따라 제조된 플렉서블 메모리 소자의 사진과, I-V 커브이다. 도 14내지 16을 참조하면, 벌크 기판(Bulk Substrate)에서 제조된 VLSI 칩과, 본 발명에 따라 제조된 플렉서블 VLSI칩은 거의 유사한 전기적 특성을 갖는 것을 알 수 있다.
도 17은 벤딩 반경(Bending radius)에 따른 표면 스트레인을 나타내는 그래프이다.
도 17을 참조하면, 벤딩 반경이 커짐에도 불구하고, 칩의 표면 스트레인은 일정하다는 것을 알 수 있다.
도 18은 본 발명에 따른 플렉서블 VLSI칩을, 안구에 적용한 플렉서블 인공 망막을 개시한다. 도 18을 참조하면, 평탄하지 않은 인간 신체 기관에도 본 발명에 따른 플렉서블 VLSI 소자가 효과적으로 사용될 수 있는 것을 알 수 있다.
도 19는 본 발명의 일 실시예에 따른 방법과 장치에 따른 플렉서블 VLSI 소자 제조방식을 설명하는 모식도이다.
도 19를 참조하면, 이송되는 플라스틱 시트를 롤-투-롤(Roll to Roll Process) 방식을 접촉시킴으로써, 소자의 전사를 유도할 뿐만 아니라 소자 상부의 고정 기판을 소자로부터 제거하여, 소자를 그대로 플라스틱 시트 상에 전사시킬 수 있는 것을 알 수 있다.
이상 살핀 바와 같이, 본 발명은 VLSI 칩을 SOI 기판 상에서 제조하고, 그 하부 실리콘층을 선택적으로 제거함으로써 기판의 플렉서블 특성을 유지한다. 더 나아가, 고정 기판과 롤러를 이용하여, 일 측의 플라스틱 시트에 접착된 소자를 타 측의 플라스틱 시트로 전사시키므로, 플렉서블 VLSI 소자의 대량 생산이 가능하다. 따라서, 굴곡진 표면에서도 다양한 회로 칩을 사용할 수 있다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 롤러를 이용한 플렉서블 VLSI 제조방법은,
    실리콘층-실리콘산화물층-실리콘층이 순차적으로 적층된 SOI 기판상에 제조된 복수 개의 단위 VLSI 소자상에 접착층을 도포하는 단계;
    상기 접착층 상에 고정 기판을 접착시키는 단계;
    상기 SOI 기판 하부의 실리콘층을 제거하는 단계;
    상기 복수개의 단위 VLSI 소자 사이로 상기 고정기판, 접착층 및 하부 실리콘층이 제거된 SOI 기판을 절단하는 단계;
    상기 복수 개의 단위 VLSI 소자를 분리하는 단계;
    소정 간격으로 서로 이격된 양 측의 플라스틱 시트 중 적어도 어느 일 측 플라스틱 시트에 상기 복수 개의 단위 VLSI 소자를 접착시키는 단계; 및
    상기 양 측의 플라스틱 시트를 롤러에 의하여 이동시킴으로써 상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자를 타 측 플라스틱 시트로 전사시키는 단계를 포함하며,
    상기 일 측 플라스틱 시트에는 상기 복수 개의 단위 VLSI 소자 상의 고정 기판이 접착되며, 상기 타 측 플라스틱 시트에 상기 복수 개의 단위 VLSI 소자가 접촉되는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  5. 삭제
  6. 제 4항에 있어서,
    상기 양 측플라스틱 시트는 상기 롤러에 의한 이동중 양 측간 거리가 가까워지는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  7. 제 4항에 있어서,
    상기 양 측간 거리가 가까워짐에 따라 상기 일 측 플
    라스틱 시트에 접착된 복수 개의 단위 VLSI 소자는 상기 타 측 플라스틱 시트와 접촉하여 전사되는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  8. 제7항에 있어서,
    상기 접착층은 에폭시 수지인 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  9. 제 8항에 있어서,
    상기 양 측 플라스틱 시트 상에는 접착층이 도포된 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  10. 제 9항에 있어서,
    상기 에폭시 수지와 상기 SOI 기판 사이의 접착력은, 상기 양 측 플라스틱 시트 상의 접착층과 상기 고정 기판 사이의 접착력보다 약한 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  11. 제 10항에 있어서,
    상기 일 측 플라스틱 시트에 접착된 복수 개의 단위 VLSI 소자는 상기 타 측 플라스틱 시트와 접촉하여 전사됨에 따라, 상기 에폭시 수지와 상기 SOI 기판은 분리되는 것을 특징으로 하는, 롤러를 이용한 플렉서블 VLSI 제조방법.
  12. 삭제
  13. 제 4항에 있어서, 상기 복수개의 단위 VLSI 소자 사이로 상기 고정기판, 접착층 및 하부 실리콘층이 제거된 SOI 기판을 절단하는 단계는,
    레이저 빔 조사 또는 소잉 방식으로 진행되는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  14. 제 13항에 있어서, 상기 SOI 기판 하부의 실리콘층을 제거하는 단계는,
    그라인딩 또는 식각 방식으로 진행되는 것을 특징으로 하는 롤러를 이용한 플렉서블 VLSI 제조방법.
  15. 제 4항, 제 6항 내지 제 11항, 제 13항 및 제 14항 중 어느 한 항에 따른 방법에 의하여 제조된 플렉서블 VLSI.
KR1020130022694A 2013-03-04 2013-03-04 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ KR101449250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130022694A KR101449250B1 (ko) 2013-03-04 2013-03-04 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130022694A KR101449250B1 (ko) 2013-03-04 2013-03-04 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ

Publications (2)

Publication Number Publication Date
KR20140108872A KR20140108872A (ko) 2014-09-15
KR101449250B1 true KR101449250B1 (ko) 2014-10-10

Family

ID=51755729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130022694A KR101449250B1 (ko) 2013-03-04 2013-03-04 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ

Country Status (1)

Country Link
KR (1) KR101449250B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157787A (ja) * 2005-11-30 2007-06-21 Semiconductor Energy Lab Co Ltd 薄膜集積回路を有するシート及び半導体装置の作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157787A (ja) * 2005-11-30 2007-06-21 Semiconductor Energy Lab Co Ltd 薄膜集積回路を有するシート及び半導体装置の作製方法

Also Published As

Publication number Publication date
KR20140108872A (ko) 2014-09-15

Similar Documents

Publication Publication Date Title
Dahiya et al. Bendable ultra-thin chips on flexible foils
US10355113B2 (en) Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP5735585B2 (ja) ２次元デバイスアレイ
KR101755207B1 (ko) 펴고 접을 수 있는 전자장치
WO2005050711A3 (en) A method for fabricating semiconductor devices using strained silicon bearing material
TWI297195B (en) Flexible display substrates
KR102042137B1 (ko) 전자장치 및 그 제조 방법
WO2006081315A3 (en) Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
Sharma et al. Flexible and stretchable oxide electronics
TWI705511B (zh) 用來轉移單晶塊的方法
EP1583148A4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME
JP2005332982A5 (ko)
Ahn et al. Technology of flexible semiconductor/memory device
JP2014529890A (ja) 機械的に柔軟なシリコン基板の製造方法
Tu et al. A silicon-on-insulator complementary-metal-oxide-semiconductor compatible flexible electronics technology
KR101449250B1 (ko) 롤러를 이용한 플렉서블 ｖｌｓｉ 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ
US9362255B2 (en) Method for manufacturing a multilayer structure on a substrate
KR20130035704A (ko) 플렉서블 ｖｌｓｉ 소자 제조방법 및 이에 의하여 제조된 플렉서블 ｖｌｓｉ 소자
Michaud et al. Transfer of an ultrathin single-crystal silicon film from a silicon-on-insulator to a polymer
Hussain et al. Free form CMOS electronics: Physically flexible and stretchable
Karve et al. Wafer Reconstitution: embedded multi-die III-V and silicon co-integration platform
JP2004358560A (ja) 複合体の分割方法及び分割装置
KR101517816B1 (ko) 플렉서블 플래쉬 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 플래쉬 메모리 소자
EP3459105A1 (en) Decal electronics for printed high performance cmos electronic systems
EP1751788B1 (en) Flexible single-crystal film and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee