KR101446426B1

KR101446426B1 - 리소그래피 얼라인먼트를 위한 시스템 및 방법

Info

Publication number: KR101446426B1
Application number: KR1020130045470A
Authority: KR
Inventors: 유-시엔 린; 흥-창 시에; 펭-지아 슈; 춘-이 리
Original assignee: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date: 2013-01-02
Filing date: 2013-04-24
Publication date: 2014-10-01
Also published as: TW201428433A; KR20140088485A; US20140185025A1; TWI512413B; CN103913960B; CN103913960A; US20160216613A1; US9304403B2; US9996011B2

Abstract

본 발명은 집적회로 제작을 위한 리소그래피 시스템의 일실시형태를 제공한다. 시스템은 기판을 이동시키도록 동작 가능하게 되고 기판을 고정하도록 구성되는 기판 스테이지; 파장 조정 가능한 자외선광을 생성시키도록 동작 가능하게 되는 조정 가능 광원 및 광을 수신하는 디텍터를 포함하는 얼라인먼트 모듈; 및 얼라인먼트 모듈과 통합되고 기판에 코팅되는 레지스트층에 노출 프로세스를 수행하도록 구성되는 노출 모듈을 포함한다.

Description

리소그래피 얼라인먼트를 위한 시스템 및 방법{SYSTEM AND METHOD FOR LITHOGRAPHY ALIGNMENT}

본 발명은 리소그래피 얼라인먼트를 위한 시스템 및 방법에 관한 것이다.

반도체 집적회로(IC) 제조는 반도체 웨이퍼 상에 구성된 패턴에 의해 다중 물질층(multiple material layers)을 형성하는 단계를 포함한다. 형성되는 회로가 적절하게 기능하도록 각 층은 이전 층에 맞추어 얼라이닝(aligning)되어야 한다. 이것을 위해 다양한 마크가 사용된다. 예컨대, 포토마스크와 반도체 웨이퍼 사이의 얼라인먼트를 위해 얼라인먼트 마크가 사용된다. 다른 실시예에서, 웨이퍼 상의 층들 사이에 오버레이 편차(overlay deviation)를 모니터하기 위해 오버레이 마크(overlay marks)가 사용된다. 반도체 기술이 더 작은 피처 사이즈(feature sizes)를 갖는 회로 레이아웃으로 계속해서 발전함에 따라, 얼라인먼트 필요조건(requirement)이 더 엄격해지고, 더 작은 웨이퍼 면적을 취하기 위해 얼라인먼트/오버레이 마크가 요구된다. 그러나, 집적회로에 비평면 구조가 사용되면, 기존의 얼라인먼트 방법 및 시스템은 얼라인먼트 모니터링과 측정을 높은 정확도로 할 수 없다. 예컨대, 웨이퍼 상에 FinFET(Fin-like field effect transistor)과 같은 3차원 디바이스가 형성되고, 단일 파장에 의한 기존의 얼라인먼트 및 대응 방법은 적절한 얼라인먼트 측정을 만들 수 없다. 특히, 패터닝된 구조가 시닝 다운(thinning down)(또는 연마)되면, 얼라인먼트 신호가 저하(degrade)된다. 이로 인해, 미스얼라인먼트로 인해 웨피어 품질이 저하된다. 따라서, 높은 측정 신호 품질 및 (이에 따른) 높은 웨이퍼 품질을 가진 얼라인먼트 및 오버레이의 모니터링 및 제어를 위한 방법 및 시스템의 제공이 요구된다.

본 발명은 첨부 도면을 참조하여 이하의 상세한 설명으로부터 가장 잘 이해된다. 이 산업에서의 표준 관행(standard practice)에 따라 다양한 피처(feature)는 비례적으로 도시되어 있지 않다는 것을 강조한다. 실제로, 다양한 피처의 치수는 논의의 명확성을 위해 임의로 증가 또는 감소될 수 있다. 또한, 간략함을 위해 모든 도면에서 모든 피처들(features)이 도시되지 않을 수 있다.
도 1은 본 발명의 양상에 따라 구성된 얼라인먼트 또는 오버레이 마크를 모니터링하기 위해 얼라인먼트 시스템의 일실시형태의 개략도(schematic view)이다.
도 2는 본 발명의 양상에 따라 구성된 노출 모듈 및 얼라인먼트 모듈을 포함하는 리소그래피 시스템의 일실시형태의 개략도이다.
도 3은 본 발명의 양상에 따라 구성된 얼라인먼트 또는 오버레이 마크를 모니터링하기 위한 얼라인먼트 시스템의 다른 실시형태의 개략도이다.
도 4는 일실시형태에서 본 발명의 양상에 따라 구성된 다양한 마크를 구비한 반도체 웨이퍼의 상면도이다.
도 5는 다양한 실시형태에서 본 발명의 양상에 따라 구성된 마크의 상면도이다.
도 6은 일실시형태에서 본 발명의 양상에 따라 구성된 다양한 회로 패턴을 구비한 반도체 웨이퍼의 상면도이다.
도 7은 다른 실시형태에서 본 발명의 양상에 따라 구성된 다양한 회로 패턴을 구비한 반도체 웨이퍼의 개략도이다.
도 8은 본 발명의 양상에 따라 구성되는 회절 기반 마크(diffraction-based mark)의 일실시형태의 상면도이다.
도 9는 본 발명의 양상에 따라 구성되는 회절 기반 마크(diffraction-based mark)의 일실시형태의 개략도이다.
도 10은 본 발명의 양상에 따라 구성되는 마크를 구비한 웨이퍼의 일실시형태의 단면도이다.
도 11은 본 발명의 다양한 양상에 따라 구성되는 마크와 도 1의 얼라인먼트 시스템을 사용하기 위한 방법의 플로우차트이다.

본 발명은 개괄적으로 리소그래피 시스템 및 이러한 시스템을 사용하는 방법에 관한 것이다. 그러나, 이하의 설명은 본 발명의 상이한 피처(feature)를 구현하기 위한 다수의 상이한 실시형태 또는 실시예를 제공하는 것으로 이해된다. 본 발명을 간략화하기 위해 콤포넌트 및 어레인지먼트의 특정 실시예가 이하 개시된다. 물론, 이것은 단지 예시이며, 한정을 의도하지 않는다.

도 1은 하나 이상의 실시형태에서 본 발명의 양상에 따라 구성되는 얼라인먼트 마크(또는 오버레이 마크)를 모니터링하기 위한 얼라인먼트 시스템(100)의 개략도를 나타낸다. 도 1을 참조하면, 얼라인먼트 마크를 체크하기 위한 시스템(100) 및 이 시스템을 사용하는 방법이 총괄적으로 묘사된다.

얼라인먼트 시스템(100)은 조정 가능 광빔(tunable light beams)을 제공하기 위한 조정 가능 광원(tunable light source)(110)을 포함한다. 일실시형태에서, 조정 가능 광원(110)은 얼라인먼트 측정에 적합한 조정 가능 광빔을 제공하기 위한 광원이다. 특히, 조정 가능 광원(110)은 다중 파장 얼라인먼트 측정을 달성하기 위해 상이한 파장을 가진 광빔을 생성하도록 동작 가능하다. 얼라인먼트 시스템(100)은 다중 파장의 광빔을 사용하여 얼라인먼트 측정을 수행하도록 구성된다. 또한, 얼라인먼트 시스템(100)은 조정 가능 광원을 사용함으로써 다중 파장 얼라인먼트 측정을 달성하기 위해 간략화된 구조 및 구성을 갖는다.

조정 가능 광원(110)은 각각의 얼라인먼트 측정에 적합한 상이한 파장을 가진 광빔을 생성하도록 동작 가능하다. 일실시형태에서, 조정 가능 광원(110)에 의해 생성되는 광빔은 가시광, 적외선광, 근적외선광(near-infrared light), 원적외선광(far-infrared light), 바이올렛 라이트(violet light), UV 광(ultra-violet light), 또는 그것들의 조합을 포함한다. 본 실시형태에서, 조정 가능 광원(110)은 레드 라이트(red light), 그린 라이트(green light), 근적외선광과 원적외선광, 또는 그것들의 서브셋(subset)을 생성하도록 동작 가능하다. 특정 실시형태에서, 조정 가능 광원(110)은 약 633nm의 제1 파장을 가진 레드 라이트, 약 532nm의 제2 파장을 가진 그린 라이트, 약 780nm의 제3 파장을 가진 근적외선광, 약 850nm의 제4 파장을 가진 원적외선광, 또는 그 서브셋을 생성하도록 동작 가능하다.

다양한 실시형태에서, 조정 가능 광원(110)은 고체 상태 레이저 소스, 다이 레이저 소스(dye laser source), 또는 소망하는 범위에서 파장이 조정 가능한 다른 적합한 레이저 소스이다. 조정 가능 광원(110)은, 캐버티 길이 또는 다른 적합한 메카니즘을 조정(tune)하기 위해, 격자 분포 브래그 반사기(grating distributed Bragg reflector), MEMS(microelectromechanical system)를 가진 광공진기(optical cavity) 등의 파장을 조정하는 적절한 메카니즘에 의해 구성될 수 있다. 일실시예에서, 조정 가능 광원(110)은 약 420nm와 약 900nm 사이의 조정 범위를 갖는 조정 가능 다이 소스(tunable dye source)를 포함한다.

얼라인먼트 시스템(100)은 조정 가능 광원(110)으로부터 웨이퍼 스테이지(wafer stage)(116) 상에 배치된 웨이퍼(114)까지 광빔을 지향시키도록 동작 가능한 메카니즘(112)을 포함할 수 있다. 일실시형태에서, 웨이퍼 스테이지(116)는, 광빔을 웨이퍼(114)의 다양한 얼라인먼트 마크로 지향시키기 위해 이동하도록 동작 가능하다. 일실시형태에서, 얼라인먼트 마크는 회절 기반 측정을 사용하는 회절 기반 마크이다. 특히, 회절 기반 마크는 그레이팅 패턴(grating pattern)과 같은 주기적 패턴을 포함한다.

다른 실시형태에서, 메카니즘(112)은 광빔을 웨이퍼(114)의 다양한 얼라인먼트 마크로 지향시키도록 동작 가능하다. 웨이퍼(114)는 셀 영역 또는 스크라이브 라인 영역(scribe-line region)과 같은 동일 영역 내에 적층되는 복수의 얼라인먼트 마크를 구비한 마크 영역(118)을 포함한다. 일실시예에서, 얼라인먼트 마크는 웨이퍼와 포토마스크 사이의 얼라인먼트를 모니터링하기 위해 설정 및 구성된다. 대안으로서, 이들 마크들은 웨이퍼(114) 상에 형성되는 그리고 형성될 상이한 패턴층들 사이의 오버레이 에러(overlay errors)를 모니터링하기 위해 설정 및 구성된다. 일실시형태에서, 웨이퍼(114)는 스크라이브 라인 영역 및/또는 다양한 셀 영역과 같은 상이한 위치에 배치되는 다중 마크 영역(118)을 포함한다.

각각의 다중 마크 영역은 개별 영역 내에 적층되는 복수의 마크들을 포함한다. 일실시예에서, 하나의 영역 내에 적층되는 복수의 마크들은 웨이퍼의 하나의 물질층과 웨이퍼 상에 형성되는 패터닝된 포토레지스트층 사이의 오버레이 에러를 모니터링하기 위한 오버레이 마크들이다. 오버레이 에러가 허용 가능 범위보다 크면, 패터닝된 포토레지스트층을 제거하고, 다른 패터닝된 포토레지스트층을 형성하기 위해 리워크 프로세스(rework process)가 개시될 수 있다.

웨이퍼(114)로부터 반사되는 마크 신호[본 실시형태에서는 회절 라이트 패턴(diffracted light pattern)임]를 수신하기 위해 시스템(100)은 라이트 디텍터(120)를 더 포함한다. 회절 라이트 신호(diffracted light signal)는 얼라인먼트 에러 또는 오버레이 에러를 결정하는데 사용된다. 일실시형태에서, 디텍터(120)는, 이동하여 웨이퍼(114)로부터 반사되는 의도된 회절 라이트 신호를 수신하도록 동작 가능하게 구성된다.

시스템(100)은 다른 콤포넌트들을 더 포함할 수 있다. 일실시예에서, 시스템(100)은 얼라인먼트 측정에 의해 결정되는 얼라인먼트 에러에 기초하여 얼라인먼트를 제어하도록 구성되는 얼라인먼트 제어 유닛을 포함한다. 다른 실시예에서, 시스템(100)은 얼라인먼트 에러를 결정하기 위해 얼라인먼트 신호를 분석하는 분석 모듈을 더 포함한다.

도 2는 하나 이상의 실시형태에서 본 발명의 다양한 양상에 따라 구성되는 리소그래피 시스템(130)의 개략도이다. 리소그래피 시스템(130)은 웨이퍼(114)를 고정시키도록 구성된 웨이퍼 스테이지(116)를 포함한다. 웨이퍼 스테이지(116)는 웨이퍼(114) 상에 코팅된 포토레지스트층을 패터닝하기 위해 적절한 얼라인먼트 측정 및 노출 프로세스를 위해 더 구성된다. 리소그래피 시스템(130)은, 오버레이 또는 얼라인먼트 모니터링 및 측정을 위해 사용되는, 도 1의 얼라인먼트 시스템(100)과 유사한, 얼라인먼트 모듈(132)을 포함한다. 예컨대, 얼라인먼트 모듈(132)은, 조정 가능 광원(110)으로부터 웨이퍼 스테이지(116) 상에 배치되는 웨이퍼(114)로 광을 지향시키도록 구성되는 라이트 디텍터(120), 조정 가능 광원(110), 및 메카니즘(112)을 포함한다. 리소그래피 시스템(130)은 얼라인먼트 모듈(132)와 통합되고(integrated), 웨이퍼(114) 상에 코팅되는 포토레지스트층에 대하여 리소그래피 노출 프로세스를 수행하기 위해 구성되는 노출 모듈(exposing module 또는 exposure module)(134)도 포함한다. 노출된 포토레지스트층이 더 현상되면(developed), 포토레지스트층 내에 다양한 개구(openings)가 형성되어 패터닝된 포토레지스트층이 얻어진다.

노출 모듈(134)은 노출 프로세스를 수행하기 위해 구성 및 통합되는 다양한 콤포넌트들을 포함한다. 이하, 노출 모듈(134)에 대하여 더 설명한다. 본 실시형태에서, 노출 모듈(134)은 방사선 에너지를 제공하기 위해 방사선원(또는 소스)(136)를 포함한다. 방사선원(136)는 적합한 모든 광원이 될 수 있다. 다양한 실시예에서, 방사선원(136)은 자외선(UV) 소스, DUV(deep UV) 소스, EUV(extreme UV) 소스, 및 엑스-레이 소스로 구성된 그룹으로부터 선택된 광원을 포함할 수 있다. 예컨대, 방서선원(136)은 436nm(G-line) 또는 365nm(I-line)의 파장을 가진 머큐리 램프(mercury lamp); 248nm의 파장을 가진 KrF(Krypton Fluoride) 엑시머 레이저; 193nm의 파장을 가진 ArF(Argon Fluoride) 엑시머 레이저; 157nm의 파장을 가진 F2(Fluoride) 엑시머 레이저; 또는 소망하는 파장(예컨대, 약 100nm 미만)을 가진 다른 광원이 될 수 있다. 다른 실시예에서, 광원은 약 13.5nm 이하의 파장을 가진 EUV 소스이다.

노출 모듈(234)은 방사선원(136)으로부터 방사선 에너지를 수신하고, 포토마스크의 이미지에 의해 방사선 에너지를 조절(modulate)하고, 웨이퍼(114) 상에 코팅된 레지스트층에 방사선 에너지를 지향시키는 광학 서브시스템(optical sybsystem)(138)도 포함한다. 일실시형태에서, 광학 서브시스템(138)은 굴절 메카니즘(refractive mechanism)을 구비하도록 구성된다. 이 경우에, 광학 서브시스템은 렌즈와 같은 다양한 굴절 콤포넌트들을 포함한다. 방사선 에너지가 EUV 에너지인 다른 실시형태에서, 광학 서브시스템은 반사 메카니즘(reflective mechanism)을 구비하도록 구성된다. 이 경우에, 광학 서브시스템은 미러(mirrors)와 같은 다양한 반사 콤포넌트들을 포함한다.

실시형태에서, 광학 서브시스템(138)은 조명 유닛(illumination unit)[예컨대, 콘덴서(condenser)]을 포함한다. 조명 유닛은 다중 렌즈 및/또는 다른 렌즈 콤포넌트들을 구비한 렌즈 모듈 또는 단일 렌즈를 포함할 수 있다. 예컨대, 조명 유닛은 포토마스크[레티클(reticle) 또는 마스크(mask)라도 함](140)를 향하여 방사선원(136)으로부터의 방사선 에너지를 지향시키는 것을 돕도록 구성된 마이크로렌즈 어레이, 섀도우 마스크, 및/또는 다른 구조를 포함할 수 있다. 포토마스크(140)는 진공 클램핑 또는 이-척 클램핑(e-chuck clamping)과 같은 클램핑 메카니즘에 의해 노출 모듈(134)의 포토마스크 스테이지 상에 고정된다.

광학 서브시스템(138)은 프로젝션 유닛을 포함한다. 프로젝션 유닛은 웨이퍼(14) 상의 레지스트층에 적절한 조명을 제공하도록 구성되는 복수의 렌즈 엘리먼트들 또는 단일 렌즈 엘리먼트를 구비할 수 있다. 웨이퍼(114) 상에 포토마스크(140)의 이미지를 형성하기 위해, 광학 서브시스템(138)은 입사동(entrance pupil) 및 사출동(exit pupil)과 같은 추가 콤포넌트들을 더 포함할 수 있다. 다른 실시형태에서, 광학 서브시스템(138)은 대안으로서 이미징의 반사 메카니즘을 제공하기 위해 다양한 미러 콤포넌트들(mirror components)을 포함할 수 있다.

리소그래피 노출 프로세스(또는 노출 프로세스) 중에, 규정된 집적회로 패턴이 웨이퍼(114)의 레지스트층 상에 이미징(imaging)되도록 하기 위해 포토마스크(140)가 노출 모듈(134) 내에 배치된다. 일실시형태에서, 레티클(130)은 투명 기판 및 패터닝된 흡수층(patterned absorption layer)을 포함한다. 투명 기판은 붕규산 유리 및 소다 석회 유리와 같은 결함에 비교적 자유로운 용융 실리카(fused silica : SiO2)를 사용할 수 있다. 투명 기판은 플루오르화 칼슘 및/또는 다른 적합한 물질을 사용할 수 있다. 패터닝된 흡수층은 크롬(Cr)으로 이루어진 금속막의 증착(depositing)과 같은 복수의 프로세스 및 복수의 물질을 사용하여 형성될 수 있다. 광빔은 흡수 영역 상에 디텍팅될 때 부분적으로 또는 완전히 차단될 수 있다. 흡수층은 광빔이 흡수층에 의해 흡수되지 않고 이동할 수 있는 하나 이상의 개구를 구비하도록 패터닝될 수 있다. 포토마스크는 PSM(phase shift mask) 및/또는 OPC(optical proximity correction) 등의 다른 해상도 향상 기술들을 포함할 수 있다.

방사선 에너지가 EUV 에너지인 다른 실시형태에서, 포토마스크는 반사 메카니즘을 구비하도록 구성된다. 포토마스크는 반사 메카니즘을 제공하기 위해 복수의 막(film)으로 코팅된 기판을 포함한다. 예컨대, 포토마스크는 EUV 광의 반사를 최대화하는 브래그 반사기(Bragg reflector)로서 작용하는 기판 상에 증착된 실리콘과 몰리브덴의 수십개의 교대층을 포함한다. 일실시형태에서, 포토마스크는 집적회로의 레이아웃 패턴을 규정하기 위해 패터닝되는 탄탈 붕소 질화물 필름(tantalum boron nitride film)과 같은 흡수층을 더 포함한다. 포토마스크는 산화를 방지하기 위해 루테늄(ruthenium)과 같은 캐핑층(capping layer)을 더 포함할 수 있다.

리소그래피 시스템(130)은 방사선원의 상이한 특성 및 다른 팩터들에 따라 상이하게 구성될 수 있다. 대체 실시형태에서, 방사선원(136)은 다이렉트 라이팅(direct writing)과 같은 적절한 모드에 의해 웨이퍼 상의 포토레지스트층을 노출시키기 위한 전자빔(electron beam)(e-beam)을 제공하기 위해 전자 소스(electron source)에 의해 대체된다(replaced). 이러한 경우에, 노출 프로세스 중에 포토마스크(140)가 제거된다. 집적회로 패턴은 데이터베이스 내에 규정되고, 노출 프로세스 중에 다이렉트 라이팅을 위해 사용된다. 또한, 레지스트층 상에 집적회로 패턴이 기록(written)되도록 전자빔을 제어하기 위해, 웨이퍼(114) 상의 포토레지스트층은 전자(electrons)에 감광 레지스트 물질에 의해 대체되고, 광학 서브시스템(138)은 메카니즘(전자기 및/또는 정전기)을 가진 여러가지 적합한 콤포넌트들에 의해 대체된다.

도 3은 도 1의 얼라인먼트 시스템(100)[또는, 도 2의 얼라인먼트 모듈(132)]의 개략도의 일실시형태이다 얼라인먼트 시스템(100)은 광 신호를 제공하고 광 신호를 수신하도록 구성되는 조정 가능 광원(110) 및 디텍터(120)를 포함한다. 얼라인먼트 시스템(100)은 웨이퍼(114)로 광 신호를 지향시키기 위한 메카니즘(112)을 포함한다. 본 실시예에서, 메카니즘(112)은 미러(mirror)를 포함한다. 얼라인먼트 시스템(100)은 웨이퍼(114)로부터 디텍터(120)로 광 신호를 지향시키기 위한 구조(138)를 더 포함한다. 본 실시예에서, 구조(138)는 웨이퍼(114)로부터 광 신호를 효과적으로 수집하도록 구성되고 웨이퍼(114)로 광 신호를 지향시키도록 구성되는 미러를 포함한다. 따라서, 구조(138) 내의 미러는 수집 미러(collection mirror)라고도 한다. 얼라인먼트 시스템(100)은, 수집 미러(138)로부터의 광 신호의 부분(portion)이 디텍터(120)에 의해 수신되도록 구성된 개구(opening)를 구비한 애퍼처 피처(aperture feature)(140)도 포함할 수 있다. 애퍼처 피처(140)를 사용함으로써, 웨이퍼(114)로부터의 광 신호가 얼라인먼트 또는 오버레이 측정을 위해 선별적으로(selectively) 선택될(chosen) 수 있다.

도 4의 상면도를 참조하여 웨이퍼(114)를 더 설명된다. 본 실시형태에서, 얼라인먼트 모듈(132)에 의한 얼라인먼트 측정 및 노출 모듈(134)에 의한 리소그래피 노출 프로세스를 받기(receiving)위해 리소그래피 시스템(130) 내에 웨이퍼(114)가 제공된다. 일실시형태에서, 웨이퍼(114)는, 크리스탈 실리콘, 다결정 실리콘, 비결정성 실리콘, 게르마늄, 및 다이아몬드 등의 기본적인 반도체, 실리콘 카바이드 및 갈륨 비소 등의 화합물 반도체, SiGe, GaAsP, AlInAs, AlGaAs, 및 GaInP 등의 합금 반도체, 또는 그것들의 조합을 구비한 반도체 기판을 포함한다. 본 실시형태의 발전을 위해, 얼라인먼트 측정과 리소그래피 노출 프로세스 중에 레지스트층이 웨이퍼(114) 상에 코팅된다.

웨이퍼(114)는 하나 이상의 다이(dies)를 위해 규정된 집적회로를 구비하는 복수의 필드(fields)를 포함한다. 리소그래피 노출 프로세스 중에, 웨이퍼는 한번에 하나의 필드가 노출된다. 예컨대, 노출 모듈(134)은 레티클 내에 규정된 IC 패턴을 스캔하여 이것을 하나의 필드로 전달하며, 이어서 다음 필드로 진행(step)하고, 웨이퍼(114) 내의 필드들이 없어질(exhausted) 때까지 스캐닝을 반복한다. 각 필드는 경계 영역에서 프레임 영역(framen region) 및 하나 이상의 회로 다이를 포함한다. 도 4는 웨이퍼(114) 상에 규정되는 2개의 예시적 다이(또는 칩)(142) 및 스크라이브 라인(144)을 나타낸다. 각 다이(142)는 집적회로를 포함한다. 스크라이브 라인(144)은 인접하는 다이들 사이에 있고, 다이싱(dicing)에 의해 다이들이 분리되는 영역을 규정한다. 다양한 마크(얼라인먼트 마크 및/또는 오버레이 마크)(146)가 스크라이브 라인(144)에서 규정된다. 추가적으로 또는 대안으로서, 인접한 필드들 사이의 영역 내에 규정되는 프레임 영역에 마크들(146)이 형성될 수 있다. 다른 실시형태에서, 다이(142)의 회로 영역 내에 마크(146)가 형성될 수도 있다.

도 4에 도시된 일실시예 따라, 웨이퍼(114)는 상이한 영역에 배치되고 상이한 방향으로 배향되는 마크(146a 내지 146d)를 포함한다. 이 마크들(146)은 향상된 얼라인먼트 측정을 위해 얼라인먼트 시스템(100)[또는 리소그래피 시스템(130)]의 조정 가능 광원(110)을 사용하도록 구성된다.

마크(146)는 얼라인먼트 및/또는 오버레이 측정을 위한 패턴으로 구성된다. 예컨대, 마크(146)는 회절 기반 마크라고도 불리는 그레이팅 구조(grating structure) 등의 주기적 구조를 갖도록 구성된다. 도 5는 마크(146)의 2개의 실시예를 상면도로 나타낸다. 마크(150)는 제1 방향(X 방향)으로 분산되고 제1 방향에 대하여 수직인 제2 방향(Y 방향)으로 배향되는 다수의 피처들(features)을 포함한다. 마크(152)는 제1 방향으로 분산되는 다수의 피처들을 포함한다. 마크(152)는 제3 방향으로 배향되는 피처들의 제1 서브셋(subset) 및 제4 방향으로 배향되는 피처들의 제2 서브셋을 포함한다. 제3 및 제4 방향은 제1 방향과 직교하지 않지만, 제1 및 제2 방향에 대하여 기울어져 있다. 이 마크들은 오버레이 측정을 위해 웨이퍼(114)의 상이한 물질층에 형성될 수 있다. 예컨대, 도 4에서, 마크들(146a 및 146c)은 제1 물질층에 형성되고, 마크들(146b 및 146d)은 제1 물질층 위에 놓인 제2 물질층에 형성된다. 도 6을 참조하여 이것을 더 설명한다.

도 6은 부분적으로 웨이퍼(114)의 반도체 구조(160)의 일실시형태의 상면도이다. 반도체 구조(160)는 웨이퍼(114)의 기판(162) 상에 배치 및 패터닝되는 2개의 예시적 물질층을 포함한다. 본 실시예에서, 반도체 구조(160)는 기판(162) 내에 규정되고 하나 이상의 반도체 물질을 포함하는 복수의 활성 영역(active region)(164)을 포함한다. 일실시예에서, 트렌치(trenches)를 형성하기 위해 반도체 기판을 에칭하는 단계, 트렌치에 채우기 위한 유전체 물질을 증착하는 단계, 및 기판 표면을 평탄화하기 위해 유전체 물질을 연마하는 단계를 포함하는 절차에 의해 활성 영역(164)이 형성된다. 기판(162)에서, 활성 영역(164)과 다른 영역들은 활성 영역들(164) 중에 아이솔레이션(isolation)을 제공하기 위한 유전체 피처들(dielectric features)이다. 또한, 상기 절차에 의해 형성되는 이들 아이솔레이션 피처들을 STI(shallow trench isolation) 피처들이라 한다.

반도체 구조(160)는 기판(162) 상에 형성되는 다양한 게이트들(166)도 포함한다. 게이트들(166)은 게이트 전극들을 형성하기 위해 패터닝되는 도전성 물질(conductive material)을 포함하고, 기판(162)으로부터 게이트 전극들을 분리하는 게이트 유전체를 형성하기 위한 유전체 물질을 더 포함한다. 게이트(166)는 FET(field-effect transistor)을 위한 콤포넌트이다. 반도체 구조(160)는 FET와 다른 디바이스들을 기능 회로에 연결하도록 구성되는 비아, 콘택트(contact) 및 메탈 라인을 구비한 상호접속 구조를 더 포함한다. 본 실시예에서, 상호접속 구조는 소스와 드레인 상에 랜딩(landing)되는 콘택트(168) 및 게이트 상에 랜딩(landing)되는 콘택트(170)를 포함한다. 소스와 드레인은 FET의 콤포넌트이다. 예시를 위한 본 실시예에서, 반도체 구조(160)는 집적회로를 형성하기 위해 패터닝되는 다양한 물질층들을 포함한다.

도 4를 다시 참조하면, 웨이퍼(114) 상의 마크(146)는 기판 상에 형성되고 활성 영역에 의해 패터닝되는 마크(146a 및 146c)를 포함한다. 웨이퍼(114) 상의 마크(146)는 게이트층 상에 형성되고 게이트에 의해 패터닝되는 마크(146b 및 146d)도 포함한다. 특히, 마크(146a)는 X 방향으로 연장되고, 마크(146a) 내의 피처들은 Y 방향으로 배향된다. 마크(146a)는 활성 영역에 관하여 X 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다. 마찬가지로, 마크(146c)는 Y 방향으로 연장되고, 마크(146c) 내의 피처들은 X 방향으로 배향된다. 마크(146c)는 활성 영역에 관하여 Y 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다. 마크(146b)는 X 방향으로 연장되고, 마크(146b) 내의 피처들은 Y 방향으로 배향된다. 마크(146b)는 게이트에 관하여 X 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다. 마찬가지로, 마크(146d)는 Y 방향으로 연장되고, 마크(146d) 내의 피처들은 X 방향으로 배향된다. 마크(146d)는 게이트에 관하여 Y 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다.

다양한 콘택트(168 및 170)는 활성 영역(164) 및 게이트(166) 각각에 의해 얼라인(align)될 것이다. 특히, 활성 영역(164)에 대한 콘택트(168)는 Y 방향의 미스얼라인먼트에 더 민감하고, 게이트(166)에 대한 콘택트(170)는 X 방향의 미스얼라인먼트에 더 민감하다. 콘택를 위한 프로세스 중에 얼라인먼트가 측정되면, 활성 영역(164) 및 게이트(166)에 대한 얼라인먼트가 측정된다. 그러나, 마크(146b 및 146c)에 대한 얼라인먼트 에러는 상기 이유에 따라 더 많은 가중치를 갖는다. 따라서, 얼라인먼트 에러는 얼라인먼트 마크(146b)에 대한 제1 얼라인먼트 에러 및 마크(146c)에 대한 제2 얼라인먼트 에러를 포함한다.

회로 성능을 고려하면, 상이한 회로 피처들이 각 방향에 더 민감하다. 이러한 특정 경우에 있어서, 회로(또는 디바이스) 성능은 X 방향보다 Y 방향에서 활성 영역의 얼라인먼트에 더 민감하다. 디바이스 성능은 Y 방향보다 X 방향에서의 게이트의 얼라인먼트에 더 민감하다.

얼라인먼트 측정을 위한 광 신호의 파장은 마크(146)의 패턴 지오매트리(pattern geometry), 패턴 토포그래피(topography) 및 패턴 치수(dimension)에 민감하다는 것이 인식된다. 따라서, 얼라인먼트 측정을 위한 얼라인먼트 시스템(100)을 사용하는 개시된 방법에 있어서, 고품질의 신호를 갖고, 고품질의 측정을 달성하고, 그리고 궁극적으로 고품질의 웨이퍼를 달성하기 위해 얼라인먼트 측정 중에 조정 가능 광원(110)으로부터의 상이한 파장의 광 신호가 상이한 마크에 적용된다. 마크 패턴에 대한 파장 민감도 및 소정 방향에 대한 회로 패턴의 민감도를 모두 고려하면, Y 방향에 있어서의 얼라인먼트 측정이 더 높은 품질의 측정을 갖도록 하기 위해, 활성 영역과 관련된 마크(146a 및 146c)에 적용되는 조정 가능 광원의 파장은 마크(146c)에 특정하게 조정된다. Y 방향에 있어서의 얼라인먼트 측정이 더 높은 품질의 측정을 갖도록 하기 위해, 게이트와 관련되는 마크(146b 및 146d)에 적용되는 조정 가능 광원의 파장은 마크(146b)에 특정하게 조정된다.

특히, 활성 영역(164)과 관련되는 마크(146a 및 146c)를 위해, 마크(146c)에 따라 파장이 선택된다. 게이트(166)와 관련되는 마크(146b 및 146d)를 위해, 마크(146b)에 따라 파장이 선택된다.

각각의 마크에 특정하게 조정되는 파장을 가진 얼라인먼트 측정을 위해 상기 방법을 이하 도 7을 참조하여 더 설명한다. 도 7은 3차원 트랜지스터를 구비한 반도체 구조(180)의 개략도이다. 이 특정 실시예에서, 3차원 트랜지스터는 활성 영역(182)과 게이트(184)를 구비한 FinFET(in-like field-effect transistors)이다. 활성 영역(182)은 X 방향으로 얼라인(align)되고, 게이트(184)는 Y 방향으로 얼라인된다. X 방향은 또한 도 7에서 X와 Y 방향 모두에 수직인 방향으로서 표시되어 있다.

또한, 마크(146c)는 동일 물질층 내에 활성 영역(182)으로 형성된다. 다양한 실시예에서, 마크(146c) 및 활성 영역(182)을 위한 물질층은 실리콘, 실리콘 게르마늄, 또는 다른 적합한 반도체 물질을 포함한다. 마크(146c)는 Y 방향으로 연장되고, 마크(146c) 내의 피처들은 X 방향으로 배향된다. 마크(146c)는 활성 영역에 관하여 Y 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다. 일실시예에서, 마크(146c)는 도 5 내의 마크 패턴(150)을 포함한다.

또한, 마크(146b)는 다결정 실리콘(polycrystalline silicon, polysilicon) 물질층과 같은 동일한 물질층 내의 게이트(184)로 형성된다. 다양한 실시예에서, 마크(146c) 및 활성 영역(182)을 위한 물질층은 폴리실리콘, 메탈, 실리사이드와 합금 또는 다른 적합한 도전성 물질을 포함한다. 마크(146b)는 X 방향으로 연장되고, 마크(146b) 내의 피처들은 Y 방향으로 배향된다. 마크(146b)는 게이트에 관하여 X 방향에서의 미스얼라인먼트 또는 오버레이 에러를 모니터하도록 구성된다. 일실시예에서, 마크(146b)는 도 5 내의 마크 패턴(152)을 포함한다.

조정 가능 광원으로부터의 제2 파장의 광 신호(188)는 마크(146c)에 특정하게 조정되고 규정된 활성 영역(182)을 구비하는 물질층의 얼라인먼트 또는 오버레이 측정을 위한 얼라인먼트 시스템(100)에 의해 마크(146c)에 적용되지만, 조정 가능 광원으로부터의 제1 파장의 광 신호(186)는 마크(146b)에 특정하게 조정되고 규정된 게이트(184)를 구비하는 물질층의 얼라인먼트 또는 오버레이 측정을 위한 얼라인먼트 시스템(100)에 의해 마크(146b)에 적용된다. 여기서, 제1 및 제2 파장은 최적화된 신호 품질 또는 측정 품질을 위해 대응하는 마크들에 대하여 조정된다. 따라서, 개별 마크에 대하여 특정한 상이한 파장의 광 신호를 적용함으로써, 감광 방향[Y 방향에서는 활성 영역(182) 및 X 방향에서의 게이트(184) 등]에서의 얼라인먼트 또는 오버레이 에러는 최적화된 측정 품질 및 궁긍적으로 고품질의 웨이퍼에 의해 적절하게 측정된다.

더 일반적인 실시예에서, 2개 이상의 물질층들이 반도체 웨이퍼에 존재하고, 각 물질층은 개별 회로 패턴 및 개별 얼라인먼트(또는 오버레이) 마크를 포함한다. 이들 마크들은 개별 마크에 대하여 조정되는 다양한 파장의 광 신호에 의한 얼라인먼트 측정을 위한 얼라인먼트 시스템(100)을 사용하도록 구성된다. 도 8은 하나 이상의 실시형태에 따라 구성되는 상이한 물질층들에 형성되는 회절 기반 마크(190)의 개략도이다. 도 9는 하나 이상의 실시형태에 따라 구성되는 상이한 물질층들에 형성되는 회절 기반 마크(200)의 개략도이다. 마크(200)는 웨이퍼(114)의 동일 영역 내에 적층될 수 있다. 도 10은 본 발명의 양상에 따라 구성되는 복수의 얼라인먼트 마크를 구비한 웨이퍼(114)의 일실시형태의 단면도이다. 웨이퍼(114), 마크(190), 및 적층된 마크(200)에 대하여 도 8, 도 9, 및 도 10을 참조하여 집합적으로 설명한다.

마크(190)는 각각 입사광 빔에 의해 확산 신호를 생성할 수 있는 주기적 구조(periodic structure)를 포함한다. 주기적 구조는 주기적 구조의 상수(constant)로서 피치(pitch)를 규정한다. 일실시형태에서, 마크(190)는 평행하게 그리고 주기적으로 구성되는 멀티플 라인(multiple lines)을 구비하는 그레이팅 구조(grating structure)를 포함한다. 라인(192)은 그레이팅의 배향(orientation)이라고 하는 배향(194)에 대하여 수직으로 배치된다. 그레이팅(grating)은 또한 도 8에 도시된 바와 같이 라인의 위치로부터 인접한 라인의 동일 위치로 측정되는 피치(196)를 규정한다. 피치는 회절 패턴을 위한 입사광 빔의 파장에 비교될 수 있다. 라인과 라인 사이의 갭은 입사광 빔에 대하여 상이한 흡수 및/또는 반사를 갖는다. 예컨대, 라인은 불투명하고, 라인 사이의 갭은 투명하다. 라인 폭은 최적화된 회절 신호를 위해 적절하게 선택될 수 있다. 마크(190)는 예시만을 위한 것이다. 신뢰할만한 확산 신호가 될 수 있는 다른 주기적 패턴이 대안으로서 사용될 수 있다. 예컨대, 마크(190)의 라인 패턴은 제조 기준에 맞게 또는 신호 향상을 위해 더 분할(segmented)될 수 있다.

도 9를 더 참조하면, 확산 기반 마크(200)는 동일 영역 내에 적층될 수 있는 복수의 확산 기반 마크들을 포함한다. 각각은 도 8의 마크(190)와 유사하다. 예컨대, 각 마크는 피치와 배향을 가진 그레이팅 구조를 포함한다. 그러나, 확산 기반 마크(190)는 다양한 피치와 배향을 갖도록 구성된다. 본 실시예에서, 웨이퍼 상에 4개의 물질층들이 형성된다. 제1 층은 제1 피치와 제1 배향을 갖는 제1 그레이팅 마크(202)를 포함한다. 제2 층은 제1 층 위에 있고, 제2 피치와 제2 배향을 가진 제2 그레이팅 마크(204)를 포함한다. 이 특정 경우에 있어서, 제2 배향은 제1 배향에 수직이다. 제3 층은 제2 층 위에 있고, 제3 피치와 제1 배향을 가진 제3 그레이팅 마크(206)를 포함한다. 제4 층은 제3 층 위에 있고, 제4 피치와 제2 배향을 가진 제4 그레이팅 마크(208)를 포함한다. 따라서, 마크(200)가 다양한 피치와 배향을 가짐에 따라, 얼라인먼트 측정을 이들 마크에 적용하는데 조정 가능 광원(110)을 가진 얼라인먼트 시스템(100)이 사용된다. 특히, 각 마크는 물질층 내에 규정되는 회로 패턴의 더 광에 민감한 방향에 대응하는 개별 배향으로 구성된다. 또한, 얼라인먼트 신호 출력이 집중되고, 신뢰할만 하고, 고품질을 갖도록, 조정 가능 광원(110)에 의해 각 마크에 적용되는 광 신호는 대응 마크에 대하여 조정되는 파장을 갖는다. 또한, 파장은 대응 물질층의 콘트라스트(contrast) 및 토포그래피(topography)에 기초하여 더 조정될 수 있다.

도 10에 도시된 다른 실시형태에서, 웨이퍼(114)는 기판(212)을 포함한다. 기판(212) 상에는 예시적인 8개의 물질층(214, 216, 218, 220, 222, 224, 226 및 228)이 형성된다. 일실시예에서, 8개의 물질층은 상호접속을 위한 8개의 금속층이다. 각 층은 메탈 라인 또는 비아/콘택트를 포함한다. 다른 실시예에서, 8개의 물질층은 활성 영역을 위한 제1 층, 게이트를 위한 제2 층, 및 콘택트, 비아, 및 메탈 라인을 위한 다른 층들을 포함한다.

8개의 층들(204-218)은 또한 영역(230) 내에 적층되고 하나의 개별 층 내에 각각 배치되는 마크(232, 234, 236, 238, 240, 242, 244 및 246)를 포함한다. 각 마크는 동일 물질층 내에 개별 회로 패턴(본 실시예에서 메탈 피처들)으로 동시에 형성될 수 있다. 특히, 제1 층(214) 내의 제1 마크(232) 및 제2 층(216) 내의 제2 마크(234)는 상이한 피치와 상이한 배향을 갖는다.

도 11은 본 발명의 하나 이상의 실시형태에 따른 도 1의 얼라인먼트 시스템(100)을 사용하기 위한 방법(300)의 플로우차트를 제공한다. 도 1 내지 도 11을 참조하여, 이하 상기 방법(300)에 대해 설명한다. 방법(300)은 웨이퍼(114) 상에 그리고 개별 배향으로 구성되는 멀티플 마크들을 웨이퍼(114) 상에 형성함으로써 동작(302)에서 시작된다. 일실시예에서, 웨이퍼(114)는 제1 회로 패턴 및 제1 마크를 구비한 제1 물질층을 포함한다. 특히, 제1 물질층은 조정 가능 광원(11)으로부터의 광 에너지에 관련되는 토포그래피, 콘트라스트, 및 다른 특성들을 갖는다. 웨이퍼(114)는 또한 제1 물질층 상에 배치되는 제2 물질층을 포함한다. 제2 물질층은 제2 회로 패턴 및 제2 마크를 구비한다. 특히, 제2 물질층은 조정 가능 광원(11)으로부터의 광 에너지에 관련되는 토포그래피, 콘트라스트, 및 다른 특성들을 갖는다.

일실시형태에서, 웨이퍼(114)는 제2 물질층 상에 제3 물질층을 더 포함한다. 제3 물질층은 패터닝될 것이다. 리소그래피 프로세스에 의해 패터닝될 제3 물질층 상에 레지스트층이 코팅된다. 제3 물질층은 패터닝된 레지스트층을 사용함으로써 패터닝될 것이다.

상기 방법(300)은 동작(304)으로 진행하여 제1 마크에 대하여 제1 파장의 제1 광(신호)를 생성한다. 제1 파장은 제1 마크로부터의 출력 신호가 높은 또는 최적화된 신호 품질을 갖도록 선택된다. 일실시예에서, 신호 품질은 백그라운드 노이즈에 대한 신호 및 신호 강도에 의해 측정된다. 일실시형태에서, 제1 파장은 제1 마크의 콘트라스트 및 토포그래피에 따라 선택된다. 다른 실시형태에서, 제1 파장은 제1 마크의 패턴(피치 등)에 따라 추가적으로 또는 대안으로서 선택된다. 동작(304) 중에, 조정 가능 광원(110)은 신호 품질을 평가하기 위해 다양한 파장에 걸쳐 조정된다. 가장 좋은 파장에 대응하는 또는 그에 근접한 파장이 제1 파장으로서 결정된다. 일실시형태에서, 제1 광을 적용하기 전에 조정 가능 광원(110)이 제1 파장으로 조정된다. 제1 광이 생성되어 제1 마크로 지향된다.

상기 방법(300)은 동작(306)으로 진행하여 디텍터(120)에 의해 제1 마크로부터 제1 출력 신호를 검출한다. 얼라인먼트 시스템(100)은 통합되거나 대안으로서 연결되는 신호 분석 모듈을 더 포함할 수 있다. 신호 분석 모듈은 얼라인먼트 또는 오버레이 에러를 위해 제1 출력 신호를 분석하는데 더 사용된다.

상기 방법(300)은 제2 마크에 대하여 제2 파장의 제2 광(신호)를 생성함으로써 동작(308)으로 진행된다. 제2 파장은 제2 마크로부터의 출력 신호가 높은 또는 최적화된 신호 품질을 갖도록 선택된다. 일실시형태에서, 제2 파장은 제2 마크의 콘트라스트 및 토포그래피에 따라 선택된다. 다른 실시형태에서, 제2 파장은 제2 마크의 패턴(피치 등)에 따라 추가적으로 또는 대안으로서 선택된다. 동작(308) 중에, 조정 가능 광원(110)은 신호 품질을 평가하기 위해 다양한 파장에 걸쳐 조정된다. 가장 좋은 파장에 대응하는 또는 그에 근접한 파장이 제2 파장으로서 결정된다. 일실시형태에서, 제2 광을 적용하기 전에 조정 가능 광원(110)이 제2 파장으로 조정된다. 제2 광이 생성되어 제2 마크로 지향된다.

상기 방법(300)은 동작(310)으로 진행하여 디텍터(120)에 의해 제2 마크로부터 제2 출력 신호를 검출한다. 신호 분석 모듈은 얼라인먼트 또는 오버레이 에러를 위해 제2 출력 신호를 분석하는데 더 사용된다.

상기 방법(300)의 이전, 도중, 및 이후에, 다른 동작들이 실행될 수 있다. 일실시예에서, 상기 방법(300)은 동작(304 및 306)과 유사한 다른 동작으로 더 진행하지만, 각각의 물질층 내의 다른 마크에 적용될 수 있다. 다른 실시예에 따르면, 마크가 오버레이 마크로서 사용될 때, 오버레이 에러가 사양(specification)을 벗어나면, 패터닝된 포토레지스트층은 스트립핑(stripping), 코팅, 노출, 및 현상(developing)을 포함하는 절차에 의해 재작업될 수 있다. 다른 실시예에서, 마크는 얼라인먼트 마크로서 사용된다. 얼라인먼트 에러가 사양 내 있거나 최소화될 때까지, 리소그래피 시스템(130)의 얼라인먼트 제어 유닛은 웨이퍼와 포토마스크 사이의 얼라인먼트를 자동적으로 조정(adjust)할 것이다. 이 경우에, 얼라인먼트 에러는 다양한 물질층에 대한 얼라인먼트 에러를 포함한다. 도 6에 도시된 실시예에 따르면, 제3 물질층은 콘택트층이고, 제1 및 제2 물질층은 각각 활성 영역 및 게이트이다. 콘택트 패터닝을 위한 포토마스크를 얼라인(align)하는데 얼라인먼트가 사용되면, 얼라인먼트 에러는 활성 영역(164)에 대한 제1 얼라인먼트 에러 및 게이트(166)에 대한 제2 얼라인먼트 에러를 포함한다. 얼라인먼트는 집합적인 얼라인먼트 에러가 최소화되도록 조정(adjust)된다.

다른 실시형태에서, 해상도를 향상시키기 위해 물질층을 패터닝하는데 더블 또는 멀티플 패터닝이 사용된다. 이 경우에, 동일한 물질층 내에 2개 이상의 패턴이 형성되고, 각각의 마크는 동일 물질층 내의 상이한 패턴층 내에 형성된다. 이 경우에, 상기 방법은 개별 패턴층과 관련된 다양한 패턴층 및 마크에 여전히 적용 가능하다. 예컨대, 도 4의 마크(146)는 상이한 패턴층 내의 마크들을 나타낼 수 있다. 마크(146a 및 146c)는 제1 패턴(층) 내의 마크이다. 마크(146b 및 146d)는 제2 패턴(층) 내의 마크이다. 모든 패턴들은 더블 패터닝 프로세스 또는 멀티플 패터닝 프로세스에 의해 동일 물질층 내에 규정된다.

조정 가능 광원(110)을 사용함으로써, 얼라인먼트 시스템(100)은 패턴의 마크 패턴, 마크 콘트라스트, 마크 포토그래피, 및 감광 배향에 따라 다양한 마크에 특정하게 파장을 조정하는데 더 효과적이다.

본 발명은 집적회로 제작을 위한 얼라인먼트 시스템의 일실시형태도 제공한다. 시스템은 기판을 이동시키도록 동작 가능하게 되고 기판을 고정하도록 구성되는 기판 스테이지; 파장 조정 가능한 자외선광을 생성하도록 동작 가능하게 되는 조정 가능 광원; 기판으로부터 반사되는 광인 출력 신호를 수신하도록 구성되는 디텍터; 및 얼라인먼트 모듈과 통합되고 기판 상에 코팅되는 레지스트층에 노출 프로세스를 수행하도록 구성되는 노출 모듈을 포함한다.

본 발명은 집적회로 제작을 위한 방법의 일실시형태도 제공한다. 방법은 제1 패턴층 내에 규정되는 제1 얼라인먼트 마크 및 제2 패턴층 내에 규정되는 제2 얼라인먼트 마크를 구비한 집적회로 기판을 제공하는 단계; 제1 얼라인먼트 마크의 얼라인먼트 모니터링을 위해 조정 가능 광원으로부터의 근적외선(NIR)광 내의 제1 파장의 제1 광으로 제1 얼라인먼트 마크를 조명(illuminating)하는 단계; 및 제2 얼라인먼트 마크의 얼라인먼트 모니터링을 위해 조정 가능 광원으로부터의 원적외선(FIR)광 내의 제2 파장의 제2 광으로 제2 얼라인먼트 마크를 조명하는 단계를 포함한다.

본 발명은 바람직한 실시형태에 관하여 개시되어 있다. 본 개시의 검토 이후에 당업자에게 명백하게 되는 향상 또는 수정은 본 발명의 사상 및 범위 내에서 이루어진다. 몇가지 수정, 변경, 및 대체는 상기 개시 내에 있고, 본 발명의 몇가지 사례, 몇가지 피처들은 다른 피처의 대응 사용 없이 채택될 수 있는 것으로 이해된다. 따라서, 청구범위는 본 발명의 범위와 일치하는 방식으로 및 더 넓게 해석되는 것으로 인식된다.

Claims

집적회로 제조를 위한 리소그래피 시스템에 있어서,
얼라인먼트 마크로 기판을 고정시키도록 구성되고 상기 기판을 이동시키도록 동작 가능한 기판 스테이지;
파장이 조정 가능한 적외선광(IR light: infrared light)을 생성시키도록 동작 가능한 조정 가능 광원(tunable light source) 및 상기 IR 광을 수신하기 위한 디텍터(detector)를 포함하는 얼라인먼트 모듈; 및
상기 얼라인먼트 모듈과 통합되고 상기 기판에 코팅되는 레지스트층(resist layer)에 대해 노출 프로세스를 수행하도록 구성되는 노출 모듈;
을 포함하고,
상기 파장은 상기 얼라인먼트 마크에 기초하여 조정되어 상기 디텍터에 의해 수신되는 상기 IR 광이 미리 결정된 신호 품질을 갖도록 하는 것인, 리소그래피 시스템.
제1항에 있어서,
상기 얼라인먼트 모듈은 또한, 상기 기판 상에 형성되는 얼라인먼트 마크에 상기 광을 지향시키도록 구성되는 것인,
리소그래피 시스템.
제1항에 있어서,
상기 얼라인먼트 모듈은 상기 기판으로부터 반사되는 상기 광의 출력 광을 선택하기 위한 애퍼처 피처(aperture feature)를 더 포함하는 것이고, 상기 디텍터는 상기 애퍼처 피처에 의해 선택되는 출력 신호를 수신하도록 구성되는 것인,
리소그래피 시스템.
제1항에 있어서,
얼라인먼트를 조정(adjust)하도록 구성된 얼라인먼트 제어 유닛을 더 포함하는,
리소그래피 시스템.
제1항에 있어서,
상기 노출 모듈은,
방사선원(radiation source);
포토마스크를 고정시키기 위한 마스크 스테이지로서, 상기 포토마스크 상에 패턴이 규정되어 있는 것인, 상기 마스크 스테이지; 및
상기 방사선원으로부터 방사선 에너지를 수신하고, 상기 기판에 상기 패턴을 이미징(imaging)하기 위한 광학 모듈;
을 포함하는 것인,
리소그래피 시스템.
제1항에 있어서,
상기 조정 가능 광원은 상기 파장을 조정(tuning)하는 메카니즘으로 구성되고, 상기 메카니즘은 공진기 길이(cavity length)를 조정하기 위해 MEMS(microelectromechanical system)를 가진 광 공진기(optical cavity)와 격자 분포 브래그 반사기(grating distributed Bragg reflector) 중 하나를 포함하는 것인,
리소그래피 시스템.
집적회로 제조를 위한 얼라인먼트 시스템에 있어서,
기판을 얼라인먼트 마크로 고정시키도록 구성되고 상기 기판을 이동시키도록 동작 가능한 기판 스테이지;
파장이 조정 가능한 적외선(IR) 광을 생성시키도록 동작 가능한 조정 가능 광원;
상기 얼라인먼트 마크로부터 반사되는 상기 IR 광인 출력 신호를 수신하도록 구성되는 디텍터; 및
얼라인먼트 모듈과 통합되고 상기 기판에 코팅되는 레지스트층에 대해 노출 프로세스를 수행하도록 구성되는 노출 모듈
을 포함하고,
상기 파장은 상기 얼라인먼트 마크에 기초하여 조정되어 상기 디텍터에 의해 수신되는 상기 IR 광이 미리 결정된 신호 품질을 갖도록 하는 것인,
얼라인먼트 시스템.
제1 패턴층 내에 규정되는 제1 얼라인먼트 마크 및 제2 패턴층 내에 규정되는 제2 얼라인먼트 마크를 구비하는 집적회로(IC: integrated circuit) 기판을 제공하는 단계;
상기 제1 얼라인먼트 마크에 따라 조정 가능 광원으로부터의 근적외선(NIR: near-infrared)의 제1 광의 제1 파장을 조정하는 단계;
상기 제1 얼라인먼트 마크의 얼라인먼트 모니터링을 위해 상기 제1 광으로 상기 제1 얼라인먼트 마크를 조명(illuminating)하는 단계; 및
상기 제2 얼라인먼트 마크의 얼라인먼트 모니터링을 위해 상기 조정 가능 광원으로부터의 원적외선(FIR: far-infrared)의 제2 광으로 상기 제2 얼라인먼트 마크를 조명하는 단계;
를 포함하고,
상기 제1 파장은 조정되어 상기 제1 얼라인먼트 마크로부터 반사된 상기 제1 광이 미리 결정된 신호 품질을 갖도록 하는 것인, 방법.
제8항에 있어서,
상기 집적회로(IC) 기판을 제공하는 단계는,
상기 IC 기판 상에 상기 얼라인먼트 마크를 포함하는 상기 제1 패턴층을 형성하는 단계;
상기 IC 기판 상에 상기 제2 얼라인먼트 마크를 포함하는 상기 제2 패턴층을 형성하는 단계; 및
상기 IC 기판 상에 그리고 상기 제1 및 제2 얼라인먼트 마크 위에 감광 레지스트층(sensitive resist layer)을 형성하는 단계;
를 포함하는 것인,
방법.
제8항에 있어서,
상기 제1 파장을 조정하는 단계는, 상기 제1 얼라인먼트 마크의 패턴 콘트라스트 및 패턴 토포그래피에 따라 상기 제1 광의 상기 제1 파장을 조정하는 단계를 포함하는 것인,
방법.