KR101439917B1 - Arc blocking apparatus of pulse output module - Google Patents
Arc blocking apparatus of pulse output module Download PDFInfo
- Publication number
- KR101439917B1 KR101439917B1 KR1020130020304A KR20130020304A KR101439917B1 KR 101439917 B1 KR101439917 B1 KR 101439917B1 KR 1020130020304 A KR1020130020304 A KR 1020130020304A KR 20130020304 A KR20130020304 A KR 20130020304A KR 101439917 B1 KR101439917 B1 KR 101439917B1
- Authority
- KR
- South Korea
- Prior art keywords
- arc
- signal
- output module
- output
- pulse output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Abstract
본 발명은 펄스 출력 모듈의 아크를 차단하기 위한 장치에 관한 것으로, 보다 상세하게는 펄스 출력 모듈의 출력단에 연결되어 출력단의 출력 신호와 레벨 신호를 비교하여 출력단의 아크 발생 여부를 감지하는 아크 센싱 회로, 기준 신호를 이용하여 딜레이 신호를 생성하고, 상기 출력단의 출력 신호와 딜레이 신호를 비교하여 아크 차단 신호를 생성하는 로직 회로 및 상기 아크 센싱 회로 및 로직 회로의 동작을 제어하고, 아크 센싱 회로로부터 아크 발생 감지 결과를 수신하며, 로직 회로로부터 아크 차단 신호를 수신하여 펄스 출력 모듈의 출력단을 제어하는 제어부를 포함하는 아크 차단 장치에 관한 것이다.The present invention relates to an apparatus for blocking an arc of a pulse output module, and more particularly, to an arc sensing circuit which is connected to an output terminal of a pulse output module and compares an output signal of an output terminal with a level signal, A logic circuit for generating a delay signal by using a reference signal and for comparing an output signal of the output stage with a delay signal to generate an arc cutoff signal and for controlling operations of the arc sensing circuit and the logic circuit, And a controller for receiving an occurrence detection result and receiving an arc cutoff signal from the logic circuit to control the output terminal of the pulse output module.
Description
본 발명은 펄스 출력 모듈의 아크를 차단하기 위한 장치에 관한 것으로 보다 상세하게는 플라즈마를 이용하여 박막을 증착하기 위한 펄스 출력 모듈의 출력단에서 발생하는 아크를 고속으로 검출하고 차단 여부를 판단하여 아크로 인한 에너지 손실을 최소화하고 펄스 출력 모듈에서 안정적인 출력을 발생시키기 위한 펄스 출력 모듈의 아크 차단 장치에 관한 것이다.
The present invention relates to an apparatus for blocking an arc of a pulse output module, and more particularly, to an apparatus for blocking an arc of a pulse output module, which detects an arc generated at an output terminal of a pulse output module for depositing a thin film using plasma, To an arc cutoff device of a pulse output module for minimizing energy loss and generating a stable output in a pulse output module.
펄스 출력 모듈은 출력단에 일정한 전압을 출력하여 플라즈마를 발생시키고 이를 이용하여 박막을 증착하는 장치이다. 펄스 출력 모듈의 출력단에서는 예기치 않은 상황에서 고전압의 아크가 발생되므로, 펄스 출력 모듈의 아크를 검지하고 이를 차단하기 위한 장치가 요구된다.The pulse output module generates a plasma by outputting a constant voltage to the output terminal and deposits the thin film using the generated plasma. In the output stage of the pulse output module, a high-voltage arc is generated in an unexpected situation, so an apparatus for detecting an arc of the pulse output module and interrupting the arc is required.
종래에는 출력단에서의 전압이나 전류값을 검출하여 아크 발생 여부를 판별하고 펄스 출력 모듈의 출력을 차단하는 방식으로 아크를 차단하였다. 그러나 전압이나 전류값을 검출하는 종래의 방식은 아크를 검지하고 아크 발생 여부를 판별한 후 출력을 차단하는 데에 긴 시간이 소요되어, 출력단에 전달되는 아크 에너지가 크므로 코팅 품질을 저하시키는 문제가 있었다. 이에 따라 아크 발생 빈도가 늘어나게 되어 플라즈마를 안정적으로 제어하기가 어려웠다.Conventionally, the voltage or current value at the output terminal is detected to determine whether or not an arc is generated, and the arc is blocked by a method of cutting off the output of the pulse output module. However, in the conventional method of detecting a voltage or a current value, it takes a long time to detect an arc and determine whether or not an arc is generated, and then to shut off the output. The arc energy transmitted to the output terminal is large, . As a result, the frequency of arc generation is increased, and it is difficult to stably control the plasma.
펄스 출력 모듈을 차단하고, 다시 가동하게 되는 경우 장치의 구동에 따른 비용이 들고 재가동에 소요되는 시간이 길어지게 되어 증착 공정에 있어서 큰 손해가 발생한다. 따라서 아크 발생 여부 및 출력 차단 여부를 신중하게 판단하여 조치를 취할 필요가 있다. 그러나 종래의 기술은 정확한 검지가 어렵고 검지, 차단하는데에 오랜 시간이 걸리는 문제가 있을 뿐만 아니라, 아크 상태의 강도를 구분하기 어려워 공정상 아크 빈도에 의한 공정 차단의 판단이 어려웠다.
If the pulse output module is shut off and operated again, the cost of driving the device increases, and the time required for restarting is prolonged, which causes a large damage in the deposition process. Therefore, it is necessary to judge carefully whether or not an arc is generated and whether the output is cut off and take measures. However, the conventional technique has a problem in that it is difficult to accurately detect, and it takes a long time to detect and cut off, and it is difficult to distinguish the intensity of the arc state, so it is difficult to judge the process interruption due to the arc frequency in the process.
본 발명은 상술한 종래기술의 문제점을 극복하기 위하여 펄스 출력 모듈의 출력단에서 고속으로 아크를 검지하고, 펄스 출력 모듈의 차단 여부를 정확하게 판단하기 위한 것이다.In order to overcome the above-described problems of the conventional art, the present invention is to detect an arc at a high speed at the output terminal of the pulse output module and accurately determine whether the pulse output module is shut off.
본 발명은 출력단의 아크 상태를 여러가지로 분류하고, 이에 따라 선택적으로 펄스 출력 모듈을 제어하는 것을 목적으로 한다.
An object of the present invention is to classify the arc state of the output stage in various ways, thereby selectively controlling the pulse output module.
상술한 과제를 해결하기 위한 본 발명의 아크 차단 장치는 펄스 출력 모듈의 출력단에 연결되어 출력단의 출력 신호와 레벨 신호를 비교하여 출력단의 아크 발생 여부를 감지하는 아크 센싱 회로, 기준 신호를 이용하여 딜레이 신호를 생성하고, 상기 출력단의 출력 신호와 딜레이 신호를 비교하여 아크 차단 신호를 생성하는 로직 회로 및 상기 아크 센싱 회로 및 로직 회로의 동작을 제어하고, 아크 센싱 회로로부터 아크 발생 감지 결과를 수신하며, 로직 회로로부터 아크 차단 신호를 수신하고 상기 아크 발생 감지 결과에 따라 아크 차단 신호를 출력하여 펄스 출력 모듈의 출력단을 제어하는 제어부를 포함한다.An arc sensing circuit connected to an output terminal of the pulse output module for comparing an output signal of the output stage with a level signal to detect whether an arc is generated at an output terminal; Logic circuit for generating an arc cutoff signal by comparing an output signal of the output stage with a delay signal and for controlling the operation of the arc sensing circuit and the logic circuit, receiving an arc generation detection result from the arc sensing circuit, And a controller for receiving an arc cutoff signal from the logic circuit and outputting an arc cutoff signal according to a result of the arc occurrence detection to control the output terminal of the pulse output module.
상기 로직 회로는 기준 신호를 수신하여 딜레이 신호를 생성시키는 딜레이 신호 생성부 및 상기 딜레이 신호와 출력 신호를 비교하여 아크 차단 신호를 생성하는 비교부를 포함할 수 있고, 상기 아크 센싱 회로는 펄스 출력 모듈의 출력단과 연결되어, 펄스 출력 모듈의 출력 신호를 수신하는 출력 신호 입력부, 아크 발생 여부의 판단 기준이 되는 레벨 신호를 생성하는 레벨 신호 생성부 및 상기 출력 신호와 레벨 신호를 비교하여 아크 발생 여부를 감지하는 아크 감지부를 포함할 수 있다.The logic circuit may include a delay signal generator for receiving a reference signal to generate a delay signal, and a comparator for generating an arc cutoff signal by comparing the delay signal and the output signal. The arc sensing circuit includes a pulse output module An output signal input unit connected to the output terminal for receiving the output signal of the pulse output module, a level signal generator for generating a level signal which is a criterion for judging whether or not an arc is generated, And an arc detection unit.
한편, 본 발명의 아크 감지부는 출력 신호가 레벨 신호의 크기를 비교하여, 출력 신호가 레벨 신호보다 작은 경우 아크가 발생하였다고 판단하고, 레벨 신호 생성부는 레벨 신호의 크기 조절이 가능하다.Meanwhile, the arc detection unit of the present invention compares the magnitude of the level signal with the output signal, and determines that an arc has occurred when the output signal is smaller than the level signal, and the level signal generator can adjust the magnitude of the level signal.
본 발명의 로직 회로는 출력 신호의 펄스 폭을 연산하는 카운터를 더 포함할 수 있고, 딜레이 신호 생성부는 상기 카운터에서 연산된 출력 신호의 펄스 폭 보다 작은 범위 내에서 상기 딜레이 신호가 기준 신호로부터 딜레이되는 정도를 조절할 수 있다.The logic circuit of the present invention may further include a counter for calculating the pulse width of the output signal and the delay signal generator may delay the delay signal from the reference signal within a range smaller than the pulse width of the output signal calculated in the counter Can be adjusted.
한편, 본 발명의 로직 회로에서 아크 차단 신호는 아크 센싱 회로에서 검지된 아크보다 특정 주기 이후에 생성되는 것을 특징으로 하고, 아크 센싱 회로에서 기설정된 시간을 초과하여 아크가 감지되는 경우 제어부는 아크 종료 시점으로부터 기설정된 주기 이후에 펄스 출력 모듈을 재가동하는 것을 특징으로 한다.
Meanwhile, in the logic circuit of the present invention, the arc cutoff signal is generated after a specific period of time compared to the arc detected by the arc sensing circuit. When an arc is detected in a predetermined time in the arc sensing circuit, And the pulse output module is restarted after a predetermined period from the time point.
본 발명에 의해 펄스 출력 모듈의 출력단에서 고속으로 아크를 검지하는 것이 가능하다.According to the present invention, it is possible to detect an arc at the output terminal of the pulse output module at high speed.
그리고 펄스 출력 모듈의 차단 여부를 정확하게 판단하여, 펄스 출력 모듈을 안정적으로 사용할 수 있도록 한다.Also, it accurately judges whether the pulse output module is blocked or not, so that the pulse output module can be used stably.
뿐만 아니라, 레벨 신호를 조절하여 각각의 공정에 바람직한 아크 발생 기준을 설정할 수 있고, 아크의 발생 형태를 구별하여 각 형태에 맞게 펄스 출력 모듈을 제어할 수 있다.
In addition, it is possible to set a desired arc generation standard for each process by adjusting the level signal, and it is possible to control the pulse output module according to each type by distinguishing the arc generation form.
도 1은 본 발명의 아크 차단 장치의 구성을 개략적으로 나타낸 구성도이다.
도 2는 본 발명의 아크 차단 장치가 펄스 전원 공급 장치에 장착된 예를 나타낸 회로도이다.
도 3은 본 발명의 아크 센싱 회로의 일 실시예를 나타낸 회로도이다.
도 4는 본 발명의 레벨 신호 생성부에서 레벨 신호 크기를 조절하여 아크 발생 여부를 감지하는 예를 나타낸 도면이다.
도 5는 본 발명의 아크 차단 장치 내 로직 회로의 구성을 개략적으로 나타낸 구성도이다.
도 6은 본 발명의 로직 회로 내 딜레이 신호 생성부의 일 실시예를 나타낸 회로도이다.
도 7은 본 발명의 로직 회로 내에 카운터가 더 포함된 실시예를 나타낸 도면이다.
도 8은 발명의 아크 차단 장치에서 아크를 검출하고 펄스 출력 모듈의 출력을 차단하는 예를 나타낸 도면이다.
도 9는 발명의 아크 차단 장치에서 아크 발생 형태에 따라 펄스 출력 모듈의 출력을 차단하는 방식을 달리하는 예를 나타낸 도면이다.Fig. 1 is a schematic diagram showing a configuration of an arc cut-off device of the present invention.
2 is a circuit diagram showing an example in which the arc cutoff device of the present invention is mounted on a pulse power supply device.
3 is a circuit diagram showing an embodiment of the arc sensing circuit of the present invention.
4 is a diagram illustrating an example in which an arc is generated by adjusting a level signal level in the level signal generator of the present invention.
5 is a block diagram schematically showing the configuration of a logic circuit in the arc cutoff device of the present invention.
6 is a circuit diagram showing an embodiment of a delay signal generator in a logic circuit of the present invention.
7 is a diagram showing an embodiment in which a counter is further included in the logic circuit of the present invention.
8 is a view showing an example of detecting an arc in an arc cut-off device of the invention and cutting off the output of the pulse output module.
FIG. 9 is a diagram illustrating an example in which the output of the pulse output module is cut off according to the arc generation mode in the arc cutoff device of the invention.
이하 첨부된 도면을 참고하여 본 발명에 대하여 상세하게 설명한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 아크 차단 장치의 구성을 개략적으로 나타낸 구성도이고, 도 2는 본 발명의 아크 차단 장치가 펄스 전원 공급 장치에 장착된 예를 나타낸 회로도이다.FIG. 1 is a schematic diagram showing a configuration of an arc cut-off device of the present invention, and FIG. 2 is a circuit diagram showing an example in which an arc cutoff device of the present invention is mounted in a pulse power supply device.
본 발명의 아크 차단 장치는 펄스 출력 모듈의 출력단에 연결되어 출력단의 출력 신호와 레벨 신호를 비교하여 출력단의 아크 발생 여부를 감지하는 아크 센싱 회로, 기준 신호를 이용하여 딜레이 신호를 생성하고, 상기 출력단의 출력 신호와 딜레이 신호를 비교하여 아크 차단 신호를 생성하는 로직 회로 및 상기 아크 센싱 회로 및 로직 회로의 동작을 제어하고, 아크 센싱 회로로부터 아크 발생 감지 결과를 수신하며, 로직 회로로부터 아크 차단 신호를 수신하고 상기 아크 발생 감지 결과에 따라 아크 차단 신호를 출력하여 펄스 출력 모듈의 출력단을 제어하는 제어부를 포함한다.The arc isolator of the present invention includes an arc sensing circuit connected to an output terminal of a pulse output module for comparing an output signal of an output terminal with a level signal to detect whether an arc is generated at an output terminal, A logic circuit for comparing the output signal of the logic circuit with a delay signal to generate an arc cutoff signal, and for controlling the operation of the arc sensing circuit and the logic circuit, receiving an arc occurrence detection result from the arc sensing circuit, And a controller for outputting an arc cutoff signal according to a result of the arc detection to control an output terminal of the pulse output module.
본 발명의 특징 중 하나는 아크 센싱 회로가 출력단에 직접 연결되는 점이다. 도 2를 보면 아크 센싱 회로(아크 검출 회로라 표시되어 있음)가 펄스 출력 모듈의 출력단에 연결되어 있다. 출력단의 아크 발생시 펄스 출력 모듈이 동작하는 전압이나 전류 값을 측정하는 종래의 방식은 아크를 직접 검지하는 것이 아니라 전압/전류의 변화와 같은 간접적인 수치를 가지고 아크 발생을 판단한다. 종래의 방식은 펄스 출력 모듈의 출력단 이전에 전류 또는 전압을 측정하기 위한 구성이 부가되어야 하는데, 전류, 전압 측정에 상당한 시간이 소요된다. 이 뿐 아니라 전류, 전압 측정 후 전원을 차단하기 위해서 펄스 출력 모듈 이전에 결합된 구성(정류기, 필터, 컨버터, 저역필터, 클램핑 회로)을 제어하여 전원을 차단하는데, 이 또한 아크 차단에 적합하지 않을 정도로 시간 지연을 초래한다. One of the features of the present invention is that the arc sensing circuit is directly connected to the output terminal. 2, an arc sensing circuit (indicated by an arc detection circuit) is connected to the output terminal of the pulse output module. In the conventional method of measuring the voltage or current value at which the pulse output module operates when an arc occurs at the output stage, an arc is determined by indirectly measuring the voltage or current rather than directly detecting the arc. In the conventional method, a configuration for measuring the current or voltage must be added before the output terminal of the pulse output module, and it takes a considerable time to measure the current and the voltage. In addition to this, in order to cut off the power after measuring the current and voltage, the power is cut off by controlling the combined configuration (rectifier, filter, converter, low-pass filter, clamping circuit) before the pulse output module. Resulting in a time delay.
그러나 본 발명은 아크 발생을 검지하기 위한 아크 센싱 회로가 실제 아크가 발생하는 위치인 펄스 출력 모듈의 출력단에 직접 연결되어(도 2 참고) 아크 발생 여부를 직접 검지한다. 따라서, 아크를 검지하는 데에 소요되는 시간이 종래에 비하여 훨씬 단축된다. 아크 검지 후, 아크를 차단하기 위하여 제어부에서 펄스 출력 모듈의 출력단으로 유입되는 전류를 제어하는 것도 펄스 출력 모듈의 출력단 이전에 결합된 구성을 제어하는 것이 아니라 펄스 출력 모듈의 출력단 자체를 제어하는 것이므로 출력단 제어에 소요되는 시간이 단축된다. 따라서 종래에 비하여 아크 발생에 신속하게 대처할 수 있다. However, in the present invention, the arc sensing circuit for detecting arc generation is directly connected to the output terminal of the pulse output module where the actual arc occurs (see FIG. 2) to directly detect whether an arc is generated. Therefore, the time required for detecting the arc is much shorter than in the prior art. Controlling the current flowing from the control unit to the output terminal of the pulse output module in order to cut off the arc after arc detection does not control the combined structure before the output terminal of the pulse output module but controls the output terminal of the pulse output module itself, The time required for the control is shortened. Therefore, it is possible to quickly cope with the arc generation as compared with the conventional art.
본 발명의 아크 차단 장치 내 로직 회로는 기준 신호를 이용하여 딜레이 신호를 생성하고, 상기 딜레이 신호를 펄스 출력 모듈의 출력단으로부터 수신한 출력 신호와 비교하여 아크 차단 신호를 생성한다. 아크 차단 신호는 아크를 차단하기 위해 펄스 출력 모듈의 출력단을 제어하기 위한 정보를 포함하는 신호이다. 일례로 출력단에 연결된 스위치의 온/오프를 제어하기 위한 신호일 수 있다. The logic circuit in the arc isolator of the present invention generates a delay signal using a reference signal and compares the delay signal with an output signal received from the output terminal of the pulse output module to generate an arc cutoff signal. The arc cut-off signal is a signal including information for controlling the output terminal of the pulse output module to cut off the arc. For example, a signal for controlling on / off of a switch connected to the output terminal.
아크 차단 장치 내 제어부는 아크 센싱 회로로부터 수신된 아크 발생 감지 결과에 따라 아크 차단 여부를 인식(ack)하고, 아크 차단 여부를 인식한 결과에 따라 로직 회로로부터 수신되는 아크 차단 신호를 출력하여 펄스 출력 모듈의 출력단을 제어한다. 펄스 출력 모듈의 출력단을 제어하는 방식은 다양하며, 일례로 출력단에 직접 연결된 스위치를 아크 차단 신호에 의해 온/오프 시킴으로써 출력단에서의 펄스 출력을 제어하고 아크 발생을 방지할 수 있다.
The controller in the arc cutoff device recognizes whether the arc cutoff is detected according to the arc detection result received from the arc sensing circuit, and outputs an arc cutoff signal received from the logic circuit according to a result of recognizing whether the arc cutoff is detected, Controls the output stage of the module. There are various methods of controlling the output terminal of the pulse output module. For example, by directly turning on / off a switch directly connected to the output terminal by an arc cutoff signal, the pulse output at the output terminal can be controlled and arc generation can be prevented.
도 3은 본 발명의 아크 센싱 회로의 일 실시예를 나타낸 회로도이다.3 is a circuit diagram showing an embodiment of the arc sensing circuit of the present invention.
본 발명의 아크 차단 장치 내 아크 센싱 회로는 펄스 출력 모듈의 출력단과 연결되어, 펄스 출력 모듈의 출력 신호를 수신하는 출력 신호 입력부, 아크 발생 여부의 판단 기준이 되는 레벨 신호를 생성하는 레벨 신호 생성부 및 상기 출력 신호와 레벨 신호를 비교하여 아크 발생 여부를 감지하는 아크 감지부를 포함한다.The arc sensing circuit of the present invention includes an output signal input unit connected to an output terminal of the pulse output module and receiving an output signal of the pulse output module, a level signal generating unit for generating a level signal, And an arc detection unit for comparing the output signal with a level signal to detect whether an arc is generated.
레벨 신호란 아크 발생 여부의 판단 기준이 되는 신호로 펄스 출력 모듈이 사용되는 공정, 증착 대상물 등에 따라 조절이 가능하다. 아크 감지부는 레벨 신호와 출력 신호를 비교하여 아크 발생 여부를 판단하며, 일 실시예에서는 출력 신호가 레벨 신호보다 작은 경우 아크가 발생하였다고 판단한다. The level signal is a signal for judging whether or not an arc is generated, and it can be adjusted depending on a process in which the pulse output module is used, a deposition target, and the like. The arc detection unit compares the level signal and the output signal to determine whether or not an arc is generated. In one embodiment, the arc detection unit determines that an arc occurs when the output signal is smaller than the level signal.
도 4는 본 발명의 레벨 신호 생성부에서 레벨 신호 크기를 조절하여 아크 발생 여부를 감지하는 예를 나타낸 도면이다. 도 4의 위 쪽은 레벨 신호가 지나치게 낮게 설정되어 아크 발생을 검지하지 못한 예를 나타낸다. 아크 발생시 출력단에서 에너지가 아크를 발생시키는 데에 사용되므로 실제 출력단은 정상적인 경우에 비하여 낮아진다(도 4의 위쪽 그림에서 주황색으로 표시된 출력 신호의 3, 4주기가 아크가 발생한 상태이다.). 그러나 레벨 신호의 크기가 낮게 설정되어(도 4 위 그림의 녹색 점선) 아크가 발생한 경우의 출력 신호에 비해서도 낮은 경우, 아크를 제대로 검지할 수 없게 된다.4 is a diagram illustrating an example in which an arc is generated by adjusting a level signal level in the level signal generator of the present invention. The upper part of FIG. 4 shows an example in which the level signal is set too low to detect the arc generation. Since the energy at the output stage is used to generate an arc in the event of an arc, the actual output stage is lower than in the normal case (three or four cycles of the output signal shown in orange in FIG. However, when the magnitude of the level signal is set to be low (the dotted line in Fig. 4, green dotted line) and the output signal is lower than the output signal when an arc occurs, the arc can not be properly detected.
따라서 본 발명은 레벨 신호 생성부에서 생성되는 레벨 신호의 크기를 공정, 증착물에 따라 조절할 수 있도록 하며(도 4 아래 그림의 적색 점선), 아크를 확실하게 검지할 수 있는 정도에서 레벨 신호를 설정함으로써, 전류/전압을 직접 측정하지 않고 단순히 특정 기준 신호(레벨 신호)와 비교하는 것만으로도 아크 발생을 판단할 수 있다. 그 결과 아크 발생을 검지하는 데에 소요되는 시간이 종래에 비하여 단축되고, 아크 발생에 대해 신속하게 대처할 수 있다.
Therefore, the present invention allows the level signal generated by the level signal generator to be adjusted in accordance with the process and deposition material (the red dotted line in the lower part of FIG. 4), and by setting the level signal to such an extent that the arc can be reliably detected , It is possible to judge an arc occurrence by simply comparing the current / voltage with a specific reference signal (level signal) without directly measuring it. As a result, the time required for detecting the occurrence of an arc is shortened compared to the conventional art, and arcing can be promptly dealt with.
도 5는 본 발명의 아크 차단 장치 내 로직 회로의 구성을 개략적으로 나타낸 구성도이다.5 is a block diagram schematically showing the configuration of a logic circuit in the arc cutoff device of the present invention.
본 발명의 로직 회로는 기준신호를 수신하여 딜레이 신호를 생성시키는 딜레이 신호 생성부 및 상기 딜레이 신호와 출력 신호를 비교하여 아크 차단 신호를 생성하는 비교부를 포함한다. 딜레이 신호는 아크 발생 차단 신호를 생성하기 위한 민감도를 결정하기 위한 신호로써(도 8의 세 번째에 표시됨), 딜레이 신호가 기준 신호에 비하여 많이 지연되는 경우, 아크 발생 여부를 판단하는 민감도는 감소하나 아크 발생 여부에 즉각 반응하지 않고 펄스 출력 모듈의 차단 여부를 신중하게 결정할 수 있도록 한다. 한편, 딜레이 신호가 기준 신호에 비하여 상대적으로 조금 지연되는 경우, 펄스 출력 모듈에서 펄스가 발생되는 직후에 계속하여 아크 차단 신호 생성 여부를 판단하게 되므로 앞서 설명한 경우에 비하여 아크 차단를 즉각적으로 결정할 수 있다.The logic circuit of the present invention includes a delay signal generator for receiving a reference signal and generating a delay signal, and a comparator for generating an arc cutoff signal by comparing the delay signal and an output signal. The delay signal is a signal for determining the sensitivity for generating the arc generation cutoff signal (indicated by the third in FIG. 8). When the delayed signal is delayed much compared to the reference signal, the sensitivity for determining whether an arc is generated is reduced It is possible to decide carefully whether or not the pulse output module is blocked without promptly responding to the occurrence of an arc. On the other hand, when the delay signal is relatively delayed relative to the reference signal, it is determined whether or not the arc cutoff signal is continuously generated immediately after the pulse is generated in the pulse output module, so that the arc cutoff can be determined immediately.
한편, 기준 신호는 펄스 출력 모듈의 출력단에서 발생되는 출력 신호와 동일한 주기를 가지는 신호로써 펄스 출력 모듈을 발생시키는 장치와 동일한 클락을 사용하는 방식에 의해 기준 신호를 생성할 수 있다.On the other hand, the reference signal is a signal having the same period as the output signal generated at the output terminal of the pulse output module, and can generate the reference signal by using the same clock as the device generating the pulse output module.
도 6에는 본 발명의 로직 회로 내 딜레이 신호 생성부의 일 실시예를 나타낸 회로도가 도시되어 있다.6 is a circuit diagram showing an embodiment of a delay signal generator in a logic circuit of the present invention.
딜레이 신호 생성부에는 앞서 설명한 기준 신호가 입력되고 기준신호는 적어도 한 개 이상(도 6에는 두 개가 도시되어 있음)의 D-FF(D-Flip/Flop)에 입력되고, 기준신호, 첫 번째 D-FF를 거친 신호,..., n번째 D-FF를 거친 신호를 합성하여 딜레이 신호를 생성한다. 이 때 D-FF에 입력되는 클락(CLK)의 주기 및 D-FF의 개수를 조절함으로써 딜레이 신호가 기준 신호에 비하여 딜레이되는 정도를 조절할 수 있다.
The reference signal is input to a delay signal generation unit and the reference signal is input to at least one D-FF (D-Flip / Flop) (two signals are shown in FIG. 6) -FF and the n-th D-FF to generate a delay signal. At this time, by adjusting the period of the clock (CLK) and the number of D-FFs inputted to the D-FF, the degree of delay of the delay signal compared to the reference signal can be adjusted.
도 7은 본 발명의 로직 회로 내에 카운터가 더 포함된 실시예를 나타낸 도면이다.7 is a diagram showing an embodiment in which a counter is further included in the logic circuit of the present invention.
본 실시예의 아크 차단 장치는 펄스 출력 모듈의 출력단과 로직 회로 내의 비교부사이에 출력 신호의 펄스 폭을 연산하는 카운터를 더 포함할 수 있다. 상기 카운터에 의해 출력 신호의 펄스 폭을 연산할 수 있으며, 연산된 펄스 폭을 고려하여 딜레이 신호 생성부에서 기준 신호가 딜레이되는 정도를 조절할 수 있다(기준 신호가 출력 신호의 펄스 폭 미만인 범위 내에서 딜레이되도록 한다.).
The arc cut-off device of the present embodiment may further include a counter for calculating a pulse width of an output signal between an output terminal of the pulse output module and a comparator in the logic circuit. The pulse width of the output signal can be calculated by the counter and the degree to which the reference signal is delayed in the delay signal generator can be adjusted in consideration of the calculated pulse width (within the range where the reference signal is less than the pulse width of the output signal Let it be delayed.
한편, 본 발명의 아크 차단 장치의 일 실시예에서 아크 차단 신호는 아크 센싱 회로에서 검지된 아크보다 특정 주기 이후에 생성되는 것을 특징으로 한다.In one embodiment of the present invention, the arc cutoff signal is generated after a specific period of time after the arc detected by the arc sensing circuit.
앞서 언급한 것처럼 펄스 출력 모듈을 차단하고, 다시 가동하게 되는 경우 장치의 차단 및 재가동에 따른 비용이 소요되므로 자칫 잘못된 판단으로 장치를 차단/재가동하는 경우 상당한 손해가 발생한다. 따라서 아크 발생 여부 및 출력 차단 여부를 신중하게 판단할 필요가 있는데, 본 실시예에서는 제어부가 로직 회로로부터 수신한 아크 차단 신호를 아크 발생 감지 결과에 따라 출력하여 펄스 출력 모듈의 출력단을 제어하는 데에 있어서 상기 아크 차단 신호가 아크 센싱 회로에서 수신된 아크 발생 감지 결과보다 특정 주기 이후에 생성되도록 하여, 아크 발생 시 즉각적으로 펄스 출력 모듈의 구동을 멈추는 것이 아니라, 특정 주기 동안의 아크 발생 양상을 확인한 후에 구동을 멈추도록 할 수 있다.As mentioned above, if the pulse output module is shut off and restarted, the cost of shutting off and restarting the device is required, so that a serious problem occurs when the device is shut off / restarted by mistaken judgment. Therefore, it is necessary to judge carefully whether the arc is generated and whether the output is blocked. In this embodiment, the control unit outputs the arc cutoff signal received from the logic circuit according to the result of detection of the arc generation to control the output stage of the pulse output module The arc interruption signal is generated after a certain period of time from the arc detection result received by the arc sensing circuit so that the operation of the pulse output module is not immediately stopped when an arc is generated, The driving can be stopped.
이에 따라 굳이 펄스 출력 모듈의 구동을 멈출 필요가 없는 경우, 예를 들어 아주 짧은 시간 동안 약하게 아크가 발생한 경우에 펄스 출력 모듈의 구동을 멈추는 오판을 줄일 수 있어, 보다 신중하게 아크 차단 장치를 제어할 수 있다. Therefore, if it is not necessary to stop the operation of the pulse output module, for example, it is possible to reduce the misjudgment that the pulse output module is stopped when the arc is generated for a very short time, .
도 8에는 발명의 아크 차단 장치에서 아크를 검출하고 펄스 출력 모듈의 출력을 차단하는 예가 도시되어 있다. FIG. 8 shows an example of detecting the arc in the arc cut-off device of the invention and cutting off the output of the pulse output module.
도 8에는 총 5가지의 신호가 도시되어 있다. 첫 번째 나타난 신호는 딜레이 신호를 생성하는데 사용되는 기준 신호이고, 두 번째 신호는 펄스 출력 모듈의 출력단에서 발생하는 출력 신호이다. 세 번째 신호는 로직 회로 내 딜레이 신호 생성부에서 생성된 딜레이 신호이고 네 번째 신호는 로직 회로 내 비교부에서 생성된 아크 차단 신호이다. 그리고 다섯 번째 신호는 펄스 출력 모듈의 출력단에서 나타난 출력 전류 신호이다.A total of five signals are shown in Fig. The first signal is the reference signal used to generate the delay signal and the second signal is the output signal that is generated at the output of the pulse output module. The third signal is the delay signal generated by the delay signal generator in the logic circuit and the fourth signal is the arc cutoff signal generated by the comparator in the logic circuit. And the fifth signal is the output current signal at the output of the pulse output module.
출력 신호를 살펴보면(도 9 두 번째), 세 번째 주기에서 아크가 발생한 것을 확인할 수 있다. 아크 발생시 출력단의 전압은 0이되고, 전류는 순간적으로 고전류가 흐르게 된다(도 9 다섯 번째 참고). 딜레이 신호는 기준 신호에서 일정 시간 지연된 형태로 지속적으로 생성된다. 로직 회로에서는 딜레이 신호와 출력 신호를 비교하여 아크 차단 여부를 판단하는데, 아크 차단 신호는 아크 발생시 바로 발생할 수도 있고, 도 8의 네 번째 그림에 도시된 것처럼 특정 주기 이후에 발생될 수 있다. 아크 차단 신호가 특정 주기 이후에 발생되는 것에 대해서는 이미 설명하였다.Looking at the output signal (second in FIG. 9), it can be seen that an arc has occurred in the third period. When an arc occurs, the voltage at the output terminal becomes 0, and the current instantaneously flows at a high current (see FIG. 9, fifth). The delay signal is continuously generated in a form delayed from the reference signal by a predetermined time. In the logic circuit, the delay signal and the output signal are compared to determine whether the arc is cut off. The arc cutoff signal may be generated immediately after the arc occurs, or may occur after a specific period as shown in the fourth figure of FIG. The occurrence of the arc cutoff signal after a specific period has already been described.
아크 차단 신호에 의해 펄스 출력 모듈이 차단된 경우 출력단의 전압 및 전류가 모두 0이 된다. 이는 도 8의 두 번째 및 다섯 번째 신호의 5주기 이후에 도시된 내용을 통해 확인할 수 있다. 그 결과 아크의 발생을 원천적으로 차단할 수 있게 된다.
When the pulse output module is shut off by the arc cut-off signal, both the voltage and the current of the output stage become zero. This can be confirmed through the contents shown after 5 cycles of the second and fifth signals of FIG. As a result, it is possible to prevent the arc from occurring.
도 9는 발명의 아크 차단 장치에서 아크 발생 형태에 따라 펄스 출력 모듈의 출력을 차단하는 방식을 달리하는 예를 나타낸 도면이다.FIG. 9 is a diagram illustrating an example in which the output of the pulse output module is cut off according to the arc generation mode in the arc cutoff device of the invention.
아크는 발생형태에 따라 순간적으로 발생하는 소프트 아크(soft arc)와 지속시간이 긴 하드 아크(hard arc)로 구분된다. 본 실시예에서는 소프트 아크가 발생한 경우와 하드 아크가 발생한 경우 아크를 차단하는 방식을 달리한다.The arc is divided into a soft arc and a hard arc having a long duration depending on the generation type. In this embodiment, the method of cutting off the arc is different when the soft arc occurs and when the hard arc occurs.
도 9의 위쪽 그래프는 소프트 아크가 발생한 때이고, 아래쪽 그래프는 하드 아크가 발생한 때이다. 아래 쪽 그래프의 아크 발생 시간이 더 긴 것을 확인할 수 있다(아크 발생 시간은 적색 화살표로 표시됨).The upper graph of FIG. 9 shows when a soft arc occurs, and the lower graph shows when a hard arc occurs. You can see that the arcing time of the lower graph is longer (the arcing time is indicated by the red arrow).
아크 지속 시간이 짧은 소프트 아크의 경우 아크 종료 시점 직후에 바로 펄스 출력 모듈을 재가동하여도 무방하지만, 하드 아크가 발생한 경우, 펄스 출력 모듈의 안전한 구동을 위해 기설정된 주기 이후에 펄스 출력 모듈을 재가동하는 것이 효율적이다(도 9에 도시된 예는 2주기 이후에 펄스 출력 모듈을 재가동하였으나 여기에 한정되는 것은 아니다.).In the case of a soft arc with a short arc duration, the pulse output module may be restarted immediately after the arc end time. However, if a hard arc occurs, the pulse output module is restarted after a predetermined period for safe operation of the pulse output module (The example shown in Figure 9 restarts the pulse output module after two cycles, but is not limited thereto).
즉, 본 실시예에서는 상기 아크 센싱 회로에서 기설정된 시간을 초과하여 아크가 감지되는 경우(하드 아크가 감지되는 경우), 제어부는 아크 종료 시점으로부터 기설정된 주기 이후에 펄스 출력 모듈을 재가동하는 것을 특징으로 함으로써 아크의 발생 형태에 따라 보다 안전하게 펄스 출력 모듈이 가동될 수 있도록 한다.
That is, in this embodiment, when the arc is detected in the arc sensing circuit over a predetermined time (when a hard arc is detected), the controller resumes the pulse output module after a predetermined period from the arc end point So that the pulse output module can be operated more safely according to the arc generation pattern.
본 발명의 실시예들은 예시의 목적을 위해 개시된 것으로 본 발명이 속한 기술 분야의 통상의 지식을 가진 자가 본 발명의 기술 사상 범위 내에서 수정, 변경, 부가가 가능한 부분까지 본 특허청구범위에 속하는 것으로 보아야 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. You should see.
Claims (9)
기준 신호를 이용하여 딜레이 신호를 생성하고, 상기 출력단의 출력 신호와 딜레이 신호를 비교하여 아크 차단 신호를 생성하는 로직 회로; 및
상기 아크 센싱 회로 및 로직 회로의 동작을 제어하고, 아크 센싱 회로로부터 아크 발생 감지 결과를 수신하며, 로직 회로로부터 아크 차단 신호를 수신하고 상기 아크 발생 감지 결과에 따라 아크 차단 신호를 출력하여 펄스 출력 모듈의 출력단을 제어하는 제어부;
를 포함하는 펄스 출력 모듈의 아크 차단 장치
An arc sensing circuit connected to an output terminal of the pulse output module for comparing an output signal of the output terminal with a level signal to detect whether an arc is generated at the output terminal;
A logic circuit for generating a delay signal using a reference signal and for comparing the output signal of the output stage with a delay signal to generate an arc cutoff signal; And
And a controller for controlling the operation of the arc sensing circuit and the logic circuit, receiving an arc generation detection result from the arc sensing circuit, receiving an arc cutoff signal from the logic circuit, outputting an arc cutoff signal according to the arc generation detection result, A control unit for controlling an output terminal of the control unit;
An arc cutoff device of a pulse output module
기준 신호를 수신하여 딜레이 신호를 생성시키는 딜레이 신호 생성부; 및
상기 딜레이 신호와 출력 신호를 비교하여 아크 차단 신호를 생성하는 비교부;
를 포함하는 것을 특징으로 하는 펄스 출력 모듈의 아크 차단 장치
2. The logic circuit of claim 1,
A delay signal generator for receiving a reference signal and generating a delay signal; And
A comparing unit comparing the delay signal and the output signal to generate an arc cutoff signal;
And an arc cut-off device of the pulse output module
펄스 출력 모듈의 출력단과 연결되어, 펄스 출력 모듈의 출력 신호를 수신하는 출력 신호 입력부;
아크 발생 여부의 판단 기준이 되는 레벨 신호를 생성하는 레벨 신호 생성부; 및
상기 출력 신호와 레벨 신호를 비교하여 아크 발생 여부를 감지하는 아크 감지부;
를 포함하는 것을 특징으로 하는 펄스 출력 모듈의 아크 차단 장치
The circuit of claim 1, wherein the arcing sensing circuit
An output signal input unit connected to an output terminal of the pulse output module and receiving an output signal of the pulse output module;
A level signal generator for generating a level signal as a criterion for determining whether or not an arc is generated; And
An arc detection unit for detecting whether an arc is generated by comparing the output signal with a level signal;
And an arc cut-off device of the pulse output module
[4] The arc discharge device of claim 3, wherein the arc detection unit compares the level of the output signal with the level signal, and determines that an arc has occurred when the output signal is smaller than the level signal.
[4] The apparatus of claim 3, wherein the level signal generator is capable of adjusting a level signal level,
The apparatus of claim 2, wherein the logic circuit further comprises a counter for calculating a pulse width of an output signal.
7. The pulse output module of claim 6, wherein the delay signal generator adjusts the degree to which the delay signal is delayed from the reference signal within a range smaller than the pulse width of the output signal calculated in the counter.
The arc cutoff circuit of claim 1, wherein the arc cutoff signal is generated after a specific period of time after the arc detected by the arc sensing circuit.
2. The pulse output module as claimed in claim 1, wherein when the arc is detected in the arc sensing circuit for a predetermined time, the controller restarts the pulse output module after a predetermined period from the arc end point. Device
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020304A KR101439917B1 (en) | 2013-02-26 | 2013-02-26 | Arc blocking apparatus of pulse output module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130020304A KR101439917B1 (en) | 2013-02-26 | 2013-02-26 | Arc blocking apparatus of pulse output module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140106141A KR20140106141A (en) | 2014-09-03 |
| KR101439917B1 true KR101439917B1 (en) | 2014-09-15 |
Family
ID=51754680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130020304A KR101439917B1 (en) | 2013-02-26 | 2013-02-26 | Arc blocking apparatus of pulse output module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101439917B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102592349B1 (en) * | 2023-03-06 | 2023-10-20 | 이엔테크놀로지 주식회사 | Apparatus, method and program for outputting dual pulse |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120019927A (en) * | 2010-08-27 | 2012-03-07 | (주) 이이시스 | Arc detecting circuit having transient arc detecting function and power supply apparatus for generation of atmospheric plasma by using the same |
| KR20120113848A (en) * | 2011-04-06 | 2012-10-16 | 주식회사 뉴파워 프라즈마 | Arc detecting power control apparatus and method thereof |
-
2013
- 2013-02-26 KR KR1020130020304A patent/KR101439917B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120019927A (en) * | 2010-08-27 | 2012-03-07 | (주) 이이시스 | Arc detecting circuit having transient arc detecting function and power supply apparatus for generation of atmospheric plasma by using the same |
| KR20120113848A (en) * | 2011-04-06 | 2012-10-16 | 주식회사 뉴파워 프라즈마 | Arc detecting power control apparatus and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140106141A (en) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5363437B2 (en) | Test equipment | |
| JP4338721B2 (en) | Power conversion apparatus and abnormality detection method thereof | |
| KR101477351B1 (en) | Protection circuit and gate driving circuit for semiconductor switch device | |
| JP5695158B2 (en) | Accident current high-speed detection circuit | |
| JP5511599B2 (en) | Commutation type shut-off device | |
| JP5294950B2 (en) | Power conversion apparatus and abnormality detection method thereof | |
| KR100678437B1 (en) | Earth leakage breaker having wrong operation protection circuit | |
| KR101439917B1 (en) | Arc blocking apparatus of pulse output module | |
| JP3711360B2 (en) | Diode defect detection device | |
| CN105891683A (en) | Power supply glitch detection circuit | |
| US8643982B2 (en) | Discrete input signal generation via output short-circuit detection | |
| JP5258810B2 (en) | Semiconductor device testing equipment | |
| CN114540774B (en) | Power supply and arc processing method | |
| JP2006074908A (en) | Control circuit for power semiconductor device and control integrated circuit | |
| JP6333800B2 (en) | Switch device and numerical control system for generating safety input signal | |
| JP6439597B2 (en) | Power converter | |
| JP2019184479A (en) | Discharge accident detection structure | |
| KR101055122B1 (en) | Driving current breaking device and method of motor | |
| KR102518319B1 (en) | Multi switch device having current limit function and working method of the device | |
| KR102016654B1 (en) | Switching Control circuit of pulse power supply | |
| KR20130057884A (en) | Battery short protection apparatus | |
| KR20080093227A (en) | Switching device and method for preventing bouncing | |
| KR100312894B1 (en) | Inspection apparatus of input power supply and method thereof | |
| JP6179216B2 (en) | Fault detection device for chopper circuit | |
| SU1039668A1 (en) | Machine for resistance butt welding by continuous flash |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170628 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 5 |