KR101055122B1

KR101055122B1 - Driving current breaking device and method of motor

Info

Publication number: KR101055122B1
Application number: KR1020090060283A
Authority: KR
Inventors: 이효욱
Original assignee: 엘지엔시스(주)
Priority date: 2009-07-02
Filing date: 2009-07-02
Publication date: 2011-08-08
Also published as: KR20110002693A

Abstract

본 발명은 모터의 구동전류 차단장치 및 방법에 관한 것이다. 본 발명은 구동중인 모터로 공급되는 전류와 기 설정된 전류제한치를 비교하는 비교부(120)가 구비된다. 상기 비교결과, 상기 공급전류가 전류제한치 이하인 경우에는 상기 모터는 정상 구동되게 하고, 반면, 상기 공급전류가 전류제한치 이상인 경우에는, RC 시정수에 의해 설정된 시간이 경과하면 모터를 정지시키도록 신호를 출력하는 신호처리부(110)가 구비된다. 상기 신호처리부(110)는 제 1 칩(112)과 제 2 칩(114)으로 구성된다. 상기 모터가 정지된 상태에서, 상기 모터로 흐르는 전류가 다시 전류제한치 이하가 되더라도 상기 모터가 계속 정지상태가 되도록 논리 연산된 신호를 상기 신호처리부(110)로 인가하는 논리 연산부(130)가 구비된다. 한편, 상기 모터로 흐르는 전류가 전류제한치 이상이더라도 상기 설정된 시간이 경과하기 전에 클럭펄스 신호를 모터측으로 공급하여 모터를 계속 구동시킬 수 있는 클럭펄스부(140)가 구비된다. 이와 같은 본 발명에 따르면 모터 정지 후 모터에 흐르는 전류가 기 설정된 전류 제한치보다 낮아지더라도 모터가 재구동되지 않아, 과부하가 걸린 상태에서 모터가 온/오프되는 현상을 방지할 수 있는 이점이 있다.The present invention relates to a drive current interruption apparatus and method of a motor. The present invention includes a comparator 120 for comparing the current supplied to the driving motor with a preset current limit. As a result of the comparison, when the supply current is lower than the current limit, the motor is driven normally. On the other hand, when the supply current is higher than the current limit, the motor stops the motor when the time set by the RC time constant elapses. A signal processor 110 for outputting is provided. The signal processor 110 includes a first chip 112 and a second chip 114. In a state in which the motor is stopped, a logic operation unit 130 is provided to apply a signal that is logically calculated to the signal processing unit 110 so that the motor continues to be stopped even when the current flowing to the motor becomes below the current limit value again. . On the other hand, even if the current flowing to the motor is greater than the current limit value is provided with a clock pulse unit 140 that can continue to drive the motor by supplying a clock pulse signal to the motor side before the set time elapses. According to the present invention as described above, even if the current flowing in the motor after the motor stops lower than the preset current limit, the motor is not driven again, thereby preventing the phenomenon in which the motor is turned on / off in an overloaded state.

모터, 구동전류, 차단, 멀티바이브레이터, NOR 게이트, 클럭펄스 Motor, Drive Current, Shutdown, Multivibrator, NOR Gate, Clock Pulse

Description

Apparatus for breaking a driving current of Motor and method for

본 발명은 모터의 전류 제어에 관한 것으로, 특히 모터의 구동전류를 감시하고 이상발생시에 구동모터로 인가되는 구동전류의 흐름을 차단하기 위한 모터의 구동전류 차단장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to current control of a motor, and more particularly, to a driving current interruption apparatus and method for monitoring a driving current of a motor and for interrupting the flow of the driving current applied to the driving motor when an abnormality occurs.

일반적으로 모터와 같은 디바이스(device)가 적용된 시스템에서 동작 중 오동작이 발생하면 모터 구동을 중지시켜야 한다. 일 예로, 금융자동화기기는 각종 모터가 장착되며, 이는 구동력에 의해 지폐를 이송하는 역할을 하기도 한다. 그런데, 금융자동화기기 동작중, 지폐가 2장 이상 겹친 상태로 방출 또는 이송벨트와의 마찰력에 의해 이송되지 못하는 잼(jam) 현상이 일어나는 등의 이상동작이 발생하면, 즉시 모터 구동을 중지시켜 장애를 해결해야만 한다. 만약 이상 동작시 모터 구동이 계속되면 지폐가 손상되거나 과부하로 인해 전체 시스템이 파손되는 결과를 초래한다. In general, if a malfunction occurs during operation in a system in which a device such as a motor is applied, the motor should be stopped. For example, the automated teller machine is equipped with various motors, which also serve to transfer banknotes by driving force. However, if an abnormal operation such as a jam that cannot be transferred due to a release force or a frictional force with the conveying belt occurs during the operation of the automatic teller machine, two or more banknotes overlap, the motor drive is immediately stopped. Must be solved. If the motor drive continues during abnormal operation, the bill may be damaged or the whole system may be damaged due to overload.

그렇기 때문에, 상기 시스템에서는 시스템의 정상 유무를 감지하고, 그 감지결과에 따라 오동작과 같은 장애가 발생하면 상기 모터로 인가되는 전류를 차단하 기 위한 전류제한회로가 구비되어 있다. 이러한 전류제한회로의 구성도를 도 1에 도시하고 있다.Therefore, the system is provided with a current limiting circuit for detecting the normal state of the system, and to block the current applied to the motor when a failure such as a malfunction occurs according to the detection result. The configuration diagram of such a current limiting circuit is shown in FIG.

도 1을 보면, 모터에 공급되는 모터구동전압에 따라 발생하는 전류를 전류센서(미도시)를 이용하여 측정한 감지전압(V)과 기 설정된 기준전압(V_ref)을 입력받아 비교하는 비교기(1)가 구비된다. 상기 비교기(1)는 상기 감지전압(V)과 기준전압(V_ref)을 비교하고, 감지전압(VS)이 기준전압(V_ref)보다 높은 경우, 그 출력값은 '하이' 레벨값을 가진다. Referring to FIG. 1, a comparator configured to compare a current generated according to a motor driving voltage supplied to a motor with a sensed voltage V measured using a current sensor (not shown) and a preset reference voltage V _ref . 1) is provided. The comparator 1 compares the sensing voltage V and the reference voltage V _ref , and when the sensing voltage VS is higher than the reference voltage V _ref , the output value has a 'high' level value.

상기 비교기(1)의 출력레벨에 따라 구동신호를 발생하는 신호발생부(2)가 구비된다. 상기 신호발생부(2)는, 상기 모터를 인에이블(enable) 또는 디스에이블(disable)시키기 위한 제어신호를 인가받고 소정시간이 경과하면 '로우레벨'에서 '하이레벨'로 전압레벨이 변환되는 신호를 발생시키는 제 1신호발생부(3)와, 상기 제 1신호발생부(3)의 출력신호와 상기 모터측으로 공급되는 구동신호를 인가받아 논리합된 신호를 발생시키는 OR 게이트(4)와, 상기 논리합된 신호와 상기 제어신호를 인가받아 논리곱된 신호를 발생시키는 AND 게이트(5)와, 상기 논리곱된 신호와 상기 비교기(1)의 출력값에 따라 상기 구동신호의 전압레벨을 결정하는 제 2신호발생부(6)를 포함하여 구성하고 있다. 상기 제 2신호발생부(6)는 과전류가 흐르지 않을 경우 구동신호는 인에이블 신호를 출력하고, 과전류가 흐르면 모터를 정지시키기 위한 디스에이블 신호를 출력한다. 참고로, 상기 제 1신호발생부(3) 및 제 2신호발생부(6)는 단안정 멀티바이브레이터 이다.A signal generator 2 for generating a drive signal according to the output level of the comparator 1 is provided. The signal generator 2 receives a control signal for enabling or disabling the motor and converts the voltage level from 'low level' to 'high level' when a predetermined time elapses. A first signal generator (3) for generating a signal, an OR gate (4) for generating a logic sum signal by receiving an output signal of the first signal generator (3) and a drive signal supplied to the motor side; An AND gate 5 which receives the AND signal and the control signal to generate an AND product, and determines a voltage level of the driving signal according to an output value of the AND product and the comparator 1; It comprises a 2 signal generator 6. The second signal generator 6 outputs an enable signal when the overcurrent does not flow, and outputs a disable signal for stopping the motor when the overcurrent flows. For reference, the first signal generator 3 and the second signal generator 6 are monostable multivibrators.

그와 같이 구성된 전류제한회로를 이용하여 모터 구동을 제어하는 방법은 2가지가 있다. 첫 번째는 모터 제어신호에 클럭 신호를 인가하는 경우, 두 번째는 모터 구동시 상기 감지전압(V)과 기준전압(V_ref)을 동일하게 맞추는 경우이다. 이를 타이밍도를 참조하여 설명하기로 한다. There are two ways to control the motor drive by using the current limiting circuit configured as described above. In the first case, the clock signal is applied to the motor control signal. In the second case, the sensing voltage V and the reference voltage V _ref are equally adjusted when the motor is driven. This will be described with reference to the timing diagram.

우선 첫 번째 경우로서, 도 2의 타이밍도와 함께 설명한다. 도 2를 보면, ㉠은 클럭신호가 인가된 제어신호, ㉡은 비교기 출력신호, ㉢은 제 1 신호발생부의 출력신호, ㉣는 AND 게이트의 논리곱된 신호, ㉤은 제 2 신호발생부의 출력신호이다.First, as a first case, it demonstrates with the timing chart of FIG. Referring to FIG. 2, i is a control signal to which a clock signal is applied, i is a comparator output signal, i is an output signal of the first signal generator, i is an AND signal of the AND gate, and i is an output signal of the second signal generator. to be.

모터 구동은 제어신호(㉠)에 클럭신호가 인가된 시점(A)부터 시작된다. 그리고 상기 비교기(1)는 감지전압(V)과 기준전압(V_ref)을 지속적으로 비교하는데, 상기비교기(1)의 출력신호(㉡) 중 감지전압(V)이 기준전압(V_ref) 이상이 되면, 즉 과전류가 검출된 시점(B')에서 '하이' 레벨값으로 변경된다. 그러면 상기 제 2 신호발생부(6)는 바로 '로우' 레벨로 변경되지 않고 소정 시간 동안 '하이' 레벨상태를 유지하다가 상기 소정시간이 경과하면 C' 시점에서 '로우' 레벨로 상태 변경되고 모터구동이 중지된다. 만약 상기 소정시간이 경과하기 전에 상기 비교기(1)의 출력신호(㉡)가 다시 '로우' 레벨 상태가 되면 모터는 다시 구동된다. 참고로 상기 소정시간은 도면에 도시하지는 않고 있지만 상기 제 2 신호발생부(6)의 RC 충방전 회로의 방전시간과 관련이 있다. 즉 상기 방전시간이 경과하면 상기 제 3 신호발생부(6)가 '로우' 레벨 신호를 출력하는 것이다. The motor drive starts from the time point A at which the clock signal is applied to the control signal. The comparator 1 continuously compares the sensed voltage V and the reference voltage V _ref , and the sensed voltage V of the output signal of the comparator 1 is greater than or equal to the reference voltage V _ref . In other words, at the time point B 'at which the overcurrent is detected, it is changed to the' high 'level value. Then, the second signal generator 6 does not immediately change to the 'low' level, but maintains the 'high' level state for a predetermined time, and when the predetermined time elapses, the second signal generator 6 changes the state to the 'low' level and the motor The drive stops. If the output signal of the comparator 1 becomes 'low' level before the predetermined time elapses, the motor is driven again. For reference, the predetermined time is not shown in the drawing, but is related to the discharge time of the RC charge / discharge circuit of the second signal generator 6. That is, when the discharge time has elapsed, the third signal generator 6 outputs a 'low' level signal.

하지만, 첫 번째 방법은 다음과 같은 문제점이 있다. However, the first method has the following problems.

먼저, 제어신호(㉠)에 클럭 신호를 인가하고 있어, 이를 제어하는 중앙처리유닛(MCU)의 처리 부하가 증가한다. First, a clock signal is applied to a control signal (i), and the processing load of the central processing unit (MCU) controlling this increases.

또 상기 전류 차단에 의해 모터가 구동을 중지하게 되어 도 2의 ㉤ 파형이 출력되어야 하지만, 이 경우 상기 제어신호(㉠)가 계속 인가되기 때문에, 도 3의 ㉤' 파형에서와 같이 모터는 D 부분에서와 같이 온/오프 동작을 지속적으로 반복하게 된다. 즉, 모터가 정지하면 도 2의 ㉤ 신호처럼, 제 2 신호발생부(6)의 출력신호가 '로우' 레벨상태를 유지해야 하지만, 도 3과 같이 제 2 신호발생부(6)의 출력(㉤')이 로우/하이 상태를 반복하기 때문에, 모터가 정지되어야함에도 불구하고 계속 온/오프 동작을 수행하게 된다.In addition, since the motor stops driving due to the current interruption, the W waveform of FIG. 2 should be output. However, in this case, since the control signal is continuously applied, as shown in the W 'waveform of FIG. As shown in the on / off operation is repeated continuously. That is, when the motor stops, as shown in FIG. 2, the output signal of the second signal generator 6 should be maintained at the 'low' level. However, as shown in FIG. 3, the output of the second signal generator 6 ( ㉤ ') repeats the low / high state, it continues to perform the on / off operation even though the motor must be stopped.

이는 모터가 일단 정지하면 상기 모터로 흐르는 전류가 다시 '0'에 가까워지므로 모터는 다시 동작하게 되고, 이에 따라 과부하가 걸린 상태에서 클럭 신호가 인가된 제어신호(㉠')가 계속 인가되기 때문이다. This is because, once the motor is stopped, the current flowing to the motor is closer to '0', and thus the motor is operated again. Accordingly, the control signal (클럭 ') to which the clock signal is applied is continuously applied while the motor is overloaded. .

다음 두 번째 경우이다. 이는 도 4 및 도 5를 참조한다. This is the second case. This is referred to FIGS. 4 and 5.

도 4는 모터 구동시 감지전압(V)과 기준전압(V_ref)을 같게 맞출 경우의 타이밍도다. 이 경우 비교기(1)의 출력신호(㉡)는 클럭신호 형태로 출력된다. 그리고 도 5는 도 4의 비교기의 클럭신호가 되도록 전류제한치를 기준으로 모터에 흐르는 전류이 파형 그래프이다. 4 is a timing diagram when the sensing voltage V and the reference voltage V _ref are equally matched when the motor is driven. In this case, the output signal of the comparator 1 is output in the form of a clock signal. 5 is a waveform graph of current flowing in a motor based on a current limit value so as to become a clock signal of the comparator of FIG. 4.

하지만, 두 번째 방법은 다음과 같은 문제점이 있다. However, the second method has the following problems.

상기와 같이 비교기(1)의 출력신호가 클럭 신호가 되기 위해서는, 도 5에 도시된 바와 같이 기 설정된 기준전압(V_ref)에 의해 설정된 전류제한치(㉥)을 중심으로 모터에 흐르는 전류(㉦)가 스윙하고 있는 상태가 되어야 한다. As described above, in order for the output signal of the comparator 1 to become a clock signal, as shown in FIG. 5, the current flowing through the motor centered on the current limit value set by the preset reference voltage V _ref . Should be in the swinging state.

그렇지만, 이와 같은 경우는 상기 모터가 구동될 때 짧은 간격 동안 부하변동이 많고 규칙적으로 발생하는 경우에만 가능하다. 그렇지 않을 경우에는 모터에 흐르는 전류와 기 설정된 전류제한치를 맞추는 것이 매우 힘들게 된다. 그러나 그와 같이 상기 모터가 부하변동이 짧은 간격으로 많이, 규칙적으로 발생하는 경우는 드물기 때문에 이를 범용적으로 적용하기는 힘들다.However, such a case is possible only when the load fluctuates frequently and occurs regularly during a short interval when the motor is driven. Otherwise, it is very difficult to match the current flowing through the motor with the preset current limit. However, it is difficult to apply this motor universally, because the motor is rarely generated regularly and frequently at short intervals.

따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 과전류가 검출되어 모터가 정지된 이후에 모터에 흐르는 전류가 다시 전류제한치보다 낮아지더라도 모터 구동이 정지 상태를 유지하도록 하는 모터의 구동전류 차단장치 및 방법을 제공하는 것이다. Therefore, an object of the present invention is to solve the above problems, the drive current of the motor to maintain the motor driving stop state even if the current flowing in the motor after the motor is stopped and the current flowing back lower than the current limit after the detection of the overcurrent It is to provide a blocking device and method.

상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 구동중인 모터로 흐르는 전류와 기 설정된 전류제한치를 비교하여 과전류 여부를 검출하는 검출부; 상기 검출결과 상기 모터로 흐르는 전류가 전류제한치 이상이면, 미리 정해진 시간이 도래한 시점에 상기 모터 정지를 위한 신호를 출력하는 신호처리부; 그리고, 상기 모터가 정지한 후 상기 모터로 흐르는 전류가 전류제한치 이하가 되더라도, 상기 모터가 미구동되도록 상기 신호처리부로 논리신호를 인가하는 논리 연산부를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, a detection unit for detecting whether there is an overcurrent by comparing the current flowing to the driving motor with a preset current limit value; A signal processor for outputting a signal for stopping the motor when a predetermined time arrives when the current flowing to the motor is greater than or equal to a current limit as a result of the detection; And a logic calculating section for applying a logic signal to the signal processing section so that the motor is not driven, even if the current flowing to the motor after the motor stops falls below the current limit value.

상기 검출부는, 상기 모터로 흐르는 전류를 통해 측정한 감지전압(V)과, 상기 감지전압(V)과 비교하기 위해 기 설정된 기준전압(V_ref)을 입력받아 비교하는 비교기가 제공되되, 상기 전류제한치는 상기 기준전압(V_ref)을 이용하여 상기 과전류 여부를 검출하기 위해 설정된 값이다.The detector is provided with a comparator for receiving and comparing a sensing voltage V measured through a current flowing through the motor and a preset reference voltage V _ref to be compared with the sensing voltage V. The limit value is a value set for detecting the overcurrent using the reference voltage V _ref .

상기 신호처리부는, 상기 모터 구동을 위해 제어신호를 입력받는 제 1 칩; 그리고, 상기 제어신호가 인가되고 있는 상태에서, 상기 비교기의 비교 결과에 따라 상기 모터 구동을 위한 신호 또는 모터 정지를 위한 신호를 출력하는 제 2 칩을 포함하여 구성된다.The signal processor may include: a first chip configured to receive a control signal for driving the motor; And a second chip that outputs a signal for driving the motor or a signal for stopping the motor according to a comparison result of the comparator in a state where the control signal is being applied.

상기 논리 연산부는, 상기 모터 구동을 위한 제어신호를 2개의 입력단자를 통해 각각 인가받는 제 1 논리소자; 상기 제 1 칩에서 모터로 출력되는 출력신호와 상기 제 2 칩에서 출력되는 신호를 입력받아 연산하는 제 2 논리소자; 상기 제 1 논리소자와 제 2 논리소자의 출력신호를 입력받아 연산하고, 그 연산 결과를 상기 제 1 칩에 인가하는 제 3 논리소자; 그리고, 상기 비교기의 출력신호는 하나의 입력단자를 통해 입력받고, 클럭 발생부로부터 발생하는 소정 주기의 클럭펄스신호는 다른 입력단자를 통해 입력받아 연산하여 상기 제 2 칩에 인가하는 제 4 논리소자를 포함하고, 상기 제 4 논리소자는, 상기 모터가 정지된 상태에서는 상기 제 2 칩에서 모터 정지를 위한 신호만이 출력되게 상기 제 2 칩으로 소정 레벨상태의 논리 연산된 신호를 인가한다.The logic operation unit may include a first logic element configured to receive a control signal for driving the motor through two input terminals, respectively; A second logic element configured to receive and output an output signal output from the first chip to a motor and a signal output from the second chip; A third logic element for receiving and calculating output signals of the first logic element and the second logic element, and applying the result of the calculation to the first chip; In addition, a fourth logic element which receives an output signal of the comparator through one input terminal and receives a clock pulse signal of a predetermined period generated from a clock generator through another input terminal, calculates and applies it to the second chip. And the fourth logic element applies a logic operation signal of a predetermined level state to the second chip such that only a signal for stopping the motor is output from the second chip when the motor is stopped.

상기 논리 연산된 신호는 '로우' 레벨을 가지는 신호이다. The logically calculated signal is a signal having a 'low' level.

상기 제 1 논리소자 내지 제 4 논리소자는 NOR 게이트이다.The first to fourth logic devices are NOR gates.

본 발명의 다른 특징에 따르면, 구동중인 모터로 인가되는 공급전류와 기 설정된 전류제한치를 비교하는 단계; 상기 공급전류가 전류제한치 이상인 경우 과전류 상태로 판단하고, 미리 설정된 시간이 도래한 시점에 모터 구동을 정지시키기 위한 신호를 상기 모터로 공급하는 단계; 그리고, 상기 신호에 의해 상기 모터가 정지된 상태에서, 상기 모터에 흐르는 전류가 상기 전류제한치보다 낮아지더라도 상기 모터가 계속 정지상태를 유지하도록 제어하는 단계를 포함하여 이루어진다.According to another feature of the invention, comparing the supply current applied to the driving motor with a predetermined current limit; Judging as an overcurrent state when the supply current is equal to or greater than the current limit value, and supplying a signal to the motor to stop driving the motor when a preset time arrives; And controlling the motor to remain stopped even if the current flowing in the motor is lower than the current limit value while the motor is stopped by the signal.

상기 공급전류가 전류제한치 이상이더라도 상기 설정된 시간이 경과하기 이전에 클럭 펄스가 모터로 인가되면 상기 모터는 계속 구동상태를 유지하도록 한다. Even if the supply current is greater than or equal to the current limit, if the clock pulse is applied to the motor before the set time elapses, the motor continues to be driven.

본 발명에서는 모터 구동을 위한 신호를 출력하고 있는 회로에서 과전류로 인해 모터가 정지하면 모터의 정지상태를 유지시키도록 논리 연산된 신호가 계속 인가되고 있어, 모터 정지 후 모터에 흐르는 전류가 기 설정된 전류 제한치보다 낮아지더라도 모터가 재구동되지 않기 때문에, 과부하가 걸린 상태에서 모터가 온/오프되는 현상을 방지할 수 있다. In the present invention, when a motor stops due to overcurrent in a circuit that outputs a signal for driving a motor, a logic-calculated signal is continuously applied to maintain a stopped state of the motor. Since the motor is not restarted even if it is lower than the limit value, it is possible to prevent the motor from turning on / off under an overload condition.

또 본 발명은 모터제어신호를 클럭신호와 같은 인에이블 신호로 제공하지 않고 논리 신호로서 하이(high)/로우(low) 신호와 같이 한번 설정 후 더 이상의 리소스(resource)를 사용하지 않도록 하고 있기 때문에, 제어신호가 단순화되고 이로 인해 제어가 간단해지는 효과가 있다.In addition, since the present invention does not provide the motor control signal as an enable signal such as a clock signal, and does not use any resources after setting once, such as a high / low signal as a logic signal. In this case, the control signal is simplified and the control is simplified.

이하 본 발명의 모터의 구동전류 차단장치 및 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of a driving current interruption apparatus and method for a motor of the present invention will be described in detail with reference to the accompanying drawings.

도 6에는 본 발명의 실시 예에 따른 모터의 구동전류 차단장치의 구성도가 도시되어 있다. 6 is a block diagram of a driving current blocking device of a motor according to an embodiment of the present invention.

도 6을 살펴보면, 모터의 구동 및 정지를 위한 제어신호(Enable-in)를 발생하는 중앙처리유닛(100)이 구비된다. 상기 제어신호는 '하이'레벨 상태이면 모터 구동을 위한 신호이고, '로우' 레벨 상태이면 모터 정지를 위한 신호이다. Referring to FIG. 6, a central processing unit 100 for generating a control signal (Enable-in) for driving and stopping a motor is provided. The control signal is a signal for driving the motor in the 'high' level state, and a signal for stopping the motor in the 'low' level state.

상기 제어신호를 인가받고 소정 동작에 따라 상기 모터 구동 또는 모터 정지를 위한 출력신호(Enable-out)를 상기 모터측으로 출력하는 신호처리부(110)가 구비된다. 상기 출력신호는 아래에서 설명되지만 모터로 흐르는 전류가 전류제한치보다 낮아 과전류가 아닌 경우 상기 모터를 구동시키기 위한 '하이' 레벨 상태의 인에이블 신호이거나, 상기 과전류가 흐를 경우 상기 모터를 정지시키기 위한 '로우' 레벨 상태의 디스에이블 신호이다. 이와 같은 기능을 위해 상기 신호처리부(110)는 상기 제어신호를 입력받는 제 1 칩(chip)(112) 및 상기 출력신호를 출력하는 제 2 칩(chip)(114)으로 구성된다. 특히 상기 제 2 칩(114)은 상기 과전류가 검출되면 도시하고 있지 않지만 상기 제 2 칩(114)과 연결된 RC 충방전 회로의 시정수에 의해 미리 설정된 시간 동안 모터 구동 상태를 유지하도록 인에이블 신호를 출력한다. 이러한 칩의 예로 하나의 소자 내에 2개의 회로를 구성하고 있는 IC 논리소자인 멀티 바이브레이터(multi vibrator)가 있다. 본 실시 예에서 상기 멀티바이브레이터는 '74123' 소자를 이용한다. 상기 '74123' 소자는 각각의 칩에 2개의 입력단자(A,B) 및 1개의 클리어(CLR) 단자, 그리고 2개의 출력단자(Q, Q')로 이루어진 소자이다.The signal processor 110 is provided with the control signal and outputs an output signal (Enable-out) for driving the motor or stopping the motor to the motor side according to a predetermined operation. The output signal is described below, but when the current flowing to the motor is lower than the current limit value and is not an overcurrent, an enable signal for driving the motor or a 'stop' for stopping the motor when the overcurrent flows. Low disable signal. For this function, the signal processor 110 includes a first chip 112 that receives the control signal and a second chip 114 that outputs the output signal. In particular, when the overcurrent is detected, the second chip 114 notifies the enable signal to maintain the motor driving state for a predetermined time by a time constant of the RC charge / discharge circuit connected to the second chip 114. Output An example of such a chip is a multi vibrator, which is an IC logic element constituting two circuits in one element. In the present embodiment, the multivibrator uses a '74123' device. The '74123' device is composed of two input terminals (A and B), one clear (CLR) terminal, and two output terminals (Q and Q ') on each chip.

상기 모터에 공급되는 모터구동전압에 따라 발생하는 전류를 이용하여 측정한 감지전압(V)과 기 설정된 기준전압(V_ref)을 입력받아 비교하는 비교기(120)가 구비된다. 여기서, 상기 기준전압(V_ref)은 상기 감지전압(V)과 비교하기 위한 값으로 서, 이를 기초로 하여 전류제한치를 설정하게 된다. 상기 전류제한치는 과전류로 인한 상기 모터 손상 및 모터 장착된 시스템의 오류로 인하여 발생하는 문제를 방지하기 위한 값이다. The comparator 120 receives and compares a sensing voltage V measured using a current generated according to a motor driving voltage supplied to the motor and a preset reference voltage V _ref . Here, the reference voltage (V _ref ) is a value for comparing with the sensing voltage (V), based on this to set the current limit value. The current limit is a value for preventing problems caused by damage to the motor due to overcurrent and an error of the motor mounted system.

상기 모터가 구동되고 있는 상황에서, 상기 비교기(120)의 비교결과에 따라 상기 신호 처리부(110)에서 상기 모터측으로 인에이블 신호 또는 디스에이블 신호가 출력되도록 논리 연산한 연산신호를 상기 신호처리부(110)로 입력하는 논리 연산부(130)가 구비된다. 즉, 논리 연산부(130)는 상기 비교기(120)의 비교결과 과전류가 미검출되면 상기 제 2 칩(114)의 출력단자(2Q)에서 인에이블 신호가 출력되게 상기 제 2 칩(114)의 클리어단자(2 CLR)로 '하이' 레벨의 연산신호가 인가되게 하고, 상기 과전류가 검출되면 상기 제 2 칩(114)의 출력단자(2Q)에서 디스에이블 신호가 출력되게 상기 제 2 칩(114)의 클리어단자(2 CLR)로 '로우' 레벨의 연산신호가 인가되게 한다. 특히, 상기 과전류가 검출되어 상기 신호처리부(110)가 디스에이블 신호를 출력하고 있는 상태에서 '하이' 레벨 상태의 제어신호가 계속 인가되더라도 상기 디스에이블 신호가 계속 출력되게 한다. In the situation where the motor is being driven, the signal processing unit 110 generates an operation signal obtained by performing a logic operation such that an enable signal or a disable signal is output from the signal processing unit 110 to the motor side according to the comparison result of the comparator 120. There is provided a logical operation unit 130 to input. That is, the logic operation unit 130 clears the second chip 114 such that the enable signal is output from the output terminal 2Q of the second chip 114 when the overcurrent is not detected as a result of the comparison of the comparator 120. The second chip 114 allows a high level operational signal to be applied to the terminal 2 CLR and outputs a disable signal from the output terminal 2Q of the second chip 114 when the overcurrent is detected. The 'low' level operation signal is applied to the clear terminal of the 2 CLR. In particular, the overcurrent is detected so that the disable signal continues to be output even when the control signal of the 'high' level state is continuously applied while the signal processor 110 outputs the disable signal.

이를 위해 상기 논리 연산부(130)는 다음 구성으로 이루어진다.To this end, the logical operation unit 130 has the following configuration.

우선 상기 논리 연산부(130)는 2개의 입력과 1개의 출력단자를 가지는 제 1 NOR 게이트 내지 제 4 NOR(131 ~ 134) 게이트로 구성된다. 상기 제 1 NOR 게이트(131)는 상기 중앙처리유닛(100)의 출력단자에 연결된다. 그래서 상기 제 1 NOR 게이트(131)는 상기 제어신호를 2개의 입력단자를 통해 각각 인가받는다. 상기 제 2 NOR 게이트(132)는 상기 제 2 칩(114)에서 모터측으로 출력되는 출력신호와 상기 제 1 칩(112)의 출력신호를 입력받고 반전 논리합 연산하도록 연결된다. 여기서 상기 제 1 칩(112)의 출력신호는 시정수에 의해 연결된 소정 시간만 '하이' 레벨 상태를 가지는 신호이다. 상기 제 3 NOR 게이트(133)는 상기 제 1 NOR 게이트(131)와 제 2 NOR 게이트(132)의 출력신호를 입력받고 반전 논리합 연산하고, 그 연산 결과를 상기 제 2 칩(114)의 클리어단자(2 CLR)로 인가하도록 연결된다. 실질적으로 상기 제 3 NOR 게이트(133)의 출력신호는 상기 과전류가 검출되면 '로우' 레벨로 상태 변환되기 때문에, 모터에 흐르는 전류가 전류제한치보다 낮아지더라도 상기 모터 구동을 계속 중지시키는 역할을 한다. 그리고 상기 제 4 NOR 게이트(134)는 비교기(120)의 출력단에 구비되어 하나의 입력단자에 상기 비교기(120)의 출력신호를 입력받고, 다른 입력단자에는 클럭 발생부(140)로부터 클럭신호를 인가받아 반전 논리합 연산한 다음 그 연산 결과를 상기 제 2 칩(114)의 입력단자(2A)로 인가하도록 연결된다. 여기서, 상기 클럭 발생부(140)는 상기 중앙처리유닛(100)의 내부에 구성된 오실레이터(Oscillator)이거나 또는 외부의 크리스털(Crystal)이나 오실레이터(Oscillator)가 된다.First, the logic operation unit 130 is composed of first to fourth NOR gates 131 to 134 having two inputs and one output terminal. The first NOR gate 131 is connected to the output terminal of the central processing unit 100. Thus, the first NOR gate 131 receives the control signal through two input terminals, respectively. The second NOR gate 132 is connected to receive an output signal output from the second chip 114 to the motor side and an output signal of the first chip 112 and perform an inverted logical sum operation. Here, the output signal of the first chip 112 is a signal having a 'high' level state only for a predetermined time connected by a time constant. The third NOR gate 133 receives the output signals of the first NOR gate 131 and the second NOR gate 132 and performs an inverted OR operation, and the result of the calculation is a clear terminal of the second chip 114. Connected to (2 CLR). Substantially, since the output signal of the third NOR gate 133 is converted to a 'low' level when the overcurrent is detected, the third NOR gate 133 continuously stops driving the motor even if the current flowing in the motor is lower than the current limit. . The fourth NOR gate 134 is provided at an output terminal of the comparator 120 to receive an output signal of the comparator 120 at one input terminal and to receive a clock signal from the clock generator 140 at another input terminal. Inverted logical sum operation is applied and then the operation result is connected to the input terminal (2A) of the second chip (114). The clock generator 140 may be an oscillator configured inside the central processing unit 100, or may be an external crystal or oscillator.

그리고 본 실시 예에서는 상기 제 1 NOR 게이트 내지 제 4 NOR 게이트(131 ~ 134)는 '7402' 소자를 사용한다. In the present embodiment, the first NOR to fourth NOR gates 131 to 134 use a '7402' device.

이어, 상기한 구성을 가지는 모터 제어장치의 동작을 설명한다. Next, the operation of the motor control apparatus having the above configuration will be described.

상기 동작은 도 7의 타이밍도를 참조하여 과전류 미검출시와 과전류 검출시를 구분하여 설명하되, 우선 상기 타이밍도의 각 출력신호를 설명한다. ㉠은 중앙처리유닛에서 출력되는 제어신호 파형이다. ㉡는 비교기의 출력신호로서, 과전류가 검출된 시점에서 '하이' 레벨 상태가 된다. ㉢는 상기 제 4 NOR 게이트로 인가되는 클럭 펄스 신호이다. ㉣는 상기 제 4 NOR 게이트의 출력신호로서 이는 제 1 칩의 입력단자(1A)로 인가된다. ㉤은 상기 제 2 칩의 출력단자(2Q)에서 출력되어 상기 제 2 칩으로 인가되는 신호이다. ㉥은 상기 제 3 NOR 게이트에서 논리 연산되어 상기 제 1 칩의 클리어 단자(1 CLR)로 인가되는 신호이다. ㉦은 상기 제 1 칩의 출력단자(1Q)에서 모터측으로 인가되는 출력신호이다. 그리고 ㉧은 상기 신호처리부의 RC 시정수에 의해 설정된 시간으로, 출력펄스 폭(output pulse width)을 말한다.The above operation will be described by dividing the overcurrent non-detection time and the overcurrent detection time with reference to the timing diagram of FIG. 7. First, each output signal of the timing diagram will be described. Is the control signal waveform output from the central processing unit. ㉡ is the output signal of the comparator, and becomes a 'high' level state when an overcurrent is detected. Is a clock pulse signal applied to the fourth NOR gate. Is the output signal of the fourth NOR gate, which is applied to the input terminal 1A of the first chip. Is a signal output from the output terminal 2Q of the second chip and applied to the second chip. Is a signal that is logically operated at the third NOR gate and applied to the clear terminal 1 CLR of the first chip. Is an output signal applied to the motor side from the output terminal 1Q of the first chip. ㉧ is a time set by the RC time constant of the signal processor, and denotes an output pulse width.

과전류 미 검출시When no overcurrent is detected

먼저, 중앙처리유닛(100)이 A 시점에서 제어신호에 '하이' 레벨을 인가하면, 상기 제어신호는 상기 제 1 칩(112)의 클리어단자(1 CLR)로 인가되어 상기 RC 시정수에 의해 설정된 펄스 폭(㉧)만큼 '하이' 레벨 상태를 유지한 다음 '로우' 레벨이 되는 ㉤신호를 출력한다.First, when the central processing unit 100 applies the 'high' level to the control signal at the time A, the control signal is applied to the clear terminal (1 CLR) of the first chip 112 and the RC time constant. The signal is maintained at the 'high' level by the set pulse width (㉧) and then outputs the 'signal' which becomes the 'low' level.

그러면 상기 ㉤신호는 상기 제 2 NOR 게이트(132)로 인가되고, 동시에 상기 제 1 NOR 게이트(131)는 2개의 입력단자를 통해 상기 제어신호를 각각 인가받기 때문에, 상기 제 3 NOR 게이트(133)는 상기 2 NOR 게이트(132)의 반전 논리합 연산결과와 상기 제 1 NOR 게이트(131)의 연산결과를 입력받아 반전 논리합 연산을 수행한다. 그러면 도 5의 신호 ㉥과 같이 '하이' 레벨 상태의 연산신호가 상기 제 2 칩(114)의 클리어 단자(2 CLR)로 인가된다.Then, the W signal is applied to the second NOR gate 132, and at the same time, the first NOR gate 131 receives the control signals through two input terminals, respectively, so that the third NOR gate 133 is applied. Inverts the OR operation of the 2 NOR gates 132 and the operation result of the first NOR gate 131. Then, the operation signal of the 'high' level state is applied to the clear terminal 2 CLR of the second chip 114 as shown in the signal ㉥ of FIG. 5.

상기 제 2 칩(114)이 상기 클리어 단자(2 CLR)를 통해 상기 ㉥ 신호를 인가 받고 있고, 이때 상기 비교기(120)는 도 7의 ㉡과 같이 과전류 검출시점(B') 전까지는 '로우' 레벨신호를 출력하고 있다. 그래서 실질적으로 상기 제 4 NOR 게이트(134)의 출력신호는 펄스신호형태로서 상기 제 2 칩(114)의 입력단자(2A)로 입력된다. The second chip 114 is receiving the V signal through the clear terminal 2 CLR, and the comparator 120 is' low 'until the overcurrent detection point B' as shown in Fig. 7. The level signal is output. Thus, the output signal of the fourth NOR gate 134 is substantially input to the input terminal 2A of the second chip 114 in the form of a pulse signal.

따라서 상기 제 2 칩(114)은 출력단자(2Q)를 통해 ㉦ 신호와 같은 출력신호를 모터측으로 공급하고, 이에 상기 모터는 구동되기 시작한다. Therefore, the second chip 114 supplies an output signal, such as a Y signal, to the motor side through the output terminal 2Q, and the motor starts to be driven.

과전류 검출시At overcurrent detection

상술한 바와 같이 모터가 정상 구동되고 있는 상태에서, 상기 비교기(120)는 감지전압(V)과 기 설정된 기준전압(V_ref)을 비교하고 과전류 발생 여부를 판단한다. 상기 과전류 발생 여부는 상기 기준전압(V_ref)에 의해 설정된 전류 제한치를 판단하면 된다. As described above, in the state where the motor is normally driven, the comparator 120 compares the sensing voltage V with a preset reference voltage V _ref and determines whether an overcurrent occurs. The occurrence of the overcurrent may be determined by determining the current limit set by the reference voltage V _ref .

상기 판단결과, 도 5의 ㉡ 신호에서 모터에 흐르는 전류가 전류 제한치보다 높은 경우로서 과전류가 검출되면(B'), 상기 비교기(120)의 출력은 '하이' 레벨 상태로 변한다. 이때 상기 중앙처리유닛(100)은 시정수에 의해 설정된 시간이 지나면 모터 구동을 정지시키기 위하여 상기 과전류 검출시점(B')부터 상기 RC 시정수에 의해 설정된 펄스 폭(㉧)이 지나는 것을 체크한다.As a result of the determination, when the over-current is detected as the current flowing through the motor is higher than the current limit in B signal of FIG. At this time, the central processing unit 100 checks that the pulse width set by the RC time constant passes from the overcurrent detection time B 'to stop the motor driving after a time set by the time constant.

일단, 상기와 같이 과전류가 검출되어 '하이' 레벨 상태가 된 비교기(120)의 출력은 제 4 NOR 게이트(134)로 인가된다. 이에 상기 제 4 NOR 게이트(134)는 상기 과전류가 검출된 시점(B')부터 더 이상 리트리거링(retriggering)되지 못하고 상기 RC 시정수에 의해 설정된 펄스 폭(㉧)만큼 '로우' 레벨을 가지는 신호 ㉣를 상기 제 2 칩(114)의 입력단자(2A)로 인가한다.First, the output of the comparator 120 in which the overcurrent is detected as described above and is in the 'high' level is applied to the fourth NOR gate 134. Accordingly, the fourth NOR gate 134 is no longer retriggered from the time point B ′ at which the overcurrent is detected, and has a 'low' level by the pulse width set by the RC time constant. ㉣ is applied to the input terminal 2A of the second chip 114.

그러면 상기 제 2 칩(114)은 상기 RC 시정수에 의해 설정된 시간동안 상기 출력단자(2Q)를 통해 인에이블 신호를 출력하여 모터 구동 상태를 유지하고, 상기 시간이 지나면(즉, C'시점) 디스에이블 신호를 출력하여 모터 구동을 정지시키게 한다. 이는 상기 제 2 칩(114)의 출력단자(1Q)에서 모터측으로 인가되는 출력신호인 ㉦에 나타나 있다. Then, the second chip 114 outputs an enable signal through the output terminal 2Q for the time set by the RC time constant, and maintains a motor driving state. A disable signal is output to stop the motor drive. This is indicated by 인, which is an output signal applied to the motor side from the output terminal 1Q of the second chip 114.

일단 상기와 같은 동작에 따라 모터 구동이 정지하게 되면, 중앙처리유닛(100)에서 '하이'레벨의 제어신호가 계속 유지되고, 모터에 흐르는 전류가 전류제한치보다 낮아지더라도, 상기 모터는 계속 정지 상태를 유지한다. 즉 모터가 정지하면, 상기 제 2 NOR 게이트(132)의 2개의 입력단자에는 각각 '로우' 신호가 입력되어, 출력은 '하이'레벨 상태가 된다. 그리고 상기 제 3 NOR 게이트(133)의 2개의 입력단자에는 상기 제 2 NOR 게이트(132)의 출력인 '하이' 신호와 제 1 NOR 게이트(131)의 출력인 '로우' 신호가 입력되기 때문에, 상기 제 3 NOR 게이트(133)의 출력은 '로우' 레벨 상태가 된다. 결국 상기 제 3 NOR 게이트(133)의 신호가 상기 제 2 칩(114)의 클리어 단자(2 CLR) 로 인가되기 때문에, 상기 제 2 칩(114)의 입력단자로 인가되는 신호와 상관없이 상기 출력단자(2Q)는 계속 '로우' 레벨 상태로서 디스에이블 신호를 출력하게 된다. 즉 비교기(120)의 출력이 '로우' 레벨이 되더라도 상기 모터는 구동되지 않는 것이다. Once the motor drive is stopped according to the above operation, the control signal of the 'high' level is maintained in the central processing unit 100, and the motor continues to stop even if the current flowing in the motor is lower than the current limit value. Maintain state. That is, when the motor stops, 'low' signals are input to the two input terminals of the second NOR gate 132, respectively, and the output becomes a 'high' level state. Since the 'high' signal output from the second NOR gate 132 and the 'low' signal output from the first NOR gate 131 are input to two input terminals of the third NOR gate 133, The output of the third NOR gate 133 is in a low level state. After all, since the signal of the third NOR gate 133 is applied to the clear terminal (2 CLR) of the second chip 114, the output irrespective of the signal applied to the input terminal of the second chip 114 Terminal 2Q continues to output a disable signal as a 'low' level state. That is, even if the output of the comparator 120 becomes a 'low' level, the motor is not driven.

상기와 같이 정지상태의 모터를 다시 재 구동시키려면, 상기 중앙처리유닛(100)에서 출력되는 제어신호(㉠)가 '로우' 레벨로 되었다가 다시 '하이' 레벨 상태가 되어야만 한다. In order to re-drive the motor in the stopped state as described above, the control signal output from the central processing unit 100 must be at the 'low' level and then be at the 'high' level again.

한편, 상기 과전류가 검출된 시점부터 상기 RC 시정수에 의해 설정된 시간이 경과하기 전에, 상기 클럭 발생부(140)로부터 클럭신호가 상기 제 4 NOR 게이트(134)를 통해 상기 제 2 칩의 입력단자(2A)로 인가되면, 상기 모터는 정지하지 않고 계속 구동상태가 된다.On the other hand, before the time set by the RC time constant elapses from the time when the overcurrent is detected, the clock signal from the clock generator 140 passes through the fourth NOR gate 134 to the input terminal of the second chip. When applied to 2A, the motor does not stop and continues to be driven.

이상에서 살펴본 바와 같이, 본 발명의 실시 예에 따르면 과전류 검출에 따라 일단 모터가 정지된 상태에서는 모터 구동을 위한 제어신호가 계속 인가되고 과전류를 검출하는 비교기의 출력이 '로우' 레벨 상태가 되더라도 모터는 계속 정지 상태를 유지하게 된다. As described above, according to an embodiment of the present invention, even when the motor is stopped according to the overcurrent detection, the control signal for driving the motor is continuously applied and the motor even when the output of the comparator detecting the overcurrent is in the 'low' level state. Will remain stopped.

본 발명의 권리는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.

상기의 실시 예에서는 모터가 사용되는 시스템에서 과전류를 차단하는 방법 및 장치를 설명하였으나, 본 발명은 대전류를 사용하는 다양한 디바이스에 적용되어 과전류 발생시에 과전류를 차단하여 디바이스 구동기 및 시스템을 보호할 수 있다. In the above embodiment, a method and apparatus for blocking overcurrent in a system in which a motor is used have been described. However, the present invention can be applied to various devices using a large current to protect the device driver and the system by blocking the overcurrent when an overcurrent occurs. .

도 1은 일반적인 전류제한회로의 구성도1 is a block diagram of a general current limiting circuit

도 2는 도 1의 전류제한회로를 이용하여 모터를 제어하는 방법 중 제어신호에 클럭 신호를 인가하여 제어할 경우의 이상적인 타이밍도FIG. 2 is an ideal timing diagram when a clock signal is applied to a control signal to control the motor using the current limiting circuit of FIG. 1.

도 3은 도 1의 전류제한회로를 이용하여 모터를 제어하는 방법 중 제어신호에 클럭 신호를 인가하여 제어할 경우의 실질적인 타이밍도FIG. 3 is a timing diagram illustrating a case in which a clock signal is applied to a control signal to control the motor using the current limiting circuit of FIG. 1.

도 4는 도 1의 전류제한회로를 이용하여 모터를 제어하는 방법 중 감지전압(V)과 기준전압(V_ref)을 동일하게 맞추어서 제어할 경우의 타이밍도FIG. 4 is a timing diagram when the sensing voltage V and the reference voltage V _ref are controlled to be identical in the method of controlling the motor using the current limiting circuit of FIG. 1.

도 5는 도 4의 타이밍도에서 비교기의 출력신호를 제공하기 위해 전류제한치를 중심으로 모터에 흐르는 전류의 흐름 상태를 보인 타이밍도FIG. 5 is a timing diagram illustrating a flow of current flowing in a motor around a current limit value to provide an output signal of a comparator in the timing diagram of FIG. 4.

도 6은 본 발명의 실시 예에 따른 모터의 구동전류 차단장치의 구성도6 is a block diagram of a driving current blocking device of a motor according to an embodiment of the present invention

도 7은 도 6에 의해 모터가 구동 및 정지상태일 때를 나타내고 있는 타이밍도FIG. 7 is a timing diagram showing when the motor is driven and stopped by FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 중앙처리유닛 110 : 신호 처리부100: central processing unit 110: signal processing unit

112 : 제 1 칩 114 : 제 2 칩112: first chip 114: second chip

120 : 비교기 130 : 논리 연산부120: comparator 130: logic operation unit

131 ~ 134 : 제 1 내지 제 4 NOR 게이트131 to 134: first to fourth NOR gates

140 : 클럭 발생부140: clock generator

Claims

A detector configured to detect whether there is an overcurrent by comparing a current flowing to a driving motor with a preset current limit value;

As a result of the detection, if the current flowing to the motor is equal to or greater than the current limit value, a signal for stopping the motor is output at a predetermined time point, and the motor is continuously stopped regardless of the signal applied to the input terminal after the motor is stopped. A signal processor for continuously outputting a motor stop signal to the motor through an output terminal; And

Logic for applying a logic signal to the signal processor to keep the motor stopped even if the overcurrent is not detected after the motor stops or the central processing unit applies a control signal for driving the motor to the signal processor. Drive current blocking device of the motor including a calculation unit.

The method of claim 1,

The detection unit is provided with a comparator for receiving and comparing the sensing voltage (V) measured through the current flowing through the motor with a predetermined reference voltage (V _ref ) to compare with the sensing voltage (V),

And the current limit value is a value set to detect the overcurrent using the reference voltage (V _ref ).

The method of claim 2, wherein the signal processing unit,

A first chip receiving a control signal for driving the motor; And,

And a second chip configured to output a signal for driving the motor or a signal for stopping the motor according to a comparison result of the comparator while the control signal is being applied.

The method of claim 3, wherein the logical operation unit,

A first logic element configured to receive the control signal for driving the motor through two input terminals, respectively;

A second logic element configured to receive and output an output signal output from the first chip to a motor and a signal output from the second chip;

A third logic element for receiving and calculating output signals of the first logic element and the second logic element, and applying the result of the calculation to the first chip;

The output signal of the comparator is input through one input terminal, and the clock pulse signal of a predetermined period generated from the clock generator is input through the other input terminal and includes a fourth logic element for applying to the second chip. and,

The fourth logic device may apply a logic operation signal having a predetermined level to the second chip such that only a signal for stopping the motor is output from the second chip when the motor is stopped. Drive current breaker.

Motor drive current breaker,

Comparing a supply current applied to a driving motor with a preset current limit value;

If the supply current is equal to or greater than the current limit, stopping driving of the motor at a predetermined time;

Controlling the motor to remain stopped even if the supply current applied to the motor is lower than the current limit value after the motor is stopped or the central processing unit outputs a control signal for driving the motor. How to cut off drive current of motor

The method of claim 5,

And if the clock pulse is applied to the motor before the set time elapses even if the supply current is equal to or greater than the current limit value, the motor maintains a driving state.