KR101431247B1

KR101431247B1 - 다공성 확산 반사체를 갖는 ｌｅｄ

Info

Publication number: KR101431247B1
Application number: KR1020097022387A
Authority: KR
Inventors: 존 에플러; 한민 자오; 마이클 크람스
Original assignee: 코닌클리케 필립스 엔.브이.; 필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date: 2007-03-27
Filing date: 2008-03-27
Publication date: 2014-08-20
Also published as: WO2008117255A1; JP5456193B2; CN101681957B; JP2013102239A; KR20090125202A; EP2132790B1; TW200903861A; TWI479673B; JP5258872B2; US20080237619A1; CN101681957A; EP2132790A1; US7601989B2; JP2010522984A

Abstract

본 발명은 LED에 관한 것으로서, 특히, 사실상 순방향 전압 강하를 부가하지 않는 광확산층(light diffusing layer)을 제공함으로써 작동 전압을 증가시키지 않고서 광 추출 효율을 개선시키기 위한 기술에 관한 것이다. 일 실시예에서, AlInGaP LED는 바닥층인 n형 층(16), 활성층(18), 최상층인 p형 층(22) 및 최상층인 p형 층 위의 두꺼운 n형 GaP(24)층을 포함한다. 이어서, 두꺼운 n형 GaP층은 n형 GaP층이 다공성 및 광확산성이 되게 하는 전기화학적 에칭 공정의 대상이 된다. 다공성 층을 통과하는 금속-충진 비아들을 제공함으로써 다공성 n-GaP층 아래의 p-GaP층으로의 전기 접촉이 이루어지고, 또는 다공성 영역들 사이의 GaP층의 비공성 영역들을 통해 전기 접촉이 이루어진다. 다공성 n-GaP층이 서브마운트 표면을 마주하도록, 서브마운트 상에 LED 칩이 장착될 수 있다. 세공들 및 금속층이 광을 반사 및 확산시키며, 이것은 LED의 광 출력을 매우 증가시킨다. LED 구조물의 다른 실시예가 설명된다.

LED, 다공성 반도체층, 광 반사, 광 확산, 에칭

Description

다공성 확산 반사체를 갖는 ＬＥＤ{LED WITH POROUS DIFFUSING REFLECTOR}

본 발명은 LED에 관한 것으로서, 특히, 사실상 순방향 전압 강하를 부가하지 않는 광확산층(light diffusing layer)을 제공함으로써 작동 전압을 증가시키지 않고서 LED의 광 추출 효율을 개선시키기 위한 기술에 관한 것이다.

LED를 형성하는 데에 사용되는 재료는 방출 파장을 대략적으로 결정한다. 광 생성 활성층을 위한 한 Ⅲ-Ⅴ족 화합물은 AlInGaP이다. 이러한 LED는 일반적으로 적색에서 황색까지의 범위의 광을 생성한다. 활성층은 p형 클래딩층과 n형 클래딩층 사이에 끼워져, 헤테로 구조를 이룬다. LED층은 일반적으로 AlInGaP(aluminum indium gallium phosphide)를 포함하는데, 요구되는 밴드갭(bandgap) 및 GaAs 성장 기판과의 격자 매칭과 같은 다양한 공지의 요인에 따라 Al과 In의 비율(percentages)을 변화시킨다. GaAs는 가시광을 흡수하며, 흔히, 성장 공정의 종결시에 GaAs 기판을 제거하고 투명한 GaP(0%의 Al 및 In) 기판으로 대체한다.

GaP-기반 재료는 비교적 높은 굴절률(대략 3.5)을 갖는다. 그러한 상황에서, 스넬의 법칙(Snell's Law)에 따르면, 광선이 대략 법선의 17도(임계각) 내에서 LED의 벽면에 충돌하지 않으면, 광선은 LED 내에서 내부로 반사된다. 광이 방출되 거나 흡수될 때까지 광은 LED의 내부 벽면에서 반사된다. LED 칩이 실질적으로 직선형이기 때문에, 반사된 광은 수회의 반사 후에도 자신의 입사각을 반복할 것이다. 각각의 내부 반사마다 광은 약해진다. 따라서, 최소의 내부 반사로 활성층에 의해 방출되는 광을 추출하는 것이 바람직하다. 캡슐화 이후, GaP계 LED의 효율은 대략 14%가 되는데, 이것은 LED에 들어오는 모든 7개의 전자들마다, 단 하나의 광자만이 LED로부터 방출된다는 것을 의미한다.

GaP계 LED의 광 추출 효율을 증가시키면서 순방향 전압에 부정적인 영향을 주지 않는 기술이 필요하다.

일 실시예에서, 통상의 AlInGaP LED는 GaAs 성장 기판 위에 형성되며, LED층은 바닥층인 n형 AlInGaP 클래딩층, 활성층, 상층인 p형 AlInGaP 클래딩 층, 및 최상층인 p형 GaP층을 포함한다. LED로부터의 광 추출을 증가시키기 위해서, 최상층인 p형 층 위에 두꺼운 n형 GaP 층이 성장된다. 두꺼운 n형 GaP층은 n형 GaP층이 다공성, 반사성 및 광확산성이 되게 하는 전기화학적 에칭 공정의 대상이 된다. 전기화학적 에칭은 실질적으로 n형 재료에만 영향을 준다.

다공성 층은 비공성 층(nonporous layer)에 비해 증가된 전기 저항을 가지며, 이로 인해, 전류 경로에서 다공성 층이 사용되면 LED의 순방향 전압이 증가한다. 다공성 층으로 인한 어떠한 순방향 전압 강하도 방지하기 위해, 비공성 p-층을 노출시키도록 다공성 층 내에서 비아들(vias)이 에칭되고, 기저의 p형 층에 직접적인 전기 접촉을 하기 위해 비아들 내에 그리고 다공성 층 위에 금속이 퇴적된다.

일 실시예에서, 모든 층들이 성장한 후에 광-흡수 GaAs 성장 기판이 제거되고, 이어서, 웨이퍼 접합된 GaP 기판(wafer-bonded GaP substrate)으로 대체된다.

"바닥층"인 n형 AlInGaP 층에 대한 전기 접촉은 웨이퍼 접합된 GaP 기판(n 접촉부 및 p 접촉부는 대향 표면 상에 있음) 상에서 형성될 수 있고, 또는 LED 칩은 P 금속 접촉부와 n 금속 접촉부 양자가 동일한 표면 상에서 형성되는 플립 칩(flip chip)일 수 있다.

활성층에 의해 광이 생성될 때, 다공성 층 상에 충돌하는 광이 반사되고 산란되어, 반사된 광이 LED로부터 빠져나올 확률이 증가한다. 반대로, 통상적인 종래의 LED에서는, 입사각이 반사각과 동일하여, 반사된 광선이 LED를 탈출하기 위한 임계각 내에 있지 못하게 된다. 여기에서 설명된 전기적 접촉 스킴은 LED의 순방향 전압을 실질적으로 증가시키지 않고서 다공성 층의 사용을 가능하게 한다. 금속 내에는 항상 어느 정도의 저항이 존재하지만, 순방향 전압의 어떠한 증가도 사소하며 거의 0에 가깝다.

다른 실시예에서, 최상층인 n-GaP층(p형 GaP층 위에 위치하고 다공성이 되기 전임)은 n-GaP층의 최상위 표면의 부분들을 노출하도록 마스크처리(mask)된다. 이어서, 노출된 n-GaP 영역들은 이들 n-GaP 영역들이 다공성 및 광확산성이 되게 하는 전기화학적 에칭의 대상이 된다. 이어서, 유전체/금속층 스택은 다공성 영역들만을 커버하도록 퇴적 및 패턴화되며, 유전체/금속층들은 다공성 영역들을 통과하는 광에 대한 반사체로서의 기능을 한다. 이어서, 레지스트가 제거되고 최상위 표면은 p형 도핑(예를 들어, Zn)의 대상이 되며, 노출된 비공성 n-GaP 부분들로 p형 도펀트(dopant)가 확산하여, 이 부분들을 p형으로 변환한다. 이어서, 금속층은 p형 부분들 및 유전체/금속층들의 최상위 표면 위에 형성된다. 금속과 비공성 p형 부분들 사이에 직접적인 접촉이 이루어지기 때문에, 다공성 부분들에는 전류가 통과하지 않아서, 순방향 전압 강하가 증가되지 않는다. 따라서, 본 실시예에서는 비공성 p-층에 접촉하기 위한 비아가 요구되지 않는다.

다른 실시예에서, 바닥층인 n형 AlInGaP층, 활성층, 상층인 p형 AlInGaP층, 및 최상층인 p형 GaP층을 형성한 후에 GaAs 성장 기판이 제거된다. 이어서, 성장 기판은 n형 AlInGaP층과 직접 접촉하는 n형 GaP 기판으로 대체된다. 이어서, GaP 기판은 다공성 층을 형성하는 전기화학적 에칭 공정의 대상이 된다. 이어서, n형 AlInGaP층과 직접적으로 접촉하는 다공성 층을 통과하는 금속-충진 비아들(metal filled vias)이 형성되어, 다공성 층에 걸리는 순방향 전압 강하는 일어나지 않을 것이다. 다공성 층 위의 금속층은 비아들에 접촉하여 캐소드 전극(cathode electrode)을 형성한다.

다른 실시예에서, GaAs 기판 위에 p형 AlInGaP 클래딩층이 성장하고, 그에 이어서, 활성층, n형 AlInGaP 클래딩층 및 최상층인 n형 GaP층이 성장한다. 이어서, n형 GaP층은 전기화학적 에칭을 이용하여 다공성이 된다. 이어서, 다공성 층을 통과하는 금속-충진 비아들이 형성되어서, 높은 저항의 다공성 층을 통해 전류가 흐르지 않도록 한다. p-층의 최상층을 통해 광이 빠져나가게 하기 위해 GaAs 기판이 제거된다. p-층으로의 전기적 접촉이 형성된다.

더 양호한 추출을 성취하기 위해 광 추출 표면 상의 반사 방지 코팅이 다공성 층에 결합될 수 있다. 다공성 층에 의해 제공되는 내부 산란 없이는, 반사 방지 코팅은 직사각형의 칩의 성능을 개선하는 비용 효율이 높은 수단이 아니다.

모든 실시예는 플립 칩이거나, LED의 대향하는 표면들 상에 애노드(anode)와 캐소드 전극을 가질 수 있다.

칩은 직사각형이거나 광 추출을 더 증가시키도록 하는 형상일 수 있다.

도 1은 본 발명의 일 실시예에 따른 GaAs 성장 기판 위에 성장한 다양한 AlInGaP 반도체층의 단면도.

도 2는 광 흡수성 GaAs 기판의 제거, 및 투명한 GaP 기판의 웨이퍼 접합을 도시.

도 3은 최상층인 n-GaP층이 광 확산성이 되도록 다공성이 되게 하는 전기화학적 공정을 도시.

도 4는 도 3의 공정 이후에 결과로서 생긴 LED 칩을 도시.

도 5 및 도 6은 기저의 P-층으로 연장되는 비아들을 형성하기 위한, 다공성의 n-GaP층의 선택적 에칭을 도시.

도 7은 다공성의 n-GaP층을 관통한 금속 충진 비아들의 그리드 배열을 도시하는 LED 칩의 상면도.

도 8은 다공성의 n-GaP층을 관통한 금속 충진 비아들의 도트 배열을 도시하는 LED 칩의 상면도.

도 9는 p-층에 전기적으로 접촉하도록 비아들 내에 금속을 퇴적시키는 것을 도시.

도 10은 n-금속 접촉부를 형성한 후에, 그리고 LED 다이가 웨이퍼로부터 분리되고 서브마운트 상에 장착된 후에, 결과로서 생긴 칩을 도시.

도 11은 서브마운트 상에 장착된 LED 칩의 플립 칩 버전을 도시.

도 12는 본 발명의 일 실시예에 따른 LED 구조물을 형성하는 데에 사용된 전반적 공정의 흐름도.

도 13, 도 14 및 도 15는 다공성 광확산층 및 n형에서 p형으로의 변환 공정을 이용하고, 다공성 n-GaP층 아래에 있는 p-GaP층에 접촉하는 데에 금속 충진 비아들을 사용하지 않는 LED 구조물의 다른 실시예를 도시.

도 16은 성장 기판이 제거되고, n형 GaP 기판이 n-AlInGaP층에 웨이퍼 접합되고 다공성이 되며, 다공성 층을 통과하여 n-AlInGaP층에 접촉하는 금속 충진 비아들이 형성되는 본 발명의 다른 실시예를 도시.

도 17은 성장 기판 상에 p-AlInGaP 클래딩층에 이어서 활성층, n-AlInGaP 클래딩층, 및 n-GaP층이 성장하고, 최상층인 n-GaP층이 다공성이 되는 본 발명의 다른 실시예를 도시. 다공성 층을 통과하여 기저의 n-AlInGaP층에 접촉하는 금속 충진 비아들이 형성되고, p-층 표면을 통해 광이 빠져나가게 하도록 성장 기판을 제거한다.

도 18은 도 17과 유사하지만 단, LED가 플립 칩인 도면.

도 19는 도 11과 유사하지만 단, LED 다이가 서브마운트 상에 실장된 후에 GaAs 성장 기판을 제거(예를 들어, 에칭 제거)하기만 하여 매우 얇은 LED 구조물이 되게 하는 도면.

이들 도면에서는 동일하거나 유사한 구성요소들을 동일한 숫자로 라벨링하였다.

본 발명은 임의의 유형의 GaP계 LED로 확대될 수 있지만, LED의 몇몇 예만을 설명할 것이다. LED층은 통상의 기술을 이용하여 성장될 수 있으며, 그 정확한 구성 및 두께는 본 발명과 관계없다. 본 실시예에서 사용되는 전기화학적 에칭 공정 및 다공성 층의 여러 세부사항들은 존 에플러 등이 고안하고 본 양수인에게 양도된 "Semiconductor Light Emitting Device Including Scattering Layer" 명칭의 2006년 6월 9일자 미국 특허 출원 제11/423,413에 개시되며, 여기에 그 전체가 참조로서 포함된다.

도 1에서, 얇은 InGaP 정지층(12)은 300 마이크론 두께의 GaAs 기판(14) 위에 성장한다. 정지층(12)은 나중에 광 흡수성 GaAs 기판을 에칭제거(etching away)할 때 이용된다.

1.5 마이크론 두께의 n형 AlInGaP층(16)은 정지층(12) 위에 성장하고, 이어서, 0.5 마이크론 두께의 AlInGaP 활성층(18)이 성장한다. 활성층의 조성은 LED에 의해 방출된 광의 파장에 영향을 준다. 활성층(18)은 공지된 바와 같이 복수의 층을 포함할 수 있다. 이어서, 1.0 마이크론 두께의 p형 AlInGaP층(19)이 활성층(18) 위에 성장한다. 2.0 마이크론 두께의 p형 GaP층(20)이 층(19) 위에 성장한 다. 상술된 층들은 모두 MOCVD(metalorganic chemical vapor deposition)를 이용하여 성장한다. 층(16 및 19)은 감금층(confining layer) 또는 클래딩층이라 불린다. 각 층은 응력(stress)을 저감시키는 것, 밴드갭을 변경하는 것, 전류 확산, 또는 그 외의 공지된 목적을 위해 복수의 층을 포함할 수 있다.

다음으로, 30 마이크론 두께의 p형 GaP층(22)은 VPE(vapor-phase epitaxy)에 의해 성장하고, 이어서 20 마이크론 두께의 n형 GaP층(24)도 VPE에 의해 형성된다. 층(22 및 24)은 간결하게 하기 위해, 이하에서 p-GaP층(22) 및 n-GaP층(24)이라고도 불린다. 두꺼운 p-GaP층(22)의 한가지 이점은 전류 확산에 대한 것이다. 다른 실시예에서, n-GaP층(24) 바로 밑에 있는 층은 p형 클래딩층(20)이다. n-GaP층(24)은 다공성이 된 후의 적절한 광 확산을 위해 5 마이크론 초과의 두께가 되는 것이 바람직하다.

도 2에서, GaAs 기판(14)은 화학적 에칭을 이용하여 에칭되며, 이 때, InGaP층(12)이 정지층으로서 작용한다. 이어서, 예컨대 200 마이크론 초과의 두께를 갖는 투명한 GaP 기판(26)이 InGaP 정지층(12)에 웨이퍼 접합된다. GaP계 LED를 형성할 때 GaAs 기판(14)의 제거 및 GaP 기판(26)의 웨이퍼 접합은 통상적인 것이다. GaAs 기판(14)은 폴리싱 또는 이온 에칭/밀링(ion etching/milling)을 포함하는 다양한 다른 방법을 이용하여 제거될 수 있다. GaP 기판(26)의 접합은 열 및 압력을 이용하여 성취될 수 있다. GaP 기판(26)의 결정 방향은 InGaP층(12)의 결정 방향과 맞추어져, 접합부의 전기 도전성을 최대화하여야 한다. GaAs 기판의 제거 및 웨이퍼 접합 단계는 LED 제조 공정 중의 다른 어느 시점에서 수행될 수도 있다. GaP 재료가 아닌 기판도 사용될 수 있다. 기판 제거 및 웨이퍼 접합뿐만 아니라, AlInGaP LED의 형성도 프레드 키쉬 등의 미국 특허 제5,376,580호에 개시되며, 여기에 참조로서 포함된다.

다음 도면에서, p-GaP층(20 및 22)은 단순하게 하기 위해 단일 층(22)으로 통합된다.

도 3에서, 1.0E17 내지 1.0E19/cm3의 바람직한 도펀트 농도를 갖는 n-GaP층(24)은 전해물을 이용한 전기화학적 에칭 공정에 의해 다공성이 된다. 통상의 금속 퇴적 공정에 의해 n-GaP층(24)의 표면 상에 임시의 전기 접촉부(28)가 형성된다. GaP층(24)에의 전기 접촉은 다른 방식으로 성취될 수도 있다. GaP층(24)의 최상위 부분만을 전해물에 노출시키기 위해 LED 위에 임시의 테플론 보호층(29)을 제공한다. 테플론층(29)은 웨이퍼를 위한 재사용가능한 지지 구조물의 부분일 수 있다. 적어도 n-GaP층(24)은 전해물인 5% 황산의 산성 용액(acid bath)(30)에 담긴다. 백금 전극(32)(대향 전극) 및 SCE(Saturated Calomel Electrode)(33)(기준 전극)도 이 용액에 담긴다. DC 전압원(31)은 SCE(33)에 대조하여, GaP층(24)과 백금 전극(32) 사이에 약 10 내지 15 볼트를 인가한다. 전류는 대략 50mA/sq.inch이다. 시간이 경과하면, n-GaP층(24)과 백금 전극(32) 사이를 흐르는 전류에 의해 야기된 전기화학적 반응이 n-GaP층(24)의 전체 두께를 관통하는 (속이 빈 관과 같은) 수직의 세공들을 에칭한다. 각각의 세공은 GaP층(24) 내의 표면 결함의 서브마이크론 피트(submicron pit)에서 에칭을 시작한다. 에칭된 GaP 재료는 용액 내로 흘려 보낸다. 이들 세공은 직경이 약 150nm이고, 거의 일정한 간격을 두고 있 으며(예를 들어, 0.5 내지 1.0 마이크론 떨어져 있음), 다공성 n-GaP층(24)의 용적의 약 15% 내지 17%를 포함한다. 다른 실시예에서, 세공들은 GaP층(24) 용적의 10%를 초과하는 임의의 양을 포함하고, 여전히 실질적인 광 확산을 제공한다. 이 공정은 실질적으로, 세공들이 p-GaP층(22)에 도달한 후에 스스로 종료한다. LED 칩의 나머지 부분은 전기화학적 공정에서 면제된다. 전류 밀도, 도펀트 농도, 두께, 도전형, 에칭액 및 비아 전압은 세공 밀도 및 크기에 영향을 준다.

세공 크기를 크게 하는 선택적 단계에서, 전기화학적으로 에칭된 웨이퍼는 SCE에 대조된 2 볼트의 인가된 양(positive)의 전위 하에서, Xe 램프로부터 서브-밴드갭 광의 50mW/㎠를 이용하여 전해물 H₂O:H₂SO₄:H₂O₂에 노출된다. 인가된 전위는 상술한 에칭 공정이 일어나기에 너무 낮고, 서브-밴드갭 광은 전해물-반도체 경계면에서만 흡수되기 때문에, 제1 단계에서 정해진 층의 다공성(porosity)을 증가시키는 주요 효과를 낸다. 다공성의 정도는 시간-적분된 전류 밀도에 의해 결정되며, 이것은 광 강도, 에칭액 농도 및 기판 파라미터의 함수이다.

도 4는 n-GaP층(24)를 통과하여 연장되는 수직의 세공들(34)을 나타내는 결과적인 LED 칩의 단면도이다.

도 5에서, 다공성의 n-GaP층(24)은 표준의 포토리소그래피 기술을 이용하여 포토레지스트(36)로 선택적으로 마스크처리되며, 여기서, 마스크의 개구부는 기저의 p-GaP층(22)에의 전기적 접촉을 제공하기 위한 도전성 비아들을 어디에 형성해야 할지를 정의한다. RIE(reactive ion etch)는 다공성의 n-GaP층(24)을 완전히 관통하여 비아들을 에칭하도록 수행된다. 광화학적 에칭 방법도 비아들을 에칭하는 데에 이용될 수 있다. 일 실시예에서, 비아들은 30 마이크론 떨어져서 위치하고, 각 비아의 직경은 5 마이크론이다.

도 6은 도 5의 공정에 의해 형성된 비아들(38)을 도시한다. 비아들은 도 7의 상면도(검은 선들은 n-GaP층(24) 내의 홈(trench)임)에 의해 나타난 그리드(40), 또는 도 8에 나타난 도트들(42)의 어레이와 같은 임의의 패턴을 가질 수 있다.

도 9에서, 비아들(38)을 채우고 n-GaP층(24) 위에 금속층(44)을 형성하기 위해, 임의의 적합한 통상의 기술(예를 들어, 스퍼터링(sputtering))을 이용하여 다공성 n-GaP층(24)의 표면 위에 금속(예를 들어, AuZn)이 퇴적된다. AuZn층은 스퍼터링을 이용하여 TiW의 장벽층으로 덮히고(capped), 이어서, 납땜 또는 초음파 용접을 위한 접합 금속으로서 Au의 층으로 덮힌다. 비아들로 인한 금속층(44) 내의 임의의 얕은 웅덩이(dimples)는 단순하게 하기 위해 도시하지 않는다.

도 10에 도시된 바와 같이, n-AlInGaP층(16)에의 전기 접촉을 형성하기 위해 도전성 GaP 기판(26) 상에 금속 접촉부(46)가 형성된다. 접촉부(46)는 증발을 이용하여 형성된 Au 캡(cap)을 갖는 AuGe일 수 있다.

LED를 포함하는 웨이퍼는 LED 다이들을 싱귤레이트(singulate)하기 위해 스크라이빙(scribing)되어 쪼개지거나, 소잉(sawing)된다. 이어서, 각각의 LED 다이는 서브마운드(48) 상에 장착된다. 일 실시예에서, 서브마운트(48) 상의 금 패드(gold pad)는 초음파로 LED 다이 상의 금속층(44)에 용접된다. 서브마운드(48) 의 본체는 세라믹과 같은 전기 절연체이다. 서브마운트(48) 상의 금속 패턴은 다이 아래에서부터 확장하여 와이어(52)에의 접속을 위한 P-접합 패드(50)에서 끝난다. 와이어(54)는 또한, n-접촉부(46)에도 접합된다. n-전극 금속은 광이 방출되게 해주면서 활성층(18) 위에서 적합한 전류 확산을 제공할 수 있는 다른 형태일 수 있다. 와이어(50 및 52)는 LED 다이에 대한 전력 공급원에 연결된다.

활성층(18)에 의해 방출된 광은 GaP 기판(26)을 통해 곧바로 방출되거나, 광이 다이의 내부 표면들 중 하나 이상에서 반사된 후에 방출된다. 다공성의 n-GaP층(24) 상에 입사하는 임의의 광을 세공들에 의해 확산적으로 반사된다. 비아들을 통과하여 연장되는 금속도 광을 반사한다. 실질적으로 광은 n-GaP층(24)을 통과하여 반사성 금속층(44)에 도달하지 못한다. 금속층(44) 상에 충돌하는 임의의 광은 활성층을 향해 반사되고, 또한, n-GaP층(24)에 의해 확산된다. 광의 확산은 LED 구조물의 광 추출 효율성을 30%만큼 증가시키는 것으로 판정되었다. 따라서, 통상의 AlInGaP LED의 추출 효율성이 14%이면, 다공성의 n-GaP층(24)의 추가로 인해, 순방향 작동 전압은 증가하지 않고서 그 효율성은 약 18%까지 증가한다.

도 11에 도시되는 다른 실시예에서, LED 다이는 서브마운트(60)를 마주하는, 동일한 표면 상에 n 및 p 접촉부가 형성되어 있는 플립 칩으로서 형성된다. n-AlInGaP층(16)에의 직접적인 접촉부를 형성하기 위하여, 비아는 다공성의 n-GaP층(24), p-GaP층(22) 및 활성층(18)을 관통하여 에칭된다. 이어서, 플라즈마 퇴적에 의해 형성된 실리콘 질화물과 같은 절연 재료(62)가 비아의 내부 벽 상에 형성된다. 이어서, 비아는 증발 탈수법(evaporation)에 의해 금속(64)으로 채워져, 서 브마운트(60)로의 접착을 위한 n 및 p 접촉부가 실질적으로 평면(planer)이 되도록 한다. 이어서, 접촉부는 서브마운트(60) 상의 금 패드에 초음파로 용접된다. 땜납 또는 다른 접합 재료들이 초음파 용접 대신에 사용될 수 있다. 서브마운트(60) 상의 금속 패턴은 와이어(70, 72)를 접합하기 위한 n 및 p 접촉부(66, 68)를 포함한다. 서브마운트가 회로판 상의 패드에 직접 접합하기 위해 바닥 표면 상에 금속 패드를 갖는 표면 마운트 구조를 갖게 하는 등, 서브마운트와 전력 공급원 간의 다른 형태의 전기 접속이 사용될 수 있다.

도 12는 상술한 공정을 요약하는 단계(81 내지 89)를 포함하는 자명한 흐름도이다.

도 13 내지 도 15는 다공성의 n-GaP층을 관통하는 금속 비아들이 불필요한 다른 실시예를 도시한다. 도 13에서, 비공성의 최상층인 n-GaP층(95)(도 1의 층(24))은 포토레지스트 부분(92)을 이용하여 n-GaP층(95)의 최상위 표면의 부분들이 노출되도록 마스크처리된다. 이어서, 노출된 n-GaP 영역들(96)은 이들 n-GaP 영역들(96)이 다공성 및 광확산성이 되게 하는 도 3의 전기화학적 에칭 공정(n형 재료에만 영향을 줌)의 대상이 된다.

도 14에서, 이어서, 다공성 영역들(96)만을 커버하도록 유전체층(98)이 퇴적되고 패터닝되는데, 유전체는 다공성 영역들을 통과하는 광에 대한 반사체로서 기능한다. 이어서, 레지스트는 제거되고 최상위 표면은 p형 블랭킷 도핑(blanket doping)(100)의 대상이 되는데, 이 때, p형 도펀트(예를 들어, Zn)는 노출된 비공성 n-GaP층(95) 부분들로 확산하여 그 부분들을 p형으로 변환시킨다. 유전체 층(98)은 선택적이지만, 다공성 부분들(96)로의 Zn 확산(그러한 경우 광 흡수를 증가시킴)을 방지하는 이익을 갖는다. n-GaP층(95)은 비교적 얇게(20 마이크론 미만) 형성되어, 층(95)의 전체 두께에 걸친 p형 변환을 달성할 수 있다.

도 15에서, 이어서, p형 영역들 및 유전체층(98)의 최상위 표면 위에 금속층(102)이 형성되어, 비공성의 p형 영역들에의 오믹 접촉을 형성한다. 비공성 영역들은 확산으로부터 고농도로 도핑되고, 낮은 저항 전류 경로를 제공할 것이다. 금속과 p형 영역들 간에 직접 접촉이 이루어지기 때문에, 활성 영역에 도달하도록 임의의 다공성 층을 통해 전류가 흐를 필요가 없어서, 순방향 전압 강하는 최소한으로 증가한다. 10um 두께의 10%의 비공성 면적(10)은 일반적인 순방향 전압에 대략 20meV를 추가할 것이다. 따라서, 본 실시예에서는 비아가 p-GaP층(22)에 전기적으로 접촉하는 것이 요구되지 않는다. 금속은 반사적이어서, 실질적으로 모든 광은 활성층을 향해 되돌아 반사되거나 확산적으로 반사된다.

금속 접촉부(104)는 n-AlInGaP층(16)에 전기적으로 접촉하기 위한 GaP 기판(26) 상에 형성될 수도 있고, 또는 층(16)에의 플립 칩 접촉부가 형성될 수도 있다. 상술한 실시예에서와 같이, LED 칩은 서브마운트 상에 장착된다.

반사성 금속 또는 임의의 반사성 유전체를 다공성 층 위에 추가하는 것은, 다공성 층이 소정 양의 광이 LED를 통과하게 해주고 LED로 되돌아 반사되게 해줄 수 있기 때문에, 필요로 하는 다공성 층의 두께를 감소시킨다. 다공성 층의 두께를 감소시키는 것은, 공정 시간을 감축시키고 패터닝을 수행하기에 더 용이하게 하는 데에 바람직하다. 다공성 부분들 사이에 비공성 반도체 전류 채널들이 존재하 는 도 15의 실시예에서는, 세공들을 형성하기 위한 전기화학적 에칭이 등방성이기 때문에, 더 얇은 다공성 층이 특히 바람직하다. 다공성 층의 최적 두께는 형성된 특정 LED에 의존하며, 경험에 따라 결정될 수 있다.

도 16은 다른 실시예를 도시한다. GaAs 성장 기판(도시되지 않음) 상에서 n-AlInGaP층(108)이 성장하고, 이어서, 활성층(110), p-AlInGaP층(111) 및 p형 GaP층(112)이 성장한다. 이어서, 성장 기판은 웨이퍼 접합을 이용하여 n-AlInGaP층(108)에 직접 접촉하는 n형 GaP 기판(114)으로 대체된다. 이어서, GaP 기판(114)은 특정 두께의 GaP 기판(114)을 관통하는 세공들을 형성하는, 도 3과 유사한 전기화학적 에칭 공정(GaP 기판(114)에 전압이 인가됨)의 대상이 된다. GaP 기판(114)은 전기화학적 에칭 공정 이전에 임의의 공지의 (기계적, 화학적) 수단에 의해 두께가 감소되어, 세공들이 기판을 완전히 관통하여 연장될 수 있도록 할 수 있다. 이어서, 금속-충진 비아들(116)이 다공성 층을 관통하여 직접 n-AlInGaP층(108)에 접촉하도록(또는 직접 비공성 재료에 접촉하도록) 형성되어서, 다공성 층에 걸리는 순방향 전압 강하가 없을 것이다. 다공성 층 위의 금속 층(118)은 비아들에 접촉하여 캐소드 전극을 형성한다. p-GaP층(112) 위에 금속 접촉부(122)가 형성된다. 이어서, LED가 서브마운트(48) 상에 장착된다.

도 17은 다른 실시예를 도시한다. GaAs 기판(126) 위에 하나 이상의 p-AlInGaP 클래딩층(124)이 성장하고, 이어서, 활성층(128), n-AlInGaP 클래딩층(130) 및 최상층인 n-GaP층(132)이 성장한다. 이어서, 도 3의 전기 화학적 에칭 공정을 이용하여 n-GaP층(132)이 다공성이 되게 한다. 이어서, 금속-충진 비아 들(134)이 다공성 층을 관통하여 형성되어, 높은 저항의 다공성 층을 통해 전류가 흐르지 못하도록 하며, 금속 층(136)이 다공성 층 위에서 비아들에 접촉하도록 형성되어 반사체로서 기능한다. p-AlInGaP층(124)의 최상단을 통해 광이 빠져나가게 하기 위해 GaAs 기판(126)이 제거된다. p-층에의 금속 전기 접촉부(138)가 형성된다. 이어서, LED가 서브마운트(48) 상에 장착된다.

도 18은 도 17과 유사하지만, 단, LED가 플립 칩이다. 플립 칩 전기 접촉 구조 및 서브마운트는 도 11과 관련하여 설명되었다.

도 19는 도 11과 유사하지만, 단, LED 다이가 서브마운트(60) 상에 실장된 후에 GaAs 성장 기판(14)이 에칭에 의해 제거되어, 매우 얇은 LED 구조물이 생긴다.

LED 다이들의 어레이는 공정 및 핸들링을 단순화하기 위해 단일의 서브마운트 웨이퍼 상에 실장될 수 있다. LED 다이들이 서브마운트 웨이퍼 상에 실장되어 있는 동안, 각 다이 위에 인광체 코팅을 퇴적하거나, 각 다이의 최상위 표면을 거칠게 하여 광 추출을 증가시키거나, 성장 기판을 제거하거나, 각 LED 다이를 캡슐화하거나, 각 LED 다이 위에 렌즈를 몰딩하거나 그 외의 공정 등의 다양한 공정이 수행될 수 있다. 이러한 공정 이후, 서브마운트 웨이퍼는 LED 구조물들을 싱귤레이트하기 위해 소잉된다. 서브마운트는 그 후, 인쇄 회로판 상에 실장될 수 있다.

모든 실시예에서, 재료 결함을 저감시키거나, 응력을 저감시키거나 전류를 확산시키거나, 그 외의 공지된 이익을 제공하는, 실제 LED에 사용되는 추가의 반도체 층이 존재할 수 있다. 이러한 추가의 층은 본 발명의 LED의 부분을 형성할 수 도 있다. 예를 들어, 제1 층이 제2 층 위에 또는 아래에 놓인다고 하는 것은 실제로 제1 층과 제2 층 간의 중간 층을 가질 수 있다는 것이다.

또한, 반사 방지 코팅은 다공성 층과 결합되어 더 많은 장점을 제공할 수 있다. 마이크로-조면화된(micro-roughened) 표면을 가진 일반적인 직사각형 칩에 있어서, 반사 방지 코팅은 추출 효율에 있어서의 현저한 개선을 제공하지 못한다. 그러나, 내장된 다공성 층은 광자를 무작위화하고, 내부 손실을 저감시키고, 평면 표면을 보존한다. 따라서, 프레넬 반사(Fresnel reflection)의 감소는 단일 통과 투과(single pass transmission)에 있어서의 개선에 거의 직접적으로 비례하여 추출 효율성을 개선시킨다. 15%의 초기 EQE(external quantum efficiency)가 제공될 때, 70%에서 100%로의 투과 증가는 30%×15%=4.5%에 따라 결과적인 EQE를 증가시켜, 최종 EQE가 19.5%이 될 것이다.

여기에서는, 0을 포함한 임의의 양의 알루미늄 및 인듐을 갖는 GaP를 포함하는 하나 이상의 층을 포함하는 LED를 나타내기 위해, LED 구조물을 "GaP(Gallium phosphide)계"인 것으로서 지칭하고 있다. GaP계 LED가 설명되었지만, 여기에 설명된 기술은 GaP계가 아닌 LED 내의 재료들도 적용될 수 있다.

본 발명을 상세히 설명하였지만, 본 기술분야의 당업자는 본 명세서가 주어질 때 여기에 설명된 본 발명의 취지 및 개념으로부터 벗어나지 않고서 본 발명에 변경을 행할 수 있음을 이해할 것이다. 따라서, 본 발명의 범주는 도시되고 설명된 특정 실시예로 제한되는 것으로 의도되지 않는다.

Claims

LED(light emitting diode) 구조물로서,

성장 기판 위에 성장된 제1 클래딩층, 활성층 및 제2 클래딩층을 포함하는 복수의 LED층 - 상기 제1 클래딩층은 제1 도전형이고, 상기 제2 클래딩층은 반대의 제2 도전형임 - ;

상기 제2 클래딩층 위에 놓인 다공성 반도체층 - 상기 다공성 반도체층은 서브마이크론의 최소 직경(sub-micron minimum diameter)을 갖는 세공들(pores)을 포함하고, 상기 세공들은 상기 활성층에 의해 생성된 광을 확산시키는 특성을 가짐 - ;

상기 다공성 반도체층 바로 위에 놓이는 제1 금속 - 상기 제1 금속은, 전류가 실질적으로 상기 제1 금속으로부터 상기 다공성 반도체층의 다공성 영역들을 통하여 상기 다공성 반도체층으로 전도되지 않고서 상기 제1 금속과 상기 제2 클래딩층 사이에서 흐르도록 상기 제2 클래딩층에 전기 접촉함 - ;

상기 제1 클래딩층에 전기 접촉하는 제2 금속; 및

상기 제1 금속이 상기 제2 클래딩층에 전기 접촉할 수 있게 해주는, 상기 다공성 반도체층을 통과하는 금속-충진 비아들(metal-filled vias)

을 포함하는 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 다공성 GaP계 층인 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은, 상기 제1 금속으로부터 상기 다공성 반도체층으로 전류를 전도시키지 않고서 상기 제1 금속이 상기 제2 클래딩층에 전기 접촉하게 하는 개구부들을 갖는 LED 구조물.
제1항에 있어서,

실질적으로 상기 다공성 반도체층을 통해서는 전류가 흐르지 않는 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 상기 제2 클래딩층 위에 놓여 성장하고, 상기 제2 클래딩층과 동일한 도전형의 적어도 하나의 중간층이 그 사이에 끼워져 있는 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층 밑에 놓이는 층은 상기 제2 클래딩층인 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층 바로 밑에 놓이는 층은 상기 제2 클래딩층과는 다른 층인 LED 구조물.
제1항에 있어서,

상기 세공들은 상기 다공성 반도체층을 완전히 관통하여 연장되는 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 웨이퍼 접합된(wafer-bonded) 기판인 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 상기 제2 클래딩층 위에 놓여 성장한 층인 LED 구조물.
제1항에 있어서,

상기 제2 클래딩층은 상기 제1 클래딩층이 상기 성장 기판 위에 성장한 후 상기 성장 기판 위에 성장하는 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 적어도 5 마이크론 두께인 LED 구조물.
제1항에 있어서,

상기 다공성 반도체층은 상기 다공성 반도체층의 표면에 수직으로 연장되는 세공들을 포함하고, 상기 세공들은 마이크론 미만의 직경(a diameter less than a micron)을 갖고, 상기 세공들은 상기 다공성 반도체층을 완전히 관통하여 연장되고, 상기 세공들은 상기 다공성 반도체층의 용적의 10% 초과분을 구성하는 LED 구조물.
제1항에 있어서,

상기 LED 구조물은 상기 제1 금속 및 상기 제2 금속이 동일한 표면 상에서 끝나는 플립 칩으로서 형성되는 LED 구조물.
LED 구조물로서,

성장 기판(26) 위에 성장된 제1 클래딩층(16), 활성층(18) 및 제2 클래딩층(19)을 포함하는 복수의 LED층 - 상기 제1 클래딩층은 제1 도전형이고, 상기 제2 클래딩층은 반대의 제2 도전형임 - ;

상기 제2 클래딩층 위에 놓인 다공성 반도체층(24) - 상기 다공성 반도체층은 서브마이크론의 최소 직경을 갖는 세공들을 포함하고, 상기 세공들은 상기 활성층에 의해 생성된 광을 확산시키는 특성을 가짐 - ; 및

상기 다공성 반도체층 위에 놓이는 제1 금속(102) - 상기 제1 금속은, 전류가 실질적으로 상기 제1 금속으로부터 상기 다공성 반도체층의 다공성 영역들을 통하여 상기 다공성 반도체층으로 전도되지 않고서 상기 제1 금속과 상기 제2 클래딩층 사이에서 흐르도록 상기 제2 클래딩층에 전기 접촉함 - ;

을 포함하고,

상기 다공성 반도체층은, 상기 다공성 반도체층 도처에 분산되어 있는, 제1 도핑(doping) 레벨을 갖는 다공성 GaP계 재료의 영역들(96), 및 상기 제1 도핑 레벨보다 더 높은 제2 도핑 레벨을 갖는 비공성 GaP계 재료의 복수의 분리된 영역들을 포함하고,

다공성 GaP계 재료 및 비공성 GaP계 재료의 상기 영역들의 표면들은 실질적으로 동일평면상에 있고,

상기 제1 금속은 상기 비공성 GaP계 재료에 직접 전기 접촉하고, 다공성 GaP계 재료 및 비공성 GaP계 재료의 상기 영역들의 상기 표면들 위에 놓이는 LED 구조물.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제