KR101430054B1 - 결정질 실리콘 태양전지의 제조 방법 - Google Patents

결정질 실리콘 태양전지의 제조 방법 Download PDF

Info

Publication number
KR101430054B1
KR101430054B1 KR1020120104383A KR20120104383A KR101430054B1 KR 101430054 B1 KR101430054 B1 KR 101430054B1 KR 1020120104383 A KR1020120104383 A KR 1020120104383A KR 20120104383 A KR20120104383 A KR 20120104383A KR 101430054 B1 KR101430054 B1 KR 101430054B1
Authority
KR
South Korea
Prior art keywords
sio
film
solar cell
silicon substrate
conductivity type
Prior art date
Application number
KR1020120104383A
Other languages
English (en)
Other versions
KR20140039092A (ko
Inventor
서화일
Original Assignee
한국기술교육대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기술교육대학교 산학협력단 filed Critical 한국기술교육대학교 산학협력단
Priority to KR1020120104383A priority Critical patent/KR101430054B1/ko
Publication of KR20140039092A publication Critical patent/KR20140039092A/ko
Application granted granted Critical
Publication of KR101430054B1 publication Critical patent/KR101430054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 결정질 실리콘 태양전지의 이미터 층을 형성할 때 SiO2 막을 장벽층(barrier layer)으로 이용하여 소수 캐리어의 수명을 연장시키고 누설전류를 억제하여 태양전지의 광전변환 효율이 향상되도록 한 기술에 관한 것이다.
이러한 본 발명은, 제1 도전형의 실리콘 기판을 텍스쳐링하는 단계; 상기 제1 도전형의 실리콘 기판의 전면 또는 전후면에 SiO2 막을 성장하는 단계; 및 상기 제1 도전형의 실리콘 기판과 반대되는 타입의 도전형을 갖는 제2 도전형의 이미터 층을 열확산 방법으로 형성할 때, 상기 SiO2 막이 장벽층 역할을 하여 상기 이미터 층의 불순물 도핑농도가 제어되고 균일한 접합 깊이로 성장되는 단계;를 포함한다.

Description

결정질 실리콘 태양전지의 제조 방법{PROCESSING METHOD FOR CRYSTALLINE SILICON SOLAR CELL}
본 발명은 결정질 실리콘 태양전지의 제조 기술에 관한 것으로, 특히 결정질 실리콘 태양전지의 이미터 층을 형성할 때 SiO2 막을 장벽층(barrier layer)으로 이용하여 소수 캐리어의 수명을 연장시키고 누설전류를 억제하여 태양전지의 광전변환 효율이 향상되도록 한 결정질 실리콘 태양전지의 제조 방법에 관한 것이다.
근래 들어, 석유, 석탄, 천연가스 등과 같은 화석 연료가 점차 고갈되어 가고 있는 실정에 있다. 뿐만 아니라, 화석 연료의 사용으로 인하여 지구환경이 점차 오염되고 있으며, 이에 의해 지구 온난화 현상이 발생되는 문제점이 있다. 이에 따라, 화석 연료의 대체 에너지 개발에 대한 관심이 그 어느 때보다 높아지고 있다. 화석 연료에 대한 대표적인 대체 에너지로서 에너지 자원이 영구적이고 환경오염을 유발시키지 않는 태양전지(Solar Cell)를 들 수 있다.
도 1은 종래 기술에 의한 태양전지의 일반적인 구조를 도시한 것이다.
도 1을 참조하면, 종래 기술에 의한 태양전지는 p형 반도체(110), n형 반도체(120), 상부 접합전극(130) 및 하부 접합전극(140)을 구비한다.
p형 반도체(110)와 n형 반도체(120)는 서로 다이오드와 같은 접합 구조를 가지며, 상기 접합 구조의 태양전지에 빛이 입사되면 빛과 태양전지의 반도체를 구성하는 물질과의 상호작용으로 (-)전하를 띤 전자(electron)와 (+)전하를 띤 정공(hole)이 쌍으로 발생하여 이들이 이동하면서 전류가 흐르게 된다.
이를 광기전력효과(photovoltaic effect)라 하는데, 이 원리에 의해 태양전지를 구성하는 p형 반도체(110) 및 n형 반도체(120) 중 전자(electron)는 n형 반도체(120) 쪽으로 당겨지고, 정공(hole)은 p형 반도체(110) 쪽으로 당겨진다.
이에 따라, n형 반도체(120)의 상부에 접합된 상부 접합전극(130)의 방향으로 전자가 이동하게 되고, p형 반도체(110)의 하부에 접합된 하부 접합전극(140)으로 정공이 이동하게 된다. 따라서, 상기 상부 접합전극(130)과 하부 접합전극(140)을 전선(150)으로 연결하면, 상기 전선(150)을 통해 전기가 흐르므로 전력을 얻을 수 있게 된다. 상기와 같이 발생되는 전력을 이용하여 부하를 구동할 수 있게 된다. 예를 들어, 상기 전선(150)의 중간에 램프(160)를 연결하여 상기 램프(160)를 점등시킬 수 있게 된다.
한편, 종래의 결정질 실리콘 태양전지 제조과정에서 이미터(emitter) 층 형성 단계는 주로 열확산(thermal diffusion) 방법을 이용하였다. 열확산 방법을 이용하는 경우 고온의 공정으로 인한 부산물인 PSG(phosphosilicate glass)나 BSG(borosilicate glass)가 형성되고, PSG나 BSG에 포함된 불순물이 확산하여 이미터 층을 형성한다. 이때, 이미터 층의 표면 부근의 불순물이 고농도로 존재하게 되며, 텍스쳐링(texturing) 단계에서 형성한 제1 도전형의 실리콘 기판 표면의 불규칙한 요철 구조, 즉 꼭대기(top), 경사면(slop), 골짜기(valley)를 갖는 구조에 대하여 접합 깊이(junction depth)를 균일하게 조절하는데 어려움이 있다.
따라서, 종래 기술에 의한 결정질 실리콘 태양전지는 이미터 층의 불순물이 고농도로 존재하면 빛의 조사로 발생한 소수캐리어의 재결합(recombination)이 증가하고, 고용한계(solid solubility)를 초과한 과잉 불순물 원자들은 전기적으로 비활성화되어 SRH(shockley-read-hall) 재결합 센터 등의 결함으로 작용하므로 소수캐리어의 수명이 감소되는 문제점이 발생된다.
또한, 종래 기술에 의한 결정질 실리콘 태양전지는 제1 도전형의 실리콘 기판 표면의 불규칙한 요철 상에서 꼭대기(top), 경사면(slop), 골짜기(valley)의 접합 깊이가 균일하지 않으면 소성(Firing) 단계에서 전면 전극과의 옴 접촉(ohmic contact) 제어가 어렵게 된다. 이로 인해 낮은 누설전류(leakage)나 직렬저항(series resistance)을 유지하는 것이 어렵게 되고, 이에 따라 고효율의 광전변환을 달성하는데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 결정질 실리콘 태양전지의 제조공정에서, 제1 도전형의 실리콘 기판의 전면 또는 전후면에 SiO2 막을 성장한 후 이미터 층을 형성할 때 SiO2 막을 장벽층으로 이용하여 이미터 층의 불순물 도핑 농도 및 pn 접합 깊이를 제어할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 결정질 실리콘 태양전지의 제조 방법은, 제1 도전형의 실리콘 기판을 텍스쳐링하는 단계; 상기 제1 도전형의 실리콘 기판의 전면 또는 전후면에 SiO2 막을 성장하는 단계; 및 상기 제1 도전형의 실리콘 기판과 반대되는 타입의 도전형을 갖는 제2 도전형의 이미터 층을 열확산 방법으로 형성할 때, 상기 SiO2 막이 장벽층 역할을 하여 상기 이미터 층의 불순물 도핑 농도가 제어되고 균일한 접합 깊이로 성장되는 단계;를 포함한다.
본 발명은 결정질 실리콘 태양전지의 제조공정에서, 제1 도전형의 실리콘 기판의 전면 또는 후면에 SiO2 막을 성장한 후 열확산 공정을 사용하여 이미터 층을 형성할 때 SiO2 막을 장벽층으로 이용하여 이미터 층의 불순물 도핑 농도가 제어되고 pn 접합 깊이를 제어할 수 있도록 함으로써, 소수캐리어의 수명이 연장되고 누설전류 및 직렬저항이 감소되어 태양전지의 광전변환효율이 향상되는 효과가 있다.
도 1은 종래 기술에 의한 태양전지의 일반적인 구조를 도시한 것이다.
도 2는 본 발명의 실시 예에 따른 결정질 실리콘 태양전지의 제조과정의 공정단면도를 도시한 것이다.
도 3은 본 발명의 실시 예에 따른 결정질 실리콘 태양전지의 제조 방법의 공정순서를 도시한 것이다.
도 4는 본 발명의 일실시 예에 의한 이미터 층의 접합 깊이에 따른 인(P) 불순물 농도의 변화를 종래 기술에 의한 이미터 층의 접합 깊이에 따른 인(P) 불순물 농도의 변화와 비교한 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 결정질 실리콘 태양전지의 제조과정의 공정단면도이고, 도 3은 본 발명의 실시 예에 따른 결정질 실리콘 태양전지의 제조 방법의 공정순서도이다.
도 2 및 도 3을 참조하면, 먼저 태양전지를 만들기 위해 제1 도전형의 실리콘 기판(210)을 준비하고, 상기 제1 도전형의 실리콘 기판(210)의 표면에 존재하는 결함을 제거(SDR, saw damage removal)하는 제1 단계(ST301)의 공정을 수행한다. 상기 제1 도전형의 실리콘 기판(210)으로 p형 및 n형 타입 모두를 사용할 수 있다. 하지만, 소수캐리어에 해당하는 전자의 수명(lifetime)과 이동도(mobility)가 큰 것을 고려하여 p형 실리콘 기판을 사용하는 것이 바람직하다. 상기 제1 도전형의 실리콘 기판(210)의 표면손상제거(SDR, saw damage removal)를 위해 습식 및 건식방법을 모두 사용할 수 있지만, 제조 원가와 생산성을 고려하여 NaOH, KOH 등의 용액으로 습식방법을 사용하는 것이 바람직하다.
이후, 상기 제1 도전형의 실리콘 기판(210)을 텍스쳐링(texturing)하는 제2 단계(ST302)를 수행한다. 즉, 상기 제2 단계(ST302)는 상기 제1 도전형의 실리콘 기판(210)의 표면에 불규칙한 요철 구조를 만드는 텍스쳐링 공정이다. 상기와 같은 텍스쳐링 공정을 수행함으로써 태양전지에 입사되는 빛이 외부로 반사되어 태양전지의 효율이 저하되는 현상을 방지할 수 있게 된다. 상기 제2 단계(ST302)에 알칼리성이나 산성을 띄는 용액을 이용하는 습식방법이나 플라스마를 이용하는 건식방법 모두 사용할 수 있지만, 제조 원가와 생산성을 고려하여 NaOH, KOH, IPA, HNO3, HF 등의 용액을 이용하는 습식방법을 사용하는 것이 바람직하다.
이후, 상기 제1 도전형의 실리콘 기판(210)의 전면 또는 전후면에 SiO2 막을 성장하는 제3 단계(ST303)의 공정을 수행한다. 상기 SiO2 막을 성장하는 제 3단계(ST303)의 공정은 전통적인 열로(thermal furnace)나 RTP(rapid thermal process) 등의 장비를 사용할 수 있으며, CVD(chemical vapor deposition)를 사용할 수도 있다. 상기 열로(thermal furnace)나 RTP(rapid thermal process)를 사용할 경우, SiO2 막의 성장은 습식 및 건식방법 모두 가능하며, 이 때 H2O, O2 등의 소스를 이용한다. 상기 SiO2 막은 차후 이미터 층(220) 형성 시 장벽층(barrier layer) 역할을 수행하므로, 상기 SiO2 막을 이용하여 이미터 층(220)의 인(P) 불순물 도핑 농도(concentration) 및 접합 깊이(junction depth)를 조절할 수 있다.
이후, 상기 제1 도전형의 실리콘 기판(210)과 반대되는 타입의 도전형을 갖는 제2 도전형의 이미터 층(220)을 형성하는 제4 단계(ST204)의 공정을 수행한다. 상기 제4 단계(ST204)의 공정에서는 제2 도전형의 이미터 층(220)을 형성하기 위해 상기 제1 도전형의 실리콘 기판(210)에 인(P)을 열확산(thermal diffusion) 도핑(doping) 한다. 상기 열확산 도핑 시 POCl3, H3PO4 등의 인(P)이 함유되거나 BF3, B2H6 등의 붕소(B)가 함유된 소스를 이용할 수 있다.
도 4는 종래 기술에 따른 이미터 층의 접합 깊이에 따른 인(P) 불순물 농도의 변화(A)와 본 발명의 실시 예에 따른 이미터 층의 접합 깊이에 따른 인(P) 불순물 농도의 변화(B)를 도시한 것이다.
도 4를 살펴보면, 종래 기술의 이미터 층 형성 방법을 이용하는 경우, A 그래프에서와 같이 이미터 층(220)의 인(P) 불순물 표면 도핑 농도(concentration)가 약 5.8×1021 atoms/㎤ 로 측정되었고, 인(P) 불순물 도핑 농도(concentration)가 4×1020 atoms/㎤ 이상의 고농도 도핑 영역인 데드 레이어(dead layer) 영역이 표면에서 약 0.05㎛ 까지 존재한다. 상기 데드 레이어에는 비활성화된 불순물로 인해 결함이 증가되어 소수캐리어의 재결합이 증가되므로 태양전지의 효율을 감소시키는 원인이 되었다.
이에 비하여, 본 발명의 실시 예의 이미터 층 형성 방법을 이용하는 경우, B 그래프에서와 같이 이미터 층(220)의 인(P) 불순물 표면 도핑 농도(concentration)가 약 3.1×1020 atoms/㎤ 로 측정되었고, 인(P) 불순물 표면 도핑 농도(concentration)가 4×1020 atoms/㎤ 미만으로 데드 레이어(dead layer) 영역이 존재하지 않거나 대폭적으로 줄어드는 것을 확인할 수 있었다.
상기 B 그래프와 같은 인(P) 불순물 표면 도핑 농도가 얻어지는 이유는 상기 제3 단계(ST303)의 공정에서 성장된 SiO2 막이 이미터 층(220) 형성 시 장벽층(barrier layer) 역할을 수행하여 이미터 층(220)의 인(P) 불순물 도핑 농도(concentration)의 조절이 가능하기 때문이다. 이와 같이 이미터 층(220)의 인(P) 불순물 도핑 농도(concentration)의 조절이 가능하므로, 소수캐리어의 재결합 증가에 의해 태양전지의 광전변환 효율이 저하되는 것을 방지할 수 있게 된다.
이후, 상기 제1 도전형의 실리콘 기판(210)에 성장된 SiO2 막 및 상기 제 4단계(ST304)의 이미터 층(220) 형성 공정에서 형성된 부산물인 PSG나 BSG를 동시에 제거하는 제5 단계(ST505)의 공정을 수행한다. 상기 제5 단계(ST305)의 공정은 HF, DHF, BOE 등의 용액을 이용한 습식방법 및 CF4, SF6 등의 소스로 플라스마를 이용한 건식방법 모두 사용할 수 있지만, 제조 원가와 생산성을 고려하여 습식방법을 사용하는 것이 바람직하다.
이후, 상기 제2 도전형의 이미터 층(220)에 전면 반사방지막인 SiNx 막(230)을 증착하는 제6 단계(ST306)의 공정을 수행한다. 이때, SiNx 막의 증착은 저압 화학기상 증착법(LPCVD, low pressure chemical vapor deposition) 또는 플라스마 화학기상 증착법(PECVD, plasma enhanced chemical vapor deposition) 등을 실시하여 형성할 수 있다.
상기 제6 단계(ST306)의 공정에서 증착된 전면 SiNx 막(230)은 반사방지막(ARC, anti-reflection coating)의 역할과 표면 패시베이션(passivation)의 역할, 그리고 수분, 먼지 등의 외부환경으로 부터 소자를 보호하는 역할을 한다. 상기 반사방지막(ARC)은 실리콘 기판을 통하여 입사된 빛이 이미터 층(220)에 흡수되지 못하고 바로 외부로 반사되어 태양전지의 광전변환효율을 저하시키는 현상을 방지하는 역할을 한다. 상기 반사방지막(ARC)의 물질은 태양전지의 표면에서 전지 표면과 반응하지 말아야 하고, 재질로써 전지 표면을 보호할 수 있는 SiO2 등의 실리콘 산화물(SiOx), Si3N4 등의 실리콘 질화물(SiNx) 또는 TiO2 등의 물질을 사용할 수 있다.
이후, 상기 제1 도전형의 실리콘 기판(210)과, 제2 도전형의 이미터 층(220) 전면전극(240) 및 후면전극(250)을 형성하는 제7 단계(ST307)의 공정을 수행한다.
상기 제7 단계(ST307)의 공정은 스크린 프린팅 기법을 사용하여 전극을 형성하는데, 상기 스크린 프린팅 기법은 패턴이 설계된 메쉬(mesh) 위에 은(Ag), 알루미늄(Al) 등의 페이스트(paste) 소스를 놓고 실리콘 기판에 인쇄한 후 페이스트를 건조시키는 기법이다. 상기 전면전극(240)의 재질로써 은(Ag) 페이스트(paste)를 사용하고, 후면전극(250)의 재질로써 알루미늄(Al) 페이스트(paste)를 사용할 수 있다.
이후, 상기 전면전극(240)과 후면전극(250)을 고온에서 소성(firing)하여 제2 도전형의 이미터 층(220)과 제1 도전형의 실리콘 기판(210)을 옴 접촉(ohmic contact)하는 제8 단계(ST308)의 공정을 수행한다.
상기 제8 단계(ST308)의 공정은 열로(thermal furnace)나 RTP(rapid thermal process), 벨트형 인라인(belt type in-line) 등의 다양한 방법을 사용할 수 있다. 이때 상기 소성 공정은 SiNx 막의 특성과 전극 물질의 특성을 고려하여 시간, 온도 등을 조절하여 수행한다.
상기 소성 공정을 수행할 때, 종래 기술에 의한 이미터 층 형성 공정에서는 상기 제2 단계(ST302)의 공정에서 형성한 제1 도전형의 실리콘 기판(210) 표면의 불규칙한 요철 구조, 즉 꼭대기(top), 경사면(slop), 골짜기(valley)의 접합 깊이(junction depth)가 불균일하게 존재한다. 이로 인하여, 종래 기술에 의한 열확산 방법은 불규칙한 요철 구조의 꼭대기(top) 부근에서는 더 깊은 접합이 형성되고, 골짜기(valley) 부근에서는 더 얇은 접합이 형성되는 문제가 있었다. 이로 인하여 종래 기술로 제조된 태양전지는 누설전류(leakage current)나 직렬저항(series resistance)값이 증가하여 태양전지의 효율을 감소시키는 원인이 되었다.
상기 직렬저항이란 태양전지에서 광전변환된 광전류가 흐르는 모든 부분의 저항을 의미하는 것으로, 상기 모든 부분은 실리콘 기판 이미터, 전극 접촉부분을 포함한다. 상기 직렬저항이 커지면 곡선인자(fill factor)가 떨어져 광전변환 효율이 저하된다.
이에 비하여, 본 발명의 실시 예에 따른 이미터 층 형성 공정에서는 상기 제2 단계(ST302)d의 공정에서 형성한 제1 도전형의 실리콘 기판(210) 표면의 불규칙한 요철 구조, 즉 꼭대기(top), 경사면(slop), 골짜기(valley)의 모든 곳에 균일한 접합 깊이를 형성할 수 있으며, 접합 깊이(junction depth)를 0.55㎛ 이하로 조절 가능하다.
왜냐하면, 상기 제3 단계(ST303)의 공정에서 성장된 SiO2 막이 요철 구조의 꼭대기(top) 부분에는 두껍게 형성되며, 골짜기(valley)부분에는 얇게 형성되어 이미터 층(220) 형성 시 장벽층(barrier layer) 역할을 수행함으로써 꼭대기(top) 부근에서는 불순물 확산을 어렵게 하고, 골짜기(valley) 부근에서는 쉽게 하여 이미터 층(220)을 균일한 접합 깊이로 조절할 수 있기 때문이다. 이로 인해 누설전류나 직렬저항이 감소되고, 이에 의해 전류단락전류 밀도(Jsc, short-circuit current density)가 증가되어 태양전지의 광전변환 효율이 향상된다.
이후, 제2 도전형의 이미터 층(220)의 전면과 제1 도전형의 실리콘 기판(210)의 전극을 분리하는 제9 단계(ST309)의 공정을 수행한다.
상기 제9 단계(ST309)의 공정은 제1 도전형의 실리콘 기판(210)이 나타나도록 레이저(laser)를 이용하여 홈(groove)을 내며, 상기 제6 단계(ST306)의 공정에서 증착된 SiNx 막의 특성에 따라 레이저의 파장(wavelength), 펄스(pulse), 주파수(frequency), 파워(power) 등을 조절하여 수행한다.
상기 전극 분리(edge isolation) 공정은 pn 접합에서 발생하는 누설전류(leakage current)로 인하여 태양전지의 광전변환효율이 저하되는 현상을 방지하는 역할을 한다.
상기와 같은 일련의 공정에 의해 태양전지의 제조가 완성된 후, 태양전지의 특성을 평가하는 제10 단계(ST310)의 공정을 수행한다.
상기 제10 단계(ST310)의 공정에서는 완성된 태양전지에 대하여 개방전압(Voc),단락전류(Isc),곡선인자(FF),변환효율(Efficiency) 등의 특성을 평가한다.
상기 본 발명의 일실시예에서는 p형 실리콘 기판으로 태양전지를 제조하는 공정을 설명하였으나, 본 발명이 이에 한정되는 것이 아니다. 예를 들어, n형 실리콘 기판으로 태양전지를 제조할 때에도 상기와 같은 제조공정을 그대로 적용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
210 : 실리콘 기판 220 : 이미터 층
230 : SiNx 막 240 : 전면전극
250 : 후면전극

Claims (7)

  1. 결정질 실리콘 태양전지의 제조 방법에 있어서,
    (a) 제1 도전형의 실리콘 기판을 텍스쳐링하는 단계;
    (b) 상기 제1 도전형의 실리콘 기판의 전면 또는 전후면에 SiO2 막을 열로(thermal furnace) 또는 RTP(rapid thermal process)를 사용하여 성장하는 단계;
    (c) 상기 제1 도전형의 실리콘 기판과 반대되는 타입의 도전형을 갖는 제2 도전형의 이미터 층을 열확산 방법으로 형성할 때, 상기 SiO2 막이 장벽층 역할을 하여 상기 이미터 층의 분순물 도핑 농도가 제어되고 균일한 접합 깊이로 성장되는 단계;를 포함하는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
  2. 제1항에 있어서, 상기 제1 도전형의 실리콘 기판에 성장된 SiO2 막 및 상기 이미터 형성 단계에서 형성된 부산물인 PSG나 BSG를 동시에 제거하는 단계를 더 포함하는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 SiO2 막은 CVD(chemical vapor deposition)를 사용하여 성장시키는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
  5. 제1항에 있어서, 상기 SiO2 막은 H2O 및 O2 중에서 어느 하나 이상을 사용하여 성장시키는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
  6. 제1항에 있어서, 상기 (c) 단계는 상기 SiO2 막이 요철 구조의 꼭대기(top) 부분에는 두껍게 형성되고, 골짜기(valley) 부분에는 얇게 형성되어 상기 이미터 층 형성 시 장벽층 역할을 수행하는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
  7. 제1항에 있어서, 상기 (c) 단계는 상기 제2 도전형의 이미터 층의 불순물 표면 도핑 농도(concentration)를 3.1×1020 atoms/㎤ 이하로 제한하는 것을 특징으로 하는 결정질 실리콘 태양전지의 제조 방법.
KR1020120104383A 2012-09-20 2012-09-20 결정질 실리콘 태양전지의 제조 방법 KR101430054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120104383A KR101430054B1 (ko) 2012-09-20 2012-09-20 결정질 실리콘 태양전지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120104383A KR101430054B1 (ko) 2012-09-20 2012-09-20 결정질 실리콘 태양전지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140039092A KR20140039092A (ko) 2014-04-01
KR101430054B1 true KR101430054B1 (ko) 2014-08-18

Family

ID=50649938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120104383A KR101430054B1 (ko) 2012-09-20 2012-09-20 결정질 실리콘 태양전지의 제조 방법

Country Status (1)

Country Link
KR (1) KR101430054B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156905B1 (ko) * 2009-09-30 2012-06-21 웅진코웨이주식회사 제빙기 및 그 제어방법
CN107871660B (zh) * 2017-11-07 2019-12-03 山西潞安太阳能科技有限责任公司 一种晶体硅太阳能电池发射极磷掺杂控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080086753A (ko) * 2007-03-23 2008-09-26 엘지전자 주식회사 유전체를 이용한 태양전지의 후면 반사막 및 패시베이션층형성
JP2009079301A (ja) 2008-11-06 2009-04-16 Canon Anelva Corp 反応性スパッタリング装置
WO2011092402A2 (fr) * 2010-01-27 2011-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule photovoltaïque comprenant un film mince de passivation en oxyde cristallin de silicium et procédé de réalisation
WO2011124409A2 (de) 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080086753A (ko) * 2007-03-23 2008-09-26 엘지전자 주식회사 유전체를 이용한 태양전지의 후면 반사막 및 패시베이션층형성
JP2009079301A (ja) 2008-11-06 2009-04-16 Canon Anelva Corp 反応性スパッタリング装置
WO2011092402A2 (fr) * 2010-01-27 2011-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule photovoltaïque comprenant un film mince de passivation en oxyde cristallin de silicium et procédé de réalisation
WO2011124409A2 (de) 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle

Also Published As

Publication number Publication date
KR20140039092A (ko) 2014-04-01

Similar Documents

Publication Publication Date Title
US10566484B2 (en) Solar cell and method for manufacturing the same
US8664015B2 (en) Method of manufacturing photoelectric device
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
KR101225978B1 (ko) 태양전지 및 그 제조방법
KR100997113B1 (ko) 태양전지 및 그의 제조방법
JP2004510323A (ja) 光起電部品及びモジュール
KR100953618B1 (ko) 태양 전지
KR101165915B1 (ko) 태양전지의 제조방법
WO2013100085A1 (ja) 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
KR101430054B1 (ko) 결정질 실리콘 태양전지의 제조 방법
KR101543767B1 (ko) 태양전지의 선택적 에미터 형성방법, 및 태양전지와 그 제조방법
KR101622088B1 (ko) 태양전지
KR101238988B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR20100089473A (ko) 고효율 후면 전극형 태양전지 및 그 제조방법
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
US9640707B2 (en) Method of manufacturing solar cell and method of forming doping region
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101115195B1 (ko) 실리콘 이종접합 태양전지 및 이를 제조하는 방법
KR101300803B1 (ko) 고상성장을 이용한 태양전지 도핑층 형성방법
KR101132292B1 (ko) 광 흡수 및 광전 변환 효율이 우수한 실리콘계 태양전지 및 그 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101382047B1 (ko) 태양전지의 선택적 에미터 형성방법
KR20120111638A (ko) 태양 전지 및 태양 전지의 제조 방법
KR101612959B1 (ko) 태양 전지 및 그 제조 방법
KR101431266B1 (ko) 태양전지의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 5