KR101428449B1 - 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치 - Google Patents

소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치 Download PDF

Info

Publication number
KR101428449B1
KR101428449B1 KR1020130068723A KR20130068723A KR101428449B1 KR 101428449 B1 KR101428449 B1 KR 101428449B1 KR 1020130068723 A KR1020130068723 A KR 1020130068723A KR 20130068723 A KR20130068723 A KR 20130068723A KR 101428449 B1 KR101428449 B1 KR 101428449B1
Authority
KR
South Korea
Prior art keywords
pull
voltage
transistor
response
sensing signal
Prior art date
Application number
KR1020130068723A
Other languages
English (en)
Inventor
남장진
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020130068723A priority Critical patent/KR101428449B1/ko
Application granted granted Critical
Publication of KR101428449B1 publication Critical patent/KR101428449B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치가 게시된다. 본 발명의 디스플레이 장치는 전원 역순 인가에 의하여 활성화되는 역순 감지 신호를 발생하는 역순 감지기로서, 상기 전원 역순 인가는 상기 저전원전압에 앞서 상기 고전원전압이 인가되는 것인 상기 역순 감지기; 이미지를 디스플레이하는 디스플레이 패널; 상기 디스플레이 패널의 게이트 라인을 특정하여 활성화하도록 구동되는 게이트 드라이버; 및 상기 이미지에 대응하는 디지털 데이터들을 수신하고, 수신되는 상기 디지털 데이터들에 따른 계조 전압들을 생성하며, 생성된 상기 계조 전압들을 상기 디스플레이 패널의 대응하는 데이터 라인에 제공하는 소스 드라이버로서, 상기 역순 감지 신호의 활성화에 응답하여 디스에이블되는 상기 소스 드라이버를 구비한다. 본 발명의 디스플레이 장치에 의하면, 전원인가시에 소스 드라이버의 러쉬 전류의 발생 가능성이 현저히 저감된다.

Description

소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치{DISPLAY DEVICE WITH REDUCING RUSH CURRENT IN SOURCE DRIVER}
본 발명은 디스플레이 장치에 관한 것으로, 특히, 소스 드라이버의 러쉬 전류(rush current)를 감소시키는 디스플레이 장치에 관한 것이다.
최근의 디스플레이 장치는 2개의 파워전압 즉, 상대적으로 낮은 레벨의 저전원전압과 상대적으로 높은 레벨의 고전원전압을 사용하는 경우가 증가하고 있다. 이때, 디스플레이 장치의 각 구성요소들은 용도에 맞게 저전원전압 또는 고전원전압을 출력되는 신호의 풀업전압으로 사용한다.
일반적으로, 디스플레이 장치는 디스플레이 패널, 게이트 드라이버, 소스 드라이버 등을 포함하여 구성된다. 디스플레이 패널은 이미지를 디스플레이한다. 게이트 드라이버는 디스플레이 패널의 게이트 라인을 특정하여 활성화한다. 그리고, 소스 드라이버는 디스플레이되는 이미지에 대응하는 디지털 데이터를 수신하며, 수신되는 디지털 데이터에 상응하는 계조 전압을 생성하여 디스플레이 패널의 데이터 라인을 구동한다. 이때, 상기 소스 드라이버는 드라이버 레벨 쉬프터를 포함한다. 이에 따라, 디지털 데이터의 풀업 전압은 저전원전압이지만, 상기 계조 전압은 고전원전압으로 제어될 수 있게 된다.
한편, 기존의 대부분의 디스플레이 장치는 저전원전압이 인가된 이후에, 고전원전압이 인가되는 정상적인 경우를 전제로 설계된다.
그런데, 비정상적인 경우 즉, 저전원전압 이전에 고전원전압이 인가되는 전원 역순 인가의 경우가 종종 발생하기도 한다. 이 경우, 기존의 디스플레이 장치는 특히, 소스 드라이버에서 과도한 전류가 흐르는 러쉬 전류(Rush Current) 현상이 발생되는 문제점을 지닌다.
본 발명의 목적은 기존 기술의 문제점을 해결하기 위하여 전원 역순 인가시에 소스 드라이버에서의 러쉬 전류의 발생 가능성을 저감시키는 디스플레이 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 저전원전압 및 고전원전압을 사용하여 디스플레이 장치로서, 상기 고전전원전압은 상기 저전원전압 보다 높은 레벨을 가지는 상기 디스플레이 장치에 관한 것이다. 본 발명의 디스플레이 장치는 전원 역순 인가에 의하여 활성화되는 역순 감지 신호를 발생하는 역순 감지기로서, 상기 전원 역순 인가는 상기 저전원전압에 앞서 상기 고전원전압이 인가되는 것인 상기 역순 감지기; 이미지를 디스플레이하는 디스플레이 패널; 상기 디스플레이 패널의 게이트 라인을 특정하여 활성화하도록 구동되는 게이트 드라이버; 및 상기 이미지에 대응하는 디지털 데이터들을 수신하고, 수신되는 상기 디지털 데이터들에 따른 계조 전압들을 생성하며, 생성된 상기 계조 전압들을 상기 디스플레이 패널의 대응하는 데이터 라인에 제공하는 소스 드라이버로서, 상기 역순 감지 신호의 활성화에 응답하여 디스에이블되는 상기 소스 드라이버를 구비한다.
상기와 같은 본 발명의 디스플레이 장치에서는, 저전원전압에 앞서 인가되는 고전원전압이 전원 역순 인가에 의하여 활성화되는 역순 감지 신호를 발생하는 역순 감지기를 포함한다. 그리고, 역순 감지 신호가 활성화되는 동안에는 소스 드라이버의 드라이버 레벨 쉬프터를 디스에이블시킨다. 이에 따라, 본 발명의 디스플레이 장치에 의하면, 전원인가시에 소스 드라이버의 러쉬 전류의 발생 가능성이 현저히 저감된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 나타내는 도면이다.
도 2는 도 1의 역순 감지기를 자세히 나타내는 도면이다.
도 3은 전원 역순 인가시의 역순 감지기의 주요신호의 동작을 나타내는 타이밍도이다.
도 4는 도 1의 소스 드라이버를 나타내는 도면이다.
도 5는 도 4의 라인 드라이빙 블락들 중의 하나를 나타내는 도면이다.
도 6은 도 5의 드라이버 레벨 쉬프터를 더욱 구체적으로 나타내는 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다.
본 명세서에서는, 설명의 간략화를 위하여, 디스플레이 장치의 모든 구성요소들이 도시되지는 않으며, 본 발명의 기술에 요구되는 구성요소들이 중심적으로 도시되고 기술되었다.
한편, 본 명세서에서, 동일한 구성은 가지는 구성요소에 대하여, 통칭(通稱)하는 경우에는 하나의 통칭의 참조번호 및 참조부호로 나타낸다. 그리고, 통칭되는 구성요소에 대하여, 별도로 구별되는 경우에 통칭의 참조번호 및 참조부호 뒤에 '_'와 함께 일련의 번호가 부가된다.
도 1은 본 발명의 일실시예에 따른 디스플레이 장치를 나타내는 도면이다. 도 1의 디스플레이 장치는 외부로부터 고전원전압(HVDD) 및 저전원전압(LVDD)을 파워전원으로 제공받아 구동된다. 본 명세서에서, 상기 고전원전압(HVDD)은 상기 저전원전압(LVDD)보다 높은 레벨을 가진다.
본 발명의 디스플레이 장치는, 역순 감지기(100), 디스플레이 패널(200), 게이트 드라이버(300) 및 소스 드라이버(400)를 구비한다.
상기 역순 감지기(100)는 '전원 역순 인가'에 의하여 활성화되는 역순 감지 신호(XRIDT)를 발생한다. 본 명세서에서, 상기 '전원 역순 인가'는 상기 저전원전압(LVDD)에 앞서 상기 고전원전압(HVDD)이 인가되는 것을 의미한다.
도 2는 도 1의 역순 감지기(100)를 자세히 나타내는 도면이다. 도 2를 참조하면, 상기 역순 감지기(100)는 구체적으로 전원 수신부(110), 감지 레벨 쉬프터(120) 및 감지 신호 발생부(130)를 구비한다.
상기 전원 수신부(110)는 상기 고전원전압(HVDD)과 상기 저전원전압(LVDD)을 수신하여 예비 감지 신호(VDTP)를 발생한다. 이때, 상기 예비 감지 신호(VDTP)의 전압은 상기 고전원전압(HVDD)의 인가에 따라 상승되며, 상기 저전원전압(LVDD)의 인가에 따라 하강한다.
바람직하기로는, 상기 전원 수신부(110)는 고전원 수신 수단(111) 및 저전원 응답 트랜지스터(113)를 구비한다.
상기 고전원 수신 수단(111)은 상기 고전원 전압(HVDD)와 상기 예비 감지 신호(VDTP) 사이에 형성되며, 상기 고전원전압(HVDD)의 인가에 따라 상기 예비 감지 신호(VDTP)의 전압을 상승시키도록 구동된다.
상기 고전원 수신 수단(111)은, 더욱 구체적으로, 제1 고전원 수신 트랜지스터(111a) 및 제2 고전원 수신 트랜지스터(111b)를 포함한다.
상기 제1 고전원 수신 트랜지스터(111a)는 소스 단자에 상기 고전원전압(HVDD)이 제공되며, 게이트 단자와 드레인 단자가 공통 접합되는 피모스 트랜지스터로 구현된다. 그리고, 상기 제2 고전원 수신 트랜지스터(111b)는 소스 단자가 상기 제1 고전원 수신 트랜지스터(111a)의 드레인 단자에 연결되고, 게이트 단자와 드레인 단자가 상기 예비 감지 신호(VDTP)에 연결되는 피모스 트랜지스터로 구현된다.
상기 저전원 응답 트랜지스터(113)는 상기 예비 감지 신호(VDTP)와 접지 전압(VSS) 사이에 형성된다. 상기 저전원 응답 트랜지스터(113)는 소스 단자가 상기 접지 전압(VSS)에 연결되며, 드레인 단자가 예비 감지 신호(VDTP)에 연결되며, 상기 저전원전압(LVDD)에 의하여 게이팅되는 앤모스 트랜지스터로 구현된다.
이에 따라 상기 저전원 응답 트랜지스터(113)는 상기 저전원전압(LVDD)의 인가에 의하여, 상기 예비 감지 신호(VDTP)의 전압을 상기 접지 전압(VSS)으로 제어한다.
이때, 상기 저전원 응답 트랜지스터(113)는 상기 제1 고전원 수신 트랜지스터(111a) 및 상기 제2 고전원 수신 트랜지스터(111b)에 비하여 상대적으로 매우 높은 컨덕턴스(conductance)를 가지는 것이 바람직하다.
상기와 같은 구조를 가지는 상기 전원 수신부(110)에 의하여, '전원 역순 인가'시의 상기 고전원전압(HVDD)가 인가되는 시점(도 3의 'tP1' 참조)에서, 상기 예비 감지 신호(VDTP)는 상승하여 약 (HVDD-2Vt)의 레벨로 상승한다(도 3의 't11' 참조). 여기서, 'Vt'는 상기 제1 고전원 수신 트랜지스터(111a) 및 상기 제2 고전원 수신 트랜지스터(111b)의 문턱전압을 나타낸다.
이후, 상기 저전원전압(LVDD)이 인가되는 시점(도 3의 'tP2' 참조)에서, 상기 예비 감지 신호(VDTP)는 접지전압(VSS)의 레벨로 하강된다(도 3의 't12' 참조).
상기 감지 레벨 쉬프터(120)는 상기 예비 감지 신호(VDTP)의 풀업 전압을 상기 고전원전압(HVDD)으로 레벨 쉬프팅하여 감지 쉬프팅 신호(VSFD)로 발생한다(도 3의 't13' 참조).
그리고, 상기 감지 신호 발생부(130)는 상기 감지 쉬프팅 신호(VSFD)를 수신하며, 상기 감지 쉬프팅 신호(VSFD)에 따른 상기 역순 감지 신호(XRIDT)를 발생한다. 이때, 상기 역순 감지 신호(XRIDT)는 상기 감지 쉬프팅 신호(VSFD)의 상기 고전원전압(HVDD)으로의 풀업에 따라 상기 고전원전압(HVDD)의 레벨을 가지며, 상기 감지 쉬프팅 신호(VSFD)의 접지 전압(VSS)으로의 풀다운에 따라 상기 저전원전압(LVDD)의 레벨을 가진다.
바람직하기로는, 상기 감지 신호 발생부(130)는 고전원 발생 트랜지스터(131), 저전원 발생 트랜지스터(133)를 구비한다.
상기 고전원 발생 트랜지스터(131)는 상기 고전원전압(HVDD)와 상기 역순 감지 신호(XRIDT) 사이에 형성된다. 구체적으로, 상기 고전원 발생 트랜지스터(131)는 일접합이 상기 고전원전압(HVDD)에 접속되고 다른 일접합은 상기 역순 감지 신호(XRIDT)에 접속된다.
그리고, 상기 고전원 발생 트랜지스터(131)는 상기 감지 쉬프팅 신호(VSFD)의 풀업에 응답하여, 게이팅된다. 이에 따라, 상기 감지 쉬프팅 신호(VSFD)의 풀업에 응답하여, 상기 역순 감지 신호(XRIDT)는 상기 고전원전압(HVDD)의 레벨로 된다(도 3의 't14' 참조).
상기 저전원 발생 트랜지스터(133)는 상기 저전원전압(LVDD)와 상기 역순 감지 신호(XRIDT) 사이에 형성된다. 구체적으로, 상기 저전원 발생 트랜지스터(133)는 일접합이 상기 저전원전압(LVDD)에 접속되고 다른 일접합은 상기 역순 감지 신호(XRIDT)에 접속된다.
그리고, 상기 저전원 발생 트랜지스터(133)는 상기 감지 쉬프팅 신호(VSFD)의 풀다운에 응답하여, 게이팅된다. 이에 따라, 상기 감지 쉬프팅 신호(VSFD)의 풀다운에 응답하여, 상기 역순 감지 신호(XRIDT)는 상기 저전원전압(LVDD)의 레벨로 된다(도 3의 't15' 참조).
결과적으로, 상기 역순 감지 신호(XRIDT)는 상기 저전원전압(LVDD)에 앞서 상기 고전원전압(HVDD)이 인가된 구간 즉, 전원 역순 인가 구간(도 3의 P-RV)에서, 상기 고전원전압(HVDD)의 레벨을 가지는 활성화 상태로 된다.
이후, 상기 저전원전압(LVDD)가 인가되는 시점(도 3의 'tP2' 참조)에서, 상기 역순 감지 신호(XRIDT)는 상기 저전원전압(LVDD)의 레벨을 가지는 비활성화 상태로 된다.
바람직하기로는, 상기 감지 신호 발생부(130)는 반전 버퍼(135)를 더 구비한다.
상기 반전 버퍼(135)는 상기 감지 쉬프팅 신호(VSFD)를 논리 반전하여 버퍼링 신호(VBF)를 발생한다. 그리고, 상기 버퍼링 신호(VBF)는 상기 고전원 발생 트랜지스터(131) 및 상기 저전원 발생 트랜지스터(133)의 게이트에 인가된다.
다시 도 1을 참조하면, 상기 디스플레이 패널(200)은 제공되는 데이터에 따라 이미지를 디스플레이한다.
상기 게이트 드라이버(300)는 상기 디스플레이 패널(200)의 게이트 라인(GL)을 특정하여 활성화하도록 구동된다.
상기 소스 드라이버(400)는 상기 이미지에 따른 디지털 데이터들(DDAT)을 수신하며, 상기 디지털 데이터들(DDAT)에 따른 계조 전압(VANG)들을 생성한다. 그리고, 상기 소스 드라이버(400)는 생성된 상기 계조 전압(VANG)들을 상기 이미지에 해당되는 상기 디스플레이 패널(200)의 데이터 라인(DL)에 제공한다.
이때, 상기 소스 드라이버(400)는 상기 역순 감지 신호(XRIDT)의 활성화에 응답하여 디스에이블된다.
참고로, 도 1의 컨트롤러(500)는 데이터 버스(DA_BUS)를 통하여 제공되는 디지털 데이터(DDAT)를 상기 소스 드라이버(400)에 제공한다. 또한, 상기 컨트롤러(500)는 상기 게이트 드라이버(300) 및 소스 드라이버(400)를 제어하는 제어신호들을 발생한다.
도 4는 도 1의 소스 드라이버(400)를 나타내는 도면이다. 상기 소스 드라이버(400)에는 2개의 파워전압 즉, 고전원전압(HVDD)과 저전원전압(LVDD)을 사용된다.
도 4를 참조하면, 상기 소스 드라이버(400)는 복수개의 라인 드라이빙 블락들(BKLD_1 내지 BKLD_n)을 포함한다. 상기 복수개의 라인 드라이빙 블락들(BKLD_1 내지 BKLD_n) 각각은 각자의 상기 디지털 데이터(DDAT_1 내지 DDAT_n)를 수신하며, 수신되는 상기 디지털 데이터(DDAT_1 내지 DDAT_n)에 대응하는 각자의 상기 계조 전압(VANG_1 내지 VAAG_n)을 대응하는 데이터 라인(DL_1 내지 DL_n)으로 발생한다.
도 5는 도 4의 라인 드라이빙 블락들(BKLD_1 내지 BKLD_n) 중의 하나를 나타내는 도면이다. 도 5에는, 도 4에서 맨 위에 배치되는 라인 드라이빙 블락(BKLD_1)이 대표적으로 도시되며, 나머지 라인 드라이빙 블락(BKLD_2 내지 BKLD_n)들도 상기 라인 드라이빙 블락(BKLD_1)과 동일한 구성 및 작용을 가질 수 있다.
도 5를 참조하면, 상기 라인 드라이빙 블락(BKLD_1)은 데이터 수신부(410), 드라이버 레벨 쉬프터(430) 및 데이터 출력부(450)를 포함한다.
상기 데이터 수신부(410)는 자신의 상기 디지털 데이터(DDAT_1)를 래치하여 래치 데이터(DLAT)로 발생한다. 이때, 상기 데이터 수신부(410)에는, 풀업 전압으로 상기 저전원전압(LVDD)이 제공된다.
이러한 상기 데이터 수신부(410)는 당업자라면 용이하게 구현할 수 있으므로, 이에 대한 구체적인 기술은 생략된다.
상기 드라이버 레벨 쉬프터(430)는 상기 래치 데이터(LDAT)의 풀업 전압을 상기 고전원전압(HVDD)으로 레벨 쉬프팅하여 드라이버 쉬프팅 데이터(DRSH)로 발생한다. 이때, 상기 드라이버 레벨 쉬프터(430)는 상기 역순 감지 신호(XRIDT)의 활성화에 응답하여 디스에이블된다.
도 6은 도 5의 드라이버 레벨 쉬프터(430)를 더욱 구체적으로 나타내는 도면이다. 도 6을 참조하면, 상기 드라이버 레벨 쉬프터(430)는 풀업 유닛(431), 응답유닛(433) 및 풀다운 유닛(435)을 구비한다.
상기 풀업 유닛(431)은 제1 풀업 트랜지스터(431a) 및 제2 풀업 트랜지스터(431b)를 포함한다.
이때, 상기 제1 풀업 트랜지스터(431a)는 상기 고전원전압(HVDD)과 제1 풀업 단자(NUP1) 사이에 형성되며, 상기 제2 풀업 트랜지스터(431b)는 상기 고전원전압(HVDD)과 제2 풀업 단자(NUP2) 사이에 형성된다. 상기 제1 풀업 트랜지스터(431a)는 제2 풀다운 단자(NDN2)에 의하여 게이팅되고, 상기 제2 풀업 트랜지스터(431b)는 제1 풀다운 단자(NDN1)에 의하여 게이팅된다. 그리고, 상기 제2 풀업 단자(NUP2)를 통하여, 상기 드라이버 쉬프팅 데이터(DRSH)가 제공된다.
상기 응답 유닛(433)은 제1 응답 트랜지스터(433a) 및 제2 응답 트랜지스터(433b)를 포함한다. 이때, 상기 제1 응답 트랜지스터(433a)는 상기 제1 풀업 단자(NUP1)와 상기 제1 풀다운 단자(NDN1) 사이에 형성되며, 상기 제2 응답 트랜지스터(433b)는 상기 제2 풀업 단자(NUP2)와 상기 제2 풀다운 단자(NDN2) 사이에 형성된다.
상기 풀다운 유닛(435)은 제1 풀다운 트랜지스터(435a) 및 제2 풀다운 트랜지스터(435b)를 포함한다. 이때, 상기 제1 풀다운 트랜지스터(435a)는 상기 제1 풀다운 단자(NDN1)와 상기 접지전압(VSS) 사이에 형성되며, 상기 제2 풀다운 트랜지스터(435b)는 상기 제2 풀다운 단자(NDN2)와 상기 접지전압(VSS) 사이에 형성된다.
상기 제1 풀다운 트랜지스터(435a)는 상기 래치 데이터(DLAT)의 제1 상태에 응답하여 턴온된다. 여기서, 제1 상태는 논리 'H'로 되며, 저전원전압(LVDD)의 레벨이다.
그리고, 상기 제2 풀다운 트랜지스터(435b)는 상기 래치 데이터(DLAT)의 제2 상태에 응답하여 턴온된다. 여기서, 제2 상태는 논리 'L'로 되며, 접지전압(VSS)의 레벨이다.
상기와 같은 구조를 가지는 드라이버 레벨 쉬프터(430)는 상기 역순 감지 신호(XRIDT)가 비활성화 상태 즉, 저전원전압(LVDD)의 레벨일 때, 인에이블된다. 이때, 상기 드라이버 쉬프팅 데이터(DRSH)의 풀업 전압은 상기 고전원전압(HVDD)으로 된다.
그리고, 상기 드라이버 레벨 쉬프터(430)는 상기 역순 감지 신호(XRIDT)가 활성화 상태 즉, 고전원전압(HVDD)의 레벨일 때, 디스인에이블된다. 이 경우, 상기 드라이버 레벨 쉬프터(430)에서는, 전류 패스가 차단되므로, 러쉬 전류의 발생 가능성이 제거된다.
다시 도 5를 참조하면, 상기 데이터 출력부(450)는 상기 드라이버 쉬프팅 데이터(DRSH)를 수신하며, 이에 따른 자신의 상기 계조 전압(VANG_1)을 대응하는 데이터 라인(DL_1)으로 발생한다. 이때, 상기 데이터 출력부(450)에는, 풀업 전압으로 상기 고전원전압(HVDD)이 제공된다.
이러한 상기 데이터 출력부(450)는 당업자라면 용이하게 구현할 수 있으므로, 이에 대한 구체적인 기술은 생략된다.
정리하면, 본 발명의 디스플레이 장치에서는, 저전원전압(LVDD)에 앞서 인가되는 고전원전압(HVDD)을 감지하여 활성화되는 역순 감지 신호(XRIDT)를 발생하는 역순 감지기(100)를 포함한다. 그리고, 역순 감지 신호(XRIDT)가 활성화되는 동안에는 상기 소스 드라이버(400)의 드라이버 레벨 쉬프터(430)가 디스에이블된다.
이에 따라, 본 발명의 디스플레이 장치에 의하면, '전원 역순 인가'시에 소스 드라이버(400)의 러쉬 전류의 발생 가능성이 현저히 저감된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는, 디스플레이 장치를 구성하는 소스 드라이버의 라인 드라이빙 블락이 하나의 디지털 데이터를 수신하여 하나의 계조 전압을 제공하는 구조로 도시되고 기술되었다. 그러나, 디스플레이 패널의 각 픽셀들을 양극성(+)의 계조전압과 음극성(-)의 계조전압으로 교번 반전되어 구동하기 위하여, 디스플레이 장치를 구성하는 소스 드라이버의 라인 드라이빙 블락이 2개의 디지털 데이터를 수신하여, 2개의 계조 전압을 발생하는 구조인 경우에도, 본 발명의 기술적 사상은 구현될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 저전원전압 및 고전원전압을 사용하여 디스플레이 장치로서, 상기 고전전원전압은 상기 저전원전압 보다 높은 레벨을 가지는 상기 디스플레이 장치에 있어서,
    전원 역순 인가에 의하여 활성화되는 역순 감지 신호를 발생하는 역순 감지기로서, 상기 전원 역순 인가는 상기 저전원전압에 앞서 상기 고전원전압이 인가되는 것인 상기 역순 감지기;
    이미지를 디스플레이하는 디스플레이 패널;
    상기 디스플레이 패널의 게이트 라인을 특정하여 활성화하도록 구동되는 게이트 드라이버; 및
    상기 이미지에 대응하는 디지털 데이터들을 수신하고, 수신되는 상기 디지털 데이터들에 따른 계조 전압들을 생성하며, 생성된 상기 계조 전압들을 상기 디스플레이 패널의 대응하는 데이터 라인에 제공하는 소스 드라이버로서, 상기 역순 감지 신호의 활성화에 응답하여 디스에이블되는 상기 소스 드라이버를 구비하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서, 상기 역순 감지기는
    상기 고전원전압과 상기 저전원전압을 수신하여 예비 감지 신호를 발생하는 전원 수신부로서, 상기 예비 감지 신호의 전압은 상기 고전원전압의 인가에 따라 상승되며, 상기 저전원전압의 인가에 따라 하강하는 상기 전원 수신부;
    상기 예비 감지 신호의 풀업 전압을 상기 고전원전압으로 레벨 쉬프팅하여 감지 쉬프팅 신호로 발생하는 감지 레벨 쉬프터; 및
    상기 감지 쉬프팅 신호를 수신하며, 상기 역순 감지 신호를 발생하는 감지 신호 발생부로서, 상기 역순 감지 신호는 상기 감지 쉬프팅 신호의 풀업에 따라 상기 고전원전압의 레벨을 가지도록 제어되며, 상기 감지 쉬프팅 신호의 풀다운에 따라 상기 저전원전압의 레벨을 가지도록 제어되는 상기 감지 신호 발생부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서, 상기 전원 수신부는
    상기 고전원전압과 상기 예비 감지 신호 사이에 형성되는 고전원 수신 수단로서, 상기 고전원전압의 인가에 따라 상기 예비 감지 신호의 전압을 상승시키도록 구동되는 상기 고전원 수신 수단; 및
    상기 예비 감지 신호와 접지 전압 사이에 형성되는 저전원 응답 트랜지스터로서, 상기 저전원전압에 의하여 게이팅되어 상기 예비 감지 신호의 전압을 접지 전압으로 제어하도록 구동되는 상기 저전원 응답 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서, 상기 고전원 수신 수단은
    소스 단자에 상기 고전원전압이 제공되며, 게이트 단자와 드레인 단자가 공통 접합되는 제1 고전원 수신 트랜지스터; 및
    소스 단자가 상기 제1 고전원 수신 트랜지스터의 드레인 단자에 연결되며, 게이트 단자와 드레인 단자가 상기 예비 감지 신호에 연결되는 제2 고전원 수신 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  5. 제2항에 있어서, 상기 감지 신호 발생부는
    상기 고전원전압과 상기 역순 감지 신호 사이에 형성되며, 상기 감지 쉬프팅 신호의 풀업에 응답하여 게이팅되는 고전원 발생 트랜지스터; 및
    상기 저전원전압과 상기 역순 감지 신호 사이에 형성되며, 상기 감지 쉬프팅 신호의 풀다운에 응답하여 게이팅되는 저전원 발생 트랜지스터를 구비하는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서, 상기 감지 신호 발생부는
    상기 감지 쉬프팅 신호를 논리 반전하여 버퍼링 신호를 출력하는 반전 버퍼로서, 상기 버퍼링 신호는 상기 고전원 발생 트랜지스터 및 상기 저전원 발생 트랜지스터의 게이트에 인가되는 상기 반전 버퍼를 더 구비하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서, 상기 소스 드라이버는
    각각이 대응하는 상기 디지털 데이터를 수신하며, 수신되는 상기 디지털 데이터에 대응하는 상기 계조 전압을 발생하는 복수개의 라인 드라이빙 블락들을 포함하며,
    상기 복수개의 라인 드라이빙 블락들 각각은
    대응하는 상기 디지털 데이터를 래치하여 래치 데이터로 발생하는 데이터 수신부로서, 상기 래치 데이터의 풀업 전압으로 상기 저전원전압을 수신하는 상기 데이터 수신부;
    상기 래치 데이터의 풀업 전압을 상기 고전원전압으로 레벨 쉬프팅하여 드라이버 쉬프팅 데이터로 발생하는 드라이버 레벨 쉬프터로서, 상기 역순 감지 신호의 활성화에 의하여 디스에이블되는 상기 드라이버 레벨 쉬프터; 및
    상기 드라이버 쉬프팅 데이터를 수신하여, 대응하는 상기 계조 전압을 발생하는 데이터 출력부를 구비하는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서, 상기 드라이버 레벨 쉬프터는
    제1 풀업 트랜지스터 및 제2 풀업 트랜지스터를 포함하는 풀업 유닛으로서, 상기 제1 풀업 트랜지스터는 상기 고전원전압과 제1 풀업 단자 사이에 형성되며, 상기 제2 풀업 트랜지스터는 상기 고전원전압과 제2 풀업 단자 사이에 형성되는 상기 풀업 유닛;
    제1 응답 트랜지스터 및 제2 응답 트랜지스터를 포함하는 응답 유닛으로서, 상기 제1 응답 트랜지스터는 상기 제1 풀업 단자와 제1 풀다운 단자 사이에 형성되며, 상기 제2 응답 트랜지스터는 상기 제2 풀업 단자와 제2 풀다운 단자 사이에 형성되는 상기 응답 유닛; 및
    제1 풀다운 트랜지스터 및 제2 풀다운 트랜지스터를 포함하는 풀다운 유닛으로서, 상기 제1 풀다운 트랜지스터는 상기 제1 풀다운 단자와 접지전압 사이에 형성되며, 상기 제2 풀다운 트랜지스터는 상기 제2 풀다운 단자와 상기 접지전압 사이에 형성되는 상기 풀다운 유닛을 구비하며,
    상기 드라이버 쉬프팅 데이터는 상기 제2 풀업 단자를 통하여 제공되며,
    상기 제1 풀업 트랜지스터는 상기 제2 풀다운 단자에 의하여 게이팅되고, 상기 제2 풀업 트랜지스터는 상기 제1 풀다운 단자에 의하여 게이팅되며,
    상기 제1 풀다운 트랜지스터는 상기 래치 데이터의 제1 상태에 응답하여 턴온되며, 상기 제2 풀다운 트랜지스터는 상기 래치 데이터의 제2 상태에 응답하여 턴온되는 것을 특징으로 하는 디스플레이 장치.
KR1020130068723A 2013-06-17 2013-06-17 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치 KR101428449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130068723A KR101428449B1 (ko) 2013-06-17 2013-06-17 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130068723A KR101428449B1 (ko) 2013-06-17 2013-06-17 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR101428449B1 true KR101428449B1 (ko) 2014-08-13

Family

ID=51749981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068723A KR101428449B1 (ko) 2013-06-17 2013-06-17 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR101428449B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175063A (ja) 2000-10-11 2002-06-21 Au Optronics Corp Ｌｃｄの残像改善システム
KR20110088797A (ko) * 2010-01-29 2011-08-04 주식회사 실리콘웍스 액정표시장치의 소스 드라이버 회로
KR20110094967A (ko) * 2010-02-18 2011-08-24 삼성전자주식회사 액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175063A (ja) 2000-10-11 2002-06-21 Au Optronics Corp Ｌｃｄの残像改善システム
KR20110088797A (ko) * 2010-01-29 2011-08-04 주식회사 실리콘웍스 액정표시장치의 소스 드라이버 회로
KR20110094967A (ko) * 2010-02-18 2011-08-24 삼성전자주식회사 액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치

Similar Documents

Publication Publication Date Title
US11481067B2 (en) Shift register unit
US5585744A (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
US20170193885A1 (en) Shift register unit, driving method, gate driving circuit and display device
EP3309968A1 (en) Nor gate circuit, shift register, array substrate and display device
CN207781164U (zh) 一种残影消除电路、显示装置及其驱动电路
TWI405176B (zh) 放電電路及具有其之顯示裝置
KR102147645B1 (ko) 쉬프트 레지스터
US20070046323A1 (en) Control circuitry for power gating virtual power supply rails at differing voltage potentials
US20110292005A1 (en) Display apparatus and method for eliminating ghost thereof
JP5863636B2 (ja) 電気泳動表示装置
CN110264971B (zh) 防闪屏电路及方法、驱动电路、显示装置
US10692464B2 (en) Voltage supply unit and method, display driving circuit and display device
JP4831657B2 (ja) 液晶表示駆動用半導体集積回路
CN106033660B (zh) 半导体装置及电子装置
US9378667B2 (en) Scan driving circuit
CN112053655A (zh) Goa电路及显示面板
KR20160062372A (ko) 데이터 구동 장치 및 이를 포함하는 표시 장치
CN110136628B (zh) 防黑屏电路及方法、驱动电路、显示装置
KR20160043175A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20090127675A (ko) 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
US20080278090A1 (en) Reset Circuit for Power-On and Power-Off
KR101452645B1 (ko) 디코딩 및 스캔 드라이버
KR101428449B1 (ko) 소스 드라이버의 러쉬 전류를 감소시키는 디스플레이 장치
US11018655B2 (en) Level shift circuit and display driver integrated circuit
JP2005031501A (ja) フラットディスプレイ装置及び集積回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 5