KR101415086B1 - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR101415086B1 KR101415086B1 KR1020080014008A KR20080014008A KR101415086B1 KR 101415086 B1 KR101415086 B1 KR 101415086B1 KR 1020080014008 A KR1020080014008 A KR 1020080014008A KR 20080014008 A KR20080014008 A KR 20080014008A KR 101415086 B1 KR101415086 B1 KR 101415086B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- column spacer
- liquid crystal
- sub
- color filter
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 72
- 125000006850 spacer group Chemical group 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 30
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 액정의 미충진 및 터치 불량 문제를 해결할 수 있는 액정표시장치에 관한 것이다.
이를 위해, 본 발명에 따른 액정표시장치는 서로 대향 합착된 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상의 일 방향으로 구성된 게이트 배선과; 상기 게이트 배선과 수직 교차하여 제 1 및 제 2 화소 영역을 정의하는 제 1 및 제 2 데이터 배선과; 상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차지점에 구성된 제 1 및 제 2 박막트랜지스터와; 상기 제 1 및 제 2 박막트랜지스터와 연결된 제 1 및 제 2 화소 전극과; 상기 제 2 기판의 하부 면에 위치하고, 상기 제 1 및 제 2 화소 영역에 각각 대응된 제 1 및 제 2 서브 컬러필터와; 상기 제 1 서브 컬러필터 하부 면에 위치하고, 상기 게이트 배선과 중첩된 갭 컬럼 스페이서와, 상기 제 2 화소 영역에 대응되고 상기 제 2 기판과 접촉하며 상기 게이트 배선과 중첩된 터치 컬럼 스페이서와; 상기 제 1 및 제 2 기판의 이격된 사이 공간에 개재된 액정층을 포함하는 것을 특징으로 한다.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 액정의 미충진 및 터치 불량 문제를 해결할 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 바, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 액정표시장치에 대해 설명하도록 한다.
도 1은 일반적인 액정표시장치의 셀 공정 단계를 나타낸 공정 순서도이다.
도시한 바와 같이, 셀 공정 단계는 크게 7 단계로 분류할 수 있다.
우선, 제 1 단계(ST1)는 어레이 소자와 컬러필터 소자가 형성된 어레이 기판과 컬러필터 기판을 각각 준비하는 단계이다.
제 2 단계(ST2)는 배향막 형성 및 러빙 공정으로, 위 단계는 폴리이미드와 같은 고분자 물질을 이용하여 어레이 기판과 컬러필터 기판에 상부 및 하부 배향막을 형성하고, 러빙 공정으로 균일한 선 경사각(pretilt angle)을 주어 액정 분자를 균일하게 배향하기 위한 전 처리 공정이다.
제 3 단계(ST3)는 셀갭 형성 공정으로, 어레이 및 컬러필터 기판의 셀갭(cell gap)을 균일하게 확보하는 공정이다. 이때, 액정표시장치는 어레이 기판과 컬러필터 기판을 일정한 갭을 두고 주입된 액정 분자에 전압을 인가하여 구동시키는 전기 광학 소자이므로, 양 기판의 셀갭이 일정하지 않으면 그 부분으로 통과되는 빛의 투과도가 달라져 균일한 밝기를 구현하기 어렵다.
따라서, 위 단계는 구동되는 액정 패널의 전면에 일정하게 스페이서를 산포하여 양 기판의 셀갭을 균일하게 확보하는 것이 중요한 과제이다. 이러한 스페이서를 산포하는 방식은 전면에 스페이서를 양 기판의 전면에 고르게 분포시키는 데 한계가 있어, 최근에는 어레이 기판의 게이트 배선과 대응되도록 컬러필터 기판에 패턴을 형성하는 컬럼 스페이서 방식을 이용하는 추세이다.
제 4 단계(ST4)는 합착 공정으로, 위 단계는 열경화성 수지 또는 자외선 경화성 수지로 이루어진 씰패턴을 일정한 셀갭을 유지하면서 양 기판을 합착하는 공정이다.
제 5 단계(ST5)는 셀 커팅 공정으로, 위 단계는 씰패턴 경화 공정 이후에 각각의 기판을 셀 단위로 절단하여 분리하는 공정으로, 유리 보다 경도가 높은 다이아몬드 재질의 펜으로 유리 표면에 절단선을 형성하는 스크라이빙 공정과 힘을 가하여 절단하는 브레이크 공정으로 구분될 수 있다.
제 6 단계(ST6)는 액정 주입 공정으로, 위 단계는 양 기판에 액정을 주입하는 공정이다. 이때, 액정 속의 미세한 공기 방울이 셀에 주입될 경우 시간의 경과에 따라 액정 분자들끼리의 결합으로 기포가 형성되어 불량이 유발될 수 있으므로, 생산성을 고려하여 진공 처리를 하는 과정과 액정을 주입하는 과정으로 나누어 진행하는 것이 바람직하다.
마지막으로, 제 7 단계(ST7)는 편광판 부착 공정으로, 위 단계는 액정이 주입된 셀에 광학적 및 전기적 신호를 가해 검사한 후 셀의 양면에 상부 및 하부 편광판(미도시)을 부착하는 공정을 통해 최종적으로 셀 공정 단계가 완료된다.
전술한 바와 같이, 제 6 단계인 액정 주입 공정을 진행하는 과정에서 기포 발생에 따른 액정 미충진 문제가 종종 발생하고 있다.
이러한 문제를 해결하기 위한 일환으로, 특히 컬럼 스페이서를 사용하는 모델에서는 중력에 의한 미세한 기포 발생으로 액정의 미충진 문제를 해결하기 위해 컬럼 스페이서의 두께를 달리 설계하여 단차를 형성하는 방법이 대두되고 있다.
이러한 단차 형성 방법에는 2가지 방법이 있는 데, 우선 그 첫 번째 방법에 대해 도 2와 도 3을 참조하여 상세히 설명하도록 한다.
도 2는 종래의 제 1 예에 따른 액정표시장치를 개략적으로 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 2와 도 3에 도시한 바와 같이, 제 1 기판(5)과 제 2 기판(10)이 대향 합착되고, 상기 제 1 기판(5)과 제 2 기판(10)의 이격된 사이 공간에는 액정층(15)이 개재된다. 상기 제 1 및 제 2 기판(5, 10)과 액정층(15)을 포함하여 액정 패널(30)이라 한다.
상기 제 2 기판(10)의 투명 기판(2) 상부 면에는 일 방향으로 평행하게 이격된 제 1 및 제 2 게이트 배선(GL1, GL2)과, 상기 제 1 및 제 2 게이트 배선(GL1, GL2)의 상부 전면을 덮는 게이트 절연막(45)과, 상기 게이트 절연막(45) 상에 위치하고 제 1 및 제 2 게이트 배선(GL1, GL2)과 수직 교차하여 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 화소 영역(P1, P2, P3, P4, P5, P6)을 정의하는 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)이 구성된다.
상기 제 1 및 제 2 게이트 배선(GL1, GL2)과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3) 각각의 교차지점에는 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)가 구성된다. 상기 제 1 내지 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)와 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 드레인 콘택홀(CH1, CH2, CH3, CH4, CH5, CH6)을 통해 각각 연결된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 화소 전극(70a, 70b, 70c, 70d, 70e, 70f)은 제 1 내지 제 6 화소 영 역(P1, P2, P3, P4, P5, P6)에 일대일 대응 구성된다.
또한, 상기 제 1 화소 영역(P1)에 대응된 제 1 게이트 배선(GL1)과 중첩된 상부와, 상기 제 6 화소 영역(P6)에 대응된 제 2 게이트 배선(GL2)과 중첩된 상부에 제 1 돌기 패턴(60a)과 제 2 돌기 패턴(미도시)이 각각 구성된다. 상기 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)과 제 1 내지 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)와 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴의 상부 전면에는 보호막(55)이 차례로 위치한다.
상기 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴은 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)과 동일층 동일 물질을 이용하여 전기적으로 절연된 아일랜드 형태로 구성될 수 있다. 또한, 상기 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴은 제 1 내지 제 6 반도체층과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)을 이용한 적층 구조로 구성될 수 있다.
한편, 상기 제 1 기판(5)의 투명 기판(1) 하부 면에는 상기 제 1 및 제 4 화소 영역(P1, P4)의 전면을 덮는 적(R) 서브 컬러필터(16a)와, 상기 제 2 및 제 5 화소 영역(P2, P5)의 전면을 덮는 녹(G) 서브 컬러필터(16b)와, 상기 제 3 및 제 6 화소 영역(P3, P6)의 전면을 덮는 청(B) 서브 컬러필터(16c)를 포함하는 컬러필터층(16)이 위치한다.
또한, 상기 컬러필터층(16) 하부 면에는 제 1 화소 영역(P1)의 제 1 게이트 배선(GL1) 상의 제 1 돌기 패턴(60a)과 대응된 제 1 갭 컬럼 스페이서(40a)와, 제 6 화소 영역(P6)의 제 2 게이트 배선(GL2) 상의 제 2 돌기 패턴과 대응된 제 2 갭 컬럼 스페이서(40b)와, 상기 제 2 화소 영역(P2)의 제 1 게이트 배선(GL1)과 대응된 제 1 터치 컬럼 스페이서(50a)와, 상기 제 4 화소 영역(P4)의 제 2 게이트 배선(GL2)과 대응된 제 2 터치 컬럼 스페이서(50b)가 각각 구성된다.
즉, 상기 제 1 갭 컬럼 스페이서(40a)는 제 1 화소 영역(P1)에 대응된 적(R) 서브 컬러필터(16a), 제 2 갭 컬럼 스페이서(40b)는 제 6 화소 영역(P6)에 대응된 청(B) 서브 컬러필터(16c), 상기 제 1 터치 컬럼 스페이서(50a)는 제 2 화소 영역(P2)에 대응된 녹(G) 서브 컬러필터(16b), 상기 제 2 터치 컬럼 스페이서(50b)는 제 4 화소 영역(P4)에 대응된 적(R) 서브 컬러필터(16a)에 각각 대응된다.
일반적으로, 상기 컬러필터층(16)은 적색(R), 녹색(G), 청색(B)이 제 1 및 제 2 게이트 배선(GL1, GL2)과 평행한 방향에 순차적으로 패턴되는 바, 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)과 평행한 방향으로 동일한 색이 차례로 위치하게 된다. 따라서, 상기 제 1 및 제 4 화소 영역(P1, P4)에는 적(R) 서브 컬러필터(16a), 제 2 및 제 5 화소 영역(P2, P5)에는 녹(G) 서브 컬러필터(16b), 제 3 및 제 6 화소 영역(P3, P6)에는 청(B) 서브 컬러필터(16c)가 연속적으로 위치하는 바, 공정의 편의를 위해 상하 연결된 통 패턴으로 형성하고 있다.
도면으로 제시하지는 않았지만, 제 1 기판(5)의 투명 기판(1)과 컬러필터층(16) 사이 공간에 각 배선으로 입사되는 빛을 차폐하는 블랙 매트릭스(미도시)와, 상기 컬러필터층(16)과 제 1 및 제 2 갭 컬럼 스페이서(40a, 40b), 제 1 및 제 2 터치 컬럼 스페이서(50a, 50b)의 사이 공간을 덮는 오버 코트층(미도시)이 더욱 구성될 수 있다.
전술한 액정표시장치는 각 모델에 따라 갭 컬럼 스페이서와 터치 컬럼 스페이서의 개수가 달라질 수 있고, 상기 갭 컬럼 스페이서와 터치 컬럼 스페이서의 위치에 있어서도 다양하게 적용될 수 있다. 즉, 상기 제 1 갭 컬럼 스페이서(40a)가 적(R) 서브 컬러필터(16a)가 아닌 녹(G) 서브 컬러필터(16b) 또는 청(B) 서브 컬러필터(16c)에 대응하도록 형성될 수 있다.
종래의 제 1 예에서는 제 1 및 제 2 갭 컬럼 스페이서(40a, 40b)를 제 2 기판(10)과 접촉되도록 하고, 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴을 통해 제 1 및 제 2 터치 컬럼 스페이서(50a, 50b)를 제 2 기판(10)과 제 1 높이(H1)와 제 2 높이(미도시)로 각각 이격 구성되도록 설계한 것을 특징으로 한다. 이때, 상기 제 1 높이(H1)와 제 2 높이는 동일한 높이를 갖도록 설계하는 것이 바람직하다.
이러한 제 1 및 제 2 갭 컬럼 스페이서(40a, 40b)와 제 1 및 제 2 터치 컬럼 스페이서(50a, 50b)는 폴리 이미드와 같은 유기절연물질 그룹 중 선택된 하나로 동일층에서 형성된다. 이때, 상기 제 1 및 제 2 갭 컬럼 스페이서(40a, 40b)와 제 1 및 제 2 터치 컬럼 스페이서(50a, 50b)는 투과부와 차단부로 이루어진 마스크를 통해 형성되는 바, 상기 제 1 및 제 2 갭 컬럼 스페이서(40a, 40b)의 제 1 두께(t1)와 제 1 및 제 2 터치 컬럼 스페이서(50a, 50b)의 제 2 두께(t2)는 동일하게 형성된다.
전술한 바와 같이, 제 1 돌기 패턴(60a)과 제 2 돌기 패턴은 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3) 또는, 도시하지 않은 제 1 내지 제 6 반도체층과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)의 적층 구조와 동일 패턴으로 형성되는 바, 상기 제 1 높이(H1) 및 제 2 높이는 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴의 두께에 의해 제 1 높이(H1) 및 제 2 높이가 결정되는 데, 이러한 제 1 돌기 패턴과 제 2 돌기 패턴을 증가시키는 데 한계가 있어 액정 주입 공정 시 액정이 원활히 충진되는 통로의 역할을 충분히 수행하지 못하는 문제가 있다.
특히, 상기 제 1 내지 제 6 반도체층과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)의 적층 구조를 이용하여 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴의 두께를 증가시키는 방법은 제 2 기판(10)과 이격된 배면에 위치하는 백라이트 유닛(미도시)으로부터 입사되는 빛이 제 1 돌기 패턴(60a) 및 제 2 돌기 패턴이 위치하는 부분을 통해 제 1 내지 제 6 화소 영역(P1, P2, P3, P4, P5, P6)으로 빛이 새어나가는 빛샘 불량으로 화질이 저하될 우려가 있을 뿐만 아니라, 제 1 내지 제 6 반도체층과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)의 두께 증가에 따른 공정 시간의 지연으로 생산 수율이 저하되는 문제가 있다.
도 4는 종래의 제 2 예에 따른 액정표시장치를 개략적으로 나타낸 단면도로, 보다 상세하게는 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다. 이때, 도 2 및 도 3과 동일한 명칭에 대해서는 도면 번호에 100을 더하여 나타내었고 중복된 설명은 생략하도록 한다.
도시한 바와 같이, 제 1 기판(105)과 제 2 기판(110)이 대향 합착되고, 상기 제 1 기판(105)과 제 2 기판(110)의 이격된 사이 공간에는 액정층(115)이 개재된다. 상기 제 1 및 제 2 기판(105, 110)과 액정층(115)을 포함하여 액정 패널(130)이라 한다.
상기 제 2 기판(110)의 투명 기판(102) 상부 면에는 제 1 게이트 배선(GL1)과, 상기 제 1 게이트 배선(GL1)을 덮는 게이트 절연막(145)과, 상기 제 1 게이트 배선(GL1)과 수직 교차하는 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)과, 상기 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)을 덮는 보호막(155)이 차례로 위치한다.
한편, 상기 제 1 기판(105)의 투명 기판(101) 하부 면에는 제 1 화소 영역(P1)의 전면을 덮는 적(R) 서브 컬러필터(116a)와, 제 2 화소 영역(P2)의 전면을 덮는 녹(G) 서브 컬러필터(116b)와, 제 3 화소 영역(P3)의 전면을 덮는 청(B) 서브 컬러필터(16c)를 포함하는 컬러필터층(116)이 위치한다.
또한, 상기 제 1 화소 영역(P1)의 제 1 게이트 배선과 대응된 적(R) 서브 컬러필터(116a)의 하부 면에는 제 1 갭 컬럼 스페이서(140a)가 구성되고, 상기 제 2 화소 영역(P2)의 제 1 게이트 배선과 대응된 녹(G) 서브 컬러필터(116b)의 하부 면에 제 1 터치 컬럼 스페이서(150a)가 구성된다.
이때, 상기 제 1 갭 컬럼 스페이서(140a)는 제 1 두께(t1), 제 1 터치 컬럼 스페이서(150a)는 제 2 두께(t2)로 각각 구성되며, 상기 제 2 두께(t2)는 제 1 두께(t1)의 절반 정도로 형성된다. 따라서, 상기 제 2 두께(t2)로 형성된 제 1 터치 컬럼 스페이서(150a)는 제 2 기판(210)과 제 1 높이(H1) 만큼 이격된다.
이러한 제 1 갭 컬럼 스페이서(140a)와 제 1 터치 컬럼 스페이서(150a)는 투과부와 반투과부와 차단부로 이루어진 하프톤 마스크를 통해 형성된다. 이러한 하프톤 마스크는 반투과부에 반투명막을 형성하여 빛의 강도를 낮추거나 빛의 투과량 을 낮추어 불완전 노광될 수 있도록 하는 기능을 한다. 이때, 상기 하프톤 마스크 이외에 반투과부에 슬릿 형상을 두어 빛의 투과량을 조절하는 슬릿 마스크가 이용될 수 있다.
즉, 이러한 하프톤 마스크를 이용하여 제 1 갭 컬럼 스페이서(140a)와 제 1 터치 컬럼 스페이서(150a)를 제작하기 위해서는 고감도의 감광 물질이 이용되는 데, 이러한 고감도의 감광 물질을 적용할 경우 반투과부에 대응된 부분의 노광량을 감소시켜 투과율을 낮추어야 하나, 투과율을 낮추는 데 따른 변동 요인으로 공정 마진을 확보하는 데 어려움이 따르고 있다.
다시 말해, 이러한 하프톤 마스크의 제조시 투과율 변동량을 일정하게 설계하고 있으나, 반투과부의 투과율이 낮아질 수록 변동량의 영향성이 커지는 문제가 있다. 특히, 대형 공장으로 갈수록 고조도 램프의 사용으로 노광시간을 감소시켜야 하나, 이러한 고조도 램프의 사용은 노광기 내의 램프 조도의 균일도를 떨어뜨리는 문제를 유발한다.
도면으로 상세히 제시하지는 않았지만, 전 화소 영역으로 확장된 개념으로 생각해 볼 때, 다수의 제 1 갭 컬럼 스페이서(140a)와 다수의 제 1 터치 컬럼 스페이서(150a)를 형성하는 과정에서, 화소 영역 별로 반투과부에 대응된 다수의 제 1 터치 컬럼 스페이서(150a)의 두께를 균일하게 조절하는 것이 불가능한 상황이다.
특히, 상기 다수의 제 1 터치 컬럼 스페이서(150a)는 액정 주입 시 액정이 원활히 충진될 수 있는 통로의 역할과 외부의 충격이나 힘에 의해 액정 패널(130)이 눌려졌을 때, 다수의 제 1 갭 컬럼 스페이서(140a)와 더불어 액정 패널(130)의 전 영역에 가해지는 힘을 균일하게 분산시켜 액정 패널(130)을 지지 및 지탱하는 역할을 해야 하나, 다수의 제 1 터치 컬럼 스페이서(150a) 간의 두께 차이가 발생할 경우 액정 패널(130)을 지지 및 지탱하는 기능을 상실하는 터치 불량 문제를 야기한다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 컬럼 스페이서가 적용되는 액정표시장치에서 중력이나 터치 불량에 따른 액정의 미충진 문제를 해결하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 서로 대향 합착된 제 1 기판 및 제 2 기판과; 상기 제 1 기판 상의 일 방향으로 구성된 게이트 배선과; 상기 게이트 배선과 수직 교차하여 제 1 및 제 2 화소 영역을 정의하는 제 1 및 제 2 데이터 배선과; 상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차지점에 구성된 제 1 및 제 2 박막트랜지스터와; 상기 제 1 및 제 2 박막트랜지스터와 연결된 제 1 및 제 2 화소 전극과; 상기 제 2 기판의 하부 면에 위치하고, 상기 제 1 및 제 2 화소 영역에 각각 대응된 제 1 및 제 2 서브 컬러필터와; 상기 제 1 서브 컬러필터 하부 면에 위치하고, 상기 게이트 배선과 중첩된 갭 컬럼 스페이서와, 상기 제 2 화소 영역에 대응되고 상기 제 2 기판과 접촉하며 상기 게이트 배선과 중첩된 터치 컬럼 스페이서와; 상기 제 1 및 제 2 기판의 이격된 사이 공간에 개재된 액정층을 포함하는 것을 특징으로 한다.
이때, 상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 동일층 동일 물질로 형성된다. 상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 동일한 두께로 형성된 것을 특징으로 한다.
또한, 상기 터치 컬럼 스페이서는 상기 제 1 기판과 이격 설계되며, 상기 터치 컬럼 스페이서와 제 1 기판의 이격 거리는 2000 ~ 8000Å의 범위로 형성하는 것이 바람직하다. 상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 투과부와 차단부로 이루어진 마스크를 통해 형성된다.
상기 터치 컬럼 스페이서에 대응된 상부 면에는 상기 제 2 서브 컬러필터가 없는 것을 특징으로 한다.
본 발명에서는 첫째, 갭 컬럼 스페이서와 터치 컬럼 스페이서를 하프톤 마스크가 아닌 일반적인 마스크를 이용하여 형성하는 것을 통해 제조 비용을 절감할 수 있다.
둘째, 갭 컬럼 스페이서와 터치 컬럼 스페이서 간의 단차를 충분히 확보할 수 있어 액정 미충진 문제를 해결할 수 있다.
셋째, 일반적인 마스크 사용으로 액정 패널의 전 영역에 대응된 터치 컬럼 스페이서 간의 두께를 균일하게 확보할 수 있어 터치 불량 문제를 해결할 수 있다.
--- 실시예 ---
본 발명은 갭 컬럼 스페이서와 터치 컬럼 스페이서를 동일한 두께로 형성하고, 적, 녹, 청 서브 컬러필터를 이용하여 갭 컬럼 스페이서와 터치 컬럼 스페이서 간의 단차를 확보하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 설명하도록 한다.
도 5는 본 발명에 따른 액정표시장치를 개략적으로 나타낸 평면도이고, 도 6은 도 5의 Ⅵ-Ⅵ'선을 따라 절단하여 나타낸 단면도이다.
도 5와 도 6에 도시한 바와 같이, 제 1 기판(205)과 제 2 기판(210)이 대향 합착되고, 상기 제 1 기판(205)과 제 2 기판(210)의 이격된 사이 공간에는 액정층(215)이 개재된다. 상기 제 1 및 제 2 기판(205, 210)과 액정층(215)을 포함하여 액정 패널(230)이라 한다.
상기 제 2 기판(210)의 투명 기판(202) 상부 면에는 일 방향으로 평행하게 이격된 제 1 및 제 2 게이트 배선(GL1, GL2)과, 상기 제 1 및 제 2 게이트 배선(GL1, GL2)의 상부 전면을 덮는 게이트 절연막(245)과, 상기 게이트 절연막(245) 상에 위치하고 제 1 및 제 2 게이트 배선(GL1, GL2)과 수직 교차하여 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 화소 영역(P1, P2, P3, P4, P5, P6)을 정의하는 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)이 구성된다.
상기 제 1 및 제 2 게이트 배선(GL1, GL2)과 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3) 각각의 교차지점에 구성된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)와, 상기 제 1 내지 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)를 덮으며 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 드레인 콘택홀(CH1, CH2, CH3, CH4, CH5, CH6)을 포함하는 보호막(255)과, 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 드레인 콘택홀(CH1, CH2, CH3, CH4, CH5, CH6)을 통해 1, 제 2, 제 3, 제 4, 제 5, 제 6 박막트랜지스터(T1, T2, T3, T4, T5, T6)와 각각 연결된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 화소 전극(720a, 270b, 270c, 270d, 270e, 270f)을 구성한다.
한편, 상기 제 1 기판(205)의 투명 기판(201) 하부 면에는 제 1 화소 영역(P1)의 전면을 덮도록 패턴된 제 1 적(R) 서브 컬러필터(216a)와, 상기 제 2 화소 영역(P2)과 제 3 화소 영역(P3) 중 제 1 게이트 배선(GL1)과 중첩된 부분을 제외한 전면을 각각 덮도록 패턴된 제 2 녹(G) 서브 컬러필터(216b) 및 제 3 청(B) 서브 컬러필터(216c)와, 상기 제 4 화소 영역(P4) 중 제 2 게이트 배선(GL2)과 중첩된 부분을 제외한 전면을 덮도록 패턴된 제 4 적(R) 서브 컬러필터(216d)와, 상기 제 5 화소 영역(P5)과 제 6 화소 영역(P6) 중 제 2 게이트 배선(GL2)과 중첩된 부분을 제외한 전면을 덮도록 패턴된 제 5 녹(G) 서브 컬러필터(216e) 및 제 6 청(B) 서브 컬러필터(216f)를 포함하는 컬러필터층(216)이 위치한다.
또한, 상기 제 1 적(R) 서브 컬러필터(216a)의 하부 면에는 제 1 화소 영 역(P1)의 제 1 게이트 배선(GL1)과 대응된 제 1 갭 컬럼 스페이서(240a), 상기 제 2 녹(G) 서브 컬러필터(216b)의 하부 면에는 제 2 화소 영역(P2)의 제 2 게이트 배선(GL2)과 대응된 제 1 터치 컬럼 스페이서(250a), 상기 제 4 적(R) 서브 컬러필터(216d)의 하부 면에는 제 4 화소 영역(P4)의 제 2 게이트 배선(GL2)과 대응된 제 2 터치 컬럼 스페이서(250b), 상기 제 6 청(B) 서브 컬러필터(216f)의 하부 면에는 제 6 화소 영역(P6)의 제 2 게이트 배선(GL2)과 대응된 제 2 갭 컬럼 스페이서(240b)가 각각 위치한다.
이때, 상기 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)가 위치하는 제 2 및 제 4 화소 영역(P2, P4)에 있어서, 제 1 및 제 2 게이트 배선(GL1, GL2)과 각각 중첩된 상부 면에 대응된 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)를 패턴하여 이 부분에 대응된 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)를 제거한 것으로 나타내고 있으나, 상기 제 2 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)의 면적에 대응되도록 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)를 선택적으로 패턴한 구조 등 다양하게 적용될 수 있다.
또한, 상기 제 3 및 제 5 화소 영역(P3, P5)에 있어서, 제 1 및 제 2 게이트 배선(GL1, GL2)과 중첩된 상부 면에 대응된 제 3 청(B) 서브 컬러필터(216c)와 제 5 녹(G) 서브 컬러필터(216e)가 제거된 것으로 나타내고 있으나, 이 부분에 대응된 제 3 청(B) 서브 컬러필터(216c)와 제 5 녹(G) 서브 컬러필터(216f)는 패턴하지 않고 남겨두어도 무방하다.
도면으로 제시하지는 않았지만, 제 1 기판(205)의 투명 기판(201)과 컬러필터층(216) 사이 공간에 각 배선으로 입사되는 빛을 차폐하는 블랙 매트릭스(미도시)와, 상기 컬러필터층(216)과 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b), 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)의 사이 공간을 덮는 오버 코트층(미도시)과 공통 전극(미도시)이 더욱 구성될 수 있다. 이때, 상기 공통 전극은 제 1 기판(205)이 아닌 제 2 기판(210)에 구성될 수 있는 데, 이 경우에는 제 1 내지 제 6 화소 전극(270a, 270b, 270c, 270d, 270e, 270f)의 형상을 변경해야 한다.
이때, 상기 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)는 제 2 기판(210)과 접촉되고, 상기 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)는 제 2 기판(210)과 제 1 높이(H1) 및 제 2 높이로 이격 구성된다.
이러한 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)와 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)는 폴리 이미드와 같은 유기절연물질 그룹 중 선택된 하나로 동일층에서 형성된다. 이때, 상기 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)와 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)는 투과부와 차단부로 이루어진 마스크를 통해 형성되는 바, 상기 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)의 제 1 두께(t1)와 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)의 제 2 두께(t2)를 동일하게 형성할 수 있게 된다.
따라서, 상기 제 1 터치 컬럼 스페이서(250a)와 제 2 기판(210) 간의 이격 거리인 제 1 높이(H1)와, 상기 제 2 터치 컬럼 스페이서(250b)와 제 2 기판(210) 간의 이격 거리인 제 2 높이를 동일하게 확보할 수 있는 장점이 있다.
전술한 액정표시장치는 각 모델에 따라 갭 컬럼 스페이서와 터치 컬럼 스페이서의 개수가 달라질 수 있고, 상기 갭 컬럼 스페이서와 터치 컬럼 스페이서의 위치에 있어서도 다양하게 적용될 수 있다. 일 예로, 상기 제 1 갭 컬럼 스페이서(240a)는 제 1 적(R) 서브 컬러필터(216a)에 한정되는 것은 아니며, 제 2 녹(G) 서브 컬러필터(216b) 또는 제 3 청(B) 서브 컬러필터(216c)에 대응하도록 형성될 수 있다. 이러한 컬러필터층(216)은 스트라이프 타입(stripe type), 쿼드 타입(quad type) 및 트라이 앵글 타입(triangle type) 등 다양하게 적용할 수 있다.
전술한 구성은 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)에 대응된 부분은 제 1 적(R) 서브 컬러필터(216a)와 제 6 청(B) 서브 컬러필터(216f)를 각각 남겨두어 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)와 제 2 기판(210)이 접촉하도록 설계하고, 상기 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)에 대응된 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)를 제거하여 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b)와 제 2 기판(210)이 제 1 높이(H1)와 제 2 높이로 이격되도록 설계한 것을 특징으로 한다.
본 발명에서는 컬러필터층(216)을 이용하여 제 1 및 제 2 갭 컬럼 스페이서(240a, 240b)와 제 1 및 제 2 터치 컬럼 스페이서(250a, 250b) 간의 단차를 확보할 수 있다. 즉, 상기 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)의 두께 분에 비례하여 제 1 높이(H1)와 제 2 높이가 결정되는 바, 상기 제 2 녹(G) 서브 컬러필터(216b)와 제 4 적(R) 서브 컬러필터(216d)는 제 1, 제 2, 제 3 데이터 배선(DL1, DL2, DL3)과 제 1 내지 제 6 반도체층의 적층 두께 대비 최 소 2배 이상으로 설계되므로 종래와 달리 제 1 높이(H1) 및 제 2 높이를 손쉽게 증가시킬 수 있는 장점이 있다. 이때, 상기 제 1 높이(H1) 및 제 2 높이는 2000Å ~ 8000Å의 범위로 설계하는 것이 바람직하다.
따라서, 본 발명에서와 같이 제 1 높이와 제 2 높이를 충분히 확보할 수 있어 액정 주입 시, 액정 패널 내로 액정의 충진을 원활히 진행할 수 있는 장점으로 액정 미충진 문제를 해결할 수 있다.
또한, 투과부와 차단부로 이루어진 마스크를 적용하여 다수의 갭 컬럼 스페이서와 다수의 터치 컬럼 스페이서를 형성하는 것을 통해 공정이 단순해질 뿐만 아니라 공정 마진 확보를 통해 액정 패널의 전 영역에서 다수의 터치 컬럼 스페이서의 두께를 균일하게 확보할 수 있는 장점으로 터치 불량 문제를 해결할 수 있다.
그러나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 일반적인 액정표시장치의 셀 공정 단계를 나타낸 공정 순서도.
도 2는 종래의 제 1 예에 따른 액정표시장치를 개략적으로 나타낸 평면도.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도.
도 4는 종래의 제 2 예에 따른 액정표시장치를 개략적으로 나타낸 단면도.
도 5는 본 발명에 따른 액정표시장치를 개략적으로 나타낸 평면도.
도 6은 도 5의 Ⅵ-Ⅵ'선을 따라 절단하여 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명*
205 : 제 1 기판 210 : 제 2 기판
215 : 액정층 216a : 제 1 적 서브 컬러필터
230 : 액정 패널 240a : 제 1 갭 컬럼 스페이서
245 : 게이트 절연막 250a : 제 1 터치 컬럼 스페이서
255 : 보호막 P1, P2, P3 : 제 1, 제 2, 제 3 화소 영역
t1, t2 : 제 1 및 제 2 두께 H1 : 제 1 높이
GL1, GL2, GL3 : 제 1, 제 2, 제 3 게이트 배선
GL1, GL2, GL3 : 제 1, 제 2, 제 3 게이트 배선
Claims (8)
- 서로 대향 합착된 제 1 기판 및 제 2 기판과;상기 제 1 기판 상의 일 방향으로 구성된 게이트 배선과;상기 게이트 배선과 수직 교차하여 제 1 및 제 2 화소 영역을 정의하는 제 1 및 제 2 데이터 배선과;상기 게이트 배선과 제 1 및 제 2 데이터 배선의 교차지점에 구성된 제 1 및 제 2 박막트랜지스터와;상기 제 1 및 제 2 박막트랜지스터와 연결된 제 1 및 제 2 화소 전극과;상기 제 2 기판의 하부 면에 위치하고, 상기 제 1 및 제 2 화소 영역에 각각 대응된 제 1 및 제 2 서브 컬러필터와;상기 제 1 화소 영역에 대응되고 상기 게이트 배선과 중첩하는 상기 제 1 서브 컬러필터 상에 형성되는 갭 컬럼 스페이서와, 상기 제 2 화소 영역에 대응되고 상기 제 2 서브 컬러필터와 중첩하지 않는 상기 게이트 배선과 중첩된 터치 컬럼 스페이서와;상기 제 1 및 제 2 기판의 이격된 사이 공간에 개재된 액정층을 포함하며,상기 갭 컬럼 스페이서의 제 1 기판 방향의 단부는 상기 제 1 기판 상의 최상층과 접촉하고, 상기 터치 컬럼 스페이서의 제 1 기판 방향의 단부는 상기 제 1 기판과 이격되며,상기 제 1 서브 컬러필터의 면적은 상기 제 2 서브 컬러필터의 면적보다 큰 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 동일층 동일 물질로 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 동일한 두께로 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 터치 컬럼 스페이서의 제 1 기판 방향의 단부와 상기 제 1 기판의 이격 거리는 상기 제 1 및 제 2 서브 컬러필터의 두께에 비례하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 터치 컬럼 스페이서의 제 1 기판 방향의 단부와 상기 제 1 기판의 이격 거리는 2000 ~ 8000Å의 범위로 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 갭 컬럼 스페이서와 터치 컬럼 스페이서는 투과부와 차단부로 이루어진 마스크를 통해 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 2 기판의 하부 면으로부터 상기 갭 컬럼 스페이서의 제 1 기판 방향의 단부까지의 제 1 높이는 상기 제 2 기판의 하부 면으로부터 상기 터치 컬럼 스페이서의 제 1 기판 방향의 단부까지의 제 2 높이보다 큰 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제 1 및 제 2 서브 컬러필터의 두께는 상기 데이터 배선과 상기 박막트랜지스터의 반도체층의 적층 두께보다 두꺼운 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080014008A KR101415086B1 (ko) | 2008-02-15 | 2008-02-15 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080014008A KR101415086B1 (ko) | 2008-02-15 | 2008-02-15 | 액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090088617A KR20090088617A (ko) | 2009-08-20 |
| KR101415086B1 true KR101415086B1 (ko) | 2014-07-07 |
Family
ID=41207183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080014008A KR101415086B1 (ko) | 2008-02-15 | 2008-02-15 | 액정표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101415086B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070056549A (ko) * | 2005-11-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| KR20070109180A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 터치 스크린 내장형 액정표시패널 및 이를 포함한액정표시장치 |
| KR20080000791A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| KR20080005758A (ko) * | 2006-07-10 | 2008-01-15 | 삼성전자주식회사 | 터치스크린 액정 표시 장치 |
-
2008
- 2008-02-15 KR KR1020080014008A patent/KR101415086B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070056549A (ko) * | 2005-11-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| KR20070109180A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 터치 스크린 내장형 액정표시패널 및 이를 포함한액정표시장치 |
| KR20080000791A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| KR20080005758A (ko) * | 2006-07-10 | 2008-01-15 | 삼성전자주식회사 | 터치스크린 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090088617A (ko) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269933B2 (en) | Liquid crystal display and fabricating method thereof | |
| KR101954979B1 (ko) | 컬러필터 기판과 이를 포함하는 액정 표시 장치 및 컬러필터 기판 제조 방법 | |
| JP4344725B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101146532B1 (ko) | 액정표시패널 및 그 제조방법 | |
| JP4804918B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP5107905B2 (ja) | 液晶パネルの製造方法 | |
| US8497971B2 (en) | Liquid crystal display device | |
| US11567372B2 (en) | TFT-LCD device | |
| CN101685232A (zh) | 阵列基底及其制造方法、采用该阵列基底的液晶显示装置 | |
| WO2018188114A1 (zh) | 彩膜基板的制作方法及液晶面板的制作方法 | |
| KR20130079159A (ko) | 액정 표시 장치 | |
| KR20170077874A (ko) | 어레이 기판 및 이를 갖는 디스플레이 패널 | |
| JP2017037211A (ja) | 液晶パネル | |
| KR20050001942A (ko) | 액정 표시 장치용 모기판 및 이의 제조 방법 | |
| KR101007207B1 (ko) | 액정표시장치용 기판 제조방법 | |
| CN103091916B (zh) | 液晶显示装置 | |
| JPH11183915A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2007193153A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
| JP2013041127A (ja) | 液晶表示装置およびその製造方法 | |
| KR102272900B1 (ko) | 액정표시패널, 그 제조 방법 및 이를 포함하는 표시장치 | |
| KR101415086B1 (ko) | 액정표시장치 | |
| KR101356618B1 (ko) | 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치 | |
| KR101357803B1 (ko) | 액정표시장치용 씰 패턴 | |
| KR20090070287A (ko) | 액정표시장치용 컬러필터 기판 | |
| KR100841990B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 6 |