KR101411375B1 - Vertical Light Emitting Diode and Method of Manufacturing for the Same - Google Patents
Vertical Light Emitting Diode and Method of Manufacturing for the Same Download PDFInfo
- Publication number
- KR101411375B1 KR101411375B1 KR1020110139021A KR20110139021A KR101411375B1 KR 101411375 B1 KR101411375 B1 KR 101411375B1 KR 1020110139021 A KR1020110139021 A KR 1020110139021A KR 20110139021 A KR20110139021 A KR 20110139021A KR 101411375 B1 KR101411375 B1 KR 101411375B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- type semiconductor
- type
- type electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000007769 metal material Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 104
- 238000000034 method Methods 0.000 description 21
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical group 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 누설전류 특성을 개선하기 위한 수직형 발광 다이오드 및 그 제조방법에 관한 것으로, 도전성 지지층, 상기 도전성 지지층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층, 상기 p형 전극 측벽에서 누설되는 전류를 방지하기 위해서 상기 도전성 지지층과 상기 p형 전극의 사이 인접부에 형성된 패시베이션층 및 상기 p형 반도체층 상의 일부분에 형성된 n형 전극을 포함하는 것을 특징으로 한다.
나아가, 수직형 발광 다이오드 제조방법은 먼저, 기판 상에 n형 반도체층, 활성층 및 반도체층을 형성하는 1단계, 상기 p형 반도체층 상에 금속물질로 이루어진 p형 전극을 형성하는 2단계, 상기 p형 전극 상에 도전성 지지층을 접합시킨 후, 상기 기판을 제거하는 3단계, 상기 기판을 제거하여 노출된 n형 반도체층부터 상기 p형 전극까지 측벽을 수직방향으로 메사 식각하는 4단계, 상기 메사 식각하여 노출된 p형 전극 및 상기 도전성 지지층 사이 인접부에 패시베이션층을 형성하는 5단계 및 상기 n형 반도체층 상에 n형 전극을 형성하는 6단계를 포함하는 것을 특징으로 한다.The present invention relates to a vertical type light emitting diode for improving leakage current characteristics and a method of manufacturing the same. The vertical type light emitting diode includes a conductive supporting layer, a p-type electrode formed on the conductive supporting layer, a p-type semiconductor layer formed on the p- An active layer formed on the semiconductor layer, an n-type semiconductor layer formed on the active layer, a passivation layer formed on the adjacent portion between the conductive support layer and the p-type electrode to prevent current leakage from the p- And an n-type electrode formed on a part of the semiconductor layer.
Further, a method of manufacturing a vertical type light emitting diode includes a first step of forming an n-type semiconductor layer, an active layer and a semiconductor layer on a substrate, a second step of forming a p-type electrode made of a metal material on the p- a step of removing the substrate after the step of bonding the conductive supporting layer to the p-type electrode, and a step of removing the substrate to perform the mesa etching in the vertical direction from the exposed n-type semiconductor layer to the p-type electrode, Forming a passivation layer on the exposed portion of the p-type electrode and the conductive support layer; and (6) forming an n-type electrode on the n-type semiconductor layer.
Description
본 발명은 수직형 발광 다이오드 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 수직형 발광 다이오드 측벽에 패시베이션(Passivation)층을 형성함으로써 다이오드 층 사이의 간섭 및 누설 전류의 방출을 방지하는 수직형 발광 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a vertical type light emitting diode and a method of manufacturing the same. More particularly, the present invention relates to a vertical type light emitting diode for preventing interference between diode layers and leakage current by forming a passivation layer on a side wall of a vertical type light emitting diode And a manufacturing method thereof.
발광 다이오드는 전류를 빛으로 변환시키는 반도체 소자로서, 전자 · 통신 · 조명 기기를 비롯한 장치의 이미지 표시 광원으로 이용되고 있으며 발광 다이오드 소자의 형태는 전극 구조를 기준으로 수평형과 수직형으로 구분된다.A light emitting diode is a semiconductor device that converts current into light, and is used as an image display light source of devices including electronic, communication, and lighting devices. The shape of the light emitting diode device is divided into a horizontal type and a vertical type based on the electrode structure.
수직 구조의 발광 다이오드의 경우 수평 구조의 발광 다이오드에 비해 열 방출 효과 및 전류확산 효과가 뛰어나, 고출력을 필요로 하는 발광 다이오드에 적용되고 있다. 이는 일반적으로 GaN(질화갈륨) 기반의 청색 발광 다이오드의 경우 기판에 CVD(Chemical Vapor Deposition) 등의 장비를 이용하여 GaN(질화갈륨) 기반의 발광 다이오드 구조의 박막을 성장한 다음, 웨이퍼 본딩(Wafer Bonding), 광 절연막 제거(Laser Lift-Off) 공정 등을 이용하여 열 방출 특성이 우수한 지지층(Support) 기판으로 박막을 성장시킨다. GaAs(갈륨아세나이드) 기반의 적색 발광 다이오드의 경우에도 GaAs(갈륨아세나이드) 기판 상에 발광 다이오드 구조의 박막을 성장한 다음, 웨이퍼 본딩(Wafer Bonding), 그린딩(Grinding) and 습식 식각(Wet Etching) 등의 공정을 이용하여 지지층(Support) 기판에 박막을 성장시킨다. 그 다음 포토리소그래피 공정(Photolithography), 건식 식각(Dry Etching) 공정으로 반도체 박막 전체를 단위소자로 구분(Isolation)하게 된다. 이러한 일련의 반도체 공정으로 제작된 수직 구조의 발광 다이오드 구조는 일반적으로 열 방출 통로와 전극의 역할을 수행하는 하부 지지층(Supporter), 상기 지지층(Supporter)과 상부 구조를 연결하는 접합층, p형 전극, 반사막, p형 반도체, 활성층, n형 반도체 및 n형 전극으로 이루어진다.The vertical structure light emitting diodes are superior to horizontal light emitting diodes in terms of heat emission effect and current diffusion effect, and are applied to light emitting diodes requiring high output. In general, in the case of a blue light emitting diode based on GaN (gallium nitride), a thin film of GaN (gallium nitride) based light emitting diode structure is grown on a substrate by using CVD (Chemical Vapor Deposition) ) And a laser lift-off process, the thin film is grown on a support substrate having excellent heat radiation characteristics. In the case of GaAs (gallium arsenide) -based red light emitting diodes, a thin film of a light emitting diode structure is grown on a GaAs substrate, and wafer bonding, ) Is used to grow a thin film on a support substrate. Then, photolithography and dry etching are performed to isolate the entire semiconductor thin film as a unit device. The vertical structure of the light emitting diode structure fabricated by such a series of semiconductor processes generally includes a lower support layer serving as a heat emission path and an electrode, a bonding layer connecting the supporter and the upper structure, a p- , A reflective film, a p-type semiconductor, an active layer, an n-type semiconductor, and an n-type electrode.
그러나, 수직형 발광 다이오드는 증착 공정 후, 단위 소자 분리 공정(Isolation)에서 활성영역이 노출되며 누설전류의 발생 가능성이 커져, 이로 인해 다이오드의 효율이 저하되는 문제가 있다.However, in the vertical type light emitting diode, there is a problem that the active region is exposed in the unit element isolation process after the vapor deposition process and the possibility of leakage current is increased, thereby reducing the efficiency of the diode.
한국 등록특허 10-1018280호 '수직구조 발광다이오드 및 그 제조방법'의 수직구조 발광다이오드는, 실리콘 기판, 상기 실리콘 기판 상에 형성된 p형 전극, 상기 p형 전극 상부의 양단에 형성된 패시베이션(Passivation)층, 상기 패시베이션층 사이 공간의 p형 전극 상에 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 증착되어 형성된 발광부, 및 상기 n형 반도체층 상의 일부분에 형성된 n형 전극으로 구성되어 있다.A vertically-structured light emitting diode of a vertical structure light emitting diode and a method of manufacturing the same includes a silicon substrate, a p-type electrode formed on the silicon substrate, a passivation layer formed on both ends of the p- A light emitting portion formed by sequentially depositing an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a p-type electrode in a space between the passivation layers, and an n-type electrode formed on a part of the n-type semiconductor layer .
또한, 기판 상에 패시베이션층을 증착하는 제1단계, 상기 패시베이션층을 포토리소그래피 공정으로 패터닝하여 상기 기판의 양단에만 형성하는 제2단계, 상기 패시베이션층 사이 공간에 언도프(Undope)된 n형 반도체층, n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 증착하여 발광부를 형성하는 제3단계, 상기 p형 반도체층과 상기 패시베이션층의 양단에 인접하게 금속물질을 복수 개의 층으로 증착하여 p형 전극을 형성하는 제4단계, 상기 p형 전극 상에 실리콘 기판을 접합시킨 루, 레이저 리프트 오프(Laser Lift-Off) 공정을 이용해 상기 기판을 제거하는 제5단계, 상기 기판을 제거함으로써 노출된 상기 언도프(Undope)된 n형 반도체층을 제거하는 제6단계 및 상기 발광부의 n형 반도체층 상에 n형 전극을 형성하는 제7단계를 포함한다.A first step of depositing a passivation layer on a substrate; a second step of patterning the passivation layer by photolithography to form the passivation layer on both ends of the substrate; a step of forming an n- Forming a light emitting portion by sequentially depositing a p-type semiconductor layer, an n-type semiconductor layer, an active layer, and a p-type semiconductor layer; depositing a plurality of layers of a metal material adjacent to both ends of the p- A fifth step of removing the substrate using a laser lift-off process in which a silicon substrate is bonded to the p-type electrode, a fifth step of removing the substrate, A sixth step of removing the undoped n-type semiconductor layer, and a seventh step of forming an n-type electrode on the n-type semiconductor layer of the light emitting portion.
종래의 패시베이션(절연물질)층은 발광 다이오드 소자의 누설전류를 최대한 줄임으로써 외부양자효율을 개선을 위한 것으로 다이오드 소자의 측벽부 전체에 형성된다. 또한, 기판 상에 패시베이션층을 먼저 증착 후, 상기 발광부, p형 전극, 기판 제거, n형 전극을 형성해야 하므로 공정상의 번거로움이 있고 패시베이션층의 증착 후 이루어지는 단위 소자 분리 공정(Isolation) 중에 생기는 오염으로 인한 누설전류 발생 및 제조 원가가 상승하는 문제점이 있다.The conventional passivation (insulating material) layer is formed on the entire sidewall portion of the diode element for minimizing the leakage current of the light emitting diode element to improve the external quantum efficiency. In addition, since the passivation layer is first deposited on the substrate, the light emitting portion, the p-type electrode, the substrate removed, and the n-type electrode must be formed, which is a complicated process, and during the unit element isolation process after deposition of the passivation layer There is a problem that leak current occurs due to contamination and manufacturing cost increases.
따라서, 누설 전류를 효율적이고 간단한 방법으로 차단할 수 있는 기술이 요구되어 왔다.Therefore, there is a demand for a technique capable of blocking the leakage current by an efficient and simple method.
본 발명은 위에서 서술한 문제점을 해결하기 위한 것으로, 패시베이션층의 증착 후, 단위 소자 분리 공정(Isolation) 과정 중에 생기는 측벽 노출부의 오염으로 인한, 다이오드 층 사이의 간섭 및 누설 전류의 방출을 방지하는 수직형 발광 다이오드 및 그 제조방법을 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems described above and it is an object of the present invention to provide a method of manufacturing a semiconductor device, Type light emitting diode and a method of manufacturing the same.
상기와 같은 목적을 달성하기 위하여, 본 발명인 수직형 발광 다이오드는 도전성 지지층, 상기 도전성 지지층 상에 형성된 p형 전극, 상기 p형 전극 상에 형성된 p형 반도체층, 상기 p형 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 n형 반도체층, 상기 도전성 지지층과 상기 p형 전극 사이 인접부에 형성된 패시베이션층 및 상기 n형 반도체층 상의 일부분에 형성된 n형 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, a vertical type light emitting diode according to the present invention includes a conductive support layer, a p-type electrode formed on the conductive support layer, a p-type semiconductor layer formed on the p-type electrode, An n-type semiconductor layer formed on the active layer, a passivation layer formed between the conductive support layer and the p-type electrode, and an n-type electrode formed on a portion of the n-type semiconductor layer.
또한, 본 발명은 기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 형성하는 1단계, 상기 p형 반도체층 상에 금속물질로 이루어진 p형 전극을 형성하는 2단계, 상기 p형 전극 상에 도전성 지지층을 접합시킨 후, 상기 기판을 제거하는 3단계, 상기 기판을 제거하여 노출된 n형 반도체층부터 상기 p형 전극까지 측벽을 수직방향으로 메사 식각하는 4단계, 상기 메사 식각하여 노출된 p형 전극 및 상기 도전성 지지층 사이 인접부에 패시베이션층을 형성하는 5단계 및 상기 n형 반도체층 상에 n형 전극을 형성하는 6단계로 이루어지는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing a semiconductor device, comprising: a first step of forming an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a substrate, two steps of forming a p- Removing the substrate, removing the substrate, and performing a mesa etching in a vertical direction from the exposed n-type semiconductor layer to the p-type electrode in four steps; a fifth step of forming a passivation layer in the vicinity of the p-type electrode and the conductive support layer, and a sixth step of forming an n-type electrode on the n-type semiconductor layer.
이상에서 살펴본 바와 같이 본 발명에 의하면, 수직형 발광 다이오드는 메사(Mesa) 공정 후, 식각되어 노출된 p형 전극 및 도전성 지지층 사이 인접부에 패시베이션층을 형성함으로써, 상기 p형 전극 측벽에서 전류가 누설되는 것을 방지한다. 또한, 패시베이션층은 p형 반도체층의 측벽, 활성층의 측벽 및 n형 반도체층의 측벽 일부에 형성됨으로써, 다이오드 층 사이의 간섭 및 누설 전류의 방출을 방지하고, 발광 효율의 개선이 가능하다.As described above, according to the present invention, the vertical light emitting diode has a passivation layer formed in the vicinity of the p-type electrode and the conductive supporting layer which are etched and exposed after the mesa process, It prevents leakage. Further, the passivation layer is formed on the sidewalls of the p-type semiconductor layer, the sidewall of the active layer, and a part of the sidewalls of the n-type semiconductor layer, thereby preventing interference between the diode layers and leakage current leakage and improving the luminous efficiency.
또한, 본 발명에 의한 수직형 발광 다이오드는 단위 소자 분리 공정(Isolation) 이전에 메사공정을 거쳐 패시베이션(절연물질)층을 p형 반도체층의 측벽, 활성층의 측벽 및 n형 반도체층의 측벽 일부에만 형성함으로써, 공정과정을 간략화하고 광 절연막 제거(Laser Lift-Off)와 같은 단위 소자 분리 공정(Isolation) 이후 패시베이션(절연물질)층의 증착 시 발생하는 누설전류 차단의 효율도 감소 문제 및 제조 원가 상승 문제를 해결한다.
In the vertical type light emitting diode according to the present invention, the passivation (insulating material) layer is formed only on the sidewall of the p-type semiconductor layer, the sidewall of the active layer, and a part of the sidewall of the n-type semiconductor layer through the mesa process before the isolation process (Isolation material) layer after the isolation of a unit device such as a laser lift-off, the efficiency of the leakage current interruption caused by the deposition of the passivation layer Solve the problem.
도 1은 종래의 전류가 누설되는 수직형 발광 다이오드를 나타내는 단면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시 예에 따른 수직형 발광 다이오드의 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view showing a conventional vertical light emitting diode in which a current is leaked.
2A to 2F are cross-sectional views illustrating a method of fabricating a vertical LED according to an exemplary embodiment of the present invention.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 재현할 수 있도록 상세히 기술하도록 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.
도 1은 종래의 전류가 누설되는 수직형 발광 다이오드를 나타내는 단면도이다.1 is a cross-sectional view showing a conventional vertical light emitting diode in which a current is leaked.
도 1에 도시된 바와 같이 종래의 수직형 발광 다이오드(200)는 도전성 지지층(110), 상기 도전성 지지층(110) 상에 형성된 p형 전극(120), 상기 p형 전극 상부에 p형 반도체층(130), 활성층(140) 및 n형 반도체층(150)이 순차적으로 증착되어 있고, 상기 n형 반도체층 상의 일부분에 n형 전극이 형성되어 있다.1, a conventional vertical
종래의 수직형 발광 다이오드는 절연물질로 이루어진 패시베이션층(160)이 형성되어 있지 않으므로 p형 전극(120)의 측면을 통해 화살표 방향으로 전류가 누설된다.In the conventional vertical light emitting diode, since the
도 2는 본 발명의 일 실시 예에 따른 수직형 발광 다이오드의 제조방법의 순서를 나타내는 단면도이다.2 is a cross-sectional view showing a procedure of a method of manufacturing a vertical type LED according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 기판(190)을 마련하여 그 위에 순차적으로 n형 반도체층(150), 활성층(140) 및 p형 반도체층(130)을 성장시킨다. n형 반도체층(150), 활성층(140) 및 p형 반도체층(130)은 GaN(질화갈륨), GaAs(갈륨아세나이드)과 같이 AlxlnyGa(1-x-y)N 조성식(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성되며, CVD(Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy)와 같은 증착 공정을 통해 성장되는 것이 바람직하나, 본 발명은 이에 한정되지 않고 공지된 모든 증착 공정에 적용 가능하다.2A, an n-
다음으로, 도 2b에 도시된 바와 같이, 상기 p형 반도체층(130) 상에 p형 전극(120)을 형성한다. p형 전극(120)은 니켈, 백금, 은 및 금 중 선택된 어느 하나 이상의 금속 물질이 복수 개의 층으로 증착된 구조이다. 또한, p형 전극(120)은 다이오드 전압이 빠르게 전달되도록 돕는 오믹컨텍(Ohmic Contact)층과 반도체층에서 발생하는 빛이 효과적으로 발산될 수 있도록 돕는 반사층을 포함하여 구성된다.Next, as shown in FIG. 2B, a p-
도 2c에 도시된 바와 같이, 상기 p형 전극(120) 상에 도전성 지지층(110)을 접합시킨 후, 기판을 제거한다. 도전성 지지층(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, Al, TiN, Cu, Ni, W 및 Mo 계의 금속 중 어느 하나 이상을 포함하는 금속 또는 금속 합금으로 이루어진다.As shown in FIG. 2C, after the
도 2d에 도시된 바와 같이(도 2c의 구조를 뒤집어서 도시), 상기 기판(180)을 제거 후 노출된 n형 반도체층(150)부터 상기 p형 전극(120)까지 측벽을 메사 식각한다. 메사(Mesa) 식각은 먼저 n형 반도체층 상에 포토레지스트를 도포한 후, 패시베이션층(160)을 형성하기 위한 패턴이 형성되도록 도포된 포토레지스트를 패터닝한다. 그 후 패터닝된 포토레지스트를 마스크로 n형 반도체층(150), 활성층(140), p형 반도체층(130), 도전성 지지층(110)의 일부를 식각하고 포토레지스트 패턴을 제거한다.2D, the
본 발명의 실시 예에서 메사(Mesa) 공정에서의 식각 방법으로는 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etcher) 식각 방법을 이용하는 것이 바람직하나, 패턴을 형성하기 위한 다른 식각 방법이 이용될 수도 있다.In the embodiment of the present invention, the etching method in the mesa process is preferably an ICP-RIE (Inductively Coupled Plasma Reactive Ion Etcher) etching method, but another etching method for forming the pattern may be used.
도 2e에 도시된 바와 같이, 메사 식각되어 노출된 상기 p형 전극(120)과 상기 도전성 지지층(110) 사이 인접부에는 상기 p형 전극 측벽에서 누설되는 전류를 방지하기 위한 패시베이션층(160)이 형성된다. 패시베이션층(160)은 p형 전극(120)의 측벽에서 누설 가능한 전류를 차단함으로써 층 사이의 간섭 및 발광 효율을 개선한다.As shown in FIG. 2E, a
또한, 패시베이션층(160)은 누설되는 전류의 흐름을 차단하기 위해 상기 p형 반도체층(130)의 측벽, 상기 활성층(140)의 측벽 및 상기 n형 반도체층(150)의 측벽 일부에도 형성된다. The
상기 패시베이션층(160)은 실리콘 산화물(SiOх), 실리콘 질화물(SiNх), 이산화티타늄(TiO2) 및 탄탈륨 산화막(TaхOy) 중 선택된 어느 하나 이상의 절연물질로 이루어지고 상기 p형 전극(120)과 상기 도전성 지지층(110) 사이 인접부, 상기 p형 반도체층(130)의 측벽, 상기 활성층(140)의 측벽 및 상기 n형 반도체층(150)의 측벽 일부에 형성되도록 포토리소그래피 공정 및 식각 공정을 이용한다.
The
도 2f에 도시된 바와 같이, 상기 n형 반도체층(150)을 임프린트로 패턴층을 형성하여 상기 n형 반도체층(150)의 광추출 효율을 증가시킨다. 임프린트는 패턴층은 임프린트용 스탬프로 가압하고, 가열 또는 빛 조사 중 어느 하나 이상의 방법으로 상기 n형 반도체층(150)을 경화하여 패턴층을 형성한다. 패턴층을 형성한 후에는 상기 n형 반도체층(150) 상의 임프린트용 스탬프를 제거하고 상기 n형 반도체층(150) 상에 n형 전극(170)을 형성한다.As shown in FIG. 2F, a pattern layer is formed by imprinting the n-
상기 n형 전극(170)은 상기 n형 반도체층(150) 상의 일부분에 형성되며 p형 전극(120)과 전기적으로 절연되도록 형성된다. 본 발명의 실시 예에서는, 포토리소그래피 공정으로 n형 전극(170)을 형성하기 위한 영역을 노출하는 마스크 패턴을 형성한 후, 마스크 패턴에 노출된 영역에 금속을 증착하고, 마스크 패턴을 제거함으로써 n형 전극(170)을 형성한다.The n-
n형 전극(170)을 형성하는 방법은, 포토리소그래피 공정이 바람직하나 이에 한정하지는 않는다. 또한, n형 전극(170)을 형성하는 금속은 증착 공정으로 형성되는 것이 바람직하며, 금속은 오믹(Ohmic) 금속으로서 Cr, Ti, Al 또는 Au 중 어느 하나인 것이 바람직하다.The method of forming the n-
본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The terms used throughout the specification of the present invention have been defined in consideration of the functions of the embodiments of the present invention and can be sufficiently modified according to the intentions and customs of the user or operator. It should be based on the contents of.
본 발명은 첨부된 도면에 의해 참조 되는 바람직한 실시 예를 중심으로 기술되었지만, 이러한 기재로부터 후술하는 특허청구범위에 의해 포괄되는 범위 내에서 본 발명의 범주를 벗어남이 없이 다양한 변형이 가능하다는 것은 명백하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. .
100: 본 발명의 실시 예에 따른 수직형 발광 다이오드 단면도
110: 도전성 지지층
120: p형 전극
130: p형 반도체층
140: 활성층
150: n형 반도체층
160: 패시베이션층
170: n형 전극
180: 기판
200: 전류가 누설되는 수직형 발광 다이오드 단면도100: sectional view of a vertical type light emitting diode according to an embodiment of the present invention
110: conductive support layer
120: a p-type electrode
130: a p-type semiconductor layer
140:
150: an n-type semiconductor layer
160: Passivation layer
170: n-type electrode
180: substrate
200: Vertical light emitting diode cross section with current leakage
Claims (8)
상기 도전성 지지층 상에 형성되고, 니켈, 백금, 은 및 금 중 선택된 어느 하나 이상의 금속 물질이 복수 개의 층으로 증착되어 이루어지며, 오믹컨텍층과 반사층을 포함하여 구성된 p형 전극;
상기 p형 전극 상에 형성된 p형 반도체층;
상기 p형 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 n형 반도체층;
상기 p형 전극 측벽에서 누설되는 전류를 방지하기 위해서 상기 p형 전극의 측벽 인접부의 상기 도전성 지지층 상에 부분 형성되되, 상기 p형 반도체층의 측벽, 상기 활성층의 측벽 및 상기 n형 반도체층의 측벽 일부에 형성되며, 실리콘 산화물(SiOх), 실리콘 질화물(SiNх), 이산화티타늄(TiO2) 및 탄탈륨 산화막(TaхOy) 중 선택된 어느 하나 이상의 절연물질로 이루어진 패시베이션층; 및
상기 n형 반도체층 상의 일부분에 형성된 n형 전극;
을 포함하는 수직형 발광 다이오드.A conductive support layer made of a metal or a metal alloy containing at least one of Al, TiN, Cu, Ni, W and Mo based metals;
A p-type electrode formed on the conductive support layer and comprising at least one selected from the group consisting of nickel, platinum, silver and gold deposited as a plurality of layers, the ohmic contact layer and the reflective layer;
A p-type semiconductor layer formed on the p-type electrode;
An active layer formed on the p-type semiconductor layer;
An n-type semiconductor layer formed on the active layer;
Type semiconductor layer, a side wall of the active layer, and a side wall of the n-type semiconductor layer, the side wall of the active layer, and the side wall of the n- is formed in part, silicon oxide (SiO х), silicon nitride (SiN х), titanium dioxide (TiO 2) and tantalum oxide passivation layer consisting of any one or more selected ones of the insulating material (Ta х O y); And
An n-type electrode formed on a portion of the n-type semiconductor layer;
And a vertical light emitting diode.
상기 p형 반도체층 상에 금속물질로 이루어진 p형 전극을 형성하는 2단계;
상기 p형 전극 상에 도전성 지지층을 접합시킨 후, 상기 기판을 제거하는 3단계;
상기 기판을 제거하여 노출된 n형 반도체층부터 상기 p형 전극까지 측벽을 수직방향으로 메사 식각하는 4단계;
상기 메사 식각하여 노출된 p형 전극 및 상기 p형 전극 측벽 인접부의 상기 도전성 지지층 상에 부분 형성되되, 상기 p형 반도체층의 측벽, 상기 활성층의 측벽 및 상기 n형 반도체층의 측벽 일부에 패시베이션층을 형성하는 5단계; 및
상기 n형 반도체층 상에 n형 전극을 형성하고, 상기 n형 반도체층을 임프린트로 패턴층을 형성하여 상기 n형 반도체층의 광추출 효율을 증가시키는 6단계;
로 이루어지는 수직형 발광 다이오드 제조방법.A first step of forming an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a substrate;
A second step of forming a p-type electrode made of a metal material on the p-type semiconductor layer;
A third step of bonding the conductive support layer to the p-type electrode and then removing the substrate;
Removing the substrate and etching the sidewalls in a vertical direction from the exposed n-type semiconductor layer to the p-type electrode;
Type semiconductor layer, a part of the sidewall of the active layer and a part of a side wall of the n-type semiconductor layer are formed on the conductive support layer of the p-type electrode exposed by the mesa etching and the conductive support layer of the p- 5; And
6) forming an n-type electrode on the n-type semiconductor layer and forming a pattern layer on the n-type semiconductor layer by imprinting to increase light extraction efficiency of the n-type semiconductor layer;
And a light emitting diode (LED).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110139021A KR101411375B1 (en) | 2011-12-21 | 2011-12-21 | Vertical Light Emitting Diode and Method of Manufacturing for the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110139021A KR101411375B1 (en) | 2011-12-21 | 2011-12-21 | Vertical Light Emitting Diode and Method of Manufacturing for the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130071675A KR20130071675A (en) | 2013-07-01 |
| KR101411375B1 true KR101411375B1 (en) | 2014-06-26 |
Family
ID=48986607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110139021A KR101411375B1 (en) | 2011-12-21 | 2011-12-21 | Vertical Light Emitting Diode and Method of Manufacturing for the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101411375B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102181381B1 (en) * | 2013-08-05 | 2020-11-20 | 엘지이노텍 주식회사 | Light emitting device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090034590A (en) * | 2007-10-04 | 2009-04-08 | 엘지전자 주식회사 | Light emitting device having vertical topology |
| KR20090057713A (en) * | 2007-12-03 | 2009-06-08 | 엘지전자 주식회사 | Light emitting device having vertical topology and method for manufacturing the same |
| KR20100051933A (en) * | 2008-11-10 | 2010-05-19 | 전자부품연구원 | Vertical light emitting diode and manufacturing method of the same |
-
2011
- 2011-12-21 KR KR1020110139021A patent/KR101411375B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090034590A (en) * | 2007-10-04 | 2009-04-08 | 엘지전자 주식회사 | Light emitting device having vertical topology |
| KR20090057713A (en) * | 2007-12-03 | 2009-06-08 | 엘지전자 주식회사 | Light emitting device having vertical topology and method for manufacturing the same |
| KR20100051933A (en) * | 2008-11-10 | 2010-05-19 | 전자부품연구원 | Vertical light emitting diode and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130071675A (en) | 2013-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422075B (en) | A method for forming a filp chip structure of semiconductor optoelectronic device and fabricated thereof | |
| JP4699258B2 (en) | Flip chip light emitting diode and manufacturing method thereof | |
| US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
| KR100609118B1 (en) | Flip chip light emitting diode and method of manufactureing the same | |
| KR101537330B1 (en) | Method of manufacturing nitride semiconductor light emitting device | |
| TWI420698B (en) | Method for manufacturing semiconductor light emitting device | |
| US20110001120A1 (en) | Semiconductor light-emitting device with double-sided passivation | |
| US20140051197A1 (en) | Method for fabricating a vertical light emitting diode (vled) die having epitaxial structure with protective layer | |
| US20150311400A1 (en) | Light-emitting device | |
| KR101008268B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
| KR101018280B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
| US9711679B2 (en) | Front-side emitting mid-infrared light emitting diode fabrication methods | |
| KR101239852B1 (en) | GaN compound semiconductor light emitting element | |
| KR101411375B1 (en) | Vertical Light Emitting Diode and Method of Manufacturing for the Same | |
| KR102426781B1 (en) | Semiconductor device and light emitting module having thereof | |
| KR20020084710A (en) | GaN-Based Light Emitting Diode and Fabrication Method thereof | |
| KR100684455B1 (en) | Method for forming light emitting diode | |
| US20140151630A1 (en) | Protection for the epitaxial structure of metal devices | |
| KR20160086603A (en) | Light emitting device | |
| KR100679271B1 (en) | Luminous element and method of manufacturing thereof | |
| TW202013766A (en) | Semiconductor devices and manufacturing methods thereof | |
| JP2011138836A (en) | Manufacturing method for light-emitting element | |
| KR101186682B1 (en) | Light emitting chips arrayed and method for manufacturing the same | |
| KR102051477B1 (en) | Method of manufacturing semiconductor light emitting device | |
| KR100823089B1 (en) | Method of fabricating light emitting diode having wavelength converting layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170516 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180604 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190603 Year of fee payment: 6 |