KR101018280B1 - Vertical Light Emitting Diode and manufacturing method of the same - Google Patents
Vertical Light Emitting Diode and manufacturing method of the same Download PDFInfo
- Publication number
- KR101018280B1 KR101018280B1 KR1020080110737A KR20080110737A KR101018280B1 KR 101018280 B1 KR101018280 B1 KR 101018280B1 KR 1020080110737 A KR1020080110737 A KR 1020080110737A KR 20080110737 A KR20080110737 A KR 20080110737A KR 101018280 B1 KR101018280 B1 KR 101018280B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- type semiconductor
- semiconductor layer
- layer
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 발광다이오드에 관한 것으로, 보다 자세하게는 발광부을 형성하기 전에 기판의 양단에 패시베이션층을 먼저 형성함으로써 발광부이 식각 등의 공정에 의해 손상되는 것을 방지하고 칩의 발광효율과 생산수율을 높일 수 있는 수직구조 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, by forming a passivation layer at both ends of a substrate before forming the light emitting portion, it is possible to prevent the light emitting portion from being damaged by an etching process and to improve the light emitting efficiency and production yield of the chip. The present invention relates to a vertical structure light emitting diode and a method of manufacturing the same.
본 발명의 수직구조 발광다이오드 및 그 제조방법은 실리콘 기판; 상기 실리콘 기판 상에 형성된 p형 전극; 상기 p형 전극 상부의 양단에 형성된 패시베이션층; 상기 패시베이션층 사이 공간의 p형 전극 상에 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 증착되어 형성된 발광부; 및 상기 n형 반도체층 상의 일부분에 형성된 n형 전극을 포함함에 기술적 특징이 있다.Vertical structure light emitting diode of the present invention and a manufacturing method thereof; A p-type electrode formed on the silicon substrate; A passivation layer formed at both ends of the upper portion of the p-type electrode; A light emitting part formed by sequentially depositing an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a p-type electrode in a space between the passivation layers; And an n-type electrode formed on a portion of the n-type semiconductor layer.
수직구조, 발광다이오드, 패시베이션층 Vertical structure, light emitting diodes, passivation layer
Description
본 발명은 발광다이오드에 관한 것으로, 보다 자세하게는 발광부을 형성하기 전에 기판의 양단에 패시베이션층을 먼저 형성함으로써 발광부이 식각 등의 공정에 의해 손상되는 것을 방지하고 칩의 발광효율과 생산수율을 높일 수 있는 수직구조 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, by forming a passivation layer at both ends of a substrate before forming the light emitting portion, it is possible to prevent the light emitting portion from being damaged by an etching process and to improve the light emitting efficiency and production yield of the chip. The present invention relates to a vertical light emitting diode and a method of manufacturing the same.
발광다이오드(Light Emitting Diode, LED)는 전기에너지를 빛에너지로 변환시켜주는 반도체 발광 소자로써, 화합물 반도체 단자에 전류를 흘려서 p-n접합 부근 또는 활성층에서 전자와 홀의 결합에 의해 빛을 방출하는 소자이다.A light emitting diode (LED) is a semiconductor light emitting device that converts electrical energy into light energy, and emits light by flowing current through a compound semiconductor terminal and combining light with electrons and holes in a p-n junction or in an active layer.
발광다이오드는 화합물 반도체의 조성비를 조절함으로써 다양한 색상 구현이 가능하며, 광변환효율이 높아 소비전력이 낮고, 수명이 1만~5만 시간에 이르며 점등 및 소등시 응답속도가 빠르다. 또한, 점광원으로 다양한 형태로 집적화시킬 수 있고, 작은 사이즈로 만들 수 있어 정교한 디자인이 가능하며 환경친화적이라는 특 성이 있어 차세대 조명용 광원으로 평가받고 있다. 현재 발광다이오드는 대형 옥외 전광판, 액정 디스플레이의 백라이트 등으로 응용 범위를 넓혀가고 있는 실정이다. The light emitting diode can realize various colors by adjusting the composition ratio of the compound semiconductor. The light conversion efficiency is low, the power consumption is low, and the lifespan reaches 10,000 to 50,000 hours, and the response time when the light is turned on and off is fast. In addition, it can be integrated in various forms as a point light source, and can be made in a small size, so that it is possible to design elaborately and be environmentally friendly. Currently, light emitting diodes are expanding their application range to large outdoor billboards and backlights of liquid crystal displays.
발광다이오드는 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 것이 주류를 이루고 있다. 질화갈륨 화합물 반도체(GaN)는 높은 열적 안정성과 폭넓은 밴드갭을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.The light emitting diodes are mainly made of III-V compound semiconductors. Since gallium nitride compound semiconductor (GaN) has high thermal stability and wide band gap, it has attracted much attention in the development of high power electronic component devices including LEDs.
도 1에는 종래의 수직형 발광 소자의 일반적인 구조가 도시되어 있다.1 shows a general structure of a conventional vertical light emitting device.
도 1을 참조하면, 종래의 수직형 발광 소자는, 금속 또는 실리콘 지지층(10) 상에, p형 전극(60), p형 반도체층(20), 활성층(30) 및 n형 반도체층(40)이 순차적으로 적층되어 있고, n형 반도체층(40)의 표면 일부분에 n형 전극(70)이 전기적으로 접촉되어 있는 구조를 가지고 있다. 그리고, 측벽을 통해 전류가 누설되는 것을 방지하기 위해 발광 소자의 측벽에 절연물질로 이루어진 패시베이션층(50)을 형성한다.Referring to FIG. 1, a conventional vertical light emitting device includes a p-
p형 전극(60)과 n형 전극(70) 사이에 전압을 인가하면, n형 전극(70)으로부터 n형 반도체층(40)으로 전자가 주입되고, p형 전극(60)으로부터 p형 반도체층(20)으로 정공이 주입된다. 전자와 정공은 활성층(30)에서 만나 재결합하면서 광이 발생되고, 발생된 광은 n형 반도체층(40)을 통과하여 그 표면을 통해 외부로 방출된다.When a voltage is applied between the p-
종래의 공정에서는 사파이어 기판 상에 LPE, MBE, MOVPE 등의 방법을 이용하여 도핑되지 않는 질화갈륨(GaN)층을 에피탁시 성장시키고, 순차적으로 n형 반도체층(40), 활성층(30) 및 p형 반도체층(20)을 적층한 후, 포토리소그래피 공정을 이 용하여 성장된 층들을 건식식각 또는 습식 식각하여 트랜치를 형성한다.In a conventional process, an undoped gallium nitride (GaN) layer is epitaxially grown on a sapphire substrate using a method such as LPE, MBE, MOVPE, and the like to sequentially n-type semiconductor layer 40,
이러한 식각 공정 때문에 식각된 절단면의 각 층들은 심각한 격자 손상을 일으키게 되는 문제점이 있으며, 수차례의 포트리소그래피 공정 및 식각 공정을 거치게 되므로 공정 비용도 많이 들고 이로 인해 생산수율도 감소하였다. 또한, 이러한 문제를 해결하기 위하여 공정중에 열처리 공정을 실시하기도 하나 이 방법으로 모든 격자 손상을 회복시킬 수는 없었다.Due to such an etching process, each layer of the etched cutting surface causes serious lattice damage, and is subjected to several photolithography and etching processes, resulting in a high process cost and a reduction in production yield. In addition, in order to solve this problem, a heat treatment process may be performed during the process, but not all of the lattice damages can be recovered by this method.
또한, 종래의 공정에서는 여러 프로세스를 거친 후 실리콘 기판과 본딩을 하는데, 이때 사파이어 기판에 성장된 각 층들은 수 마이크로미터 두께의 단차를 갖는 구조를 형성하게 되어 있으므로 본딩때 적합한 본딩 조건을 사용하더라고 웨이퍼 레벨에서는 본딩이 잘 이루어지지 않는 부분들이 발생하는 문제점이 있었다. 이러한 결과로 인하여 사파이어 기판을 레이저로 떼어내는 레이저 리프트 오프(Laser Lift-off, LLO) 공정을 실시하고나면 웨이퍼 안에서의 칩 수율이 현저히 떨어지게 된다. 또한, 웨이퍼-웨이퍼(wafer to wafer)간의 공정 수율도 매우 불규칙해서 생산이 잘 되지 못하는 단점이 있다.In addition, in the conventional process, the silicon substrate is bonded after undergoing various processes. At this time, each layer grown on the sapphire substrate forms a structure having a step of several micrometers in thickness. At the level, there were problems in that portions where bonding was not made well. As a result, the chip yield in the wafer is remarkably degraded after the laser lift-off (LLO) process of removing the sapphire substrate with a laser. In addition, the process yield between wafer-wafer (wafer to wafer) is also very irregular, there is a disadvantage that the production is not good.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 발광부을 형성하기 전에 기판의 양단에 패시베이션층을 먼저 형성함으로써 발광부의 격자결함을 방지하고, 외부양자효율을 증가시켜 높은 발광효율을 얻을 수 있으며, 제조공정이 간단한 수직구조 발광다이오드 및 그 제조방법을 제공함에 그 목적이 있다.The present invention devised to solve the problems of the prior art as described above to form a passivation layer on both ends of the substrate before forming the light emitting portion to prevent the lattice defects of the light emitting portion, to increase the external quantum efficiency to obtain a high luminous efficiency The purpose of the present invention is to provide a vertical structure light emitting diode and a method of manufacturing the same.
또한, 본 발명은 금속막이 발광부 전면에 넓게 형성되어 칩 본딩시 보다 원활하게 웨이퍼 레벨에서의 본딩이 일어날 수 있도록 하여 발광다이오드의 칩 수율을 향상시킬 수 있는 수직구조 발광다이오드 및 그 제조방법을 제공함에 다른 목적이 있다.In addition, the present invention provides a vertical structure light emitting diode and a method of manufacturing the same, which can improve the chip yield of the light emitting diode by a metal film is formed on the entire surface of the light emitting portion so that bonding at the wafer level can occur more smoothly during chip bonding. Has a different purpose.
본 발명의 상기 목적은 실리콘 기판; 상기 실리콘 기판 상에 형성된 p형 전극; 상기 p형 전극 상부의 양단에 형성된 패시베이션층; 상기 패시베이션층 사이 공간의 p형 전극 상에 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 증착되어 형성된 발광부; 및 상기 n형 반도체층 상의 일부분에 형성된 n형 전극을 포함하는 수직구조 발광다이오드에 의해 달성된다.The object of the present invention is a silicon substrate; A p-type electrode formed on the silicon substrate; A passivation layer formed at both ends of the upper portion of the p-type electrode; A light emitting part formed by sequentially depositing an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on a p-type electrode in a space between the passivation layers; And an n-type electrode formed on a portion of the n-type semiconductor layer.
또한, 본 발명의 상기 패시베이션층은 실리콘 산화물(SiOx), 실리콘 질화 물(SiNx), 이산화티타늄(TiO2) 및 탄탈륨 산화막(TaxOy) 중 선택된 어느 하나의 절연물질로 이루어짐이 바람직하다.In addition, the passivation layer of the present invention is preferably made of any one insulating material selected from silicon oxide (SiO x ), silicon nitride (SiN x ), titanium dioxide (TiO 2 ) and tantalum oxide film (Ta x O y ). Do.
또한, 본 발명의 상기 패시베이션층의 두께는 4 내지 20㎛, 너비는 20 내지 500㎛으로 형성됨이 바람직하다.In addition, the passivation layer of the present invention preferably has a thickness of 4 to 20㎛, 20 to 500㎛ width.
또한, 본 발명의 상기 p형 전극은 니켈, 백금, 은 및 금 중 선택된 어느 하나 이상의 금속물질이 복수 개의 층으로 증착되어 이루어지며, 오믹컨택층과 반사막을 포함하여 구성됨이 바람직하다.In addition, the p-type electrode of the present invention is formed by depositing any one or more metal materials selected from nickel, platinum, silver, and gold in a plurality of layers, and preferably comprises an ohmic contact layer and a reflective film.
또한, 본 발명의 상기 발광부는 유기금속 기상증착법, 분자빔 성장법 또는 수소화물 기상증착법으로 형성함이 바람직하다.In addition, the light emitting part of the present invention is preferably formed by the organometallic vapor deposition method, molecular beam growth method or hydride vapor deposition method.
또한, 본 발명의 상기 실리콘 기판은 하이 도핑된 전도성 기판으로 이루어짐이 바람직하다.In addition, the silicon substrate of the present invention is preferably made of a high doped conductive substrate.
또한, 본 발명의 상기 n형 반도체층은 표면에 요철패턴이 형성됨이 바람직하다.In addition, the n-type semiconductor layer of the present invention is preferably formed with a concave-convex pattern on the surface.
또한, 본 발명의 다른 목적은 사파이어 기판 상에 패시베이션층을 증착하는 제1단계; 상기 패시베이션층을 포토리소그래피 공정으로 패터닝하여 상기 사파이어 기판의 양단에만 형성하는 제2단계; 상기 패시베이션층 사이 공간에 언도프된 n형 반도체층, n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 증착하여 발광부를 형성하는 제3단계; 상기 p형 반도체층 상에 금속물질을 복수 개의 층으로 증착하여 p형 전극을 형성하는 제4단계; 상기 p형 전극 상에 실리콘 기판을 접합시킨 후, 레 이저 리프트 오프 공정을 이용해 상기 사파이어 기판을 제거하는 제5단계; 상기 사파이어 기판을 제거함으로써 노출된 상기 언도프된 n형 반도체층을 제거하는 제6단계; 및 상기 발광부의 n형 반도체층 상에 n형 전극을 형성하는 제7단계를 포함하는 수직구조 발광다이오드의 제조방법에 의해 달성된다.In addition, another object of the present invention is a first step of depositing a passivation layer on the sapphire substrate; A second step of patterning the passivation layer by photolithography to form only at both ends of the sapphire substrate; Forming a light emitting part by sequentially depositing an undoped n-type semiconductor layer, an n-type semiconductor layer, an active layer, and a p-type semiconductor layer in a space between the passivation layers; A fourth step of forming a p-type electrode by depositing a plurality of metal materials on the p-type semiconductor layer; Bonding a silicon substrate to the p-type electrode and removing the sapphire substrate using a laser lift-off process; Removing the undoped n-type semiconductor layer by removing the sapphire substrate; And a seventh step of forming an n-type electrode on the n-type semiconductor layer of the light emitting unit.
또한, 본 발명의 상기 제3단계 이후에 상기 발광부의 높이에 맞춰 여분의 상기 패시베이션층을 습식 또는 건식 식각하여 단차를 맞추는 단계를 더 포함함이 바람직하다.In addition, after the third step of the present invention, it is preferable to further include the step of adjusting the step by wet or dry etching the extra passivation layer in accordance with the height of the light emitting portion.
또한, 본 발명의 제4단계의 상기 p형 전극은, 니켈과 금을 순차적으로 증착한 후, 400 내지 900℃의 온도로 열처리하여 오믹컨택층을 형성하는 단계; 상기 오믹컨택층 상에 은을 1000 내지 5000Å의 두께로 증착하여 반사막을 형성하는 단계; 상기 반사막 상에 니켈과 백금을 순차적으로 증착하는 단계; 및 상기 백금 상에 니켈과 금을 순차적으로 증착하는 단계를 포함하여 형성됨이 바람직하다.In addition, the p-type electrode of the fourth step of the present invention, after depositing nickel and gold in sequence, heat treatment at a temperature of 400 to 900 ℃ to form an ohmic contact layer; Depositing silver on the ohmic contact layer to a thickness of 1000 to 5000 kV to form a reflective film; Sequentially depositing nickel and platinum on the reflective film; And depositing nickel and gold sequentially on the platinum.
또한, 본 발명의 상기 니켈, 금, 백금은 10nm 이하의 두께로 증착됨이 바람직하다.In addition, the nickel, gold, platinum of the present invention is preferably deposited to a thickness of less than 10nm.
또한, 본 발명의 상기 금속물질은 일렉트로빔(e-beam)증착, 열증착, 전해도금증착 및 무전해도금증착 중 선택된 어느 하나로 증착됨이 바람직하다.In addition, the metal material of the present invention is preferably deposited by any one selected from the e-beam deposition, thermal deposition, electroplating deposition and electroless plating deposition.
또한, 본 발명의 상기 실리콘 기판은 실리콘 기판을 클리닝하는 단계; 상기 실리콘 기판 상부에 니켈을 증착하는 단계; 및 상기 니켈 상부에 금/주석 합금을 증착하는 단계를 포함하여 형성됨이 바람직하다.In addition, the silicon substrate of the present invention comprises the steps of cleaning the silicon substrate; Depositing nickel on the silicon substrate; And depositing a gold / tin alloy on the nickel.
또한, 본 발명의 상기 제6단계는 플라즈마를 이용한 식각 공정을 이용함이 바람직하다.In addition, the sixth step of the present invention preferably uses an etching process using plasma.
또한, 본 발명의 상기 제6단계는 상기 플라즈마를 이용한 식각 공정으로 n형 반도체층의 표면에 요철패턴을 형성하는 단계를 포함함이 바람직하다.In addition, the sixth step of the present invention preferably comprises the step of forming an uneven pattern on the surface of the n-type semiconductor layer by the etching process using the plasma.
따라서, 본 발명의 수직구조 발광다이오드 및 그 제조방법은 발광부을 형성하기 전에 기판의 양단에 패시베이션층을 먼저 형성함으로써 발광부의 격자결함을 방지하고, 외부양자효율을 증가시켜 칩의 발광효율을 높일 수 있는 현저하고도 유리한 효과가 있다.Therefore, the vertical light emitting diode and the manufacturing method of the present invention can form a passivation layer on both ends of the substrate before forming the light emitting portion, thereby preventing lattice defects of the light emitting portion, and increasing the external quantum efficiency to increase the light emitting efficiency of the chip. That has a significant and beneficial effect.
또한, 본 발명의 수직구조 발광다이오드 및 그 제조방법은 금속막이 발광부 전면에 넓게 형성되어 칩 본딩시 보다 원활하게 웨이퍼 레벨에서의 본딩이 일어날 수 있도록 하여 발광다이오드의 칩 수율을 향상시킬 수 있는 현저하고도 유리한 효과가 있다.In addition, the vertical structure light emitting diode of the present invention and a manufacturing method thereof have a wide metal film formed on the entire surface of the light emitting part so that bonding at the wafer level can be more smoothly performed during chip bonding, thereby improving chip yield of the light emitting diode. And has an advantageous effect.
또한, 본 발명의 수직구조 발광다이오드 및 그 제조방법은 제조공정에서 사용되는 감광막의 갯수를 줄일 수 있어 제조단가를 낮출 수 있으며, 간단한 제조공정으로 칩의 생산수율을 높일 수 있는 현저하고도 유리한 효과가 있다.In addition, the vertical structure light emitting diode of the present invention and its manufacturing method can reduce the number of photoresist film used in the manufacturing process can reduce the manufacturing cost, and a remarkable and advantageous effect that can increase the production yield of the chip by a simple manufacturing process There is.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as being limited to their ordinary or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 수직구조 발광다이오드는 실리콘 기판(300), 패시베이션층(220), 발광부(240), p형 전극(250) 및 n형 전극(260)을 포함한다.The vertical light emitting diode according to the present invention includes a
실리콘 기판(300)은 하이도핑된 전도성 기판을 사용하며, 상부에는 5 내지 10nm 두께의 니켈(Ni)과 주석(Sn)이 30%이하로 함유된 금/주석 합금이 증착되어 있다.The
본 발명의 일 실시예에서는 실리콘 기판(300)을 사용하였으나, 이에 한정되는 것은 아니며 실리콘 기판 대신 GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN, InGaN 등의 다른 이종기판을 사용해도 무방하다.In the exemplary embodiment of the present invention, the
패시베이션층(220)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 이산화티타늄(TiO2) 및 탄탈륨 산화막(TaxOy) 중 선택된 어느 하나의 절연물질로 이루어지며, 실리콘 기판의 양단에 형성되어 발광부을 보호한다. 패시베이션층(220)의 두 께(h)는 4 내지 20㎛, 너비(d)는 20 내지 500㎛으로 형성됨이 바람직하다.The
발광다이오드 소자의 원활한 구동을 위해서는 발광부(240)의 두께가 4㎛ 이상 되어야 한다. 본 발명에서는 패시베이션층(220)의 두께에 따라 발광부(240)의 두께가 결정되므로 패시베이션층의 두께가 얇으면 발광부(240)를 형성할 때 발광부가 패시베이션층을 타고 옆으로 퍼지게 된다. 따라서, 본 발명에서는 패시베이션층(220)을 4㎛ 이상의 두께를 갖도록 형성하는 것이다.In order to smoothly drive the LED, the thickness of the
발광부(240)는 양 쪽의 패시베이션층(220) 사이 공간에 n형 반도체층(242), 활성층(243) 및 p형 반도체층(244)이 순차적으로 증착되어 있으며, 질화물계의 반도체 화합물로 이루어지는 것이 바람직하다.In the
n형 반도체층(242)은 GaN계열의 질화물계 화합물 반도체로써 n-GaN 화합물 반도체를 사용하는 것이 바람직하다. 또한, n형 반도체층(242)은 표면에 요철패턴이 형성될 수도 있는데, 이로 인하여 활성층(243)으로부터 발생된 광을 표면요철 패턴 처리된 계면에서 반사시킬 수 있다.The n-
p형 반도체층(244)은 GaN계열의 질화물계 화합물 반도체로써 p형 도전성 불순물이 도핑된 p-GaN 화합물 반도체를 사용하는 것이 바람직하다.As the p-
활성층(243)은 발광다이오드 소자에 전계를 가했을 때, 전자-정공 쌍의 재결합 등과 같은 캐리어의 재결합에 의하여 빛이 발생되는 물질층으로서 InGaN/GaN의 양자우물(quantum well:QW) 구조로 형성된다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층으로 이용될 수 있다. 또한, 이러한 활성층은 휘도 향상을 위하여 양자우물 구조가 복수로 형성되어 다중 양자우물(multi quantum well:MQW) 구조를 이룰 수도 있다.The
p형 전극(250)은 니켈(Ni), 백금(Pt), 은(Ag), 금(Au) 등의 금속물질이 복수 개의 층으로 증착된 형태이다. p형 전극(250)은 오믹컨택층(253)과 반사막(254)을 포함하며, 실리콘 기판과 주석(Sn)의 확산(diffusion)을 방지하기 위해 반사막(254) 상에 형성되는 니켈(Ni), 백금(Pt)층과, 그 상부에 1㎛ 정도의 두께로 증착되는 금(Au)층을 포함한다.The p-
오믹컨택층(253)은 니켈(Ni)과 금(Au)이 순차적으로 증착되어 형성되는 것이 바람직하다. 이외에도 루테늄/금(Ru/Au), 니켈/금(Ni/Au) 또는 인듐-주석-산화물(indium-tin-oxide, ITO)와 같은 임의의 적절한 재료로 형성할 수도 있다. 이때, 니켈과 금은 10nm 이하의 두께로 증착되는 것이 바람직하다. 또한, 오믹컨택층(253)은 오믹콘택 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리한다.The
반사막(254)은 오믹컨택층(253) 상에 은(Ag)을 1000 내지 5000Å의 두께로 증착하여 형성된다. 반사막(254)은 발광부(240)에서 발생된 빛이 효과적으로 발산될 수 있도록 반사하는 역할을 하며, 은 이외에도 알루미늄(Al)과 같이 높은 반사도를 갖는 물질을 이용할 수도 있다.The
n형 전극(260)은 n형 반도체층(242) 상의 일부 영역에 형성되며, n형 전극으로는 Ti/Al 등의 금속 물질이 사용된다.The n-
도 2 내지 도 17은 본 발명의 일 실시예에 따른 수직구조 발광다이오드 소자의 제조방법을 나타내는 단면도이다.2 to 17 are cross-sectional views illustrating a method of manufacturing a vertical light emitting diode device according to an embodiment of the present invention.
먼저, 도 2를 참조하면, 사파이어 기판(210) 상에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 증착하여 패시베이션층(220)을 형성한다. 이때, 패시베이션층(220)의 두께가 얇으면 발광부(240)를 형성할 때 발광부가 패시베이션층을 타고 옆으로 퍼지게 되므로, 패시베이션층(220)을 4㎛ 이상의 두께를 갖도록 형성하는 것이 바람직하다.First, referring to FIG. 2, the
그리고, 도 3과 같이, 패시베이션층(220)의 좌우 양 끝단에만 패턴이 남도록 감광막(230)을 형성하고, 도 4와 같이, 패터닝된 감광막(230)을 마스크로 삼아 패시베이션층(220)을 포토리소그래피 공정 및 식각공정을 이용하여 사파이어 기판(210)의 좌우 양 끝단에만 잔존하도록 패터닝한다.3, the
그런 다음, 도 5 내지 도 8와 같이, 패터닝된 패시베이션층(220) 사이 공간에 발광부(240)를 형성한다. 우선, 언도프된 n형 반도체층(241)을 성장시킨 후, n형 반도체층(242), 활성층(243), p형 반도체층(244)을 순차적으로 에피택셜 성장시킨다.Then, as shown in FIGS. 5 to 8, the
이때, 유기금속 기상증착법(MOCVD), 분자빔 성장법(MBE), 수소화물 기상증착법(HVPE) 등의 방법을 사용할 수 있다.At this time, methods such as organometallic vapor deposition (MOCVD), molecular beam growth (MBE), hydride vapor deposition (HVPE) and the like can be used.
언도프된 n형 반도체층(241)은 GaN계열의 질화물계 화합물로 이루어지며, 대략 2 내지 3㎛ 정도의 두께로 형성될 수 있다. 또한, n형 반도체층(242)은 n- GaN 화합물 반도체로 이루어지며, 2 내지 3㎛ 정도의 두께로 형성될 수 있고, p형 반도체층(244)은 p-GaN 화합물 반도체로 이루어지며 대략 0.1 내지 0.3㎛ 정도의 두께로 형성될 수 있다. 그리고, 활성층(243)은 대략 0.1 내지 0.2㎛ 정도의 두께로 형 성될 수 있다.The undoped n-
이와 같이, 패시베이션층(220)을 먼저 형성한 후 그 사이 공간에 발광부(240)를 형성하면 발광부(240)의 옆 면이 손상되는 것을 방지할 수 있으며, 추후 p형 전극(250)을 이루는 금속물질을 증착할 때 금속물질이 전체적으로 넓게 형성되어 추후 실리콘 기판과 본딩할 때 본딩이 잘 되로록 하는 장점이 있다.As such, if the
그런 다음 도 9와 같이, 발광부(240)의 높이에 맞춰 여분의 패시베이션층(220)을 습식 또는 건식식각 방법으로 식각하여 단차를 맞추는 과정이 더 포함될 수도 있다.Then, as shown in FIG. 9, the step of etching the
다음으로 도 10과 같이, p형 반도체층(244) 상에 금속물질을 순차적으로 증착하여 p형 전극(250)을 형성한다. 우선, 오믹 컨택을 위하여 니켈(Ni, 251)을 10nm 이하의 두께로 증착한 후, 금(Au, 252)을 10nm 이하의 두께로 증착하여 오믹컨택층(253)을 형성한다. 그리고 나서, 오믹컨택을 좋게 하기 위하여 400 내지 900℃, 바람직하게는 400 내지 600℃의 온도로 열처리한다.Next, as shown in FIG. 10, a metal material is sequentially deposited on the p-
니켈(Ni, 251)과 금(Au, 252)의 두께가 10nm를 넘어가면 발광부에서 발생된 빛이 반사되지 않고, 이들 층에 흡수되게 되므로 10nm 이하의 두께로 형성해야 한다.If the thickness of nickel (Ni, 251) and gold (Au, 252) exceeds 10 nm, the light generated from the light emitting unit is not reflected, and is absorbed by these layers, and thus the thickness of 10 nm or less should be formed.
다음으로 도 11과 같이, 은(Ag)을 1000 내지 5000Å의 두께로 증착하여 반사막(254)층을 형성한다. 그 후, 반사막(254)층 위에 니켈(Ni, 255)과 백금(Pt, 256)을 10nm이하의 두께로 순차적으로 증착하는데, 이는 추후 접합되는 실리콘 기판과 주석(Sn)의 diffusion을 방지하기 위함이다. 마지막으로 백금(Pt, 256) 위에 니 켈(Ni, 257)을 증착한 후 금(Au, 258)을 1㎛ 정도의 두께로 증착함으로써, p형 전극(250)을 완성한다. 여기서 니켈(Ni, 257)은 백금(Pt, 256)층 상에 금(Au, 258)이 잘 증착되도록 하는 접착제 역할을 한다.Next, as illustrated in FIG. 11, silver (Ag) is deposited to a thickness of 1000 to 5000 GPa to form a
p형 전극(250)을 구성하는 각각의 금속물질은 일렉트로빔(e-beam)증착 또는 열증착을 이용하거나, 전해도금 또는 무전해도금의 방법으로 증착하는 것이 바람직하다. 이외에도 통상적인 금속층 성장 공정인 스퍼터링, 화학기상증착법, 레이저증착법, 수소화물 기상증착법(HVPE) 등의 공정을 사용할 수도 있다.Each metal material constituting the p-
다음으로 도 12와 같이, 열과 압력을 가하여 p형 전극(250) 상부에 실리콘 기판(300)을 접합시킨다.Next, as shown in FIG. 12, the
여기서 실리콘 기판(300)은 전극역할을 하기 때문에 하이 도핑된 전도성 기판을 사용하는 것이 바람직하다.Since the
또한, 실리콘 기판(300)은 HF용액으로 세척하여 표면의 활성산소층을 제거하고, 니켈(Ni, 310)을 5 내지 10nm 두께로 증착한 후, 주석이 30% 이하로 함유되어 있는 금/주석(Au/Sn) 합금(320)을 증착하여 준비되도록 하는 것이 바람직하다.In addition, the
다음으로 도 13과 같이, 사파이어 기판(210)을 발광부(240)로부터 분리하여 제거하는데, 레이저 리프트 오프(LLO) 공정을 이용하여 분리하는 것이 바람직하다. 사파이어 기판(210)에 레이저 광을 조사하면, 사파이어 기판(210)과 발광부(240) 사이의 계면에 국부적인 열이 발생되고, 이 열에 의해 질화갈륨으로 이루어진 발광부(240)의 표면이 갈륨과 질소가스로 분해, 용융되면서 사파이어 기판(210)이 용이하게 분리된다.Next, as shown in FIG. 13, the
다음으로 도 14와 같이, 사파이어 기판(210)을 제거함으로써 노출된 상기 언도프된 n형 반도체층(241)을 제거한다. 이때, 플라즈마 식각방법을 이용하므로 언도프된 n형 반도체층(241)과 함께 그 옆의 패시베이션층(220)도 같이 식각된다. 그리고, 언도프된 n형 반도체층(241)이 식각되면서 드러나는 n형 반도체층(242)의 일부도 식각되어 표면에 요철(rough) 패턴이 생기게 되는데, 이러한 표면 요철은 오믹컨택의 효율을 좋게 할 뿐만 아니라, 활성층으로부터 발생된 광을 표면요철 패턴 처리된 계면에서 반사시킬 수 있다.Next, as shown in FIG. 14, the undoped n-
다음으로 도 15와 같이, 발광부(240)의 n형 반도체층(242) 상에 n형 전극(260)을 형성한다. n형 전극(260)으로는 Ti/Al 등의 금속 물질이 사용된다.Next, as shown in FIG. 15, an n-
마지막으로, 도 16과 같이, 발광다이오드의 옆의 불필요한 부분을 다이싱하여 제거해 도 17과 같은 본원발명의 발광다이오드 소자를 완성한다.Finally, as shown in FIG. 16, unnecessary portions beside the light emitting diodes are diced and removed to complete the light emitting diode device of the present invention as shown in FIG.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
도 1은 종래의 수직구조 발광다이오드의 단면도,1 is a cross-sectional view of a conventional vertical structure light emitting diode,
도 2 내지 도 17은 본 발명의 일 실시예에 따른 수직구조 발광다이오드의 제조공정도.2 to 17 is a manufacturing process diagram of a vertical light emitting diode according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
210 : 사파이어 기판 220 : 패시베이션층210: sapphire substrate 220: passivation layer
230 : 감광막 240 : 발광부230: photosensitive film 240: light emitting portion
250 : p형 전극 260 : n형 전극250: p-type electrode 260: n-type electrode
300 : 실리콘 기판300: silicon substrate
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080110737A KR101018280B1 (en) | 2008-11-10 | 2008-11-10 | Vertical Light Emitting Diode and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080110737A KR101018280B1 (en) | 2008-11-10 | 2008-11-10 | Vertical Light Emitting Diode and manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100051925A KR20100051925A (en) | 2010-05-19 |
KR101018280B1 true KR101018280B1 (en) | 2011-03-04 |
Family
ID=42277376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080110737A KR101018280B1 (en) | 2008-11-10 | 2008-11-10 | Vertical Light Emitting Diode and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101018280B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013019319A2 (en) * | 2011-08-02 | 2013-02-07 | Bridgelux, Inc. | Non-reactive barrier metal for eutectic bonding process |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10886447B2 (en) * | 2018-09-14 | 2021-01-05 | Seoul Viosys Co., Ltd. | Light emitting device |
KR20220083939A (en) * | 2020-12-11 | 2022-06-21 | 삼성디스플레이 주식회사 | Light emitting diode, manufacturing method for light emitting diode, and display device including the same |
CN115954421A (en) * | 2022-10-08 | 2023-04-11 | 王晓靁 | Micro light-emitting diode with dielectric frame and preparation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261329A (en) * | 2001-12-28 | 2002-09-13 | Sharp Corp | Method of manufacturing group iii nitride compound semiconductor light-emitting element |
JP2007134415A (en) | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | Nitride semiconductor light-emitting element and its manufacturing method |
KR20090010285A (en) * | 2007-07-23 | 2009-01-30 | 엘지이노텍 주식회사 | Light emitting device and method for manufacturing the same |
-
2008
- 2008-11-10 KR KR1020080110737A patent/KR101018280B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261329A (en) * | 2001-12-28 | 2002-09-13 | Sharp Corp | Method of manufacturing group iii nitride compound semiconductor light-emitting element |
JP2007134415A (en) | 2005-11-08 | 2007-05-31 | Rohm Co Ltd | Nitride semiconductor light-emitting element and its manufacturing method |
KR20080065666A (en) * | 2005-11-08 | 2008-07-14 | 로무 가부시키가이샤 | Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element |
KR20090010285A (en) * | 2007-07-23 | 2009-01-30 | 엘지이노텍 주식회사 | Light emitting device and method for manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013019319A2 (en) * | 2011-08-02 | 2013-02-07 | Bridgelux, Inc. | Non-reactive barrier metal for eutectic bonding process |
WO2013019319A3 (en) * | 2011-08-02 | 2013-09-12 | Toshiba Techno Center, Inc. | Non-reactive barrier metal for eutectic bonding process |
Also Published As
Publication number | Publication date |
---|---|
KR20100051925A (en) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999696B2 (en) | GaN-based compound semiconductor light emitting device and manufacturing method thereof | |
KR100670928B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
US7675077B2 (en) | Light-emitting diode and method for manufacturing the same | |
TWI422075B (en) | A method for forming a filp chip structure of semiconductor optoelectronic device and fabricated thereof | |
US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
KR100609118B1 (en) | Flip chip light emitting diode and method of manufactureing the same | |
US20110147704A1 (en) | Semiconductor light-emitting device with passivation layer | |
TWI420698B (en) | Method for manufacturing semiconductor light emitting device | |
JP2010123717A (en) | Semiconductor light emitting element and method for manufacturing it | |
JP2012500479A (en) | Method for manufacturing a semiconductor light-emitting device with double-sided passivation | |
JP2020505762A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
JP5363973B2 (en) | Light emitting device including Zener diode and method for manufacturing the same | |
KR101008268B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
KR101018280B1 (en) | Vertical Light Emitting Diode and manufacturing method of the same | |
KR101203137B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
KR101239852B1 (en) | GaN compound semiconductor light emitting element | |
KR100751632B1 (en) | Light emitting device | |
JP2012060061A (en) | Method for manufacturing semiconductor light emitting device and the semiconductor light emitting device | |
KR101072199B1 (en) | Light emitting device and method for fabricating the same | |
KR100619415B1 (en) | Light emitting diode | |
KR101115571B1 (en) | GaN compound semiconductor light emitting element | |
KR101124474B1 (en) | Method of manufacturing a semiconductor light emitting device | |
KR101681573B1 (en) | Method of manufacturing Light emitting device | |
KR20090115830A (en) | Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
KR20110076639A (en) | Semiconductor light emitting device and method manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |