KR101406643B1 - 전자 장치 및 전자 장치를 형성하는 방법 - Google Patents
전자 장치 및 전자 장치를 형성하는 방법 Download PDFInfo
- Publication number
- KR101406643B1 KR101406643B1 KR1020087018361A KR20087018361A KR101406643B1 KR 101406643 B1 KR101406643 B1 KR 101406643B1 KR 1020087018361 A KR1020087018361 A KR 1020087018361A KR 20087018361 A KR20087018361 A KR 20087018361A KR 101406643 B1 KR101406643 B1 KR 101406643B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- black layer
- forming
- control circuit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000003860 storage Methods 0.000 claims description 34
- 230000003287 optical effect Effects 0.000 claims description 21
- 238000001228 spectrum Methods 0.000 claims description 20
- 230000005855 radiation Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 311
- 239000000463 material Substances 0.000 description 66
- 239000012044 organic layer Substances 0.000 description 33
- 239000004065 semiconductor Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 230000005669 field effect Effects 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000000203 mixture Substances 0.000 description 14
- -1 inductors Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 10
- 229910001092 metal group alloy Inorganic materials 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000002274 desiccant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000001429 visible spectrum Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910007857 Li-Al Inorganic materials 0.000 description 2
- 229910008447 Li—Al Inorganic materials 0.000 description 2
- 229910003023 Mg-Al Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910017132 AlSn Inorganic materials 0.000 description 1
- 229910016943 AlZn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052768 actinide Inorganic materials 0.000 description 1
- 150000001255 actinides Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229920001519 homopolymer Polymers 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003214 poly(methacrylonitrile) Polymers 0.000 description 1
- 229920002239 polyacrylonitrile Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- PCCVSPMFGIFTHU-UHFFFAOYSA-N tetracyanoquinodimethane Chemical compound N#CC(C#N)=C1C=CC(=C(C#N)C#N)C=C1 PCCVSPMFGIFTHU-UHFFFAOYSA-N 0.000 description 1
- FHCPAXDKURNIOZ-UHFFFAOYSA-N tetrathiafulvalene Chemical compound S1C=CSC1=C1SC=CS1 FHCPAXDKURNIOZ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/202—Electromagnetic wavelength ranges [W]
- H01L2924/2024—Visible spectrum wavelength 390=<W<700 nm, i.e. 400-790 THz
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
전자 장치는 픽셀의 제어 회로, 개구를 포함하는 제1 블랙층, 및 제2 블랙층을 포함할 수 있다. 제어 회로는 제1 블랙층과 제2 블랙층 사이의 높이에 위치할 수 있다. 전자 장치를 형성하는 프로세스는 기판 상에 개구를 포함하는 제1 블랙층을 형성하는 단계를 포함할 수 있다. 프로세스는 또한 제1 블랙층을 형성한 후에 기판 상에 픽셀의 제어 회로를 형성하는 단계를 포함할 수 있다. 프로세스는 제어 회로를 형성한 후에 기판 상에 제2 블랙층을 형성하는 단계를 더 포함할 수 있다.
전자 장치, 디스플레이, 블랙층, 제어 회로, 픽셀
Description
관련 출원의 상호 참조
본 출원은 그 전체가 본 명세서에 참고로 반영되는, 2005년 12월 28일자로 출원된 Wang 등의 "Electronic Device Having Black Layers"라는 제목의 미국 가출원 번호 60/754,470으로부터 35 U.S.C. §119(e) 하의 우선권을 주장한다.
본 발명은 일반적으로 전자 장치에 관한 것으로서, 구체적으로는 블랙층들을 구비한 전자 장치에 관한 것이다.
전자 장치는 액정 디스플레이("LCD"), 유기 발광 다이오드(OLED) 디스플레이 등을 포함할 수 있다. LCD 및 OLED 디스플레이는 플랫 패널 디스플레이 응용을 위한 유망한 기술이다. 반사 주변광은 디스플레이의 사용자에게 문제가 될 수 있다. 디스플레이 내의 전극에 사용되는 하나 이상의 재료는 그 두께가 20 나노미터를 넘는 경우에 미러와 같은 반사율을 가질 수 있다. 높은 반사율은 조명 환경에서, 그리고 특히 야외에서 사용될 때 장치의 열악한 가독성 또는 낮은 콘트라스트를 유발할 수 있다.
반사 문제를 해결하려는 하나의 시도는 디스플레이 패널의 정면에 원형 편광 자를 배치하는 것이다. 그러나, 원형 편광자는 OLED로부터 방출되는 광의 약 60%를 차단할 수 있으며, 모듈 두께 및 비용을 크게 증가시킨다. 통상적으로, 편광자는 기판이 편광자와 OLED 사이에 위치하도록 배치된다.
디스플레이 콘트라스트를 개선하기 위한 또 하나의 시도는 전기 발광 디스플레이의 픽셀들 사이에 흡광 재료를 사용하는 것을 포함한다. 전극들은 이러한 흡광 재료와의 사이의 위치들에 위치할 수 있다. 따라서, 하나 이상의 전극으로부터의 반사는 여전히 문제가 되는데, 이는 전극(들)이 픽셀의 크기만큼 크거나 더 큰 부분들을 포함할 수 있기 때문이다.
<발명의 요약>
전자 장치는 픽셀의 제어 회로, 개구를 포함하는 제1 블랙층, 및 제2 블랙층을 포함할 수 있다. 제어 회로는 제1 블랙층과 제2 블랙층 사이의 높이에 위치할 수 있다. 전자 장치를 형성하는 프로세스는 기판 상에 개구를 포함하는 제1 블랙층을 형성하는 단계를 포함할 수 있다. 프로세스는 또한 제1 블랙층을 형성한 후에 기판 상에 픽셀의 제어 회로를 형성하는 단계를 포함할 수 있다. 프로세스는 제어 회로를 형성한 후에 기판 상에 제2 블랙층을 형성하는 단계를 더 포함할 수 있다.
위의 일반적인 설명 및 아래의 상세한 설명은 단지 예시적이고 설명적일 뿐, 첨부된 청구범위에서 정의되는 바와 같은 본 발명을 한정하지 않는다.
여기에 제공되는 개념들의 이해를 향상시키기 위해 실시예들이 첨부 도면들 에 도시되어 있다.
도 1은 전자 장치의 일부에 대한 회로 개략도이다.
도 2는 기판의 일부 상에 블랙층을 형성한 후의 기판의 일부의 단면도이다.
도 3은 제어 회로의 부분들을 위한 도전성 부재들을 형성한 후의 도 2의 기판의 단면도이다.
도 4는 유전체 층 및 반도체 층을 형성한 후의 도 3의 기판의 단면도이다.
도 5는 제어 회로의 다른 부분들을 위한 도전성 부재들을 형성한 후의 도 4의 기판의 단면도이다.
도 6은 절연층의 일부, 도전성 플러그, 및 제1 전극의 일부를 형성한 후의 도 5의 기판의 단면도이다.
도 7은 제1 전극 상에 유기층의 일부를 형성한 후의 도 6의 기판의 단면도이다.
도 8은 제2 전극의 일부를 형성한 후의 도 7의 기판의 단면도이다.
도 9는 실질적으로 완성된 전자 장치를 형성한 후의 도 8의 기판의 단면도이다.
도 10 및 11은 대안 실시예에 따른 상이한 블랙층을 포함하는 기판의 일부를 나타내는 도면이다.
이 분야의 전문가들은 도면들 내의 요소들이 간명화를 위해 도시되며, 축척으로 도시될 필요가 없다는 것을 이해할 것이다. 예를 들어, 도면들 내의 요소들의 일부의 치수는 본 발명의 실시예들의 이해를 향상시키기 위해 다른 요소들에 비 해 과장될 수 있다.
제1 양태에서, 전자 장치는 픽셀의 제어 회로, 개구를 포함하는 제1 블랙층, 및 제2 블랙층을 포함할 수 있다. 제어 회로는 제1 블랙층과 제2 블랙층 사이의 높이에 위치할 수 있다.
제1 양태의 일 실시예에서, 픽셀은 제1 전극을 포함할 수 있다. 제1 전극은 제2 블랙층의 일부를 포함할 수 있으며, 제1 전극은 제어 회로에 전기적으로 결합될 수 있다. 구체적인 실시예에서, 픽셀은 제어 회로에 전기적으로 접속되는 제2 전극을 더 포함할 수 있다. 다른 실시예에서, 전자 장치는 제2 블랙층에 비해 제1 블랙층에 더 가까이 위치하는 사용자 표면을 포함하는 기판을 더 포함할 수 있다.
제1 양태의 또 다른 실시예에서, 제1 블랙층 내의 개구는 픽셀의 사용자 광 경로에 대응할 수 있으며, 제어 회로의 적어도 일부는 픽셀의 사용자 광 경로 내에 위치한다. 제어 회로는 채널 영역을 포함하는 전력 트랜지스터를 포함할 수 있으며, 채널 영역의 적어도 과반(majority)은 사용자 광 경로 외측에 위치한다. 구체적인 실시예에서, 제어 회로는 전하 저장 컴포넌트를 포함할 수 있으며, 전하 저장 컴포넌트의 적어도 일부는 픽셀의 사용자 광 경로 내에 위치한다. 더 구체적인 실시예에서, 전하 저장 컴포넌트의 적어도 과반은 사용자 광 경로 내에 위치할 수 있으며, 채널 영역의 실질적으로 전부는 사용자 광 경로 외측에 위치할 수 있다. 다른 실시예에서, 제1 블랙층, 제2 블랙층, 또는 이들 양자는 가시광 스펙트럼 내의 광에 대하여 실질적으로 불투명할 수 있다. 또 다른 실시예에서, 픽셀은 유기 활성층을 포함할 수 있다.
제1 양태의 또 다른 실시예에서, 전자 장치는 사용자 면을 가진 기판을 더 포함할 수 있다. 픽셀은 제1 전극 및 제2 전극을 포함할 수 있고, 제2 전극은 제어 회로에 전기적으로 접속될 수 있으며, 제1 및 제2 전극들 각각은 제1 및 제2 블랙층들 각각에 비해 기판으로 사용자 면으로부터 더 멀리 위치할 수 있다. 구체적인 실시예에서, 제2 블랙층은 픽셀의 방출 광 경로에 대응하는 개구를 포함할 수 있으며, 제어 회로의 적어도 일부는 픽셀의 방출 광 경로 외측에 위치할 수 있다. 더 구체적인 실시예에서, 제어 회로는 채널 영역을 포함하는 전력 트랜지스터를 포함할 수 있으며, 채널 영역의 적어도 과반은 방출 광 경로 외측에 위치할 수 있다. 더 구체적인 실시예에서, 제어 회로는 전하 저장 컴포넌트를 포함할 수 있으며, 전하 저장 컴포넌트의 적어도 일부는 픽셀의 방출 광 경로 내에 위치할 수 있다. 더 구체적인 실시예에서, 전하 저장 컴포넌트의 적어도 과반은 방출 광 경로 내에 위치할 수 있으며, 채널 영역의 실질적으로 전부는 방출 광 경로의 외측에 위치할 수 있다.
제2 양태에서, 전자 장치를 형성하는 프로세스는 기판 상에 개구를 포함하는 제1 블랙층을 형성하는 단계를 포함할 수 있다. 프로세스는 또한 제1 블랙층을 형성한 후에 기판 상에 픽셀의 제어 회로를 형성하는 단계를 포함할 수 있다. 프로세스는 제어 회로를 형성한 후에 기판 상에 제2 블랙층을 형성하는 단계를 더 포함할 수 있다.
제2 양태의 일 실시예에서, 프로세스는 제어 회로를 형성한 후에 그리고 제2 블랙층을 형성하기 전에 제1 전극을 형성하는 단계, 및 제1 전극을 형성한 후에 제2 전극을 형성하는 단계를 더 포함할 수 있으며, 제2 전극을 형성하는 단계는 제2 블랙층을 형성하는 단계를 포함한다. 다른 실시예에서, 제1 전극은 제어 회로에 전기적으로 접속될 수 있다.
제2 양태의 또 다른 실시예에서, 제2 블랙층은 제1 블랙층의 개구와 실질적으로 경계가 접하는 개구를 포함할 수 있다. 프로세스는 제어 회로를 형성하고 제2 블랙층을 형성한 후에 제1 전극을 형성하는 단계를 더 포함할 수 있다. 프로세스는 제1 전극을 형성한 후에 제2 전극을 형성하는 단계를 더 포함할 수 있다. 다른 실시예에서, 전자 장치는 광을 방출하거나 기판을 통해 투과된 광에 응답하도록 구성될 수 있다. 또 다른 실시예에서, 프로세스는 제1 블랙층을 형성하고 제어 회로를 형성한 후에 기판 상에 유기 활성층을 형성하는 단계를 더 포함할 수 있다.
많은 양태 및 실시예가 위에서 설명되었으며, 이들은 한정적이 아니라 예시적일 뿐이다. 본 명세서를 읽은 후에 이 분야의 전문가들은 본 발명의 범위를 벗어나지 않고 다른 양태들 및 실시예들이 가능함을 이해할 것이다.
실시예들 중 어느 하나 이상의 다른 특징들 및 이익들은 아래의 상세한 설명 및 아래의 청구범위로부터 명백할 것이다. 상세한 설명은 먼저 용어들의 정의 및 설명에 이어서 하나 이상의 블랙층의 재료, 회로도, 전자 장치의 제조, 전자 장치의 동작, 대안 실시예 및 마지막으로 이익을 설명한다.
1. 용어들의 정의 및 설명
후술하는 실시예들의 상세를 설명하기 전에, 몇몇 용어가 정의되거나 설명된다. "어레이", "주변 회로" 및 "원격 회로"라는 용어는 전자 장치의 상이한 영역들 또는 컴포넌트들을 의미하는 것을 의도한다. 예를 들어, 어레이는 (일반적으로 열과 행으로 지시되는) 정돈된 배열 내의 픽셀들, 셀들 또는 다른 구조들을 포함할 수 있다. 어레이 내의 픽셀들, 셀들 및 다른 구조들은 어레이와 동일한 기판 상에 그러나 어레이 자체의 외측에 위치할 수 있는 주변 회로에 의해 제어될 수 있다. 원격 회로는 통상적으로 주변 회로로부터 떨어져 위치하며, (통상적으로 주변 회로를 통해) 어레이에 신호를 전송하거나 어레이로부터 신호를 수신할 수 있다. 원격 회로는 또한 어레이와 관련되지 않은 기능들을 수행할 수 있다. 원격 회로는 어레이를 갖는 기판 상에 위치하거나 위치하지 않을 수 있다.
"블랙층"이라는 용어는 단독으로, 또는 하나 이상의 다른 층과 함께, 그러한 층 또는 조합 상에 입사되는 목표 파장 또는 파장들의 스펙트럼의 광의 약 10% 이하가 전자 장치 외부로 반사되거나 전자 장치 내의 보호 영역(예를 들어, 트랜지스터의 채널 영역)에 의해 수신되는 것을 허가하는 층을 의미하는 것을 의도한다.
"채널 영역"이라는 용어는 전계 효과 트랜지스터의 소스/드레인 영역들 사이에 위치하는 영역을 의미하는 것을 의도하는데, 전계 효과 트랜지스터의 게이트 전극을 통한 이 영역의 바이어싱은 소스/드레인 영역들 사이의 캐리어들의 흐름 또는 캐리어들의 결여에 영향을 미친다.
"전하 저장 컴포넌트"라는 용어는 적어도 소정 기간 동안 전하를 저장하도록 구성된 전자 컴포넌트를 의미하는 것을 의도한다. 전하 저장 컴포넌트의 일례는 커패시터 또는 커패시터로서 기능하도록 바이어싱되는 트랜지스터 구조를 포함한다.
"제어 회로"라는 용어는 하나보다 많지 않은 픽셀에 대한 신호(들)를 제어하는 픽셀들 또는 서브픽셀들의 어레이 내의 회로를 의미하는 것을 의도한다. 일 실시예에서, 각각의 픽셀은 하나의 제어 회로를 가지며, 다른 실시예에서, 각각의 서브픽셀은 하나의 제어 회로를 갖는다.
"경계가 접하는"이라는 용어는 동일하거나 일치하는 경계를 갖는 것을 의미하는 것을 의도한다.
전자 컴포넌트, 회로 또는 이들의 일부와 관련하여, "전기적으로 접속된"이라는 용어 또는 그 임의 변형은 둘 이상의 전자 컴포넌트, 회로, 또는 적어도 하나의 전자 컴포넌트와 적어도 하나의 회로의 임의 조합이 이들 사이에 위치하는 어떠한 전자 컴포넌트도 갖지 않음을 의미하는 것을 의도한다. 기생 저항, 기생 용량 또는 이들 양자는 본 정의의 목적을 위해 전자 컴포넌트로 간주하지 않는다. 일 실시예에서, 전자 컴포넌트들은 이들이 전기적으로 서로 단락되어 실질적으로 동일한 전압을 가질 때 전기적으로 접속된다. 전기적 접속은 광 신호들이 전송되는 것을 허가하는 하나 이상의 접속을 포함한다는 점에 유의한다. 예를 들어, 전자 컴포넌트들은 그들 사이에 광 신호들이 전송되는 것을 허가하기 위해 광섬유 라인들을 이용하여 서로 전기적으로 접속될 수 있다.
"전기적으로 결합된"이라는 용어 또는 그의 임의 변형들은 둘 이상의 전자 컴포넌트, 회로, 시스템, 또는 (1) 적어도 하나의 전자 컴포넌트, (2) 적어도 하나의 회로 또는 (3) 적어도 하나의 시스템의 임의 조합의, 신호(예를 들어, 전류, 전압, 또는 광 신호)가 서로 전달될 수 있는 방식으로의 전기적 접속, 링크 또는 연관을 의미하는 것을 의도한다. "전기적으로 결합된"의 비제한적인 예는 전자 컴포넌트(들), 회로(들), 또는 그 사이에 스위치(들)(예를 들어, 트랜지스터(들))가 전기적으로 접속되어 있는 전자 컴포넌트(들) 또는 회로(들) 간의 직접적인 전기적 접속을 포함할 수 있다.
"전극"이라는 용어는 전자 컴포넌트 내의 캐리어들을 수송하도록 구성된 부재, 구조 또는 이들의 조합을 의미하는 것을 의도한다. 예를 들어, 전극은 애노드, 캐소드, 커패시터 전극, 게이트 전극 등일 수 있다. 전극은 트랜지스터, 커패시터, 저항, 인덕터, 다이오드, 전자 컴포넌트, 전원, 또는 이들의 임의 조합의 일부를 포함할 수 있다.
"전자 컴포넌트"라는 용어는 전기 또는 전자 광(예를 들어, 전기 광학) 기능을 수행하는 회로의 최저 레벨 유닛을 의미하는 것을 의도한다. 전자 컴포넌트는 트랜지스터, 다이오드, 저항, 커패시터, 인덕터, 반도체 레이저, 광 스위치 등을 포함할 수 있다. 전자 컴포넌트는 기생 저항(예를 들어, 와이어의 저항) 또는 기생 용량(예를 들어, 상이한 전자 컴포넌트들에 전기적으로 접속된 2개의 도전체 사이에서 용량성 결합-이들 도전체 간의 커패시터는 의도하지 않았거나 우발적인 것임)을 포함하지 않는다.
"전자 장치"라는 용어는, 적절히 전기적으로 접속되고 적절한 전위(들)를 공급받을 때, 집합적으로 하나의 기능을 수행하는 회로들, 전자 컴포넌트들, 또는 이들의 조합들의 집합을 의미하는 것을 의도한다. 전자 장치는 시스템을 포함하거나 그의 일부일 수 있다. 전자 장치의 예는 디스플레이, 센서 어레이, 컴퓨터 시스템, 항공 전자 공학 시스템, 자동차, 셀룰러 전화, 기타 소비자 또는 산업용 전자 제품, 또는 이들의 임의 조합을 포함한다.
"높이"라는 용어는 기판의 주 표면에 수직인 방향으로 측정될 때의 주 표면으로부터의 거리를 의미하는 것을 의도한다.
"방출 광 경로"라는 용어는 광 방출 영역에서 기판의 사용자 면으로 광이 이동할 수 있는 경로를 의미하는 것을 의도한다. 방출 광 경로의 에지들은 기판의 사용자 표면에 실질적으로 수직이다.
"전계 효과 트랜지스터"는 전류 운반 특성들이 게이트 전극 상의 전압에 의해 영향을 받는 트랜지스터를 의미하는 것을 의도한다. 전계 효과 트랜지스터는 접합형 전계 효과 트랜지스터(JFET) 또는 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET), 금속-질화물-산화물-반도체(MNOS) 전계 효과 트랜지스터 등을 포함하는 금속-절연체-반도체 전계 효과 트랜지스터(MISFET)를 포함한다. 전계 효과 트랜지스터는 n채널(채널 영역에 n형 캐리어들이 흐름) 또는 p채널(채널 영역 내에 p형 캐리어들이 흐름)일 수 있다. 전계 효과 트랜지스터는 증강 모드 트랜지스터(채널 영역이 트랜지스터의 소스/드레인 영역들에 비해 다른 도전형을 가짐) 또는 공핍 모드 트랜지스터(트랜지스터의 채널 및 소스/드레인 영역들이 동일한 도전형을 가짐)일 수 있다.
"불투명"이라는 용어는 층 또는 다른 물체 상에 입사되는 목표 파장 또는 파장 스펙트럼의 광의 적어도 90%가 그 층 또는 다른 물체에 의해 흡수되는 것을 의미하는 것을 의도한다. 불투명 층은 특정 타입의 블랙층일 수 있다.
"유기 활성층"은 적어도 하나의 유기층이 단독으로 또는 상이한 재료와 접촉할 때 정류 접합을 형성할 수 있는 하나 이상의 유기층을 의미하는 것을 의도한다.
"유기층"이라는 용어는, 하나 이상의 층으로서, 이들 중 적어도 하나가 탄소 및 적어도 하나의 다른 원소, 예를 들어 수소, 산소, 질소, 불소 등을 포함하는 재료를 포함하는 층을 의미하는 것을 의도한다.
"전력 트랜지스터"라는 용어는 다른 전자 컴포넌트를 조절하도록 구성된 트랜지스터를 의미하는 것을 의도한다. 예를 들어, OLED 디스플레이에서, 전력 트랜지스터는 OLED 디스플레이 내의 대응 OLED를 통해 흐르는 전류의 양을 조절한다.
"주 표면"이라는 용어는 전자 컴포넌트가 후속 형성되는 기판의 표면을 의미하는 것을 의도한다.
"발광 컴포넌트"라는 용어는, 적절히 바이어스될 때 목표 파장 또는 파장들의 스펙트럼의 광을 방출하는 전자 컴포넌트를 의미하는 것을 의도한다. 광은 가시광 스펙트럼 내이거나 가시광 스펙트럼(UV 또는 IR) 외일 수 있다. 발광 다이오드는 발광 컴포넌트의 일례이다.
"광 반응 컴포넌트"라는 용어는, 적절히 바이어스될 때 목표 파장 또는 파장들의 스펙트럼의 광에 응답할 수 있는 전자 컴포넌트를 의미하는 것을 의도한다. 광은 가시광 스펙트럼 내이거나 가시광 스펙트럼(UV 또는 IR) 외일 수 있다. IR 센서 및 광기전 셀은 광 감지 컴포넌트의 예이다.
"정류 접합"이라는 용어는, 반도체층 내의 접합, 또는 반도체층과 다른 재료 사이의 인터페이스에 의해 형성되는 접합으로서, 일 타입의 전하 캐리어들이 접합을 통해 한쪽 방향이 다른 쪽 방향으로보다 쉽게 흐르는 접합을 의미하는 것을 의도한다. pn 접합은 다이오드로서 사용될 수 있는 정류 접합의 예이다.
"소스/드레인 영역"이라는 용어는 전하 캐리어들을 채널 영역으로 주입하거 나 채널 영역으로부터 전하 캐리어들을 수신하는 전계 효과 트랜지스터의 영역을 의미하는 것을 의도한다. 소스/드레인 영역은 전계 효과 트랜지스터를 통한 전류의 흐름에 따라 소스 영역 또는 드레인 영역을 포함할 수 있다. 소스/드레인 영역은 전류가 전계 효과 트랜지스터를 통해 일 방향으로 흐를 때 소스 영역으로 기능할 수 있고, 전류가 전계 효과 트랜지스터를 통해 반대 방향으로 흐를 때 드레인 영역으로 기능할 수 있다.
"기판"이라는 용어는, 단단하거나 유연할 수 있으며, 유리, 폴리머, 금속 또는 세라믹 재료, 또는 이들의 조합을 포함할 수 있지만 이에 한정되지 않는 하나 이상의 재료의 하나 이상의 층을 포함할 수 있는 작업물을 의미하는 것을 의도한다.
"사용자 광 경로(user radiation path)"라는 용어는 전자 장치 외측의 광(radiation)이 기판의 사용자 면에서 광 방출 영역 또는 광 응답 영역으로 투과될 수 있는 경로, 또는 광이 전자 장치 내의 전자 컴포넌트에서 기판의 사용자 면으로 방출되거나 전자 장치 내의 전자 컴포넌트에 의해 기판의 사용자 면으로 반사될 수 있는 경로를 의미하는 것을 의도한다. 사용자 광 경로의 에지들은 기판의 사용자 표면에 실질적으로 수직이다.
"사용자 표면"이라는 용어는 전자 장치의 정상 동작 동안에 주로 사용되는 전자 장치의 표면을 의미하는 것을 의도한다. 디스플레이의 경우, 사용자가 보는 전자 장치의 표면이 사용자 표면일 것이다. 센서 또는 광기전 셀의 경우, 사용자 표면은 감지되거나 전기 에너지로 변환될 광을 주로 투과시키는 표면일 것이다. 전자 장치는 둘 이상의 사용자 표면을 가질 수 있다는 점에 유의한다.
"가시광 스펙트럼"이라는 용어는 400 내지 700 nm에 대응하는 파장을 갖는 광 스펙트럼의 의미하는 것을 의도한다.
여기서 사용될 때, 용어들 "포함한다", "포함하는", "구비한다", "구비하는" 또는 이들의 임의의 다른 변형은 배타적이지 않은 포함을 커버하는 것을 의도한다. 예를 들어, 특징들의 리스트를 포함하는 프로세스, 방법, 물건 또는 장치는 그러한 특징들로 제한될 필요는 없으며, 명시적으로 리스트되지 않거나 그러한 프로세스, 방법, 물건 또는 장치에 고유한 다른 특징들을 포함할 수 있다. 또한, 명시적으로 달리 언급되지 않는 한, "또는"은 "배타적인 또는"이 아니라 "포괄적인 또는"을 지칭한다. 예를 들어, 조건 A 또는 B는, A가 참(또는 존재함)이고 B가 거짓(또는 존재하지 않음)인 경우, A가 거짓(또는 존재하지 않음)이고 B가 참(또는 존재함)인 경우, 및 A와 B의 양자가 참(또는 존재함)인 경우 중 어느 하나에 의해 만족된다.
또한, 단수 표현은 여기에 설명되는 요소들 및 컴포넌트들을 설명하는 데 사용된다. 이것은 단지 편의를 위해, 그리고 본 발명의 범위의 일반적인 의미를 제공하기 위해 행해진다. 이러한 설명은 하나 또는 적어도 하나를 포함하는 것으로 이해되어야 하며, 단수는 다르게 의도되지 않는 것이 명백한 한은 복수를 포함한다.
원소 주기율표 내의 열에 대응하는 족 번호들은 CRC Handbook of Chemistry and Physics, 81st Edition (2000-2001)에 나타난 바와 같은 "새로운 기호법" 규약을 사용한다.
다르게 정의되지 않은 한, 여기에서 사용되는 모든 기술 및 과학 용어는 본 발명이 속하는 분야의 전문가가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 여기에 설명되는 것들과 유사 또는 동일한 방법들 및 재료들이 본 발명의 실시예들의 실시 또는 테스트에 이용될 수 있지만, 적절한 방법들 및 재료들이 아래에 설명된다. 여기서 언급되는 모든 공보, 특허 출원, 특허 및 다른 참조물은 특정 부분이 인용되지 않는 한은 그 전체가 참고로 반영된다. 충돌의 경우, 정의들을 포함하는 본 명세서가 제어할 것이다. 또한, 재료, 방법 및 사례는 제한적인 것을 의도하는 것이 아니라 예시적일 뿐이다.
여기에 설명되지 않은 한도까지, 특정 재료, 처리 동작, 회로에 관한 상세는 통상적이며, 유기 발광 다이오드 디스플레이, 광 검출기, 광기전 및 반도체 부재 기술 내의 교과서 또는 다른 소스에서 발견될 수 있다. 반사, 콘트라스트 비, 및 다른 유사한 원리들에 관련된 개념들은 2003년 9월 8일자로 Yu 등에 의해 "Organic Electronic Device Having Low Background Luminance"라는 제목으로 출원된 미국 특허 출원 번호 10/658,236(이하, "Yu"라 한다)에 더 상세히 설명되어 있다.
3. 하나 이상의
블랙층의
재료
다양한 재료가 블랙층을 위해 사용될 수 있다. 잠재적인 재료들의 전기적 특성들은 도전성에서 저항성, 절연성까지 다양할 수 있다. 블랙층을 위한 잠재적인 재료는 원소 금속(예를 들어, W, Ta, Cr, Ru, In 등); 금속 합금(예를 들어, Mg-Al, Li-Al 등); 금속 산화물(예를 들어, CrxOy, FexOy, In2O3, SnO, ZnO 등); 금속 합금 산화물(예를 들어, InSnO, AlZnO, AlSnO 등); 금속 질화물(예를 들어, AlN, WN, TaN, TiN 등); 금속 합금 질화물(예를 들어, TiSiN, TaSiN 등); 금속 산질화물(예를 들어, AlON, TaON 등); 금속 합금 산질화물; 14족 산화물(예를 들어, SiO2, GeO2 등); 14족 질화물(예를 들어, Si3N4, 실리콘 리치 Si3N4 등); 14족 산질화물(예를 들어, 실리콘 산질화물, 실리콘 리치 실리콘 산질화물 등); 14족 재료(예를 들어, 흑연, Si, Ge, SiC, SiGe 등); 13-15족 반도체 재료(예를 들어, GaAs, InP, GaInAs 등); 12-16족 반도체 재료(예를 들어, ZnSe, CdS, ZnSSe 등); 또는 이들의 임의 조합을 포함하는 하나 이상의 무기 재료를 포함할 수 있다.
원소 금속은 단일 원소로 필수적으로 구성되고 다른 금속 원소와의 동종 합금 또는 다른 원소와의 분자 화합물이 아닌 층을 지칭한다. 금속 합금의 목적을 위해, 실리콘은 금속으로 간주된다. 많은 실시예에서, 금속은 원소 금속으로든 분자 화합물(예를 들어, 금속 산화물 또는 금속 질화물)의 일부로든 크롬, 탄탈륨 또는 금을 포함하는 전이 금속(원소 주기율표에서 3 내지 12족 내의 원소)일 수 있다.
고흡수층을 위한 잠재적 재료는 폴리올레핀(예를 들어, 폴리에틸렌, 폴리프로필렌 등); 폴리에스테르(예를 들어, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 등); 폴리이미드; 폴리아미드; 폴리아크릴로니트릴 또는 폴리메타크릴로니트릴; 과불화되거나 부분적으로 불화된 폴리머(예를 들어, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌과 폴리스티렌의 코폴리머); 폴리카보네이트; 폴리비닐 염화물; 폴리우레탄; 호모폴리머 또는 아크릴 또는 메타아크릴 산의 에스테르의 코폴리머를 포함하는 폴리아크릴 수지; 에폭시 수지; 노볼락 수지, 유기 전하 전달 화합물(예를 들어, 테트라티아풀발렌 테트라시아노퀴노디메탄("TTF-TCNQ") 등); 또는 이들의 임의 조합을 포함하는 하나 이상의 유기 재료를 포함할 수 있다.
재료를 선택한 후에, 이 분야의 전문가들은 재료의 두께가 Yu에서의 방정식들 중 하나 이상을 이용하여 낮은 Lbackground를 얻도록 조정될 수 있다는 것을 이해할 것이다. 계산들은 단일 두께를 산출할 수 있지만, 통상적으로 수용 가능한 두께들의 범위가 제조상의 이유로 인해 주어질 수 있다. 두께가 이 범위 밖에 있지 않는 한, 적절히 수용 가능한 Lbackground를 얻을 수 있다.
이 분야의 전문가들은 이들이 현재 사용되는 층들의 재료들의 조성을 변경하지 않고도 Lbackground를 얻을 수 있다는 것을 이해할 것이다. 그러한 변경은 장치 성능의 문제, 처리 또는 재료 비호환성의 문제, 유기 전자 장치의 전반적인 재설계 등을 유발할 수 있다. 층들의 두께들은 수용 가능한 전기적 및 광 관련 성능을 제공하도록 선택될 수 있다. 예를 들어, 전극들은 저항, 전자 이동, 또는 다른 장치 성능 또는 신뢰성의 이유에 의해 결정되는 최소 두께를 가질 수 있다. 최대 두께는 후속 형성되는 층들에 대한 스텝 커버리지 또는 리소그라피 제한들과 같은 단차-높이 문제들에 의해 제한될 수 있다. 또한, 전극층에 대한 최소 및 최대 두께들 간의 범위는 적절한 장치 성능을 달성하면서 낮은 Lbackground를 계속 제공하는 복수의 두께가 선택되게 할 수 있다.
다른 실시예에서, 특정 타입의 블랙층인 불투명층이 사용될 수 있다. 불투명층에 대해, 목표 파장 또는 파장들의 스펙트럼의 광의 적어도 90%가 불투명층에 의해 흡수된다. 일 실시예에서, 불투명층은 블랙층으로 작용하여 낮은 Lbackground를 달성할 수 있다. 본 명세서에서 후술하는 바와 같이, 불투명층은 어느 방향으로든 광 투과가 바람직하지 않은 블랙층으로 사용될 수 있다.
4. 회로도
도 1은 전자 장치(100)의 일부의 회로도를 포함한다. 전자 장치(100)는 제1 픽셀(120), 제2 픽셀(140) 및 제3 픽셀(160)을 포함한다. 픽셀들(120, 140, 160) 각각은 도 1에 도시된 바와 같이 픽셀 회로를 포함한다. 각각의 픽셀 회로는 픽셀 구동 회로 및 전자 컴포넌트(128, 148 또는 168)를 포함한다.
제1 픽셀(120)은 선택 트랜지스터(122), 전하 저장 컴포넌트(124), 전력 트랜지스터(126) 및 전자 컴포넌트(128)를 포함한다. 전하 저장 컴포넌트(124)는 커패시터 또는 커패시터로 동작하도록 구성된 트랜지스터 구조(예를 들어, 소스 및 드레인 영역들이 서로 전기적으로 접속되거나 실질적으로 동일한 전압으로 바이어스됨)를 포함할 수 있다. 전하 저장 컴포넌트(124)는 여기서 설명을 간략화하기 위해 커패시터로서 도시되지만, 이에 한정되지 않는다. 전자 컴포넌트(128)는 전류에 의해 구동되는 거의 모든 전자 컴포넌트일 수 있다. 일 실시예에서, 전자 컴포넌트(128)는 OLED와 같은 발광 컴포넌트이다. 픽셀(120) 내에서, 픽셀 구동 회로는 선택 트랜지스터(122), 전하 저장 컴포넌트(124) 및 전력 트랜지스터(126)를 포함한다.
선택 트랜지스터(122)는 선택 라인("SL")(134)에 접속된 게이트 전극, 데이터 라인("DL")(132)에 접속된 제1 소스/드레인 영역, 및 전하 저장 컴포넌트(124)의 제1 전극 및 전력 트랜지스터(126)의 게이트 전극에 접속된 제2 소스/드레인 영역을 포함한다. SL(134)은 선택 트랜지스터(122)에 대한 제어 신호를 제공하고, DL(132)은 선택 트랜지스터(122)가 활성화될 때 전하 저장 컴포넌트(124) 및 전력 트랜지스터(126)의 게이트 전극으로 전달될 데이터 신호를 제공한다.
전하 저장 컴포넌트(124)는 제1 전극 및 제2 전극을 포함한다. 전하 저장 컴포넌트(124)의 제1 전극은 선택 트랜지스터(122)의 제2 소스/드레인 영역 및 전력 트랜지스터(126)의 게이트 전극에 접속된다. 전하 저장 컴포넌트(124)의 제2 전극은 일 실시예에서 Vdd1 라인(136)인 제1 전원 라인에 접속된다. 대안 실시예(도시되지 않음)에서는, 옵션인 열화 방지 유닛이 전하 저장 컴포넌트(124) 및 픽셀(120)에 접속된 전원 라인들 중 적어도 하나(예를 들어, Vss 라인(138), Vdd1 라인(136) 또는 이들 양자)에 접속될 수 있다.
전력 트랜지스터(126)는 제1 게이트 전극, 제1 소스/드레인 영역 및 제2 소스/드레인 영역을 포함한다. 전력 트랜지스터(126)의 제1 소스/드레인 영역은 전자 컴포넌트(128)의 제1 전극에 접속되고, 전력 트랜지스터(126)의 제2 소스/드레인 영역은 Vdd1 라인(136)에 결합된다. 일 실시예에서, 전력 트랜지스터(126)의 제2 소스/드레인 영역은 Vdd1 라인(136)에 접속된다. 다른 실시예에서, 옵션인 열화 방지 유닛이 전력 트랜지스터(126)의 제2 소스/드레인 영역 및 Vdd1 라인(136)에 접속될 수 있다.
전자 컴포넌트(128)는 제1 전극 및 Vss 라인(138)에 접속되는 제2 전극을 포함한다. 일 실시예에서, 제1 전극은 애노드이고, 제2 전극은 캐소드이다. 다른 실시예에서, 전자 컴포넌트(128)는 OLED와 같은 유기 발광 전자 컴포넌트이다. 일 실시예에서 픽셀 구동 회로인 픽셀 회로의 나머지는 전자 컴포넌트(128)를 구동하기 위한 가변 전류 소스를 제공하는 데 적합하다. 따라서, 전류에 구동되는 하나 이상의 전자 컴포넌트가 전자 컴포넌트(128) 대신에 또는 그와 함께 사용될 수 있다. 하나 이상의 전자 컴포넌트는 다이오드를 포함하거나 포함하지 않을 수 있다는 점에 유의한다.
다른 실시예(도시되지 않음)에서, 전자 컴포넌트(128) 및 전력 트랜지스터(126)는 바뀔 수 있다. 구체적으로, (1) 전자 컴포넌트(128)의 제1 전극(예를 들어, 애노드)은 Vdd1 라인(136)에 접속되고, (2) 전자 컴포넌트(128)의 제2 전극(예를 들어, 캐소드)은 전력 트랜지스터(126)의 소스/드레인 영역들 중 하나에 접속되며, (3) 전력 트랜지스터(126)의 다른 소스/드레인 영역은 Vss 라인(138)에 접속된다.
제2 픽셀(140)은 제2 픽셀(140) 내에서 데이터 라인(152)이 선택 트랜지스터(122)의 제1 소스/드레인 영역에 접속되고, Vdd2 라인(156)이 전력 트랜지스터(126)의 제2 소스/드레인 영역에 접속되며, 전자 컴포넌트(148)가 전력 트랜지스터(126)의 제1 소스/드레인 영역과 Vss 라인(138) 사이에 접속된다는 점 외에는 제1 픽셀(120)과 유사하다. 제3 픽셀(160)은 제3 픽셀(160) 내에서 데이터 라인(172)이 선택 트랜지스터(122)의 제1 소스/드레인 영역에 접속되고, Vdd3 라인(176)이 전력 트랜지스터(126)의 제2 소스/드레인 영역에 접속되며, 전자 컴포넌트(168)가 전력 트랜지스터(126)의 제1 소스/드레인 영역과 Vss 라인 사이에 접속된다는 점 외에는 제1 및 제2 픽셀들(120, 140)과 유사하다.
일 실시예에서, 전자 컴포넌트들(128, 148, 168)은 실질적으로 서로 동일하다. 다른 실시예에서, 전자 컴포넌트들(128, 148, 168)은 서로 상이하다. 예를 들어, 전자 컴포넌트(128)는 청색 발광 컴포넌트이고, 전자 컴포넌트(148)는 녹색 발광 컴포넌트이며, 전자 컴포넌트(168)는 적색 발광 컴포넌트이다. Vdd1, Vdd2 및 Vdd3 라인들(136, 156, 176)은 서로에 비해 동일하거나 상이한 전압들에 있을 수 있다. 다른 실시예(도시되지 않음)에서, 전자 컴포넌트들(128, 148, 168)의 제2 전극들은 실질적으로 동일하거나 상당히 다른 전압들로 동작할 수 있는 상이한 전원 라인들에 접속될 수 있다. 본 명세서를 읽은 후에, 이 분야의 전문가들은 특정 응용을 위한 필요 또는 요구를 만족시키도록 전자 장치(100)를 설계할 수 있을 것이다.
선택 트랜지스터(122), 전력 트랜지스터(126), 또는 이들의 임의 조합은 전계 효과 트랜지스터를 포함할 수 있다. 픽셀을 위한 회로에서, 도 1에 도시된 바와 같이, 모든 트랜지스터는 n채널 트랜지스터이다. n채널 트랜지스터들 어느 하나 이상은 어느 하나 이상의 p채널 트랜지스터로 교체될 수 있다. 다른 실시예들에서, 다른 트랜지스터들(하나 이상의 JFET, 하나 이상의 바이폴라 트랜지스터, 또는 이들의 임의 조합을 포함함)이 선택 트랜지스터(122) 내에 사용될 수 있다.
5. 전자 장치의 제조
이제, 복수의 블랙층을 이용함으로써 낮은 Lbackground 및 따라서 높은 콘트라스트를 얻을 수 있는 도 2 내지 8에 도시된 실시예들의 제1 세트에 대한 상세에 주목한다. 도 9 및 10은 추가 블랙층이 사용될 수 있는 대안 실시예를 포함한다.
도 2는 기판(20)의 일부 상에 블랙층(26)을 형성한 후의 부분적으로 완성된 전자 장치의 일부의 단면도를 포함한다. 기판(20)은 단단하거나 유연할 수 있으며, 유리, 폴리머, 금속 또는 세라믹 재료들, 또는 이들의 임의 조합을 포함할 수 있는 하나 이상의 재료의 하나 이상의 층을 포함할 수 있다. 일 실시예에서, 기판(20)은 전자 장치와 연관된 목표 파장 또는 파장 스펙트럼에 대해 실질적으로 투명하다. 예를 들어, 전자 장치는 가시광 스펙트럼 내의 광을 방출할 수 있으며, 따라서 기판(20)은 가시광 스펙트럼 내의 광에 대해 투명할 것이다. 다른 예에서, 전자 장치는 적외선 광에 응답할 수 있으며, 따라서 기판(20)은 적외선 광에 투명할 것이다.
기판(20)은 사용자 표면(22) 및 주 표면(24)을 포함한다. 사용자 표면(22)은 전자 장치를 사용할 때 사용자가 보는 기판(20)의 표면일 수 있다. 주 표면(24)은 전자 장치를 위한 전자 컴포넌트들 중 적어도 일부가 제조될 수 있는 표면일 수 있다.
블랙층(26)은 전술한 바와 같이 블랙층을 위해 사용될 수 있는 재료들 중 어느 하나 이상을 포함할 수 있다. 일 실시예에서, 블랙층(26)은 불투명할 수 있는데, 이는 광이 어느 방향으로도 블랙층(26)을 통과할 필요가 없을 수 있기 때문이다. 다른 실시예에서, 블랙층(26)은 낮은 흡수율을 가져야 하는데, 이는 후속 형성되는 발광 컴포넌트로부터의 광이 전자 장치의 동작 동안 블랙층(26)을 투과하도록 설계될 수 있기 때문이다.
블랙층(26)은 하나 이상의 통상의 또는 독점 증착 기술, 패터닝 기술, 또는 이들의 조합을 이용하여 형성될 수 있다. 블랙층(26)의 두께는 2 내지 1000 nm의 범위에 있을 수 있다. 두께는 필요하거나 원하는 경우에 위의 범위보다 크거나 작을 수 있다. 예를 들어, 두께에 대한 상한은 후속 층을 형성할 때 최상 표면의 평탄도와 같은, 광과 관계없는 고려 사항들에 기초하여 결정될 수 있으며, 그러한 때, 두께는 10 미크론보다 클 수 있다.
도 3에 도시된 바와 같이, 옵션인 절연층(32)이 블랙층(26) 상에 형성될 수 있으며, 도전성 부재들(34, 36)이 절연층(32) 상에 형성될 수 있다. 절연층(32)은 유기 재료, 무기 재료, 또는 이들의 조합을 포함할 수 있다. 절연층(32)의 조성, 형성(예를 들어, 증착) 및 두께는 통상적이나 독점적일 수 있다. 블랙층(26)이 도전성이거나 저항성인 경우, 절연층(32)은 블랙층(26) 상에 위치하는 이격된 도전성 부재들 간의 누설 경로를 실질적으로 방지할 수 있을 만큼 충분히 두꺼울 수 있다(예를 들어, 적어도 1 nm). 블랙층(26)이 절연체인 경우, 절연층(32)은 배제될 수 있다.
일 실시예에서, 도전성 부재(34)는 도 1에 도시된 바와 같이 스위치 트랜지스터 또는 전력 트랜지스터에 대한 게이트 전극으로 작용하는 적어도 일부를 포함한다. 도전성 부재(34)의 다른 부분은 로컬 상호접속부, 커패시터 전극 등으로 기능할 수 있다. 일 실시예에서, 도전성 부재(36)는 도 1에 도시된 바와 같이 커패시터와 같은 전하 저장 컴포넌트의 커패시터 전극으로 기능하는 적어도 일부를 포함한다. 도전성 부재(36)의 다른 부분은 로컬 상호접속부, 게이트 전극 등으로 기능할 수 있다.
도전성 부재들(34, 36)은 LCD 또는 OLED 디스플레이에서 전극들을 위해 사용되는 하나 이상의 통상의 또는 독점의 재료를 포함할 수 있다. 도전성 부재들(34, 36)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 도전성 부재들(34, 36의 두께는 20 내지 1000 nm의 범위 내에 있을 수 있다. 두께는 필요하거나 원할 경우에 위의 범위보다 크거나 작을 수 있다. 예를 들어, 두께의 상한은 형성되는 전자 컴포넌트들의 전기적 특성들 및 도전성 부재들(34, 36)의 조성과 같은, 광과 관계없는 고려사항들에 기초하여 결정될 수 있으며, 그러한 때, 10 미크론보다 클 수 있다. 도전성 부재(34), 도전성 부재(36) 또는 이들 양자는 목표 파장 또는 파장 스펙트럼의 광에 대해 투명하거나 불투명할 수 있다. 예를 들어, 도전성 부재(36)는 후속 형성되는 사용자 광 경로 내에 위치할 수 있으며, 도전성 부재(36)는 가시광 스펙트럼 내의 광에 대해 투명할 수 있다. 도전성 부재들(34, 36은 동일하거나 상이한 조성, 동일하거나 상이한 두께를 가질 수 있으며, 실질적으로 동시에 또는 상이한 시간에, 또는 이들의 임의 조합으로 형성될 수 있다.
유전체층(42) 및 반도체 영역(44)은 도 4에 도시된 바와 같이 도전성 부재들(34, 36)을 형성한 후에 형성될 수 있다. 도전성 부재(34)와 반도체 영역(44) 사이에 위치하는 유전체층(42)의 일부는 게이트 유전체로서 기능할 수 있으며, 도전성 부재(36)와 인접한 유전체층(42)의 다른 부분은 커패시터 유전체로서 기능할 수 있다.
유전체 층(42)은 산화물, 질화물, 산질화물, 또는 이들의 임의 조합과 같은 하나 이상의 재료의 하나 이상의 층을 포함할 수 있다. 유전체 층(42)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 유전체 층(42)의 두께는 2 내지 100 nm의 범위 내에 있을 수 있다. 두께는 필요하거나 원하는 경우에 위의 범위보다 크거나 작을 수 있다.
반도체 층(44)은 14족 재료(예를 들어, Si, Ge, SiC, SiGe 등), 13 내지 15족 반도체 재료(예를 들어, GaAs, InP, GaInAs 등), 12 내지 16족 반도체 재료(예를 들어, ZnSe, CdS, ZnSSe 등), 또는 이들의 임의 조합과 같은 하나 이상의 반도체 재료의 하나 이상의 층을 포함할 수 있다. 반도체 층(44)은 진성(도펀트가 없거나, 1014 원자/cm3 이하의 도핑 농도를 가짐)이거나, n형 또는 p형 도펀트로 저농도(1014 내지 1017 원자/cm3의 도핑 농도) 도핑될 수 있다. 반도체 층(44)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 반도체 층(44)의 두께는 50 내지 500 nm의 범위 내에 있을 수 있다. 두께는 필요하거나 원하는 경우에 위의 범위보다 크거나 작을 수 있다.
도전성 부재들(52, 54, 56)은 도 5에 도시된 바와 같이 기판(20) 상에 형성된다. 도전성 부재들(52, 54)은 도 5의 트랜지스터 구조의 소스/드레인("S/D") 영역에 대한 전기적 접속들이 이루어지는 것을 가능하게 하며, 또한 반도체 층(44) 내에 S/D 영역들을 형성하기 위해 반도체 층(44)의 부분들 내로 이동할 수 있는 도펀트를 포함할 수 있다.
도전성 부재들(52, 54)은 하나 이상의 조성을 갖는 하나 이상의 층을 포함할 수 있다. 도전성 부재들(52, 54) 각각은 반도체 층(44) 내에 S/D 영역들을 형성하기 위해 반도체 층(44)의 부분들 내로 이동할 수 있는 도펀트를 포함할 수 있다. 도전성 부재들(52, 54)의 다른 부분들은 로컬 상호접속부, 커패시터 전극 등으로 기능할 수 있다. 일 실시예에서, 도전성 부재(56)는 도 5에 도시된 바와 같이 커패시터와 같은 전하 저장 컴포넌트에 대한 다른 커패시터 전극으로 기능하는 적어도 일부를 포함한다. 도전성 부재(56)의 다른 부분은 로컬 상호접속부, 게이트 전극 등으로 기능할 수 있다.
도전성 부재들(52, 54)은 LCD 또는 OLED 디스플레이 내의 박막 트랜지스터 구조에 대한 S/D 도핑 및 전기적 접속들을 위해 사용되는 하나 이상의 통상의 또는 독점의 재료를 포함할 수 있다. 도전성 부재(56)는 LCD 또는 OLED 디스플레이 내의 커패시터 전극들에 사용되는 하나 이상의 통상의 또는 독점의 재료를 포함할 수 있다.
도전성 부재들(52, 54, 56)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 도전성 부재들(52, 54, 56)의 두께는 20 내지 1000 nm의 범위 내일 수 있다. 두께는 필요하거나 원하는 경우에 위의 범위보다 크거나 작을 수 있다. 예를 들어, 두께의 상한은 형성되는 전자 컴포넌트들의 전기적 특성들, 및 도전성 부재들(52, 54, 56)의 조성과 같이 광과 관계없는 고려사항들에 기초하여 결정될 수 있으며, 그러한 때, 10 미크론보다 클 수 있다. 도전성 부재(52), 도전성 부재(54), 도전성 부재(56), 또는 이들의 임의 조합은 목표 파장 또는 파장 스펙트럼의 광에 대해 투명 또는 불투명할 수 있다. 예를 들어, 도전성 부재(56)는 후속 형성되는 사용자 광 경로 내에 위치할 수 있고, 도전성 부재(56)는 가시광 스펙트럼 내의 광에 대해 투명할 수 있다. 도전성 부재들(52, 54, 56)은 동일하거나 상이한 조성, 동일하거나 상이한 두께를 가질 수 있고, 실질적으로 동시에 형성되거나, 상이한 시간에 형성되거나, 이들의 임의 조합으로 형성될 수 있다.
프로세스의 이 시점에서, 전력 트랜지스터(126) 및 전하 저장 컴포넌트(124)가 형성되었다. 도 5에 도시된 바와 같이, 전력 트랜지스터(126)는 도전성 부재(34), 유전체층(42), 반도체층(44), 및 도전성 부재들(52, 54)을 포함한다. 또한, 도 5에 도시된 바와 같이, 전하 저장 컴포넌트(124)는 도전성 부재(36), 유전체층(42), 및 도전성 부재(56)를 포함한다. 도 5에는 도시되지 않았지만, 선택 트랜지스터들(122), 다른 전력 트랜지스터들(126), 및 다른 전하 저장 컴포넌트들(124)이 형성된다. 도 5에 도시된 바와 같은 일 실시예에서, 전력 트랜지스터(126)의 적어도 일부는 블랙층(26) 상에 위치하고, 전하 저장 컴포넌트(124)의 적어도 일부는 블랙층(26) 상에 위치하지 않는다. 블랙층(26) 상에 위치하고 위치하지 않는 것의 의의는 본 명세서에서 후술한다.
도 6에 도시된 바와 같이, 전력 트랜지스터(126) 및 전하 저장 컴포넌트(124)를 포함하는 기판(20) 상에 절연층(62)이 형성된다. 절연층(62)은 추가적인 전자 컴포넌트들(예를 들어, OLED들)이 형성될 수 있는 비교적 더 편평한 표면을 허가하는 평탄화 층일 수 있다. 절연층(62)은 산화물, 질화물, 산질화물 등의 하나 이상의 층을 포함할 수 있다. 절연층(62)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 절연층(62)의 두께는 100 내지 5000 nm 범위 내일 수 있다. 두께는 필요하거나 원하는 경우에 위의 범위보다 크거나 작을 수 있다.
절연층(62)은 전력 트랜지스터(126)의 도전성 부재(54)로 연장하는 접촉 개구(64)를 형성하기 위해 패터닝될 수 있다. 접촉 개구(64)는 통상의 또는 독점의 리소그라피 기술을 이용하여 형성될 수 있다. 전력 트랜지스터(126)와 후속 형성되는 전자 컴포넌트 간의 전기적 접속을 제공하기 위해 도전성 플러그(66)가 형성될 수 있다. 도전성 플러그(66)는 절연층(62)의 최상 표면 위에 연장하거나 연장하지 않을 수 있다. 도전성 플러그(66)는 하나 이상의 재료의 하나 이상의 층을 포함할 수 있고, 백 패널 내의 제어 회로들을 LCD 또는 OLED 디스플레이의 픽셀들 또는 서브픽셀들에 대한 그의 대응 전기 컴포넌트들에 전기적으로 접속하기 위해 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 도전성 플러그(66)는 개구(64)를 실질적으로 채우거나 채우지 않을 수 있다. 다른 개구들(64) 및 도전성 플러그들(66)이 형성되지만, 도 6에는 도시되지 않는다.
도 6에 도시된 바와 같이, 도전성 플러그(66) 및 절연층(62) 상에 제1 전극(68)이 형성된다. 일 실시예에서, 제1 전극(68)은 전자 컴포넌트(128, 148 또는 168)에 대한 애노드로서 기능할 수 있고, LCD 또는 OLED 디스플레이 내의 애노드로서 사용되는 하나 이상의 층을 포함한다. 제1 전극(68)은 통상의 또는 독점의 기술을 이용하여 증착에 의해 형성될 수 있다. 제1 전극(68)은 약 10 내지 1000 nm범위 내의 두께를 가질 수 있다. 다른 전자 컴포넌트(128, 148 또는 168)에 대한 다른 제1 전극이 형성되지만, 도 6에는 도시되지 않는다.
도 7에 도시된 바와 같이, 제1 전극(68) 및 기판(20) 상에 유기층(70)이 형성된다. 유기층(70)은 하나 이상의 층을 포함할 수 있다. 예를 들어, 유기층은 유기 활성층, 버퍼층, 전자 주입층, 전자 수송층, 전자 차단층, 홀 주입층, 홀 수송층, 또는 홀 차단층, 또는 이들의 임의 조합을 포함할 수 있다. 일 실시예에서, 유기층(70)은 제1 유기층(72) 및 유기 활성층(74)을 포함할 수 있다.
유기층(70) 내의 임의의 개별층 또는 층들의 조합은 후술하는 바와 같은 적절한 재료들의 스핀 코팅, 캐스팅, 기상 증착(화학 또는 기상), 인쇄(잉크젯 인쇄, 스크린 인쇄, 용액 분산(평면도로 볼 때, 스트립들 또는 다른 소정의 기하 형상들 또는 패턴들 내에 액체 조성물을 분산시킴), 또는 이들의 임의 조합), 다른 증착 기술들, 또는 이들의 임의 조합을 포함하는 통상의 또는 독점의 기술에 의해 형성될 수 있다. 유기층(70) 내의 임의의 개별층 또는 층들의 조합은 증착 후에 경화될 수 있다.
도 7에 도시된 바와 같이, 제1 유기층(72)은 버퍼층, 전자 차단층, 홀 주입층, 홀 수송층, 또는 이들의 임의 조합으로 기능할 수 있다. 일 실시예에서, 제1 유기층(72)은 단일 층을 포함하며, 다른 실시예에서 제1 유기층(72)은 복수의 층을 포함할 수 있다. 제1 유기층(72)은 제1 유기층(72)이 제공하는 기능에 따라 선택될 수 있는 하나 이상의 재료를 포함할 수 있다. 일 실시예에서, 제1 유기층(72)이 버퍼층으로 기능하는 경우, 제1 유기층(72)은 OLED 디스플레이에서 사용되는 바와 같이 버퍼층에 사용하기에 적합한 통상의 또는 독점의 재료를 포함할 수 있다. 다른 실시예에서, 제1 유기층(72)이 홀 수송층으로 기능하는 경우, 제1 유기층은 홀 수송층에 사용하기에 적합한 통상의 또는 독점의 재료를 포함할 수 있다. 일 실시예에서, 제1 유기층(72)의 두께는 기판(20) 상에서 제1 전극(68)으로부터 이격된 위치에서 측정될 때 약 50 내지 300 nm 범위의 두께를 가질 수 있다. 다른 실시예에서, 제1 유기층(72)은 전술한 범위보다 얇거나 두꺼울 수 있다.
유기 활성층(74)의 조성은 전자 장치의 응용에 의존할 수 있다. 일 실시예에서, 유기 활성층(74)은 발광 컴포넌트에 사용된다. 특정 실시예에서, 유기 활성층(74)은 청색 발광 재료, 녹색 발광 재료, 또는 적색 발광 재료를 포함할 수 있다. 유기 활성층(74)에 비해 상이한 목표 파장 또는 파장 스펙트럼의 광을 위한 다른 유기 활성층들(도시되지 않음)이 형성될 수 있다. 도시되지는 않았지만, 상이한 유기 활성층들로부터의 재료들이 제1 전극(68) 위의 위치들에서 서로 접촉할 가능성을 줄이기 위하여 하나의 구조(예를 들어, 웰 구조, 캐소드 분리자들 등)가 제1 전극(68)에 인접하여 위치할 수 있다. 단색 디스플레이에 대해, 유기 활성층들은 실질적으로 동일한 조성을 가질 수 있다. 다른 실시예에서, 유기 활성층(74)은 도 7에 도시된 기판(20)의 일부 상에서 실질적으로 연속하는 유기 활성층으로 대체될 수 있다. 다른 실시예에서, 유기 활성층(74)은 광 센서, 광기전 셀 등과 같은 광 응답 컴포넌트에 사용될 수 있다.
유기 활성층(74) 및 잠재적으로 다른 유기 활성층들은 유기 전자 장치들 내의 유기 활성층들로서 통상적으로 사용되는 재료(들)를 포함할 수 있으며, 하나 이상의 소분자 재료, 하나 이상의 폴리머 재료, 또는 이들의 임의 조합을 포함할 수 있다. 본 명세서를 읽은 후, 이 분야의 전문가들은 유기 활성층(74) 또는 잠재적으로 다른 유기 활성층들을 위해 적절한 재료(들), 층(들) 또는 이들 양자를 선택할 수 있을 것이다. 일 실시예에서, 유기 활성층(74) 또는 다른 잠재적인 유기 활성층은 약 40 내지 100 nm 범위의 두께를 가지며, 보다 구체적인 실시예에서 약 70 내지 90 nm 범위의 두께를 갖는다.
대안 실시예에서, 유기층(70)은 두께에 따라 변하는 조성을 갖는 단일층을 포함할 수 있다. 예를 들어, 제1 전극(68)에 가장 가까운 조성은 홀 수송자로서 기능하고, 다음 조성은 유기 활성층으로 기능하고, 제1 전극(68)에서 가장 먼 조성은 전자 수송자로서 기능할 수 있다. 마찬가지로, 전하 주입, 전하 수송, 전하 차단, 또는 전하 주입, 전하 수송 및 전하 차단의 임의 조합의 기능이 유기층(70)에 통합될 수 있다. 하나 이상의 재료가 유기층의 두께의 전부 또는 단지 일부를 통해 존재할 수 있다.
도시되지 않았지만, 홀 차단층, 전자 주입층, 전자 수송층, 또는 이들의 임의 조합은 유기층(70)의 일부이고 유기 활성층(74) 상에 형성될 수 있다. 전자 수송층은 전자들이 후속 형성되는 제2 전극(예를 들어, 캐소드)으로부터 주입되어 유기 활성층(74)으로 전달되는 것을 허가한다. 홀 차단층, 전자 주입층, 전자 수송층, 또는 이들의 임의 조합은 통상적으로 약 30 내지 500 nm 범위의 두께를 갖는다.
유기층(70) 내의 임의의 하나 이상의 층은 전기적 접촉들(도시되지 않음)이 나중에 형성될 유기층(70)의 부분들을 제거하기 위해 통상의 또는 독점의 기술을 이용하여 패터닝될 수 있다. 통상적으로, 전기적 접촉 영역들은 주변 회로가 어레이에 신호들을 전송하거나 어레이로부터 신호들을 수신하는 것을 가능하게 하기 위해 어레이의 에지 근처 또는 어레이의 외측에 위치한다.
도 8에 도시된 바와 같이, 유기층(70) 상에 제2 전극(80)이 형성된다. 제2 전극은 형성되는 전자 컴포넌트의 캐소드로서 기능할 수 있다. 일 실시예에서, 전자 컴포넌트는 발광 컴포넌트, 광 응답 컴포넌트 등이다. 특정 실시예에서, 도 8에 도시된 바와 같은 전자 컴포넌트는 도 1의 회로도에 도시된 바와 같은 전자 컴포넌트(128, 148 또는 168)일 수 있다.
제2 전극(80)은 하나 이상의 층 또는 다른 부분을 포함할 수 있다. 유기 활성층(74)에 가장 가까운 제2 전극(80)의 층 또는 다른 부분은 제2 전극(80)의 일 함수를 설정한다. 일 실시예에서, 제2 전극(80)의 또 하나의 층 또는 다른 부분은 블랙층을 포함하며, 다른 실시예에서 제2 전극(80)의 또 하나의 층 또는 다른 부분은 제2 전극(80) 내의 저항의 감소를 돕는 데 사용될 수 있다. 도 8에 도시된 바와 같은 특정 실시예에서, 제2 전극(80)은 제1 층(82), 제2 층(84) 및 제3 층(86)을 포함한다. 제2 층(84)을 설명하기 전에 제1 층(82) 및 제3 층(86)의 재료들 및 잠재적 두께들에 대해 설명한다.
제1 층(82)은 낮은 일 함수 재료를 포함할 수 있다. 낮은 일 함수 재료(82)는 1족 금속(예를 들어, Li, Cs 등), 2족 금속(알칼리 토금속), 란타나이드 및 악티나이드를 포함하는 희토류 금속, 전술한 임의 금속을 포함하는 합금, 전술한 임의 것의 염, 또는 이들의 임의 조합을 포함할 수 있다. 낮은 일 함수를 갖는 도전성 폴리머도 사용될 수 있다. 제1 층(82)의 두께는 약 1 내지 100 nm 범위 내일 수 있다. 일 실시예에서, 제1 층(82)의 두께는 제1 층(82)이 목표 파장 또는 파장 스펙트럼의 광에 대해 실질적으로 투명하도록 선택된다. 다른 실시예에서, 제1 층(82)은 범위 외의(얇거나 두꺼운) 두께를 가질 수 있다.
제3 층(86)은 제1 전극(68)과 관련하여 전술한 것들을 포함하는 거의 모든 도전성 재료를 포함할 수 있다. 제3 층(86)은 저항을 비교적 낮게 유지하면서 전류가 흐를 수 있게 하는 능력을 위해 주로 사용된다. 제3 층(86)의 예시적인 재료는 알루미늄, 은, 구리 또는 이들의 조합을 포함한다. 많은 응용에서, 제3 층(86)의 두께는 약 5 내지 500 nm의 범위 내일 수 있다. 광이 제2 전극(80)을 통과하지 않는 경우, 제3 층(86) 두께의 상한은 500 nm보다 클 수 있다.
제2 층(84)은 블랙층을 포함할 수 있다. 제2 층(84)은 하나 이상의 원소 금속(예를 들어, Cr, Ru, Ir, Os, Rh, Pt, Pd, Au 등); 금속 합금(예를 들어, Mg-Al, Li-Al 등); 도전성 금속 산화물(예를 들어, RuO2, IrO2, OsOx, RhOx 등); 도전성 금속 합금 산화물(예를 들어, InSnO, AlZnO, AlSnO 등); 도전성 금속 질화물(예를 들어, WN, TaN, TiN 등); 도전성 금속 합금 질화물(예를 들어, TiSiN, TaSiN 등); 도전성 금속 산질화물; 도전성 금속 합금 산질화물; 도핑된 14족 재료(예를 들어, 탄소(예를 들어, 나노튜브), Si, Ge, SiC 또는 SiGe); 13-15족 반도체 재료(예를 들어, GaAs, InP, GaInAs 등); 12-16족 반도체 재료(예를 들어, ZnSe, CdS 또는 ZnSSe); 또는 이들의 임의 조합을 포함할 수 있다.
특정 실시예에서, 제2 층(84) 내의 층은 산화 및 환원 상태에서 도전성인 재료(예를 들어, Ru, Ir, Os, Rh, InSn, AlZn, AlSn 등)를 포함할 수 있다. 다른 특정 실시예에서, 이 층은 층의 형성 동안, 그리고 전자 장치의 임의의 다른 후속 제조 동안 실온보다 높은 온도(예를 들어, 40도 이상)에서 산소 함유 재료와 접촉할 때 산소와 의미 있게 반응하지 않을 수 있다. 산소 함유 재료는 층에 직접 노출되거나, 층으로 확산되거나, 상이한 인접 층으로부터 올 수 있는 주변으로부터의 산소, 물 또는 오존을 포함할 수 있다. 이 특정 실시예에서, 층은 Pt, Pd, Au, 다른 적절한 산화 저항 재료, 또는 이들의 임의 조합을 포함할 수 있다.
일 실시예에서, 제1 층(82)은 전술한 바와 같이 투명층으로 간주될 수 있고, 제3 층(86)은 목표 파장 또는 파장 스펙트럼의 실질적으로 모든 광을 반사하는 미러로 간주될 수 있다. 일 실시예에서, 제2 층(84)의 재료를 선택한 후에, 이 분야의 전문가들은 제2 층(84)의 두께가 Yu 내의 방정식들 중 하나 이상을 이용하여 낮은 Lbackground를 달성하도록 조절될 수 있다는 것을 안다. 계산들이 단일 두께를 산출할 수 있지만, 통상적으로 수용 가능한 두께들의 범위가 제조상의 이유로 주어질 수 있다. 두께가 범위 밖에 있지 않는 한, 적절히 수용 가능한 Lbackground가 얻어질 수 있다.
특정 실시예에서, Yu 내의 방정식들 중 하나 이상은 단독으로 제2 층(84)에 대해서만, 제2 전극(80) 내의 임의의 다른 층과 조합하여 제2 층(84)에 대해, 또는 제1 층(82), 유기층(70) 및 제1 전극(68)과 조합하여 제2 층(84)에 대해 사용될 수 있다. 재료의 굴절률은 참고 서적으로부터 또는 통상의 또는 독점의 광학 기술을 이용하여 얻어질 수 있다. 제2 층(84)을 제외한 모든 층의 두께는 전자적 또는 광학적 고려사항들에 의해 결정될 수 있다. 따라서, 복수의 층에 대해 Yu 내의 하나 이상의 방정식을 이용할 때, 제2 층(84)의 두께는 낮은 Lbackground를 달성하기 위한 유일한 변수로서 간주될 수 있다. 다른 실시예에서, 임의의 다른 하나 이상의 층(제2 층(84)과만 다른 층)의 재료, 두께 또는 이들 양자는 변경되거나 변할 수 있다. Yu 내의 하나 이상의 방정식이 단일 두께를 산출할 수 있지만, 통상적으로는 수용 가능한 두께들의 범위가 제조상의 이유로 주어질 수 있다. 두께가 범위 밖에 있지 않는 한, 적절히 수용 가능한 Lbackground를 달성할 수 있다.
또 다른 실시예에서, 제2 층(84)은 전자 장치가 정상적으로 동작하는 목표 파장 또는 파장 스펙트럼의 광에 대해 불투명한 층일 수 있다. 제2 층이 불투명 층일 때 제2 층(84)을 위해 하나 이상의 무기 또는 유기 도전성 재료가 사용될 수 있다.
제한적인 의미는 아니지만, 제2 층(84)의 두께는 통상적으로 제3 층(86)보다 훨씬 얇다. 일 실시예에서, 제2 층(84)의 두께는 약 2 내지 100 nm의 범위 내이다. 다른 실시예에서, 제2 층(84)은 범위 밖의 두께(더 얇거나 두꺼움)를 가질 수 있다.
또 다른 실시예에서, 제2 전극(80) 내에 더 많거나 적은 층이 사용될 수 있다. 예를 들어, 층이 낮은 일 함수를 갖고, 블랙층으로 사용될 수 있는 경우, 이 층은 제1 층(82) 및 제2 층(84)의 조합을 대체할 수 있다.
일 실시예에서, 제2 전극(80)은 기판(20) 상에 스텐실 마스크를 배치하고 통상의 또는 독점의 물리 기상 증착 기술을 이용하여 도 8에 도시된 바와 같은 제2 전극(80)을 증착함으로써 형성된다. 다른 실시예에서, 제2 전극(80)은 제2 전극(80)을 위한 임의의 개별층 또는 층들의 조합(82, 84, 86)을 블랭킷 증착함으로써 형성된다. 이어서, 제2 전극(80)을 형성하도록 남게 될 층(들)의 부분들 상에 마스킹 층(도시되지 않음)이 형성된다. 통상의 또는 독점의 에칭 기술을 이용하여 층(들)의 노출 부분들을 제거하고, 제2 전극(80)을 남긴다. 에칭 후, 통상의 또는 독점의 기술을 이용하여 마스킹 층이 제거된다.
도시되지 않은 다른 회로들이 임의 수의 전술한 또는 추가 층들을 이용하여 형성될 수 있다. 도시되지 않았지만, 어레이 밖에 위치할 수 있는 주변 영역들(도시되지 않음) 내에 회로를 허가하기 위해 추가 절연층(들) 및 상호 접속 레벨(들)이 형성될 수 있다. 이러한 회로는 행 및 열 디코더, 스트로브(예를 들어, 행 어레이 스트로브, 열 어레이 스트로브 등), 감지 증폭기, 또는 이들의 임의 조합을 포함할 수 있다.
도 9에서, 실질적으로 완성된 전자 장치를 형성하기 위하여, 건조제(94)를 갖는 리드(lid; 92)가 기판(20)의 어레이 밖의 위치들(도 9에 도시되지 않음)에 부착된다. 제2 전극(80)과 건조제(94) 사이에 갭(96)이 위치하거나 위치하지 않을 수 있다. 리드 및 건조제 및 부착 프로세스에 사용되는 재료들은 통상적이거나 독점적이다. 리드(92)는 통상적으로 전자 장치의 사용자 면의 반대 면에 위치한다. 또한, 원할 경우, 광은 기판(20) 대신에 또는 기판과 함께 리드(92)를 통과할 수 있다. 그러한 경우, 리드(92) 및 건조제(94)는 충분한 광이 통과할 수 있도록 설계될 수 있다.
도 9의 점선(98)은 사용자 광 경로에 대응한다. 사용자 광 경로는 블랙층(26)의 에지와 실질적으로 경계가 접한다. 도 9의 점선(98)의 우측에서, 발광 컴포넌트에 대해, 전자 장치의 사용자 표면(22)에서 사용자가 볼 수 있는 광이 유기층(70)에 의해 방출될 수 있다. 광 응답 컴포넌트에 대해, 전자 장치 외부로부터의 목표 파장 또는 파장 스펙트럼의 광이 전자 장치에 의해 수신될 수 있다. 점선(98)의 좌측에서, 전자 장치 내부 또는 외부로부터의 목표 파장 또는 파장 스펙트럼의 광은 블랙층(26)으로 인해 전자 장치의 사용자가 보지 못할 수 있다.
제어 회로의 일부가 사용자 광 경로 내에 위치할 수 있고, 다른 부분이 사용자 광 경로 밖에 위치할 수 있다. 도 9를 참조하면, 전하 저장 컴포넌트(124)의 적어도 일부가 사용자 광 경로 내에 위치하고, 전력 트랜지스터(126)의 적어도 일부가 사용자 광 경로 밖에 위치한다. 일 실시예에서, 전하 저장 컴포넌트(124)의 실질적으로 모두가 사용자 광 경로 내에 위치하고, 다른 실시예에서 전하 저장 컴포넌트(124)의 모두가 아닌 일부가 사용자 광 경로 내에 위치한다. 또 다른 실시예에서, 전력 트랜지스터(126)의 실질적으로 모두가 사용자 광 경로 밖에 위치하며, 또 다른 실시예에서 전력 트랜지스터(126)의 모두가 아닌 일부가 사용자 광 경로 밖에 위치한다. 선택 트랜지스터(124; 도시되지 않음)는 사용자 광 경로 내부 또는 밖에 완전히 또는 부분적으로 위치할 수 있다.
6. 전자 장치의 동작
디스플레이의 동작 동안, 적절한 전위들이 제1 및 제2 전극들(68, 80) 상에 인가되어, 유기층(70)으로부터 광이 방출되게 한다. 구체적으로, 광이 방출되어야 할 때, 제1 및 제2 전극들(68, 80) 간의 전위차는 전자-홀 쌍들이 유기층(70) 내에서 결합되는 것을 허가하여, 광 또는 다른 방사가 전자 장치로부터 방출될 수 있게 한다. 디스플레이에서, 행들 및 열들은 적절한 픽셀들을 활성화하기 위한 신호들을 제공받아, 사람이 인식할 수 있는 형태로 관측자에게 표시를 제공할 수 있다.
광 검출기와 같은 방사 검출기의 동작 동안, 감지 증폭기들이 어레이의 제1 전극(68) 또는 제2 전극(80)에 결합되어, 전자 장치에 의해 광이 수신될 때 상당한 전류 흐름을 검출할 수 있다. 광기전 셀과 같은 동전기 셀에서, 광 또는 다른 방사는 외부 에너지 소스 없이 흐를 수 있는 에너지로 변환될 수 있다. 본 명세서를 읽은 후, 이 분야의 전문가들은 그들의 특정한 필요에 가장 적합하도록 전자 장치, 주변 회로, 및 잠재적으로 원격 회로를 설계할 수 있다.
도 8은 전자 컴포넌트들과 관련하여 사용될 수 있는 제어 회로들을 포함하는데, 이들 각각은 제1 전극(68), 제2 전극(80), 제1 전극(68) 또는 제2 전극(80)의 일부, 또는 이들의 임의 조합을 포함할 수 있다.
7. 대안
실시예
다른 실시예에서, 블랙층은 제어 회로 내의 트랜지스터와 그의 대응 전자 컴포넌트(예를 들어, 전자 컴포넌트(128, 148, 168)) 사이의 높이에 형성될 수 있다. 도 10 및 11은 그러한 블랙층을 구비하는 특정 실시예와 관련된 도면들을 포함한다.
도 5에 도시된 바와 같은 전자 장치를 부분적으로 형성한 후에, 도 10에 도시된 바와 같이 기판(20) 상에 절연층(102) 및 블랙층(106)이 순차적으로 형성된다. 절연층(102)은 절연층(62)(도 6 참조)과 관련하여 설명된 바와 같은 임의의 하나 이상의 기술을 이용하여 형성될 수 있는 하나 이상의 재료를 포함하는 임의의 하나 이상의 층을 포함할 수 있다. 하나의 특정 실시예에서, 절연층(102)은 절연층(62)에 비해 상대적으로 얇다. 일 실시예에서, 절연층(102)의 두께는 약 2 내지 100 nm의 범위 내이다. 절연층(102)은 필요하거나 요구되는 경우에 범위 밖의 두께를 가질 수 있다.
블랙층(106)은 임의의 하나 이상의 기술을 이용하여 형성될 수 있는 하나 이상의 재료를 포함하는 임의의 하나 이상의 층을 포함할 수 있고, 블랙층(26)(도 2 참조)과 관련하여 설명된 바와 같은 두께를 가질 수 있다. 평면도로부터 알 수 있듯이, 블랙층(106)은 블랙층(26)과 실질적으로 동일한 패턴을 가질 수 있다. 특정 실시예에서, 블랙층들(26, 106)의 패턴들을 얻기 위해 동일한 스텐실 마스크가 사용될 수 있다. 다른 실시예에서, 블랙층들(26, 106)에 대해 상이한 스텐실 마스크가 사용될 수 있다. 특정 실시예에서, 블랙층(26), 블랙층(106), 또는 이들 양자는 목표 파장 또는 파장 스펙트럼의 광에 대해 불투명할 수 있다.
처리는 절연층(62)의 형성을 시작으로 하여 실질적으로 설명되는 바와 같이 계속된다. 도 11은 제2 전극(80)이 형성된 후의 도면을 포함한다. 접촉 개구(64)는 블랙층(106) 및 절연층(102)을 통해 도전성 부재(54)로 연장한다. 도전성 플러그(66)는 전술한 바와 같이 접촉 개구 내에 형성된다.
블랙층(106)이 충분한 저항을 갖지 않는 경우, 동일 또는 상이한 픽셀들 또는 심지어 서브픽셀들 내의 전자 컴포넌트들 사이에 원하지 않는 전기 접속들 또는 누설 경로들이 형성될 수 있다. 따라서, 하나의 특정 실시예에서, 도전성 플러그(66)를 형성하기 전에 접촉 개구(64) 내에 절연성 스페이서(도시되지 않음)가 형성될 수 있다. 절연성 스페이서는 도전성 부재(54)에 대한 전기 접속이 계속 이루어지는 것을 허가하면서 블랙층(106)을 도전성 플러그(66)로부터 전기적으로 절연하는 것을 돕는다. 절연성 스페이서는 무기 반도체 기술에서 사용되는 바와 같은 임의의 하나 이상의 통상의 또는 독점의 증착 및 에칭 기술들을 이용하여 형성될 수 있다.
또 다른 실시예(도시되지 않음)에서, 제1 전극(68)은 제2 전극(80) 내의 제2 층(84) 대신에 또는 그와 함께 블랙층을 포함할 수 있다. 제1 전극(68) 내의 블랙층은 상당한 양의 광이 그를 통과하는 것을 허가하여, 유기 활성층(74)이 광을 방출하거나 수신할 수 있게 한다. 따라서, 이 실시예에서, 제1 전극(68) 내의 블랙층은 불투명 층이 아니다. 그렇지 않은 경우, 제1 전극(68) 내의 블랙층의 재료, 형성 기술 및 두께는 제2 전극(80)의 제2 층(84)에 대해 사용된 바와 같은 임의의 하나 이상의 재료, 형성 기술 또는 두께일 수 있다. 제1 전극(68) 내의 블랙층 및 제2 전극(80) 내의 제2 층(84) 모두가 장치 내에 포함될 때, 이들은 동일하거나 상이한 재료, 기술, 두께 또는 이들의 임의 조합을 이용하여 형성될 수 있다.
또 다른 실시예에서, 제1 전극(68)과 제2 전극(80)의 위치 관계는 바뀔 수 있다. 이 실시예에서, 제2 전극(80)이 사용자 표면(22)에 더 가까이 위치할 것이다. 다른 실시예들에서, 제1 및 제2 전극들(68, 80)은 바뀔 수 있다. 이 실시예에서, 제2 전극(80)은 제1 전극(68)에 비해 기판(20)에 더 가까이 위치할 것이다. 제2 전극(80)은 제어 회로들(도시되지 않음)에 각각 접속되는 복수의 제2 전극을 포함할 수 있다. 또한, 제1 전극(68)은 공통 제1 전극으로 대체될 수 있다. 또 다른 대안 실시예에서, 제어 회로들은 일 타입의 전극에 비해 기판(20)으로부터 더 멀리 위치하는 다른 타입의 전극에 접속될 수 있다. 제1 전극(68), 제2 전극(80), 또는 이들 양자는 블랙층을 포함할 수 있다.
여기에 설명되는 개념들은 LCD와 같은 다른 전자 장치로 확장될 수 있다. 블랙층들(26, 106)은 가시광 스펙트럼 내의 광과 같은 광이 액정을 위한 제어 회로 내의 트랜지스터에 도달하는 것을 줄이기 위해 사용될 수 있다. 전자 컴포넌트(128, 148, 168), 또는 이들의 임의 조합은 하나 이상의 액정으로 대체될 수 있다. 또 다른 실시예에서, 여기에 설명되는 개념들은 무기 반도체를 포함하는 것들과 같은 다른 디스플레이, 또는 콘트라스트 비가 비교적 높게 유지되어야 하는 다른 응용들로 확장될 수 있다.
8. 이익
블랙층(26), 및 블랙층일 수도 있는 제2 층(84)의 사용은 통상의 전자 장치들에 비해 높은 콘트라스트를 제공하는 비용 효과적이고 제조 가능한 해결책을 제공할 수 있다. 블랙층(26)은 제어 회로 내의 전자 컴포넌트들(예를 들어, 트랜지스터들)로부터의 반사의 감소를 도울 수 있고, 제2 층(84)은 제2 전극 내의 제3 층(86)으로부터의 반사의 감소를 도울 수 있다. 제1 전극(68) 내의 블랙층은 제2 전극(80) 내의 제2 층(84)과 유사한 목적을 제공할 수 있으며, 따라서, 제1 전극(68), 제2 전극(80), 또는 이들 양자는 블랙층을 포함할 수 있다.
실시예들은 원형 편광자에 대한 필요를 없앨 수 있다. 낮은 반사율의 전자 장치를 설계함으로써 낮은 Lbackground가 얻어질 수 있다. 영향을 받은 층들은 전자 장치의 전체 두께에 크게 영향을 미치지 않는다.
여기에 설명되는 실시예들은 통상의 전자 장치들에 비해 낮은 Lbackground를 제공하는 비용 효과적이고 제조 가능한 해결책을 제공할 수 있는데, 이는 기존의 재료들이 전자 장치 영역들 내에서 본 재료들의 대체를 필요로 하지 않고 전자 장치 내에 사용될 수 있기 때문이다. 본 재료들을 사용하는 능력은 통합을 간략화하며, 장치 재설계, 재료 호환성 또는 장치 신뢰성 문제의 가능성을 줄인다.
전자 장치 성능은 픽셀들 또는 서브픽셀들에 대한 제어 회로들의 적어도 부분들 근처에 하나 이상의 블랙층을 가짐으로써 향상될 수 있다. 일 실시예에서, 선택 및 전력 트랜지스터(122, 126)의 일부 또는 전부는 블랙층(26)에 의해 주변 광으로부터 보호될 수 있다. 전계 효과 트랜지스터는 그의 채널 영역이 주변 광에 노출되지 않을 때에 비해 그의 채널 영역(예를 들어, 반도체 층(44) 내의)이 주변 광에 노출될 때 상이한 전기적 특성들을 가질 수 있다. 주변 광은 전자-홀 쌍들이 채널 영역 내에 생성되고, 트랜지스터가 오프되거나 채널 영역을 통해 낮은 전류 흐름이 달성되도록 바이어스될 때 누설 전류가 커지게 할 수 있다.
선택 트랜지스터(122)가 오프되고, 그의 채널 영역이 주변 광에 노출되는 경우, 보다 높은 누설 전류는 전하 저장 컴포넌트(124)에서 전하를 잃거나 얻는 해로운 결과를 낳을 수 있다. 전하의 변화는 전력 트랜지스터(126)의 게이트 전극 상의 전압에 영향을 미칠 수 있고, 이는 발광 컴포넌트의 경우에 그 컴포넌트로부터의 광의 강도를 변화시켜, 잠재적으로 픽셀 내의 칼라 균형에 영향을 미칠 수 있다.
전력 트랜지스터(126)가 오프되거나, 그의 게이트 전극이 가장 낮은 동작 전위에 있고, 그의 채널 영역이 주변 광에 노출되는 경우, 원하는 것보다 높은 전류가 전력 트랜지스터(126)를 통해 흐를 수 있다. 전력 트랜지스터(126)에 결합된 발광 컴포넌트에 대해, 보다 높은 전류는 그 컴포넌트로부터의 광의 강도에 악영향을 미칠 수 있고, 픽셀 내의 칼라 균형에 잠재적으로 영향을 미칠 수 있다. 따라서, 블랙층(26)은 트랜지스터들(122, 126)이 오프 상태에 있거나 저전류 동작 모드에 있을 때 이러한 트랜지스터들 내의 전류를 줄이는 것을 도울 수 있다.
다른 실시예에서, 블랙층(106)은 광이 전자 장치 내의 전력 트랜지스터(126)에 도달하는 것을 줄일 수 있다. 전자 컴포넌트가 발광 컴포넌트인 특정 실시예에서, 블랙층(106)은 강도를 줄이거나, 광이 전력 트랜지스터(126), 및 구체적으로 반도체 층(44) 내의 그의 채널 영역에 도달하는 것을 방지하는 것을 도울 수 있다. 블랙층이 어느 전극 내에도 존재하지 않는 경우에도, 블랙층(26, 106)은 광이 주변 광인지, 제어 회로의 대응 발광 컴포넌트로부터 오는지, 다른 서브픽셀 또는 픽셀 내의 다른 발광 컴포넌트로부터 오는지, 또는 이들의 임의 조합으로부터의 광인지에 관계없이 제어 회로 내의 트랜지스터들에 광이 도달하는 것을 줄이는 것을 도울 수 있다.
블랙층(26), 블랙층(106) 또는 이들 양자는 OLED 디스플레이와 관련하여 설명된 것과 유사한 방식으로 LCD 내의 백라이트로부터의 광을 줄이는 것을 돕는 데 사용될 수 있다.
일반적인 설명 또는 사례들에서 전술한 동작들 모두가 요구되는 것은 아니며, 특정 동작의 일부가 요구되지 않을 수도 있고, 하나 이상의 추가 동작이 설명된 것들에 더하여 수행될 수 있음에 유의한다. 또한, 동작들이 리스트되는 순서는 이들이 수행되는 순서일 필요는 없다.
위의 명세서에서, 개념들은 특정 실시예들을 참조하여 설명되었다. 그러나, 이 분야의 전문가는 아래의 청구범위에 설명되는 바와 같은 본 발명의 범위를 벗어나지 않고 다양한 수정 및 변경이 이루어질 수 있음을 이해할 것이다. 따라서, 명세서 및 도면들은 제한적인 것이 아니라 예시적인 것으로 간주되어야 하며, 그러한 모든 수정은 본 발명의 범위 내에 포함되는 것을 의도한다.
이익, 다른 이점, 및 문제에 대한 해결책들이 특정 실시예들과 관련하여 전술되었다. 그러나, 임의의 다른 이익, 이점 또는 해결책이 발생하거나 더 현저해지게 할 수 있는 이익, 이점, 문제 해결책 및 임의의 특징은 임의의 청구항 또는 모든 청구항의 중요한, 필요한, 또는 필수적인 특징으로 해석되지 않아야 한다.
소정의 특징들은 명료화를 위해 개별 실시예들과 관련하여 여기에 설명되며, 또한 단일 실시예에서 조합하여 제공될 수 있다는 것을 이해해야 한다. 역으로, 간략화를 위해 단일 실시예와 관련하여 설명되는 다양한 특징은 개별적으로 또는 임의의 하위 조합으로 제공될 수도 있다. 또한, 범위들에서 언급되는 값들에 대한 참조는 그 범위 내의 각각 및 모든 값을 포함한다.
Claims (20)
- 전자 장치로서,픽셀의 제어 회로;개구를 포함하는 제1 블랙층; 및제2 블랙층을 포함하고,상기 제어 회로는 상기 제1 블랙층과 상기 제2 블랙층 사이의 높이에 위치하며,상기 제1 블랙층 내의 개구는 상기 픽셀의 사용자 광 경로(user radiation path)에 대응하고, 상기 제어 회로의 적어도 일부는 상기 픽셀의 사용자 광 경로 내에 위치하며,상기 제어 회로는 채널 영역을 포함하는 전력 트랜지스터를 포함하고, 상기 채널 영역의 적어도 과반(majority)은 상기 사용자 광 경로 외측에 위치하는 전자 장치.
- 제1항에 있어서, 상기 픽셀은 제1 전극을 포함하고, 상기 제1 전극은 상기 제2 블랙층의 일부를 포함하고, 상기 제어 회로에 전기적으로 결합되는 전자 장치.
- 제2항에 있어서, 상기 픽셀은 상기 제어 회로에 전기적으로 접속되는 제2 전극을 더 포함하는 전자 장치.
- 제1항에 있어서, 상기 제2 블랙층에 비해 상기 제1 블랙층에 더 가까이 위치하는 사용자 표면을 포함하는 기판을 더 포함하는 전자 장치.
- 삭제
- 제1항에 있어서, 상기 제어 회로는 전하 저장 컴포넌트를 포함하고, 상기 전하 저장 컴포넌트의 적어도 일부는 상기 픽셀의 사용자 광 경로 내에 위치하는 전자 장치.
- 제6항에 있어서,상기 전하 저장 컴포넌트의 적어도 과반이 상기 사용자 광 경로 내에 위치하고,상기 채널 영역의 실질적으로 전부가 상기 사용자 광 경로 외측에 위치하는 전자 장치.
- 제1항에 있어서, 상기 제1 블랙층, 상기 제2 블랙층, 또는 이들 양자는 가시광 스펙트럼 내의 광에 대해 실질적으로 불투명한 전자 장치.
- 제1항에 있어서, 상기 픽셀은 유기 활성층을 포함하는 전자 장치.
- 제1항에 있어서,사용자 면을 가진 기판을 더 포함하고,상기 픽셀은 제1 전극 및 제2 전극을 포함하고,상기 제2 전극은 상기 제어 회로에 전기적으로 접속되고,상기 제1 전극 및 제2 전극 각각은 상기 제1 블랙층 및 제2 블랙층 각각에 비해 상기 기판의 사용자 면으로부터 더 멀리 위치하는 전자 장치.
- 제10항에 있어서, 상기 제2 블랙층은 상기 픽셀의 방출 광 경로(emissive radiation path)에 대응하는 개구를 포함하고, 상기 제어 회로의 적어도 일부는 상기 픽셀의 방출 광 경로 외측에 위치하는 전자 장치.
- 제11항에 있어서, 상기 제어 회로는 채널 영역을 포함하는 전력 트랜지스터를 포함하고, 상기 채널 영역의 적어도 과반은 상기 방출 광 경로 외측에 위치하는 전자 장치.
- 제12항에 있어서, 상기 제어 회로는 전하 저장 컴포넌트를 포함하고, 상기 전하 저장 컴포넌트의 적어도 일부는 상기 픽셀의 방출 광 경로 내에 위치하는 전자 장치.
- 제13항에 있어서,상기 전하 저장 컴포넌트의 적어도 과반은 상기 방출 광 경로 내에 위치하고,상기 채널 영역의 실질적으로 전부는 상기 방출 광 경로 외측에 위치하는 전자 장치.
- 전자 장치를 형성하는 방법으로서,기판 상에 개구를 포함하는 제1 블랙층을 형성하는 단계;상기 제1 블랙층을 형성한 후에 상기 기판 상에 픽셀의 제어 회로를 형성하는 단계; 및상기 제어 회로를 형성한 후에 상기 기판 상에 제2 블랙층을 형성하는 단계를 포함하고,상기 제1 블랙층 내의 개구는 상기 픽셀의 사용자 광 경로에 대응하고, 상기 제어 회로의 적어도 일부는 상기 픽셀의 사용자 광 경로 내에 위치하며,상기 제어 회로는 채널 영역을 포함하는 전력 트랜지스터를 포함하고, 상기 채널 영역의 적어도 과반(majority)은 상기 사용자 광 경로 외측에 위치하는, 전자 장치를 형성하는 방법.
- 제15항에 있어서,상기 제어 회로를 형성한 후에, 그리고 상기 제2 블랙층을 형성하기 전에 제1 전극을 형성하는 단계; 및상기 제1 전극을 형성한 후에 제2 전극을 형성하는 단계를 더 포함하고,상기 제2 전극을 형성하는 단계는 상기 제2 블랙층을 형성하는 단계를 포함 하는, 전자 장치를 형성하는 방법.
- 제15항에 있어서, 상기 제1 전극은 상기 제어 회로에 전기적으로 접속되는, 전자 장치를 형성하는 방법.
- 제15항에 있어서,상기 제2 블랙층은 상기 제1 블랙층의 개구와 실질적으로 경계가 접하는 개구를 포함하고,상기 방법은상기 제어 회로를 형성하고 상기 제2 블랙층을 형성한 후에 제1 전극을 형성하는 단계; 및상기 제1 전극을 형성한 후에 제2 전극을 형성하는 단계를 더 포함하는, 전자 장치를 형성하는 방법.
- 제15항에 있어서, 상기 전자 장치는 광을 방출하거나 상기 기판을 통해 투과된 광에 응답하도록 구성되는, 전자 장치를 형성하는 방법.
- 제15항에 있어서, 상기 제1 블랙층을 형성하고 상기 제어 회로를 형성한 후에 상기 기판 상에 유기 활성층을 형성하는 단계를 더 포함하는, 전자 장치를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US75447005P | 2005-12-28 | 2005-12-28 | |
| US60/754,470 | 2005-12-28 | ||
| PCT/US2006/049454 WO2007079157A2 (en) | 2005-12-28 | 2006-12-28 | Electronic device having black layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080081076A KR20080081076A (ko) | 2008-09-05 |
| KR101406643B1 true KR101406643B1 (ko) | 2014-06-11 |
Family
ID=38228842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087018361A KR101406643B1 (ko) | 2005-12-28 | 2006-12-28 | 전자 장치 및 전자 장치를 형성하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070222923A1 (ko) |
| JP (1) | JP5297199B2 (ko) |
| KR (1) | KR101406643B1 (ko) |
| WO (1) | WO2007079157A2 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070039433A (ko) * | 2005-10-08 | 2007-04-12 | 삼성전자주식회사 | 표시장치 |
| JP2010243894A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Displays Ltd | 液晶表示装置 |
| TWI389329B (zh) * | 2009-06-29 | 2013-03-11 | Au Optronics Corp | 平面顯示面板、紫外光感測器及其製造方法 |
| KR101254561B1 (ko) * | 2010-05-04 | 2013-04-19 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이기판 |
| KR101710574B1 (ko) * | 2010-05-04 | 2017-02-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
| KR20120061396A (ko) | 2010-12-03 | 2012-06-13 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR20140146873A (ko) * | 2013-06-18 | 2014-12-29 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| KR102090713B1 (ko) | 2013-06-25 | 2020-03-19 | 삼성디스플레이 주식회사 | 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법 |
| US9059123B2 (en) | 2013-07-24 | 2015-06-16 | International Business Machines Corporation | Active matrix using hybrid integrated circuit and bipolar transistor |
| KR102250043B1 (ko) * | 2014-09-11 | 2021-05-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| DE102014018722B3 (de) * | 2014-12-16 | 2016-03-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren, SiC-Halbleiterdetektor und dessen Verwendung und Detektoranordnung diesen aufweisend zur Detektion von Sonnenlicht |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103488A (ja) | 2002-09-12 | 2004-04-02 | Pioneer Electronic Corp | 有機ｅｌ表示装置及びその製造方法 |
| JP2004103334A (ja) * | 2002-09-06 | 2004-04-02 | Seiko Epson Corp | 有機ｅｌ装置および電子機器 |
| JP2004258364A (ja) | 2003-02-26 | 2004-09-16 | Seiko Epson Corp | 光利用装置、表示体、発電体、および光利用装置の製造方法 |
| JP2005181422A (ja) | 2003-12-16 | 2005-07-07 | Nec Corp | 発光型表示装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132052A (ja) * | 1987-08-10 | 1989-05-24 | Nitto Denko Corp | 導電性有機重合体電池 |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| TW466888B (en) * | 2000-09-29 | 2001-12-01 | Ind Tech Res Inst | Pixel device structure and process of organic light emitting diode display |
| US6628052B2 (en) * | 2001-10-05 | 2003-09-30 | Hewlett-Packard Development Company, L.P. | Enhanced electron field emitter spindt tip and method for fabricating enhanced spindt tips |
| KR100483988B1 (ko) * | 2001-11-29 | 2005-04-15 | 삼성에스디아이 주식회사 | 투명도전막의 투과도 변형방법 |
| KR100491143B1 (ko) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법 |
| KR100462861B1 (ko) * | 2002-04-15 | 2004-12-17 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법 |
-
2006
- 2006-12-22 US US11/644,063 patent/US20070222923A1/en not_active Abandoned
- 2006-12-28 JP JP2008548733A patent/JP5297199B2/ja not_active Expired - Fee Related
- 2006-12-28 KR KR1020087018361A patent/KR101406643B1/ko not_active IP Right Cessation
- 2006-12-28 WO PCT/US2006/049454 patent/WO2007079157A2/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103334A (ja) * | 2002-09-06 | 2004-04-02 | Seiko Epson Corp | 有機ｅｌ装置および電子機器 |
| JP2004103488A (ja) | 2002-09-12 | 2004-04-02 | Pioneer Electronic Corp | 有機ｅｌ表示装置及びその製造方法 |
| JP2004258364A (ja) | 2003-02-26 | 2004-09-16 | Seiko Epson Corp | 光利用装置、表示体、発電体、および光利用装置の製造方法 |
| JP2005181422A (ja) | 2003-12-16 | 2005-07-07 | Nec Corp | 発光型表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007079157A2 (en) | 2007-07-12 |
| JP5297199B2 (ja) | 2013-09-25 |
| WO2007079157A3 (en) | 2008-07-03 |
| JP2009522787A (ja) | 2009-06-11 |
| US20070222923A1 (en) | 2007-09-27 |
| KR20080081076A (ko) | 2008-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101406643B1 (ko) | 전자 장치 및 전자 장치를 형성하는 방법 | |
| KR101291862B1 (ko) | 박막 트랜지스터 및 이를 형성하는 프로세스 | |
| US7906898B2 (en) | Organic light emitting device with increased luminescence | |
| WO2021184907A1 (zh) | 显示基板及其制备方法、显示装置 | |
| KR20080065535A (ko) | 고감도 광 센서 소자 및 그를 이용한 광 센서 장치 | |
| KR20080056648A (ko) | 고감도 광 센서 소자 및 그를 이용한 광 센서 장치 | |
| KR20170089055A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| US20040256978A1 (en) | Array comprising organic electronic devices with a black lattice and process for forming the same | |
| KR101592012B1 (ko) | 유기 발광표시 장치 및 그 제조 방법 | |
| US8264157B2 (en) | Electronic device including an organic diode and a shunt and a process of forming the same | |
| US20070138637A1 (en) | Electronic device having low background luminescence, a black layer, or any combination thereof | |
| US20050052119A1 (en) | Organic electronic device having low background luminescence | |
| US20230335605A1 (en) | Semiconductor device | |
| US20240090303A1 (en) | Display device and manufacturing method of display device | |
| US20220384398A1 (en) | Display Apparatus and Manufacturing Method of Display Apparatus | |
| US7095171B2 (en) | Active matrix organic electroluminescent device and fabricating method thereof | |
| US10896926B2 (en) | Array substrate, method for controlling the same, and display device | |
| US20240155882A1 (en) | Display apparatus | |
| US20240090302A1 (en) | Display apparatus, display module, electronic device, and method for manufacturing display apparatus | |
| WO2023012571A1 (ja) | 表示装置 | |
| US20230309346A1 (en) | Imaging device, display apparatus, and method for manufacturing display apparatus | |
| US20240099068A1 (en) | Display device, display module, and electronic device | |
| US20240188373A1 (en) | Display Substrate, Manufacturing Method Thereof, and Display Apparatus | |
| US20240090291A1 (en) | Display apparatus, display module, and electronic device | |
| US20240040846A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |