KR101402231B1 - method for treating substrate - Google Patents

method for treating substrate Download PDF

Info

Publication number
KR101402231B1
KR101402231B1 KR1020120115427A KR20120115427A KR101402231B1 KR 101402231 B1 KR101402231 B1 KR 101402231B1 KR 1020120115427 A KR1020120115427 A KR 1020120115427A KR 20120115427 A KR20120115427 A KR 20120115427A KR 101402231 B1 KR101402231 B1 KR 101402231B1
Authority
KR
South Korea
Prior art keywords
thin film
gas
substrate
etching
etch
Prior art date
Application number
KR1020120115427A
Other languages
Korean (ko)
Other versions
KR20140049311A (en
Inventor
김병훈
이석종
Original Assignee
피에스케이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사 filed Critical 피에스케이 주식회사
Priority to KR1020120115427A priority Critical patent/KR101402231B1/en
Priority to TW102132423A priority patent/TWI497590B/en
Priority to CN201310488001.0A priority patent/CN103779183B/en
Publication of KR20140049311A publication Critical patent/KR20140049311A/en
Application granted granted Critical
Publication of KR101402231B1 publication Critical patent/KR101402231B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판 처리 방법을 개시한다. 그의 방법은, 제 1 박막과 제 2 박막이 형성된 기판을 제공하는 단계와, 상기 기판 상에 상부 플로우 식각 가스를 제공하여 제 1 박막의 상부 면에 식각 부산물을 형성하는 단계와, 상기 기판을 열처리하여 상기 식각 부산물을 제거하여 상기 제 1 박막을 식각하는 단계와, 상기 기판 상에 하부 플로우 식각 가스를 제공하여 상기 제 1 박막 및 상기 제 2 박막 중의 나머지 하나를 선택적으로 제거하는 단계를 포함한다.The present invention discloses a substrate processing method. The method includes providing a substrate on which a first thin film and a second thin film are formed, providing an upper flow etch gas on the substrate to form etch byproducts on the upper surface of the first thin film, Etching the first thin film by removing the etching byproducts; and selectively removing the remaining one of the first thin film and the second thin film by providing a lower flow etching gas on the substrate.

Description

기판 처리 방법{method for treating substrate}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 반도체 제조방법에 관한 것으로, 구체적으로, 하나의 챔버 내에 복수개의 박막들에 대해 각각의 식각 선택비를 제어하는 기판 처리 방법에 관한 것이다. The present invention relates to a semiconductor manufacturing method, and more particularly, to a substrate processing method for controlling respective etching selectivities for a plurality of thin films in a chamber.

메모리 소자 또는 표시 소자는 기판 상에 적층되는 다수개의 박막들을 포함할 수 있다. 복수개의 박막들은 포토리소그래피 공정 및 식각 공정에 의해 패터닝될 수 있다. 식각 공정은 건식 식각 방법 또는 습식 식각 방법을 포함할 수 있다. 식각 공정은 박막들 각각에 대한 식각 선택비에 따라 수행되고 있다. 식각 선택비는 식각 가스 또는 식각 액의 고유의 특성에 의해 결정될 수 있다. 박막들은 그들이 제거될 때마다 해당 챔버들 내로 투입되어 식각되어야 한다. 따라서, 종래의 기판 처리 방법은 생산성이 떨어지는 단점이 있었다.The memory element or display element may comprise a plurality of thin films deposited on a substrate. The plurality of thin films can be patterned by a photolithography process and an etching process. The etching process may include a dry etching method or a wet etching method. The etching process is performed according to the etch selectivity for each of the thin films. The etch selectivity can be determined by the intrinsic properties of the etch gas or etchant. The films must be deposited into the chambers and etched as they are removed. Therefore, the conventional substrate processing method has a drawback in that productivity is low.

본 발명이 이루고자 하는 기술적 과제는, 하나의 챔버 내에서 복수개의 박막들 각각에 대해 식각 선택비를 조절할 수 있는 기판 처리 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a substrate processing method capable of controlling etching selectivity for each of a plurality of thin films in one chamber.

또한, 본 발명의 다른 과제는 생산성 및 생산 수율을 향상시킬 수 있는 기판 처리 방법을 제공하는 데 있다.Another object of the present invention is to provide a substrate processing method capable of improving productivity and production yield.

본 발명의 실시 예에 따른 기판 처리 방법은, 제 1 박막과 제 2 박막이 노출된 기판을 제공하는 단계; 상기 기판 상에 상부 플로우 식각 가스를 제공하여 제 1 박막의 상부 면에 선택적으로 식각 부산물을 형성하는 단계; 상기 기판을 열처리하여 상기 식각 부산물을 제거하여 상기 제 1 박막의 상부 면을 식각하는 단계; 및 상기 기판 상에 하부 플로우 식각 가스를 제공하여 상기 제 2 박막의 상부 면을 상기 제 1 박막에 대해 높은 식각 선택비로 제거하는 단계를 포함한다. 상기 상부 플로우 식각 가스와 상기 하부 플로우 식각 가스는 삼불화질소를 포함할 수 있다.A substrate processing method according to an embodiment of the present invention includes: providing a substrate on which a first thin film and a second thin film are exposed; Providing an upper flow etch gas on the substrate to selectively form etch byproducts on the upper surface of the first thin film; Etching the upper surface of the first thin film by removing the etching byproduct by heat treating the substrate; And providing a bottom flow etch gas on the substrate to remove the top surface of the second thin film with a high etch selectivity to the first thin film. The upper flow etch gas and the lower flow etch gas may comprise nitrogen trifluoride.

본 발명의 일 실시 예에 따르면, 상기 제 1 박막은 실리콘 산화막을 포함할 수 있다.According to an embodiment of the present invention, the first thin film may include a silicon oxide film.

본 발명의 다른 실시 예에 따르면, 상기 제 2 박막은 폴리 실리콘, 또는 실리콘 질화막을 포함할 수 있다.According to another embodiment of the present invention, the second thin film may include polysilicon or a silicon nitride film.

삭제delete

본 발명의 다른 실시 예에 따르면, 상기 삼불화 질소는 리모트 플라즈마 처리될 수 있다.According to another embodiment of the present invention, the nitrogen trifluoride can be remotely plasma treated.

본 발명의 일 실시 예에 따르면, 상기 식각 부산물은 암모니아, 불산, 또는 실리콘을 포함할 수 있다.According to one embodiment of the present invention, the etch byproduct may comprise ammonia, hydrofluoric acid, or silicon.

본 발명의 다른 실시 예에 따르면, 상기 기판의 열처리는 100도에서 수행될 수 있다.According to another embodiment of the present invention, the heat treatment of the substrate may be performed at 100 degrees.

본 발명의 일 실시 예에 따르면, 상기 상부 플로우 식각 가스 및 상기 하부 플로우 식각 가스의 제공 시에 활성 가스 또는 반응 가스를 제공하는 것을 더 포함할 수 있다.According to an embodiment of the present invention, the method may further include providing an active gas or a reactive gas when providing the upper flow etching gas and the lower flow etching gas.

본 발명의 다른 실시 예에 따르면, 상기 활성 가스는 산소를 포함할 수 있다.According to another embodiment of the present invention, the active gas may include oxygen.

본 발명의 일 실시 예에 따르면, 상기 반응 가스는 수소 또는 질소를 포함할 수 있다.According to an embodiment of the present invention, the reaction gas may include hydrogen or nitrogen.

본 발명의 다른 실시 예에 따른 기판 처리 방법은, 제 1 박막과 제 2 박막이 노출된 기판을 챔버 내에 로딩하는 단계; 상기 챔버 내에 상부 플로우 식각 가스를 제공하여 상기 제 1 박막과 상기 제 2 박막중 어느 하나를 선택적으로 제거하는 단계; 및 상기 챔버 내에 하부 플로우 식각 가스를 제공하여 상기 제 1 박막과 상기 제 2 박막중 나머지 하나를 선택적으로 제거하는 단계를 포함한다. 상기 상부 플로우 식각 가스 및 상기 하부 플로우 식각 가스는 리모트 플라즈마 처리된 삼불화 질소를 포함할 수 있다.According to another embodiment of the present invention, there is provided a method of processing a substrate, comprising: loading a substrate on which a first thin film and a second thin film are exposed into a chamber; Providing an upper flow etch gas in the chamber to selectively remove either the first thin film or the second thin film; And selectively removing the remaining one of the first thin film and the second thin film by providing a lower flow etching gas in the chamber. The upper flow etch gas and the lower flow etch gas may comprise remotely plasma treated nitrogen trifluoride.

삭제delete

본 발명의 다른 실시 예에 따르면, 상기 상부 플로우 식각 가스는 상기 제 1 박막 또는 상기 제 2 박막 상에 식각 부산물을 형성할 수 있다.According to another embodiment of the present invention, the upper flow etching gas may form an etching by-product on the first thin film or the second thin film.

본 발명의 일 실시 예에 따르면, 상기 식각 부산물을 제거하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the method may further include removing the etching byproduct.

본 발명의 다른 실시 예에 따르면, 상기 식각 부산물의 제거 단계는 상기 기판의 열처리 공정을 포함할 수 있다.According to another embodiment of the present invention, the step of removing the etching by-products may include a step of heat-treating the substrate.

본 발명의 일 실시 예에 따르면, 상기 삼불화 질소는 상기 챔버 내에 반응 가스 또는 활성 가스와 혼합되어 제공될 수 있다.According to one embodiment of the present invention, the nitrogen trifluoride may be provided in a mixed state with the reactive gas or the active gas in the chamber.

본 발명의 다른 실시 예에 따르면, 상기 반응 가스는 수소 또는 질소를 포함할 수 있다.According to another embodiment of the present invention, the reaction gas may include hydrogen or nitrogen.

본 발명의 일 실시 예에 따르면, 상기 활성 가스는 산소를 포함할 수 있다.According to an embodiment of the present invention, the active gas may include oxygen.

본 발명의 다른 실시 예에 따르면, 상기 제 1 박막과 제 2 박막은 각각 실리콘 산화막과 폴리 실리콘을 포함할 수 있다.According to another embodiment of the present invention, the first thin film and the second thin film may each include a silicon oxide film and polysilicon.

본 발명의 일 실시 예에 따르면, 상기 제 1 박막과 제 2 박막은 각각 실리콘 산화막과 실리콘 질화막을 포함할 수 있다.According to an embodiment of the present invention, the first thin film and the second thin film may each include a silicon oxide film and a silicon nitride film.

본 발명의 실시 예에 따른 기판 처리 방법은 절연 층과 반도체 층의 표면 산화 공정, 식각 공정, 및 열처리 공정을 포함할 수 있다. 표면 산화 공정은 반도체 층의 제 1 상부 표면에 캡핑 절연 층을 형성하는 공정일 수 있다. 식각 공정은 상기 캡핑 절연 층과 상기 절연 층을 식각 부산물로 형성하는 공정일 수 있다. 열처리 공정은 식각 부산물을 제거하는 공정일 수 있다. A substrate processing method according to an embodiment of the present invention may include a surface oxidation process, an etching process, and a heat treatment process of an insulating layer and a semiconductor layer. The surface oxidation process may be a process of forming a capping insulation layer on the first upper surface of the semiconductor layer. The etching process may be a process of forming the capping insulating layer and the insulating layer as etching by-products. The heat treatment process may be a process of removing etching by-products.

따라서, 본 발명의 실시 예에 따른 기판 처리 방법은 절연 층과 반도체 층의 식각 단차를 용이하게 조절할 수 있다. Therefore, the substrate processing method according to the embodiment of the present invention can easily control the etching step of the insulating layer and the semiconductor layer.

도 1은 본 발명의 기판 처리 방법을 설명하기 위한 기판 처리 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 기판 처리 방법을 나타낸 플로우 챠트이다.
도 3 내지 도 7은 도 2의 기판 처리 방법에 따른 공정 단면도들이다.
도 8은 상부 플로우 식각 가스의 공급 유량에 따른 실리콘 산화막과 폴리 실리콘의 식각량을 비교하여 나타내는 그래프이다.
도 9는 하부 플로우 식각 가스의 공급 유량에 따른 실리콘 산화막과 폴리 실리콘의 식각 량을 비교하여 나타내는 그래프이다.1 is a view showing a substrate processing apparatus for explaining a substrate processing method of the present invention.
2 is a flow chart showing a substrate processing method according to an embodiment of the present invention.
Figs. 3 to 7 are process sectional views according to the substrate processing method of Fig.
8 is a graph showing the etching amount of the silicon oxide film and the polysilicon in comparison with the supply flow rate of the upper flow etching gas.
9 is a graph showing the etching amount of the silicon oxide film and polysilicon in accordance with the supply flow rate of the lower flow etching gas.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art. In the drawings, the thickness and size of each layer are exaggerated for convenience and clarity of explanation.

명세서 전체에 걸쳐서 영역, 반경, 거리등과 같은 하나의 구성요소가 다른 구성요소 "연속되어", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "연속되어", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 연속되어", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.It is to be understood that when an element, such as an area, radius, distance, or the like, is referred to throughout this specification as being "contiguous", "connected", or "coupled to" another element, It can be interpreted that there may be other components that are "connected "," connected ", or "coupled to" On the other hand, when one component is referred to as being "directly contiguous", "directly connected", or "directly coupled" to another component, it is interpreted that there are no other components interposed therebetween do. Like numbers refer to like elements. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.

본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 면적들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 면적들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 면적과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 면적은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 면적을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various members, parts, regions, and areas, it is to be understood that these members, parts, regions, and areas are not to be limited by these terms. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or area. Thus, the first member, component, region, and area described below may refer to a second member, component, region, or area without departing from the teachings of the present invention.

또한, "이웃" 또는 "인접"과 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.Relative terms such as "neighbor" or "adjacent" may also be used herein to describe the relationship of certain elements to other elements as illustrated in the Figures. Relative terms are intended to include different orientations of the device in addition to those depicted in the Figures. If the elements are oriented in different directions (rotated 90 degrees with respect to the other direction), the relative descriptions used herein can be interpreted accordingly.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, embodiments of the present invention should not be construed as limited to any particular shape of the regions illustrated herein, including, for example, variations in shape resulting from manufacturing.

도 1은 본 발명의 기판 처리 방법을 설명하기 위한 기판 처리 장치를 나타내는 도면이다.1 is a view showing a substrate processing apparatus for explaining a substrate processing method of the present invention.

도 1을 참조하면, 기판 처리 장치는, 챔버(100), 가스 공급부(200) 및 제어부(300)를 포함할 수 있다. Referring to FIG. 1, the substrate processing apparatus may include a chamber 100, a gas supply unit 200, and a control unit 300.

챔버(100)는 외부로부터 밀폐된 공간을 제공한다. 진공 펌프(140)는 챔버(100) 내부의 공기를 펌핑한다. 챔버(100)는 히터(110), 리프터(120), 및 격벽(baffle, 130)을 포함할 수 있다. 히터(110)는 기판(112)을 가열할 수 있다. 제어부(300)는 온도 센서(미도시)의 감지 신호에 응답하여 히터(110)의 온도를 제어할 수 있다. 기판(112)은 리프터(120)에 의해 히터(110) 상에 안착(loading)될 수 있다. 리프터(120)는 언로딩 시에 기판(112)을 히터(110)로부터 승강시킬 수 있다. The chamber 100 provides an enclosed space from the outside. The vacuum pump 140 pumps the air inside the chamber 100. The chamber 100 may include a heater 110, a lifter 120, and a baffle 130. The heater 110 may heat the substrate 112. The control unit 300 may control the temperature of the heater 110 in response to a detection signal of a temperature sensor (not shown). The substrate 112 may be loaded on the heater 110 by the lifter 120. The lifter 120 can lift the substrate 112 from the heater 110 at the time of unloading.

베플(130)은 챔버(100)를 활성 영역(132)과 반응 영역(134)으로 분리할 수 있다. 활성 영역(132)은 활성 가스, 제 1 반응 가스 및 제 2 반응 가스가 제공되는 영역이다. 활성 영역(132)는 상부 영역(131)과 하부 영역(133)으로 구분될 수 있다. 상부 영역(131)은 플라즈마 발생 영역이다. 활성 가스, 제 1 반응 가스 및 제 2 반응 가스는 고주파 파워에 의해 상부 영역(131)에서 플라즈마 상태로 여기될 수 있다. 하부 영역(133)은 활성 가스, 제 1 반응 가스 또는 제 2 반응 가스의 혼합 영역이다. 반응 영역(134)은 기판(112)의 처리 영역이다. 기판(112)은 활성 가스와 제 1 및 제 2 반응 가스에 의해 에칭되거나 또는 부산물 증착이 이루어질 수 있다.The baffle 130 may separate the chamber 100 into an active region 132 and a reactive region 134. The active region 132 is a region in which the active gas, the first reaction gas, and the second reaction gas are provided. The active region 132 may be divided into an upper region 131 and a lower region 133. The upper region 131 is a plasma generating region. The active gas, the first reaction gas and the second reaction gas can be excited into the plasma state in the upper region 131 by the high-frequency power. The lower region 133 is a mixed region of the active gas, the first reaction gas or the second reaction gas. The reaction region 134 is the processing region of the substrate 112. The substrate 112 may be etched by the active gas and the first and second reactive gases, or the by-product deposition may be effected.

가스 공급부(200)는 활성 가스 공급부(210), 반응 가스 공급부(220), 식각 가스 공급부(230)를 포함할 수 있다. 활성 가스는 오존(O3) 또는 산소(O2)를 포함할 수 있다. 반응 가스는 수소(H2), 질소(N2), 또는 암모니아(NH3)를 포함할 수 있다. 식각 가스는 불산(HF), 삼불화 질소(NF3), 육불화 황(SF6)을 포함할 수 있다. 가스 공급부(200)에서 활성 영역(132)에 연결되는 배관들에 제 1 내지 제 3 밸브들(242, 244, 246)이 배치될 수 있다. 제 1 밸브(242)는 상부 영역(131)으로 제공되는 활성 가스, 반응 가스, 및 식각 가스를 단속할 수 있다. 제 2 밸브(244)는 상부 영역(131)과 하부 영역(133)으로 공급되는 식각 가스의 방향을 결정할 수 있다. 제 3 밸브(246)은 하부 영역(133)으로 제공되는 식각 가스를 단속할 수 있다. 제 1 밸브(242) 및 제 2 밸브(244)가 오픈되고, 제 3 밸브(246)이 닫혀지면, 식각 가스는 상부 영역(131)으로 공급될 수 있다. 이하, 상부 영역(131)으로 공급되는 식각 가스를 상부 플로우 식각 가스로 정의한다. 제 3 밸브(246)가 오픈(open)되고, 제 2 밸브(244)가 닫혀지면 식각 가스는 하부 영역(133)으로 공급될 수 있다. 하부 영역(133)으로 공급되는 식각 가스를 하부 플로우 식각 가스로 정의한다. The gas supply unit 200 may include an active gas supply unit 210, a reactive gas supply unit 220, and an etch gas supply unit 230. The active gas may include ozone (O 3 ) or oxygen (O 2 ). The reaction gas may include hydrogen (H 2 ), nitrogen (N 2 ), or ammonia (NH 3). The etching gas may include hydrofluoric acid (HF), nitrogen trifluoride (NF 3 ), and sulfur hexafluoride (SF 6 ). The first to third valves 242, 244 and 246 may be disposed in the pipes connected to the active region 132 in the gas supply unit 200. [ The first valve 242 may isolate the active gas, the reactive gas, and the etch gas provided in the upper region 131. The second valve 244 may determine the direction of the etch gas supplied to the upper region 131 and the lower region 133. The third valve 246 may isolate the etching gas provided in the lower region 133. When the first valve 242 and the second valve 244 are opened and the third valve 246 is closed, the etching gas can be supplied to the upper region 131. Hereinafter, the etching gas supplied to the upper region 131 is defined as an upper flow etching gas. The etching gas can be supplied to the lower region 133 when the third valve 246 is opened and the second valve 244 is closed. The etching gas supplied to the lower region 133 is defined as a lower flow etching gas.

이와 같이 구성된 기판 처리 장치를 이용한 본 발명의 실시 예에 따른 기판 처리 방법에 대해 도 2 내지 도 9를 참조하여 설명하고자 한다.A substrate processing method according to an embodiment of the present invention using the substrate processing apparatus constructed as above will be described with reference to Figs. 2 to 9. Fig.

도 2는 본 발명의 실시 예에 따른 기판 처리 방법을 나타낸 플로우 챠트이다. 2 is a flow chart showing a substrate processing method according to an embodiment of the present invention.

도 3 내지 도 7은 도 2의 기판 처리 방법에 따른 공정 단면도들이다.Figs. 3 to 7 are process sectional views according to the substrate processing method of Fig.

도 1 내지 도 3을 참조하면, 기판(112) 상에 제 1 박막(10)과 제 2 박막(20)을 제공한다(S10). 제 1 박막(10)은 실리콘 산화막을 포함할 수 있다. 제 2 박막(20)은 폴리 실리콘 또는 실리콘 질화막을 포함할 수 있다. 폴리 실리콘은 도전성 불순물로 도핑될 수 있다. 제 1 박막(10) 및 제 2 박막(20)은 챔버(100) 내의 히터(110) 상에 로딩될 수 있다. Referring to FIGS. 1 to 3, a first thin film 10 and a second thin film 20 are provided on a substrate 112 (S10). The first thin film 10 may include a silicon oxide film. The second thin film 20 may include polysilicon or a silicon nitride film. Polysilicon can be doped with conductive impurities. The first thin film 10 and the second thin film 20 may be loaded on the heater 110 in the chamber 100.

도 1, 도 2 및 도 4를 참조하면, 기판(112) 상에 상부 플로우 식각 가스를 제공하여 제 1 박막(10)의 상부 면에 식각 부산물(30)을 형성한다(S20). 상부 플로우 식각 가스는 삼불화 질소를 포함할 수 있다. 삼불화 질소는 상부 영역(131)으로 제공될 수 있다. 불소 성분은 상부 영역(131) 내에서 질소로부터 분리되고, 다시 수소와 재결합(recombination)될 수 있다. 따라서, 삼불화 질소는 불산으로 변화될 수 있다. 불산은 제 2 박막(20)의 폴리 실리콘 대비 제 1 박막(10)에 대해 높은 식각 선택비를 가질 수 있다. 플라즈마 상태의 불산은 제 1 박막(10)의 상부 표면에 식각 부산물(30)을 형성할 수 있다. Referring to FIGS. 1, 2 and 4, an upper flow etching gas is provided on a substrate 112 to form an etching by-product 30 on the upper surface of the first thin film 10 (S20). The upper flow etch gas may include nitrogen trifluoride. Nitrogen trifluoride can be provided in the upper region 131. The fluorine component may be separated from the nitrogen in the upper region 131 and recombined with hydrogen. Thus, nitrogen trifluoride can be converted to hydrofluoric acid. The hydrofluoric acid may have a high etch selectivity to the first thin film 10 relative to the polysilicon of the second thin film 20. The hydrofluoric acid in the plasma state can form the etching by-product 30 on the upper surface of the first thin film 10.

도 8은 상부 플로우 식각 가스의 공급 유량에 따른 실리콘 산화막과 폴리 실리콘의 식각량을 비교하여 나타내는 그래프이다.8 is a graph showing the etching amount of the silicon oxide film and the polysilicon in comparison with the supply flow rate of the upper flow etching gas.

도 8을 참조하면, 실리콘 산화막은 상부 플로우 식각 가스의 공급 유량에 비례하여 제거될 수 있다. 그러나, 상부 플로우 식각 가스가 5 SCCM이상으로 챔버(100)의 반응 영역(134)에 공급되면, 폴리 실리콘은 상부 플로우 식각 가스의 공급 유량에 반비례하여 제거될 수 있다. 따라서, 상부 플로우 식각 가스는 폴리 실리콘 대비 실리콘 산화막에 대해 높은 식각 선택비를 가질 수 있다.Referring to FIG. 8, the silicon oxide film can be removed in proportion to the supply flow rate of the upper flow etching gas. However, when the upper flow etching gas is supplied to the reaction region 134 of the chamber 100 at 5 SCCM or higher, the polysilicon can be removed in inverse proportion to the supply flow rate of the upper flow etching gas. Thus, the upper flow etch gas may have a higher etch selectivity to the silicon oxide film versus polysilicon.

도 1, 도 2 및 도 5를 참조하면, 기판(112)을 가열하여 식각 부산물(30)을 제거한다(S30). 기판(112)을 가열하여 식각 부산물(30)을 제거한다(S40). 히터(110)는 기판(112)을 약 100℃이상으로 가열할 수 있다. 식각 부산물(30)은 히터(110)의 열 에너지에 의해 기화될 수 있다. 기화된 식각 부산물(30)은 불화 실리콘 암모늄((NH4)2SiF6)일 수 있다. 1, 2 and 5, the substrate 112 is heated to remove the etching by-product 30 (S30). The substrate 112 is heated to remove the etching by-product 30 (S40). The heater 110 can heat the substrate 112 to about 100 캜 or higher. The etch by-product 30 can be vaporized by the thermal energy of the heater 110. The vaporized etch byproduct 30 can be silicon fluoride ammonium ((NH4) 2SiF6).

도 1, 도 2, 도 6 및 도 7을 참조하면, 기판(112) 상에 하부 플로우 식각 가스(bottom flow etching gas)를 제공하여 제 2 박막(20)을 제거한다(S40). 하부 플로우 식각 가스는 삼불화 질소를 포함할 수 있다. 삼불화 질소는 식각 가스 공급부(230)에서 하부 영역(133)으로 공급될 수 있다. 삼불화 질소는 하부 영역(133) 내에서 불소와 질소로 각각 해리(dissociation)되어 반응 영역(134)으로 유동될 수 있다. 불소 원자 또는 분자는 실리콘 산화막 대비 폴리 실리콘에 대해 높은 식각 선택비를 가질 수 있다. 도 6의 제 2 박막(20) 상에 형성되는 식각 폴리머(22)는 존재하지 않을 수 있으며, 도 6과 도 7에서의 제 2 박막(20)의 식각 반응은 연속적으로 이루어질 수 있다. Referring to FIGS. 1, 2, 6, and 7, a bottom flow etching gas is provided on the substrate 112 to remove the second thin film 20 (S40). The bottom flow etch gas may include nitrogen trifluoride. Nitrogen trifluoride can be supplied to the lower region 133 from the etching gas supply portion 230. Nitrogen trifluoride can be dissociated into fluorine and nitrogen respectively in the lower region 133 to flow into the reaction region 134. The fluorine atoms or molecules may have a high etch selectivity to the polysilicon versus the silicon oxide film. The etching polymer 22 formed on the second thin film 20 of FIG. 6 may not be present, and the etching reaction of the second thin film 20 in FIGS. 6 and 7 may be performed continuously.

도 9는 하부 플로우 식각 가스의 공급 유량에 따른 실리콘 산화막과 폴리 실리콘의 식각 량을 비교하여 나타내는 그래프이다. 9 is a graph showing the etching amount of the silicon oxide film and polysilicon in accordance with the supply flow rate of the lower flow etching gas.

도 9를 참조하면, 폴리 실리콘은 하부 플로우 식각 가스의 공급 유량에 비례하여 제거될 수 있다. 반면, 하부 플로우 식각 가스가 150 SCCM이상으로 챔버(100)의 반응 영역(134)에 공급되면, 실리콘 산화막은 하부 플로우 식각 가스의 공급 유량에 반비례하여 제거될 수 있다. 하부 플로우 식각 가스는 실리콘 산화막 대비 폴리 실리콘에 대해 높은 식각 선택비를 가질 수 있다.Referring to FIG. 9, polysilicon can be removed in proportion to the supply flow rate of the bottom flow etching gas. On the other hand, if the lower flow etching gas is supplied to the reaction region 134 of the chamber 100 at 150 SCCM or more, the silicon oxide film can be removed in inverse proportion to the supply flow rate of the lower flow etching gas. The bottom flow etch gas may have a high etch selectivity to polysilicon versus a silicon oxide etch.

제 1 박막(10) 및 제 2 박막(20)은 챔버(100) 내에서 그들의 식각 선택비가 조절되어 제거될 수 있다. 예를 들어, 제 1 박막(10)은 낸드 플래시의 갭필 산화막이고, 제 2 박막(20)은 플로팅 폴리 실리콘일 수 있다. 갭필 산화막은 상부 플로우 식각 가스에 의해 플로팅 폴리 실리콘 보다 아래의 레벨로 제거되어야 한다. 또한, 플로팅 폴리 실리콘은 하부 플로우 식각 가스에 의해 미세한 선폭으로 트리밍될 수 있다. The first thin film 10 and the second thin film 20 can be removed by adjusting their etch selectivity in the chamber 100. For example, the first thin film 10 may be a capped oxide film of NAND flash, and the second thin film 20 may be a floating polysilicon. The gap fill oxide film must be removed to a level lower than the floating polysilicon by the upper flow etching gas. In addition, the floating polysilicon can be trimmed to a fine line width by the bottom flow etch gas.

따라서, 본 발명의 실시 예에 따른 기판 처리 방법은 생산성 및 생산수율을 향상시킬 수 있다. Therefore, the substrate processing method according to the embodiment of the present invention can improve the productivity and the production yield.

도시되지는 않았지만, 하부 플로우 식각 가스를 기판(112) 상에 제공하여 제 2 박막(20)을 제거하고(S40), 상부 플로우 식각 가스를 상기 기판(112) 상에 제공하여 제 1 박막(10)의 상부면에 식각 부산물(30)을 형성한(S20) 후 열처리 공정으로 식각 부산물(30)을 제거할 수 있다(S30).Although not shown, a bottom flow etch gas is provided on the substrate 112 to remove the second thin film 20 (S40) and an upper flow etch gas is provided on the substrate 112 to form a first thin film 10 The etching byproduct 30 may be removed by a heat treatment process (S30).

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

10: 제 1 박막 20: 제 2 박막
22: 식각 폴리머 30: 식각 부산물
100: 챔버 110: 히터
112: 기판 120: 리프터
130; 베플 131: 상부 영역
132: 활성 영역 133: 하부 영역
134: 반응 영역 140: 펌프
200: 가스 공급부 300: 제어부10: first thin film 20: second thin film
22: etch polymer 30: etch byproduct
100: chamber 110: heater
112: substrate 120: lifter
130; Beppel 131: upper region
132: active area 133: lower area
134: reaction zone 140: pump
200: gas supply unit 300:

Claims (20)

제 1 박막과 제 2 박막이 노출된 기판을 제공하는 단계;
상기 기판 상에 상부 플로우 식각 가스를 제공하여 제 1 박막의 상부 면에 선택적으로 식각 부산물을 형성하는 단계;
상기 기판을 열처리하여 상기 식각 부산물을 제거하여 상기 제 1 박막의 상부 면을 식각하는 단계; 및
상기 기판 상에 하부 플로우 식각 가스를 제공하여 상기 제 2 박막의 상부 면을 상기 제 1 박막에 대해 높은 식각 선택비로 제거하는 단계를 포함하되,
상기 상부 플로우 식각 가스와 상기 하부 플로우 식각 가스는 삼불화질소를 포함하는 기판 처리 방법.Providing a substrate on which the first thin film and the second thin film are exposed;
Providing an upper flow etch gas on the substrate to selectively form etch byproducts on the upper surface of the first thin film;
Etching the upper surface of the first thin film by removing the etching byproduct by heat treating the substrate; And
And providing a lower flow etch gas on the substrate to remove the upper surface of the second thin film with a higher etch selectivity for the first thin film,
Wherein the upper flow etch gas and the lower flow etch gas comprise nitrogen trifluoride. 제 1 항에 있어서,
상기 제 1 박막은 실리콘 산화막을 포함하는 기판 처리 방법.The method according to claim 1,
Wherein the first thin film comprises a silicon oxide film. 제 1 항에 있어서,
상기 제 2 박막은 폴리 실리콘, 또는 실리콘 질화막을 포함하는 기판 처리 방법The method according to claim 1,
Wherein the second thin film comprises a polysilicon or a silicon nitride film 삭제delete 제 1 항에 있어서,
상기 삼불화 질소는 리모트 플라즈마 처리된 기판 처리 방법.The method according to claim 1,
Wherein the nitrogen trifluoride is remotely plasma treated. 제 1 항에 있어서,
상기 식각 부산물은 암모니아, 불산, 또는 실리콘을 포함하는 기판 처리 방법.The method according to claim 1,
Wherein the etching by-product comprises ammonia, hydrofluoric acid, or silicon. 제 1 항에 있어서,
상기 기판의 열처리는 100도 이상에서 수행되는 기판 처리 방법.The method according to claim 1,
Wherein the heat treatment of the substrate is performed at 100 degrees or more. 제 1 항에 있어서,
상기 상부 플로우 식각 가스 및 상기 하부 플로우 식각 가스의 제공 시에 활성 가스 또는 반응 가스를 제공하는 것을 더 포함하는 기판 처리 방법.The method according to claim 1,
Further comprising providing an active gas or a reactive gas when providing the upper flow etch gas and the lower flow etch gas. 제 8 항에 있어서,
상기 활성 가스는 산소를 포함하는 기판 처리 방법.9. The method of claim 8,
Wherein the active gas comprises oxygen. 제 8 항에 있어서,
상기 반응 가스는 수소 또는 질소를 포함하는 기판 처리 방법.9. The method of claim 8,
Wherein the reaction gas comprises hydrogen or nitrogen. 제 1 박막과 제 2 박막이 노출된 기판을 챔버 내에 로딩하는 단계;
상기 챔버 내에 상부 플로우 식각 가스를 제공하여 상기 제 1 박막과 상기 제 2 박막중 어느 하나를 선택적으로 제거하는 단계; 및
상기 챔버 내에 하부 플로우 식각 가스를 제공하여 상기 제 1 박막과 상기 제 2 박막중 나머지 하나를 선택적으로 제거하는 단계를 포함하되,
상기 상부 플로우 식각 가스 및 상기 하부 플로우 식각 가스는 리모트 플라즈마 처리된 삼불화 질소를 포함하는 기판 처리 방법.Loading a substrate on which the first thin film and the second thin film are exposed into the chamber;
Providing an upper flow etch gas in the chamber to selectively remove either the first thin film or the second thin film; And
Providing a lower flow etch gas in the chamber to selectively remove the remaining one of the first thin film and the second thin film,
Wherein the upper flow etch gas and the lower flow etch gas comprise remotely plasma treated nitrogen trifluoride. 삭제delete 제 11 항에 있어서,
상기 상부 플로우 식각 가스는 상기 제 1 박막 또는 상기 제 2 박막 상에 식각 부산물을 형성하는 기판 처리 방법.12. The method of claim 11,
Wherein the upper flow etch gas forms etching by-products on the first thin film or the second thin film. 제 13 항에 있어서,
상기 식각 부산물을 제거하는 단계를 더 포함하는 기판 처리 방법.14. The method of claim 13,
And removing the etch byproduct. 제 14 항에 있어서,
상기 식각 부산물의 제거 단계는 상기 기판의 열처리 공정을 포함하는 기판 처리 방법.15. The method of claim 14,
Wherein the step of removing the etching by-products includes a step of heat-treating the substrate. 제 11 항에 있어서,
상기 삼불화 질소는 상기 챔버 내에 반응 가스 또는 활성 가스와 혼합되어 제공되는 기판 처리 방법.12. The method of claim 11,
Wherein the nitrogen trifluoride is mixed with the reactive gas or the active gas in the chamber. 제 16 항에 있어서,
상기 반응 가스는 수소 또는 질소를 포함하는 기판 처리 방법.17. The method of claim 16,
Wherein the reaction gas comprises hydrogen or nitrogen. 제 16 항에 있어서,
상기 활성 가스는 산소를 포함하는 기판 처리 방법.17. The method of claim 16,
Wherein the active gas comprises oxygen. 제 11 항에 있어서,
상기 제 1 박막과 제 2 박막은 각각 실리콘 산화막과 폴리 실리콘을 포함하는 기판 처리 방법.12. The method of claim 11,
Wherein the first thin film and the second thin film each include a silicon oxide film and polysilicon. 제 11 항에 있어서,
상기 제 1 박막과 제 2 박막은 각각 실리콘 산화막과 실리콘 질화막을 포함하는 기판 처리 방법.12. The method of claim 11,
Wherein the first thin film and the second thin film each include a silicon oxide film and a silicon nitride film.
KR1020120115427A 2012-10-17 2012-10-17 method for treating substrate KR101402231B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120115427A KR101402231B1 (en) 2012-10-17 2012-10-17 method for treating substrate
TW102132423A TWI497590B (en) 2012-10-17 2013-09-09 Method for treating substrate
CN201310488001.0A CN103779183B (en) 2012-10-17 2013-10-17 Method for treating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120115427A KR101402231B1 (en) 2012-10-17 2012-10-17 method for treating substrate

Publications (2)

Publication Number Publication Date
KR20140049311A KR20140049311A (en) 2014-04-25
KR101402231B1 true KR101402231B1 (en) 2014-06-02

Family

ID=50571314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120115427A KR101402231B1 (en) 2012-10-17 2012-10-17 method for treating substrate

Country Status (3)

Country Link
KR (1) KR101402231B1 (en)
CN (1) CN103779183B (en)
TW (1) TWI497590B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874822B1 (en) * 2016-04-01 2018-07-06 주식회사 테스 Method for selective etching of silicon oxide film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049261A (en) * 2001-12-14 2003-06-25 (주)에이피엘 Apparatus and method for dry surface cleaning using plasma
KR20100093358A (en) * 2009-02-16 2010-08-25 삼성전자주식회사 Method for forming metal silicide layer of semiconductor device combining just dry etching and chemical dry etching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3811602B2 (en) * 2000-09-01 2006-08-23 大日本スクリーン製造株式会社 Substrate surface treatment method and substrate surface treatment apparatus
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
KR100580584B1 (en) * 2004-05-21 2006-05-16 삼성전자주식회사 Method for cleaning a surface of a remote plasma generating tube and method and apparatus for processing a substrate using the same
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049261A (en) * 2001-12-14 2003-06-25 (주)에이피엘 Apparatus and method for dry surface cleaning using plasma
KR20100093358A (en) * 2009-02-16 2010-08-25 삼성전자주식회사 Method for forming metal silicide layer of semiconductor device combining just dry etching and chemical dry etching

Also Published As

Publication number Publication date
TWI497590B (en) 2015-08-21
KR20140049311A (en) 2014-04-25
TW201417174A (en) 2014-05-01
CN103779183A (en) 2014-05-07
CN103779183B (en) 2017-04-19

Similar Documents

Publication Publication Date Title
US9240315B1 (en) CVD oxide surface pre-conditioning by inductively coupled O2 plasma
KR102323389B1 (en) Isotropic silicon and silicon-germanium etching with tunable selectivity
US8871645B2 (en) Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof
KR102434563B1 (en) Processing method
US20150050812A1 (en) Wafer-less auto clean of processing chamber
WO2019013949A1 (en) Selective oxidation for fabricating nanowires for semiconductor applications
TWI613728B (en) Methods and apparatus for processing substrates using an ion shield
TW201932639A (en) Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
KR101147964B1 (en) Plasma etching method and plasma etching apparatus
KR20080055708A (en) Methods for recess etching
KR101276258B1 (en) Apparatus and method for manufacturing semiconductor devices
KR20200102952A (en) Plasma etch processes
KR101402231B1 (en) method for treating substrate
KR20140100948A (en) Interlayer polysilicon dielectric cap and method of forming thereof
CN109841521B (en) Semiconductor device and method of forming the same
KR101401455B1 (en) method for treating substrate
KR101731792B1 (en) Dry etching method for silicon nitride
KR20160002059A (en) Methods of removing a hard mask
WO2022039848A1 (en) Methods for etching structures with oxygen pulsing
US10607851B2 (en) Vapor-etch cyclic process
CN104051263A (en) Preparation method of semiconductor device
US20240096639A1 (en) Surface modification to achieve selective isotropic etch
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
US20140175566A1 (en) Converting a high dielectric spacer to a low dielectric spacer
US9653282B2 (en) Silicon-containing substrate cleaning procedure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180402

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 6