KR101399118B1 - 전력 변환 장치 - Google Patents

전력 변환 장치 Download PDF

Info

Publication number
KR101399118B1
KR101399118B1 KR1020140027612A KR20140027612A KR101399118B1 KR 101399118 B1 KR101399118 B1 KR 101399118B1 KR 1020140027612 A KR1020140027612 A KR 1020140027612A KR 20140027612 A KR20140027612 A KR 20140027612A KR 101399118 B1 KR101399118 B1 KR 101399118B1
Authority
KR
South Korea
Prior art keywords
value
register
voltage
rectifier
input
Prior art date
Application number
KR1020140027612A
Other languages
English (en)
Inventor
이근섭
이인환
Original Assignee
(주)티피에스
이인환
이근섭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티피에스, 이인환, 이근섭 filed Critical (주)티피에스
Priority to KR1020140027612A priority Critical patent/KR101399118B1/ko
Application granted granted Critical
Publication of KR101399118B1 publication Critical patent/KR101399118B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/062—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for AC powered loads

Landscapes

  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 직류 정모선 및 직류 부모선 사이에 직렬로 접속된 제 1 및 제 2 콘덴서를 포함하는 전력변환장치를 제공한다. 이 전력변환장치는 상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 접속되어 교류 전력 공급원으로부터 교류 전력을 직류 전력으로 변환하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 정류기와, 상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기와 병렬로 접속되어 직류 전력을 교류 전력으로 변환하여 부하에 공급하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 인버터와, 기준전류를 출력하는 기준전류발생부, 상기 기준전류발생부의 출력값을 입력받아 디지털 시비율을 생성하는 입력전류제어부와 상기 디지털 시비율을 입력받아 PWM신호를 출력하는 PWM 합성부를 포함하는 NPC형 3-레벨 하프 브리지 PWM 정류기의 직류출력전압제어부와, 상기 NPC형 3-레벨 하프 브리지 PWM 정류기의 직류출력전압을 이용하여 디지털 시비율값을 생성하는 교류전압제어부와 상기 교류전압제어부의 디지털 시비율값을 입력받아 PWM신호를 출력하는 PWM합성부를 포함하는 NPC형 3-레벨 하프-브리지 PWM 인버터의 인버터 제어부를 포함한다.

Description

전력 변환 장치{POWER CONVERTER}
본 발명은 무정전전원장치(uninterruptible power supply : UPS) 시스템에 관한 것으로, 특히 변압기가 없는 트랜스리스(transless) 방식 중에서 NPC형 하프-브리지 3레벨 3상 무정전전원장치의 제어방법에 관한 것이다.
일반적으로 무정전전원장치는 상시 인버터로 부하전력을 공급하는 이중-변환(온-라인) 방식의 무정전전원장치와, 상시 계통전압으로 부하에 전력을 공급하다가 정전 시 또는 계통입력 저전압 시 인버터로 부하에 전력을 공급하는 오프-라인 방식의 무정전전원장치로 구분된다.
상기 두 가지 형태의 무정전전원장치 중에서 이중-변환(온-라인) 방식의 무정전전원장치는 두 번의 변환을 수행하여 전력이 부하에 공급되므로 계통입력전압의 교란이 부하에 전달되기 어려운 구조를 가지고 있어 상시 계통에 부하가 연결되는 오프-라인 방식의 무정전전원장치보다 높은 신뢰성을 가진다.
그러나 이중-변환 방식의 무정전전원장치는 계통교류입력을 직류로 변환하는 정류기와 변환된 직류를 교류로 변환시켜 부하에 공급하는 역변환기(이하 인버터라 함)의 손실로 인하여 상시 계통전압이 부하에 직송되는 오프-라인 방식보다 효율이 현저히 저하되는 문제점이 있었다.
이와 같이 문제점을 해결하기 위해, 근래 까지는 효율이 다소 향상되는 2-레벨 하프-브리지 무변압기 방식의 무정전전원장치가 시장을 형성하고 있었지만 NPC (Neutral point clamping, 중성점 클램핑 방식,이하 NPC라 칭함) 또는 T형 3레벨 무정전전원장치가 2-레벨무정전전원장치보다 높은 효율로 시장을 장악해가고 있는 실정이다.
도 1은 통상의 3-레벨 NPC형 하프-브리지 전력변환장치를 나타낸 등가회로도이다.
도 1의 NPC 형 3-레벨 정류기 및 인버터 회로의 동작원리 및 효율에 관한 이론들은 당업자에게는 널리 알려져 있으므로 생략하기로 한다.
현재까지 무정전전원장치의 기술은 고역률, 고효율 그리고 소형, 경량, 저가격을 실현하고자 꾸준히 향상되어 왔으며, 그 중 고역률 기기는 90년대 중·후반부터 시작하여 지금까지 변압기형, 무변압기형에 적용되어 일반적인 기술로 자리 잡아 왔고, 고역률과 더불어 고효율 특성을 동시에 가지는 무변압기형 기기들이 2000년대 초부터 지금까지 세계 시장을 주도하고 있다. 최근에는 온-라인 방식에서 전통적인 회로 방식을 탈피하여 효율이 더욱 증가된 3-레벨 기술을 적용한 무변압기형 기기들이 출현하고 있다. 그러나, 기존의 2-레벨기술을 3-레벨로 전환하기 위해서는 CPLD와 같은 복잡한 하드웨어 및 알고리즘의 추가 개발이 소요되며 3-레벨로 변경하는 데 수반되는 기술적 과제를 해결하여야 한다.
도 2에서 보는 바와 같이, 제어수단으로서 CPLD를 사용하는 3-레벨 무정전전원장치 회로는 정류기용 CPLD가 정류기제어기(rectifier control; 10)와 정류기용 IGBT 게이트 드라이버(IGBT gate driver)사이에 추가되며, 인버터용 CPLD가 인버터제어기(inverter control, 20)와 인버터용 IGBT 게이트 드라이버(IGBT gate driver)사이에 추가된다.
도 3에 도시된 바와 같이 CPLD는 기준전압 신호를 직류링크 전압으로 정규화하고 리미터를 이용하여 포지티브(positive) 신호와 네가티브(negative)신호를 발생시킨다. 포지티브(positive) 신호는 삼각파 비교기에 입력되어 게이트 신호 S1, S1'를 만들고, 네가티브(negative)신호는 삼각파와 비교하기 위하여 1을 더한 후 포지티브(positive) 신호로 재생된 후 비교하여 게이트 신호 S2, S2'를 발생시킨다. 이들 게이트 신호 S1-S1', S2-S2'는 상보적으로 동작하며 데드타임을 가지고, DSP와 CPLD의 동작에 의해 게이트 신호를 생성하므로 하드웨어 의존도가 높아지며 3상에 적용할 경우 더욱 복잡해진다
대한민국 등록특허 10-1189352 대한민국 등록특허 10-1230743
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위한 것으로서, FPGA 또는 CPLD와 같은 복잡한 하드웨어를 포함하지 않고 DSP의 알고리즘을 이용한 전력변환 장치를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 DSP의 알고리즘을 이용한 PWM 합성수단과 NPC형 3레벨 무정전전원장치의 정류기 및 인버터의 제어방법을 제공하는 데 있다.
상기 과제를 달성하기 위하여 본 발명은 직류 정모선 및 직류 부모선 사이에 직렬로 접속된 제 1 및 제 2 콘덴서를 포함하는 전력변환장치를 제공한다.
본 발명의 일 실시예에서 상기 전력변환장치는 상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 접속되어 교류 전력 공급원으로부터 교류 전력을 직류 전력으로 변환하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 정류기와, 상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기와 병렬로 접속되어 직류 전력을 교류 전력으로 변환하여 부하에 공급하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 인버터와, 기준전류를 출력하는 기준전류발생부, 상기 기준전류발생부의 출력값을 입력받아 디지털 시비율을 생성하는 입력전류제어부와 상기 디지털 시비율을 입력받아 PWM신호를 출력하는 PWM 합성부를 포함하는 NPC형 3-레벨 하프 브리지 PWM 정류기의 직류출력전압제어부와, 상기 NPC형 3-레벨 하프 브리지 PWM 정류기의 직류출력전압을 이용하여 디지털 시비율값을 생성하는 교류전압제어부와 상기 교류전압제어부의 디지털 시비율값을 입력받아 PWM신호를 출력하는 PWM합성부를 포함하는 NPC형 3-레벨 하프-브리지 PWM 인버터의 인버터 제어부를 포함한다.
본 발명의 일 실시예에서 상기 기준전류발생부는, 초기
Figure 112014022859836-pat00001
레지스터값이 0이고, 정류기 작동신호가
Figure 112014022859836-pat00002
에 전달되면
Figure 112014022859836-pat00003
레지스터 값을 1만큼 증가시키며 증가된 값이
Figure 112014022859836-pat00004
레지스터의 값 이상이 되면 증가 동작을 멈추고
Figure 112014022859836-pat00005
레지스터의 값을
Figure 112014022859836-pat00006
값에 대입하여 소프트스타트할 수 있다.
본 발명의 일 실시예에서 상기 기준전류발생부는, 상기
Figure 112014022859836-pat00007
레지스터의 값과 실제 무정전전원장치의 직류전압
Figure 112014022859836-pat00008
오차를 레지스터
Figure 112014022859836-pat00009
에 입력하고, 상기 오차신호 레지스터
Figure 112014022859836-pat00010
에 저장된 값에 적분상수
Figure 112014022859836-pat00011
를 곱하여 적분 레지스터
Figure 112014022859836-pat00012
에 적분시키고, 상기 적분레지스터의 값의 상한선과 하한선 값을 정류기 최대 입력전류 레지스터
Figure 112014022859836-pat00013
값 이내로 제한하고, 상기 오차신호 레지스터
Figure 112014022859836-pat00014
에 비례상수
Figure 112014022859836-pat00015
을 곱한 후 상기 적분레지스터
Figure 112014022859836-pat00016
값과 합산한 결과를 전류기준신호 레지스터
Figure 112014022859836-pat00017
에 저장하고, 상기 전류기준신호 레지스터
Figure 112014022859836-pat00018
의 값을 상기 입력전류제어부에 전달할 수 있다.
본 발명의 일실시예에서, 상기 입력전류제어부는 PLL을 이용하여 정류기 입력전압과 동기된
Figure 112014022859836-pat00019
값을
Figure 112014022859836-pat00020
레지스터에 저장하여 정현파 값을 산출하고, 상기 정현파 값에 기 설정된 교류입력전압의 첨두치를 곱한 값에서 실제 입력전압을 감한 값을 적분하여 결과 값의 절대치가 기 설정된 순시전압의 강하 값을 초과하면 입력전압의 이상상태로 판단하고, 상기 전류기준신호 레지스터
Figure 112014022859836-pat00021
값에
Figure 112014022859836-pat00022
레지스터의 값을 곱한 후 그 결과에서 실제 입력전류를 감산하여 그 값을 레지스터
Figure 112014022859836-pat00023
에 입력시키고, 상기 레지스터
Figure 112014022859836-pat00024
에 비례상수
Figure 112014022859836-pat00025
를 곱하여 얻어진 값을 레지스터
Figure 112014022859836-pat00026
에 입력시켜 전류오차를 보정하고, 노멀 듀티값이 저장된 레지스터
Figure 112014022859836-pat00027
에 상기
Figure 112014022859836-pat00028
레지스터의 값을 곱해 정현화 한 후 그 결과와 상기 레지스터
Figure 112014022859836-pat00029
값을 더하여 레지스터
Figure 112014022859836-pat00030
에 입력시키고, 상기 레지스터
Figure 112014022859836-pat00031
에
Figure 112014022859836-pat00032
의 최대 듀티인
Figure 112014022859836-pat00033
를 곱하여 디지털 시비율 레지스터
Figure 112014022859836-pat00034
에 저장하여 정현
Figure 112014022859836-pat00035
듀티를 생성할 수 있다.
본 발명의 일실시예에서, 상기 NPC형 3-레벨 하프 브리지 PWM 정류기의 PWM 합성부는 상기 디지털 시비율 레지스터
Figure 112014022859836-pat00036
에 저장된 값의 부호가 양이면
Figure 112014022859836-pat00037
내부의
Figure 112014022859836-pat00038
레지스터인
Figure 112014022859836-pat00039
에 레지스터
Figure 112014022859836-pat00040
값을 입력하고 PDC2에
Figure 112014022859836-pat00041
레지스터 값을 입력하여 입력전압이 양(+)인 구간에서 스위칭소자
Figure 112014022859836-pat00042
에 필요한
Figure 112014022859836-pat00043
파형을 얻고, 상기 디지털시비율 레지스터
Figure 112014022859836-pat00044
에 저장된 값의 부호가 음이면
Figure 112014022859836-pat00045
내부의
Figure 112014022859836-pat00046
레지스터인
Figure 112014022859836-pat00047
에 제로값을 입력하는 하는 동시에,
Figure 112014022859836-pat00048
레지스터 값을
Figure 112014022859836-pat00049
의 값에 더해서
Figure 112014022859836-pat00050
에 입력하여 입력전압의 음(-)의 구간동안 스위칭 소자
Figure 112014022859836-pat00051
'에 필요한
Figure 112014022859836-pat00052
파형을 얻을 수 있다.
본 발명의 일 실시예에서, 전력변환장치는 상기 교류 전력 공급원에서 상기 부하로 바이패스용 스태틱 스위치를 통해 연결된 바이패스 라인을 더 포함한다. 상기 교류전압제어부는 무정전전원장치에 바이패스전압이 입력되고 있는 조건에서 인버터 기동신호가 발생하면, 인버터 제어전압 레지스터
Figure 112014022859836-pat00053
에 상기 입력되고 있는 바이패스 평균전압을 입력하고, 인버터 기준제어전압이 '시스템 정격출력전압
Figure 112014022859836-pat00054
' 보다 크면 상기 인버터 제어전압 레지스터
Figure 112014022859836-pat00055
에 '시스템 정격출력전압+
Figure 112014022859836-pat00056
'값을 입력하고 '시스템 정격출력전압
Figure 112014022859836-pat00057
'보다 작으면 상기 인버터 제어전압 레지스터
Figure 112014022859836-pat00058
에 '시스템 정격출력전압-
Figure 112014022859836-pat00059
'값을 입력하고, 상기 바이패스전압이 인가되지 않을 때는 상기 인버터 제어전압 레지스터
Figure 112014022859836-pat00060
에 시스템 정격출력전압값을 입력할 수 있다.
본 발명의 일 실시예에서, 상기 교류전압제어부는
Figure 112014022859836-pat00061
의 오차신호에
Figure 112014022859836-pat00062
를 곱하고 오차적분 레지스터
Figure 112014022859836-pat00063
에서 적분하여 최대제한값 이상 초과하지 않도록 오차적분값을 제한하고, 상기 오차적분값에 위상각이 바이패스 전압과 동기된
Figure 112014022859836-pat00064
값과 최대시비율
Figure 112014022859836-pat00065
과 전향이득
Figure 112014022859836-pat00066
를 곱하여 DSP의 PWM레지스터 PDC에 입력할 디지털 시비율값
Figure 112014022859836-pat00067
을 얻는다. 상기 디지털 시비율
Figure 112014022859836-pat00068
의 값을 디지털시비율 최대값인
Figure 112014022859836-pat00069
이내로 제한할 수 있다.
본 발명의 일 실시예에서, 상기 NPC형 3-레벨 하프-브리지 PWM 인버터의 PWM 합성부는 상기 디지털시비율 레지스터
Figure 112014022859836-pat00070
에 저장된 값의 부호가 양이면
Figure 112014022859836-pat00071
내부의
Figure 112014022859836-pat00072
레지스터인
Figure 112014022859836-pat00073
에 레지스터
Figure 112014022859836-pat00074
값을 입력하고
Figure 112014022859836-pat00075
레지스터 값을
Figure 112014022859836-pat00076
입력하여 출력전압이 양(+)인 구간에서 스위칭소자
Figure 112014022859836-pat00077
에 필요한
Figure 112014022859836-pat00078
파형을 얻고, 상기 디지털시비율 레지스터
Figure 112014022859836-pat00079
에 저장된 값의 부호가 음이면
Figure 112014022859836-pat00080
내부의
Figure 112014022859836-pat00081
레지스터인
Figure 112014022859836-pat00082
에 제로값을 입력하는 하는 동시에,
Figure 112014022859836-pat00083
레지스터 값을
Figure 112014022859836-pat00084
의 값에 더해서
Figure 112014022859836-pat00085
에 입력하여 출력전압의 음(-)의 구간동안 스위칭 소자
Figure 112014022859836-pat00086
에 필요한
Figure 112014022859836-pat00087
파형을 얻을 수 있다.
본 발명에 따른 전력변환장치는 상기 직류 정모선과 상기 직류 부모선에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기와 상기 NPC형 3-레벨 하프-브리지 PWM 인버터과 병렬로 접속되고, 직류 전력 공급원으로부터의 직류 전력의 전압치를 변환하여 상기 NPC형 3-레벨 하프-브리지 PWM 인버터에 공급하는 DC-DC 컨버터를 더 포함할 수도 있다.
본 발명은 교류입력전압의 이상 또는 중단 시 축전지의 전력을 변환하여 부하에 공급하는 3상 또는 단상 3레벨무정전전원장치 시스템에 있어서 CPLD와 같은 하드웨어 구비없이 DSP 내부의 레지스터 연산만을 이용해 NPC형 3-레벨정류기와 3-레벨인버터를 구동하는 PWM 펄스들의 시비율 제어 및 합성수단을 제공함으로써 무정전전원장치의 신뢰성이 향상되고 비용이 절감되는 효과가 얻어진다.
도 1은 통상의 3-레벨 NPC형 하프-브리지 전력변환장치를 나타낸 등가회로도이다.
도 2는 CPLD를 사용하는 3-레벨 NPC형 하프 브리지 전력변환장치를 나타낸 등가회로도이다.
도 3은 CPLD의 기능을 설명하기 위한 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 전력변환장치를 나타낸 도면이다.
도 5는 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 정류기를 나타낸 도면이다.
도 6은 본 발명의 바람직한 실시예에 따른 정류기 제어부를 나타낸 도면이다.
도 7은 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 정류기 제어부를 나타낸 도면이다.
도 8은 본 발명의 바람직한 실시예에 따른 NPC형 하프 브리지 PWM 정류기의 PWM 합성을 설명하기 위한 도면이다.
도 9는 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 인버터를 나타낸 도면이다.
도 10은 본 발명의 바람직한 실시예에 따른 인버터 제어부를 나타낸 도면이다.
도 11은 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 인버터 제어부를 나타낸 도면이다.
도 12는 본 발명의 바람직한 실시예에 따른 NPC형 하프 브리지 PWM 인버터의 PWM 합성을 설명하기 위한 도면이다.
도 13은 본 발명의 바람직한 실시예에 따른 전력변환장치를 나타낸 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 전력변환장치를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 전력변환장치는 교류전력 공급원(50)에 접속된 NPC형 하프 브리지 3상 3-레벨 정류기(10)와, NPC형 하프 브리지 3상 3-레벨 인버터(20), 직류 정모선(11), 직류 부모선(12), 직류 중성점 모선(13), 정류기 제어부(70), 인버터 제어부(80), IGBT 게이트 드라이버(90)을 포함한다. 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)은 교류전력 공급원(50)으로부터 공급되는 교류 전력을 직류 전력으로 변환하여 상기 직류 정모선(11) 및 상기 직류 부모선(12)를 통하여 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에 직류 전력을 공급한다. 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)는 직류 전력을 교류 전력으로 변환한다. 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 PC형 하프브리지 3상 3-레벨 인버터(20)는 상기 직류 정모선(11), 상기 직류 부모선(12) 및 상기 직류 중성점 모선(13)을 통하여 접속된다. 상기 직류 정모선(11)과 상기 직류 부모선(12) 사이에 콘덴서가 직렬로 접속되어 전압을 평활한다.
상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에는 IGBT 게이트 드라이버(90)가 연결되어 IGBT 스위치를 온오프한다. 상기 정류기 제어부(70)과 상기 인버터 제어부(80)는 IGBT 게이트 드라이버(90)를 통하여 각각 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에 접속된다.
도 5는 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 정류기를 나타낸 도면이다.
도 5를 이루는 b상과 c상 회로의 동작은 a상과 ±120도의 위상차로 동작하는것을 제외하고 모든 원리가 a상과 동일하므로 설명의 편의를 위해 도 5의 a상 전원
Figure 112014022859836-pat00088
, 인덕터 L1, 스위치 S1, S1', S2, S2', 다이오드 D1,D2로 이루어진 단상 정류기로 설명한다. 그리고 도 5의 전압
Figure 112014022859836-pat00089
가 인가되는 직류링크 캐패시터 2개는 3상 회로가 공유하는 회로이다. 정현파전원
Figure 112014022859836-pat00090
의 극성이 중성점을 기준으로 음(-)의 값을 가지고있는 음의 반주기 동안의 동작을 설명하기로 한다.
도 5를 참조하면, 스위칭소자 S1이 스위칭 동작을 하고 스위칭 소자 S2는 음의 반주기 동안 도통 상태를 지속한다. 스위칭 소자 S1이 턴-온 되면 인덕터전류는
Figure 112014022859836-pat00091
(-)에서 출발하여 중성점→상부 캐패시터
Figure 112014022859836-pat00092
→S1→S2→L1→
Figure 112014022859836-pat00093
(+)로 유입된다. 따라서 스위칭 소자 S1이 턴-온 되어 있는 동안 인덕터에 인가되는 전압은
Figure 112014022859836-pat00094
이므로 이 이 구간 동안 전압방정식은 수학식 (1)과 같이 된다.
Figure 112014022859836-pat00095
(1)
S1이 턴-오프 되면 인덕터전류는
Figure 112014022859836-pat00096
(-)에서 출발하여 중성점→D1→S2→L1→
Figure 112014022859836-pat00097
(+)로 유입된다. 따라서 스위칭 소자 S1이 턴-오프 되어 있는 동안 인덕터에 인가되는 전압은
Figure 112014022859836-pat00098
이므로 이 이 구간 동안 전압방정식은 수학식 (2)과 같이 된다.
Figure 112014022859836-pat00099
(2)
스위칭주기
Figure 112014022859836-pat00100
동안, 스위치 S1의 듀티비
Figure 112014022859836-pat00101
에 따른 평균 인덕터 전압은 수학식(3)과 같이 입력전류의 변동
Figure 112014022859836-pat00102
를 발생시킨다.
Figure 112014022859836-pat00103
(3)
따라서 수학식(3)을
Figure 112014022859836-pat00104
에 관하여 정리하면 수학식 (4)로 표현될 수 있다.
Figure 112014022859836-pat00105
(4)
상기 수학식 (4)는 수학식(5)와 같이 노멀듀티
Figure 112014022859836-pat00106
과 제어듀티
Figure 112014022859836-pat00107
로 분리하여 나타낼 수 있다.
Figure 112014022859836-pat00108
(5)
상기 수학식 (5)가 포함된 본 발명의 정류기 제어부에 대해서 설명하고자 한다.
도 6은 본 발명의 바람직한 실시예에 따른 정류기의 직류출력전압제어부를 나타낸 도면이다.
도 6을 참조하면, 상기 정류기 제어부은 기준전류발생부(100), 입력전류제어부(200), 그리고 PWM(Pulse width modulation) 합성부(300)으로 구성된다. 상기 정류기 제어부는 직류출력전압
Figure 112014022859836-pat00109
를 발생시키면서 입력전류를 정현파로 유지한다.
오차발생기(110)는 정류기 직류출력전압을 제어하는 기준전압 Vd_pfc와 실제 직류전압 Vdc와의 오차를 검출하며, 상기 오차는 적분상수Ki(120)를 곱하여 적분기(130)에 의하여 적분되고 적분제한기(140)에 의하여 적분값의 최대치가 제한되어 가산기(150)에 입력된다. 또한, 상기 오차는 비례상수
Figure 112014022859836-pat00110
이 곱해져 가산기(150)에 입력된다.
가산기(150)의 출력은 PLL(210)의 출력과 곱해져 전류지령
Figure 112014022859836-pat00111
가 되어 오차발생기(210)에 입력된다. 실제 입력전류
Figure 112014022859836-pat00112
는 오차발생기(210)에 입력된다. 오차발생기(210) 출력인
Figure 112014022859836-pat00113
는 상수
Figure 112014022859836-pat00114
가 곱해져 가산기(230)에 입력된다.
한편 수학식 (5)의
Figure 112014022859836-pat00115
를 나타내는
Figure 112014022859836-pat00116
는
Figure 112014022859836-pat00117
(210)의 출력과 곱해져 3-레벨정류기를 제어하는 노멀듀티
Figure 112014022859836-pat00118
로서 가산기(230)에 입력된다. 상기
Figure 112014022859836-pat00119
는 3상 시스템에서 b상과 c상일 경우, 도 7과 같이 각각
Figure 112014022859836-pat00120
,
Figure 112014022859836-pat00121
가 사용된다
가산기(230)의 출력은 PWM최대 주기인
Figure 112014022859836-pat00122
와 승산기(240)에서 곱해진 후 시비율제한기(250)를 거치면서 DSP에 실제로 사용되는 디지털 시비율값
Figure 112014022859836-pat00123
가 되어 PWM합성부(300)에 입력된다.
상기
Figure 112014022859836-pat00124
는 3상 시스템에서 b상과 c상일 경우, 도 7과 같이 각각
Figure 112014022859836-pat00125
,
Figure 112014022859836-pat00126
가 사용된다.
상기와 같은 제어수단에서 제어기의 부담을 덜어주기 위해 수학식 (5)가 사용되었고, 수학식 (5)의
Figure 112014022859836-pat00127
는 비례제어기(210, 220)가 부담하는 것으로 하였다.
상기 전류제어부(200)의 출력은 PWM합성부(300)의 디지털 시비율
Figure 112014022859836-pat00128
의 부호판단부로 입력된다. 상기 디지털 시비율
Figure 112014022859836-pat00129
의 부호가 양이면 PWM 레지스터 PDC1(320)에 디지털 시비율
Figure 112014022859836-pat00130
값을 입력하고 PDC2(330)에는 PDC2에 입력할 수 있는 최대디지털값
Figure 112014022859836-pat00131
를 입력하며, 상기 디지털 시비율
Figure 112014022859836-pat00132
의 부호가 음이면 상기 PWM 레지스터 PDC1(320)에 제로값을 입력하고 상기 PDC2(330)에는
Figure 112014022859836-pat00133
와 음수
Figure 112014022859836-pat00134
를 더한 값을 입력한다.
상기 PDC1의 출력은 상보형으로 동작하는 버퍼(340)과 인버팅버퍼(360)로 분리하여 스위칭소자 S1, S1'로 입력되고 상기 PDC2의 출력은 상보형으로 동작하는 버퍼(350)과 인버팅버퍼(370)로 분리하여 스위칭소자 S2,S2'로 입력된다. 상기 PDC1과 PDC2의 버퍼와 인버팅 버퍼는 DSP 내부에서 처리된다. 상기 PDC2(330)에
Figure 112014022859836-pat00135
와 음수
Figure 112014022859836-pat00136
를 더하여 입력하는 이유는 수학식 (6)과 같이 PDC2가
Figure 112014022859836-pat00137
의 상보값을 S2에 입력하는 동시에 다시 S2의 상보값을 취해서 원래의 양수
Figure 112014022859836-pat00138
와 동일한 듀티를 위상이 180도 지난 시점에서 S2'에 공급할 수 있기 때문이다.
Figure 112014022859836-pat00139
식 (6)
같은 방법으로 3상 시스템에서 b상은 수학식 (7)을 사용하며,
Figure 112014022859836-pat00140
식 (7)
같은 방법으로 3상 시스템에서 c상은 수학식 (8)을 사용한다.
Figure 112014022859836-pat00141
식 (8)
따라서 상기와 같이 CPLD를 사용하지 않고 DSP의 알고리즘만으로 단상 및 3상 3-레벨 정류기의 PWM 합성수단을 효과적으로 제공할 수 있다.
도 8은 본 발명의 바람직한 실시예에 따른 NPC형 하프 브리지 PWM 정류기의 PWM 합성을 설명하기 위한 도면이다.
도 8을 참조하면, 직류입력전압
Figure 112014022859836-pat00142
과 중성점을 입력으로 하는 NPC형 3 레벨 정류기에서 소자 S1, S1', S2, 그리고 S2'에 도 8의 우측에 예시된 PWM 제어펄스를 입력하면 직류출력
Figure 112014022859836-pat00143
와 교류입력에 정현파 전류가 발생한다. 정현파 입력의 음(-)의 구간에서 직류출력
Figure 112014022859836-pat00144
과 정현파 입력전류를 발생시키기 위해서 소자 S1이 입력전압의 음(-)의 구간 동안에 스위칭 동작을 수행한다.
상기 정현파 출력의 양(+)의 구간에서 직류출력
Figure 112014022859836-pat00145
과 정현파 입력전류를 발생시키기 위해서 소자 S2'가 양(+)의 구간 동안에 스위칭 동작하고, 상기 정현파 출력의 음(-)의 구간에서 S1'가 도통될 경우
Figure 112014022859836-pat00146
의 단락루프가 발생하는 것을 방지하기 위해서 S1이 턴-온 시 S1' 가 턴-오프된다. 상기 정현파 출력의 양(+)의 구간에서 S2가 도통될 경우
Figure 112014022859836-pat00147
의 단락루프가 발생하는 것을 방지하기 위해서 S2'가 턴-온 시 S2가 턴-오프 된다.
상기 정현파 교류입력의 음(-)의 구간에서 소자 S1이 턴-오프 동작 시, 교류입력이 인가되는 인덕터 L1의 (2)번 단자에 중성점(N) 전위를 인가하고 스위칭 손실을 줄이기 위해 소자 S2가 정현파 교류입력의 음(-)의 구간동안 지속적으로 도통된다. 상기 정현파 출력의 양(+)의 구간에서 소자 S2'가 턴-오프 동작 시, 교류입력이 인가되는 인덕터 L의 (2)번 단자에 중성점(N) 전위를 인가하고 스위칭 손실을 줄이기 위해 소자 S1'가 정현파 출력의 양(+)의 구간동안 지속적으로 도통된다. S1과 S2'에 입력되는 PWM 파형의 시비율이 동일하다.
도 9는 본 발명의 바람직한 실시예에 따른 3-레벨 NPC형 하프 브리지 PWM 인버터를 나타낸 도면이다.
설명의 편의를 위해 도 9의 a상 출력 전원
Figure 112014022859836-pat00148
, 인덕터 L4, 스위치 T1, T1', T2, T2', 다이오드 D1,D2로 이루어진 단상 인버터기로 설명하고, b상과 c상 회로의 동작은 a상과 ±120도의 위상차로 동작하는 것을 제외하고 모든 원리가 a상과 동일하므로 설명을 생략하기로 한다. 그리고 도 9의 전압
Figure 112014022859836-pat00149
가 인가되는 직류링크 캐패시터 2개는 3상 회로가 공유하고 있는 회로이다.
도 9에서 스위칭소자 T1이 턴-온시 인덕터 L4에 인가되는 전압은
Figure 112014022859836-pat00150
이며 턴-오프시 인가되는 전압은
Figure 112014022859836-pat00151
가 인가된다. 따라서 스위칭 주기
Figure 112014022859836-pat00152
동안 인덕터에 인가되는 평균전압은 수학식 (9)과 같다
Figure 112014022859836-pat00153
식 (9)
식 (9)를
Figure 112014022859836-pat00154
에 관해서 정리하면
Figure 112014022859836-pat00155
Figure 112014022859836-pat00156
식 (10)
도 10은 본 발명의 바람직한 실시예에 따른 인버터 제어부를 나타낸 도면이다.
도 10을 참조하면, 출력기준전압
Figure 112014022859836-pat00157
와 실제 검출된 출력전압
Figure 112014022859836-pat00158
와의 오차가 전압오차발생부(510)에서 발생한다.
전압오차발생부(510)에서 발생한 오차는 적분상수
Figure 112014022859836-pat00159
가 곱해져 적분기(530)에 의해서 적분되며 적분제한기(540)에 의해서 제한된 후 승산기(550)에 입력된다.
위상각이 바이패스전압과 동기된
Figure 112014022859836-pat00160
가
Figure 112014022859836-pat00161
(560)에서 출력되어 승산기(550)에 입력된다.
상기 수학식 (10)에서 3-레벨 정류기의 경우와는 달리 노멀듀티가 존재하지 않으므로 제어기의 부담을 덜고 직류전압의 변동에 출력전압 속응성을 부여하기 위하여 전향이득
Figure 112014022859836-pat00162
이 추가되어 승산기(550)에 입력된다.
마지막으로 최대 디지털 시비율
Figure 112014022859836-pat00163
가 승산기(550)에 입력된 후 승산기의 출력에는 디지털시비율
Figure 112014022859836-pat00164
가 출력된다. 상기 디지털시비율
Figure 112014022859836-pat00165
는 PWM합성부(600)의 입력이 된다. 상기
Figure 112014022859836-pat00166
는 3상 시스템에서 b상과 c상일 경우, 도 11과 같이
Figure 112014022859836-pat00167
,
Figure 112014022859836-pat00168
가 사용된다.
상기 전압제어부(500)의 출력은 PWM합성부(600)의 디지털 시비율
Figure 112014022859836-pat00169
의 부호판단부로 입력된다.
상기 디지털 시비율
Figure 112014022859836-pat00170
의 부호가 양이면 PWM 레지스터 PDC1(620)에 디지털 시비율
Figure 112014022859836-pat00171
값을 입력하고 PDC2(630)에는 PDC2에 입력할 수 있는 최대디지털값
Figure 112014022859836-pat00172
를 입력하며,
상기 디지털 시비율
Figure 112014022859836-pat00173
의 부호가 음이면 PWM 레지스터 PDC1(620)에 제로값을 입력하고 PDC2(630)에는
Figure 112014022859836-pat00174
와 음수
Figure 112014022859836-pat00175
를 더한 값을 입력한다.
상기 PDC1의 출력은 상보형으로 동작하는 버퍼(640)과 인버팅버퍼(660)로 분리하여 스위칭소자 T1, T1'로 입력되고 상기 PDC2의 출력은 상보형으로 동작하는 버퍼(650)과 인버팅버퍼(670)로 분리하여 스위칭소자 T2,T2'로 입력된다.
상기 PDC2(630)에
Figure 112014022859836-pat00176
와 음수
Figure 112014022859836-pat00177
를 더하여 입력하는 이유는 수학식 (11)과 같이 PDC2가
Figure 112014022859836-pat00178
의 상보값을 T2에 입력하는 동시에 다시 T2의 상보값을 취해서 원래의 양수
Figure 112014022859836-pat00179
와 동일한 듀티를 위상이 180도 지난 시점에서 T2'에 공급할 수 있기 때문이다.
Figure 112014022859836-pat00180
식 (11)
같은 방법으로 3상 시스템에서 b상은 수학식 (12)를 사용하며,
Figure 112014022859836-pat00181
식 (12)
같은 방법으로 3상 시스템에서 c상은 수학식 (13)을 사용한다.
Figure 112014022859836-pat00182
식 (13)
따라서, 종래기술과 같이 CPLD를 사용하지 않고 DSP의 알고리즘만으로 단상 및 3상 NPC형 3-레벨 인버터의 PWM 합성수단을 효과적으로 제공할 수 있는 것이다.
도 12는 본 발명의 바람직한 실시예에 따른 NPC형 하프 브리지 PWM 인버터의 PWM 제어를 설명하기 위한 도면이다.
도 12를 참조하면, 직류입력전압
Figure 112014022859836-pat00183
와 중성점을 입력으로 하는 NPC형 3 레벨 인버터에서 소자 T1, T1', T2, 그리고 T2'에 도 12의 우측에 예시된 PWM 제어펄스를 입력하면 정현파 출력전압이 발생한다.
상기 정현파 출력의 양(+)의 구간에 해당되는 전압을 발생시키기 위해서 소자 T1이 양의 구간 동안에 스위칭 동작을 수행하고, 상기 정현파 출력의 음(-)의 구간에 해당되는 전압을 발생시키기 위해서 소자 T2'가 음의 구간 동안에 스위칭 동작을 수행한다.
상기 정현파 출력의 양(+)의 구간에서 T1'가 도통될 경우
Figure 112014022859836-pat00184
의 단락루프가 발생하는 것을 방지하기 위해서 T1이 턴-온 시 T1' 가 턴-오프 되고, 상기 정현파 출력의 음(-)의 구간에서 T2가 도통될 경우
Figure 112014022859836-pat00185
의 단락루프가 발생하는 것을 방지하기 위해서 T2'가 턴-온 시 T2가 턴-오프된다.
상기 정현파 출력의 양(+)의 구간에서 소자 T1이 턴-오프 동작 시, 인덕터 L4의 (1)번 단자에 입력에 중성점(N)전압을 인가하고 스위칭 손실을 줄이기 위해 소자 T2가 정현파 출력의 양(+)의 구간동안 지속적으로 도통되고, 상기 정현파 출력의 음(-)의 구간에서 소자 T2'가 턴-오프 동작 시, 인덕터 L4의 (1)번 단자에 중성점(N)전압을 인가하고 스위칭 손실을 줄이기 위해 소자 T1'가 정현파 출력의 음(-)의 구간동안 지속적으로 도통된다. T1과 T2'에 입력되는 PWM 파형의 시비율이 동일하다.
도 13은 본 발명의 바람직한 실시예에 따른 전력변환장치를 나타낸 도면이다.
도 13을 참조하면, 본 발명의 바람직한 실시예에 따른 전력변환장치는 에너지저장장치 및/또는 무정전전원장치에 적용될 수 있다. 이 장치는 교류전력 공급원(50)에 접속된 NPC형 하프 브리지 3상 3-레벨 정류기(10)와, NPC형 하프 브리지 3상 3-레벨 인버터(20), DC-DC 컨버터(30), 직류전력공급원(60), 스태틱 스위치(40), 직류 정모선(11), 직류 부모선(12), 직류 중성점 모선(13), 정류기 제어부(70), 인버터 제어부(80), IGBT 게이트 드라이버(90)를 포함한다. 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)은 교류전력 공급원(50)으로부터 공급되는 교류 전력을 직류 전력으로 변환하여 상기 직류 정모선(11) 및 상기 직류 부모선(12)을 통하여 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에 직류 전력을 공급한다. 상기 PC형 하프브리지 3상 3-레벨 인버터(20)는 직류 전력을 교류 전력으로 변환한다. 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)는 상기 직류 정모선(11), 상기 직류 부모선(12) 및 상기 직류 중성점 모선(13)을 통하여 접속된다. 상기 직류 정모선(11)과 상기 직류 부모선(12) 사이에 콘덴서가 직렬로 접속되어 전압을 평활한다. 상기 DC-DC 컨버터(30)는 상기 직류 정모선(11)과 상기 직류 부모선(12)에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기(10)와 상기 NPC형 3-레벨 하프-브리지 PWM 인버터(20)과 병렬로 접속되고, 상기 직류 전력 공급원(60)으로부터의 직류 전력의 전압치를 변환하여 상기 NPC형 3-레벨 하프-브리지 PWM 인버터(20)에 공급한다. 상기 스태틱 스위치(40)는 상기 교류전력공급원(50)과 부하를 직접연결하는 바이패스 라인에 설치되어 인버터의 이상 시 교류전력을 부하로 바이패스한다.
상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에는 IGBT 게이트 드라이버(90)이 연결되어 IGBT 스위치를 온오프한다. 상기 정류기 제어부(70)과 상기 인버터 제어부(80)는 IGBT 게이트 드라이버(90)을 통하여 각각 상기 NPC형 하프브리지 3상 3-레벨 정류기(10)와 상기 NPC형 하프브리지 3상 3-레벨 인버터(20)에 접속된다
10: NPC형 하프 브리지 3상 3-레벨 정류기
20: NPC형 하프 브리지 3상 3-레벨 인버터
30: DC-DC 컨버터 40: 스태틱 스위치
50: 교류전력 공급원 60: 직류 전력 공급원
70: 정류기 제어부 80: 인버터 제어부
90: IGBT 게이트 드라이버

Claims (11)

  1. 직류 정모선 및 직류 부모선 사이에 직렬로 접속된 제 1 및 제 2 콘덴서;
    상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 접속되어 교류 전력 공급원으로부터 교류 전력을 직류 전력으로 변환하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 정류기;
    상기 직류 정모선과 상기 직류 부모선과 상기 제 1 및 제 2 콘덴서의 중성점에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기와 병렬로 접속되어 직류 전력을 교류 전력으로 변환하여 부하에 공급하는 NPC(Neutral point clamping)형 3-레벨 하프-브리지 PWM 인버터;
    기준전류를 출력하는 기준전류발생부, 상기 기준전류발생부의 출력값을 입력받아 디지털 시비율을 생성하는 입력전류제어부와 상기 디지털 시비율을 입력받아 PWM신호를 출력하는 PWM 합성부를 포함하는 NPC형 3-레벨 하프 브리지 PWM 정류기의 정류기 제어부; 및
    상기 NPC형 3-레벨 하프 브리지 PWM 정류기의 직류출력전압을 이용하여 디지털 시비율값을 생성하는 교류전압제어부, 상기 교류전압제어부의 디지털 시비율값을 입력받아 PWM신호를 출력하는 PWM합성부를 포함하는 NPC형 3-레벨 하프-브리지 PWM 인버터의 인버터 제어부를 포함하며,
    상기 기준전류발생부는,
    초기
    Figure 112014036989273-pat00286
    레지스터값이 0이고, 정류기 작동신호가
    Figure 112014036989273-pat00287
    에 전달되면
    Figure 112014036989273-pat00288
    레지스터 값을 1만큼 증가시키며 증가된 값이
    Figure 112014036989273-pat00289
    레지스터의 값 이상이 되면 증가 동작을 멈추고
    Figure 112014036989273-pat00290
    레지스터의 값을
    Figure 112014036989273-pat00291
    값에 대입하여 소프트스타트하는 것을 특징으로 하는 전력변환장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 기준전류발생부는,
    상기
    Figure 112014036989273-pat00192
    레지스터의 값과 실제 무정전전원장치의 직류전압
    Figure 112014036989273-pat00193
    오차를 레지스터
    Figure 112014036989273-pat00194
    에 입력하고,
    상기 오차신호 레지스터
    Figure 112014036989273-pat00195
    에 저장된 값에 적분상수
    Figure 112014036989273-pat00196
    를 곱하여 적분 레지스터
    Figure 112014036989273-pat00197
    에 적분시키고,
    상기 적분레지스터의 값의 상한선과 하한선 값을 정류기 최대 입력전류 레지스터
    Figure 112014036989273-pat00198
    값 이내로 제한하고,
    상기 오차신호 레지스터
    Figure 112014036989273-pat00199
    에 비례상수
    Figure 112014036989273-pat00200
    을 곱한 후 상기 적분레지스터
    Figure 112014036989273-pat00201
    값과 합산한 결과를 전류기준신호 레지스터
    Figure 112014036989273-pat00202
    에 저장하고,
    상기 전류기준신호 레지스터
    Figure 112014036989273-pat00203
    의 값을 상기 입력전류제어부에 전달하는 것을 특징으로 하는 전력변환장치.
  4. 청구항 3에 있어서,
    상기 입력전류제어부는,
    Figure 112014022859836-pat00204
    을 이용하여 정류기 입력전압과 동기된
    Figure 112014022859836-pat00205
    값을
    Figure 112014022859836-pat00206
    레지스터에 저장하여 정현파 값을 산출하고,
    상기 정현파 값에 기 설정된 교류입력전압의 첨두치를 곱한 값에서 실제 입력전압을 감한 값을 적분하여 결과 값의 절대치가 기 설정된 순시전압의 강하 값을 초과하면 입력전압의 이상상태로 판단하고,
    상기 전류기준신호 레지스터
    Figure 112014022859836-pat00207
    값에
    Figure 112014022859836-pat00208
    레지스터의 값을 곱한 후, 그 결과에서 실제 입력전류를 감산하여 그 값을 레지스터
    Figure 112014022859836-pat00209
    에 입력시키고,
    상기 레지스터
    Figure 112014022859836-pat00210
    에 비례상수
    Figure 112014022859836-pat00211
    를 곱하여 얻어진 값을 레지스터
    Figure 112014022859836-pat00212
    에 입력시켜 전류오차를 보정하고,
    노멀듀티값이 저장된 레지스터
    Figure 112014022859836-pat00213
    에 상기
    Figure 112014022859836-pat00214
    레지스터의 값을 곱해 정현화 한 후 그 결과와 상기 레지스터
    Figure 112014022859836-pat00215
    값을 더하여 레지스터
    Figure 112014022859836-pat00216
    에 입력시키고,
    상기 레지스터
    Figure 112014022859836-pat00217
    에
    Figure 112014022859836-pat00218
    의 최대 듀티인
    Figure 112014022859836-pat00219
    를 곱하여 디지털시비율레지스터
    Figure 112014022859836-pat00220
    에 저장하여 정현
    Figure 112014022859836-pat00221
    듀티를 생성하는 것을 특징으로 하는 전력변환장치.
  5. 청구항 4에 있어서,
    상기 NPC형 3-레벨 하프 브리지 PWM 정류기의 PWM 합성부는,
    상기 디지털시비율 레지스터
    Figure 112014022859836-pat00222
    에 저장된 값의 부호가 양이면
    Figure 112014022859836-pat00223
    내부의
    Figure 112014022859836-pat00224
    레지스터인
    Figure 112014022859836-pat00225
    에 레지스터
    Figure 112014022859836-pat00226
    값을 입력하고 PDC2에
    Figure 112014022859836-pat00227
    레지스터 값을 입력하여 입력전압이 양(+)인 구간에서 스위칭소자
    Figure 112014022859836-pat00228
    에 필요한
    Figure 112014022859836-pat00229
    파형을 얻고,
    상기 디지털시비율 레지스터
    Figure 112014022859836-pat00230
    에 저장된 값의 부호가 음이면
    Figure 112014022859836-pat00231
    내부의
    Figure 112014022859836-pat00232
    레지스터인
    Figure 112014022859836-pat00233
    에 제로값을 입력하는 하는 동시에,
    Figure 112014022859836-pat00234
    레지스터 값을
    Figure 112014022859836-pat00235
    의 값에 더해서
    Figure 112014022859836-pat00236
    에 입력하여 입력전압의 음(-)의 구간동안 스위칭 소자
    Figure 112014022859836-pat00237
    '에 필요한
    Figure 112014022859836-pat00238
    파형을 얻는 것을 특징으로 하는 전력변환장치.
  6. 청구항 1에 있어서,
    상기 교류 전력 공급원에서 상기 부하로 바이패스용 스태틱 스위치를 통해 연결된 바이패스 라인을 더 포함하되,
    상기 교류전압제어부는,
    무정전전원장치에 바이패스전압이 입력되고 있는 조건에서 인버터 기동신호가 발생하면, 인버터 제어전압 레지스터
    Figure 112014022859836-pat00239
    에 상기 입력되고 있는 바이패스 평균전압을 입력하고,
    인버터 기준제어전압이 '시스템 정격출력전압
    Figure 112014022859836-pat00240
    ' 보다 크면 상기 인버터 제어전압 레지스터
    Figure 112014022859836-pat00241
    에 (시스템 정격출력전압+
    Figure 112014022859836-pat00242
    )값을 입력하고 '시스템 정격출력전압
    Figure 112014022859836-pat00243
    '보다 작으면 상기 인버터 제어전압 레지스터
    Figure 112014022859836-pat00244
    에 (시스템 정격출력전압-
    Figure 112014022859836-pat00245
    )값을 입력하고,
    상기 바이패스전압이 인가되지 않을 때는 상기 인버터 제어전압 레지스터
    Figure 112014022859836-pat00246
    에 시스템 정격출력전압값을 입력하는 것을 특징으로 하는 전력변환장치.
  7. 청구항 6에 있어서,
    상기 교류전압제어부는,
    Figure 112014022859836-pat00247
    의 오차신호를 적분하여 오차적분 레지스터
    Figure 112014022859836-pat00248
    에 입력하고 최대제한값 이상 초과하지 않도록 오차적분값을 제한하고,
    상기 오차적분값에 위상각이 바이패스 전압과 동기된
    Figure 112014022859836-pat00249
    값, 최대 디지털시비율
    Figure 112014022859836-pat00250
    및 전향이득
    Figure 112014022859836-pat00251
    을 승산하여
    Figure 112014022859836-pat00252
    에 다시 저장하고,
    상기 디지털 시비율
    Figure 112014022859836-pat00253
    의 값을 디지털시비율 최대값인
    Figure 112014022859836-pat00254
    이내로 제한하는 것을 특징으로 하는 전력변환장치.
  8. 청구항 7에 있어서,
    상기 NPC형 3-레벨 하프-브리지 PWM 인버터의 PWM 합성부는,
    상기 디지털시비율 레지스터
    Figure 112014022859836-pat00255
    에 저장된 값의 부호가 양이면
    Figure 112014022859836-pat00256
    내부의
    Figure 112014022859836-pat00257
    레지스터인
    Figure 112014022859836-pat00258
    에 레지스터
    Figure 112014022859836-pat00259
    값을 입력하고
    Figure 112014022859836-pat00260
    레지스터 값을
    Figure 112014022859836-pat00261
    입력하여 출력전압이 양(+)인 구간에서 스위칭소자 에 필요한
    Figure 112014022859836-pat00263
    파형을 얻고,
    상기 디지털시비율 레지스터
    Figure 112014022859836-pat00264
    에 저장된 값의 부호가 음이면
    Figure 112014022859836-pat00265
    내부의
    Figure 112014022859836-pat00266
    레지스터인
    Figure 112014022859836-pat00267
    에 제로값을 입력하는 하는 동시에,
    Figure 112014022859836-pat00268
    레지스터 값을
    Figure 112014022859836-pat00269
    의 값에 더해서
    Figure 112014022859836-pat00270
    에 입력하여 출력전압의 음(-)의 구간동안 스위칭 소자
    Figure 112014022859836-pat00271
    에 필요한
    Figure 112014022859836-pat00272
    파형을 얻는 것을 특징으로 하는 전력변환장치.
  9. 청구항 1, 청구항 3 내지 청구항 8 중 어느 한 항에 있어서,
    상기 직류 정모선과 상기 직류 부모선에 상기 NPC형 3-레벨 하프 브리지 PWM 정류기와 상기 NPC형 3-레벨 하프-브리지 PWM 인버터과 병렬로 접속되고, 직류 전력 공급원으로부터의 직류 전력의 전압치를 변환하여 상기 NPC형 3-레벨 하프-브리지 PWM 인버터에 공급하는 DC-DC 컨버터를 더 포함하는 것을 특징으로 하는 전력변환장치.
  10. 청구항 1, 청구항 3 내지 청구항 8 중 어느 한 항에 있어서,
    상기 교류전력공급원은 3상 교류전력공급원이고, NPC형 3-레벨 하프-브리지 PWM 정류기는 NPC형 3상 3-레벨 하프-브리지 PWM 정류기이고, 상기 NPC형 3-레벨 하프-브리지 PWM 인버터는 NPC형 3상 3-레벨 하프-브리지 PWM 정류이고, 상기 정류기 제어부와 상기 인버터 제어부는 각각 120도 위상으로 상기 NPC형 3-레벨 하프-브리지 PWM 정류기 및 상기 NPC형 3-레벨 하프-브리지 PWM 인버터의 각 단상을 제어하는 것을 특징으로 하는 전력변환장치.
  11. 청구항 10에 있어서,
    상기 직류 정모선과 상기 직류 부모선에 상기 NPC형 3상 3-레벨 하프 브리지 PWM 정류기와 상기 NPC형 3상 3-레벨 하프-브리지 PWM 인버터와 병렬로 접속되고, 직류 전력 공급원으로부터의 직류 전력의 전압치를 변환하여 상기 NPC형 3상 3-레벨 하프-브리지 PWM 인버터에 공급하는 DC-DC 컨버터를 더 포함하는 것을 특징으로 하는 전력변환장치.
KR1020140027612A 2014-03-10 2014-03-10 전력 변환 장치 KR101399118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140027612A KR101399118B1 (ko) 2014-03-10 2014-03-10 전력 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140027612A KR101399118B1 (ko) 2014-03-10 2014-03-10 전력 변환 장치

Publications (1)

Publication Number Publication Date
KR101399118B1 true KR101399118B1 (ko) 2014-05-27

Family

ID=50895211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027612A KR101399118B1 (ko) 2014-03-10 2014-03-10 전력 변환 장치

Country Status (1)

Country Link
KR (1) KR101399118B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024641A1 (zh) * 2015-08-13 2017-02-16 厦门科华恒盛股份有限公司 一种三相整流升压电路及其控制方法以及不间断电源
CN108462381A (zh) * 2018-04-27 2018-08-28 合肥博鳌电气科技有限公司 一种半桥三电平变换器及其软启动方法
CN109412260A (zh) * 2018-12-14 2019-03-01 上海鹰觉科技有限公司 舰船应急电源控制装置、方法及计算机可读存储介质
CN116683778A (zh) * 2023-06-15 2023-09-01 西南交通大学 一种单相交-直-交变换器及其综合协调控制方法
CN116742680A (zh) * 2023-08-15 2023-09-12 国网浙江省电力有限公司信息通信分公司 一种储能微电网的控制方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627742A (en) 1993-09-01 1997-05-06 Hitachi, Ltd. Three level power converting apparatus having means for balancing DC component thereof
US7505293B2 (en) 2005-02-24 2009-03-17 Mge Ups Systems Device and method for controlling electric power converter
US7573732B2 (en) 2007-05-25 2009-08-11 General Electric Company Protective circuit and method for multi-level converter
KR20110033289A (ko) * 2008-08-22 2011-03-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627742A (en) 1993-09-01 1997-05-06 Hitachi, Ltd. Three level power converting apparatus having means for balancing DC component thereof
US7505293B2 (en) 2005-02-24 2009-03-17 Mge Ups Systems Device and method for controlling electric power converter
US7573732B2 (en) 2007-05-25 2009-08-11 General Electric Company Protective circuit and method for multi-level converter
KR20110033289A (ko) * 2008-08-22 2011-03-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024641A1 (zh) * 2015-08-13 2017-02-16 厦门科华恒盛股份有限公司 一种三相整流升压电路及其控制方法以及不间断电源
US10284108B2 (en) 2015-08-13 2019-05-07 Xiamen Kehua Hengsheng Co., Ltd. Three-phase boost rectifier circuit and control method thereof, and an uninterrupted power supply
CN108462381A (zh) * 2018-04-27 2018-08-28 合肥博鳌电气科技有限公司 一种半桥三电平变换器及其软启动方法
CN108462381B (zh) * 2018-04-27 2024-05-10 合肥博鳌电气科技有限公司 一种半桥三电平变换器及其软启动方法
CN109412260A (zh) * 2018-12-14 2019-03-01 上海鹰觉科技有限公司 舰船应急电源控制装置、方法及计算机可读存储介质
CN116683778A (zh) * 2023-06-15 2023-09-01 西南交通大学 一种单相交-直-交变换器及其综合协调控制方法
CN116683778B (zh) * 2023-06-15 2024-02-27 西南交通大学 一种单相交-直-交变换器及其综合协调控制方法
CN116742680A (zh) * 2023-08-15 2023-09-12 国网浙江省电力有限公司信息通信分公司 一种储能微电网的控制方法和装置

Similar Documents

Publication Publication Date Title
KR101399120B1 (ko) 전력 변환 장치
TWI524648B (zh) 疊接橋式直流／交流電力轉換方法及其裝置
US9013906B2 (en) Power system-interconnected inverter device
US10193434B2 (en) Power conversion device and three-phase AC power supply device
KR101399118B1 (ko) 전력 변환 장치
CN105723233B (zh) 逆变器试验装置
CN105939128B (zh) 转换装置
KR20160106046A (ko) 전력 변환 장치 및 3상 교류 전원 장치
Dabour et al. Analysis and implementation of space-vector-modulated three-phase matrix converter
CA2984072A1 (en) Regenerative variable frequency drive with auxiliary power supply
ITMO20090080A1 (it) Dispositivo e metodo per la conversione di corrente continua in corrente alternata
KR20130078380A (ko) 회생형 고압 인버터의 제어장치
EP3151412A1 (en) Power conversion device and three-phase ac power supply device
Zhang et al. A hybrid modulation method for single-phase quasi-Z source inverter
CN108323224B (zh) 电力变换装置及其控制方法
Solanki et al. A modular multilevel converter based high-power high-current power supply
JP5734083B2 (ja) 電力変換装置
JP2004222338A (ja) 電力変換装置
US10177572B2 (en) DC/AC system interconnection device and AC/AC system interconnection device
JP3541887B2 (ja) 電力変換装置
JP2014007820A (ja) 電力変換装置
KR101935888B1 (ko) 병렬형 하이브리드 전력 필터 제어 장치
JP5169396B2 (ja) 電力変換装置の制御回路
JP2013055780A (ja) 交流−直流電力変換器の制御装置
RU172897U1 (ru) Трехфазный источник бесперебойного питания

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 6