KR101399053B1 - 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법 - Google Patents

신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법 Download PDF

Info

Publication number
KR101399053B1
KR101399053B1 KR1020070054902A KR20070054902A KR101399053B1 KR 101399053 B1 KR101399053 B1 KR 101399053B1 KR 1020070054902 A KR1020070054902 A KR 1020070054902A KR 20070054902 A KR20070054902 A KR 20070054902A KR 101399053 B1 KR101399053 B1 KR 101399053B1
Authority
KR
South Korea
Prior art keywords
length
output
input
transmission line
circuit
Prior art date
Application number
KR1020070054902A
Other languages
English (en)
Other versions
KR20080107059A (ko
Inventor
안철우
서철수
우영윤
홍성철
김범만
김일두
Original Assignee
포항공과대학교 산학협력단
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 삼성전자주식회사 filed Critical 포항공과대학교 산학협력단
Priority to KR1020070054902A priority Critical patent/KR101399053B1/ko
Publication of KR20080107059A publication Critical patent/KR20080107059A/ko
Application granted granted Critical
Publication of KR101399053B1 publication Critical patent/KR101399053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 고효율 이동통신 송신기인 EER(Envelope Elimination and Restoration) 전력 송신기(Power Transmitter)에서 고효율 전력 증폭을 위한 장치 및 방법에 관한 것으로 EER(Envelope Elimination and Restoration) 전력 송신기의 전력 증폭기에 있어서 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 주로 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 고조파 성분들을 제어하는 제어 회로와 상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 입력단의 임피던스를 정합하는 입력 임피던스 정합 회로와 상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 출력단의 임피던스를 정합하는 출력 임피던스 정합 회로를 포함하는 것으로 고효율 전력 증폭기가 동작하는 영역에서 높은 효율과 출력 전력을 가질 수 있도록 하고, 이와 동시에 디지털 전치 왜곡 기술을 이용한 최적의 선형화를 위해 최대 출력 전력과 평균 출력 전력간의 한정 범위 만큼의 백오프를 유지할 수 있도록 입력 및 출력 임피던스 매칭기능을 제공하여 기존의 EER 전력 송신기에 비해 우수한 선형성과 효율 및 향상된 출력 전력을 가질 수 있다.
Figure R1020070054902
전력 증폭기, 임피던스, 정합, 고조파. EER 전력 송신기.

Description

신호 크기 정보 제거와 복원 기술을 사용한 전력 송신기에서의 전력 증폭을 위한 장치 및 방법{APPARATUS AND METHOD FOR POWER AMPLIFICATION IN ENVELOPE ELIMINATION AND RESTORATION POWER TRANSMITTER}
도 1은 일반적인 EER 전력 송신기의 구성도를 도시한 도면,
도 2는 본 발명에 따른 EER 전력 송신기 용 인버스(inverse) F급 고효율 전력 증폭기를 도시한 도면,
도 3은 본 발명에 따른 고효율 전력 증폭기의 고조파 제어 회로를 도시한 도면,
도 4는 본 발명에 따른 무선통신기지국에서의 WCDMA(Wideband Code-division Multiple-Access) 크기 신호의 히스토그램을 도시한 도면,
도 5는 본 발명의 실시 예에 따른 고효율 전력 증폭기의 2차 고조파 제어 회로의 스미스 차트를 도시한 도면,
도 6 은 본 발명의 실시 예에 따른 따른 고효율 전력 증폭기의 3차 고조파 제어 회로의 스미스 차트를 도시한 도면,
도 7은 본 발명의 실시 예에 따른 인버스 F 급 고효율 전력 증폭기의 최종 기초(fundamental) 정합 임피던스 변화를 나타내는 스미스 차트를 도시한 도면,
도 8 은 본 발명의 실시 예에 따른 고효율 전력 증폭기의 설계 과정을 도시한 흐름도,
도 9 는 본 발명의 실시 예에 따른 EER 전력 송신기에서의 인버스(inverse) F 급 고효율 전력 증폭기를 도시한 도면, 및,
도 10 은 본 발명의 실시 예에 따른 EER 전력 송신기에서 고효율 전력 증폭기를 일반화한 볼록 다이어그램을 도시한 도면.
본 발명은 이동통신 송신기 중 하나인 신호 크기 정보 제거와 복원 기술을 사용한 전력 송신기 (EER(Envelope Elimination and Restoration) Power Transmitter, 이하 EER 전력 송신기라 칭한다)에서의 전력 증폭을 위한 장치 및 방법에 관한 것이다. 더 상세하게 본 발명은 EER 전력 송신기의 효율을 향상시키기 위해 고효율 전력 증폭기가 주 동작을 보이는 영역에 대하여 효율을 높이고 이와 동시에 높은 선형성을 얻을 수 있도록 디지털 전치 왜곡 기술(Digital Predistortion Technique)을 적용한다.
그리고, 본 발명은 고효율 전력 증폭기의 최적의 선형화를 위해 최고 전력에서 평균 전력까지 한정 범위만큼의 백오프(Back Off)를 이루고, 이를 위해 낮은 크기의 직류 드레인 바이어스에 대해서 최적의 임피던스 정합 회로를 구비하기 위한 전력 증폭기를 위한 장치 및 방법에 관한 것이다.
이동통신 기술의 발달로 전송해야 할 데이터의 양이 많아짐에 따라 높은 효율과 선형성을 가지는 고성능 송신기의 중요성이 갈수록 부각되고 있다. 이동통신 전력 송신기에서의 효율 및 선형성은 일반적으로 트레이드 오프(trade-off)관계에 있기 때문에 이들 두 특성 (효율과 선형성)을 동시에 만족시키는 것은 매우 어렵다.
EER 전력 송신기는 이상적인 경우, 높은 선형성과 효율을 동시에 달성할 수 있는 전력 송신기이다. 이러한 EER 전력 송신기의 성능에 가장 중요한 영향을 미치는 것이 바이어스 변조기(bias modulator)와 고효율 전력 증폭기이다. 상기 바이어스 변조기는 EER 전력 송신기의 선형성과 효율에 직접적인 영향을 미치기 때문에 매우 중요하다.
그리고 상기 고효율 전력 증폭기에서는 높은 효율 특성이 가장 중요하게 요구되는데, 일반적으로 높은 크기의 직류 드레인 바이어스에 대해서 최고 효율을 가지도록 설계된다.
하지만, EER 전력 송신기 내에서 기존의 고효율 전력 증폭기는 효율이 낮은 영역에서 주로 동작하기 때문에 효율이 크게 저하되어 동작된다. 또한, 고효율 전력 증폭기는 크기가 변하는 직류 드레인 바이어스에 대한 위상 왜곡이 심각하여 디지털 전치 왜곡 등의 선형화기가 반드시 필요하다.
도 1은 일반적인 EER 전력 송신기의 구성도를 도시한 도면이다.
상기 도 1을 참조하면, 일반적인 EER 전력 송신기는 송신해야 할 디지털 신 호를 EER 전력 송신기에 맞도록 크기와 위상 성분으로 분리시켜 주는 크기/위상 분리기(100), 크기 성분을 증폭하는 크기 증폭기(110), 위상 IQ성분을 RF로 변조시키기 위해 필요한 직교 변조기(120), RF 반송파를 발생하는 국부 발진기(130), 상기 크기 증폭기(110)에 의해 증폭된 크기 신호와 RF 신호로 변조된 위상 신호를 출력 바이어스 전압과 입력 신호로 사용하는 고효율 전력 증폭기(140)로 구성된다.
일반적인 EER 전력 송신기는 크기 정보가 제거된(envelope elimination), 위상 정보만을 포함하는 RF 신호가 증폭기의 입력 신호로 사용되기 때문에 증폭기는 증폭기 자체의 왜곡 없이 고효율 증폭을 할 수 있다.
그리고, 상기 크기 증폭기(110)에 의해 증폭된 크기 신호를 증폭기의 드레인 바이어스 전압에 인가함으로써 고효율로 크기 정보를 복원(envelope restoration)할 수 있다.
또한, 상기 크기 증폭기(120)는 바이어스 변조기 역할을 수행한다. 이러한 동작에 의해 EER 전력 송신기는 이상적인 경우 고효율과 고 선형성을 얻을 수 있다.
하지만, 기존의 상기 고효율 전력 증폭기(140)는 상기 크기 증폭기(110)로부터 인가되는 크기 신호에 의해 주로 동작하는 영역에서 낮은 효율을 가지게 됨으로써 효율을 저하시키는 원인이 되고 이에 따라 고성능을 발휘하기 어려운 문제점이 있다.
본 발명의 목적은 EER 전력 송신기에서의 전력 증폭을 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 고효율 전력 증폭기가 주로 동작하는 영역에 대하여 효율을 높임과 동시에 디지털 전치 왜곡 기술을 이용한 선형화 시 최적의 선형화가 가능하도록 주 동작 영역에서 출력 전압이 최대출력 전압 대비 한정 범위만큼의 백오프가 유지되게 하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 기존의 고효율 전력 증폭기가 최고 효율을 가졌던 높은 직류 드레인 바이어스보다 낮은 직류 드레인 바이어스에서도 효율이 높은 증폭 성능을 발휘하기 위한 입력 및 출력 임피던스 정합 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제 1 견지에 따르면, EER(Envelope Elimination and Restoration) 전력 송신기의 전력 증폭기에 있어서 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 고조파 성분들을 제어하는 제어 회로와 상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 입력단의 임피던스를 정합하는 입력 임피던스 정합 회로와 상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 출력단의 임피던스를 정합하는 출력 임피던스 정합 회로를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제 2 견지에 따르면, 신호 크기 정보 제거와 복원 기술을 사용한 전력 송신기에 있어서, 전력 송신기는 송신해야 할 디지털 신호를 크기와 위상 성분으로 분리시켜는 크기 및 위상 분리기와, 상기 크기 및 위상 분리기가 출력한 신호에서 크기 성분을 증폭하는 크기 증폭기와, 상기 크기 및 위상 분리기가 출력한 신호에서 위상 I 및 Q성분을 RF로 변조시키기는 직교 변조기와, 상기 직교 변조기로 RF 반송파를 발생하여 제공하는 국부 발진기와,상기 크기 증폭기 및 상기 직교 변조기로부터의 신호를 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 증폭하는 증폭기를 포함하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하, 본 발명은 EER 전력 송신기에서의 전력 증폭을 위한 장치 및 방법에 대해 설명할 것이다.
본 발명의 실시 예에 따른 고성능 EER 전력 송신기는, 무선 통신 기지국과 단말기 등에 사용되는 전력 송신기를 고효율과 높은 선형성을 위하여 크기 정보 제거와 복원 기술(EER: Envelope Elimination and Restoration)를 이용한다.
본 발명의 실시 예에 따른 EER 전력 송신기 용 고효율 전력 증폭기는 class D, class E, class F, class J, class E/F series, class J/E, inverse class D, inverse class F, 등등의 모든 스위칭(switching) 및 포화(saturation) 고효율 전력 증폭 장치를 나타낸다.
본 발명의 바람직한 실시 예에 있어서, 상기 EER 전력 송신기 용 고효율 전력 증폭기로 설계된 인버스(inverse) F급 전력 증폭기는 입출력 임피던스 정합회로와 출력 고조파 제어 회로로 구성된다.
도 2는 본 발명에 따른 EER 전력 송신기 용 인버스(inverse) F급 고효율 전력 증폭기를 도시한 도면이다.
상기 도 2를 참조하면, 일반적인 EER 전력 송신기를 위한 고효율 전력 증폭기의 일 예로써 인버스 F급 전력 증폭기는 입력 임피던스 정합 회로(200)와 출력 임피던스 정합 회로(220) 및, 고조파 성분들의 제어를 위한 회로(210)로 구성된다.
고효율 전력 증폭기는 일반적으로 최대 출력 전력, 즉, 변조 신호의 크기 신호 최대 크기에 해당하는 직류 드레인 바이어스에서 최고 효율을 갖도록 상기 입력 정합 회로(200)와 상기 출력 정합 회로(220)가 설계된다.
하지만, 크기 증폭기를 통해서 인가되는 크기 신호는 고효율 전력 증폭기가 주로 동작하는 영역이 최대 출력 전력이 아닌 낮은 출력 전력 영역으로 바뀌게 한다.
즉, EER 전력 송신기의 고효율 전력 증폭기가 주로 동작하는 영역은 최대 크기의 직류 드레인 바이어스가 아닌 낮은 크기의 직류 드레인 바이어스임이 도 4를 통해 알 수 있다.
그리고, 상기 출력 정합 회로(220) 설계시, 도 3과 같은 고효율 전력 증폭기의 고조파 제어 회로를 통해, 정합 임피던스 전이를 발생시켜 최종 정합 임피던스가 최종 부하 50 Ω에 매칭되게 한다.
일반적으로 설계되는 고효율 전력 증폭기는, 낮은 크기의 직류 드레인 바이어스 영역에서는 상기 입력 정합 회로(200)와 상기 출력 정합 회로(230)가 달라진 입출력 임피던스로 인해 부정합이 발생하게 됨으로써 크게 효율이 저하되기 때문에 높은 효율을 가지기 어렵다.
이와 같은 임피던스 부 정합은 직류 드레인 바이어스 전압에 의존하여 그 값이 달라지는 전력 소자 내부의 기생 성분들에 의한 것이다. 그 일례로 에릭슨(Ericsson) 사의 5W 최대출력을 가지는 PTF10107 LDMOSFET을 이용한 대신호 모델 을 통해서도 하기 <수학식 1>과 같은 비선형 캐패시티브 성분들의 직류 드레인 바이어스 전압에 대한 의존도를 알 수 있다.
Figure 112007040985962-pat00001
상기 <수학식 1>에서의 3 개의 성분들(Cds, Cdd, Cgd)이 출력단의 대표적인 비선형 캐패시티브 성분들이다. 상기 3개의 성분 들은 낮은 직류 드레인 바이어스로 갈수록 그 값이 점점 증가함으로써 고조파 제어를 위한 각 고조파 임피던스 및 기초(fundamental)정합 임피던스를 전이시키게 되며, 이로 인한 부 정합 때문에 출력 전력이 감소하면서 높은 효율 특성 획득을 방해한다.
따라서, 낮은 직류 드레인 바이어스에서 최대 전력 및 효율을 가지기 위해서는 그 조건에서의 최적의 정합 임피던스를 찾는 것이 필요하다.
PTF10107을 이용하여 5W의 출력 전력을 가지는 인버스-F 급 전력 증폭기를 설계하고자 할 경우 최적의 임피던스(Ropt)는 약 30 옴을 가진다.
소자의 비선형 캐패시티브 성분을 포함한 기생 성분 및 내부 정합 회로만을 거친 출력단에서의 정합 임피던스는, 26V의 직류 드레인 바이어스인 경우에, (15.336 - j*9.611) 옴이다.
주 동작영역인 7V의 드레인 바이어스에서는 (8.711 - j*7.882) 옴으로 정합 임피던스의 전이가 나타남을 확인할 수 있다.
이는 직류 드레인 바이어스가 낮아지면서 Cds와 Cdd, Cgd은 각각 2.6 pF, 0.48 pF, 0.25 pF 증가함으로써 나타난 결과이다.
도 5는 본 발명의 실시 예에 따른 고효율 전력 증폭기의 2차 고조파 제어 회로의 스미스 차트를 도시한 것이다.
상기 도 5를 참조하면, 전술한 <수학식 1>에 의해 달라진 캐패시티브 성분들은 2차 고조파 개방 임피던스를 단락에 가까운 임피던스로 왜곡시키기 때문에 이를 보상해 주기 위하여 직렬 마이크로 스트립 회로(203)의 파장(wavelength)이 더 길어져야만 한다.
상기 도 5에서 이 과정을 나타내고, 스미스 차트상에서 λ/6 정도가 더 필요함을 알 수 있다.
도 6 은 본 발명의 실시 예에 따른 고효율 전력 증폭기의 3차 고조파 제어 회로의 스미스 차트를 도시한 도면이다.
상기 도 6을 참조하면, 3차 고조파의 단락 임피던스를 위한 직렬 마이크로 스트립 회로는 앞 단의 2차 고조파 개방을 위한 직렬 마이크로 스트립의 파장이 길어졌기 때문에 이 전 길이보다 더 짧아져야만 단락 임피던스를 얻을 수 있다.
상기 도 6의 스미스 차트에서는 3차 고조파를 위한 직렬 마이크로 스트립 회로가 없을 경우를 표현하고 여기에 직렬 회로를 추가하여 단락 임피던스로 가져가 는 과정을 나타내고 있다.
상기 도 5와 상기 도 6에서처럼 드레인 바이어스가 낮아질수록 고조파 제어 회로는 비선형 캐패시티브 성분들 때문에, 직렬 회로의 재구성이 필요하다. 또한, 고조파 제어 회로 이후의 기초(fundamental)정합 임피던스 또한, 재구성된 고조파 제어 회로에 의해 달라지고 재구성이 필요하다.
도 7은 본 발명의 실시 예에 따른 인버스 F급 고효율 전력 증폭기의 최종 기초(fundamental) 정합 임피던스 변화를 나타내는 스미스 차트를 도시한 도면으로 상기 도 5와 상기 도 6의 제어회로와 입출력 정합회로를 거친 최종 임피던스의 변화를 나타내고 있다.
상기 도 7을 참조하면, 고효율 전력 증폭기의 최종 기초 정합 임피던스가 그 실수 항과 허수 항이 드레인 바이어스 변화 전과 매우 다름을 알 수 있으며, 이를 통해 새로운 정합 회로가 구성되어져야 함을 알 수 있다.
입력단도 낮은 드레인 전압에 대해 Cgs, Cgd등의 비선형 캐패시티브 성분들의 변화에 의한 정합 임피던스의 전이가 있기 때문에 이를 보상하기 위한 정합 회로)의 구현이 필요하다.
도 8 은 본 발명의 실시 예에 따른 고효율 전력 증폭기의 설계 과정을 도시한 흐름도이다.
상기 도 8을 참조하면, 상기 도 4와 같이 크기 신호의 히스토그램을 통해서, 전력 증폭기가 주 동작을 보이는 드레인 바이어스를 결정한다(810 단계). 이후, 첫 번째 고조파 제어회로(2차 개방)를 결합하고, 전력 증폭기의 최적의 임피던 스(ROPT)를 계산한다(820 단계).
이후, 소자의 전류 원에서 보이는 고조파 임피던스를 추출한다(830 단계).
이후, 첫 번째 고조파 제어회로의 직렬 마이크로 스트립 파장(wavelength)을 결정한다(개방 임피던스)(840 단계).
이후, 두 번째 고조파 제어 회로(3차 단락) 중 병렬 회로를 결합한다(850 단계).
이후, 전류 원에서 원하는 임피던스가 보이도록 두 번째 고조파 제어회로(3차 단락)의 직렬 마이크로 스트립 파장(wavelength)을 결정한다(860 단계).
이후, 전류 원에서 상기 최적의 임피던스가 보이도록 하고, 새로운 고조파 제어 회로를 결합한 후 출력단의 기초 정합 임피던스를 추출한다(870 단계).
이후, 전류 원에서 상기 최적의 임피던스가 보이도록 하였을 때, 입력단의 기초 정합 임피던스를 추출한다(880 단계).
이후, 상기 입출력 단의 기초 정합 회로를 구현하고 결합한 후(890 단계), 본 발명에 따른 알고리즘을 종료한다.
도 9 는 본 발명의 실시 예에 따른 EER 전력 송신기에서의 인버스(inverse) F 급 고효율 전력 증폭기를 도시한 도면이다.
상기 도 9를 참조하면, 전체 EER 전력 송신기의 효율을 향상시키기 위해 고효율 전력 증폭기가 주로 동작하는 영역에서 높은 효율을 가질 수 있도록 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 직류 드레인 바이어스에서 고조파 제어 회로(930)가 재구성된다. 도 5에서 전술한 바와 같이 파 장(wavelength)이 λ/6 길이 지고, 도 6에서와 같이 λ/71 만큼 줄어들었음을 알 수 있다.
최종 출력 기초 정합 임피던스는 비선형 캐패시티브 성분들과 고조파 제어 회로(930)를 거치고 난 후 실수 항과 허수 항이 전이된 값으로 얻어지며, 이 정합 임피던스가 50Ω 로드에 정합되기 위해 부가적인 정합 회로(950)가 필요하게 된다. 여기서, 상기 부가적인 정합 회로(950)에서의 각각의 사이즈는 9번(W=5.9mm, L=9mm). 10번(W=5mm, L=8mm)이다.
최종 입력 기초 정합 임피던스 역시 비선형 캐패시티브 성분들에 의해 전이된 정합 임피던스에 대해 부가적인 정합 회로(910)가 결합되게 한다. 여기서, 부가적인 정합 회로(910)에서의 각각의 사이즈는 3번(W=1mm, L=39.5mm). 4번(W=5mm, L=1.6mm)이다. 나머지 요소들의 길이는 도면에 도시된 바와 같다.
이와 같이 주 동작을 보이는 직류 드레인 바이어스에서의 입출력 부 정합 보상 및 고조파 제어 회로의 재구성을 통해 고효율 전력 증폭기의 출력 전력이 더욱 향상됨과 동시에 효율을 높이게 됨으로써, EER 전력 송신기의 효율 향상 및 출력 전력 향상까지 얻을 수 있다.
한편 EER 전력 송신기가 고 선형성을 얻기 힘든 이유는 크기 신호에 따른 고효율 전력 증폭기의 위상 왜곡이 심각하기 때문에, 이를 보상하기 위해 디지털 전치 왜곡 기술을 사용한다. 그리고, 최적의 선형화를 위해서는 전력 증폭기는 최대 출력 전력에서 한정 범위만큼 백오프를 수행해야 한다.
따라서, EER 전력 송신기가 고성능을 얻기 위해서는 주 동작 영역에서의 효 율 향상 및 백오프 된 평균 출력 전력을 동시에 만족시켜야 하고, 최대 크기의 직류 드레인 바이어스가 아닌 더 낮은 크기의 직류 드레인 바이어스에서 설계되어야 하며, 설계를 위한 직류 드레인 바이어스의 범위는 히스토그램 상에서 최대 크기와 평균 크기 사이로 결정되어야 한다.
이러한, 설계된 고효율 전력 증폭기를 EER 전력 송신기에 적용함으로써 고효율 및 고선형성, 향상된 출력 전력을 동시에 얻을 수 있다. 그리고, 도 10은 상기 도 9의 회로를 일반화한 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 고효율 전력 증폭기가 주로 동작하는 영역에서 높은 효율과 출력 전력을 가질 수 있도록 하고, 이와 동시에 디지털 전치 왜곡 기술을 이용한 최적의 선형화를 위해 최대 출력 전력과 평균 출력 전력간의 한정 범위 만큼의 백오프를 유지할 수 있도록 입력 및 출력 임피던스 매칭기능을 제공하여 기존의 EER 전력 송신기에 비해 우수한 선형성과 효율 및 향상된 출력 전력을 가질 수 있다.

Claims (26)

  1. 신호 크기 정보 제거와 복원 기술을 사용한 전력 송신기의 전력 증폭기에 있어서,
    최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 고조파 성분들을 제어하는 제어 회로와,
    상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 입력단의 임피던스를 정합하는 입력 임피던스 정합 회로와,
    상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 출력단의 임피던스를 정합하는 출력 임피던스 정합 회로를 포함하는 것을 특징으로 하는 전력 증폭기.
  2. 제 1항에 있어서,
    게이트 바이어스 전압을 제공받아, 상기 입력 임피던스 정합 회로의 출력 신호를 증폭하여 출력하는 트랜지스터를 더 포함하는 것을 특징으로 하는 전력 증폭기.
  3. 제 2항에 있어서,
    상기 제어회로는 2차 고조파 개방을 위한 제 1 회로의 제 1 전송선의 길이를 소정 길이만큼 늘리고, 3차 고조파 단락을 위한 제 2 회로의 제 5 전송선의 길이를 소정 길이만큼 늘려 구비하여 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지는 것을 특징으로 하는 전력 증폭기.
  4. 제 3항에 있어서,
    상기 제 1 회로는 상기 트랜지스터의 드레인 게이트로부터의 신호가 λ/6 길이의 상기 제 1 전송선에 입력되고, 상기 제 1 전송선의 출력이 λ/30 길이의 제 2 전송선에 입력되고, 상기 제 2 전송선의 출력이 λ/8 길이의 제 3 전송선 및 λ/4 길이의 제 4 전송선의 한쪽 끝 및 상기 제 2 회로의 입력에 연결되는 것을 특징으로 하는 전력 증폭기.
  5. 제 3항에 있어서,
    상기 제 2 회로는 상기 제 1 회로의 출력이 λ/71 길이의 제 5 전송선에 입력되고, 상기 제 5 전송선의 출력이 λ/12 길이의 제 6 전송선 및 λ/12 길이의 제 7 전송선의 한쪽 끝 및 상기 출력 임피던스 정합 회로의 입력과 연결되는 것을 특징으로 전력 증폭기.
  6. 제 2항에 있어서,
    상기 입력 임피던스 정합 회로는 제 1 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 1 입력 정합 회로와, 제 2 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 2 입력 정합 회로를 포함하는 것을 특징으로 하는 전력 증폭기.
  7. 제 6항에 있어서,
    상기 제 1 입력 정합 회로는 폭이 5mm 이고 길이가 1.6mm인 2개의 전송선의 각각의 한쪽 끝 및 폭이 1mm 이고 길이가 39.5mm인 1개의 전송선의 한쪽 끝에 입력신호가 입력되고, 상기 폭이 1mm 이고 길이가 39.5mm인 1개의 전송선의 출력이 상기 제 2 입력 정합 회로에 입력되는 것을 특징으로 하는 전력 증폭기.
  8. 제 6항에 있어서,
    상기 제 2 입력 정합 회로는 폭이 8mm 이고 길이가 19.9mm인 2개의 전송선의 각각의 한쪽 끝 및 폭이 2.9mm 이고 길이가 18mm인 1개의 전송선의 한쪽 끝에 신호가 입력되고, 상기 폭이 2.9mm 이고 길이가 18mm인 1개의 전송선의 출력이 상기 트 랜지스터에 입력되는 것을 특징으로 하는 전력 증폭기.
  9. 제 2항에 있어서,
    상기 출력 임피던스 정합 회로는 제 1 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 1 출력 정합 회로와, 제 2 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 2 출력 정합 회로를 포함하는 것을 특징으로 하는 전력 증폭기.
  10. 제 9항에 있어서,
    상기 제 1 출력 정합 회로는 폭이 1mm 이고 길이가 20mm인 전송선의 한쪽에 신호가 입력되고, 상기 폭이 1mm 이고 길이가 20mm인 전송선의 다른 끝 쪽에 폭이 9.2mm이고 길이가 20mm인 2개의 전송선 각각의 한쪽 끝 및 폭이 8mm이고 길이가 19.7mm인 전송선의 한쪽 끝이 연결되고, 상기 폭이 8mm이고 길이가 19.7mm인 전송선의 다른 쪽 끝에 폭이 10mm이고 길이가 23mm인 2개의 전송선 각각의 한쪽 끝이 상기 제 2 출력 정합 회로의 입력과 연결되는 특징으로 하는 전력 증폭기.
  11. 제 9항에 있어서,
    상기 제 2 출력 정합 회로는 폭이 5.9mm 이고 길이가 9mm인 전송선의 한쪽에 신호가 입력되고, 상기 폭이 5.9mm 이고 길이가 9mm인 전송선의 다른 끝 쪽에 폭이 5mm이고 길이가 8mm인 2개의 전송선 각각의 한쪽 끝 및 출력단이 연결되는 것을 특징으로 하는 전력 증폭기.
  12. 제 2항에 있어서,
    상기 제어회로는 크기 증폭기에서 미리 CFR(Crest Factor Reduction)이 적용된 크기 신호를 제공받아 상기 전력 증폭기가 동작하는 영역을 소정 효율을 갖는 부분으로 일치시키는 것을 특징으로 하는 전력 증폭기.
  13. 삭제
  14. 삭제
  15. 신호 크기 정보 제거와 복원 기술을 사용한 전력 송신기에 있어서,
    송신해야 할 디지털 신호를 크기와 위상 성분으로 분리시켜는 크기 및 위상 분리기와,
    상기 크기 및 위상 분리기가 출력한 신호에서 크기 성분을 증폭하는 크기 증폭기와,
    상기 크기 및 위상 분리기가 출력한 신호에서 위상 I 및 Q성분을 RF로 변조시키기는 직교 변조기와,
    상기 직교 변조기로 RF 반송파를 발생하여 제공하는 국부 발진기와,
    상기 크기 증폭기 및 상기 직교 변조기로부터의 신호를 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 증폭하는 증폭기를 포함하는 것을 특징으로 하는 전력 송신기.
  16. 제 15항에 있어서,
    상기 증폭기는,
    최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지도록 고조파 성분들을 제어하는 제어 회로와,
    상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 입력단의 임피던스를 정합하는 입력 임피던스 정합 회로와,
    상기 제어 회로가 최대 효율을 가질 경우의 임피던스와 출력단의 임피던스를 정합하는 출력 임피던스 정합 회로와
    게이트 바이어스 전압을 제공받아, 상기 입력 임피던스 정합 회로의 출력 신호를 증폭하여 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 전력 송신기.
  17. 제 16항에 있어서,
    상기 제어회로는 2차 고조파 개방을 위한 제 1 회로의 제 1 전송선의 길이를 소정 길이만큼 늘리고, 3차 고조파 단락을 위한 제 2 회로의 제 5 전송선의 길이를 소정 길이만큼 늘려 구비하여 최대 크기의 직류 드레인 바이어스가 아닌 그보다 낮은 크기의 상기 전력 증폭기가 동작하는 영역의 직류 드레인 바이어스에서 최대 효율을 가지는 것을 특징으로 하는 전력 송신기.
  18. 제 17항에 있어서,
    상기 제 1 회로는 상기 트랜지스터의 드레인 게이트로부터의 신호가 λ/6 길이의 상기 제 1 전송선에 입력되고, 상기 제 1 전송선의 출력이 λ/30 길이의 제 2 전송선에 입력되고, 상기 제 2 전송선의 출력이 λ/8 길이의 제 3 전송선 및 λ/4 길이의 제 4 전송선의 한쪽 끝 및 상기 제 2 회로의 입력에 연결되는 것을 특징으 로 하는 전력 송신기.
  19. 제 17항에 있어서,
    상기 제 2 회로는 상기 제 1 회로의 출력이 λ/71 길이의 제 5 전송선에 입력되고, 상기 제 5 전송선의 출력이 λ/12 길이의 제 6 전송선 및 λ/12 길이의 제 7 전송선의 한쪽 끝 및 상기 출력 임피던스 정합 회로의 입력과 연결되는 것을 특징으로 전력 송신기.
  20. 제 16항에 있어서,
    상기 입력 임피던스 정합 회로는 제 1 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 1 입력 정합 회로와, 제 2 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 2 입력 정합 회로를 포함하는 것을 특징으로 하는 전력 송신기.
  21. 제 20항에 있어서,
    상기 제 1 입력 정합 회로는 폭이 5mm 이고 길이가 1.6mm인 2개의 전송선의 각각의 한쪽 끝 및 폭이 1mm 이고 길이가 39.5mm인 1개의 전송선의 한쪽 끝에 입력 신호가 입력되고, 상기 폭이 1mm 이고 길이가 39.5mm인 1개의 전송선의 출력이 상기 제 2 입력 정합 회로에 입력되는 것을 특징으로 하는 전력 송신기.
  22. 제 20항에 있어서,
    상기 제 2 입력 정합 회로는 폭이 8mm 이고 길이가 19.9mm인 2개의 전송선의 각각의 한쪽 끝 및 폭이 2.9mm 이고 길이가 18mm인 1개의 전송선의 한쪽 끝에 신호가 입력되고, 상기 폭이 2.9mm 이고 길이가 18mm인 1개의 전송선의 출력이 상기 트랜지스터에 입력되는 것을 특징으로 하는 전력 송신기.
  23. 제 16항에 있어서,
    상기 출력 임피던스 정합 회로는 제 1 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 1 출력 정합 회로와, 제 2 드레인 바이어스에서의 입력 임피던스에 대해 정합을 하는 제 2 출력 정합 회로를 포함하는 것을 특징으로 하는 전력 송신기.
  24. 제 23항에 있어서,
    상기 제 1 출력 정합 회로는 폭이 1mm 이고 길이가 20mm인 전송선의 한쪽에 신호가 입력되고, 상기 폭이 1mm 이고 길이가 20mm인 전송선의 다른 끝 쪽에 폭이 9.2mm이고 길이가 20mm인 2개의 전송선 각각의 한쪽 끝 및 폭이 8mm이고 길이가 19.7mm인 전송선의 한쪽 끝이 연결되고, 상기 폭이 8mm이고 길이가 19.7mm인 전송선의 다른 쪽 끝에 폭이 10mm이고 길이가 23mm인 2개의 전송선 각각의 한쪽 끝이 상기 제 2 출력 정합 회로의 입력과 연결되는 특징으로 하는 전력 송신기.
  25. 제 23항에 있어서,
    상기 제 2 출력 정합 회로는 폭이 5.9mm 이고 길이가 9mm인 전송선의 한쪽에 신호가 입력되고, 상기 폭이 5.9mm 이고 길이가 9mm인 전송선의 다른 끝 쪽에 폭이 5mm이고 길이가 8mm인 2개의 전송선 각각의 한쪽 끝 및 출력단이 연결되는 것을 특징으로 하는 전력 송신기.
  26. 제 16항에 있어서,
    상기 제어회로는 크기 증폭기에서 미리 CFR(Crest Factor Reduction)이 적용된 크기 신호를 제공받아 상기 전력 증폭기가 동작하는 영역을 소정 효율을 갖는 부분으로 일치시키는 것을 특징으로 하는 전력 송신기.
KR1020070054902A 2007-06-05 2007-06-05 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법 KR101399053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070054902A KR101399053B1 (ko) 2007-06-05 2007-06-05 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070054902A KR101399053B1 (ko) 2007-06-05 2007-06-05 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080107059A KR20080107059A (ko) 2008-12-10
KR101399053B1 true KR101399053B1 (ko) 2014-05-28

Family

ID=40367495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054902A KR101399053B1 (ko) 2007-06-05 2007-06-05 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101399053B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104953963A (zh) * 2015-06-17 2015-09-30 深圳市华讯方舟科技有限公司 一种高阶f类功率放大电路及射频功率放大器
EP3051694B1 (en) * 2015-01-27 2019-07-24 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636408B1 (ko) * 2009-01-12 2016-07-06 삼성전자주식회사 전력 증폭기의 효율 개선 장치 및 방법
KR101051627B1 (ko) * 2010-12-06 2011-07-26 삼성탈레스 주식회사 무선 통신 시스템에서 최대 출력 제어 장치 및 방법
CN104617896B (zh) * 2015-02-28 2017-07-28 东南大学 一种宽带高效率的连续逆f类功率放大器及其设计方法
CN207124611U (zh) * 2017-07-21 2018-03-20 深圳市景程信息科技有限公司 双线逆f类功率放大器
GB2573288A (en) * 2018-04-27 2019-11-06 Creo Medical Ltd Microwave amplifier
CN108736847B (zh) * 2018-07-24 2023-09-01 成都嘉纳海威科技有限责任公司 基于精确谐振回路控制的高效率逆d类堆叠功率放大器
CN110365301A (zh) * 2019-06-06 2019-10-22 宁波大学 一种适用于5g的逆e类射频功率放大器
KR102620285B1 (ko) * 2021-08-17 2024-01-02 경희대학교 산학협력단 병렬 스텁을 이용한 고조파 트랩 회로 및 이를 포함하는 f급 전력 증폭기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315857A (ja) * 1992-05-11 1993-11-26 Yukihiro Toyoda 電力増幅器
KR19980059951A (ko) * 1996-12-31 1998-10-07 구자홍 전력 증폭기
KR20040075468A (ko) * 2003-02-21 2004-08-30 학교법인 포항공과대학교 링크 전력 송신기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315857A (ja) * 1992-05-11 1993-11-26 Yukihiro Toyoda 電力増幅器
KR19980059951A (ko) * 1996-12-31 1998-10-07 구자홍 전력 증폭기
KR20040075468A (ko) * 2003-02-21 2004-08-30 학교법인 포항공과대학교 링크 전력 송신기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3051694B1 (en) * 2015-01-27 2019-07-24 Kabushiki Kaisha Toshiba High-frequency semiconductor amplifier
CN104953963A (zh) * 2015-06-17 2015-09-30 深圳市华讯方舟科技有限公司 一种高阶f类功率放大电路及射频功率放大器
WO2016201895A1 (zh) * 2015-06-17 2016-12-22 深圳市华讯方舟科技有限公司 一种高阶f类功率放大电路及射频功率放大器

Also Published As

Publication number Publication date
KR20080107059A (ko) 2008-12-10

Similar Documents

Publication Publication Date Title
KR101399053B1 (ko) 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법
Wang Envelope tracking power amplifiers for wireless communications
Kang et al. Design of bandwidth-enhanced Doherty power amplifiers for handset applications
US8269555B2 (en) Efficient linear LINC power amplifier
Kim et al. High-efficiency hybrid EER transmitter using optimized power amplifier
Park et al. Broadband CMOS stacked RF power amplifier using reconfigurable interstage network for wideband envelope tracking
Eron et al. The head of the class
Seo et al. Ultrabroadband linear power amplifier using a frequency-selective analog predistorter
Sirois et al. A robust modeling and design approach for dynamically loaded and digitally linearized Doherty amplifiers
Schafer et al. Multi-frequency measurements for supply modulated transmitters
Vivien et al. Load modulated balanced amplifier design method based on complex impedance trajectories
Schuberth et al. Highly efficient switched‐mode transmitter using a current mode class‐D RF amplifier
Dupuy et al. High efficiency power transmitter based on envelope delta-sigma modulation (EDSM)
Rawat et al. Bandwidth and Efficiency Enhancement in Radio Frequency Power Amplifiers for Wireless Transmitters
Mohsina et al. Switched mode power amplifiers: A brief review and comparative study
Colantonio et al. GaN Doherty amplifier with compact harmonic traps
Godoy Techniques for high-efficiency outphasing power amplifiers
Wongkomet et al. Efficiency Enhancement Techniques for CMOS RF Power Amplifiers
Bachi Design and implementation of high efficiency power amplifiers for 5G Applications
Wang et al. Design of a high-efficiency GaN HEMT RF power amplifier
Bathich Analysis and design of efficiency-enhancement microwave power amplifiers using the Doherty technique
Gustafsson et al. A 44 dBm 1.0–3.0 GHz GaN power amplifier with over 45% PAE at 6 dB back-off
Colantonio et al. Doherty power amplifier and GaN technology
Piacibello Advanced High Efficiency Architectures for Next Generation Wireless Communications.
Hallberg Frequency reconfigurable and linear power amplifiers based on doherty and varactor load modulation techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee