KR101636408B1 - 전력 증폭기의 효율 개선 장치 및 방법 - Google Patents

전력 증폭기의 효율 개선 장치 및 방법 Download PDF

Info

Publication number
KR101636408B1
KR101636408B1 KR1020090002210A KR20090002210A KR101636408B1 KR 101636408 B1 KR101636408 B1 KR 101636408B1 KR 1020090002210 A KR1020090002210 A KR 1020090002210A KR 20090002210 A KR20090002210 A KR 20090002210A KR 101636408 B1 KR101636408 B1 KR 101636408B1
Authority
KR
South Korea
Prior art keywords
voltage
input signal
amplifier
output terminal
power
Prior art date
Application number
KR1020090002210A
Other languages
English (en)
Other versions
KR20100082918A (ko
Inventor
선계오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090002210A priority Critical patent/KR101636408B1/ko
Publication of KR20100082918A publication Critical patent/KR20100082918A/ko
Application granted granted Critical
Publication of KR101636408B1 publication Critical patent/KR101636408B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23B—PRESERVING, e.g. BY CANNING, MEAT, FISH, EGGS, FRUIT, VEGETABLES, EDIBLE SEEDS; CHEMICAL RIPENING OF FRUIT OR VEGETABLES; THE PRESERVED, RIPENED, OR CANNED PRODUCTS
    • A23B7/00—Preservation or chemical ripening of fruit or vegetables
    • A23B7/02—Dehydrating; Subsequent reconstitution
    • A23B7/0215—Post-treatment of dried fruits or vegetables
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L19/00—Products from fruits or vegetables; Preparation or treatment thereof
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L3/00—Preservation of foods or foodstuffs, in general, e.g. pasteurising, sterilising, specially adapted for foods or foodstuffs
    • A23L3/40—Preservation of foods or foodstuffs, in general, e.g. pasteurising, sterilising, specially adapted for foods or foodstuffs by drying or kilning; Subsequent reconstitution

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Nutrition Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭기의 효율 개선 장치 및 방법에 관한 것이다. 본 발명에 따른 전압 증폭기의 장치는, 입력 신호 전압을 공급하는 AC 전원과, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 작을 시, 턴 온(Turn on)되어 상기 제 1 DC 전원으로부터의 전류를 출력단으로 공급하는 제 1 NPN 트랜지스터와, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 클 시, 턴 온(Turn on)되어 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 출력단으로 공급하는 제 2 NPN 트랜지스터를 포함하는 것을 특징으로 한다.
전력 증폭기, 효율 개선, EER(Envelope Elimination and Restoration), 푸쉬 풀 B급(class-B push-pull)

Description

전력 증폭기의 효율 개선 장치 및 방법{APPARATUS AND METHOD FOR INCREASING EFFICIENCY IN POWER AMPLIFIER}
본 발명은 전력 증폭기의 효율 개선 장치 및 방법에 관한 것으로, 특히 EER(Envelope Elimination and Restoration) 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여 내부 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법에 관한 것이다.
무선 송수신 시스템에서 전력 증폭기(Power Amplifier : PA)는 비용 측면에서 상당한 비중을 차지한다. 이에 많은 개발자들은 고효율 전력 증폭기를 개발하기 위해 많은 노력을 쏟고 있지만, 고효율, 광대역, 고출력의 조건을 모두 만족시키기는 쉽지가 않은 실정이다. 특히, 최근에는 전력 증폭기에, 기존의 LINC(LInear amplification using Nonlinear Components)나 도허티(doherty) 기술에 비해 효율 측면에서 이점이 있는 ET(Envelope Tracking)나 EER(Envelope Elimination and Restoration) 기술들의 적용이 시도되고 있다. ET 기술과 더불어 이론적으로 더욱 더 고효율 특성을 가지고 있는 EER 기술이 적용된 전력 증폭기의 경우, 전체 효율은 포락선 증폭기(Envelope Amplifier)의 효율과 스위칭 모드 전력 증폭기(Switching mode PA) 효율의 곱으로 나타난다. 현재, 상기 스위칭 모드 전력 증폭기는 활발한 연구가 이루어져 많은 효율 개선이 이루어졌으나, 상기 포락선 증폭기는 여전히 많은 효율 개선이 필요한 실정이다.
도 1은 종래기술에 따른 EER 구조의 전력 증폭기의 구성을 도시한 도면이다.
상기 도 1을 참조하면, RF 신호는 각각 진폭(Amplitude) 성분과 위상(Phase) 성분으로 분리되어 증폭된다. 여기서, 진폭 검출기(Amplitude detector)(100)는 RF 신호로부터 진폭 성분을 검출하여 포락선(Envelope) 신호를 출력하고. 위상 검출기(Phase detector)(102)는 RF 신호로부터 위상 성분을 검출하여 위상 신호를 출력한다. 포락선 증폭기(Envelope Amplifier)(104)는 상기 진폭 검출기(100)로부터의 포락선 신호를 증폭하여 스위칭 모드 전력 증폭기(Switching mode PA)(106)로 출력한다. 상기 스위칭 모드 전력 증폭기(106)는 상기 위상 검출기(102)로부터의 위상 신호를 증폭하여 출력하며, 이때 상기 스위칭 모드 전력 증폭기(106)의 드레인 바이어스(drain bias)는 상기 포락선 증폭기(104)로부터 공급된다. 여기서, 상기 포락선 증폭기(104)는 드레인 바이어스 변조기(drain bias modulator)라 칭할 수도 있다. 따라서, 상기 스위칭 모드 전력 증폭기(106)가 포화상태(saturation mode)로 동작하는 경우, 상기 스위칭 모드 전력 증폭기(106)의 출력 신호의 포락선은 상기 포락선 증폭기(104)의 출력 파형(output waveform)을 따라가게 된다.
도 2는 종래기술에 따른 EER 구조의 전력 증폭기에서 포락선 증폭기의 상세 구성을 도시한 도면이다.
상기 도 2를 참조하면, 일반적으로 포락선 증폭기는 고효율 스위칭 증폭기(Switching amplifier)(200)와 광대역 전압 증폭기(Voltage amplifier)(202)로 구성된다. 상기 스위칭 증폭기(200)로서 벅 컨버터(buck converter)가 사용되며, 이는 전류원(current source)과 같이 동작하고, 상기 전압 증폭기(202)는 보통 푸쉬 풀 B급(class-B push-pull) 구조를 가지고 전압원(voltage source)과 같이 동작한다. 상기 벅 카운터는 85%이상의 높은 효율을 가지고 있으나, 스위칭 주파수가 높아질수록 스위칭 손실(switching loss)이 증가하므로, 고주파 동작에는 적합하지 않다. 반면, 푸쉬 풀 B급 구조의 전압 증폭기(202)는 낮은 효율을 가지고 있지만, 대역폭(bandwidth)을 넓게 설계할 수 있다. 따라서, 입력 신호의 저주파 부분은 상기 스위칭 증폭기(200)가 커버(cover)하고 고주파 부분은 상기 전압 증폭기(202)가 커버하도록 하면 이상적인 구조가 될 수 있다.
OFDM(Orthogonal Frequency Division Multiplexing) 신호의 경우, 포락선 신호 전력의 80~85%가 저주파 영역(1MHz 이하)에 분포하므로, 스위칭 증폭기(200)가 대부분의 전력을 공급하게 된다. 그러나 상기 스위칭 증폭기(200)의 효율은 90% 이상인 반면 전압 증폭기(202)의 효율은 50% 정도에 불과하므로, 상기 전압 증폭기(202)의 효율이 높아짐에 따라 전체 포락선 증폭기(104)의 효율이 증대될수 있는 여지가 많이 남아있다.
기존 푸쉬 풀 B급 구조의 전압 증폭기(202)는 일반적으로 출력단(output stage)에 높은 전압(high power)을 공급해주기 위한 버퍼(buffer)로서 사용되고 있다. 이와 같은 기존 푸쉬 풀 B급 구조의 전압 증폭기는, 널리 알려진 바와 같이 포지티브(positive) 입력 전압에 대해서는 내부 NPN 트랜지스터가 턴 온(ON) 되고 네거티브(negative) 입력 전압에 대해서는 내부 PNP 트랜지스터가가 턴 온 되는 방식으로 동작한다. 이러한 기존 푸쉬 풀 B급 구조의 전압 증폭기의 효율은, 다른 일반적인 경우와 마찬가지로, 출력 신호 전압(Output Signal voltage : Vo)이 공급 전압(Supply voltage : Vs)까지 스윙(swing) 할때 최대의 효율을 나타내며, 그 값은 약 78.5%가 된다.
하지만 최근의 OFDM과 같이 높은 PAPR(Peak to Average Power Ratio)을 갖는 다중 반송파 통신 시스템(multi carrier communication system)에서는 평균 전력이 감소하게 되어 효율이 급격히 나빠질 수 밖에 없다. 이러한 효율 저하는, 도 3에서와 같이, 출력 신호 전압(Output Signal voltage : Vo)의 스윙 범위(swing range)와 공급 전압(Supply voltage : Vs)과의 차이가 클수록 특히 심해진다. 여기서, 상기 도 3은 상기 내부 NPN 트랜지스터의 출력 신호 전압의 스윙 범위를 예로 들어 도시하고 있으나, 상기 내부 PNP 트랜지스터의 경우도 극성만 반대일뿐 결과는 동일하다. 이러한 기존 푸쉬 풀 B급 구조의 전압 증폭기의 낮은 효율은 전체적인 전력 증폭기의 효율 저하를 가져온다.
따라서, 이러한 푸쉬 풀 B급 구조의 전압 증폭기의 효율 저하 최소화 방안이 필요하다.
따라서, 본 발명의 목적은 EER 구조의 전력 증폭기에서 전력 증폭 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시켜 전체적인 전력 증폭기의 효율을 더욱 개선시키기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 EER 구조의 전력 증폭기에서 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 일 견지에 따르면, 전압 증폭기의 장치는, 입력 신호 전압을 공급하는 AC 전원과, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 작을 시, 턴 온(Turn on)되어 상기 제 1 DC 전원으로부터의 전류를 출력단으로 공급하는 제 1 NPN 트랜지스터와, 상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 클 시, 턴 온(Turn on)되어 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 출력단으로 공급하는 제 2 NPN 트랜지스터를 포함하는 것을 특징으로 한다.
본 발명의 다른 견지에 따르면, 전압 증폭기의 동작 방법은, AC 전원으로부터 입력 신호 전압을 공급받는 과정과, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 작을 시, 제 1 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원으로부터의 전류를 상기 제 1 NPN 트랜지스터를 통해 출력단으로 공급하는 과정과, 상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 클 시, 제 2 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 상기 제 2 NPN 트랜지스터를 통해 출력단으로 공급하는 과정을 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명은, EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여, 즉 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시킬 수 있는 있으며, 이로써 내부 포락선 증폭기의 효율을 더욱 개선시킬 수 있는 이점이 있다. 이와 같은 구조는, 특히 일부 오디오 증폭기(audio amplifier)나 EER 혹은 ET 구조의 전력 증폭기와 같이 전압원과 전류원을 분리하여 적용하는 방식에서 효율을 높 이기 위해 유용하게 쓰일 수 있다. 또한 이 구조는 종래 하나의 NPN 트랜지스터에 걸리는 전력을 두개의 NPN 에미터 플로워(emitter follower) 구조의 트랜지스터에 분산시킴으로써, 각 트랜지스터에 걸리는 전력이 줄어들기 때문에 트랜지스터 선택의 폭을 그만큼 넓힐 수 있는 이점이 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다.
이하 본 발명은 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 방안을 제안한다. 특히, 본 발명은 EER 구조의 전력 증폭기에서 신호의 진폭에 따라 서로 다른 공급 전압을 공급하여, 즉 일정 전압을 기준으로 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 분리하여 각각 별도의 트랜지스터를 통해 출력단으로 전류를 공급함으로써, 내부 푸쉬 풀 B급 구조의 전압 증폭기의 효율을 증가시키기 위한 방안을 제안한다.
이를 위해 내부 푸쉬 풀 B급 구조의 전압 증폭기는 상기 높은 전압의 입력 신호와 낮은 전압의 입력 신호를 각각 처리하기 위한 두 개의 NPN 트랜지스터를 포함하여 구성된다. 여기서, 본 발명에 따른 실시 예는, 일정 전압을 기준으로 입력 신호를 두 개로 분리하여 설명할 것이나, 그 이상의 개수의 신호로 분리하여 적용할 수 있음은 물론이다.
도 4는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 구성을 도시한 도면이다.
도시된 바와 같이, 내부 푸쉬 풀 B급 구조의 전압 증폭기(전압원)는, AC 전원(Alternating Current Source)(400), 고 입력 신호 전압(High input signal voltage) 처리부(410), 저 입력 신호 전압(Low input signal voltage) 처리부(420)를 포함하여 구성된다. 여기서, 상기 저 입력 신호 전압 처리부(420)는, 평균 입력 신호 전압(Vavg) 이상의 저 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 제 1 트랜지스터(이하 'TR1'이라 칭함)(422)와, 평균 입력 신호 전압(Vavg) 이하의 입력 신호 전압을 처리하기 위한 PNP 트랜지스터인 제 2 트랜지스터(이하 'TR2'이라 칭함)(425)를 포함하여 구성되며, 여기서 상기 TR1(422)과 TR2(425)의 베이스(base)가 상기 AC 전원(400)에 연결된다. 상기 고 입력 신호 전압 처리부(410)는, 평균 입력 신호 전압(Vavg) 이상의 고 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 제 4 트랜지스터(이하 'TR4'이라 칭함)(414)와, 상기 TR4(414)의 베이스에 상기 TR1(422) 혹은 TR2(425)의 베이스보다 약 0.7V 정도 낮은 입력 신호 전압을 인가하기 위한 NPN 트랜지스터인 제 3 트랜지스터(이하 'TR3'이라 칭함)(412)를 포함하여 구성된다. 여기서, 상기 TR3(412)의 베이스가 상기 AC 전원(400)에 연결되고, 상기 TR4(414)의 베이스가 상기 TR3(412)의 이미터(emmitter)에 연결된다.
상기 도 4를 참조하면, AC 전원(400)은 고 입력 신호 전압 처리부(410)와 저 입력 신호 전압 처리부(420)에 정현파의 입력 신호 전압(Input Signal voltage : Vin)을 공급한다.
먼저, TR1(422)이 온(On) 상태에 있다면, 즉, 상기 TR1(422)의 이미터 전압 이 베이스 전압 VB1에 비해 약 0.7V 정도 낮으면서, 상기 TR1(422)의 베이스 전압 VB1이 제 1 DC(Direct Current) 전원 V1(424)보다 작아 제 1 다이오드(이하 'D1'이라 칭함)(423)의 극성이 순방향이라면, 상기 제 1 DC 전원 V1(424)으로부터의 전류 In1이 상기 TR1(422)을 통해 출력단으로 공급된다. 따라서, 상기 출력단으로 공급되는 상기 TR1(422)의 출력 신호 전압 Vo는 베이스 전압 VB1에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다.
이때, TR3(412)의 이미터 전압이 베이스 전압 VB3에 비해 약 0.7V 정도 낮으며, 따라서 상기 TR3(412)의 이미터에 연결되어 있는 TR4(414)의 베이스 전압 VB4은 상기 TR1(422)의 베이스 전압 VB1에 비해 약 0.7V 정도 낮아진다. 이로써, 상기 TR4(414)의 베이스 전압 VB4는 상기 출력단으로 공급되는 상기 TR1(422)의 출력 신호 전압 Vo와 거의 같은 값이 되어, 상기 TR1(422)이 온(On) 상태에 있는 동안 상기 TR4(414)는 오프(OFF) 상태를 유지하게 된다. 여기서, 상기 TR3(412)의 베이스에 연결되어 있는 저항 R2(411)와, 이미터에 연결되어 있는 저항 R4(413)는 상기 TR3(412)에 흐르는 전류를 제한하기 위한 저항이다.
이후, 상기 AC 전원(400)으로부터 공급되는 입력 신호 전압 Vin이 계속 증가하여 상기 제 1 DC 전원 V1(424)을 넘어서게 되면, 상기 TR1(422)의 베이스 전압 VB1이 상기 제 1 DC 전원 V1(424)보다 커지게 되어 상기 D1(423)의 극성이 역방향이 된다. 이로써, 상기 제 1 DC 전원 V1(424)으로부터의 전류 In1이 상기 TR1(422)을 통해 출력단으로 공급되지 못하고, 상기 TR1(422)의 컬렉터(collector)가 제 2 DC 전원 V2(415)에 연결된다. 여기서, 상기 제 2 DC 전원 V2(415)은 상기 제 1 DC 전원 V1(424) 보다 큰 값으로 설정된다.
이 경우, 상기 TR1(422)의 순방향 바이어스(bias)를 잡아주기 위해, 상기 TR1(422)의 컬렉터와 제 2 DC 전원 V2(415) 사이에 풀업(pull-up) 저항 R3(416)가 연결된다. 여기서, 상기 풀업 저항 R3(416)의 값이 크면, 상기 TR1(422)은 단순히 베이스-이미터 간의 다이오드(diode)처럼 동작하게 된다. 이때, 상기 AC 전원(400)과 상기 TR1(422)의 베이스 사이에 연결되는 저항 R1(421)의 값이 작으면, 상기 다이오드처럼 동작하는 TR1(422)의 베이스-이미터 간에 큰 전류가 흐르게 된다. 따라서, 상기 저항 R1(421)과 풀업 저항 R3(416)의 값은, 상기 TR1(422)에 흐르는 전류를 제한하기 위해 적당히 큰 값으로 설정되어야 한다.
이와 같이 상기 저항 R1(421)의 값에 의해 전류가 제한된 상태에서 상기 AC 전원(400)으로부터 공급되는 입력 신호 전압 Vin이 계속 증가하면, 어느 순간 상기 TR4(414)의 베이스 전압 VB4가 상기 출력단으로 공급되는 상기 출력 신호 전압 Vo에 비해 약 0.7V 이상 커지게 되어, 상기 TR4(414)가 턴 온(Turn on)된다. 이때, 상기 TR1(422)은 전류를 제한하는 저항 R1(421)과 풀업 저항 R3(416)에 의해 약하게 온(on) 상태를 유지하게 된다. 이로써, 상기 제 2 DC 전원 V2(415)로부터의 전류 In2가 상기 TR4(414)를 통해 출력단으로 공급된다. 따라서, 상기 출력단으로 공급되 는 상기 TR4(414)의 출력 신호 전압 Vo는 베이스 전압 VB4에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다.
한편, 상기 평균 입력 신호 전압(Vavg)에 대응하는 전류를 제공하기 위해, 즉 상기 출력단에 일정 레벨의 바이어스를 제공하기 위해 상기 출력단에 전류원(430)이 연결된다. 즉, 상기 평균 입력 신호 전압(Vavg)보다 크면서 상기 제 1 DC 전원 V1(424) 보다 작은 입력 신호 전압에서는, 상기 TR1(422)을 통해 상기 제 1 DC 전원 V1(424)으로부터의 전류가 출력단으로 공급되고, 상기 제 1 DC 전원 V1(424) 보다도 큰 입력 신호 전압에서는, 상기 TR4(414)을 통해 상기 제 2 DC 전원 V2(415)로부터의 전류가 출력단으로 공급된다. 그리고, 상기 평균 입력 신호 전압(Vavg)보다 작은 입력 신호 전압에서는, 상기 출력단으로부터의 전류가 상기 TR2(425)을 통해 그라운드로 흐르게 되며, 이에 대해 설명하면 다음과 같다.
이후, 상기 AC 전원(400)으로부터 상기 평균 입력 신호 전압(Vavg)보다 작은 입력 신호 전압 Vin이 공급되어, TR2(425)의 베이스 전압 VB2가 상기 출력단의 출력 신호 전압 Vo에 비해 약 0.7V 이상 낮아지면, 상기 TR2(425)가 턴 온(Turn on)된다. 이로써, 상기 출력단으로부터의 전류 IP가 상기 TR2(425)를 통해 그라운드(ground)로 흐르게 된다. 따라서, 상기 출력단의 출력 신호 전압 Vo는 상기 TR2(425)의 베이스 전압 VB2에 비해 약 0.7V 정도의 차이를 두고 따라가게 된다.
이로써, 상기 제 1 DC 전원 V1(424)을 넘지 않는 낮은 입력 신호 전압 Vin에 대해서는, 공급 전압(Supply voltage : Vs)으로 상기 V1(424)이 인가되고, 상기 제 1 DC 전원 V1(424)을 넘는 높은 입력 신호 전압 Vin에 대해서는, 공급 전압으로 상기 V1(424)보다 높은 V2(415)가 인가되어, 전체 회로의 효율을 높일 수 있다.
도 5는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 동작 방법을 도시한 흐름도이다.
상기 도 5를 참조하면, 푸쉬 풀 B급 구조의 전압 증폭기는 501단계에서 AC 전원으로부터 공급되는 입력 신호 전압 Vin이 평균 입력 신호 전압 Vavg보다 큰지 여부를 검사한다.
상기 501단계에서 상기 입력 신호 전압 Vin이 Vavg보다 클 시, 상기 전압 증폭기는 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 작은지 여부를 검사한다.
상기 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 작을 시, 상기 전압 증폭기는 505단계에서 평균 입력 신호 전압(Vavg) 이상의 저 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 TR1을 턴 온(Turn on)시키고, 507단계로 진행하여 상기 제 1 DC 전원 V1으로부터의 전류를 상기 TR1을 통해 출력단으로 공급한다.
반면, 상기 503단계에서 상기 입력 신호 전압 Vin이 제 1 DC 전원 V1보다 클 시, 상기 전압 증폭기는 509단계에서 평균 입력 신호 전압(Vavg) 이상의 고 입력 신호 전압을 처리하기 위한 NPN 트랜지스터인 TR4를 턴 온(Turn on)시키고, 511단 계로 진행하여 상기 제 1 DC 전원 V1보다 높은 전압의 제 2 DC 전원 V2로부터의 전류를 상기 TR4를 통해 출력단으로 공급한다.
반면, 상기 501단계에서 상기 입력 신호 전압 Vin이 Vavg보다 작을 시, 상기 전압 증폭기는 513단계에서 평균 입력 신호 전압(Vavg) 이하의 입력 신호 전압을 처리하기 위한 PNP 트랜지스터인 TR2를 턴 온(Turn on)시키고, 515단계로 진행하여 상기 출력단으로부터의 전류를 상기 TR2를 통해 그라운드로 흐르게한다.
이후, 상기 전압 증폭기는 본 발명에 따른 알고리즘을 종료한다.
도 6은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따른 입력 신호 전압의 변화를 도시한 도면이다.
상기 도 6을 참조하면, V1과 V2를 각각 10V와 20V로 설정하고, 입력 신호 전압을 시간에 따라 약 ± 15V 정도 스윙(swing)하도록 한다. 이와 같은 환경에서 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 살펴보면 도 7과 같이 나타난다.
도 7은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 도시한 도면이다.
상기 도 7을 참조하면, 전류 In1은 TR1의 이미터 전류를 나타내고, 전류 In2는 TR4의 이미터 전류를 나타낸다. 상기 도 7과 같이, 10V 보다 작은 입력 신호 전 압에 대해서는 TR1을 통해 출력단으로 전류를 공급하고, 10V 보다 큰 입력 신호 전압에 대해서는 TR4를 통해 출력단으로 전류를 공급하는 것을 알 수 있다.
도 8은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기에서 OFDM 포락선 신호에 대해 공급 전압에 따른 전압 증폭기의 효율 변화를 도시한 도면이다.
상기 도 8을 참조하면, V1이 0이거나 V2와 일치할 때 가장 낮은 효율을 보여 주며, 가장 낮은 효율과 가장 높은 효율의 차이가 15% 이상인 것을 알 수 있다. 따라서 V1의 전압을 최적화함으로써 전력 증폭기의 효율을 상당부분 개선시킬 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래기술에 따른 EER 구조의 전력 증폭기의 구성을 도시한 도면,
도 2는 종래기술에 따른 EER 구조의 전력 증폭기에서 포락선 증폭기의 상세 구성을 도시한 도면,
도 3은 종래기술에 따른 EER 구조의 전력 증폭기에서 신호의 크기에 따른 손실(loss) 변화를 도시한 도면,
도 4는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 구성을 도시한 도면,
도 5는 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 동작 방법을 도시한 흐름도,
도 6은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따른 입력 신호 전압의 변화를 도시한 도면,
도 7은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기의 시간에 따라 TR1과 TR4에 흐르는 전류의 변화를 도시한 도면, 및
도 8은 본 발명에 따른 EER 구조의 전력 증폭기에서 내부 푸쉬 풀 B급 구조의 전압 증폭기에서 OFDM 포락선 신호에 대해 공급 전압에 따른 전압 증폭기의 효율 변화를 도시한 도면.

Claims (10)

  1. 전압 증폭기의 장치에 있어서,
    입력 신호 전압을 공급하는 AC 전원과,
    상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 작을 시, 턴 온(Turn on)되어 상기 제 1 DC 전원으로부터의 전류를 출력단으로 공급하는 제 1 NPN 트랜지스터와,
    상기 공급되는 입력 신호 전압이 제 1 DC 전원보다 클 시, 턴 온(Turn on)되어 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 출력단으로 공급하는 제 2 NPN 트랜지스터와,
    상기 출력단에 연결되어, 상기 출력단에 일정 레벨의 바이어스를 제공하는 전류원과,
    상기 공급되는 입력 신호 전압이 상기 전류원에 의해 출력단으로 공급되는 전압보다 작을 시, 턴 온(Turn on)되어 상기 출력단으로부터의 전류를 그라운드로 흐르게 하는 PNP 트랜지스터를 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 제 1 NPN 트랜지스터 및 제 2 NPN 트랜지스터를 턴 온 시키기 위한 입력 신호 전압은, 상기 전류원에 의해 출력단으로 공급되는 전압보다 큰 전압임을 특징으로 하는 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전압 증폭기는 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기임을 특징으로 하는 장치.
  5. 제 1 항에 있어서,
    상기 전압 증폭기는 오디오 증폭기(audio amplifier), ET(Envelope Tracking), EER(Envelope Elimination and Restoration) 중 적어도 하나의 구조의 드레인 바이어스 변조기에 포함되는 것을 특징으로 하는 장치.
  6. 전압 증폭기의 동작 방법에 있어서,
    AC 전원으로부터 입력 신호 전압을 공급받는 과정과,
    상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 작을 시, 제 1 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원으로부터의 전류를 상기 제 1 NPN 트랜지스터를 통해 출력단으로 공급하는 과정과,
    상기 공급받은 입력 신호 전압이 제 1 DC 전원보다 클 시, 제 2 NPN 트랜지스터를 턴 온(Turn on)시키고, 상기 제 1 DC 전원보다 높은 전압의 제 2 DC 전원으로부터의 전류를 상기 제 2 NPN 트랜지스터를 통해 출력단으로 공급하는 과정과,
    상기 출력단에 일정 레벨의 바이어스를 제공하기 위한 전류원이 상기 출력단에 연결되어 있고 상기 공급받은 입력 신호 전압이 상기 전류원에 의해 출력단으로 공급되는 전압보다 작을 시, PNP 트랜지스터를 턴 온(Turn on)시키고, 상기 출력단으로부터의 전류를 상기 PNP 트랜지스터를 통해 그라운드로 흐르게 하는 과정을 포함하는 방법.
  7. 제 6 항에 있어서,
    상기 출력단에 일정 레벨의 바이어스를 제공하기 위한 전류원이 상기 출력단에 연결되어 있을 시, 상기 제 1 NPN 트랜지스터 및 제 2 NPN 트랜지스터를 턴 온 시키기 위한 입력 신호 전압은, 상기 전류원에 의해 출력단으로 공급되는 전압보다 큰 전압임을 특징으로 하는 방법.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 전압 증폭기는 푸쉬 풀 B급(class-B push-pull) 구조의 전압 증폭기임을 특징으로 하는 방법.
  10. 제 6 항에 있어서,
    상기 전압 증폭기는 오디오 증폭기(audio amplifier), ET(Envelope Tracking), EER(Envelope Elimination and Restoration) 중 적어도 하나의 구조의 드레인 바이어스 변조기에 포함되는 것을 특징으로 하는 방법.
KR1020090002210A 2009-01-12 2009-01-12 전력 증폭기의 효율 개선 장치 및 방법 KR101636408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090002210A KR101636408B1 (ko) 2009-01-12 2009-01-12 전력 증폭기의 효율 개선 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002210A KR101636408B1 (ko) 2009-01-12 2009-01-12 전력 증폭기의 효율 개선 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100082918A KR20100082918A (ko) 2010-07-21
KR101636408B1 true KR101636408B1 (ko) 2016-07-06

Family

ID=42642821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002210A KR101636408B1 (ko) 2009-01-12 2009-01-12 전력 증폭기의 효율 개선 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101636408B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484150A (en) * 1980-06-27 1984-11-20 Carver R W High efficiency, light weight audio amplifier and power supply
KR20030032090A (ko) * 2001-10-09 2003-04-26 조성재 고효율 전력 증폭기
WO2004038937A1 (ja) * 2002-10-28 2004-05-06 Matsushita Electric Industrial Co., Ltd. 送信機
KR101399053B1 (ko) * 2007-06-05 2014-05-28 포항공과대학교 산학협력단 신호 크기 정보 제거와 복원 기술을 사용한 전력송신기에서의 전력 증폭을 위한 장치 및 방법

Also Published As

Publication number Publication date
KR20100082918A (ko) 2010-07-21

Similar Documents

Publication Publication Date Title
US7952433B2 (en) Power amplifiers with discrete power control
KR101467231B1 (ko) 포락선 추적 모드 또는 평균 전력 추적 모드로 동작하는 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
US7808323B2 (en) High-efficiency envelope tracking systems and methods for radio frequency power amplifiers
US7755431B2 (en) Apparatus for power amplification based on envelope elimination and restoration (EER) and push-pull switching
KR101467230B1 (ko) 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
US7728663B2 (en) Integrated implementation of a voltage boost follower and method therefor
WO2010073941A1 (ja) 電力増幅装置
WO2009125555A1 (ja) 高周波増幅器
CN101764580A (zh) 用于差分功率放大器的自适应偏置电路的系统和方法
US7554396B2 (en) Power amplifier circuit for peak envelope modulation of high frequency signal
CN102265504A (zh) 功率放大装置
US8754712B2 (en) System and method for a cascoded amplifier
US9602070B2 (en) Power amplifying device
CN103201951B (zh) 偏置控制电路
WO2019236009A1 (en) Supply modulator, power amplifier having the same, method for controlling the same, and method for controlling the power amplifier
JP2010206545A (ja) 高効率増幅器および増幅方法
EP2602932A1 (en) Power modulator, and method for controlling same
US6888409B1 (en) High efficiency RF power amplifier
CN107147365B (zh) 一种Class-E功率放大器
KR101636408B1 (ko) 전력 증폭기의 효율 개선 장치 및 방법
JP2010219944A (ja) 高周波電力増幅器、および電力増幅方法
JP5389567B2 (ja) 高周波増幅器および高効率化方法
US7019588B2 (en) Method to dynamically control the quiescent current of an operational amplifier arrangement and operational amplifier arrangement performing this method
JP2012023489A (ja) 変調電源
JP2013110487A (ja) 電力増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant