KR101394889B1

KR101394889B1 - Liquid crystal display

Info

Publication number: KR101394889B1
Application number: KR1020130011377A
Authority: KR
Inventors: 안순일
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-01-31
Filing date: 2013-01-31
Publication date: 2014-05-13
Also published as: KR20130025930A

Abstract

개구율이 높이면서 텍스쳐, 빛샘 또는 순간 잔상을 방지할 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는, 제1 절연 기판과, 제1 절연 기판 위에 형성된 게이트선과, 게이트선과 절연되어 교차하는 데이터선과, 게이트선과 데이터선에 연결되어 화소마다 형성된 박막 트랜지스터와, 박막 트랜지스터에 연결된 제1 부화소 전극과, 소정의 간극에 의해 분리된 제1 부화소 전극과 결합 전극에 의해 용량성으로 결합하는 제2 부화소 전극을 포함한다. 여기서, 박막 트랜지스터와 결합 전극을 연결하는 결합 전극 연결부는 화소의 가장자리를 따라 데이터선과 인접한 영역에서 간극과 교차한다.There is provided a liquid crystal display device capable of preventing a texture, light leakage or instantaneous afterimage while increasing the aperture ratio. The liquid crystal display device includes a first insulating substrate, a gate line formed on the first insulating substrate, a data line insulated from and intersected with the gate line, a thin film transistor connected to the gate line and the data line and formed for each pixel, Pixel electrode, and a second sub-pixel electrode capacitively coupled by the coupling sub-pixel electrode and the first sub-pixel electrode separated by a predetermined gap. Here, the coupling electrode connection portion connecting the thin film transistor and the coupling electrode crosses the gap in the region adjacent to the data line along the edge of the pixel.

Description

[0001] Liquid crystal display [0002]

본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 액정 표시 장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly to a vertically aligned liquid crystal display device that divides a pixel into a plurality of domains in order to obtain a wide viewing angle.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.2. Description of the Related Art [0002] A liquid crystal display device is one of the most widely used flat panel display devices, and is composed of two display panels having field generating electrodes such as a pixel electrode and a common electrode, and a liquid crystal layer interposed therebetween, To generate an electric field in the liquid crystal layer, thereby determining the orientation of the liquid crystal molecules in the liquid crystal layer and controlling the polarization of the incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.Among them, the vertical alignment mode liquid crystal display device in which the long axes of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels in the state where no electric field is applied, has been spotlighted because it has a large contrast ratio and can realize a wide reference viewing angle. Herein, the reference viewing angle means a viewing angle with a contrast ratio of 1:10 or a luminance reversal limit angle between gradations.

수직 배향 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 화소 전극에 절개부를 형성하는 방법과 화소 전극 위에 돌기를 형성하는 방법 등이 있다. 이와 같이 절개부 또는 돌기를 이용하여 하나의 화소를 다수의 도메인으로 분할한 후 절개부 또는 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.As a means for realizing a wide viewing angle in a vertically aligned liquid crystal display device, there are a method of forming a cut portion on the pixel electrode and a method of forming a projection on the pixel electrode. Since a single pixel can be divided into a plurality of domains by using a cutout or a protrusion and the direction in which the liquid crystal molecules are inclined by the cutout or the projection can be determined as described above, by using them to disperse the oblique direction of the liquid crystal molecules in various directions The reference viewing angle can be widened.

또한, 이러한 도메인을 그룹화하여 각 도메인 그룹마다 서로 다른 데이터 전압을 인가하는 도메인 분할 방식의 액정 표시 장치가 개발되었다. 특히, 하나의 화소를 두 개 이상의 도메인 그룹으로 분할하여 각 도메인 그룹 간에 결합 전극의 커플링(coupling)을 사용하여 서로 다른 데이터 전압을 인가하는 액정 표시 장치가 개발되었다. In addition, a domain division type liquid crystal display device has been developed in which such domains are grouped and different data voltages are applied to each of the domain groups. In particular, a liquid crystal display device has been developed in which one pixel is divided into two or more domain groups, and different data voltages are applied using coupling electrodes of the coupling electrodes between the respective domain groups.

이러한 종래 기술에 의한 액정 표시 장치의 경우, 도메인을 분할하는 간극과, 드레인 전극을 연결하는 결합 전극 연결부가 교차하는 부분에서 서로 다른 측방향 전계에 영향을 받아 액정 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 된다. 특히, 노말리 블랙(normally black) 모드에서 블랙에서 화이트로 화면이 바뀔 때, 상기 교차 부분에서 순간적으로 블랙으로 잔상(이하, 순간 잔상)이 남는 문제가 발생한다. In the conventional liquid crystal display device, the liquid crystal alignment is disturbed due to the influence of different lateral electric fields at the intersection of the gap for dividing the domain and the coupling electrode connection portion for connecting the drain electrode, Light leakage occurs. Particularly, when the screen is changed from black to white in the normally black mode, there is a problem that a residual image (hereinafter referred to as instantaneous afterimage) is left momentarily in black at the intersection portion.

본 발명이 이루고자 하는 기술적 과제는, 텍스쳐, 빛샘 또는 순간 잔상을 방지할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention provides a liquid crystal display device capable of preventing a texture, a light leakage or an afterimage.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성된 게이트선과, 상기 게이트선과 절연되어 교차하는 데이터선과, 상기 게이트선과 상기 데이터선에 연결되어 화소마다 형성된 박막 트랜지스터와, 상기 박막 트랜지스터에 연결된 제1 부화소 전극과, 소정의 간극에 의해 분리된 상기 제1 부화소 전극과 결합 전극에 의해 용량성으로 결합하는 제2 부화소 전극과, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되어 상기 화소를 구획하는 블랙 매트릭스와, 상기 제2 절연 기판 위에 도메인 분할 수단을 포함하는 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 개재된 액정층을 포함한다. 여기서, 상기 박막 트랜지스터와 상기 결합 전극을 연결하는 결합 전극 연결부는 상기 화소의 가장자리를 따라 상기 데이터선과 인접한 영역에서 상기 간극과 교차하는 것이 바람직하다.According to another aspect of the present invention, there is provided a liquid crystal display device including a first insulating substrate, a gate line formed on the first insulating substrate, a data line insulated from and intersected with the gate line, A first sub-pixel electrode connected to the data line and formed for each pixel, a first sub-pixel electrode connected to the thin film transistor, a second sub-pixel electrode capacitively coupled to the first sub-pixel electrode separated by the predetermined gap, A liquid crystal display device comprising: a pixel electrode; a second insulating substrate facing the first insulating substrate; a black matrix formed on the second insulating substrate to divide the pixel; and a common electrode And a liquid crystal layer interposed between the first insulating substrate and the second insulating substrate. Here, it is preferable that the coupling electrode connection portion connecting the thin film transistor and the coupling electrode cross the gap in the region adjacent to the data line along the edge of the pixel.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성된 게이트선과, 상기 게이트선과 절연되어 교차하는 데이터선과, 상기 게이트선과 상기 데이터선에 연결되어 화소마다 형성된 박막 트랜지스터와, 상기 박막 트랜지스터에 연결된 제1 부화소 전극과, 소정의 간극에 의해 분리된 상기 제1 부화소 전극과 결합 전극에 의해 용량성으로 결합하는 제2 부화소 전극과, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 상에 형성되어 상기 화소를 구획하는 블랙 매트릭스와, 상기 제2 절연 기판 위에 도메인 분할 수단을 포함하는 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 개재된 액정층을 포함한다. 여기서, 상기 박막 트랜지스터와 상기 결합 전극을 연결하는 결합 전극 연결부는 상기 간극과 교차하는 영역에 상기 간극을 따라 사선 방향으로 확장된 확장 패턴을 포함한다.According to another aspect of the present invention, there is provided a liquid crystal display device including a first insulating substrate, a gate line formed on the first insulating substrate, a data line insulated from and intersected with the gate line, A first sub-pixel electrode connected to the data line and formed for each pixel, a first sub-pixel electrode connected to the thin film transistor, a second sub-pixel electrode capacitively coupled to the first sub-pixel electrode separated by the predetermined gap, A liquid crystal display device comprising: a pixel electrode; a second insulating substrate facing the first insulating substrate; a black matrix formed on the second insulating substrate to divide the pixel; and a common electrode And a liquid crystal layer interposed between the first insulating substrate and the second insulating substrate. Here, the coupling electrode connection portion connecting the thin film transistor and the coupling electrode includes an extension pattern extending in the diagonal direction along the gap in the region intersecting the gap.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이다.
도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.
도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.
도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다.
도 5는 도 1a의 A 부분을 확대한 배치도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 7은 도 6의 박막 트랜지스터 표시판를 포함하는 액정 표시 장치의 배치도이다.
도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이다.
도 9은 도 8의 박막 트랜지스터 표시판를 포함하는 액정 표시 장치의 배치도이다.
도 10은 도 8의 B 부분을 확대한 배치도로서 설명의 편의를 위하여 화소 전극과 결합 전극 연결부와의 관계를 나타낸 도면이다.1A is a layout diagram of a thin film transistor panel of a liquid crystal display according to an embodiment of the present invention.
FIG. 1B is a cross-sectional view of the thin film transistor panel of FIG. 1A taken along line I-I-I-B '.
FIG. 1C is a cross-sectional view of the thin film transistor panel of FIG. 1A taken along line I-c-I-c.
2 is a layout diagram of a common electrode panel for a liquid crystal display according to an embodiment of the present invention.
FIG. 3A is a layout diagram of a liquid crystal display including the thin film transistor panel of FIG. 1A and the common electrode panel of FIG. 2. Referring to FIG.
FIG. 3B is a cross-sectional view of the liquid crystal display of FIG. 3A taken along lines IIIb-IIIb '.
4 is a circuit diagram of a liquid crystal display according to an embodiment of the present invention.
FIG. 5 is an enlarged view of a portion A in FIG. 1A.
6 is a layout diagram of a thin film transistor panel of a liquid crystal display according to another embodiment of the present invention.
7 is a layout diagram of a liquid crystal display including the thin film transistor panel of FIG.
8 is a layout diagram of a thin film transistor panel of a liquid crystal display according to another embodiment of the present invention.
9 is a layout diagram of a liquid crystal display device including the thin film transistor panel of FIG.
FIG. 10 is an enlarged view of a portion B in FIG. 8, and shows the relationship between the pixel electrode and the coupling electrode connecting portion for convenience of explanation.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하, 첨부된 도면들을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다. Hereinafter, a liquid crystal display according to an embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 액정 표시 장치는 게이트선과 데이터선에 의해 정의되는 박막 트랜지스터를 구비하는 박막 트랜지스터 표시판과, 박막 트랜지스터 표시판과 대향하며 컬러필터를 구비하는 컬러필터 표시판과, 박막 트랜지스터 표시판과 컬러필터 표시판 사이에 개재되어 액정 분자의 장축이 이들 표시판에 대하여 거의 수직으로 배향되어 있는 액정층을 포함한다.A liquid crystal display device of the present invention includes a thin film transistor display panel having a thin film transistor defined by a gate line and a data line, a color filter display panel facing the thin film transistor display panel and having a color filter, And a liquid crystal layer in which the major axes of the liquid crystal molecules are oriented substantially perpendicular to these display plates.

먼저 도 1a 내지 도 1c를 참조하여 박막 트랜지스터 표시판에 대하여 상세히 설명한다.First, the thin film transistor panel will be described in detail with reference to FIGS. 1A to 1C.

도 1a는 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 1b는 도 1a의 박막 트랜지스터 표시판을 Ⅰb-Ⅰb'선을 따라 절개한 단면도이고, 도 1c는 도 1a의 박막 트랜지스터 표시판을 Ⅰc-Ⅰc'선을 따라 절개한 단면도이다.1B is a cross-sectional view of the thin film transistor panel shown in FIG. 1A taken along the line IB-IB ', FIG. 1C is a cross-sectional view of the thin film transistor panel shown in FIG. 1A, Sectional view of the thin film transistor panel taken along the line I-c '.

절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선(22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.A gate line 22 is formed in the lateral direction on the insulating substrate 10 and a gate electrode 26 in the form of a projection is formed in the gate line 22. [ The end of the gate line 22 is provided with a gate line end 24 for receiving a gate signal from another layer or from the outside and transmitting the gate signal to the gate line 22. The gate line end 24 is connected to an external circuit The width is enlarged. The gate line 22, the gate electrode 26, and the gate line end 24 are referred to as a gate line.

또한, 절연 기판(10) 위에는 유지 전극 배선(28)이 형성되어 있다. 유지 전극 배선(28)은 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있고, 화소 내에는 후술할 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 가장자리를 따라 형성되어 있다. 액정 표시 장치의 개구율을 높이기 위해 유지 전극 배선(28)은 제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 가장자리를 따라 형성되어 있으나, 본 발명은 이에 한정되지 않으며, 제1 부화소 전극(82a) 및 제2 부화소 전극(82b)과 유지 용량을 형성할 수 있는 조건을 만족하는 범위에서 유지 전극 배선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다. On the insulating substrate 10, a sustain electrode wiring 28 is formed. The sustain electrode wiring 28 extends in the lateral direction substantially parallel to the gate line 22 and is formed along the edges of the first sub-pixel electrode 82a and the second sub-pixel electrode 82b . The sustain electrode wirings 28 are formed along the edges of the first sub-pixel electrode 82a and the second sub-pixel electrode 82b in order to increase the aperture ratio of the liquid crystal display device, but the present invention is not limited thereto, The shape and arrangement of the sustain electrode wirings 28 can be modified into various forms within a range that satisfies the conditions for forming the storage capacitors with the sub-pixel electrode 82a and the second sub-pixel electrode 82b.

게이트 배선(22, 24, 26) 및 유지 전극 배선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극 배선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22, 24 and 26 and the sustain electrode wirings 28 are made of a metal of aluminum series such as aluminum (Al) and an aluminum alloy, a series metal such as silver (Ag) and silver alloy, A molybdenum-based metal such as molybdenum (Mo) and a molybdenum alloy, chromium (Cr), titanium (Ti), tantalum (Ta), and the like. Further, the gate wirings 22, 24, and 26 and the sustain electrode wirings 28 may have a multi-film structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having a low resistivity such as an aluminum-based metal, a silver-based metal, a silver-based metal, or the like so as to reduce signal delay and voltage drop of the gate wirings 22, 24, Copper-based metal, and the like. Alternatively, the other conductive film may be made of a material having excellent contact properties with other materials, particularly ITO (indium tin oxide) and IZO (indium zinc oxide), such as molybdenum metal, chromium, titanium, tantalum and the like. A good example of such a combination is a chromium bottom film, an aluminum top film, an aluminum bottom film and a molybdenum top film. However, the present invention is not limited to this, and the gate wirings 22, 24, 26 and the sustain electrode wirings 28 may be made of various metals and conductors.

게이트 배선(22, 24, 26) 및 유지 전극 배선(28) 위에는 게이트 절연막(30)이 형성되어 있다.A gate insulating film 30 is formed on the gate wirings 22, 24, and 26 and the sustain electrode wirings 28.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한, 반도체층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.A semiconductor layer 40 made of hydrogenated amorphous silicon or polycrystalline silicon is formed on the gate insulating film 30. The semiconductor layer 40 may have various shapes such as a island shape, a linear shape, or the like, and may be formed in a island shape on the gate electrode 26, for example, as in this embodiment. When the semiconductor layer 40 is linearly formed, it may have a shape extending below the data line 62 and extending to the top of the gate electrode 26.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 형성되어 있다. 이러한 저항성 접촉층(55, 56)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형 저항성 접촉층(55, 56)의 경우 드레인 전극(66) 및 소스 전극(65) 아래에 위치하고, 선형의 저항성 접촉층의 경우 데이터선(62)의 아래까지 연장되어 형성된다.On the semiconductor layer 40, resistive contact layers 55 and 56 made of a material such as silicide or an n + hydrogenated amorphous silicon doped with an n-type impurity at a high concentration are formed. Such resistive contact layers 55 and 56 may have various shapes such as a island shape and a linear shape. For example, in the case of the island-like resistive contact layers 55 and 56 as in the present embodiment, (65) and extends down to the data line (62) in the case of a linear resistive contact layer.

저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지 형태로 반도체층(40)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하도록 반도체층(40) 상부에 위치한다.A data line 62 and a drain electrode 66 are formed on the ohmic contact layers 55 and 56 and the gate insulating film 30. The data line 62 is elongated and intersects the gate line 22 to define a pixel. A source electrode 65 extending from the data line 62 to the upper portion of the semiconductor layer 40 in a branched form is formed. A data line end 68 is formed at the end of the data line 62 to receive a data signal from another layer or from the outside and transmit the data line 62 to the data line 62. The data line end 68 is connected to an external circuit The width is enlarged. The drain electrode 66 is separated from the source electrode 65 and positioned on the semiconductor layer 40 so as to face the source electrode 65 about the gate electrode 26.

드레인 전극(66)은 반도체층(40) 상부의 막대형 패턴과, 막대형 패턴으로부터 연장되어 넓은 면적을 가지며 접촉 구멍(76)이 위치하는 확장 패턴을 포함한다. 드레인 전극(66)에는 드레인 전극(66)과 같은 층에 같은 물질로 이루어진 결합 전극(69)이 결합 전극 연결부(67)를 통하여 연결되어 있다. 결합 전극(69)은 제2 부화소 전극(82b)과 중첩하여 결합 용량을 이루도록 폭이 확장되어 있다. 그리고, 결합 전극 연결부(67)는 드레인 전극(66)으로부터 데이터선(62)을 따라 연장된 세로 패턴(67a)과, 세로 패턴(67a)으로부터 결합 전극(69)까지 사선 방향으로 연장된 사선 패턴(67b)을 포함한다. 이러한 결합 전극(69)과 결합 전극 연결부(67)의 구조는 텍스쳐, 빛샘 또는 순간 잔상을 방지하기 위한 것으로서, 이에 대해서는 도 5를 참조하여 뒤에 상술한다.The drain electrode 66 includes a rod-shaped pattern on the semiconductor layer 40 and an extended pattern extending from the rod-shaped pattern to have a large area and in which the contact hole 76 is located. The drain electrode 66 is connected to the coupling electrode 69 made of the same material through the coupling electrode connection portion 67 in the same layer as the drain electrode 66. The coupling electrode 69 overlaps the second sub-pixel electrode 82b and is extended in width to form a coupling capacitance. The coupling electrode connection portion 67 includes a vertical pattern 67a extending from the drain electrode 66 along the data line 62 and a slanting pattern 67a extending from the vertical pattern 67a to the coupling electrode 69 in the oblique direction. (67b). The structure of the coupling electrode 69 and the coupling electrode coupling portion 67 is for preventing a texture, a light leakage or a momentary afterimage, which will be described in detail later with reference to FIG.

이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65), 드레인 전극(66), 결합 전극(69) 및 결합 전극 연결부(67)를 데이터 배선이라고 한다.The data line 62, the data line end 68, the source electrode 65, the drain electrode 66, the coupling electrode 69, and the coupling electrode connection portion 67 are referred to as data lines.

데이터 배선(62, 65, 66, 67, 68, 69)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The data lines 62, 65, 66, 67, 68, and 69 are preferably made of a refractory metal such as chromium, molybdenum based metal, tantalum and titanium, and may be formed of a lower film (not shown) Layer structure composed of a resistive material upper film (not shown). Examples of the multilayer structure include a triple layer of a molybdenum film-aluminum film-molybdenum film in addition to the chromium lower film and the aluminum upper film or the aluminum lower film and the molybdenum upper film.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 반도체층(40)과 소스 전극(65) 및 반도체층(40)과 드레인 전극(66) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps with the semiconductor layer 40 at least partially and the drain electrode 66 faces the source electrode 65 about the gate electrode 26 and overlaps with the semiconductor layer 40 at least partially do. The ohmic contact layers 55 and 56 are interposed between the semiconductor layer 40 and the source electrode 65 and between the semiconductor layer 40 and the drain electrode 66 to reduce the contact resistance therebetween.

데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A protective film 70 made of an organic insulating film is formed on the data line 62, the drain electrode 66, and the exposed semiconductor layer 40. Here, the protective layer 70 may be formed of an inorganic material such as silicon nitride or silicon oxide, an organic material having excellent planarization characteristics and photosensitivity, or an a-Si: C: O (silicon oxide) film formed by plasma enhanced chemical vapor deposition (PECVD) , a-Si: O: F, or the like. In addition, the protective layer 70 may have a bilayer structure of a lower inorganic layer and an upper organic layer to protect the exposed semiconductor layer 40 while taking advantage of the excellent characteristics of the organic layer.

보호막(70)에는 드레인 전극(66) 및 데이터선 끝단(68)를 각각 드러내는 접촉 구멍(contact hole)(76, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. The protective film 70 is provided with contact holes 76 and 78 for exposing the drain electrode 66 and the data line end 68. The protective film 70 and the gate insulating film 30 are provided with gate line ends A contact hole 74 that exposes the contact hole 24 is formed.

보호막(70) 위에는 화소의 모양을 따라 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 편광판의 투과축(1)과 대략 45도 또는 -45도를 이루는 소정의 간극(gap)(83)에 의해 분리된 제1 부화소 전극(82a)과 제2 부화소 전극(82b)을 포함한다. 여기서, 간극(83)은 편광판의 투과축(1)과 실질적으로 45도를 이루는 부분과 -45도를 이루는 부분을 포함한다. 여기서, 제2 부화소 전극(82b)은 대략 회전한 V자 형상을 가지며 화소 영역의 가운데에 배치된다. 제1 부화소 전극(82a)은 화소 영역에서 제2 부화소 전극(82b)을 제외한 부분에 형성된다. 여기서, 제1 또는 제2 부화소 전극(82a, 82b)에는 사선 방향으로 다수의 절개부(미도시) 또는 돌출부(미도시)가 형성될 수도 있다. 이러한 절개부 또는 돌출부와 같은 도메인 분할 수단은 화소 전극(82)을 더 많은 도메인으로 분할하는 역할을 한다. On the protective film 70, a pixel electrode 82 is formed along the shape of the pixel. The pixel electrode 82 is divided into a first sub-pixel electrode 82a and a second sub-pixel electrode 82 separated by a predetermined gap 83 which is approximately 45 degrees or -45 degrees with the transmission axis 1 of the polarizer, (82b). Here, the gap 83 includes a portion that forms substantially 45 degrees with the transmission axis 1 of the polarizing plate and a portion that forms -45 degrees. Here, the second sub-pixel electrode 82b has a substantially V-shaped shape and is disposed at the center of the pixel region. The first sub-pixel electrode 82a is formed in the pixel region except for the second sub-pixel electrode 82b. Here, the first or second sub-pixel electrodes 82a and 82b may be formed with a plurality of slits (not shown) or protrusions (not shown) in an oblique direction. The domain dividing means such as the cut-out portion or the protruding portion serves to divide the pixel electrode 82 into more domains.

제1 부화소 전극(82a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되고, 제2 부화소 전극(82b)은 드레인 전극(66)과 직접 연결되지는 않지만 드레인 전극(66)으로부터 연장된 결합 전극 연결부(67)와 결합 전극(69)에 의해 드레인 전극(66)과 커플링된다. The first sub-pixel electrode 82a is electrically connected to the drain electrode 66 through the contact hole 76. The second sub-pixel electrode 82b is not directly connected to the drain electrode 66, And coupled to the drain electrode 66 by a coupling electrode connection 67 and a coupling electrode 69,

또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치를 접합하는 역할을 한다.An auxiliary gate line end 86 and an auxiliary data line end 88 connected to the gate line end 24 and the data line end 68 via the contact holes 74 and 78 are formed on the protective film 70, Respectively. Here, the pixel electrode 82, the auxiliary gate, and the data line ends 86 and 88 are made of a transparent conductor such as ITO or IZO or a reflective conductor such as aluminum. The auxiliary gate line and the data line ends 86 and 88 serve to connect the gate line end 24 and the data line end 68 with the external device.

제1 부화소 전극(82a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가 받는다. 제2 부화소 전극(82b)은 전기적으로 부유 상태에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극 연결부(67) 및 결합 전극(69)과 중첩하여 제1 부화소 전극(82a)과 용량성으로 결합하고 있다.　즉, 제1 부화소 전극(82a)에 인가되는 전압에 의하여 제2 부화소 전극(82b)의 전압이 변동하는 상태에 놓여 있다.　이 때, 제2 부화소 전극(82b)의 전압은 제1 부화소 전극(82a)의 전압에 비하여 절대값이 항상 낮게 된다. 제1 부화소 전극(82a)과 제2 부화소 전극(82b)에 인가되는 전압을 이에 한정되지 않으며, 제2 부화소 전극(82b)에 드레인 전극(66)으로부터 데이터 전압이 인가되고, 제1 부화소 전극(82a)이 제2 부화소 전극(82b)과 용량성으로 결합할 수도 있다.The first sub-pixel electrode 82a is physically and electrically connected to the drain electrode 66 through the contact hole 76 and receives the data voltage from the drain electrode 66. [ The second sub-pixel electrode 82b is electrically floating, but overlaps the coupling electrode connection portion 67 and the coupling electrode 69 connected to the drain electrode 66, It is combined with the castle. That is, the voltage of the second sub-pixel electrode 82b fluctuates due to the voltage applied to the first sub-pixel electrode 82a. In this case, the absolute value of the voltage of the second sub-pixel electrode 82b is always lower than the voltage of the first sub-pixel electrode 82a. The voltage applied to the first sub-pixel electrode 82a and the second sub-pixel electrode 82b is not limited thereto. The data voltage is applied to the second sub-pixel electrode 82b from the drain electrode 66, The sub-pixel electrode 82a may be capacitively coupled to the second sub-pixel electrode 82b.

이와 같이, 하나의 화소 내에서 데이터 전압이 다른 두 부화소 전극(82a, 82b)을 배치하면 두 부화소 전극(82a, 82b)이 서로 보상하여 감마 곡선의 왜곡을 줄임으로써 기준 시야각을 넓힐 수 있다.　제1 부화소 전극(82a)과 제2 부화소 전극(82b)의 결합 관계는 도 4를 참고로 하여 뒤에서 상술한다.If the two sub-pixel electrodes 82a and 82b having different data voltages are arranged in one pixel, the sub-pixel electrodes 82a and 82b compensate each other to reduce the distortion of the gamma curve, thereby widening the reference viewing angle . The coupling relationship between the first sub-pixel electrode 82a and the second sub-pixel electrode 82b will be described later with reference to FIG.

화소 전극(82), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.An alignment film (not shown) capable of aligning the liquid crystal layer can be applied on the pixel electrode 82, the auxiliary gate lines, the data line ends 86 and 88, and the protective film 70.

이하, 도 2 내지 도 3b를 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치용 공통 전극 표시판 및 이를 포함하는 액정 표시 장치에 대하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다. 도 3a는 도 1a의 박막 트랜지스터 표시판과 도 2의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 도 3b는 도 3a의 액정 표시 장치를 Ⅲb-Ⅲb'선을 따라 절개한 단면도이다.Hereinafter, a common electrode panel for a liquid crystal display according to an embodiment of the present invention and a liquid crystal display including the same will be described with reference to FIGS. 2 to 3B. FIG. 2 is a layout diagram of a common electrode panel for a liquid crystal display according to an embodiment of the present invention. FIG. 3A is a layout diagram of a liquid crystal display including the thin film transistor panel of FIG. 1A and the common electrode panel of FIG. 2. Referring to FIG. FIG. 3B is a cross-sectional view of the liquid crystal display of FIG. 3A taken along lines IIIb-IIIb '.

도 2 내지 도 3b를 참조하면, 유리 등의 투명한 절연 물질로 이루어진 절연 기판(96) 위에 빛샘을 방지하기 위한 블랙 매트릭스(94)와 화소에 순차적으로 배열되어 있는 적색, 녹색, 청색의 색필터(98)가 형성되어 있고, 색필터(98) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(92)를 가지는 공통 전극(90)이 형성되어 있다. 여기서, 절개부(92) 하부의 액정 방향을 효과적으로 규율하기 위해 도 2에 도시된 바와 같이 절개부(92)는 소정의 부분에 노치(2)가 형성되는 것이 바람직하다.Referring to FIGS. 2 to 3B, a black matrix 94 for preventing light leakage is formed on an insulating substrate 96 made of a transparent insulating material such as glass, and a red, green, and blue color filters And a common electrode 90 having a cutout 92 is formed on the color filter 98. The common electrode 90 is formed of a transparent conductive material such as ITO (indium tin oxide) or IZO (indium zinc oxide) . Here, as shown in FIG. 2, it is preferable that the notch 2 is formed at a predetermined portion of the cut-out portion 92 in order to effectively dispose the liquid crystal direction under the cut-out portion 92.

공통 전극(90)은 화소 전극(82)과 마주보며, 편광판의 투과축(1)에 대하여 대략 45도 또는 -45도로 경사진 절개부(92)를 가지고 있다. 이러한 절개부(92)의 위치에 돌출부가 형성될 수도 있으며, 절개부(92) 또는 돌출부를 도메인 분할 수단이라고 한다.The common electrode 90 faces the pixel electrode 82 and has a cutout 92 that is inclined at approximately 45 degrees or -45 degrees with respect to the transmission axis 1 of the polarizing plate. A protrusion may be formed at the position of the cutout 92, and the cutout 92 or the protrusion may be referred to as a domain splitting means.

공통 전극(90) 위에는 액정 분자들을 배향하는 배항막(미도시)이 도포될 수 있다.(Not shown) for orienting the liquid crystal molecules can be coated on the common electrode 90. [

도 3a에 도시된 바와 같이, 공통 전극(90)의 절개부(92)는 화소 전극(82)을 분할하는 간극(83)과 교대로 배열될 수 있다.The cutout portion 92 of the common electrode 90 may be alternately arranged with the gap 83 for dividing the pixel electrode 82 as shown in Fig.

도 3b에 도시된 바와 같이, 이와 같은 구조의 박막 트랜지스터 표시판(200)과 공통 전극 표시판(100)을 정렬하여 결합하고 그 사이에 액정층(300)을 형성하여 수직 배향하면 본 발명의 일 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.As shown in FIG. 3B, when the thin film transistor display panel 200 and the common electrode panel 100 having such a structure are aligned and joined together and a liquid crystal layer 300 is formed therebetween and vertically aligned, The basic structure of the liquid crystal display device is achieved.

액정층(300)에 포함되어 있는 액정 분자는 화소 전극(82)과 공통 전극(90) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)은 화소 전극(82)이 색필터(98)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소는 공통 전극(90)의 절개부(92)와 화소 전극(82)의 절개부(84)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(84)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 상하 방향으로 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 다수의 도메인으로 분할된다.The liquid crystal molecules included in the liquid crystal layer 300 are aligned in such a manner that the direction of the liquid crystal molecules of the liquid crystal molecules of the liquid crystal molecules in the liquid crystal molecules of the thin film transistor display panel 100 and the common electrode display panel 200 in a state in which no electric field is applied between the pixel electrode 82 and the common electrode 90 And has a negative dielectric constant anisotropy. The thin film transistor display panel 100 and the common electrode panel 200 are aligned so that the pixel electrodes 82 overlap the color filters 98 accurately. The pixel is divided into a plurality of domains by the cutout portion 92 of the common electrode 90 and the cutout portion 84 of the pixel electrode 82. [ At this time, the pixel is divided into right and left by the cutout 84, but the alignment directions of the liquid crystal are different from each other in the vertical direction with the bent portion of the pixel as a center, and are divided into domains in the vertical direction. That is, the pixel is divided into a plurality of domains according to the direction in which the main direction of the liquid crystal molecules included in the liquid crystal layer is arranged when the electric field is applied.

액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다.The liquid crystal display device is formed by arranging elements such as a polarizing plate, a backlight, and a compensating plate on the basic structure.

이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축(1)은 게이트선(22)에 대하여 나란하고 나머지 하나는 이에 수직을 이루도록 배치한다.At this time, one polarizing plate (not shown) is disposed on each side of the basic structure, and the transmission axis 1 thereof is arranged parallel to the gate line 22 and the other polarizing plate is arranged perpendicular thereto.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인을 분할하는 간극(83) 또는 절개부(92)에 대하여 수직을 이루는 방향으로 기울어지게 된다. 따라서, 각 도메인의 액정은 편광판의 투과축(1)에 대하여 대략 45도 또는 -45도로 기울어진다. 이러한 간극(83) 또는 절개부(92) 사이에서 형성되는 측방향 전계(lateral field)가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed with the structure as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain tilts in a direction perpendicular to the gap 83 or the cutout 92 dividing the domain. Therefore, the liquid crystal of each domain is inclined at about 45 degrees or -45 degrees with respect to the transmission axis 1 of the polarizing plate. A lateral field formed between the gap 83 or the cut-out portion 92 helps the liquid crystal alignment of each domain.

한편, 이러한 구조의 액정 표시 장치에서 제1 부화소 전극(82a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 부화소 전극(82b)은 드레인 전극 확장부(67)와의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 부화소 전극(82b)의 전압은 제1 부화소 전극(82a)의 전압에 비하여 절대값이 항상 낮게 된다.　이와 같이, 하나의 화소 내에 전압이 다른 두 부화소 전극(82a, 82b)을 배치하면 두 부화소 전극(82a, 82b)이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.In the liquid crystal display of this structure, the first sub-pixel electrode 82a receives the image signal voltage through the thin film transistor, while the second sub-pixel electrode 82b receives the capacitive coupling with the drain electrode extension 67 The absolute value of the voltage of the second sub-pixel electrode 82b is always lower than the voltage of the first sub-pixel electrode 82a. In this manner, if the two sub-pixel electrodes 82a and 82b having different voltages are arranged in one pixel, the two sub-pixel electrodes 82a and 82b can compensate each other to reduce the distortion of the gamma curve.

그러면 제1 부화소 전극(82a)의 전압이 제2 부화소 전극(82b)의 전압보다 낮게 유지되는 이유를 도 4를 참고로 하여 설명한다. 도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 회로도이다. The reason why the voltage of the first sub-pixel electrode 82a is kept lower than the voltage of the second sub-pixel electrode 82b will now be described with reference to FIG. 4 is a circuit diagram of a liquid crystal display according to an embodiment of the present invention.

도 3a 및 도 4에서 Clca는 제1 부화소 전극(82a)과 공통 전극(90) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 부화소 전극(82a)과 유지 전극 배선(28) 사이에서 형성되는 유지 용량을 나타낸다.　Clcb는 제2 부화소 전극(82b)과 공통 전극(90) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 부화소 전극(82a)과 제2 부화소 전극(82b) 사이, 즉 제2 부화소 전극(82b)과 결합 전극(69)의 커플링에 의해 형성되는 결합 용량을 나타낸다. 3A and 4B, Clca denotes a liquid crystal capacitance formed between the first sub-pixel electrode 82a and the common electrode 90, Cst denotes a liquid crystal capacitance formed between the first sub-pixel electrode 82a and the sustain electrode wiring 28 And indicates the formed storage capacity. And Ccp denotes a liquid crystal capacitance formed between the first sub-pixel electrode 82a and the second sub-pixel electrode 82b, that is, the second sub- And a coupling capacitance formed by the coupling of the pixel electrode 82b and the coupling electrode 69. [

도 4를 참조하면, 각 화소의 박막 트랜지스터(Q)는 게이트선(G)(22)에 연결되는 제어 단자(또는 게이트 전극(26)), 데이터선(D)(62)에 연결되는 입력 단자(또는 소스 전극(65)), 그리고 액정 축전기(Clca, Clcb) 및 유지 축전기(Cst)에 연결되는 출력 단자(또는 드레인 전극(66))을 가지는 삼단자 소자이다.4, the thin film transistor Q of each pixel includes a control terminal (or a gate electrode 26) connected to the gate line G 22, an input terminal connected to the data line D 62, (Or source electrode 65), and an output terminal (or drain electrode 66) connected to the liquid crystal capacitors Clca and Clcb and the storage capacitor Cst.

공통 전극(90)의 전압에 대한 제1 부화소 전극(82a)의 전압을 Va라 하고, 제2 부화소 전극(82b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여, Assuming that the voltage of the first sub-pixel electrode 82a is Va and the voltage of the second sub-pixel electrode 82b is Vb with respect to the voltage of the common electrode 90,

Vb=Va×[Ccp/(Ccp+Clcb)] Vb = Va 占 [Ccp / (Ccp + Clcb)]

이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.　그리고 Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다.　Ccp의 조절은 제2 부화소 전극(82b)과 결합 전극(69)의 중첩 면적 또는 거리를 조정함으로써 가능하다.　이와 같이 결합 전극(69)의 배치는 다양하게 변형될 수 있다.　 And Ccp / (Ccp + Clcb) is always smaller than 1, so that Vb is always smaller than Va. And the ratio of Vb to Va can be adjusted by adjusting Ccp. Ccp can be adjusted by adjusting the overlapping area or the distance between the second sub-pixel electrode 82b and the coupling electrode 69. [ Thus, the arrangement of the coupling electrodes 69 can be variously modified.

이하 도 3a 및 도 5를 참조하여 본 발명의 일 실시예에 의한 액정 표시 장치에서 텍스쳐, 빛샘 또는 순간 잔상이 방지되는 작용에 대하여 자세히 설명한다. 도 5는 도 1a의 A 부분을 확대한 배치도로서, 설명의 편의를 위하여 화소 전극과 결합 전극 연결부와의 관계를 나타낸 도면이다.Hereinafter, the operation of preventing the texture, the light leakage or the afterimage in the liquid crystal display according to the embodiment of the present invention will be described in detail with reference to FIGS. 3A and 5. FIG. FIG. 5 is an enlarged view of a portion A in FIG. 1A, illustrating the relationship between a pixel electrode and a coupling electrode connection portion for convenience of explanation.

앞서 설명한 바와 같이, 드레인 전극과 결합 전극은 결합 전극 연결부를 통하여 연결되어 있고, 화소 전극은 편광판의 투과축과 대략 45도 또는 -45도를 이루는 소정의 간극(83)에 의해 분리된 제1 부화소 전극(82a)과 제2 부화소 전극(82b)을 포함한다. 수직 배향 액정 표시 장치의 노말리 블랙 모드(normally black mode)에서 화면이 블랙에서 화이트로 바뀌는 경우, 드레인 전극과 연결된 제1 부화소 전극(82a)에 데이터 전압(V1)이 인가된다. 데이터 전압(V1)은 드레인 전극과 연결된 결합 전극 연결부(67)를 통해 결합 전극까지 전달된다. 그리고, 결합 전극과 제2 부화소 전극(82b)와 용량성 결합에 의해 제2 부화소 전극(82b)에 데이터 전압(V1)보다 작은 절대값을 가지는 데이터 전압(V2)가 전달된다. As described above, the drain electrode and the coupling electrode are connected to each other through the coupling electrode connection portion. The pixel electrode is divided into a first portion separated by a predetermined gap 83, which is approximately 45 degrees or -45 degrees to the transmission axis of the polarizer, And includes a pixel electrode 82a and a second sub-pixel electrode 82b. When the screen changes from black to white in the normally black mode of the vertical alignment liquid crystal display device, the data voltage V1 is applied to the first sub-pixel electrode 82a connected to the drain electrode. The data voltage V1 is transferred to the coupling electrode through the coupling electrode connection part 67 connected to the drain electrode. The data voltage V2 having an absolute value smaller than the data voltage V1 is transferred to the second sub-pixel electrode 82b by capacitive coupling with the coupling electrode and the second sub-pixel electrode 82b.

도 5에 도시된 바와 같이, 제1 부화소 전극(82a)과 결합 전극 연결부(67)는 상대적으로 높은 데이터 전압(V1)이 인가되고, 제2 부화소 전극(82b)에는 상대적으로 낮은 데이터 전압(V2)가 인가된다. 제1 부화소 전극(82a) 상에 위치하는 액정의 경우 제1 부화소 전극(82a)과 결합 전극 연결부(67)에 동일한 전압이 인가되므로 액정 배향에 문제가 발생하지 않는다. 다만, 제2 부화소 전극(82b) 상에 위치하는 액정의 경우 제2 부화소 전극(82b)과 결합 전극 연결부(67)에 서로 다른 전압이 인가되므로 액정 배향이 흐트러지게 된다. 즉, 간극(83)에 인접한 제2 부화소 전극(82b) 상의 주변 영역(②)에 위치하는 액정은 간극(83)에 대하여 수직을 이루는 방향(사선 방향)으로 기울어지게 된다. 그러나 제2 부화소 전극(82b)과 비교하여 결합 전극 연결부(67)에 상대적으로 높은 데이터 전압(V1)이 인가되므로, 결합 전극 연결부(67)의 주변 영역(①)에 위치하는 액정은 결합 전극 연결부(67)에 대하여 수직을 이루는 방향(가로 방향)으로 순간적으로 기울어지게 되고, 차츰 주위의 다른 액정과 마찬가지로 사선 방향으로 기울어지게 된다. 따라서 화면이 블랙에서 화이트로 바뀌는 경우, 간극(83)과 결합 전극 연결부(67)의 교차 영역에서 순간적으로 블랙의 잔상(순간 잔상)이 남거나, 텍스쳐 또는 빛샘이 발생할 수 있다.5, a relatively high data voltage V1 is applied to the first sub-pixel electrode 82a and the coupling electrode connection portion 67, and a relatively low data voltage V1 is applied to the second sub-pixel electrode 82b. (V2) is applied. In the case of liquid crystal located on the first sub-pixel electrode 82a, since the same voltage is applied to the first sub-pixel electrode 82a and the coupling electrode connection portion 67, no problem occurs in the liquid crystal alignment. However, in the case of liquid crystal located on the second sub-pixel electrode 82b, different voltages are applied to the second sub-pixel electrode 82b and the coupling electrode connection portion 67, so that the liquid crystal alignment is disturbed. That is, the liquid crystal located in the peripheral region (2) on the second sub-pixel electrode 82b adjacent to the gap 83 is inclined in a direction (oblique direction) perpendicular to the gap 83. [ However, since the relatively high data voltage V1 is applied to the coupling electrode connection portion 67 as compared with the second sub-pixel electrode 82b, the liquid crystal located in the peripheral region (1) of the coupling electrode coupling portion 67, (Transverse direction) perpendicular to the connecting portion 67, and gradually becomes inclined in a diagonal direction like other liquid crystals in the surroundings. Therefore, when the screen is changed from black to white, a residual image (momentary afterimage) of black may instantaneously remain in the intersection region of the gap 83 and the coupling electrode connection portion 67, or a texture or light leakage may occur.

이러한 순간 잔상, 텍스쳐 또는 빛샘을 해결하기 위해 도 3a에 도시된 바와 같이, 본 발명의 결합 전극 연결부(67)는 드레인 전극(66)으로부터 데이터선(62)과 인접하여 데이터선(62)을 따라 연장된 세로 패턴(67a)과, 세로 패턴(67a)으로부터 결합 전극(69)까지 공통 전극(90)의 절개부(92)와 중첩하여 사선 방향으로 연장된 사선 패턴(67b)을 포함한다. 이와 같이 결합 전극 연결부(67), 특히 세로 패턴(67a)과 간극(83)의 교차 영역이 휘도 기여도가 낮은 화소 가장자리에 배치됨으로써 액정 표시 장치의 표시 특성이 향상시 될 수 있다. 3A, the coupling electrode connection portion 67 of the present invention is disposed adjacent to the data line 62 from the drain electrode 66 along the data line 62. In this case, And an oblique line pattern 67b extending in an oblique direction so as to overlap the cutout portion 92 of the common electrode 90 from the vertical pattern 67a to the coupling electrode 69. [ In this way, the intersection region of the coupling electrode connection portion 67, particularly the vertical pattern 67a and the gap 83, is disposed at the edge of the pixel with low luminance contribution, so that the display characteristic of the liquid crystal display device can be improved.

또한 도 3a에 도시된 바와 같이 세로 패턴(67a)과 간극(83)의 교차 영역과 공통 전극(90)의 절개부(92)를 중첩시킴으로써 텍스쳐가 발생하는 영역을 감소시킬 수 있다.The area where the texture is generated can be reduced by overlapping the intersection region of the vertical pattern 67a and the gap 83 and the cutout 92 of the common electrode 90 as shown in Fig.

더욱이, 세로 패턴(67a)과 간극(83)의 교차 영역 상에 블랙 매트릭스(94)가 형성되어 순간 잔상이나 빛샘이 시인되는 것을 방지할 수 있다.Further, the black matrix 94 is formed on the intersecting region of the vertical pattern 67a and the gap 83 to prevent instantaneous afterglow and light leakage.

그리고, 결합 전극 연결부(67)의 사선 패턴(67b)을 공통 전극(90)의 절개부(92)와 중첩하여 사선 방향으로 배치함으로써, 개구율을 높일 수 있다.The aperture ratio can be increased by disposing the oblique pattern 67b of the coupling electrode connecting portion 67 in the diagonal direction by overlapping the cutout portion 92 of the common electrode 90. [

이하, 도 6 및 도 7을 참조하여 본 발명의 다른 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to another embodiment of the present invention will be described in detail with reference to FIGS. 6 and 7. FIG.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 7은 도 6의 박막 트랜지스터 표시판를 포함하는 액정 표시 장치의 배치도이다. 설명의 편의상, 도 1a 내지 도 5에서 설명한 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 6 및 도 7에 나타낸 바와 같이, 이전 실시예의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. FIG. 6 is a layout diagram of a thin film transistor panel of a liquid crystal display according to another embodiment of the present invention, and FIG. 7 is a layout diagram of a liquid crystal display including the thin film transistor panel of FIG. For convenience of explanation, members having the same functions as the members shown in the drawings of the embodiments described in Figs. 1A to 5 are denoted by the same reference numerals, and a description thereof will be omitted. As shown in Figs. 6 and 7, the liquid crystal display device of this embodiment has basically the same structure as the liquid crystal display device of the previous embodiment except for the following.

즉, 도 6 및 도 7에 도시된 바와 같이, 본 발명의 결합 전극 연결부(567)는 드레인 전극(66)으로부터 공통 전극(90)의 절개부(92)와 중첩하여 사선 방향으로 연장된 사선 패턴(567a)과, 사선 패턴(567a)으로부터 결합 전극(69)까지 데이터선(62)과 인접하여 데이터선(62)을 따라 연장된 세로 패턴(567a)을 포함한다. 이와 같이 결합 전극 연결부(567), 특히 세로 패턴(567b)과 간극(83)의 교차 영역이 휘도 기여도가 낮은 화소 가장자리에 배치됨으로써 액정 표시 장치의 표시 특성이 향상시될 수 있다.6 and 7, the coupling electrode connection portion 567 of the present invention includes a slant line pattern extending from the drain electrode 66 to the slit portion 92 of the common electrode 90 and extending in the oblique direction, And a vertical pattern 567a extending along the data line 62 from the oblique line pattern 567a to the coupling electrode 69 and adjacent to the data line 62. [ In this manner, the intersection area of the coupling electrode connection part 567, particularly the vertical pattern 567b and the gap 83, is disposed at the edge of the pixel with low luminance contribution, so that the display characteristics of the liquid crystal display device can be improved.

또한 도 7에 도시된 바와 같이, 세로 패턴(567b)과 간극(83)의 교차 영역 상에 블랙 매트릭스(94)가 형성되어 순간 잔상이나 빛샘이 시인되는 것을 방지할 수 있다.7, the black matrix 94 is formed on the intersection area of the vertical pattern 567b and the gap 83 to prevent instantaneous afterglow or light leakage.

그리고, 결합 전극 연결부(567)의 사선 패턴(567a)을 공통 전극(90)의 절개부(92)와 중첩하여 사선 방향으로 배치함으로써, 개구율을 높일 수 있다.The aperture ratio can be increased by disposing the oblique line pattern 567a of the coupling electrode connecting portion 567 in the diagonal direction overlapping the cutout portion 92 of the common electrode 90. [

이하, 도 8 내지 도 10을 참조하여 본 발명의 또 다른 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to another embodiment of the present invention will be described in detail with reference to FIGS. 8 to 10. FIG.

도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 배치도이고, 도 9은 도 8의 박막 트랜지스터 표시판를 포함하는 액정 표시 장치의 배치도이고, 도 10은 도 8의 B 부분을 확대한 배치도로서 설명의 편의를 위하여 화소 전극과 결합 전극 연결부와의 관계를 나타낸 도면이다. 설명의 편의상, 도 1a 내지 도 5에서 설명한 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 8 및 도 10에 나타낸 바와 같이, 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. 8 is a layout diagram of a thin film transistor panel of a liquid crystal display according to another embodiment of the present invention, FIG. 9 is a layout diagram of a liquid crystal display including the thin film transistor panel of FIG. 8, and FIG. And is a diagram showing the relationship between the pixel electrode and the coupling electrode connection portion for convenience of explanation. For convenience of explanation, members having the same functions as the members shown in the drawings of the embodiments described in Figs. 1A to 5 are denoted by the same reference numerals, and a description thereof will be omitted. As shown in Figs. 8 and 10, the liquid crystal display device of this embodiment has basically the same structure except for the following.

즉, 도 8 및 도 9에 도시된 바와 같이, 본 발명의 결합 전극 연결부(767)는 드레인 전극(66)으로부터 결합 전극(69)까지 세로 방향으로 연장된 세로 패턴(767a)과, 세로 패턴(767a)과 간극(83)의 교차 영역에서 세로 패턴(767a)으로부터 간극(83)을 따라 사선 방향으로 확장된 확장 패턴(767b)를 포함한다. 결합 전극 연결부(767)가 화소의 가운데 영역에서 간극(83)과 중첩하더라도 결합 전극 연결부(767)의 세로 패턴(767b)과 간극(83)의 교차 영역에 확장 패턴(767b)이 형성됨으로써 텍스쳐, 빛샘 또는 순간 잔상이 발생하는 것을 방지할 수 있다. 8 and 9, the coupling electrode connection portion 767 of the present invention includes a vertical pattern 767a extending in the vertical direction from the drain electrode 66 to the coupling electrode 69, And extended patterns 767b extending in the diagonal direction along the gap 83 from the vertical pattern 767a in the intersection region of the gap 837a and the gap 83. [ Even if the coupling electrode connection portion 767 overlaps the gap 83 in the middle region of the pixel, the extended pattern 767b is formed in the intersection region of the vertical pattern 767b and the gap 83 of the coupling electrode connection portion 767, Light leakage or instantaneous afterimage can be prevented from occurring.

이를 구체적으로 설명하면, 도 10에 도시된 바와 같이 우선 간극(83)에 인접한 제2 부화소 전극(82b) 상의 주변 영역(③, ④)에 위치하는 액정은 간극(83)에 대하여 수직을 이루는 방향(사선 방향)으로 기울어지게 된다. 그리고, 세로 패턴(767a)과 간극(83)이 교차하는 영역의 주변 영역(⑤, ⑥)에 위치하는 액정은 제2 부화소 전극(82b)과 확장 패턴(767b)에 의한 강한 측방향 전계에 의해 사선 방향으로 기울어지게 된다.10, the liquid crystal located in the peripheral region (3, 4) on the second sub-pixel electrode 82b adjacent to the gap 83 is aligned with the gap 83 perpendicular to the gap 83 (Oblique direction). The liquid crystal located in the peripheral regions (5) and (6) of the region where the vertical pattern 767a and the gap 83 intersect is located in the strong lateral electric field by the second sub-pixel electrode 82b and the extended pattern 767b And is inclined in an oblique direction.

그리고, 결합 전극 연결부(767)의 확장 패턴(767b)을 간극(83)과 중첩하여 사선 방향으로 배치함으로써, 개구율을 높일 수 있다.The aperture ratio can be increased by disposing the extension pattern 767b of the coupling electrode connection portion 767 in an oblique direction overlapping the gap 83. [

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, You will understand. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

10: 절연 기판 22: 게이트선
24: 게이트선 끝단 26: 게이트 전극
27: 커플링 전극 28: 유지 전극 배선
40: 반도체층 55, 56: 저항성 접촉층
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 결합 전극 연결부
67a: 세로 패턴 67b: 사선 패턴
68: 데이터선 끝단 74, 76, 78: 접촉 구멍
82: 화소 전극 82a: 제1 부화소 전극
82b: 제2 부화소 전극 83: 간극
86: 보조 게이트선 끝단 88: 보조 데이터선 끝단
90: 공통 전극 92: 절개부
94: 블랙 매트릭스 96: 절연 기판
98: 색필터 100: 박막 트랜지스터 표시판
200: 공통 전극 표시판 300: 액정층
567: 결합 전극 연결부 567a: 사선 패턴
567b: 세로 패턴 767: 결합 전극 연결부
767a: 세로 패턴 767b: 확장 패턴10: insulating substrate 22: gate line
24: gate line end 26: gate electrode
27: coupling electrode 28: sustain electrode wiring
40: semiconductor layer 55, 56: resistive contact layer
62: Data line 65: Source electrode
66: drain electrode 67: coupling electrode connection part
67a: vertical pattern 67b: oblique line pattern
68: data line end 74, 76, 78: contact hole
82: pixel electrode 82a: first sub-pixel electrode
82b: second sub-pixel electrode 83: clearance
86: Auxiliary gate line end 88: Auxiliary data line end
90: common electrode 92:
94: black matrix 96: insulating substrate
98: Color filter 100: Thin film transistor display panel
200: common electrode panel 300: liquid crystal layer
567: coupling electrode connection portion 567a: diagonal pattern
567b: vertical pattern 767: coupling electrode connection
767a: Vertical pattern 767b: Extended pattern

Claims

A first insulating substrate;
A gate line formed on the first insulating substrate;
A gate insulating film disposed on the gate line;
A data line disposed on the gate insulating film and insulated from and intersected with the gate line;
A thin film transistor connected to the gate line and the data line and formed for each pixel;
A first sub-pixel electrode connected to the thin film transistor;
A second sub-pixel electrode capacitively coupled to the first sub-pixel electrode separated by the predetermined gap by the coupling electrode; / RTI >
The coupling electrode connection portion connecting the thin film transistor and the coupling electrode includes an extension pattern extending in an oblique direction along the gap in an area intersecting the gap,
Wherein the coupling electrode, the coupling electrode connection portion, and the extension pattern are located on the gate insulating film.

The method according to claim 1,
Wherein the coupling electrode connection portion includes a vertical pattern extending in the vertical direction from the thin film transistor to the coupling electrode and an extension pattern extending in the diagonal direction along the gap from the vertical pattern in the crossing region of the vertical pattern and the gap Liquid crystal display device.

The method according to claim 1,
A second insulating substrate facing the first insulating substrate;
A black matrix formed on the second insulating substrate and partitioning the pixels;
A common electrode including a domain dividing means on the second insulating substrate; And
A liquid crystal layer interposed between the first insulating substrate and the second insulating substrate;
The liquid crystal display device further comprising:

The method of claim 3,
Further comprising a pair of polarizers formed on the first insulating substrate and the second insulating substrate,
And the gap includes a portion substantially at -45 degrees from a portion at substantially 45 degrees with the transmission axis of the polarizer.

5. The method of claim 4,
And the coupling electrode connection portion overlaps the gap in the center region of the pixel.

The method of claim 3,
Further comprising a pair of polarizers formed on the first insulating substrate and the second insulating substrate,
Wherein the domain dividing means has a transmission axis of the polarizing plate substantially 45 degrees or -45 degrees.

The method of claim 3,
Wherein the notch is formed in a predetermined portion of the domain dividing means.

The method according to claim 1,
And the second sub-pixel electrode is a floating electrode.

delete