KR20060116580A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20060116580A
KR20060116580A KR1020050039052A KR20050039052A KR20060116580A KR 20060116580 A KR20060116580 A KR 20060116580A KR 1020050039052 A KR1020050039052 A KR 1020050039052A KR 20050039052 A KR20050039052 A KR 20050039052A KR 20060116580 A KR20060116580 A KR 20060116580A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel
data line
pixel electrode
electrode
Prior art date
Application number
KR1020050039052A
Other languages
Korean (ko)
Inventor
창학선
도희욱
이창훈
김현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050039052A priority Critical patent/KR20060116580A/en
Publication of KR20060116580A publication Critical patent/KR20060116580A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Abstract

An LCD is provided to uniformly incline liquid crystal molecules, which are disposed above a thin film transistor substrate, thereby realizing excellent visibility, by forming serrated fine patterns on one side of a pixel electrode. A gate line(22) is extended in a first direction on a first insulating substrate. A data line(62) is extended across the gate line, and has a bending portion and an extension portion extended in a second direction. A pixel electrode(82) is formed in a pixel region defined by crossing of the gate line and the data line. Serrated fine patterns are formed on one side of the pixel electrode along the data line. A thin film transistor is electrically connected to the gate line, the data line, and the pixel electrode. A second insulating substrate is disposed to face the first insulating substrate. A common electrode is formed on the second insulating substrate. A liquid crystal layer is interposed between the first insulating substrate and the second insulating substrate.

Description

액정 표시 장치{Liquid crystal display}Liquid crystal display

도 1a은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.1A is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 1b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.1B is a layout view of a common electrode display panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 1c 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.FIG. 1C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode display panel of FIG. 1B.

도 2a는 도 1a의 Ⅱa-Ⅱa'선에 대한 단면도이다.FIG. 2A is a cross-sectional view taken along line IIa-IIa 'of FIG. 1A.

도 2b는 도 1a의 Ⅱb-Ⅱb'선 및 Ⅱb'-Ⅱb''선에 대한 단면도이다.FIG. 2B is a cross-sectional view taken along lines IIb-IIb 'and IIb'-IIb' of FIG. 1A.

도 2c는 도 1c의 Ⅱc-Ⅱc'선에 대한 단면도이다.FIG. 2C is a cross-sectional view taken along line IIc-IIc ′ of FIG. 1C.

도 2d는 도 1c의 A 부분에 대한 개략적인 사시도이다.FIG. 2D is a schematic perspective view of part A of FIG. 1C.

도 3a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.3A is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 3b는 도 3a의 액정 표시 장치의 Ⅲb-Ⅲb'선에 대한 단면도이다.3B is a cross-sectional view taken along line IIIb-IIIb ′ of the liquid crystal display of FIG. 3A.

도 4a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.4A is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 4b는 본 발명의 제3 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이다.4B is a layout view of a common electrode display panel of the liquid crystal display according to the third exemplary embodiment of the present invention.

도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.4C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 4A and the common electrode panel of FIG. 4B.

도 4d는 도 4c의 액정 표시 장치의 Ⅳd-Ⅳd'선에 대한 단면도이다. 4D is a cross-sectional view taken along line IVd-IVd 'of the liquid crystal display of FIG. 4C.

도 4e는 본 발명의 제3 실시예에 의한 액정 표시 장치의 회로도이다.4E is a circuit diagram of a liquid crystal display according to a third embodiment of the present invention.

도 5a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.5A is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 5b는 본 발명의 제4 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이다.5B is a layout view of a common electrode panel of the liquid crystal display according to the fourth exemplary embodiment of the present invention.

도 5c는 도 5a의 박막 트랜지스터 표시판과 도 5b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.FIG. 5C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 5A and the common electrode panel of FIG. 5B.

도 5d는 도 5c의 액정 표시 장치의 Ⅴd-Ⅴd'선에 대한 단면도이다.FIG. 5D is a cross-sectional view taken along line Vd-Vd ′ of the liquid crystal display of FIG. 5C.

도 5e는 본 발명의 제4 실시예에 의한 액정 표시 장치의 회로도이다.5E is a circuit diagram of a liquid crystal display according to a fourth embodiment of the present invention.

도 6은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이다.6 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다.7 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

도 8은 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이다.8 is a layout view of a liquid crystal display according to a seventh exemplary embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1: 박막 트랜지스터 표시판 2: 컬러 필터 표시판1: thin film transistor display panel 2: color filter display panel

3: 액정층 5: 액정 분자3: liquid crystal layer 5: liquid crystal molecules

22, 22a, 22b: 게이트선 24, 24a, 24b: 게이트선 끝단22, 22a, 22b: gate line 24, 24a, 24b: gate line end

26, 26a, 26b: 게이트 전극 28: 유지 전극선26, 26a, 26b: gate electrode 28: sustain electrode line

29: 유지 전극 40, 40a, 40b: 반도체층29: sustain electrode 40, 40a, 40b: semiconductor layer

62: 데이터선 65, 65a, 65b: 소스 전극62: data lines 65, 65a, 65b: source electrode

66, 66a, 66b: 드레인 전극 68: 데이터선 끝단66, 66a, 66b: drain electrode 68: data line end

74, 74a, 74b, 76, 76a, 76b, 78: 접촉 구멍74, 74a, 74b, 76, 76a, 76b, 78: contact hole

82, 482, 582, 682, 782, 882: 화소 전극82, 482, 582, 682, 782, 882: pixel electrode

83: 절개부 483, 583, 783, 883: 간극83: incision 483, 583, 783, 883: gap

86, 86a, 86b: 보조 게이트선 끝단 88: 보조 데이터선 끝단 86, 86a, 86b: end of auxiliary gate line 88: end of auxiliary data line

120: 블랙 매트릭스 130: 색필터120: black matrix 130: color filter

140: 공통 전극 142, 542, 642: 절개부140: common electrode 142, 542, 642: cutout

본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시 판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel has a high contrast ratio and is easy to implement a wide reference viewing angle. Here, the reference viewing angle refers to a viewing angle having a contrast ratio of 1:10 or a luminance inversion limit angle between gray levels.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 이와 같이 절개부 또는 돌기를 이용하여 하나의 화소를 다수의 도메인으로 분할한 후 절개부 또는 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.Means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display include a method of forming a cutout in the field generating electrode and a method of forming a protrusion on the field generating electrode. As described above, since one pixel is divided into a plurality of domains by using cutouts or protrusions, the direction in which the liquid crystal molecules are tilted by the cutouts or protrusions may be determined. The reference viewing angle can be widened.

이와 같이 광시야각을 얻기 위해 화소 전극을 다수의 도메인으로 분할하는 경우, 하나의 화소를 구성하는 도메인의 수가 증가할수록 개구율이 저하되어 휘도가 감소하게 된다. 반면, 하나의 화소를 구성하는 도메인의 수가 감소할수록 개구율은 높아지지만 전극 간격(도메인의 폭)이 증가하여 액정을 효과적으로 제어하기 어렵게 되므로 액정의 방향성이 불안정하여 텍스쳐(texture)가 발생하여 휘도가 감소하고, 또한 응답 속도가 저하된다.When the pixel electrode is divided into a plurality of domains in order to obtain a wide viewing angle as described above, as the number of domains constituting one pixel increases, the aperture ratio decreases and the luminance decreases. On the other hand, as the number of domains constituting one pixel decreases, the aperture ratio increases, but the electrode spacing (domain width) increases, making it difficult to effectively control the liquid crystal. Therefore, the liquid crystal orientation is unstable, resulting in texture, resulting in reduced luminance. In addition, the response speed is lowered.

본 발명이 이루고자 하는 기술적 과제는, 응답 속도 및 휘도를 동시에 향상시킬 수 있는 액정 표시 장치를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display device capable of simultaneously improving response speed and luminance.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하 게 이해될 수 있을 것이다. The technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선과, 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 상기 데이터선을 따라 적어도 일측에 톱니 모양의 미세 패턴이 형성된 화소 전극과, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 연결된 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a first insulating substrate, a gate line formed on the first insulating substrate and extending in a first direction, and the gate on the first insulating substrate. A data line having an insulated intersection with the line, having a curved portion and a portion extending in the second direction, and formed for each pixel defined by the gate line and the data line crossing each other, and having a sawtooth shape along at least one side along the data line. A pixel electrode having a pattern formed thereon, a thin film transistor connected to the gate line, the data line and the pixel electrode, a second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate, and And a liquid crystal layer injected between the first insulating substrate and the second insulating substrate.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선과, 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 톱니 모양의 미세 패턴이 형성된 제1 화소 전극과, 상기 화소마다 형성되고 상기 제1 화소 전극과 용량성으로 결합하는 제2 화소 전극과, 상기 게이트선 및 상기 데이터선과 연결되고, 상기 제1 및 제2 화소 전극 중 어느 하나와 연결된 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.In addition, the liquid crystal display according to another embodiment of the present invention for achieving the above technical problem, a first insulating substrate, a gate line formed on the first insulating substrate extending in the first direction, and on the first insulating substrate A first pixel formed to insulate and intersect the gate line, the data line having a curved portion and a portion extending in a second direction, and each pixel defined by the gate line and the data line crossing each other, and having a sawtooth-shaped fine pattern formed thereon; A thin film transistor connected to one of the first and second pixel electrodes, a second pixel electrode formed in each of the pixels and capacitively coupled to the first pixel electrode, and connected to the gate line and the data line A second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate, and the first insulating substrate; And a liquid crystal layer injected between the second insulating substrates.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성된 제1 방향으로 뻗은 제1 및 제2 게이트선과, 상기 제1 절연 기판 위에 상기 제1 및 제2 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 제1 및 제2 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성된 제1 및 제2 화소 전극으로서, 상기 제1 화소 전극에 톱니 모양의 미세 패턴이 형성된 제1 및 제2 화소 전극과, 상기 제1 게이트선, 상기 제1 화소 전극 및 상기 데이터 전극에 연결된 제1 박막 트랜지스터와, 상기 제2 게이트선, 상기 제2 화소 전극 및 상기 데이터 전극에 연결된 제2 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.In addition, the liquid crystal display according to another embodiment of the present invention for achieving the above technical problem, the first insulating substrate, the first and second gate lines extending in the first direction formed on the first insulating substrate, A data line formed on the first insulating substrate so as to be insulated from and intersecting the first and second gate lines, the data line having a bent portion and a portion extending in the second direction, and the first and second gate lines and the data line defined to cross each other. First and second pixel electrodes formed for each pixel, the first and second pixel electrodes having a sawtooth-shaped fine pattern formed on the first pixel electrode, and the first gate line, the first pixel electrode, and the data electrode. A first thin film transistor connected to the second thin film transistor connected to the second gate line, the second pixel electrode and the data electrode, and a second insulator facing the first insulating substrate. And includes a common electrode, and the first insulating layer of the liquid crystal injected between the substrate and the second insulating substrate formed on the second insulating substrate.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only the embodiments are to make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하 도 1a 내지 도 2d를 참조하여 첨부된 도면들을 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 도 1a은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 1b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 1c 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 그리고, 도 2a는 도 1a의 Ⅱa-Ⅱa'선에 대한 단면도이고, 도 2b는 도 1a의 Ⅱb-Ⅱb'선 및 Ⅱb'-Ⅱb''선에 대한 단면도이고, 도 2c는 도 1c의 Ⅱc-Ⅱc'선에 대한 단면도이고, 도 2d는 도 1c의 A 부분에 대한 개략적인 사시도이다.Hereinafter, a liquid crystal display according to a first exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings with reference to FIGS. 1A to 2D. FIG. 1A is a layout view of a thin film transistor array panel for a liquid crystal display according to a first embodiment of the present invention, and FIG. 1B is a layout view of a common electrode display panel for a liquid crystal display according to a first embodiment of the present invention, and FIG. FIG. 1B is a layout view of a liquid crystal display device including the thin film transistor array panel and the common electrode display panel of FIG. 1B. 2A is a cross-sectional view taken along line IIa-IIa 'of FIG. 1A, FIG. 2B is a cross-sectional view taken along lines IIb-IIb' and IIb'-IIb 'of FIG. 1A, and FIG. 2C is a line IIc- of FIG. 1C. FIG. 2D is a schematic perspective view of the portion A of FIG. 1C. FIG.

본 발명의 제1 실시예에 따른 액정 표시 장치는 도 2c에서 보는 바와 같이 박막 트랜지스터 표시판(1)과 이와 마주보고 있는 공통 전극 표시판(2) 및 이들 두 표시판(1, 2) 사이에 형성되어 있고 그에 포함되어 있는 액정 분자(5)의 장축이 이들 표시판(1, 2)에 대하여 거의 수직으로 배향되어 있는 액정층(3)으로 이루어진다.As shown in FIG. 2C, the liquid crystal display according to the first exemplary embodiment of the present invention is formed between the thin film transistor array panel 1, the common electrode panel 2 facing each other, and the two display panels 1 and 2. The long axis of the liquid crystal molecules 5 contained therein consists of the liquid crystal layer 3 which is oriented almost perpendicular to these display panels 1, 2.

먼저, 도 1a, 도 2a 및 도 2b를 참조하여 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.First, a thin film transistor array panel will be described in more detail with reference to FIGS. 1A, 2A, and 2B.

절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선 (22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.The gate line 22 is formed in the horizontal direction on the insulating substrate 10, and the gate electrode 26 formed in the form of a protrusion is formed on the gate line 22. At the end of the gate line 22, a gate line end 24 for receiving a gate signal from another layer or the outside and transmitting the gate signal to the gate line 22 is formed, and the gate line end 24 is connected to an external circuit. The width is expanded for The gate line 22, the gate electrode 26, and the gate line end 24 are referred to as gate wirings.

또한, 절연 기판(10) 위에는 유지 전극선(28)과 유지 전극(29)이 형성되어 있다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있고, 유지 전극선(28)에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성되어 있다. 다만, 이러한 유지 전극선(28) 및 유지 전극(29)을 유지 전극 배선이라고 하며, 유지 전극 배선의 모양 및 배치는 여러 형태로 변형될 수 있다. In addition, the storage electrode line 28 and the storage electrode 29 are formed on the insulating substrate 10. The storage electrode line 28 extends in the horizontal direction across the pixel region, and the storage electrode line 28 is formed with a storage electrode 29 having a wider width than the storage electrode line 28. However, the sustain electrode line 28 and the sustain electrode 29 are called sustain electrode wirings, and the shape and arrangement of the sustain electrode wirings may be modified in various forms.

게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22, 24, 26 and the sustain electrode wirings 28, 29 may be formed of aluminum-based metals such as aluminum (Al) and aluminum alloys, silver-based metals such as silver (Ag) and silver alloys, and copper (Cu) and the like. Copper-based metals such as copper alloys, molybdenum (Mo) and molybdenum-based metals such as molybdenum alloys, it may be made of chromium (Cr), titanium (Ti), tantalum (Ta). In addition, the gate wirings 22, 24, 26 and the sustain electrode wirings 28, 29 may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is a low resistivity metal such as an aluminum-based metal or a silver-based metal so as to reduce the signal delay or voltage drop of the gate wirings 22, 24, and 26 and the sustain electrode wirings 28 and 29. It consists of a metal, a copper type metal, etc. In contrast, the other conductive layer is made of a material having excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, tantalum and the like. A good example of such a combination is a chromium bottom film and an aluminum top film and an aluminum bottom film and a molybdenum top film. However, the present invention is not limited thereto, and the gate wirings 22, 24, and 26 and the sustain electrode wirings 28 and 29 may be made of various metals and conductors.

게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 위에는 게이트 절연막(30)이 형성되어 있다.The gate insulating film 30 is formed on the gate wirings 22, 24, 26 and the sustain electrode wirings 28, 29.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한, 반도체층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.On the gate insulating film 30, a semiconductor layer 40 made of hydrogenated amorphous silicon, polycrystalline silicon, or the like is formed. The semiconductor layer 40 may have various shapes such as an island shape and a linear shape. For example, the semiconductor layer 40 may be formed in an island shape on the gate electrode 26 as in the present embodiment. In addition, when the semiconductor layer 40 is linearly formed, the semiconductor layer 40 may be positioned below the data line 62 and extend to the upper portion of the gate electrode 26.

반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 섬형의 저항성 접촉층 및 선형의 저항성 접촉층이 형성되어 있다. 본 실시예의 저항성 접촉층(55, 56)은 섬형 저항성 접촉층으로서, 드레인 전극(66) 및 소스 전극(65) 아래에 위치한다. 선형의 저항성 접촉층의 경우, 데이터선(62)의 아래까지 연장되어 형성된다. An island-type ohmic contact layer and a linear ohmic contact layer made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor layer 40. The ohmic contact layers 55 and 56 of the present embodiment are island type ohmic contact layers and are disposed under the drain electrode 66 and the source electrode 65. In the case of the linear ohmic contact layer, it extends to the bottom of the data line 62.

저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지 형태로 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 위치한다. 이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65)을 데이터 배선이라고 한다.The data line 62 and the drain electrode 66 are formed on the ohmic contacts 55 and 56 and the gate insulating layer 30. The data line 62 extends long and crosses the gate line 22 to define a pixel. A source electrode 65 extending from the data line 62 to the top of the ohmic contact layer 55 in a branch form is formed. The data line end 68 is formed at the end of the data line 62 to receive a data signal from another layer or the outside and to transmit the data signal to the data line 62. The data line end 68 is connected to an external circuit. The width is expanded for The drain electrode 66 is separated from the source electrode 65 and is positioned over the ohmic contact layer 56 opposite the source electrode 65 with respect to the gate electrode 26. Such data line 62, data line end 68, and source electrode 65 are referred to as data lines.

여기서, 데이터선(62)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이 때, 데이터선(62)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(22)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(22)에 대하여 -45도를 이룬다. 데이터선(62)의 세로로 뻗은 부분에는 소스 전극(65)이 연결되어 있고, 이 부분이 게이트선(22) 및 유지 전극선(28)과 교차한다. Here, the data line 62 is formed such that the curved portion and the vertically extending portion appear repeatedly with the length of the pixel. At this time, the curved portion of the data line 62 is composed of two straight portions, one of these two straight portions forms 45 degrees with respect to the gate line 22, and the other portion is formed on the gate line 22. To -45 degrees. The source electrode 65 is connected to the vertically extending portion of the data line 62, and the portion intersects the gate line 22 and the storage electrode line 28.

이 때, 데이터선(62)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(62) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)인 것이 바람직하다.At this time, the ratio of the lengths of the bent portion and the vertically extending portion of the data line 62 is between 1: 1 and 9: 1 (that is, the ratio of the bent portion of the data line 62 is between 50% and 90%). Is preferable.

따라서, 게이트선(22)과 데이터선(62)이 교차하여 이루는 화소는 꺾인 띠 모양으로 형성된다. 이와 같이, 데이터선(62)은 화소의 모양처럼 직선과 꺾인 띠 모양의 조합으로 이루어질 수 있으나 본 발명은 이에 한정되지 않으며 데이터선은 단 순히 직선 모양 또는 꺾인 띠 모양으로 형성될 수 있다.Therefore, the pixel formed by the intersection of the gate line 22 and the data line 62 is formed in a band shape. As described above, the data line 62 may be formed by a combination of a straight line and a curved band like the shape of a pixel. However, the present invention is not limited thereto, and the data line 62 may be simply formed as a straight line or a curved band.

또, 드레인 전극(66)은 유지 전극(29)과 중첩하도록 형성되어, 유지 전극(29)과 게이트 절연막(30)을 사이에 두고 중첩함으로써 유지 용량을 형성한다.In addition, the drain electrode 66 is formed so as to overlap with the sustain electrode 29, and the storage capacitor is formed by overlapping the sustain electrode 29 with the gate insulating film 30 therebetween.

데이터선(62), 소스 전극(65) 및 드레인 전극(66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The data line 62, the source electrode 65, and the drain electrode 66 are preferably made of a refractory metal such as chromium, molybdenum-based metal, tantalum, and titanium, and a lower layer (not shown) such as a refractory metal and the like. It may have a multi-layer structure consisting of a low-resistance material upper layer (not shown) located. Examples of the multilayer film structure include a triple film of molybdenum film, aluminum film, and molybdenum film in addition to the above-described double film of chromium lower film and aluminum upper film or aluminum lower film and molybdenum upper film.

소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps at least a portion of the semiconductor layer 40, and the drain electrode 66 faces the source electrode 65 around the gate electrode 26 and at least partially overlaps the semiconductor layer 40. do. Here, the ohmic contacts 55 and 56 exist between the lower semiconductor layer 40 and the source electrode 65 and the drain electrode 66 above and serve to lower the contact resistance.

드레인 전극(66)은 반도체층(40)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 유지 전극(29)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 가진다.The drain electrode 66 has a rod-shaped end portion overlapping the semiconductor layer 40 and a large drain electrode extension 67 extending therefrom and overlapping the storage electrode 29.

데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 70 made of an organic insulating layer is formed on the data line 62, the drain electrode 66, and the exposed semiconductor layer 40. The protective film 70 is an inorganic material made of silicon nitride or silicon oxide, an organic material having excellent planarization characteristics and photosensitivity, or a-Si: C: O formed by plasma enhanced chemical vapor deposition (PECVD). and a low dielectric constant insulating material such as a-Si: O: F. In addition, the passivation layer 70 may have a double layer structure of the lower inorganic layer and the upper organic layer in order to protect the exposed portion of the semiconductor layer 40 while maintaining excellent characteristics of the organic layer.

보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67)를 각각 드러내는 접촉 구멍(contact hole)(78, 76)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화소의 모양을 따라 꺾인 띠 모양의 화소 전극(82)이 형성되어 있다. In the passivation layer 70, contact holes 78 and 76 are formed to expose the data line end 68 and the drain electrode extension 67, respectively. The contact hole 74 which exposes the line end 24 is formed. A band-shaped pixel electrode 82 electrically connected to the drain electrode 66 through the contact hole 76 and bent along the shape of the pixel is formed.

또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.In addition, the auxiliary gate line end 86 and the auxiliary data line end 88, which are connected to the gate line end 24 and the data line end 68, respectively, through the contact holes 74 and 78 on the passivation layer 70. Formed. Here, the pixel electrode 82, the auxiliary gates, and the data line ends 86 and 88 are made of a transparent conductor such as ITO or IZO or a reflective conductor such as aluminum. The auxiliary gate line and the data line ends 86 and 88 serve to protect adhesion between the gate line end 24 and the data line end 68 and the external device.

화소 전극(82)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가 받는다. The pixel electrode 82 is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive a data voltage from the drain electrode 66.

데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.The pixel electrode 82 to which the data voltage is applied generates an electric field together with the common electrode of the upper panel to determine the arrangement of liquid crystal molecules of the liquid crystal layer between the pixel electrode 82 and the common electrode.

이러한 화소 전극(82)은 데이터선(62)을 따라 나란하게 형성된 절개부(83)에 의해 구분된 제1 화소 전극(82a)과 제2 화소 전극(82b)을 포함한다. 여기서, 제1 화소 전극(82a)과 제2 화소 전극(82b)은 전기적으로 연결되어 있다. 이러한 절개부(83)의 위치에 돌출부가 형성될 수도 있으며, 절개부(83) 또는 돌출부를 도메인 분할 수단이라고 한다. 절개부(83)는 화소 영역을 대략 1:2로 세로로 분할하며, 게이트선(22)과 대략 45도 또는 -45도를 이룬다. 절개부(83)에 의해 분할된 화소 전극(82) 중 좁은 면적을 차지하는 제1 화소 전극(82a)에는 톱니 모양의 미세 패턴이 형성되어 있다. 본 실시예에서는 제1 화소 전극(82a)이 절개부(83)의 오른쪽에 형성되어 있으나 본 발명은 이에 제한되지 않으며 절개부(83)의 왼쪽에 형성될 수도 있다. 제1 화소 전극(82a)은 절개부(83)를 따라 나란히 배열된 톱니 모양의 미세 패턴, 보다 바람직하게는 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 본 발명의 톱니 모양의 미세 패턴은 다양하게 변형될 수 있으나, 설명의 편의를 위하여 사다리꼴 형상의 미세 패턴을 이용하여 설명한다. 이후에 자세히 설명하겠으나, 이러한 제1 화소 전극(82a)에 형성된 사다리꼴 형상의 미세 패턴은 특정 방향으로 측방향 전계(lateral field)를 형성하여 액정층의 액정 분자들의 배열을 결정할 수 있다.The pixel electrode 82 includes a first pixel electrode 82a and a second pixel electrode 82b separated by cutouts 83 formed side by side along the data line 62. Here, the first pixel electrode 82a and the second pixel electrode 82b are electrically connected to each other. A protrusion may be formed at the position of the cutout 83, and the cutout 83 or the protrusion is called a domain dividing means. The cutout 83 vertically divides the pixel area by approximately 1: 2 and forms approximately 45 degrees or −45 degrees with the gate line 22. A sawtooth-shaped fine pattern is formed on the first pixel electrode 82a which occupies a narrow area among the pixel electrodes 82 divided by the cutouts 83. In the present exemplary embodiment, the first pixel electrode 82a is formed on the right side of the cutout 83, but the present invention is not limited thereto and may be formed on the left side of the cutout 83. The first pixel electrode 82a is formed of a sawtooth-shaped fine pattern arranged side by side along the cutout 83, more preferably a plurality of trapezoidal fine patterns. The sawtooth fine pattern of the present invention can be variously modified, but for convenience of description it will be described using a trapezoidal fine pattern. As will be described in detail later, the trapezoidal fine pattern formed on the first pixel electrode 82a may form a lateral field in a specific direction to determine the arrangement of the liquid crystal molecules of the liquid crystal layer.

화소 전극(82), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층(3)을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.An alignment layer (not shown) capable of orienting the liquid crystal layer 3 may be coated on the pixel electrode 82, the auxiliary gate lines, the data line ends 86 and 88, and the passivation layer 70.

이하, 도 1b, 도 1c 및 도 2c를 참고로 하여 공통 전극 표시판에 대하여 설 명한다.Hereinafter, the common electrode display panel will be described with reference to FIGS. 1B, 1C, and 2C.

유리 등의 투명한 절연 물질로 이루어진 절연 기판(110)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(120)와 화소에 순차적으로 배열되어 있는 적, 녹, 청색의 색필터(130)가 형성되어 있고, 색필터(130) 위에는 유기 물질로 이루어진 오버코트막(150)이 형성되어 있다. 오버코트막(150)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 절개부(142)를 가지는 공통 전극(140)이 형성되어 있다. 이때, 절개부(142)는 화소가 굽은 모양을 따라 굽은 형태를 취하고 있다.On the bottom surface of the insulating substrate 110 made of a transparent insulating material such as glass, a black matrix 120 for preventing light leakage and red, green, and blue color filters 130 arranged in sequence on the pixels are formed. The overcoat layer 150 made of an organic material is formed on the color filter 130. On the overcoat layer 150, a common electrode 140 made of a transparent conductive material such as ITO or IZO and having a cutout 142 is formed. In this case, the cutout 142 has a curved shape along the curved shape of the pixel.

이 때, 절개부(142)는 도메인 규제 수단으로서 작용하며 그 폭은 9㎛에서 12㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 절개부(142) 대신 유기물 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.At this time, the cutout 142 acts as a domain regulating means and the width thereof is preferably between 9 µm and 12 µm. If the organic projections are formed instead of the cutout 142 by domain regulating means, it is preferable to set the width between 5 μm and 10 μm.

여기서 블랙 매트릭스(120)는 데이터선(62)의 굽은 부분에 대응하는 선형 부분과 데이터선(62)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 삼각형 부분을 포함한다.The black matrix 120 may include a linear portion corresponding to the curved portion of the data line 62, a vertically extending portion of the data line 62, and a triangular portion corresponding to the thin film transistor portion.

색필터(130)는 블랙 매트릭스(120)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.The color filter 130 is formed lengthwise along the pixel column partitioned by the black matrix 120, and is bent periodically along the shape of the pixel.

공통 전극(140)은 화소 전극(82)과 마주보며, 게이트선(22)에 대하여 대략 45도 또는 -45도로 경사진 절개부(142)를 가지고 있다. 공통 전극(140)의 절개부(142) 역시 구부러져 있어서 굽은 화소를 좌우로 양분하는 모양으로 형성되어 있다. 이러한 절개부(142)의 위치에 돌출부가 형성될 수도 있으며, 절개부(142) 또는 돌출부를 도메인 분할 수단이라고 한다.The common electrode 140 faces the pixel electrode 82 and has a cutout 142 that is inclined at approximately 45 degrees or −45 degrees with respect to the gate line 22. The cutout 142 of the common electrode 140 is also bent to form the shape of dividing the curved pixel from side to side. A protrusion may be formed at the position of the cutout 142, and the cutout 142 or the protrusion is called a domain dividing means.

공통 전극(140) 위에는 액정 분자(5)들을 배향하는 배항막(미도시)이 도포될 수 있다.On the common electrode 140 may be coated an aviation layer (not shown) to align the liquid crystal molecules 5.

도 1c는 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도로서, 공통 전극(140)의 절개부(142)는 화소 전극(82)의 절개부(83)와 데이터선(62)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(142)는 미세패턴이 없는 제2 화소 전극(82b) 상에 배열된다. FIG. 1C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode display panel of FIG. 1B, wherein the cutout 142 of the common electrode 140 is formed with the cutout 83 of the pixel electrode 82. It is arranged in the center of the data line 62. That is, the cutout 142 of the common electrode 140 is arranged on the second pixel electrode 82b having no fine pattern.

이와 같은 구조의 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)을 정렬하여 결합하고 그 사이에 액정층(3)을 형성하여 수직 배향하면 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.When the thin film transistor array panel 1 and the common electrode panel 2 having such a structure are aligned and combined, and the liquid crystal layer 3 is formed therebetween to form a vertical alignment, the liquid crystal display according to the first exemplary embodiment of the present invention is a basic element. The structure is made.

액정층(3)에 포함되어 있는 액정 분자(5)는 화소 전극(82)과 공통 전극(140) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)은 화소 전극(82)이 색필터(130)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소는 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(83, 142)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.The liquid crystal molecules 5 included in the liquid crystal layer 3 have directors of the thin film transistor array panel 1 and the common electrode display panel 2 when an electric field is not applied between the pixel electrode 82 and the common electrode 140. Oriented perpendicular to, and have negative dielectric anisotropy. The thin film transistor array panel 1 and the common electrode display panel 2 are aligned such that the pixel electrode 82 is exactly overlapped with the color filter 130. In this way, the pixel is divided into a plurality of domains by the cutout 142 of the common electrode 140 and the cutout 83 of the pixel electrode 82. At this time, the pixel is divided into left and right sides by the cutouts 83 and 142, but is divided into six types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into six kinds of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

이 때, 도메인의 두 장변간 거리, 즉 도메인의 폭(W1)은 20㎛에서 40㎛ 사이 인 것이 바람직하다.At this time, it is preferable that the distance between two long sides of the domain, that is, the width W1 of the domain, is between 20 μm and 40 μm.

액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다.The liquid crystal display device is formed by disposing elements such as a polarizing plate, a backlight, and a compensation plate in this basic structure.

이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(22)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.In this case, one polarizer (not shown) is disposed on each side of the basic structure, and the transmission axis thereof is disposed so that one of them is parallel to the gate line 22 and the other is perpendicular to each other.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(62)에 대하여 수직을 이루는 방향이므로 데이터선(62)을 사이에 두고 인접하는 두 화소 전극(82) 사이에서 형성되는 측방향 전계(lateral field)에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. However, since the direction is perpendicular to the data line 62, the liquid crystal is inclined by a lateral field formed between two adjacent pixel electrodes 82 with the data line 62 therebetween. By coinciding with the direction, the lateral electric field assists the liquid crystal alignment of each domain.

액정 표시 장치는 데이터선(62) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.The liquid crystal display generally uses inversion driving methods such as point inversion driving, thermal inversion driving, and two-point inversion driving, which apply voltages having opposite polarities to pixel electrodes positioned on both sides of the data line 62. Almost always occurs and the direction is the direction that helps the liquid crystal alignment of the domain.

또한, 편광판의 투과축을 게이트선(22)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.In addition, since the transmission axis of the polarizing plate is disposed in a direction perpendicular to or parallel to the gate line 22, the polarizing plate can be manufactured at low cost, and the alignment direction of the liquid crystal is 45 degrees with the transmission axis of the polarizing plate in all domains, thereby obtaining the highest luminance. Can be.

다만, 데이터선(62)이 구부러지므로 배선의 길이가 증가하게 되는데, 데이터 선(62)에서 굽은 부분이 50%를 차지할 경우 배선의 길이는 약 20% 증가하게 된다. 데이터선(62)의 길이가 증가할 경우 배선의 저항과 부하가 증가하게 되어 신호 왜곡이 증가하는 문제점이 있다. 그러나 초고개구율 구조에서는 데이터선(62)의 폭을 충분히 넓게 형성할 수 있고, 두꺼운 유기물 보호막(70)을 사용하므로 배선의 부하도 충분히 작아서 데이터선(62)의 길이 증가에 따른 신호 왜곡 문제는 무시할 수 있다.However, the length of the wiring increases because the data line 62 is bent. When the bent portion of the data line 62 occupies 50%, the length of the wiring increases by about 20%. When the length of the data line 62 is increased, the resistance and load of the wiring are increased, thereby increasing signal distortion. However, in the ultra-high opening ratio structure, the width of the data line 62 can be formed sufficiently wide, and since the thick organic protective film 70 is used, the load of the wiring is small enough, so that the signal distortion problem caused by the increase in the length of the data line 62 can be ignored. Can be.

한편, 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2) 각각은 액정 분자(5)를 배향하기 위한 배향막(미도시)을 포함하고 있다. 이때, 배향막(미도시)은 액정 분자(5)를 수직으로 배향하기 위한 특성을 가지고 있으며, 그렇지 않을 수도 있다.On the other hand, each of the thin film transistor array panel 1 and the common electrode display panel 2 includes an alignment layer (not shown) for orienting the liquid crystal molecules 5. In this case, the alignment layer (not shown) has a characteristic for vertically aligning the liquid crystal molecules 5, and may not be.

이하, 도 1c, 도 2c 및 도 2d를 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치에서 미세 패턴이 형성된 제1 화소 전극에 대하여 자세히 설명한다. Hereinafter, a first pixel electrode in which a fine pattern is formed in the liquid crystal display according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1C, 2C, and 2D.

앞서 설명한 바와 같이, 다수의 도메인 분할 구조를 가진 액정 표시 장치에서 액정 분자(5)에 전계를 인가하면 각 도메인 내의 액정은 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 즉, 도 2c에 도시된 바와 같이 도메인(D1)의 액정 분자(5)는 오른쪽으로, 도메인(D2)의 액정 분자(5)는 왼쪽으로 기울어진다. 즉, 도메인(D1)에 위치하는 액정 분자(5)는 화소간 간극(202)과 공통 전극(140)의 절개부(142)에 의해 동일한 방향의 측방향 전계를 받아서 오른쪽으로 기울어진다. 그리고, 도메인(D2)에 위치하는 액정 분자(5)는 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83)에 의해 동일한 방향의 측방향 전계를 받아서 왼쪽으로 기울어진다.As described above, when an electric field is applied to the liquid crystal molecules 5 in the liquid crystal display having a plurality of domain division structures, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. That is, as shown in FIG. 2C, the liquid crystal molecules 5 of the domain D1 are inclined to the right, and the liquid crystal molecules 5 of the domain D2 are inclined to the left. That is, the liquid crystal molecules 5 positioned in the domain D1 are inclined to the right by receiving the lateral electric field in the same direction by the inter-pixel gap 202 and the cutout 142 of the common electrode 140. In addition, the liquid crystal molecules 5 positioned in the domain D2 receive the lateral electric field in the same direction by the cutout 142 of the common electrode 140 and the cutout 83 of the pixel electrode 82. Inclined

만약 도메인(D3)에 위치한 제1 화소 전극(82a)에 별도의 패턴이 형성되어 있지 않다면, 도메인(D3) 내의 액정 분자(5)의 방향성이 불안정하여 텍스쳐(texture)가 발생한다. 즉, 도메인(D3)의 왼쪽 부분에 위치하는 액정 분자(5)는 절개부(83)에 의해 발생하는 측방향 전계에 의해 오른쪽으로 기울어지고 도메인(D3)의 오른쪽 부분에 위치하는 액정 분자(5)는 화소간 간극(204)에 의해 발생하는 측방향 전계에 의해 왼쪽으로 기울어지게 되므로, 도메인(D3)의 중간 부분에 위치하는 액정 분자(5)는 불안정한 방향성을 가지게 된다.If a separate pattern is not formed in the first pixel electrode 82a positioned in the domain D3, the orientation of the liquid crystal molecules 5 in the domain D3 is unstable, resulting in texture. That is, the liquid crystal molecules 5 located on the left side of the domain D3 are inclined to the right by the lateral electric field generated by the cutout 83 and are positioned on the right side of the domain D3. ) Is inclined to the left by the lateral electric field generated by the inter-pixel gap 204, so that the liquid crystal molecules 5 located in the middle portion of the domain D3 have unstable directionality.

본 발명의 제1 실시예에 의한 액정 표시 장치의 제1 화소 전극(82a)은 절개부(83)를 따라 나란히 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 도 2d를 참조하여 도메인(D3)에 위치한 액정의 움직임을 자세히 설명한다.The first pixel electrode 82a of the liquid crystal display according to the first exemplary embodiment of the present invention is composed of a plurality of trapezoidal fine patterns arranged side by side along the cutout 83. The motion of the liquid crystal located in the domain D3 will be described in detail with reference to FIG. 2D.

제1 화소 전극(82a)을 구성하는 미세 패턴은 윗변(281), 윗변(281)과 실질적으로 나란한 아랫변(283), 제1 측변(283) 및 제2 측변(284)으로 구성된다. 여기서, 각 사다리꼴의 아랫변(283)은 서로 전기적으로 연결되어 있으나 본 발명은 이에 한정되지 않으며, 각 사디리꼴의 윗변(281)이 서로 전기적으로 연결되어도 동일한 작용, 효과를 얻을 수 있다.The fine pattern constituting the first pixel electrode 82a includes an upper side 281, a lower side 283 substantially parallel to the upper side 281, a first side 283 and a second side 284. Here, although the lower side 283 of each trapezoid is electrically connected to each other, the present invention is not limited thereto, and even if the upper side 281 of each quadrilateral is electrically connected to each other, the same effect and effect can be obtained.

공통 전극(140)과 제1 화소 전극(82a) 간에 형성되는 수직 방향(Z축 방향) 전계와 제1 화소 전극(82a)의 미세 패턴의 형상에 의해 발생하는 측방향 전계(XY방향)를 고려하여 수직으로 배치된 액정 분자(5)들의 움직임을 살펴보면 다음과 같다. 미세 패턴의 윗변(281) 상부에 위치하는 액정 분자(5)는 Y 방향으로 기울어지 고, 미세 패턴의 제1 측변(283) 상부에 위치하는 액정 분자(5)는 X·Y 방향으로 기울어지고, 미세 패턴의 제2 측변(284) 상부에 위치하는 액정 분자(5)는 (-X)·Y 방향으로 기울어진다. 여기서, X 방향과 (-X) 방향의 힘은 서로 상쇄되어 미세 패턴 상부에 위치하는 액정 분자(5)는 전체적으로 Y 방향, 즉 절개부(83) 또는 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 따라서, 미세 패턴의 아랫변(282) 상부에 위치하는 액정 분자(5)도 Y 방향으로 움직이게 된다. Consider the lateral electric field (XY direction) generated by the vertical direction (Z-axis direction) electric field formed between the common electrode 140 and the first pixel electrode 82a and the shape of the fine pattern of the first pixel electrode 82a. Looking at the movement of the liquid crystal molecules (5) arranged vertically as follows. The liquid crystal molecules 5 positioned on the upper side 281 of the fine pattern are inclined in the Y direction, and the liquid crystal molecules 5 positioned on the upper side of the first side 283 of the fine pattern are inclined in the X · Y direction. The liquid crystal molecules 5 located above the second side edge 284 of the fine pattern are inclined in the (-X) -Y direction. Here, the forces in the X direction and the (-X) direction cancel each other and the liquid crystal molecules 5 positioned on the fine pattern are inclined in the Y direction, that is, the direction perpendicular to the long side of the incision 83 or the domain as a whole. You lose. Therefore, the liquid crystal molecules 5 positioned on the lower side 282 of the fine pattern also move in the Y direction.

다만 절개부(83)에 의해 발생하는 측방향 전계는 절개부(83)에 인접한 제1 화소 전극(82a) 상부에 위치한 액정 분자(5)를 (-Y) 방향으로 기울어지게 하려 하지만 미세 패턴의 구성하는 윗변(281), 제1 측변(283) 및 제2 측변(284) 상의 액정 분자(5)들이 집단적인 Y 방향으로의 움직임에 의해 전체적으로 Y 방향으로 기울어지게 된다. 따라서, 도 2c에 도시된 바와 같이, 도메인(D3) 내의 액정 분자(5)는 제1 화소 전극(82a)에 형성된 사다리꼴 형상의 미세 패턴에 의해 왼쪽 방향으로 기울어지게 된다.However, the lateral electric field generated by the cutout 83 tries to tilt the liquid crystal molecules 5 positioned above the first pixel electrode 82a adjacent to the cutout 83 in the (-Y) direction, but the fine pattern The liquid crystal molecules 5 on the upper side 281, the first side 283 and the second side 284 constituting the surface are inclined in the Y direction as a whole by the movement in the collective Y direction. Therefore, as shown in FIG. 2C, the liquid crystal molecules 5 in the domain D3 are inclined in the left direction by a trapezoidal fine pattern formed in the first pixel electrode 82a.

일반적으로 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83) 또는 공통 전극(140)의 절개부(142)와 화소간 간극(202, 204)이 교대로 배열되는 경우에는 하나의 도메인 내에 텍스쳐가 발생하지 않는다. 그러나, 화소 전극(82)의 절개부(83)와 화소간 간극(204)이 나란히 배열되고 그 사이에 공통 전극(140)의 절개부(142)가 배열되지 않는 경우에는 측방향 전계가 서로 상충하여 그 사이에 위치하는 도메인의 액정 분자의 방향성이 불안정하여 텍스쳐가 발생한다. 다만, 공통 전극(140)의 절개부(142)끼리, 또는 화소 전극(82)의 절개부(83)끼리, 또는 화소 전극(82)의 절개부(83)와 화소간 간극(204)이 나란히 배열되는 경우, 본 실시예에 언급한 미세 패턴을 화소 전극(82)에 형성함으로써 액정 분자를 일정한 방향으로 배열할 수 있다. In general, the cutout 142 of the common electrode 140 and the cutout 83 of the pixel electrode 82 or the cutout 142 of the common electrode 140 and the inter-pixel gaps 202 and 204 are alternately arranged. In this case, no texture is generated in one domain. However, when the cutout 83 of the pixel electrode 82 and the inter-pixel gap 204 are arranged side by side and the cutout 142 of the common electrode 140 is not arranged therebetween, the lateral electric fields conflict with each other. As a result, the orientation of liquid crystal molecules in the domains located therebetween is unstable, resulting in texture. However, the cut portions 142 of the common electrode 140, the cut portions 83 of the pixel electrode 82, or the cut portions 83 of the pixel electrode 82 and the inter-pixel gap 204 are side by side. When arranged, the liquid crystal molecules can be arranged in a constant direction by forming the fine pattern mentioned in the present embodiment on the pixel electrode 82.

절개부(83, 142) 또는 화소간 간극(202, 204)을 이용한 측방향 전계 보다 미세 패턴이 형성된 제1 화소 전극(82a)에 의해 생성되는 측방향 전계를 이용하는 경우, 더욱 효과적으로 액정 분자의 움직임을 제어할 수 있으므로 응답 속도를 높일 수 있다. 따라서, 도 1c에 도시된 도메인의 폭(전극 간격)(W1)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 발명의 일 실시예에 의한 액정 표시 장치의 도메인의 폭(W1)은 약 20-40㎛로 형성할 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.When the lateral electric field generated by the first pixel electrode 82a having a fine pattern is formed, rather than the lateral electric field using the cutouts 83 and 142 or the inter-pixel gaps 202 and 204, the liquid crystal molecules move more effectively. Can control the response speed. Therefore, even if the width (electrode spacing) W1 of the domain shown in FIG. 1C is increased, the movement of the liquid crystal molecules can be effectively controlled. For example, the width W1 of the domain of the liquid crystal display according to the exemplary embodiment may be formed to about 20-40 μm. Furthermore, when the raw gray level signal changes from black gray to white gray, the response of the liquid crystal by outputting the corrected gray level signal for pretilt generation and the corrected gray level signal for overshoot generation to the data line 62. Speed can be increased.

여기서, 미세 패턴을 구성하는 사다리꼴 형상의 패턴의 폭이 좁을수록 더욱 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 제조 공정의 CD(Critical dimension) 등을 고려하여 사다리꼴의 윗변(281)의 길이(La)는 약 1-8㎛, 아랫변(282)의 길이(Lb)는 약 1-15㎛로 형성할 수 있다.Here, the narrower the width of the trapezoidal pattern constituting the fine pattern, the more effectively the movement of the liquid crystal molecules can be controlled. For example, in consideration of the CD (Critical dimension) of the manufacturing process, the length La of the upper side 281 of the trapezoid is about 1-8 μm, and the length Lb of the lower side 282 is about 1-15 μm. It can be formed as.

이하, 도 3a 및 도 3b를 참조하여 본 발명의 제2 실시예에 의한 액정 표시 장치용의 구조에 대하여 상세히 설명한다. 도 3a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 3b는 도 3a의 액정 표시 장치의 Ⅲb-Ⅲb'선에 대한 단면도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 3a 및 도 3b에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. Hereinafter, a structure for a liquid crystal display according to a second embodiment of the present invention will be described in detail with reference to FIGS. 3A and 3B. 3A is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of the liquid crystal display of FIG. 3A. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIGS. 3A and 3B, the liquid crystal display of the present embodiment has a basically identical structure to the liquid crystal display of FIGS. 1A to 2D except for the following.

즉, 도 3a에 도시된 바와 같이, 왼쪽 화소의 제1 화소 전극(82a)과 오른쪽 화소의 제1 화소 전극(82a')이 거의 역상으로 형성되어 있다. 즉, 제1 화소 전극(82a)의 사다리꼴 형상의 미세 패턴의 윗변 및 아랫변과, 제2 화소 전극(82a')의 사다리꼴 형상의 미세 패턴의 윗변, 아랫변의 방향이 서로 반대로 형성되어 있다. 따라서, 도 3b에 도시된 바와 같이, 왼쪽 화소의 제1 화소 전극(82a)에 대응하는 도메인(D3) 내에 위치하는 액정 분자(5)는 왼쪽으로 기울어지고, 오른쪽 화소의 제1 화소 전극(82a')에 대응하는 도메인(D3') 내에 위치하는 액정 분자(5)는 오른쪽으로 기울어진다.That is, as shown in Fig. 3A, the first pixel electrode 82a of the left pixel and the first pixel electrode 82a 'of the right pixel are formed almost in reverse phase. That is, the upper and lower sides of the trapezoidal fine pattern of the first pixel electrode 82a and the upper and lower sides of the trapezoidal fine pattern of the second pixel electrode 82a 'are formed to be opposite to each other. Thus, as shown in FIG. 3B, the liquid crystal molecules 5 positioned in the domain D3 corresponding to the first pixel electrode 82a of the left pixel are inclined to the left and the first pixel electrode 82a of the right pixel is inclined. The liquid crystal molecules 5 located in the domain D3 'corresponding to') are tilted to the right.

이와 같이, 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.As described above, by alternately forming fine patterns that are reversed with each other, the liquid crystal molecules positioned on the thin film transistor array panel may be uniformly inclined in four directions on the average to realize excellent visibility.

이하, 도 4a 내지 도 4e를 참조하여 본 발명의 제3 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the third exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4E.

도 4a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 4b는 본 발명의 제3 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 4d는 도 4c의 액정 표시 장치의 Ⅳd-Ⅳd'선에 대한 단면도이다. 도 4e는 본 발명의 제3 실시예에 의한 액정 표시 장치의 회로도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 4a 내지 도 4e에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 화소 전극(482) 및 결합 전극(464)을 제외하고는 기본적으로 동일한 구조를 갖는다.FIG. 4A is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention. FIG. 4B is a layout view of a common electrode display panel of a liquid crystal display according to a third exemplary embodiment of the present invention. 4A is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 4A and the common electrode display panel of FIG. 4B, and FIG. 4D is a cross-sectional view taken along line IVd-IVd ′ of the liquid crystal display of FIG. 4C. 4E is a circuit diagram of a liquid crystal display according to a third embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIGS. 4A to 4E, the liquid crystal display of the present exemplary embodiment basically has the same structure except for the liquid crystal display of FIGS. 1A to 2D, the pixel electrode 482, and the coupling electrode 464.

드레인 전극(66)에는 드레인 전극(66)과 같은 층에 같은 물질로 이루어진 결합 전극(464)이 연결되어 있다. 결합 전극(464)은 드레인 전극(66)으로부터 직접 뻗어 나올 수도 있으며, 도 4a와 같이 드레인 전극(66)과 연결된 드레인 전극 확장부(67)로부터 뻗어 나올 수도 있다. 결합 전극(464)은 드레인 전극(66)으로부터 뻗어 나오다가 데이터선(62)의 굽은 부분과 나란하게 형성되어 있다. 즉, 드레인 전극(66)은 데이터선(62)과 나란하게 게이트선(22)에 대하여 45도를 이루는 방향으로 진행하고, 한번 구부러져 게이트선(22)에 대하여 -45도를 이루는 방향으로 소정 거리만큼 연장되어 있다. 본 발명은 이와 같은 결합 전극(464)의 형상에 한정되지 않으며, 드레인 전극(66)으로부터 제2 화소 전극(482b) 하부까지 연장된 다양한 형태의 결합 전극에 적용될 수 있다. The coupling electrode 464 made of the same material is connected to the drain electrode 66 in the same layer as the drain electrode 66. The coupling electrode 464 may extend directly from the drain electrode 66, or may extend from the drain electrode extension 67 connected to the drain electrode 66 as shown in FIG. 4A. The coupling electrode 464 extends from the drain electrode 66 and is formed parallel to the curved portion of the data line 62. That is, the drain electrode 66 travels in the direction of 45 degrees with respect to the gate line 22 in parallel with the data line 62, and is bent once to a predetermined distance in the direction of -45 degrees with respect to the gate line 22. Is extended. The present invention is not limited to the shape of the coupling electrode 464 and may be applied to various types of coupling electrodes extending from the drain electrode 66 to the lower portion of the second pixel electrode 482b.

보호막(70) 위에는 화소의 모양을 따라 꺾인 띠 모양을 하는 화소 전극(482)이 형성되어 있다. 화소 전극(482)은 데이터선(62)을 따라 나란하게 형성된 소정의 간극(gap)(483)에 의해 세로로 전기적으로 분리된 제1 화소 전극(482a)과 제2 화소 전극(482b)을 포함한다. 여기서, 간극(483)은 화소 영역을 대략 1:2로 세로로 분할 하여 제1 화소 전극(482a)과 제2 화소 전극(482b)으로 구획하며, 게이트선(22)과 대략 45도 또는 -45도를 이룬다. On the passivation layer 70, a pixel electrode 482 having a band shape bent along the shape of the pixel is formed. The pixel electrode 482 includes a first pixel electrode 482a and a second pixel electrode 482b electrically separated vertically by predetermined gaps 483 formed side by side along the data line 62. do. Here, the gap 483 divides the pixel region vertically into approximately 1: 2 and partitions the pixel region into the first pixel electrode 482a and the second pixel electrode 482b, and the gate line 22 is approximately 45 degrees or -45 degrees. To achieve

제1 화소 전극(482a)에는 제1 실시예에서 설명한 바와 동일한 사다리꼴 형상의 미세 패턴이 형성되어 있다. 제1 실시예에서 설명한 것과 동일한 이유로, 도 4d에 도시된 바와 같이 미세 패턴이 형성된 제1 화소 전극(482a)에 의해 생성되는 측방향 전계를 이용하여 효과적으로 액정 분자의 움직임을 제어함으로써 텍스쳐 발생을 방지하고 휘도를 향상시킬 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.The same trapezoidal fine pattern as described in the first embodiment is formed on the first pixel electrode 482a. For the same reason as described in the first embodiment, the texture is prevented by effectively controlling the movement of the liquid crystal molecules by using the lateral electric field generated by the first pixel electrode 482a having the fine pattern as shown in FIG. 4D. And brightness can be improved. Furthermore, when the raw gray level signal changes from black gray to white gray, the response of the liquid crystal by outputting the corrected gray level signal for pretilt generation and the corrected gray level signal for overshoot generation to the data line 62. Speed can be increased.

제1 화소 전극(482a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있다. 제2 화소 전극(482b)은 전기적으로 부유 상태에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극(464)과 중첩하고 있어서 제1 화소 전극(482a)과 용량성으로 결합하고 있다. 즉, 제1 화소 전극(482a)에 인가되는 전압에 의하여 제2 화소 전극(482b)의 전압이 변동하는 상태에 놓여 있다. 이 때, 제2 화소 전극(482b)의 전압은 제1 화소 전극(482a)의 전압에 비하여 절대값이 항상 낮게 된다. 본 실시예에서는 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결된 구조를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 미세 패턴이 없는 제2 화소 전극(482b)과 드레인 전극(66)이 전기적으로 연결되고 제1 화소 전극(482a)과 결합 전극(464)이 용량성으로 결합할 수도 있다. 다만, 시인성 개 선을 위해서는 용량성 결합을 하는 화소 전극의 면적이 넓은 것이 유리하므로, 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결되고 제2 화소 전극(482b)과 결합 전극(464)이 용량성으로 결합하는 것이 더욱 바람직하다. 또한, 높은 전압에서는 미세 패턴에 의한 개구율 감소가 거의 무시될 수 있으므로, 투과율 측면에서 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결되는 것이 유리하다. 이하 설명의 편의를 위하여, 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결된 액정 표시 장치를 이용하여 본 발명을 설명한다.The first pixel electrode 482a is connected to the drain electrode 66 through the contact hole 76. Although the second pixel electrode 482b is in an electrically floating state, the second pixel electrode 482b overlaps the coupling electrode 464 connected to the drain electrode 66 and is capacitively coupled to the first pixel electrode 482a. That is, the voltage of the second pixel electrode 482b is changed by the voltage applied to the first pixel electrode 482a. At this time, the voltage of the second pixel electrode 482b is always lower than the voltage of the first pixel electrode 482a. In the present exemplary embodiment, the structure in which the first pixel electrode 482a having the fine pattern and the drain electrode 66 are electrically connected to each other is described as an example. However, the present invention is not limited thereto, and the second pixel electrode 482b having the fine pattern is not limited thereto. The drain electrode 66 may be electrically connected to each other, and the first pixel electrode 482a and the coupling electrode 464 may be capacitively coupled. However, in order to improve visibility, it is advantageous to have a large area of the pixel electrode for capacitive coupling. Therefore, the first pixel electrode 482a and the drain electrode 66 having the fine pattern are electrically connected and the second pixel electrode 482b is formed. ) And the coupling electrode 464 are more preferably coupled capacitively. In addition, since the reduction of the aperture ratio due to the fine pattern can be almost neglected at a high voltage, it is advantageous that the first pixel electrode 482a and the drain electrode 66 are electrically connected in terms of transmittance. For convenience of description, the present invention will be described using a liquid crystal display device in which the first pixel electrode 482a having the fine pattern and the drain electrode 66 are electrically connected.

이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 화소 전극을 배치하면 두 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. 제1 화소 전극(482a)과 제2 화소 전극(482b)의 결합 관계는 도 4e를 참고로 하여 뒤에서 상술한다. As such, when two pixel electrodes having different voltages are disposed in one pixel area, the two pixel electrodes compensate for each other to reduce distortion of the gamma curve. The coupling relationship between the first pixel electrode 482a and the second pixel electrode 482b will be described later with reference to FIG. 4E.

도 4b, 도 4c 및 도 4d를 참조하면 본 발명의 제3 실시예에 의한 액정 표시 장치용 공통 전극 표시판에서, 공통 전극(140)의 절개부(142)는 제2 화소 전극(482b)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(142)는 미세 패턴이 없는 제2 화소 전극(482b) 상에 배열된다. 4B, 4C, and 4D, in the common electrode display panel for the liquid crystal display according to the third exemplary embodiment, the cutout 142 of the common electrode 140 is formed at the center of the second pixel electrode 482b. Are arranged in. That is, the cutout 142 of the common electrode 140 is arranged on the second pixel electrode 482b having no fine pattern.

이렇게 하면, 화소는 공통 전극(140)의 절개부(142)와 화소 전극(482)의 간극(483)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(142)와 간극(483)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.In this way, the pixel is divided into a plurality of domains by the cutout 142 of the common electrode 140 and the gap 483 of the pixel electrode 482. At this time, the pixel is divided into left and right by the cutout 142 and the gap 483, but is divided into six types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into six kinds of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

한편, 이러한 구조의 액정 표시 장치에서 제1 화소 전극(482a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 화소 전극(482b)은 결합 전극(464)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(482b)의 전압은 제1 화소 전극(482a)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 내에 전압이 다른 두 화소 전극(482a, 482b)을 배치하면 두 화소 전극(482a, 482b)이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. In the liquid crystal display having the structure, the first pixel electrode 482a receives an image signal voltage through the thin film transistor, whereas the second pixel electrode 482b receives a voltage by capacitive coupling with the coupling electrode 464. Because of this variation, the absolute value of the voltage of the second pixel electrode 482b is always lower than that of the first pixel electrode 482a. As such, when two pixel electrodes 482a and 482b having different voltages are disposed in one pixel, the two pixel electrodes 482a and 482b compensate for each other to reduce distortion of the gamma curve.

그러면 제1 화소 전극(482a)의 전압이 제2 화소 전극(482b)의 전압보다 낮게 유지되는 이유를 도 4e를 참고로 하여 설명한다. Next, the reason why the voltage of the first pixel electrode 482a is lower than the voltage of the second pixel electrode 482b will be described with reference to FIG. 4E.

도 4e는 본 발명의 제3 실시예에 따른 액정 표시 장치를 회로도로써 표현한 것이다. 4E is a circuit diagram of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 4e에서 Clca는 제1 화소 전극(482a)과 공통 전극(140) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 화소 전극(482a)과 유지 전극 배선(28, 29) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(482b)과 공통 전극(140) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 화소 전극(482a)과 제2 화소 전극(482b) 사이에서 형성되는 결합 용량을 나타낸다. In FIG. 4E, Clca represents a liquid crystal capacitance formed between the first pixel electrode 482a and the common electrode 140, and Cst represents a storage formed between the first pixel electrode 482a and the storage electrode wirings 28 and 29. Capacity. Clcb represents a liquid crystal capacitor formed between the second pixel electrode 482b and the common electrode 140, and Ccp represents a coupling capacitor formed between the first pixel electrode 482a and the second pixel electrode 482b.

공통 전극(140) 전압에 대한 제1 화소 전극(482a)의 전압을 Va라 하고, 제2 화소 전극(482b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여, When the voltage of the first pixel electrode 482a with respect to the voltage of the common electrode 140 is referred to as Va, and the voltage of the second pixel electrode 482b as Vb, according to the voltage division law,

Va=Vb×[Ccp/(Ccp+Clcb)] Va = Vb × [Ccp / (Ccp + Clcb)]

이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다. 그리고 Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(464)과 제2 화소 전극(482b)의 중첩 면적 또는 거리를 조정함으로써 가능하다. 중첩 면적은 결합 전극(464)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(464)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(464)을 데이터선(62)과 같은 층에 형성하였으나, 게이트선(22)과 같은 층에 형성함으로써 결합 전극(464)과 제2 화소 전극(482b) 사이의 거리를 증가시킬 수 있다. 이와 같은 결합 전극(464)의 배치는 다양하게 변형될 수 있다.  Since Ccp / (Ccp + Clcb) is always less than 1, Vb is always smaller than Va. The ratio of Vb to Va can be adjusted by adjusting Ccp. The adjustment of Ccp is possible by adjusting the overlapping area or distance of the coupling electrode 464 and the second pixel electrode 482b. The overlapping area can be easily adjusted by changing the width of the coupling electrode 464, and the distance can be adjusted by changing the formation position of the coupling electrode 464. That is, in the exemplary embodiment of the present invention, the coupling electrode 464 is formed on the same layer as the data line 62, but the coupling electrode 464 and the second pixel electrode 482b are formed on the same layer as the gate line 22. You can increase the distance between them. The arrangement of the coupling electrode 464 may be variously modified.

또한, 본 실시예에서도 도 3a 및 도 3b에서 설명한 바와 마찬가지로 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.In addition, in the present embodiment, as described above with reference to FIGS. 3A and 3B, by forming alternately reversed fine patterns for each pixel, the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on the average to provide excellent visibility. Can be implemented.

이하, 도 5a 내지 도 5e를 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다.Hereinafter, the structure of the liquid crystal display according to the fourth exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5E.

도 5a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5b는 본 발명의 제4 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 5c는 도 5a의 박막 트랜지스터 표시판과 도 5b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 5d는 도 5c의 액정 표시 장치의 Ⅴd-Ⅴd'선에 대한 단면도이고, 도 5e는 본 발명의 제4 실시예에 의한 액정 표시 장치의 회로도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.FIG. 5A is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention. FIG. 5B is a layout view of a common electrode display panel of a liquid crystal display according to a fourth exemplary embodiment of the present invention. FIG. 5D is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 5A and the common electrode display panel of FIG. 5B, and FIG. 5D is a cross-sectional view taken along line Vd-Vd ′ of the liquid crystal display of FIG. 5C, and FIG. 5E is a fourth embodiment of the present invention. It is a circuit diagram of the liquid crystal display device by an Example. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted.

먼저 도 5a, 도 5c 및 도 5d를 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.First, a thin film transistor array panel for a liquid crystal display according to a fourth embodiment of the present invention will be described in detail with reference to FIGS. 5A, 5C, and 5D.

투명한 유리 등으로 이루어진 절연 기판(10) 위에 한쌍의 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)이 형성되어 있다.A pair of first and second gate lines 22a and 22b and a storage electrode line 28 are formed on an insulating substrate 10 made of transparent glass or the like.

제1 및 제2 게이트선(22a, 22b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(22a, 22b)은 각각 하나의 화소에 대하여 위쪽 및 아래쪽에 배치되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)에는 각각 아래 및 위로 돌출한 한쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 각각 제1 및 제2 게이트선(22a, 22b)에 전달하는 게이트선 끝단(24a, 24b)이 형성되어 있다. 게이트선 끝단(24a, 24b)은 외부와의 연결을 위하여 면적이 넓으며 화소 영역에 대하여 왼쪽 또는 오른쪽에 배치되어 있다. 도 5a 및 도 5c에 도시된 바와 같이, 게이트선 끝단(24a, 24b)은 각각 왼쪽 및 오른쪽에 배치될 수 있으나, 본 발명은 이에 한정되지 않으며 게이트선 끝단은 모두 왼쪽 또는 오른쪽에 배치될 수 있다.The first and second gate lines 22a and 22b mainly extend in the horizontal direction, are physically and electrically separated from each other, and transmit gate signals. The first and second gate lines 22a and 22b are disposed above and below each pixel, respectively. In addition, a pair of first and second gate electrodes 26a and 26b are formed on the first and second gate lines 22a and 22b, respectively. At the ends of the first and second gate lines 22a and 22b, gate lines are applied to the first and second gate lines 22a and 22b, respectively, and receive gate signals from other layers or from outside. Is formed. The gate line ends 24a and 24b have a large area for connection with the outside and are disposed on the left or right side with respect to the pixel area. As shown in FIGS. 5A and 5C, the gate line ends 24a and 24b may be disposed on the left side and the right side, respectively, but the present invention is not limited thereto and the gate line ends may be disposed on the left side or the right side. .

유지 전극선(28)은 주로 가로 방향으로 뻗어 있으며, 유지 전극선(28)에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성되어 있다. 다만, 이러 한 유지 전극선(28) 및 유지 전극(29)의 모양 및 배치는 여러 형태로 변형될 수 있다.The storage electrode line 28 mainly extends in the horizontal direction, and the storage electrode line 28 is formed with a storage electrode 29 having a wider width than the storage electrode line 28. However, the shape and arrangement of the storage electrode line 28 and the storage electrode 29 may be modified in various forms.

제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)은 제1 실시예의 게이트선(22)과 동일한 물질로 형성할 수 있다.The first and second gate lines 22a and 22b and the storage electrode line 28 may be formed of the same material as the gate line 22 of the first embodiment.

제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating layer 30 made of silicon nitride (SiNx) is formed on the first and second gate lines 22a and 22b and the storage electrode line 28.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한쌍의 반도체층(40a, 40b)이 형성되어 있다. A pair of semiconductor layers 40a and 40b made of hydrogenated amorphous silicon, polycrystalline silicon, or the like are formed on the gate insulating film 30.

각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)이 형성되어 있다. 저항성 접촉층은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다. An ohmic contact layer made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of silicide or n-type impurities is formed on each of the semiconductor layers 40a and 40b. The ohmic contacts are paired and positioned on the semiconductor layers 40a and 40b.

각 저항 접촉층 및 게이트 절연막(30) 위에는 데이터선(62)과 한 쌍의 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다.The data line 62 and a pair of first and second drain electrodes 66a and 66b are formed on each of the ohmic contact layer and the gate insulating film 30.

데이터선(62)은 주로 세로 방향으로 뻗어 제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28)과 교차하며 데이터 전압(data voltage)을 전달한다. 데이터선(62)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(source electrode)(65a, 65b)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 각각 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있다. 이 때, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. The data line 62 mainly extends in the vertical direction and crosses the first and second gate lines 22a and 22b and the storage electrode line 28 and transmits a data voltage. The data lines 62 are formed with first and second source electrodes 65a and 65b extending toward the first and second drain electrodes 66a and 66b, respectively. The data line end 68 is formed at the end of the data line 62 to receive a data signal from another layer or the outside and transmit the data signal to the data line 62. At this time, the data line end 68 is extended in width for connection with an external circuit.

데이터선(62), 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)은 제1 실시예의 데이터 배선과 동일한 물질로 형성할 수 있다. The data line 62, the first and second source electrodes 65a and 65b, and the first and second drain electrodes 66a and 66b may be formed of the same material as the data line of the first embodiment.

제1 및 제2 소스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층은 그 하부의 반도체층(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.The first and second source electrodes 65a and 65b overlap at least a portion of the semiconductor layers 40a and 40b, respectively, and the first and second drain electrodes 66a and 66b respectively form the gate electrodes 26a and 26b. At least a portion of the semiconductor layer 40a and 40b may be overlapped with the first and second source electrodes 65a and 65b. Here, the aforementioned ohmic contact layer is formed between the semiconductor layers 40a and 40b thereunder and between the first and second source electrodes 65a and 65b and the first and second drain electrodes 66a and 66b thereon. It exists in and lowers contact resistance.

제1 및 제2 드레인 전극(66a, 66b)은 각각 반도체층(40a, 40b)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 유지 전극(29)과 중첩하는 면적이 넓은 드레인 전극 확장부(67a, 67b)를 가진다. The first and second drain electrodes 66a and 66b respectively have a rod-shaped end portion overlapping with the semiconductor layers 40a and 40b, and a drain electrode extension portion 67a having a large area extending therefrom and overlapping with the storage electrode 29. , 67b).

제1 및 제2 소스 전극(65a, 65b)은 다수의 가지로 분리되어 각각 제1 및 제2 드레인 전극(66a, 66b)의 끝 부분을 감싸도록 형성되거나, 각각 제1 및 제2 드레인 전극(66a, 66b)의 끝 부분을 감싸도록 휘어져 형성될 수 있다.The first and second source electrodes 65a and 65b may be separated into a plurality of branches to surround end portions of the first and second drain electrodes 66a and 66b, respectively, or may be respectively formed by the first and second drain electrodes ( It may be bent to surround the ends of the 66a, 66b).

데이터선(62), 드레인 전극(66a, 66b) 및 노출된 반도체층(40a, 40b) 부분의 위에는 보호막(70)이 형성되어 있다. The passivation layer 70 is formed on the data line 62, the drain electrodes 66a and 66b, and the exposed portions of the semiconductor layers 40a and 40b.

보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 접촉 구멍(78, 76a, 76b)이 형성되어 있으며, 보호막과 게이트 절연막에 는 게이트선 끝단(24a, 24b)을 드러내는 접촉 구멍(74a, 74b)이 형성되어 있다. 접촉 구멍(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 화소 영역에 위치하는 제1 및 제2 화소 전극(582a, 582b)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74a, 74b, 78)을 통하여 각각 게이트선 끝단(24a, 24b)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86a, 86b) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 제1 및 제2 화소 전극(582a, 582b)과 보조 게이트 및 데이터선 끝단(86a, 86b, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.In the passivation layer 70, contact holes 78, 76a, and 76b exposing the data line end 68 and the drain electrode extensions 67a and 67b are formed, respectively. The passivation layer and the gate insulating film have gate line end 24a, respectively. Contact holes 74a and 74b exposing 24b) are formed. First and second pixel electrodes 582a and 582b, which are electrically connected to the first and second drain electrodes 66a and 66b through the contact holes 76a and 76b and positioned in the pixel area, are formed. In addition, the auxiliary gate line ends 86a and 86b and auxiliary data connected to the gate line ends 24a and 24b and the data line end 68 through the contact holes 74a, 74b and 78 on the passivation layer 70, respectively. Line end 88 is formed. Here, the first and second pixel electrodes 582a and 582b and the auxiliary gate and data line ends 86a, 86b and 88 are made of a transparent conductor such as ITO or IZO or a reflective conductor such as aluminum.

제1 및 제2 화소 전극(582a, 582b)은 각각 접촉 구멍(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가 받는다. The first and second pixel electrodes 582a and 582b are physically and electrically connected to the first and second drain electrodes 66a and 66b through the contact holes 76a and 76b, respectively. Data voltages are applied from 66a and 66b).

하나의 화소는 제1 및 제2 화소 전극(582a, 582b)으로 나누어지고, 제1 화소 전극(582a)은 제1 드레인 전극(66a), 제1 소스 전극(65a) 및 제1 게이트 전극(22a)으로 구성된 박막 트랜지스터에 의해 구동되고 제2 화소 전극(582b)은 제2 드레인 전극(66b), 제2 소스 전극(65b) 및 제2 게이트 전극(22b)으로 구성된 별개의 박막 트랜지스터에 의해 구동된다. One pixel is divided into first and second pixel electrodes 582a and 582b, and the first pixel electrode 582a is a first drain electrode 66a, a first source electrode 65a, and a first gate electrode 22a. ) And the second pixel electrode 582b is driven by a separate thin film transistor composed of a second drain electrode 66b, a second source electrode 65b, and a second gate electrode 22b. .

제1 및 제2 화소 전극(582a, 582b)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소에 대한 감마 곡선은 이들을 합성한 감마 곡선이 된다. 이러한 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.A pair of gradation voltage sets having different gamma curves obtained from one piece of image information are applied to the first and second pixel electrodes 582a and 582b. The gamma curve for one pixel is a gamma curve obtained by combining them. When determining the pair of gradation voltages, visibility can be improved by ensuring that the composite gamma curve at the front is close to the reference gamma curve at the front and the synthetic gamma curve at the side is closest to the reference gamma curve at the front. have.

이와 같이 보호막(70) 위에는 화소의 모양을 따라 꺾인 띠 모양을 하는 화소 전극(582)이 형성되어 있으며, 화소 전극(582)은 데이터선(62)을 따라 나란하게 형성된 소정의 간극(583)에 의해 세로 방향으로 전기적으로 분리된 제1 화소 전극(582a)과 제2 화소 전극(582b)을 포함한다. 여기서, 간극(583)은 화소 영역을 대략 1:2로 세로로 분할하여 제1 화소 전극(582a)과 제2 화소 전극(582b)으로 구획하며, 게이트선(22a, 22b)과 대략 45도 또는 -45도를 이룬다.As described above, a pixel electrode 582 having a band shape that is bent along the shape of the pixel is formed on the passivation layer 70, and the pixel electrode 582 is formed in a predetermined gap 583 along the data line 62. And a first pixel electrode 582a and a second pixel electrode 582b electrically separated in the vertical direction. Here, the gap 583 divides the pixel region vertically into approximately 1: 2 and partitions the pixel region into the first pixel electrode 582a and the second pixel electrode 582b, and is approximately 45 degrees with the gate lines 22a and 22b. Achieve -45 degrees.

제1 화소 전극(582a)에는 제1 실시예에서 설명한 바와 동일한 사다리꼴 형상의 미세 패턴이 형성되어 있다. 제1 실시예에서 설명한 것과 동일한 이유로, 도 5d에 도시된 바와 같이 미세 패턴이 형성된 제1 화소 전극(582a)에 의해 생성되는 측방향 전계를 이용하여 효과적으로 액정 분자의 움직임을 제어함으로써 텍스쳐 발생을 방지하고 휘도를 향상시킬 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.The same trapezoidal fine pattern as described in the first embodiment is formed on the first pixel electrode 582a. For the same reason as described in the first embodiment, the texture is prevented by effectively controlling the movement of the liquid crystal molecules by using the lateral electric field generated by the first pixel electrode 582a having the fine pattern as shown in FIG. 5D. And brightness can be improved. Furthermore, when the raw gray level signal changes from black gray to white gray, the response of the liquid crystal by outputting the corrected gray level signal for pretilt generation and the corrected gray level signal for overshoot generation to the data line 62. Speed can be increased.

본 실시예에서는 미세 패턴이 형성된 제1 화소 전극(682a)에 높은 데이터 전압을 인가하고 미세 패턴이 없는 제2 화소 전극(682b)에 낮은 데이터 전압을 인가할 수 있으며, 그 반대도 가능하다. 다만, 시인성 개선을 위해서는 낮은 데이터 전압이 인가되는 화소 전극의 면적이 넓은 것이 유리하므로, 제1 화소 전극(682a)에 높은 데이터 전압이 인가되고 제2 화소 전극(682b)에 낮은 데이터 전압이 인가되는 것이 더욱 바람직하다. 또한, 높은 전압에서는 미세 패턴에 의한 개구율 감소가 거의 무시될 수 있으므로, 투과율 측면에서 제1 화소 전극(682a)에 높은 데이터 전압이 인가되는 것이 유리하다.In the present exemplary embodiment, a high data voltage may be applied to the first pixel electrode 682a having a fine pattern, and a low data voltage may be applied to the second pixel electrode 682b having no fine pattern, and vice versa. However, in order to improve visibility, it is advantageous to have a large area of the pixel electrode to which a low data voltage is applied. Therefore, a high data voltage is applied to the first pixel electrode 682a and a low data voltage is applied to the second pixel electrode 682b. More preferred. In addition, since the reduction of the aperture ratio due to the fine pattern can be almost neglected at a high voltage, it is advantageous to apply a high data voltage to the first pixel electrode 682a in terms of transmittance.

도 5b, 도 5c 및 도 5d를 참조하면 본 발명의 제4 실시예에 의한 액정 표시 장치용 공통 전극 표시판에서, 공통 전극(140)의 절개부(542)는 제2 화소 전극(582b)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(542)는 미세 패턴이 없는 제2 화소 전극(582b) 상에 배열된다. 5B, 5C, and 5D, in the common electrode display panel for a liquid crystal display according to the fourth embodiment of the present invention, the cutout 542 of the common electrode 140 is centered on the second pixel electrode 582b. Are arranged in. That is, the cutout 542 of the common electrode 140 is arranged on the second pixel electrode 582b without the fine pattern.

이렇게 하면, 화소는 공통 전극(140)의 절개부(542)와 화소 전극(582)의 간극(583)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(542)와 간극(583)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.In this way, the pixel is divided into a plurality of domains by the cutout 542 of the common electrode 140 and the gap 583 of the pixel electrode 582. At this time, the pixel is divided into left and right sides by the cutout 542 and the gap 583, but is divided into six types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into six kinds of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

도 5e는 본 발명의 제4 실시예에 따른 액정 표시 장치를 회로도로써 표현한 것이다.5E is a circuit diagram of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 5e에서 GLa는 제1 게이트선(22a)을, GLb는 제2 게이트선(22b)을, DL은 데이터선(22)을, SL은 유지 전극 배선(28, 29)을, PXa는 제1 화소 전극(582a)에 의한 제1 부화소를, PXa는 제2 화소 전극(582b)에 의한 제2 부화소를 나타낸다.In FIG. 5E, GLa is the first gate line 22a, GLb is the second gate line 22b, DL is the data line 22, SL is the storage electrode wirings 28 and 29, and PXa is the first. A first subpixel by the pixel electrode 582a is represented, and PXa represents a second subpixel by the second pixel electrode 582b.

화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 축전기(Clca, Clcb)와, 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결된 유지 축전기(Csta, Cstb)를 포함한다. 여기서, 유지 축전기(Csta, Cstb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.The pixel PX includes a pair of subpixels PXa and PXb, and each of the subpixels PXa and PXb is connected to the corresponding gate lines GLa and GLb and the data line DL. And Qb, liquid crystal capacitors Clca and Clcb connected thereto, and storage capacitors Csta and Cstb connected to the switching elements Qa and Qb and the storage electrode line SL. Here, the storage capacitors Csta and Cstb may be omitted as necessary, and in this case, the storage electrode line SL is also unnecessary.

앞서 설명한 바와 같이, 한쌍의 부화소(PXa, PXb)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소의 감마 곡선은 이들을 합성한 감마 곡선이 된다. 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.As described above, a pair of gray voltages having different gamma curves obtained from one piece of image information is applied to each of the pair of subpixels PXa and PXb, and a gamma curve of one pixel becomes a gamma curve obtained by combining them. . When determining a pair of gradation voltage sets, visibility can be improved by making the composite gamma curve at the front side closer to the reference gamma curve at the front side and making the composite gamma curve at the side closest to the reference gamma curve at the front side. .

또한, 도 3a 및 도 3b에서 설명한 바와 마찬가지로, 본 실시예에서도 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.In addition, as described with reference to FIGS. 3A and 3B, in the present exemplary embodiment, fine patterns that are reversed from each other are alternately formed for each pixel, so that the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on average. Visibility can be implemented.

이하, 도 6을 참조하여 본 발명의 제5 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the fifth embodiment of the present invention will be described in detail with reference to FIG. 6.

도 6은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 6에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 화소 전극(682) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.6 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 6, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 1A to 2D, the cutout 642 of the pixel electrode 682 and the common electrode.

즉, 본 실시예의 화소 전극(682)은 절개부가 형성되어 있지는 않지만, 공통 전극의 절개부(642)에 의해 좌우로 구분되는 제1 화소 전극(682a) 및 제2 화소 전극(682b)을 포함한다. 여기서, 제1 및 제2 화소 전극(682a, 682b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 화소 전극(682a)의 미세 패턴과 제2 화소 전극(682b)의 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the pixel electrode 682 of the present embodiment includes a first pixel electrode 682a and a second pixel electrode 682b, which are divided left and right by the cutout 642 of the common electrode, although the cutout is not formed. . Here, the first and second pixel electrodes 682a and 682b occupy substantially the same area, and both are composed of a plurality of trapezoidal fine patterns arranged side by side along the data line 62. In addition, the fine pattern of the first pixel electrode 682a and the fine pattern of the second pixel electrode 682b are formed in reverse phase to each other so that the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on average. Excellent visibility can be achieved.

이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the cutout 642 of the common electrode. At this time, the pixels are divided into left and right sides by the cutout 642, but are divided into four types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into four types of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

제1 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(682a, 682b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 6에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭 (W2)은 약 30-60㎛로 형성할 수 있다.As described in the first embodiment, when both the first and second pixel electrodes 682a and 682b are formed in a fine pattern, the movement of the liquid crystal molecules can be effectively controlled by the lateral electric field generated by the fine pattern. Can be. Therefore, even if the width (electrode spacing) W2 of the domain shown in FIG. 6 increases, the movement of the liquid crystal molecules can be effectively controlled. For example, the width W2 of the domain of the liquid crystal display according to the present embodiment may be formed to about 30-60 μm.

이하, 도 7을 참조하여 본 발명의 제6 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the sixth embodiment of the present invention will be described in detail with reference to FIG. 7.

도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제3 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 7에 나타낸 바와 같이, 도 4a 내지 도 4d의 액정 표시 장치와 화소 전극(782) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.7 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the third embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 7, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 4A to 4D, the cutout portion 642 of the pixel electrode 782 and the common electrode.

즉, 본 실시예의 화소 전극(782)은 간극(783)에 의해 상하로 전기적으로 분리되는 제1 화소 전극(782a) 및 제2 화소 전극(782b)을 포함한다. 여기서, 제1 및 제2 화소 전극(782a, 782b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 양쪽에 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 및 제2 화소 전극(782a, 782b)의 각 양쪽에 형성된 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the pixel electrode 782 of the present embodiment includes a first pixel electrode 782a and a second pixel electrode 782b electrically separated up and down by the gap 783. Here, the first and second pixel electrodes 782a and 782b occupy substantially the same area, and both are composed of a plurality of trapezoidal fine patterns arranged side by side along the data line 62. In addition, the fine patterns formed on both sides of the first and second pixel electrodes 782a and 782b are formed in reverse phase to each other, so that the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on the average so that the visibility is excellent. Can be implemented.

제1 화소 전극(782a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있다. 제2 화소 전극(782b)은 전기적으로 부유 상태에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극(764)과 중첩하고 있어서 제1 화소 전극(782a)과 용량성으로 결합하고 있다. 즉, 제1 화소 전극(782a)에 인가되는 전압에 의하여 제2 화소 전극(782b)의 전압이 변동하는 상태에 놓여 있다. The first pixel electrode 782a is connected to the drain electrode 66 through the contact hole 76. Although the second pixel electrode 782b is in an electrically floating state, the second pixel electrode 782b overlaps the coupling electrode 764 connected to the drain electrode 66 and is capacitively coupled to the first pixel electrode 782a. In other words, the voltage of the second pixel electrode 782b varies depending on the voltage applied to the first pixel electrode 782a.

이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the cutout 642 of the common electrode. At this time, the pixels are divided into left and right sides by the cutout 642, but are divided into four types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into four types of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

제3 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(782a, 782b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 7에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭(W2)은 약 30-60㎛로 형성할 수 있다.As described in the third embodiment, when both the first and second pixel electrodes 782a and 782b are formed in a fine pattern, the movement of the liquid crystal molecules can be effectively controlled by the lateral electric field generated by the fine pattern. Can be. Therefore, even if the width (electrode spacing) W2 of the domain shown in FIG. 7 increases, the movement of the liquid crystal molecules can be effectively controlled. For example, the width W2 of the domain of the liquid crystal display according to the present exemplary embodiment may be formed to about 30-60 μm.

이하, 도 8을 참조하여 본 발명의 제7 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the seventh embodiment of the present invention will be described in detail with reference to FIG. 8.

도 8은 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제4 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 8에 나타낸 바와 같이, 도 5a 내지 도 5e의 액정 표시 장치와 화소 전극(882) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.8 is a layout view of a liquid crystal display according to a seventh exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the fourth embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 8, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 5A to 5E, the cutout portion 642 of the pixel electrode 882 and the common electrode.

즉, 본 실시예의 화소 전극(882)은 간극(883)에 의해 상하로 전기적으로 분리되는 제1 화소 전극(882a) 및 제2 화소 전극(882b)을 포함한다. 여기서, 제1 및 제2 화소 전극(882a, 882b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 양쪽에 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 및 제2 화소 전극(882a, 882b)의 각 양쪽에 형성된 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the pixel electrode 882 of the present embodiment includes a first pixel electrode 882a and a second pixel electrode 882b that are electrically separated up and down by the gap 883. Here, the first and second pixel electrodes 882a and 882b occupy almost the same area, and both are composed of a plurality of trapezoidal fine patterns arranged side by side along the data line 62. In addition, the fine patterns formed on both sides of the first and second pixel electrodes 882a and 882b are formed in reverse phase to each other so that the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on the average, thereby providing excellent visibility. Can be implemented.

제1 및 제2 화소 전극(882a, 882b)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소에 대한 감마 곡선은 이들을 합성한 감마 곡선이 된다. 이러한 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.A pair of gradation voltage sets having different gamma curves obtained from one piece of image information is applied to the first and second pixel electrodes 882a and 882b. The gamma curve for one pixel is a gamma curve obtained by combining them. When determining the pair of gradation voltages, visibility can be improved by ensuring that the composite gamma curve at the front is close to the reference gamma curve at the front and the synthetic gamma curve at the side is closest to the reference gamma curve at the front. have.

이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the cutout 642 of the common electrode. At this time, the pixels are divided into left and right sides by the cutout 642, but are divided into four types of domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel. That is, the pixel is divided into four types of domains according to the direction in which the main directors of the liquid crystal molecules included in the liquid crystal layer are arranged when the electric field is applied.

제4 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(882a, 882b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 8에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임 을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭(W2)은 약 30-60㎛로 형성할 수 있다.As described in the fourth embodiment, when both the first and second pixel electrodes 882a and 882b are formed in a fine pattern, the movement of the liquid crystal molecules can be effectively controlled by the lateral electric field generated by the fine pattern. Can be. Therefore, even if the width (electrode spacing) W2 of the domain shown in FIG. 8 increases, the movement of the liquid crystal molecules can be effectively controlled. For example, the width W2 of the domain of the liquid crystal display according to the present exemplary embodiment may be formed to about 30-60 μm.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면, 높은 개구율로 인하여 휘도를 향상하는 동시에 응답 속도도 향상시킬 수 있다.As described above, according to the liquid crystal display according to the present invention, it is possible to improve the luminance and the response speed due to the high aperture ratio.

Claims (55)

제1 절연 기판;A first insulating substrate; 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선;A gate line formed on the first insulating substrate and extending in a first direction; 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선;A data line formed to insulate and cross the gate line on the first insulating substrate, the data line having a bent portion and a portion extending in a second direction; 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 상기 데이터선을 따라 적어도 일측에 톱니 모양의 미세 패턴이 형성된 화소 전극; A pixel electrode formed for each pixel defined by the gate line and the data line crossing each other, and having a sawtooth-shaped fine pattern formed on at least one side along the data line; 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 연결된 박막 트랜지스터;A thin film transistor connected to the gate line, the data line and the pixel electrode; 상기 제1 절연 기판과 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 위에 형성된 공통 전극; 및A common electrode formed on the second insulating substrate; And 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함하는 액정 표시 장치.And a liquid crystal layer injected between the first insulating substrate and the second insulating substrate. 제1 항에 있어서, According to claim 1, 상기 화소 전극은 제1 도메인 분할 수단에 의해 상기 데이터선을 따라 실질적으로 1:2로 세로로 분할된 제1 화소 전극과 제2 화소 전극을 포함하고, 상기 제1 화소 전극에 상기 미세 패턴이 형성된 액정 표시 장치.The pixel electrode includes a first pixel electrode and a second pixel electrode which are vertically divided by 1: 2 along the data line by a first domain dividing unit, and the fine pattern is formed on the first pixel electrode. Liquid crystal display. 제2 항에 있어서, The method of claim 2, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할되고, 상기 제2 도메인 분할 수단은 상기 제2 화소 전극 위에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned on the second pixel electrode. 제3 항에 있어서, The method of claim 3, wherein 상기 제1 및 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.And the first and second domain dividing means are cutouts or protrusions. 제2 항에 있어서, The method of claim 2, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 6 종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into six kinds of domains according to a direction in which the main directors of the liquid crystals included in the liquid crystal layer are arranged when an electric field is applied. 제5 항에 있어서, The method of claim 5, 상기 도메인의 폭이 약 20-40㎛인 액정 표시 장치.The width of the domain is about 20-40㎛ liquid crystal display device. 제1 항에 있어서, According to claim 1, 상기 화소 전극은 상기 데이터선을 따라 양측에 상기 미세 패턴이 형성된 액정 표시 장치.The pixel electrode has the fine pattern formed on both sides along the data line. 제8 항에 있어서, The method of claim 8, 상기 화소 전극의 양측에 형성된 상기 미세 패턴은 서로 역상으로 형성된 액정 표시 장치.The fine patterns formed on both sides of the pixel electrode are formed in reverse phase to each other. 제8 항에 있어서, The method of claim 8, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할되고, 상기 제2 도메인 분할 수단은 상기 화소 전극의 가운데 위에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned above the center of the pixel electrode. 제9 항에 있어서, The method of claim 9, 상기 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.The second domain dividing means is a cutout or a protrusion. 제8 항에 있어서, The method of claim 8, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into four types of domains according to a direction in which the main directors of the liquid crystal included in the liquid crystal layer are arranged when an electric field is applied. 제11 항에 있어서, The method of claim 11, wherein 상기 도메인의 폭이 약 30-60㎛인 액정 표시 장치.Wherein the domain has a width of about 30-60 μm. 제1 항에 있어서, According to claim 1, 상기 미세 패턴은 사다리꼴 형상인 액정 표시 장치.The fine pattern has a trapezoidal shape. 제13 항에 있어서,  The method of claim 13, 상기 사다리꼴 미세 패턴의 윗변은 약 1-8㎛이고, 아랫변의 길이는 약 1-15㎛인 액정 표시 장치.The upper side of the trapezoidal fine pattern is about 1-8㎛, the lower side is about 1-15㎛ the liquid crystal display device. 제1 항에 있어서, According to claim 1, 상기 화소와 인접한 이웃 화소에는 상기 미세 패턴과 역상인 미세 패턴이 형성된 액정 표시 장치.And a fine pattern inversely opposite to the fine pattern in a neighboring pixel adjacent to the pixel. 제1 항에 있어서, According to claim 1, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.The liquid crystal contained in the liquid crystal layer has negative dielectric anisotropy, and the liquid crystal has a long axis perpendicular to the first and second insulating substrates. 제1 항에 있어서, According to claim 1, 상기 데이터선의 굽은 부분은 2개의 직선 부분을 포함하고, 상기 2개의 직선 부분 중 하나는 상기 게이트선에 대하여 실질적으로 45도를 이루고 나머지 하나는 상기 게이트선에 대하여 실질적으로 -45도를 이루는 액정 표시 장치.The curved portion of the data line includes two straight portions, one of the two straight portions substantially 45 degrees with respect to the gate line, and the other one substantially -45 degrees with respect to the gate line. Device. 제1 항에 있어서, According to claim 1, 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트 발생을 위한 보정 계조 신호와 오버슈트 발생을 위한 보정 계조 신호가 상기 데이터선에 인가되는 액정 표시 장치.And a correction gradation signal for generating a pretilt and a correction gradation signal for generating an overshoot to the data line when the gradation signal is changed from black gradation to white gradation. 제1 절연 기판;A first insulating substrate; 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선;A gate line formed on the first insulating substrate and extending in a first direction; 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선;A data line formed to insulate and cross the gate line on the first insulating substrate, the data line having a bent portion and a portion extending in a second direction; 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 톱니 모양의 미세 패턴이 형성된 제1 화소 전극;A first pixel electrode formed for each pixel defined by the gate line and the data line crossing each other, and having a sawtooth fine pattern formed thereon; 상기 화소마다 형성되고 상기 제1 화소 전극과 용량성으로 결합하는 제2 화소 전극; A second pixel electrode formed for each of the pixels and capacitively coupled to the first pixel electrode; 상기 게이트선 및 상기 데이터선과 연결되고, 상기 제1 및 제2 화소 전극 중 어느 하나와 연결된 박막 트랜지스터;A thin film transistor connected to the gate line and the data line and connected to any one of the first and second pixel electrodes; 상기 제1 절연 기판과 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 위에 형성된 공통 전극; 및A common electrode formed on the second insulating substrate; And 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함하는 액정 표시 장치.And a liquid crystal layer injected between the first insulating substrate and the second insulating substrate. 제19 항에 있어서, The method of claim 19, 상기 제1 및 제2 화소 전극은 상기 데이터선을 따라 실질적으로 1:2로 세로로 분할되고, 상기 박막 트랜지스터는 상기 제1 화소 전극과 연결된 액정 표시 장치.And the first and second pixel electrodes are vertically divided substantially 1: 2 along the data line, and the thin film transistor is connected to the first pixel electrode. 제20 항에 있어서, The method of claim 20, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할되고, 상기 제2 도메인 분할 수단은 상기 제2 화소 전극 위에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned on the second pixel electrode. 제21 항에 있어서, The method of claim 21, 상기 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.The second domain dividing means is a cutout or a protrusion. 제20 항에 있어서, The method of claim 20, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 6 종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into six kinds of domains according to a direction in which the main directors of the liquid crystals included in the liquid crystal layer are arranged when an electric field is applied. 제23 항에 있어서, The method of claim 23, wherein 상기 도메인의 폭이 약 20-40㎛인 액정 표시 장치.The width of the domain is about 20-40㎛ liquid crystal display device. 제19 항에 있어서, The method of claim 19, 상기 제1 및 제2 화소 전극은 상기 데이터선을 따라 실질적으로 1:1로 세로로 분할되고, 상기 제2 화소 전극에도 톱니 모양의 미세 패턴이 형성된 액정 표시 장치.And the first and second pixel electrodes are vertically divided substantially vertically along the data line, and the second pixel electrode is formed with a sawtooth-shaped fine pattern. 제25 항에 있어서, The method of claim 25, 상기 제1 및 제2 화소 전극에 각각 형성된 상기 미세 패턴은 서로 역상으로 형성된 액정 표시 장치.The fine patterns formed on the first and second pixel electrodes, respectively, are formed in reverse phase to each other. 제25 항에 있어서, The method of claim 25, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할되고, 상기 제2 도메인 분할 수단은 상기 제1 및 제2 화소 전극의 사이에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned between the first and second pixel electrodes. 제27 항에 있어서, The method of claim 27, 상기 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.The second domain dividing means is a cutout or a protrusion. 제25 항에 있어서, The method of claim 25, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into four types of domains according to a direction in which the main directors of the liquid crystal included in the liquid crystal layer are arranged when an electric field is applied. 제29 항에 있어서, The method of claim 29, 상기 도메인의 폭이 약 30-60㎛인 액정 표시 장치.Wherein the domain has a width of about 30-60 μm. 제19 항에 있어서, The method of claim 19, 상기 미세 패턴은 사다리꼴 형상인 액정 표시 장치.The fine pattern has a trapezoidal shape. 제31 항에 있어서, The method of claim 31, wherein 상기 사다리꼴 미세 패턴의 윗변은 약 1-8㎛이고, 아랫변의 길이는 약 1-15㎛인 액정 표시 장치.The upper side of the trapezoidal fine pattern is about 1-8㎛, the lower side is about 1-15㎛ the liquid crystal display device. 제19 항에 있어서, The method of claim 19, 상기 화소와 인접한 이웃 화소에는 상기 미세 패턴과 역상인 미세 패턴이 형성된 액정 표시 장치.And a fine pattern inversely opposite to the fine pattern in a neighboring pixel adjacent to the pixel. 제19 항에 있어서, The method of claim 19, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.The liquid crystal contained in the liquid crystal layer has negative dielectric anisotropy, and the liquid crystal has a long axis perpendicular to the first and second insulating substrates. 제19 항에 있어서, The method of claim 19, 상기 데이터선의 굽은 부분은 2개의 직선 부분을 포함하고, 상기 2개의 직선 부분 중 하나는 상기 게이트선에 대하여 실질적으로 45도를 이루고 나머지 하나는 상기 게이트선에 대하여 실질적으로 -45도를 이루는 액정 표시 장치.The curved portion of the data line includes two straight portions, one of the two straight portions substantially 45 degrees with respect to the gate line, and the other one substantially -45 degrees with respect to the gate line. Device. 제19 항에 있어서, The method of claim 19, 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트 발생을 위한 보정 계조 신호와 오버슈트 발생을 위한 보정 계조 신호가 상기 데이터선에 인가되는 액정 표시 장치.And a correction gradation signal for generating a pretilt and a correction gradation signal for generating an overshoot to the data line when the gradation signal is changed from black gradation to white gradation. 제1 절연 기판;A first insulating substrate; 상기 제1 절연 기판 위에 형성된 제1 방향으로 뻗은 제1 및 제2 게이트선;First and second gate lines extending in a first direction on the first insulating substrate; 상기 제1 절연 기판 위에 상기 제1 및 제2 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선;A data line formed on the first insulating substrate to insulate and cross the first and second gate lines, the data line having a curved portion and a portion extending in a second direction; 상기 제1 및 제2 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성된 제1 및 제2 화소 전극으로서, 상기 제1 화소 전극에 톱니 모양의 미세 패턴이 형성된 제1 및 제2 화소 전극;First and second pixel electrodes formed for each pixel defined by the intersection of the first and second gate lines and the data line, the first and second pixel electrodes having a sawtooth-shaped fine pattern formed on the first pixel electrode; 상기 제1 게이트선, 상기 제1 화소 전극 및 상기 데이터 전극에 연결된 제1 박막 트랜지스터;A first thin film transistor connected to the first gate line, the first pixel electrode, and the data electrode; 상기 제2 게이트선, 상기 제2 화소 전극 및 상기 데이터 전극에 연결된 제2 박막 트랜지스터;A second thin film transistor connected to the second gate line, the second pixel electrode, and the data electrode; 상기 제1 절연 기판과 대향하는 제2 절연 기판;A second insulating substrate facing the first insulating substrate; 상기 제2 절연 기판 위에 형성된 공통 전극; 및A common electrode formed on the second insulating substrate; And 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함하는 액정 표시 장치.And a liquid crystal layer injected between the first insulating substrate and the second insulating substrate. 제37 항에 있어서, The method of claim 37, 상기 제1 화소 전극과 상기 제2 화소 전극에는 하나의 영상 정보로부터 얻어진 서로 다른 데이터 전압이 인가되고, 상기 제1 화소 전극에 상기 제2 화소 전극보다 상대적으로 높은 데이터 전압이 인가되는 액정 표시 장치.And a different data voltage obtained from one image information is applied to the first pixel electrode and the second pixel electrode, and a data voltage relatively higher than the second pixel electrode is applied to the first pixel electrode. 제37 항에 있어서, The method of claim 37, 상기 제1 및 제2 화소 전극은 상기 데이터선을 따라 실질적으로 1:2로 세로로 분할된 액정 표시 장치.And the first and second pixel electrodes are vertically divided by 1: 2 along the data line. 제39 항에 있어서, The method of claim 39, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할되고, 상기 제2 도메인 분할 수단은 상기 제2 화소 전극 위에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned on the second pixel electrode. 제40 항에 있어서, 41. The method of claim 40 wherein 상기 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.The second domain dividing means is a cutout or a protrusion. 제39 항에 있어서, The method of claim 39, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 6 종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into six kinds of domains according to a direction in which the main directors of the liquid crystals included in the liquid crystal layer are arranged when an electric field is applied. 제42 항에 있어서, The method of claim 42, wherein 상기 도메인의 폭이 약 20-40㎛인 액정 표시 장치.The width of the domain is about 20-40㎛ liquid crystal display device. 제37 항에 있어서, The method of claim 37, 상기 제1 및 제2 화소 전극은 상기 데이터선을 따라 실질적으로 1:1로 세로로 분할되고, 상기 제2 화소 전극에도 톱니 모양의 미세 패턴이 형성된 액정 표시 장치.And the first and second pixel electrodes are vertically divided substantially vertically along the data line, and the second pixel electrode is formed with a sawtooth-shaped fine pattern. 제44 항에 있어서, The method of claim 44, 상기 제1 및 제2 화소 전극에 각각 형성된 상기 미세 패턴은 서로 역상으로 형성된 액정 표시 장치.The fine patterns formed on the first and second pixel electrodes, respectively, are formed in reverse phase to each other. 제44 항에 있어서, The method of claim 44, 상기 공통 전극은 제2 도메인 분할 수단에 의해 상기 데이터선을 따라 분할 되고, 상기 제2 도메인 분할 수단은 상기 제1 및 제2 화소 전극의 사이에 위치하는 액정 표시 장치.And the common electrode is divided along the data line by second domain dividing means, and the second domain dividing means is positioned between the first and second pixel electrodes. 제46 항에 있어서, 47. The method of claim 46 wherein 상기 제2 도메인 분할 수단은 절개부 또는 돌출부인 액정 표시 장치.The second domain dividing means is a cutout or a protrusion. 제44 항에 있어서, The method of claim 44, 상기 화소는 상기 액정층에 포함된 액정의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할되는 액정 표시 장치.The pixel is divided into four types of domains according to a direction in which the main directors of the liquid crystal included in the liquid crystal layer are arranged when an electric field is applied. 제48 항에 있어서, 49. The method of claim 48 wherein 상기 도메인의 폭이 약 30-60㎛인 액정 표시 장치.Wherein the domain has a width of about 30-60 μm. 제37 항에 있어서, The method of claim 37, 상기 미세 패턴은 사다리꼴 형상인 액정 표시 장치.The fine pattern has a trapezoidal shape. 제50 항에 있어서, 51. The method of claim 50, 상기 사다리꼴 미세 패턴의 윗변은 약 1-8㎛이고, 아랫변의 길이는 약 1-15㎛인 액정 표시 장치.The upper side of the trapezoidal fine pattern is about 1-8㎛, the lower side is about 1-15㎛ the liquid crystal display device. 제37 항에 있어서, The method of claim 37, 상기 화소와 인접한 이웃 화소에는 상기 미세 패턴과 역상인 미세 패턴이 형성된 액정 표시 장치.And a fine pattern inversely opposite to the fine pattern in a neighboring pixel adjacent to the pixel. 제37 항에 있어서, The method of claim 37, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있는 액정 표시 장치.The liquid crystal contained in the liquid crystal layer has negative dielectric anisotropy, and the liquid crystal has a long axis perpendicular to the first and second insulating substrates. 제37 항에 있어서,  The method of claim 37, 상기 데이터선의 굽은 부분은 2개의 직선 부분을 포함하고, 상기 2개의 직선 부분 중 하나는 상기 게이트선에 대하여 실질적으로 45도를 이루고 나머지 하나는 상기 게이트선에 대하여 실질적으로 -45도를 이루는 액정 표시 장치.The curved portion of the data line includes two straight portions, one of the two straight portions substantially 45 degrees with respect to the gate line, and the other one substantially -45 degrees with respect to the gate line. Device. 제37 항에 있어서, The method of claim 37, 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트 발생을 위한 보정 계조 신호와 오버슈트 발생을 위한 보정 계조 신호가 상기 데이터선에 인가되는 액정 표시 장치.And a correction gradation signal for generating a pretilt and a correction gradation signal for generating an overshoot to the data line when the gradation signal is changed from black gradation to white gradation.
KR1020050039052A 2005-05-10 2005-05-10 Liquid crystal display KR20060116580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050039052A KR20060116580A (en) 2005-05-10 2005-05-10 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039052A KR20060116580A (en) 2005-05-10 2005-05-10 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR20060116580A true KR20060116580A (en) 2006-11-15

Family

ID=37653514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039052A KR20060116580A (en) 2005-05-10 2005-05-10 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20060116580A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081282B2 (en) 2007-04-05 2011-12-20 Samsung Electronics Co., Ltd. Liquid crystal display device
US8134670B2 (en) 2008-07-24 2012-03-13 Samsung Electronics Co., Ltd. Liquid crystal display and panel thereof
US8643816B2 (en) 2008-01-30 2014-02-04 Samsung Display Co., Ltd. Liquid crystal display including subpixel electrodes having fine protruding patterns
WO2018036028A1 (en) * 2016-08-26 2018-03-01 深圳市华星光电技术有限公司 Pixel electrode
US10809579B2 (en) 2014-04-29 2020-10-20 Samsung Display Co., Ltd. Liquid crystal display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081282B2 (en) 2007-04-05 2011-12-20 Samsung Electronics Co., Ltd. Liquid crystal display device
US8643816B2 (en) 2008-01-30 2014-02-04 Samsung Display Co., Ltd. Liquid crystal display including subpixel electrodes having fine protruding patterns
US9304364B2 (en) 2008-01-30 2016-04-05 Samsung Display Co., Ltd. Liquid crystal display having multiple patterned subpixel electrodes
US8134670B2 (en) 2008-07-24 2012-03-13 Samsung Electronics Co., Ltd. Liquid crystal display and panel thereof
US8305534B2 (en) 2008-07-24 2012-11-06 Samsung Display Co., Ltd. Liquid crystal display and panel thereof
US10809579B2 (en) 2014-04-29 2020-10-20 Samsung Display Co., Ltd. Liquid crystal display
WO2018036028A1 (en) * 2016-08-26 2018-03-01 深圳市华星光电技术有限公司 Pixel electrode

Similar Documents

Publication Publication Date Title
US7916244B2 (en) Liquid crystal display having high luminance and high display quality
KR101237011B1 (en) Liquid crystal display
US7403253B2 (en) Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
KR101529957B1 (en) Liquid crystal display
KR101319595B1 (en) Liquid crystal display
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
KR101267496B1 (en) Liquid crystal display
US7443458B2 (en) Liquid crystal display with wide viewing angle
US10824021B2 (en) Liquid crystal display device
KR101201969B1 (en) Liquid crystal display
KR20080030244A (en) Liquid crystal display
KR20080101582A (en) Liquid crystal display device
US7760282B2 (en) Liquid crystal display
KR101258218B1 (en) Liquid crystal display
KR20090083753A (en) Liquid crystal display
KR101435133B1 (en) Liquid crystal display
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
KR20060116580A (en) Liquid crystal display
KR101502358B1 (en) Liquid crystal display
KR20080024697A (en) Liquid crystal display
KR20060020893A (en) Multi-domain thin film transistor array panel
KR20070038332A (en) Liquid crystal display
KR20060120298A (en) Liquid crystal display
KR20060084017A (en) Thin film transistor array panel for display device
KR20050076402A (en) Liquid crystal display and thin film transistor array panel therefor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination