KR20060116580A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20060116580A KR20060116580A KR1020050039052A KR20050039052A KR20060116580A KR 20060116580 A KR20060116580 A KR 20060116580A KR 1020050039052 A KR1020050039052 A KR 1020050039052A KR 20050039052 A KR20050039052 A KR 20050039052A KR 20060116580 A KR20060116580 A KR 20060116580A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- pixel
- data line
- pixel electrode
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
Abstract
Description
도 1a은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.1A is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 1b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이다.1B is a layout view of a common electrode display panel for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 1c 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.FIG. 1C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode display panel of FIG. 1B.
도 2a는 도 1a의 Ⅱa-Ⅱa'선에 대한 단면도이다.FIG. 2A is a cross-sectional view taken along line IIa-IIa 'of FIG. 1A.
도 2b는 도 1a의 Ⅱb-Ⅱb'선 및 Ⅱb'-Ⅱb''선에 대한 단면도이다.FIG. 2B is a cross-sectional view taken along lines IIb-IIb 'and IIb'-IIb' of FIG. 1A.
도 2c는 도 1c의 Ⅱc-Ⅱc'선에 대한 단면도이다.FIG. 2C is a cross-sectional view taken along line IIc-IIc ′ of FIG. 1C.
도 2d는 도 1c의 A 부분에 대한 개략적인 사시도이다.FIG. 2D is a schematic perspective view of part A of FIG. 1C.
도 3a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.3A is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention.
도 3b는 도 3a의 액정 표시 장치의 Ⅲb-Ⅲb'선에 대한 단면도이다.3B is a cross-sectional view taken along line IIIb-IIIb ′ of the liquid crystal display of FIG. 3A.
도 4a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.4A is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.
도 4b는 본 발명의 제3 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이다.4B is a layout view of a common electrode display panel of the liquid crystal display according to the third exemplary embodiment of the present invention.
도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.4C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 4A and the common electrode panel of FIG. 4B.
도 4d는 도 4c의 액정 표시 장치의 Ⅳd-Ⅳd'선에 대한 단면도이다. 4D is a cross-sectional view taken along line IVd-IVd 'of the liquid crystal display of FIG. 4C.
도 4e는 본 발명의 제3 실시예에 의한 액정 표시 장치의 회로도이다.4E is a circuit diagram of a liquid crystal display according to a third embodiment of the present invention.
도 5a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.5A is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
도 5b는 본 발명의 제4 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이다.5B is a layout view of a common electrode panel of the liquid crystal display according to the fourth exemplary embodiment of the present invention.
도 5c는 도 5a의 박막 트랜지스터 표시판과 도 5b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다.FIG. 5C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 5A and the common electrode panel of FIG. 5B.
도 5d는 도 5c의 액정 표시 장치의 Ⅴd-Ⅴd'선에 대한 단면도이다.FIG. 5D is a cross-sectional view taken along line Vd-Vd ′ of the liquid crystal display of FIG. 5C.
도 5e는 본 발명의 제4 실시예에 의한 액정 표시 장치의 회로도이다.5E is a circuit diagram of a liquid crystal display according to a fourth embodiment of the present invention.
도 6은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이다.6 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.
도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다.7 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention.
도 8은 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이다.8 is a layout view of a liquid crystal display according to a seventh exemplary embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1: 박막 트랜지스터 표시판 2: 컬러 필터 표시판1: thin film transistor display panel 2: color filter display panel
3: 액정층 5: 액정 분자3: liquid crystal layer 5: liquid crystal molecules
22, 22a, 22b: 게이트선 24, 24a, 24b: 게이트선 끝단22, 22a, 22b:
26, 26a, 26b: 게이트 전극 28: 유지 전극선26, 26a, 26b: gate electrode 28: sustain electrode line
29: 유지 전극 40, 40a, 40b: 반도체층29: sustain
62: 데이터선 65, 65a, 65b: 소스 전극62:
66, 66a, 66b: 드레인 전극 68: 데이터선 끝단66, 66a, 66b: drain electrode 68: data line end
74, 74a, 74b, 76, 76a, 76b, 78: 접촉 구멍74, 74a, 74b, 76, 76a, 76b, 78: contact hole
82, 482, 582, 682, 782, 882: 화소 전극82, 482, 582, 682, 782, 882: pixel electrode
83: 절개부 483, 583, 783, 883: 간극83:
86, 86a, 86b: 보조 게이트선 끝단 88: 보조 데이터선 끝단 86, 86a, 86b: end of auxiliary gate line 88: end of auxiliary data line
120: 블랙 매트릭스 130: 색필터120: black matrix 130: color filter
140: 공통 전극 142, 542, 642: 절개부140:
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a liquid crystal display device.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시 판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel has a high contrast ratio and is easy to implement a wide reference viewing angle. Here, the reference viewing angle refers to a viewing angle having a contrast ratio of 1:10 or a luminance inversion limit angle between gray levels.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 이와 같이 절개부 또는 돌기를 이용하여 하나의 화소를 다수의 도메인으로 분할한 후 절개부 또는 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.Means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display include a method of forming a cutout in the field generating electrode and a method of forming a protrusion on the field generating electrode. As described above, since one pixel is divided into a plurality of domains by using cutouts or protrusions, the direction in which the liquid crystal molecules are tilted by the cutouts or protrusions may be determined. The reference viewing angle can be widened.
이와 같이 광시야각을 얻기 위해 화소 전극을 다수의 도메인으로 분할하는 경우, 하나의 화소를 구성하는 도메인의 수가 증가할수록 개구율이 저하되어 휘도가 감소하게 된다. 반면, 하나의 화소를 구성하는 도메인의 수가 감소할수록 개구율은 높아지지만 전극 간격(도메인의 폭)이 증가하여 액정을 효과적으로 제어하기 어렵게 되므로 액정의 방향성이 불안정하여 텍스쳐(texture)가 발생하여 휘도가 감소하고, 또한 응답 속도가 저하된다.When the pixel electrode is divided into a plurality of domains in order to obtain a wide viewing angle as described above, as the number of domains constituting one pixel increases, the aperture ratio decreases and the luminance decreases. On the other hand, as the number of domains constituting one pixel decreases, the aperture ratio increases, but the electrode spacing (domain width) increases, making it difficult to effectively control the liquid crystal. Therefore, the liquid crystal orientation is unstable, resulting in texture, resulting in reduced luminance. In addition, the response speed is lowered.
본 발명이 이루고자 하는 기술적 과제는, 응답 속도 및 휘도를 동시에 향상시킬 수 있는 액정 표시 장치를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display device capable of simultaneously improving response speed and luminance.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하 게 이해될 수 있을 것이다. The technical problems of the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선과, 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 상기 데이터선을 따라 적어도 일측에 톱니 모양의 미세 패턴이 형성된 화소 전극과, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 연결된 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a first insulating substrate, a gate line formed on the first insulating substrate and extending in a first direction, and the gate on the first insulating substrate. A data line having an insulated intersection with the line, having a curved portion and a portion extending in the second direction, and formed for each pixel defined by the gate line and the data line crossing each other, and having a sawtooth shape along at least one side along the data line. A pixel electrode having a pattern formed thereon, a thin film transistor connected to the gate line, the data line and the pixel electrode, a second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate, and And a liquid crystal layer injected between the first insulating substrate and the second insulating substrate.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성되어 제1 방향으로 뻗은 게이트선과, 상기 제1 절연 기판 위에 상기 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성되고, 톱니 모양의 미세 패턴이 형성된 제1 화소 전극과, 상기 화소마다 형성되고 상기 제1 화소 전극과 용량성으로 결합하는 제2 화소 전극과, 상기 게이트선 및 상기 데이터선과 연결되고, 상기 제1 및 제2 화소 전극 중 어느 하나와 연결된 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.In addition, the liquid crystal display according to another embodiment of the present invention for achieving the above technical problem, a first insulating substrate, a gate line formed on the first insulating substrate extending in the first direction, and on the first insulating substrate A first pixel formed to insulate and intersect the gate line, the data line having a curved portion and a portion extending in a second direction, and each pixel defined by the gate line and the data line crossing each other, and having a sawtooth-shaped fine pattern formed thereon; A thin film transistor connected to one of the first and second pixel electrodes, a second pixel electrode formed in each of the pixels and capacitively coupled to the first pixel electrode, and connected to the gate line and the data line A second insulating substrate facing the first insulating substrate, a common electrode formed on the second insulating substrate, and the first insulating substrate; And a liquid crystal layer injected between the second insulating substrates.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 위에 형성된 제1 방향으로 뻗은 제1 및 제2 게이트선과, 상기 제1 절연 기판 위에 상기 제1 및 제2 게이트선과 절연되어 교차하도록 형성되고, 굽은 부분과 제2 방향으로 뻗은 부분을 가지는 데이터선과, 상기 제1 및 제2 게이트선과 상기 데이터선이 교차하여 정의하는 화소마다 형성된 제1 및 제2 화소 전극으로서, 상기 제1 화소 전극에 톱니 모양의 미세 패턴이 형성된 제1 및 제2 화소 전극과, 상기 제1 게이트선, 상기 제1 화소 전극 및 상기 데이터 전극에 연결된 제1 박막 트랜지스터와, 상기 제2 게이트선, 상기 제2 화소 전극 및 상기 데이터 전극에 연결된 제2 박막 트랜지스터와, 상기 제1 절연 기판과 대향하는 제2 절연 기판과, 상기 제2 절연 기판 위에 형성된 공통 전극과, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입된 액정층을 포함한다.In addition, the liquid crystal display according to another embodiment of the present invention for achieving the above technical problem, the first insulating substrate, the first and second gate lines extending in the first direction formed on the first insulating substrate, A data line formed on the first insulating substrate so as to be insulated from and intersecting the first and second gate lines, the data line having a bent portion and a portion extending in the second direction, and the first and second gate lines and the data line defined to cross each other. First and second pixel electrodes formed for each pixel, the first and second pixel electrodes having a sawtooth-shaped fine pattern formed on the first pixel electrode, and the first gate line, the first pixel electrode, and the data electrode. A first thin film transistor connected to the second thin film transistor connected to the second gate line, the second pixel electrode and the data electrode, and a second insulator facing the first insulating substrate. And includes a common electrode, and the first insulating layer of the liquid crystal injected between the substrate and the second insulating substrate formed on the second insulating substrate.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발 명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only the embodiments are to make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
이하 도 1a 내지 도 2d를 참조하여 첨부된 도면들을 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치에 대하여 상세히 설명한다. 도 1a은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 1b는 본 발명의 제1 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 1c 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이다. 그리고, 도 2a는 도 1a의 Ⅱa-Ⅱa'선에 대한 단면도이고, 도 2b는 도 1a의 Ⅱb-Ⅱb'선 및 Ⅱb'-Ⅱb''선에 대한 단면도이고, 도 2c는 도 1c의 Ⅱc-Ⅱc'선에 대한 단면도이고, 도 2d는 도 1c의 A 부분에 대한 개략적인 사시도이다.Hereinafter, a liquid crystal display according to a first exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings with reference to FIGS. 1A to 2D. FIG. 1A is a layout view of a thin film transistor array panel for a liquid crystal display according to a first embodiment of the present invention, and FIG. 1B is a layout view of a common electrode display panel for a liquid crystal display according to a first embodiment of the present invention, and FIG. FIG. 1B is a layout view of a liquid crystal display device including the thin film transistor array panel and the common electrode display panel of FIG. 1B. 2A is a cross-sectional view taken along line IIa-IIa 'of FIG. 1A, FIG. 2B is a cross-sectional view taken along lines IIb-IIb' and IIb'-IIb 'of FIG. 1A, and FIG. 2C is a line IIc- of FIG. 1C. FIG. 2D is a schematic perspective view of the portion A of FIG. 1C. FIG.
본 발명의 제1 실시예에 따른 액정 표시 장치는 도 2c에서 보는 바와 같이 박막 트랜지스터 표시판(1)과 이와 마주보고 있는 공통 전극 표시판(2) 및 이들 두 표시판(1, 2) 사이에 형성되어 있고 그에 포함되어 있는 액정 분자(5)의 장축이 이들 표시판(1, 2)에 대하여 거의 수직으로 배향되어 있는 액정층(3)으로 이루어진다.As shown in FIG. 2C, the liquid crystal display according to the first exemplary embodiment of the present invention is formed between the thin film
먼저, 도 1a, 도 2a 및 도 2b를 참조하여 박막 트랜지스터 표시판에 대하여 좀 더 상세히 설명한다.First, a thin film transistor array panel will be described in more detail with reference to FIGS. 1A, 2A, and 2B.
절연 기판(10) 위에 가로 방향으로 게이트선(22)이 형성되어 있고, 게이트선 (22)에는 돌기의 형태로 이루어진 게이트 전극(26)이 형성되어 있다. 그리고, 게이트선(22)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 게이트선(22)에 전달하는 게이트선 끝단(24)이 형성되어 있고, 게이트선 끝단(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 이러한 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 게이트 배선이라고 한다.The
또한, 절연 기판(10) 위에는 유지 전극선(28)과 유지 전극(29)이 형성되어 있다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있고, 유지 전극선(28)에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성되어 있다. 다만, 이러한 유지 전극선(28) 및 유지 전극(29)을 유지 전극 배선이라고 하며, 유지 전극 배선의 모양 및 배치는 여러 형태로 변형될 수 있다. In addition, the
게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate wirings 22, 24, 26 and the sustain
게이트 배선(22, 24, 26) 및 유지 전극 배선(28, 29)의 위에는 게이트 절연막(30)이 형성되어 있다.The
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체층(40)이 형성되어 있다. 이러한 반도체층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 게이트 전극(26) 상에 섬형으로 형성될 수 있다. 또한, 반도체층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(26) 상부까지 연장된 형상을 가질 수 있다.On the
반도체층(40)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 섬형의 저항성 접촉층 및 선형의 저항성 접촉층이 형성되어 있다. 본 실시예의 저항성 접촉층(55, 56)은 섬형 저항성 접촉층으로서, 드레인 전극(66) 및 소스 전극(65) 아래에 위치한다. 선형의 저항성 접촉층의 경우, 데이터선(62)의 아래까지 연장되어 형성된다. An island-type ohmic contact layer and a linear ohmic contact layer made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터선(62) 및 드레인 전극(66)이 형성되어 있다. 데이터선(62)은 길게 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 데이터선(62)으로부터 가지 형태로 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있고, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 드레인 전극(66)은 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 위치한다. 이러한 데이터선(62), 데이터선 끝단(68), 소스 전극(65)을 데이터 배선이라고 한다.The
여기서, 데이터선(62)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이 때, 데이터선(62)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(22)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(22)에 대하여 -45도를 이룬다. 데이터선(62)의 세로로 뻗은 부분에는 소스 전극(65)이 연결되어 있고, 이 부분이 게이트선(22) 및 유지 전극선(28)과 교차한다. Here, the
이 때, 데이터선(62)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(62) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)인 것이 바람직하다.At this time, the ratio of the lengths of the bent portion and the vertically extending portion of the
따라서, 게이트선(22)과 데이터선(62)이 교차하여 이루는 화소는 꺾인 띠 모양으로 형성된다. 이와 같이, 데이터선(62)은 화소의 모양처럼 직선과 꺾인 띠 모양의 조합으로 이루어질 수 있으나 본 발명은 이에 한정되지 않으며 데이터선은 단 순히 직선 모양 또는 꺾인 띠 모양으로 형성될 수 있다.Therefore, the pixel formed by the intersection of the
또, 드레인 전극(66)은 유지 전극(29)과 중첩하도록 형성되어, 유지 전극(29)과 게이트 절연막(30)을 사이에 두고 중첩함으로써 유지 용량을 형성한다.In addition, the
데이터선(62), 소스 전극(65) 및 드레인 전극(66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.The
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.The source electrode 65 overlaps at least a portion of the
드레인 전극(66)은 반도체층(40)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 유지 전극(29)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 가진다.The
데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 위에는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A
보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67)를 각각 드러내는 접촉 구멍(contact hole)(78, 76)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 화소의 모양을 따라 꺾인 띠 모양의 화소 전극(82)이 형성되어 있다. In the
또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 보조 게이트선 및 데이터선 끝단(86, 88)은 게이트선 끝단(24) 및 데이터선 끝단(68)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.In addition, the auxiliary
화소 전극(82)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 드레인 전극(66)으로부터 데이터 전압을 인가 받는다. The
데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.The
이러한 화소 전극(82)은 데이터선(62)을 따라 나란하게 형성된 절개부(83)에 의해 구분된 제1 화소 전극(82a)과 제2 화소 전극(82b)을 포함한다. 여기서, 제1 화소 전극(82a)과 제2 화소 전극(82b)은 전기적으로 연결되어 있다. 이러한 절개부(83)의 위치에 돌출부가 형성될 수도 있으며, 절개부(83) 또는 돌출부를 도메인 분할 수단이라고 한다. 절개부(83)는 화소 영역을 대략 1:2로 세로로 분할하며, 게이트선(22)과 대략 45도 또는 -45도를 이룬다. 절개부(83)에 의해 분할된 화소 전극(82) 중 좁은 면적을 차지하는 제1 화소 전극(82a)에는 톱니 모양의 미세 패턴이 형성되어 있다. 본 실시예에서는 제1 화소 전극(82a)이 절개부(83)의 오른쪽에 형성되어 있으나 본 발명은 이에 제한되지 않으며 절개부(83)의 왼쪽에 형성될 수도 있다. 제1 화소 전극(82a)은 절개부(83)를 따라 나란히 배열된 톱니 모양의 미세 패턴, 보다 바람직하게는 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 본 발명의 톱니 모양의 미세 패턴은 다양하게 변형될 수 있으나, 설명의 편의를 위하여 사다리꼴 형상의 미세 패턴을 이용하여 설명한다. 이후에 자세히 설명하겠으나, 이러한 제1 화소 전극(82a)에 형성된 사다리꼴 형상의 미세 패턴은 특정 방향으로 측방향 전계(lateral field)를 형성하여 액정층의 액정 분자들의 배열을 결정할 수 있다.The
화소 전극(82), 보조 게이트선 및 데이터선 끝단(86, 88) 및 보호막(70) 위에는 액정층(3)을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.An alignment layer (not shown) capable of orienting the
이하, 도 1b, 도 1c 및 도 2c를 참고로 하여 공통 전극 표시판에 대하여 설 명한다.Hereinafter, the common electrode display panel will be described with reference to FIGS. 1B, 1C, and 2C.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(120)와 화소에 순차적으로 배열되어 있는 적, 녹, 청색의 색필터(130)가 형성되어 있고, 색필터(130) 위에는 유기 물질로 이루어진 오버코트막(150)이 형성되어 있다. 오버코트막(150)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 절개부(142)를 가지는 공통 전극(140)이 형성되어 있다. 이때, 절개부(142)는 화소가 굽은 모양을 따라 굽은 형태를 취하고 있다.On the bottom surface of the insulating
이 때, 절개부(142)는 도메인 규제 수단으로서 작용하며 그 폭은 9㎛에서 12㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 절개부(142) 대신 유기물 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛ 사이로 하는 것이 바람직하다.At this time, the
여기서 블랙 매트릭스(120)는 데이터선(62)의 굽은 부분에 대응하는 선형 부분과 데이터선(62)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 삼각형 부분을 포함한다.The
색필터(130)는 블랙 매트릭스(120)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.The
공통 전극(140)은 화소 전극(82)과 마주보며, 게이트선(22)에 대하여 대략 45도 또는 -45도로 경사진 절개부(142)를 가지고 있다. 공통 전극(140)의 절개부(142) 역시 구부러져 있어서 굽은 화소를 좌우로 양분하는 모양으로 형성되어 있다. 이러한 절개부(142)의 위치에 돌출부가 형성될 수도 있으며, 절개부(142) 또는 돌출부를 도메인 분할 수단이라고 한다.The
공통 전극(140) 위에는 액정 분자(5)들을 배향하는 배항막(미도시)이 도포될 수 있다.On the
도 1c는 도 1a의 박막 트랜지스터 표시판과 도 1b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도로서, 공통 전극(140)의 절개부(142)는 화소 전극(82)의 절개부(83)와 데이터선(62)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(142)는 미세패턴이 없는 제2 화소 전극(82b) 상에 배열된다. FIG. 1C is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 1A and the common electrode display panel of FIG. 1B, wherein the
이와 같은 구조의 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)을 정렬하여 결합하고 그 사이에 액정층(3)을 형성하여 수직 배향하면 본 발명의 제1 실시예에 따른 액정 표시 장치의 기본 구조가 이루어진다.When the thin film
액정층(3)에 포함되어 있는 액정 분자(5)는 화소 전극(82)과 공통 전극(140) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2)은 화소 전극(82)이 색필터(130)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소는 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(83, 142)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.The
이 때, 도메인의 두 장변간 거리, 즉 도메인의 폭(W1)은 20㎛에서 40㎛ 사이 인 것이 바람직하다.At this time, it is preferable that the distance between two long sides of the domain, that is, the width W1 of the domain, is between 20 μm and 40 μm.
액정 표시 장치는 이러한 기본 구조에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다.The liquid crystal display device is formed by disposing elements such as a polarizing plate, a backlight, and a compensation plate in this basic structure.
이 때 편광판(미도시)은 기본 구조 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(22)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.In this case, one polarizer (not shown) is disposed on each side of the basic structure, and the transmission axis thereof is disposed so that one of them is parallel to the
이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(62)에 대하여 수직을 이루는 방향이므로 데이터선(62)을 사이에 두고 인접하는 두 화소 전극(82) 사이에서 형성되는 측방향 전계(lateral field)에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. However, since the direction is perpendicular to the
액정 표시 장치는 데이터선(62) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.The liquid crystal display generally uses inversion driving methods such as point inversion driving, thermal inversion driving, and two-point inversion driving, which apply voltages having opposite polarities to pixel electrodes positioned on both sides of the
또한, 편광판의 투과축을 게이트선(22)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.In addition, since the transmission axis of the polarizing plate is disposed in a direction perpendicular to or parallel to the
다만, 데이터선(62)이 구부러지므로 배선의 길이가 증가하게 되는데, 데이터 선(62)에서 굽은 부분이 50%를 차지할 경우 배선의 길이는 약 20% 증가하게 된다. 데이터선(62)의 길이가 증가할 경우 배선의 저항과 부하가 증가하게 되어 신호 왜곡이 증가하는 문제점이 있다. 그러나 초고개구율 구조에서는 데이터선(62)의 폭을 충분히 넓게 형성할 수 있고, 두꺼운 유기물 보호막(70)을 사용하므로 배선의 부하도 충분히 작아서 데이터선(62)의 길이 증가에 따른 신호 왜곡 문제는 무시할 수 있다.However, the length of the wiring increases because the
한편, 박막 트랜지스터 표시판(1)과 공통 전극 표시판(2) 각각은 액정 분자(5)를 배향하기 위한 배향막(미도시)을 포함하고 있다. 이때, 배향막(미도시)은 액정 분자(5)를 수직으로 배향하기 위한 특성을 가지고 있으며, 그렇지 않을 수도 있다.On the other hand, each of the thin film
이하, 도 1c, 도 2c 및 도 2d를 참조하여 본 발명의 제1 실시예에 의한 액정 표시 장치에서 미세 패턴이 형성된 제1 화소 전극에 대하여 자세히 설명한다. Hereinafter, a first pixel electrode in which a fine pattern is formed in the liquid crystal display according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1C, 2C, and 2D.
앞서 설명한 바와 같이, 다수의 도메인 분할 구조를 가진 액정 표시 장치에서 액정 분자(5)에 전계를 인가하면 각 도메인 내의 액정은 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 즉, 도 2c에 도시된 바와 같이 도메인(D1)의 액정 분자(5)는 오른쪽으로, 도메인(D2)의 액정 분자(5)는 왼쪽으로 기울어진다. 즉, 도메인(D1)에 위치하는 액정 분자(5)는 화소간 간극(202)과 공통 전극(140)의 절개부(142)에 의해 동일한 방향의 측방향 전계를 받아서 오른쪽으로 기울어진다. 그리고, 도메인(D2)에 위치하는 액정 분자(5)는 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83)에 의해 동일한 방향의 측방향 전계를 받아서 왼쪽으로 기울어진다.As described above, when an electric field is applied to the
만약 도메인(D3)에 위치한 제1 화소 전극(82a)에 별도의 패턴이 형성되어 있지 않다면, 도메인(D3) 내의 액정 분자(5)의 방향성이 불안정하여 텍스쳐(texture)가 발생한다. 즉, 도메인(D3)의 왼쪽 부분에 위치하는 액정 분자(5)는 절개부(83)에 의해 발생하는 측방향 전계에 의해 오른쪽으로 기울어지고 도메인(D3)의 오른쪽 부분에 위치하는 액정 분자(5)는 화소간 간극(204)에 의해 발생하는 측방향 전계에 의해 왼쪽으로 기울어지게 되므로, 도메인(D3)의 중간 부분에 위치하는 액정 분자(5)는 불안정한 방향성을 가지게 된다.If a separate pattern is not formed in the
본 발명의 제1 실시예에 의한 액정 표시 장치의 제1 화소 전극(82a)은 절개부(83)를 따라 나란히 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 도 2d를 참조하여 도메인(D3)에 위치한 액정의 움직임을 자세히 설명한다.The
제1 화소 전극(82a)을 구성하는 미세 패턴은 윗변(281), 윗변(281)과 실질적으로 나란한 아랫변(283), 제1 측변(283) 및 제2 측변(284)으로 구성된다. 여기서, 각 사다리꼴의 아랫변(283)은 서로 전기적으로 연결되어 있으나 본 발명은 이에 한정되지 않으며, 각 사디리꼴의 윗변(281)이 서로 전기적으로 연결되어도 동일한 작용, 효과를 얻을 수 있다.The fine pattern constituting the
공통 전극(140)과 제1 화소 전극(82a) 간에 형성되는 수직 방향(Z축 방향) 전계와 제1 화소 전극(82a)의 미세 패턴의 형상에 의해 발생하는 측방향 전계(XY방향)를 고려하여 수직으로 배치된 액정 분자(5)들의 움직임을 살펴보면 다음과 같다. 미세 패턴의 윗변(281) 상부에 위치하는 액정 분자(5)는 Y 방향으로 기울어지 고, 미세 패턴의 제1 측변(283) 상부에 위치하는 액정 분자(5)는 X·Y 방향으로 기울어지고, 미세 패턴의 제2 측변(284) 상부에 위치하는 액정 분자(5)는 (-X)·Y 방향으로 기울어진다. 여기서, X 방향과 (-X) 방향의 힘은 서로 상쇄되어 미세 패턴 상부에 위치하는 액정 분자(5)는 전체적으로 Y 방향, 즉 절개부(83) 또는 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 따라서, 미세 패턴의 아랫변(282) 상부에 위치하는 액정 분자(5)도 Y 방향으로 움직이게 된다. Consider the lateral electric field (XY direction) generated by the vertical direction (Z-axis direction) electric field formed between the
다만 절개부(83)에 의해 발생하는 측방향 전계는 절개부(83)에 인접한 제1 화소 전극(82a) 상부에 위치한 액정 분자(5)를 (-Y) 방향으로 기울어지게 하려 하지만 미세 패턴의 구성하는 윗변(281), 제1 측변(283) 및 제2 측변(284) 상의 액정 분자(5)들이 집단적인 Y 방향으로의 움직임에 의해 전체적으로 Y 방향으로 기울어지게 된다. 따라서, 도 2c에 도시된 바와 같이, 도메인(D3) 내의 액정 분자(5)는 제1 화소 전극(82a)에 형성된 사다리꼴 형상의 미세 패턴에 의해 왼쪽 방향으로 기울어지게 된다.However, the lateral electric field generated by the
일반적으로 공통 전극(140)의 절개부(142)와 화소 전극(82)의 절개부(83) 또는 공통 전극(140)의 절개부(142)와 화소간 간극(202, 204)이 교대로 배열되는 경우에는 하나의 도메인 내에 텍스쳐가 발생하지 않는다. 그러나, 화소 전극(82)의 절개부(83)와 화소간 간극(204)이 나란히 배열되고 그 사이에 공통 전극(140)의 절개부(142)가 배열되지 않는 경우에는 측방향 전계가 서로 상충하여 그 사이에 위치하는 도메인의 액정 분자의 방향성이 불안정하여 텍스쳐가 발생한다. 다만, 공통 전극(140)의 절개부(142)끼리, 또는 화소 전극(82)의 절개부(83)끼리, 또는 화소 전극(82)의 절개부(83)와 화소간 간극(204)이 나란히 배열되는 경우, 본 실시예에 언급한 미세 패턴을 화소 전극(82)에 형성함으로써 액정 분자를 일정한 방향으로 배열할 수 있다. In general, the
절개부(83, 142) 또는 화소간 간극(202, 204)을 이용한 측방향 전계 보다 미세 패턴이 형성된 제1 화소 전극(82a)에 의해 생성되는 측방향 전계를 이용하는 경우, 더욱 효과적으로 액정 분자의 움직임을 제어할 수 있으므로 응답 속도를 높일 수 있다. 따라서, 도 1c에 도시된 도메인의 폭(전극 간격)(W1)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 발명의 일 실시예에 의한 액정 표시 장치의 도메인의 폭(W1)은 약 20-40㎛로 형성할 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.When the lateral electric field generated by the
여기서, 미세 패턴을 구성하는 사다리꼴 형상의 패턴의 폭이 좁을수록 더욱 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 제조 공정의 CD(Critical dimension) 등을 고려하여 사다리꼴의 윗변(281)의 길이(La)는 약 1-8㎛, 아랫변(282)의 길이(Lb)는 약 1-15㎛로 형성할 수 있다.Here, the narrower the width of the trapezoidal pattern constituting the fine pattern, the more effectively the movement of the liquid crystal molecules can be controlled. For example, in consideration of the CD (Critical dimension) of the manufacturing process, the length La of the
이하, 도 3a 및 도 3b를 참조하여 본 발명의 제2 실시예에 의한 액정 표시 장치용의 구조에 대하여 상세히 설명한다. 도 3a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 3b는 도 3a의 액정 표시 장치의 Ⅲb-Ⅲb'선에 대한 단면도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 3a 및 도 3b에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다. Hereinafter, a structure for a liquid crystal display according to a second embodiment of the present invention will be described in detail with reference to FIGS. 3A and 3B. 3A is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of the liquid crystal display of FIG. 3A. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIGS. 3A and 3B, the liquid crystal display of the present embodiment has a basically identical structure to the liquid crystal display of FIGS. 1A to 2D except for the following.
즉, 도 3a에 도시된 바와 같이, 왼쪽 화소의 제1 화소 전극(82a)과 오른쪽 화소의 제1 화소 전극(82a')이 거의 역상으로 형성되어 있다. 즉, 제1 화소 전극(82a)의 사다리꼴 형상의 미세 패턴의 윗변 및 아랫변과, 제2 화소 전극(82a')의 사다리꼴 형상의 미세 패턴의 윗변, 아랫변의 방향이 서로 반대로 형성되어 있다. 따라서, 도 3b에 도시된 바와 같이, 왼쪽 화소의 제1 화소 전극(82a)에 대응하는 도메인(D3) 내에 위치하는 액정 분자(5)는 왼쪽으로 기울어지고, 오른쪽 화소의 제1 화소 전극(82a')에 대응하는 도메인(D3') 내에 위치하는 액정 분자(5)는 오른쪽으로 기울어진다.That is, as shown in Fig. 3A, the
이와 같이, 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.As described above, by alternately forming fine patterns that are reversed with each other, the liquid crystal molecules positioned on the thin film transistor array panel may be uniformly inclined in four directions on the average to realize excellent visibility.
이하, 도 4a 내지 도 4e를 참조하여 본 발명의 제3 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the third exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4E.
도 4a는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 4b는 본 발명의 제3 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 4c는 도 4a의 박막 트랜지스터 표시판과 도 4b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 4d는 도 4c의 액정 표시 장치의 Ⅳd-Ⅳd'선에 대한 단면도이다. 도 4e는 본 발명의 제3 실시예에 의한 액정 표시 장치의 회로도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 4a 내지 도 4e에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 화소 전극(482) 및 결합 전극(464)을 제외하고는 기본적으로 동일한 구조를 갖는다.FIG. 4A is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention. FIG. 4B is a layout view of a common electrode display panel of a liquid crystal display according to a third exemplary embodiment of the present invention. 4A is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 4A and the common electrode display panel of FIG. 4B, and FIG. 4D is a cross-sectional view taken along line IVd-IVd ′ of the liquid crystal display of FIG. 4C. 4E is a circuit diagram of a liquid crystal display according to a third embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIGS. 4A to 4E, the liquid crystal display of the present exemplary embodiment basically has the same structure except for the liquid crystal display of FIGS. 1A to 2D, the
드레인 전극(66)에는 드레인 전극(66)과 같은 층에 같은 물질로 이루어진 결합 전극(464)이 연결되어 있다. 결합 전극(464)은 드레인 전극(66)으로부터 직접 뻗어 나올 수도 있으며, 도 4a와 같이 드레인 전극(66)과 연결된 드레인 전극 확장부(67)로부터 뻗어 나올 수도 있다. 결합 전극(464)은 드레인 전극(66)으로부터 뻗어 나오다가 데이터선(62)의 굽은 부분과 나란하게 형성되어 있다. 즉, 드레인 전극(66)은 데이터선(62)과 나란하게 게이트선(22)에 대하여 45도를 이루는 방향으로 진행하고, 한번 구부러져 게이트선(22)에 대하여 -45도를 이루는 방향으로 소정 거리만큼 연장되어 있다. 본 발명은 이와 같은 결합 전극(464)의 형상에 한정되지 않으며, 드레인 전극(66)으로부터 제2 화소 전극(482b) 하부까지 연장된 다양한 형태의 결합 전극에 적용될 수 있다. The
보호막(70) 위에는 화소의 모양을 따라 꺾인 띠 모양을 하는 화소 전극(482)이 형성되어 있다. 화소 전극(482)은 데이터선(62)을 따라 나란하게 형성된 소정의 간극(gap)(483)에 의해 세로로 전기적으로 분리된 제1 화소 전극(482a)과 제2 화소 전극(482b)을 포함한다. 여기서, 간극(483)은 화소 영역을 대략 1:2로 세로로 분할 하여 제1 화소 전극(482a)과 제2 화소 전극(482b)으로 구획하며, 게이트선(22)과 대략 45도 또는 -45도를 이룬다. On the
제1 화소 전극(482a)에는 제1 실시예에서 설명한 바와 동일한 사다리꼴 형상의 미세 패턴이 형성되어 있다. 제1 실시예에서 설명한 것과 동일한 이유로, 도 4d에 도시된 바와 같이 미세 패턴이 형성된 제1 화소 전극(482a)에 의해 생성되는 측방향 전계를 이용하여 효과적으로 액정 분자의 움직임을 제어함으로써 텍스쳐 발생을 방지하고 휘도를 향상시킬 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.The same trapezoidal fine pattern as described in the first embodiment is formed on the
제1 화소 전극(482a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있다. 제2 화소 전극(482b)은 전기적으로 부유 상태에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극(464)과 중첩하고 있어서 제1 화소 전극(482a)과 용량성으로 결합하고 있다. 즉, 제1 화소 전극(482a)에 인가되는 전압에 의하여 제2 화소 전극(482b)의 전압이 변동하는 상태에 놓여 있다. 이 때, 제2 화소 전극(482b)의 전압은 제1 화소 전극(482a)의 전압에 비하여 절대값이 항상 낮게 된다. 본 실시예에서는 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결된 구조를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 미세 패턴이 없는 제2 화소 전극(482b)과 드레인 전극(66)이 전기적으로 연결되고 제1 화소 전극(482a)과 결합 전극(464)이 용량성으로 결합할 수도 있다. 다만, 시인성 개 선을 위해서는 용량성 결합을 하는 화소 전극의 면적이 넓은 것이 유리하므로, 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결되고 제2 화소 전극(482b)과 결합 전극(464)이 용량성으로 결합하는 것이 더욱 바람직하다. 또한, 높은 전압에서는 미세 패턴에 의한 개구율 감소가 거의 무시될 수 있으므로, 투과율 측면에서 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결되는 것이 유리하다. 이하 설명의 편의를 위하여, 미세 패턴이 형성된 제1 화소 전극(482a)과 드레인 전극(66)이 전기적으로 연결된 액정 표시 장치를 이용하여 본 발명을 설명한다.The
이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 화소 전극을 배치하면 두 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. 제1 화소 전극(482a)과 제2 화소 전극(482b)의 결합 관계는 도 4e를 참고로 하여 뒤에서 상술한다. As such, when two pixel electrodes having different voltages are disposed in one pixel area, the two pixel electrodes compensate for each other to reduce distortion of the gamma curve. The coupling relationship between the
도 4b, 도 4c 및 도 4d를 참조하면 본 발명의 제3 실시예에 의한 액정 표시 장치용 공통 전극 표시판에서, 공통 전극(140)의 절개부(142)는 제2 화소 전극(482b)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(142)는 미세 패턴이 없는 제2 화소 전극(482b) 상에 배열된다. 4B, 4C, and 4D, in the common electrode display panel for the liquid crystal display according to the third exemplary embodiment, the
이렇게 하면, 화소는 공통 전극(140)의 절개부(142)와 화소 전극(482)의 간극(483)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(142)와 간극(483)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.In this way, the pixel is divided into a plurality of domains by the
한편, 이러한 구조의 액정 표시 장치에서 제1 화소 전극(482a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가 받음에 반하여 제2 화소 전극(482b)은 결합 전극(464)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(482b)의 전압은 제1 화소 전극(482a)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 내에 전압이 다른 두 화소 전극(482a, 482b)을 배치하면 두 화소 전극(482a, 482b)이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. In the liquid crystal display having the structure, the
그러면 제1 화소 전극(482a)의 전압이 제2 화소 전극(482b)의 전압보다 낮게 유지되는 이유를 도 4e를 참고로 하여 설명한다. Next, the reason why the voltage of the
도 4e는 본 발명의 제3 실시예에 따른 액정 표시 장치를 회로도로써 표현한 것이다. 4E is a circuit diagram of a liquid crystal display according to a third exemplary embodiment of the present invention.
도 4e에서 Clca는 제1 화소 전극(482a)과 공통 전극(140) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 화소 전극(482a)과 유지 전극 배선(28, 29) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(482b)과 공통 전극(140) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 화소 전극(482a)과 제2 화소 전극(482b) 사이에서 형성되는 결합 용량을 나타낸다. In FIG. 4E, Clca represents a liquid crystal capacitance formed between the
공통 전극(140) 전압에 대한 제1 화소 전극(482a)의 전압을 Va라 하고, 제2 화소 전극(482b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여, When the voltage of the
Va=Vb×[Ccp/(Ccp+Clcb)] Va = Vb × [Ccp / (Ccp + Clcb)]
이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다. 그리고 Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(464)과 제2 화소 전극(482b)의 중첩 면적 또는 거리를 조정함으로써 가능하다. 중첩 면적은 결합 전극(464)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(464)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(464)을 데이터선(62)과 같은 층에 형성하였으나, 게이트선(22)과 같은 층에 형성함으로써 결합 전극(464)과 제2 화소 전극(482b) 사이의 거리를 증가시킬 수 있다. 이와 같은 결합 전극(464)의 배치는 다양하게 변형될 수 있다. Since Ccp / (Ccp + Clcb) is always less than 1, Vb is always smaller than Va. The ratio of Vb to Va can be adjusted by adjusting Ccp. The adjustment of Ccp is possible by adjusting the overlapping area or distance of the
또한, 본 실시예에서도 도 3a 및 도 3b에서 설명한 바와 마찬가지로 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.In addition, in the present embodiment, as described above with reference to FIGS. 3A and 3B, by forming alternately reversed fine patterns for each pixel, the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on the average to provide excellent visibility. Can be implemented.
이하, 도 5a 내지 도 5e를 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다.Hereinafter, the structure of the liquid crystal display according to the fourth exemplary embodiment of the present invention will be described in detail with reference to FIGS. 5A to 5E.
도 5a는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5b는 본 발명의 제4 실시예에 따른 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 5c는 도 5a의 박막 트랜지스터 표시판과 도 5b의 공통 전극 표시판을 포함하는 액정 표시 장치의 배치도이고, 도 5d는 도 5c의 액정 표시 장치의 Ⅴd-Ⅴd'선에 대한 단면도이고, 도 5e는 본 발명의 제4 실시예에 의한 액정 표시 장치의 회로도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.FIG. 5A is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention. FIG. 5B is a layout view of a common electrode display panel of a liquid crystal display according to a fourth exemplary embodiment of the present invention. FIG. 5D is a layout view of a liquid crystal display including the thin film transistor array panel of FIG. 5A and the common electrode display panel of FIG. 5B, and FIG. 5D is a cross-sectional view taken along line Vd-Vd ′ of the liquid crystal display of FIG. 5C, and FIG. 5E is a fourth embodiment of the present invention. It is a circuit diagram of the liquid crystal display device by an Example. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted.
먼저 도 5a, 도 5c 및 도 5d를 참조하여 본 발명의 제4 실시예에 의한 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.First, a thin film transistor array panel for a liquid crystal display according to a fourth embodiment of the present invention will be described in detail with reference to FIGS. 5A, 5C, and 5D.
투명한 유리 등으로 이루어진 절연 기판(10) 위에 한쌍의 제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)이 형성되어 있다.A pair of first and
제1 및 제2 게이트선(22a, 22b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(22a, 22b)은 각각 하나의 화소에 대하여 위쪽 및 아래쪽에 배치되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)에는 각각 아래 및 위로 돌출한 한쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 그리고, 제1 및 제2 게이트선(22a, 22b)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가 받아 각각 제1 및 제2 게이트선(22a, 22b)에 전달하는 게이트선 끝단(24a, 24b)이 형성되어 있다. 게이트선 끝단(24a, 24b)은 외부와의 연결을 위하여 면적이 넓으며 화소 영역에 대하여 왼쪽 또는 오른쪽에 배치되어 있다. 도 5a 및 도 5c에 도시된 바와 같이, 게이트선 끝단(24a, 24b)은 각각 왼쪽 및 오른쪽에 배치될 수 있으나, 본 발명은 이에 한정되지 않으며 게이트선 끝단은 모두 왼쪽 또는 오른쪽에 배치될 수 있다.The first and
유지 전극선(28)은 주로 가로 방향으로 뻗어 있으며, 유지 전극선(28)에는 유지 전극선(28)에 비해 너비가 넓은 유지 전극(29)이 형성되어 있다. 다만, 이러 한 유지 전극선(28) 및 유지 전극(29)의 모양 및 배치는 여러 형태로 변형될 수 있다.The
제1 및 제2 게이트선(22a, 22b)과 유지 전극선(28)은 제1 실시예의 게이트선(22)과 동일한 물질로 형성할 수 있다.The first and
제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한쌍의 반도체층(40a, 40b)이 형성되어 있다. A pair of
각 반도체층(40a, 40b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)이 형성되어 있다. 저항성 접촉층은 쌍(pair)을 이루어 반도체층(40a, 40b) 위에 위치한다. An ohmic contact layer made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of silicide or n-type impurities is formed on each of the semiconductor layers 40a and 40b. The ohmic contacts are paired and positioned on the semiconductor layers 40a and 40b.
각 저항 접촉층 및 게이트 절연막(30) 위에는 데이터선(62)과 한 쌍의 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다.The
데이터선(62)은 주로 세로 방향으로 뻗어 제1 및 제2 게이트선(22a, 22b) 및 유지 전극선(28)과 교차하며 데이터 전압(data voltage)을 전달한다. 데이터선(62)에는 제1 및 제2 드레인 전극(66a, 66b)을 향하여 각각 뻗은 제1 및 제2 소스 전극(source electrode)(65a, 65b)이 형성되어 있다. 그리고, 데이터선(62)의 끝에는 다른 층 또는 외부로부터 데이터 신호를 인가 받아 각각 데이터선(62)에 전달하는 데이터선 끝단(68)이 형성되어 있다. 이 때, 데이터선 끝단(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. The
데이터선(62), 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)은 제1 실시예의 데이터 배선과 동일한 물질로 형성할 수 있다. The
제1 및 제2 소스 전극(65a, 65b)은 각각 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 각각 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 저항성 접촉층은 그 하부의 반도체층(40a, 40b)과, 그 상부의 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.The first and
제1 및 제2 드레인 전극(66a, 66b)은 각각 반도체층(40a, 40b)과 중첩되는 막대형 끝 부분과 이로부터 연장되어 유지 전극(29)과 중첩하는 면적이 넓은 드레인 전극 확장부(67a, 67b)를 가진다. The first and
제1 및 제2 소스 전극(65a, 65b)은 다수의 가지로 분리되어 각각 제1 및 제2 드레인 전극(66a, 66b)의 끝 부분을 감싸도록 형성되거나, 각각 제1 및 제2 드레인 전극(66a, 66b)의 끝 부분을 감싸도록 휘어져 형성될 수 있다.The first and
데이터선(62), 드레인 전극(66a, 66b) 및 노출된 반도체층(40a, 40b) 부분의 위에는 보호막(70)이 형성되어 있다. The
보호막(70)에는 데이터선 끝단(68) 및 드레인 전극 확장부(67a, 67b)를 각각 드러내는 접촉 구멍(78, 76a, 76b)이 형성되어 있으며, 보호막과 게이트 절연막에 는 게이트선 끝단(24a, 24b)을 드러내는 접촉 구멍(74a, 74b)이 형성되어 있다. 접촉 구멍(76a, 76b)을 통하여 각각 제1 및 제2 드레인 전극(66a, 66b)과 전기적으로 연결되어 화소 영역에 위치하는 제1 및 제2 화소 전극(582a, 582b)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74a, 74b, 78)을 통하여 각각 게이트선 끝단(24a, 24b)과 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86a, 86b) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 제1 및 제2 화소 전극(582a, 582b)과 보조 게이트 및 데이터선 끝단(86a, 86b, 88)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.In the
제1 및 제2 화소 전극(582a, 582b)은 각각 접촉 구멍(76a, 76b)을 통하여 제1 및 제2 드레인 전극(66a, 66b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(66a, 66b)으로부터 데이터 전압을 인가 받는다. The first and
하나의 화소는 제1 및 제2 화소 전극(582a, 582b)으로 나누어지고, 제1 화소 전극(582a)은 제1 드레인 전극(66a), 제1 소스 전극(65a) 및 제1 게이트 전극(22a)으로 구성된 박막 트랜지스터에 의해 구동되고 제2 화소 전극(582b)은 제2 드레인 전극(66b), 제2 소스 전극(65b) 및 제2 게이트 전극(22b)으로 구성된 별개의 박막 트랜지스터에 의해 구동된다. One pixel is divided into first and
제1 및 제2 화소 전극(582a, 582b)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소에 대한 감마 곡선은 이들을 합성한 감마 곡선이 된다. 이러한 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.A pair of gradation voltage sets having different gamma curves obtained from one piece of image information are applied to the first and
이와 같이 보호막(70) 위에는 화소의 모양을 따라 꺾인 띠 모양을 하는 화소 전극(582)이 형성되어 있으며, 화소 전극(582)은 데이터선(62)을 따라 나란하게 형성된 소정의 간극(583)에 의해 세로 방향으로 전기적으로 분리된 제1 화소 전극(582a)과 제2 화소 전극(582b)을 포함한다. 여기서, 간극(583)은 화소 영역을 대략 1:2로 세로로 분할하여 제1 화소 전극(582a)과 제2 화소 전극(582b)으로 구획하며, 게이트선(22a, 22b)과 대략 45도 또는 -45도를 이룬다.As described above, a
제1 화소 전극(582a)에는 제1 실시예에서 설명한 바와 동일한 사다리꼴 형상의 미세 패턴이 형성되어 있다. 제1 실시예에서 설명한 것과 동일한 이유로, 도 5d에 도시된 바와 같이 미세 패턴이 형성된 제1 화소 전극(582a)에 의해 생성되는 측방향 전계를 이용하여 효과적으로 액정 분자의 움직임을 제어함으로써 텍스쳐 발생을 방지하고 휘도를 향상시킬 수 있다. 더욱이, 원시 계조 신호가 블랙 계조에서 화이트 계조로 변화할 때 프리틸트(pretilt) 발생을 위한 보정 계조 신호와 오버슈트(overshoot) 발생을 위한 보정 계조 신호를 데이터선(62)에 출력함으로써 액정의 응답 속도를 고속화시킬 수 있다.The same trapezoidal fine pattern as described in the first embodiment is formed on the
본 실시예에서는 미세 패턴이 형성된 제1 화소 전극(682a)에 높은 데이터 전압을 인가하고 미세 패턴이 없는 제2 화소 전극(682b)에 낮은 데이터 전압을 인가할 수 있으며, 그 반대도 가능하다. 다만, 시인성 개선을 위해서는 낮은 데이터 전압이 인가되는 화소 전극의 면적이 넓은 것이 유리하므로, 제1 화소 전극(682a)에 높은 데이터 전압이 인가되고 제2 화소 전극(682b)에 낮은 데이터 전압이 인가되는 것이 더욱 바람직하다. 또한, 높은 전압에서는 미세 패턴에 의한 개구율 감소가 거의 무시될 수 있으므로, 투과율 측면에서 제1 화소 전극(682a)에 높은 데이터 전압이 인가되는 것이 유리하다.In the present exemplary embodiment, a high data voltage may be applied to the
도 5b, 도 5c 및 도 5d를 참조하면 본 발명의 제4 실시예에 의한 액정 표시 장치용 공통 전극 표시판에서, 공통 전극(140)의 절개부(542)는 제2 화소 전극(582b)의 가운데에 배열된다. 즉, 공통 전극(140)의 절개부(542)는 미세 패턴이 없는 제2 화소 전극(582b) 상에 배열된다. 5B, 5C, and 5D, in the common electrode display panel for a liquid crystal display according to the fourth embodiment of the present invention, the
이렇게 하면, 화소는 공통 전극(140)의 절개부(542)와 화소 전극(582)의 간극(583)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(542)와 간극(583)에 의하여 좌우로 분할되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 6종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 6종류의 도메인으로 분할된다.In this way, the pixel is divided into a plurality of domains by the
도 5e는 본 발명의 제4 실시예에 따른 액정 표시 장치를 회로도로써 표현한 것이다.5E is a circuit diagram of a liquid crystal display according to a fourth exemplary embodiment of the present invention.
도 5e에서 GLa는 제1 게이트선(22a)을, GLb는 제2 게이트선(22b)을, DL은 데이터선(22)을, SL은 유지 전극 배선(28, 29)을, PXa는 제1 화소 전극(582a)에 의한 제1 부화소를, PXa는 제2 화소 전극(582b)에 의한 제2 부화소를 나타낸다.In FIG. 5E, GLa is the
화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와, 이에 연결된 액정 축전기(Clca, Clcb)와, 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결된 유지 축전기(Csta, Cstb)를 포함한다. 여기서, 유지 축전기(Csta, Cstb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.The pixel PX includes a pair of subpixels PXa and PXb, and each of the subpixels PXa and PXb is connected to the corresponding gate lines GLa and GLb and the data line DL. And Qb, liquid crystal capacitors Clca and Clcb connected thereto, and storage capacitors Csta and Cstb connected to the switching elements Qa and Qb and the storage electrode line SL. Here, the storage capacitors Csta and Cstb may be omitted as necessary, and in this case, the storage electrode line SL is also unnecessary.
앞서 설명한 바와 같이, 한쌍의 부화소(PXa, PXb)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소의 감마 곡선은 이들을 합성한 감마 곡선이 된다. 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.As described above, a pair of gray voltages having different gamma curves obtained from one piece of image information is applied to each of the pair of subpixels PXa and PXb, and a gamma curve of one pixel becomes a gamma curve obtained by combining them. . When determining a pair of gradation voltage sets, visibility can be improved by making the composite gamma curve at the front side closer to the reference gamma curve at the front side and making the composite gamma curve at the side closest to the reference gamma curve at the front side. .
또한, 도 3a 및 도 3b에서 설명한 바와 마찬가지로, 본 실시예에서도 서로 역상인 미세 패턴을 화소 마다 교대로 형성함으로써, 박막 트랜지스터 표시판상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.In addition, as described with reference to FIGS. 3A and 3B, in the present exemplary embodiment, fine patterns that are reversed from each other are alternately formed for each pixel, so that the liquid crystal molecules positioned on the thin film transistor array panel are inclined uniformly in four directions on average. Visibility can be implemented.
이하, 도 6을 참조하여 본 발명의 제5 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the fifth embodiment of the present invention will be described in detail with reference to FIG. 6.
도 6은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 6에 나타낸 바와 같이, 도 1a 내지 도 2d의 액정 표시 장치와 화소 전극(682) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.6 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the first embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 6, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 1A to 2D, the
즉, 본 실시예의 화소 전극(682)은 절개부가 형성되어 있지는 않지만, 공통 전극의 절개부(642)에 의해 좌우로 구분되는 제1 화소 전극(682a) 및 제2 화소 전극(682b)을 포함한다. 여기서, 제1 및 제2 화소 전극(682a, 682b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 화소 전극(682a)의 미세 패턴과 제2 화소 전극(682b)의 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the
이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the
제1 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(682a, 682b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 6에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭 (W2)은 약 30-60㎛로 형성할 수 있다.As described in the first embodiment, when both the first and
이하, 도 7을 참조하여 본 발명의 제6 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the sixth embodiment of the present invention will be described in detail with reference to FIG. 7.
도 7은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제3 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 7에 나타낸 바와 같이, 도 4a 내지 도 4d의 액정 표시 장치와 화소 전극(782) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.7 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the third embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 7, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 4A to 4D, the
즉, 본 실시예의 화소 전극(782)은 간극(783)에 의해 상하로 전기적으로 분리되는 제1 화소 전극(782a) 및 제2 화소 전극(782b)을 포함한다. 여기서, 제1 및 제2 화소 전극(782a, 782b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 양쪽에 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 및 제2 화소 전극(782a, 782b)의 각 양쪽에 형성된 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the
제1 화소 전극(782a)은 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되어 있다. 제2 화소 전극(782b)은 전기적으로 부유 상태에 있으나, 드레인 전극(66)과 연결되어 있는 결합 전극(764)과 중첩하고 있어서 제1 화소 전극(782a)과 용량성으로 결합하고 있다. 즉, 제1 화소 전극(782a)에 인가되는 전압에 의하여 제2 화소 전극(782b)의 전압이 변동하는 상태에 놓여 있다. The
이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the
제3 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(782a, 782b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 7에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭(W2)은 약 30-60㎛로 형성할 수 있다.As described in the third embodiment, when both the first and
이하, 도 8을 참조하여 본 발명의 제7 실시예에 의한 액정 표시 장치의 구조에 대하여 상세히 설명한다. Hereinafter, the structure of the liquid crystal display according to the seventh embodiment of the present invention will be described in detail with reference to FIG. 8.
도 8은 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이다. 설명의 편의상, 상기 제4 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 액정 표시 장치는, 도 8에 나타낸 바와 같이, 도 5a 내지 도 5e의 액정 표시 장치와 화소 전극(882) 및 공통 전극의 절개부(642)를 제외하고는 기본적으로 동일한 구조를 갖는다.8 is a layout view of a liquid crystal display according to a seventh exemplary embodiment of the present invention. For convenience of description, members having the same functions as the members shown in the drawings of the fourth embodiment are denoted by the same reference numerals, and therefore description thereof is omitted. As shown in FIG. 8, the liquid crystal display of this embodiment has a basically identical structure except for the liquid crystal display of FIGS. 5A to 5E, the
즉, 본 실시예의 화소 전극(882)은 간극(883)에 의해 상하로 전기적으로 분리되는 제1 화소 전극(882a) 및 제2 화소 전극(882b)을 포함한다. 여기서, 제1 및 제2 화소 전극(882a, 882b)은 거의 동일한 면적을 차지하며, 모두 데이터선(62)을 따라 나란히 양쪽에 배열된 다수의 사다리꼴 형상의 미세 패턴으로 구성되어 있다. 그리고, 제1 및 제2 화소 전극(882a, 882b)의 각 양쪽에 형성된 미세 패턴은 서로 역상으로 형성함으로써, 박막 트랜지스터 표시판 상에 위치하는 액정 분자들이 평균적으로 4방향으로 균일하게 기울어지도록 하여 우수한 시인성을 구현할 수 있다.That is, the
제1 및 제2 화소 전극(882a, 882b)에는 하나의 영상 정보로부터 얻어진 서로 다른 감마 곡선을 가지는 한쌍의 계조 전압 집합이 각각 인가되는데, 한 화소에 대한 감마 곡선은 이들을 합성한 감마 곡선이 된다. 이러한 한쌍의 계조 전압 집합을 결정할 때에는 정면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하고, 측면에서의 합성 감마 곡선이 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 함으로써 시인성을 향상시킬 수 있다.A pair of gradation voltage sets having different gamma curves obtained from one piece of image information is applied to the first and
이러한 구조에서, 화소는 공통 전극의 절개부(642)에 의해 다수의 도메인으로 분할된다. 이 때, 화소는 절개부(642)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4종류의 도메인으로 분할된다. 즉, 화소는 액정층에 포함된 액정 분자의 주 방향자가 전계 인가시 배열하는 방향에 따라 4종류의 도메인으로 분할된다.In this structure, the pixel is divided into a plurality of domains by the
제4 실시예에서 설명한 바와 마찬가지로, 제1 및 제2 화소 전극(882a, 882b)을 모두 미세 패턴으로 형성하는 경우, 이러한 미세 패턴에 의해 생성되는 측방향 전계에 의해 효과적으로 액정 분자의 움직임을 제어할 수 있다. 따라서, 도 8에 도시된 도메인의 폭(전극 간격)(W2)이 증가하더라도 효과적으로 액정 분자의 움직임 을 제어할 수 있다. 예를 들어, 본 실시예에 의한 액정 표시 장치의 도메인의 폭(W2)은 약 30-60㎛로 형성할 수 있다.As described in the fourth embodiment, when both the first and
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.
상술한 바와 같이 본 발명에 따른 액정 표시 장치에 의하면, 높은 개구율로 인하여 휘도를 향상하는 동시에 응답 속도도 향상시킬 수 있다.As described above, according to the liquid crystal display according to the present invention, it is possible to improve the luminance and the response speed due to the high aperture ratio.
Claims (55)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039052A KR20060116580A (en) | 2005-05-10 | 2005-05-10 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039052A KR20060116580A (en) | 2005-05-10 | 2005-05-10 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060116580A true KR20060116580A (en) | 2006-11-15 |
Family
ID=37653514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050039052A KR20060116580A (en) | 2005-05-10 | 2005-05-10 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060116580A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8081282B2 (en) | 2007-04-05 | 2011-12-20 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
US8134670B2 (en) | 2008-07-24 | 2012-03-13 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel thereof |
US8643816B2 (en) | 2008-01-30 | 2014-02-04 | Samsung Display Co., Ltd. | Liquid crystal display including subpixel electrodes having fine protruding patterns |
WO2018036028A1 (en) * | 2016-08-26 | 2018-03-01 | 深圳市华星光电技术有限公司 | Pixel electrode |
US10809579B2 (en) | 2014-04-29 | 2020-10-20 | Samsung Display Co., Ltd. | Liquid crystal display |
-
2005
- 2005-05-10 KR KR1020050039052A patent/KR20060116580A/en not_active Application Discontinuation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8081282B2 (en) | 2007-04-05 | 2011-12-20 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
US8643816B2 (en) | 2008-01-30 | 2014-02-04 | Samsung Display Co., Ltd. | Liquid crystal display including subpixel electrodes having fine protruding patterns |
US9304364B2 (en) | 2008-01-30 | 2016-04-05 | Samsung Display Co., Ltd. | Liquid crystal display having multiple patterned subpixel electrodes |
US8134670B2 (en) | 2008-07-24 | 2012-03-13 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel thereof |
US8305534B2 (en) | 2008-07-24 | 2012-11-06 | Samsung Display Co., Ltd. | Liquid crystal display and panel thereof |
US10809579B2 (en) | 2014-04-29 | 2020-10-20 | Samsung Display Co., Ltd. | Liquid crystal display |
WO2018036028A1 (en) * | 2016-08-26 | 2018-03-01 | 深圳市华星光电技术有限公司 | Pixel electrode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7916244B2 (en) | Liquid crystal display having high luminance and high display quality | |
KR101237011B1 (en) | Liquid crystal display | |
US7403253B2 (en) | Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof | |
KR101529957B1 (en) | Liquid crystal display | |
KR101319595B1 (en) | Liquid crystal display | |
KR101112537B1 (en) | Liquid crystal display having multi domain and panel for the same | |
KR101267496B1 (en) | Liquid crystal display | |
US7443458B2 (en) | Liquid crystal display with wide viewing angle | |
US10824021B2 (en) | Liquid crystal display device | |
KR101201969B1 (en) | Liquid crystal display | |
KR20080030244A (en) | Liquid crystal display | |
KR20080101582A (en) | Liquid crystal display device | |
US7760282B2 (en) | Liquid crystal display | |
KR101258218B1 (en) | Liquid crystal display | |
KR20090083753A (en) | Liquid crystal display | |
KR101435133B1 (en) | Liquid crystal display | |
US8675157B2 (en) | Thin-film transistor display panel and liquid crystal display including the same | |
KR20060116580A (en) | Liquid crystal display | |
KR101502358B1 (en) | Liquid crystal display | |
KR20080024697A (en) | Liquid crystal display | |
KR20060020893A (en) | Multi-domain thin film transistor array panel | |
KR20070038332A (en) | Liquid crystal display | |
KR20060120298A (en) | Liquid crystal display | |
KR20060084017A (en) | Thin film transistor array panel for display device | |
KR20050076402A (en) | Liquid crystal display and thin film transistor array panel therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |