KR101393161B1 - 미세 구조체를 가지는 유기 박막 트랜지스터 - Google Patents

미세 구조체를 가지는 유기 박막 트랜지스터 Download PDF

Info

Publication number
KR101393161B1
KR101393161B1 KR1020120119583A KR20120119583A KR101393161B1 KR 101393161 B1 KR101393161 B1 KR 101393161B1 KR 1020120119583 A KR1020120119583 A KR 1020120119583A KR 20120119583 A KR20120119583 A KR 20120119583A KR 101393161 B1 KR101393161 B1 KR 101393161B1
Authority
KR
South Korea
Prior art keywords
active
layer
thin film
active layer
electrode
Prior art date
Application number
KR1020120119583A
Other languages
English (en)
Other versions
KR20130047617A (ko
Inventor
김재훈
유창재
이유진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20130047617A publication Critical patent/KR20130047617A/ko
Application granted granted Critical
Publication of KR101393161B1 publication Critical patent/KR101393161B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics

Landscapes

  • Thin Film Transistor (AREA)

Abstract

미세 구조체인 활성 유도층이 펜타센으로 대표되는 활성층 하부에 형성된 유기 박막 트랜지스터가 개시된다. 드레인 영역 및 소스 영역 하부에 형성되고, 패턴화된 활성 유도체는 그 상부의 펜타센의 배향을 변화시킨다. 변화된 배향으로 인해 호핑 동작에 의한 전하의 이동은 채널 영역으로 집중된다. 따라서, 트랜지스터 소자의 전류 구동 능력 및 온/오프 비율은 향상된다. 또한, 활성층 하부의 활성 유도층은 아일랜드 형태의 팰럿으로 제공될 수도 있다.

Description

미세 구조체를 가지는 유기 박막 트랜지스터{Organic Thin Film Transistor of having Micro-structure}
본 발명은 유기 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 게이트 절연층 상에 미세 구조체가 형성된 유기 박막 트랜지스터에 관한 것이다.
유기 박막 트랜지스터는 반도체 성질을 가지는 유기물을 이용한 전자 소자이다. 유기물을 이용한 전자 소자로는 유기태양전지, 유기 박막 트랜지스터, 유기전계발광 소자 및 유기 센서 등이 있다. 최근에는 유기물 반도체를 이용한 메모리 소자에 대한 연구도 활발하게 진행되고 있다. 유기물 반도체의 경우, 가볍고 얇은 플라스틱 기판 상에 소자의 제작이 가능하다는 장점이 있으며, 가요성의 특성으로 인해 디스플레이로의 적용이 활발히 논의중에 있다. 이와같이 유기물 반도체를 이용한 기술의 적용분야는 크게 3가지로 나누어진다.
첫째는 유기전계발광 소자이다. 이는 이미 상용화가 진행된 소자이며, 자체 발광 특성으로 인해 디스플레이 소자로 활용되고 있다. 둘째는 유기 재료를 이용한 박막 트랜지스터이다. 다만, 반도체 재료인 유기물이 가지는 전자의 이동도 특성 등으로 인해 높은 고전압에서 동작되어야 하는 부담이 따른다. 셋째는 기존의 실리콘 등과 같은 무기 재료를 대체하는 고분자 유기 재료를 기반으로 한 기판에 대한 연구이다.
특히, 유기 박막 트랜지스터는 낮은 이동도 및 낮은 동작속도에도 불구하고 유기물이 가지는 고유한 장점으로 인해 디스플레이 분야에서 활발한 연구가 진행 중에 있다.
현재 유기물 반도체로는 Pentacene, Oligothiophene, Perylene 및 Phthalocyanine 유도체 등의 저분자 유기물 반도체와 Polythiophene, Polythienylenevinylene(PTV) 등 고분자 유기물 반도체가 있다. 상기 재료들은 높은 이동도, 고유전율, 낮은 누설전류의 특성을 확보해야하는 숙제가 있다. 이는 유기물 반도체를 이용하여 박막 트랜지스터를 제조하는 경우, 높은 동작 전압 및 누설전류가 발생하기 때문이다.
대한민국 공개특허 제2008-23080호에는 폴리이미드를 펜타센 반도체층과 게이트 절연층 사이에 형성시키고, 이를 통해 펜타센 반도체층의 결정의 배향을 조절한다. 채널 영역에 형성된 폴리이미드에 의해 펜타센 반도체층의 결정성은 향상되고, 채널 영역으로 전계가 집중되어 동일한 인가전압 하에서 높은 채널 전류를 형성한다. 그러나, 상기 공개특허는 소스/드레인 전극과 동일 평면 상에 형성된다. 따라서, 이를 구현하기 위해서는 복잡한 패터닝 과정 및 증착 공정이 개입되어야 한다. 이는 제조공정 상의 부담으로 작용한다.
또한, 대한민국 공개특허 제2009-92079호에는 채널 영역 사이에 인가되는 유효 전압을 증가시키기 위해 소스 전극과 드레인 전극의 상하층에 접착층 및 전위장벽조절층을 구비한다. 이를 통해 외부에서 컨택을 통해 인가되는 전원 전압은 채널 영역에 원활히 인가되도록 하고, 활성층 사이에서의 전하의 이동을 용이하도록 한다. 상기 특허는 적절한 일함수를 가진 물질의 선택을 통해 소스/드레인 전극과 외부와의 오믹 접합을 실현하고자 한다. 그러나, 최근 전극 물질의 개선으로 인해 채널 영역과 전극과의 오믹 접합은 용이하게 구현되고 있다. 따라서, 상기 특허를 통해 동일한 동작 전압 하에서 채널 전류의 상승을 기대하기는 힘들다.
상술한 특허들은 게이트 전극의 상부에 폴리이미드를 형성하고, 용액 공정에서 펜타센의 배향을 조절하거나, 전극에 접합되는 적층 구조의 일함수를 조절하는 것을 통해 채널 영역의 전하의 밀도를 향상시키고자 한다. 각각의 특허들마다, 제조공정 상의 불리한 점과 기대치에 미치지 못하는 효과가 예상된다. 따라서, 구조적 변경을 통해 채널의 전류를 증가시킬 수 있는 유기 박막 트랜지스터가 요청된다 할 것이다.
상술한 문제점들을 해결하기 위한 본 발명의 목적은 활성층 하부의 특정 영역 또는 전체에 미세 구조체를 도입하여, 소스 영역에서 채널 영역으로 전하의 주입능력을 향상시키는 유기 박막 트랜지스터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 기판 상에 형성되고 제2 방향으로 신장된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 전극 상에 형성된 활성 유도층; 상기 활성 유도층 상에 형성된 활성층; 상기 활성층 상에 형성된 소스 전극; 및 상기 소스 전극에 상기 제2 방향과 직각인 제1 방향으로 대향하며, 상기 소스 전극과 상기 제1 방향으로 이격되는 드레인 전극을 포함하고, 상기 소스 전극과 상기 드레인 전극은 상기 제1 방향으로 이격되어 상기 활성층의 채널 영역을 노출시키며, 상기 활성 유도층은 상기 활성층의 분자 배향을 변경시키며, 상기 소스 전극 하부의 상기 활성층인 소스 영역 및 상기 드레인 전극 하부의 상기 활성층인 드레인 영역의 활성층의 배향과 상기 채널 영역 내의 활성층의 배향은 서로 상이한 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
본 발명의 상기 목적은, 기판 상에 형성되고, 제2 방향으로 신장되며, 금속 또는 도전성 산화물로 구성된 게이트 전극; 상기 게이트 전극 상에 형성되고, 유기 절연물을 가지는 게이트 절연막; 상기 게이트 전극 상에 형성된 활성 유도층; 상기 활성 유도층 상에 형성된 활성층; 상기 활성층 상에 형성된 소스 전극; 및 상기 소스 전극에 상기 제2 방향과 직각인 제1 방향으로 대향하며, 상기 소스 전극과 상기 제1 방향으로 이격되는 드레인 전극을 포함하고, 상기 소스 전극과 상기 드레인 전극은 상기 제1 방향으로 이격되어 상기 활성층의 채널 영역을 노출시키며, 상기 활성 유도층은 소수성 물질의 응집에 따라 아일랜드 형태로 분포된 다수의 팰럿을 가지는 것을 특징으로 하는 유기 박막 트랜지스터의 제공을 통해서도 달성된다.
상술한 본 발명에서는 게이트 절연막 상에 미세 구조체인 활성 유도층을 형성한다. 활성 유도층은 패턴화된 양상으로 제공될 수 있고, 팰럿 형태로 상호간에 분리된 양상으로 제공될 수 있다. 도입된 활성 유도층에 의해 소스 영역으로부터 채널 영역을 향하는 전하의 주입은 증가된다. 따라서, 유기 박막 트랜지스터의 이동도 및 온/오프 비율 등으로 나타나는 소자의 성능은 향상된다.
도 1은 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
도 2는 본 발명의 제1 실시예에 따라 활성 유도층이 형성된 효과를 설명하기 위한 모식도이다.
도 3은 본 발명의 제1 실시예에 따라 상기 도 1의 유기 박막 트랜지스터의 출력특성을 도시한 그래프이다.
도 4는 본 발명의 제1 실시예에 따라 상기 도 3에 도시된 유기 박막 트랜지스터들의 전달 특성을 도시한 그래프들이다.
도 5는 본 발명의 제2 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
도 6은 본 발명의 제3 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
도 1을 참조하면, 유기 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110), 게이트 절연막(120), 활성 유도층(130), 활성층(140), 소스 전극(150) 및 드레인 전극(160)을 포함한다.
상기 기판(100)은 절연 특성을 가지는 물질이라면 어느 것이나 사용될 수 있다. 따라서, 유리, 실리콘 또는 고분자 소재 등이 사용될 수 있다. 특히, 본 발명의 유기 박막 트랜지스터가 디스플레이 소자에 적용될 경우, 상기 기판(100)은 가요성을 가지는 고분자 플라스틱 소재가 될 수 있다. 또한, 상기 기판(100)은 절연 특성을 가진 특정의 막질일 수 있다. 예컨대, 반도체 또는 도체 기판 상에 다양한 적층구조가 형성되고, 게이트 전극(110)과 접하는 하부의 적층 구조가 절연 특성을 가진 물질이라면 이를 기판(100)으로 해석할 수 있을 것이다.
상기 기판(100) 상에는 게이트 전극(110)이 형성된다. 상기 게이트 전극(110)은 도전성 물질이라면 어느 것이나 가능할 것이다. 특히, 상기 게이트 전극(110)은 금속물질 또는 이의 합금일 수 있다. 따라서, 상기 게이트 전극(110)은 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd) 등을 포함하거나, 이들의 합금으로 구성될 수 있다. 또한, 상기 게이트 전극(110)은 도전성 산화물로 구성될 수 있다. 도전성 산화물로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등이 있다.
게이트 전극(110) 상에 형성되는 게이트 절연막(120)은 상기 게이트 전극(110)을 완전히 매립하며 형성된다. 상기 게이트 절연막(120)은 절연성 재질이라면 어느 것이나 가능할 것이나, 유기 절연물이 사용됨이 바람직하다. 유기 절연물로는 폴리이미드(Polyimide), 폴리아미드(Polyamide), 폴리비닐클로라이드(Polyvinyl chloride), 폴리비닐알코올(Polyvinyl alcohol) 또는 폴리비닐페놀(PVP)이 있다. 게이트 절연막(120)을 유기 절연물로 사용하는 경우, 유기 박막 트랜지스터의 가요성은 증가하는 효과가 있다.
상기 게이트 절연막(120) 상에는 미세 구조체인 활성 유도층(130)이 형성된다. 상기 활성 유도층(130)은 상호간에 동일한 형상을 가지고, 규칙적인 이격거리를 가짐이 바람직하다. 상기 활성 유도층(130)은 제1 방향으로 신장된 형상을 가지며, 제2 방향으로는 일정한 이격거리를 가지고 형성된다. 상기 활성 유도층(130)은 패터닝이 가능한 유기물이라면 특별한 한정이 없을 것이다. 또한, 포토리소그래피 공정이 가능한 포토레지스트, 열증착이 가능한 유기물, 스탬프 공정이 가능한 유기물 등이 활성 유도층(130)으로 사용될 수 있다.
활성 유도층(130)이 형성된 게이트 절연막(120) 상에는 활성층(140)이 형성된다. 상기 활성층(140)은 유기물 반도체로 형성된다. 따라서, 상기 활성층(140)을 통해 채널이 형성되며, 전자 또는 정공의 이동이 발생된다. 따라서, 상기 활성층(140)은 n-형의 유기물 반도체이거나 p-형의 유기물 반도체이다. 통상적으로 반도체 무기재료에서는 전하의 이동이 밴드 구조로 설명되는데 반해, 유기물 반도체에서는 전하의 이동은 π-π*결합에 의한 호핑(hopping)으로 설명된다. 이는 물질의 표면에 전하가 트랩되고, 트랩된 전하가 다른 위치로 트랩되는 현상을 통해 전하의 이동이 발생되는 것으로 설명한다. 전하의 호핑동작을 통해 반도체 동작을 수행하는 유기물은 Perylene, NTCDA, PTCDA, Quinodimethane, Coronene, Benzene[qhi]perylene 등의 n-형 유기물 반도체가 있고, pentacene으로 대표되는 p-형 유기물 반도체가 있다. 상술한 호핑동작이 가능한 유기물 반도체는 본 발명의 활성층(140)으로 사용된다.
상기 활성층(140) 상부에는 소스 전극(150) 및 드레인 전극(160)이 형성된다. 소스 전극(150) 및 드레인 전극(160)은 활성층(140) 상부 및 게이트 절연막(120) 상부에 걸쳐 형성된다. 또한, 소스 전극(150)과 드레인 전극(160) 사이의 이격 공간에는 활성층(140)의 채널 영역이 오픈된다. 즉, 소스 전극(150)과 드레인 전극(160)은 제1 방향으로 상호간에 이격 거리를 가지고 분리되며, 분리를 통해 오픈된 활성층(140)의 영역은 채널 영역으로 정의된다. 또한, 소스 전극(150) 하부의 활성층 영역은 소스 영역으로 정의되며, 드레인 전극(160) 하부의 활성층 영역은 드레인 영역으로 정의된다.
또한, 상기 도 1에서 활성 유도층(130)은 제1 방향으로 신장된 형상을 가지며, 소스 영역 및 드레인 영역의 하부에 형성된다. 또한, 상기 활성 유도층(130)은 제2 방향으로 상호간에 이격된 형상을 나타내고 규칙적인 배열을 가지는 패턴으로 형성됨이 바람직하다.
도 2는 본 발명의 제1 실시예에 따라 활성 유도층이 형성된 효과를 설명하기 위한 모식도이다.
도 2를 참조하면, 활성 유도층이 형성되지 않은 경우, 활성층에서 펜타센 분자는 대략 직립된 형태로 정렬된다. 펜타센의 경우, 호핑을 통해 전자의 이동이 발생된다. 따라서, 게이트 전극에 전압이 인가될 때, 채널 영역에서 전계의 방향은 활성층 표면에 수직으로 향한다. 따라서 전하의 이동도 수직한 방향으로 이루어져야 한다. 다만, 호핑 현상으로 인해 전하는 인접한 펜타센 분자로 이동하는 특성이 있다. 따라서, 활성층 표면에 대해 수직으로 인가되는 전계에 비해 전하는 수직으로 원활하게 이동하지 못하고, 게이트 전극에서의 전압의 인가에 대해 충분히 많은 전하의 이동이 발생하지 못한다.
또한, 활성 유도층이 형성된 경우, 활성 유도층의 상부에는 대략 비스듬히 기운 상태로 펜타센 분자들이 배치된다. 따라서, 채널 영역으로 전계가 인가되는 경우, 소스 영역의 전하는 그 하부에 배치된 펜타센 분자들 사이를 호핑하여 채널 영역으로 전달된다. 따라서, 채널 영역으로의 전하의 주입이 원활하게 이루어진다.
상기 도 1에서 활성 유도층은 소스 영역 및 드레인 영역의 하부에 형성된 것으로 도시된다. 본 발명에서 상기 활성 유도층은 소스 영역 및 드레인 영역 이외의 채널 영역 하부에 형성될 수 있다. 채널 영역 하부에 형성되는 활성 유도층에 의해 활성층을 형성하는 유기 분자들은 비스듬히 기운 상태로 형성되며, 채널 영역에 투입된 전하는 인접한 유기 분자들 사이에 균일하게 분포될 수 있다.
도 3은 본 발명의 제1 실시예에 따라 상기 도 1의 유기 박막 트랜지스터의 출력특성을 도시한 그래프이다.
기판(100)으로는 글라스 기판이 사용되고, 게이트 전극(110)은 ITO가 사용된다. ITO가 사용된 게이트 전극(110)의 폭은 300um이다. 게이트 전극(110) 상부에 형성되는 게이트 절연막(120)은 cPVP(cross-linked poly(4-vilyphenol))가 이용된다. 즉, PMA를 용매로 이용하고, PVP와 poly(melamine-co-formaldehyde)를 용해하여 용액을 형성한다. 이를 게이트 전극(110) 상에 스핀 코팅한 후, 약 180의 온도로 진공오븐에서 가열한다. 이를 통해 cPVP로 형성된 게이트 절연막(120)의 두께는 300nm로 설정된다. 계속해서 게이트 절연막(120) 상에는 활성 유도층(130)이 형성된다. 활성 유도층(130)은 포토레지스트를 이용하여 형성된다. 활성 유도층(130)으로 이용되는 포토레지스트로는 Micro Resist Technology사의 ma-N2401이 이용된다. 활성 유도층(130)의 형성은 e-빔 리소그래피를 이용하며, 활성 유도층들(130) 사이의 주기는 1um이고, 높이는 110nm이며, 활성 유도층(130)의 폭은 200nm로 설정된다. 활성 유도층(130) 상에는 이를 매립하는 활성층(140)이 형성된다. 활성층(140)으로는 펜타센이 이용된다. 펜타센으로 형성되는 활성층(140)의 두께는 60nm이다. 또한, 소스 전극(150)과 드레인 전극(160)의 재질은 금(Au)이며, 각각 50nm의 두께로 형성된다.
상술한 재료와 과정을 통해 형성된 유기 박막 트랜지스터의 채널 길이는 50um이며, 채널 폭은 100um이다.
상기 도 3에서 "□"은 활성 유도층이 형성되지 않은 경우를 나타내고, "○"는 상기 도 1에 도시된 활성 유도층이 제1 방향을 따라 모든 영역에 걸쳐 형성된 경우를 나타낸다. 즉, 소스 전극, 채널 영역 및 드레인 영역의 하부에 걸쳐 활성 유도층이 형성된 경우를 지칭한다. 또한, "△"는 채널 영역에만 활성 유도층이 형성된 경우를 나타내며, "▽"는 상기 도 1에 도시된 바와 같이 소스 전극 및 드레인 전극 하부에만 제1 방향을 따라 활성 유도층이 형성된 경우를 지칭한다.
형성된 유기 박막 트랜지스터들에서 소스 전극의 전압을 0V로 세팅하고, 드레인 전극의 전압을 -30V로 세팅한다. 게이트-소스 간의 전압을 음의 방향으로 증가시키는 경우, 드레인-소스 간의 전류는 서서히 증가한다. 게이트-소스 간의 전압의 증가에 따라 드레인-소스 간의 전류가 가장 증가하는 경우는 소스 전극 및 드레인 전극 하부에만 활성 유도층이 형성된 경우이다. 또한, 채널 영역에만 활성 유도층이 형성된 경우는 활성 유도층이 형성되지 않은 경우보다 더 낮은 드레인-소스 간의 전류량을 나타낸다.
또한, 소스 영역 및 드레인 영역에서만 활성 유도층이 형성되는 경우, 상부에 형성되는 활성층은 채널 영역 상의 활성층에 대해 상이한 배향을 나타낸다. 특히, 채널 영역과 소스 영역의 경계에서는 펜타센 분자들의 결정축 배향이 급격히 변하는 영역이 된다. 이러한 영역을 통해 소스 영역의 전하들은 채널 영역의 활성층으로 용이하게 주입된다. 따라서, 동일한 게이트-소스 간의 전압이 인가되더라도 소스 영역 및 드레인 영역에 활성 유도층이 형성된 유기 박막 트랜지스터는 높은 드레인-소스 간의 전류량을 나타낸다. 이는 유기 박막 트랜지스터 "▽"가 전류원으로서 뛰어난 특성을 나타내고 있음을 의미한다.
도 4는 본 발명의 제1 실시예에 따라 상기 도 3에 도시된 유기 박막 트랜지스터들의 전달 특성을 도시한 그래프들이다.
도 4를 참조하면, 상기 도 3에 도시된 유기 박막 트랜지스터들의 전달 특성이 도시된다. 상기 도 4에서 "□"은 활성 유도층이 형성되지 않은 경우를 나타내고, "○"는 상기 도 1에 도시된 활성 유도층이 제1 방향을 따라 모든 영역에 걸쳐 형성된 경우를 나타낸다. 즉, 소스 영역, 채널 영역 및 드레인 영역의 하부에 걸쳐 활성 유도층이 형성된 경우를 지칭한다. 또한, "△"는 채널 영역에만 활성 유도층이 형성된 경우를 나타내며, "▽"는 상기 도 1에 도시된 바와 같이 소스 전극 및 드레인 전극 하부에만 제1 방향을 따라 활성 유도층이 형성된 경우를 지칭한다.
게이트 전압은 -30V로 세팅된다. 또한, 소스 전압은 0V로 세팅된다. 드레인-소스 사이의 전압은 음의 방향으로 점점 증가된다. 이에 따라 드레인-소스 간의 전류도 음의 방향으로 점점 증가하는 경향을 가진다. 즉, p-타입의 유기물 반도체인 펜타센이 활성층으로 이용되는 경우, 반송자는 정공이 되며, 채널 영역을 가로지르는 전류는 정공의 이동에 의해 달성된다. 따라서, 상기 도 4에서 드레인-소스 간의 전압이 음의 방향으로 증가하는 경우, 소스 전극으로부터 드레인 전극으로 정공의 이동이 증가함을 알 수 있다. 또한, 소스 영역 및 드레인 영역 하부에만 활성 유도층이 형성된 경우, 소스 전극으로부터 드레인 전극으로 정공의 이동이 가장 활발히 일어남을 알 수 있다. 이는 소스 영역에서 채널 영역으로 정공의 이동이 다른 유기 박막 트랜지스터들에 비해 가장 활발히 일어남을 의미한다.
하기의 표 1은 상기 도 3 및 도 4의 결과를 바탕으로 한 4종의 유기 박막 트랜지스터들의 소자 성능을 나타낸 것이다.
Mobility[cm2/Vs] Threshold voltage[V] On/off ratio
OTFT"□" 0.478 -9.1 1.48×105
OTFT"○" 0.602 -13.8 2.26×105
OTFT"△" 0.372 -12.3 4.12×105
OTFT"▽" 0.833 -9.7 2.64×105
상기 표 1에서 소스 영역 및 드레인 영역 하부에 활성 유도층이 개입된 유기 박막 트랜지스터 "▽"는 활성 유도층이 개입되지 않은 유기 박막 트랜지스터 "□"보다 높은 이동도(mobility)를 가지고, 높은 크기의 문턱전압을 가진다. 또한, 본 발명의 유기 박막 트랜지스터 "▽"는 활성 유도층이 개입되지 않은 유기 박막 트랜지스터에 비해 높은 온/오프 비율을 가진다. 이는 본 발명의 유기 박막 트랜지스터가 스위치로서의 높은 기능성을 나타냄을 의미한다.
제2 실시예
도 5는 본 발명의 제2 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
도 5를 참조하면, 유기 박막 트랜지스터는 기판(200) 상에 형성된 게이트 전극(210), 게이트 절연막(220), 활성 유도층(230), 활성층(240), 소스 전극(250) 및 드레인 전극(260)을 포함한다.
상기 도 5에서 개시된 기판(200), 게이트 전극(210), 게이트 절연막(220), 활성층(240), 소스 전극(250) 및 드레인 전극(260)의 재질은 제1 실시예의 상기 도 1에서 설명된 바와 동일하다. 또한, 이들의 배치관계도 상기 도 1에서 설명된 바와 동일하다. 따라서, 중복된 기재를 회피하기 위해 도 5에 개시된 구성요소들 중 도 1과 동일하고 중첩된 내용의 설명은 생략키로 한다.
다만, 도 5에서 미세 구조체인 활성 유도층(230)은 게이트 절연막(220)과 활성층(240) 사이에 구비된다. 활성 유도층(230)의 재질은 상기 도 1에서 개시된 바와 동일하다. 또한, 활성 유도층(230)의 형성 방향은 상기 도 1에서는 제1 방향으로 신장된 것으로 도시되나, 상기 도 5에서는 제2 방향으로 신장된다. 따라서, 활성 유도층(230)은 소스 영역(250)과 드레인 영역(260)이 하부에 형성되고, 라인 형태로 구비됨이 바람직하다. 또한, 제1 방향으로 상호간에 소정의 이격 거리를 가지게 된다.
표 2는 본 발명의 제2 실시예에 따라 상기 도 5에 도시된 유기 박막 트랜지스터의 소자 성능을 도시한 표이다.
Mobility[cm2/Vs] Threshold voltage[V] On/off ratio
OTFT"□" 0.478 -9.1 1.48×105
OTFT"○" 0.415 -14.2 3.91×105
OTFT"△" 0.296 -13.1 1.43×105
OTFT"▽" 0.502 -13.2 5.17×105
상기 표 2에서 "□"은 활성 유도층(230)이 형성되지 않은 경우를 나타내고, "○"는 상기 도 5에 도시된 활성 유도층(230)이 제2 방향을 따라 모든 영역에 걸쳐 형성된 경우를 나타낸다. 즉, 소스 영역, 채널 영역 및 드레인 영역의 하부에 걸쳐 활성 유도층(230)이 형성된 경우를 지칭한다. 또한, "△"는 채널 영역에만 활성 유도층(230)이 형성된 경우를 나타내며, "▽"는 상기 도 5에 도시된 바와 같이 소스 전극(250) 및 드레인 전극(260) 하부에만 제2 방향을 따라 활성 유도층(230)이 형성된 경우를 지칭한다.
또한, 각각의 유기 박막 트랜지스터를 구성하는 재료 및 구성은 상기 도 3에서 도시된 바와 동일하다. 다만, 활성 유도층(230)의 형성방향은 제2 방향이 된다.
상기 표 2에서 소스 영역 및 드레인 영역의 하부에 활성 유도층(230)이 형성된 유기 박막 트랜지스터는 다른 유기 박막 트랜지스터에 비해 높은 이동도(mobility)를 나타낸다. 또한, 다른 유기 박막 트랜지스터에 비해 높은 온/오프 비율을 나타낸다. 이는 본 발명의 유기 박막 트랜지스터가 스위치로서의 기능을 수행할 수 있음을 의미한다.
또한, 본 실시예에서 제2 방향으로 형성된 활성 유도층(230)은 채널 영역 하부에 형성될 수도 있다.
제3 실시예
도 6은 본 발명의 제3 실시예에 따른 유기 박막 트랜지스터를 도시한 사시도이다.
도 6을 참조하면, 기판(300) 상에 게이트 전극(310), 게이트 절연막(320), 활성 유도층(330), 활성층(340), 소스 전극(350) 및 드레인 전극(360)이 순차적으로 배치된다.
도 6에서 도시된 구성들 중 미세 구조체인 활성 유도층(330)을 제외하고 나머지 구성들은 상기 도 1에 도시된 바와 동일하다. 또한, 도 6에서 개시된 유기 박막 트랜지스터는 활성 유도층(330)의 재질과 형상이 달리 구성된다.
상기 활성 유도층(330)은 소수성 물질을 아세톤 등의 용매에 용해하여 형성한다. 예컨대, 소수성 물질은 아세톤 등의 용매에 용해한다. 이어서 스핀 코팅 등의 방법으로 게이트 절연막(320) 상에 코팅한 후, 소정의 열을 가하여 용매의 증발과 함께 소수성 물질의 국부적인 응집을 유도한다. 이를 통해 불규칙적으로 응집된 다수의 팰럿(pallet) 형태의 패턴을 형성할 수 있다. 상기 활성 유도층(330)은 소스 영역 및 드레인 영역의 하부에 형성할 수 있으며, 채널 영역에 형성될 수도 있다. 또한, 소수성 물질이 용매에 용해된 용액에서의 농도에 따라 형성되는 활성 유도층(330) 각각의 높이와 밀도는 조절될 수 있다. 상기 도 6에서 개시되는 활성 유도층(330)은 소수성 재질을 가지며 아일랜드 타입으로 상호간에 분리된 상태로 구비된다.
예컨대, 용질을 H1 물질로 사용하는 경우, 용질의 농도가 낮을수록 형성되는 각각의 활성 유도층(330)의 밀도는 증가한다. 즉, 단위면적당 형성되는 팰럿 형태의 패턴의 수는 증가하는 경향을 가진다. 반면, 용질의 농도가 높을수록 형성되는 각각의 활성 유도층(330)의 크기와 높이는 증가한다.
하기의 표 3은 상기 도 6의 유기 박막 트랜지스터의 소자 특성을 도시한 표이다.
cPVP H1 5wt% on cPVP H1 10wt% on cPVP H1 20wt% on cPVP H1 30wt% on cPVP H1 40wt% on cPVP
Mobility
[cm2/Vs]
0.19 0.16 0.57 0.31 0.28 0.15
Ion / off 2.17×105 0.67×105 2.54×105 2.82×105 2.97×105 2.20×105
Vth[V] 5.6 7.1 10.2 9.2 9.1 9.0
기판(300)으로는 글라스 기판이 사용되고, 게이트 전극(310)은 알루미늄이 사용된다. 알루미늄이 사용된 게이트 전극(310)의 폭은 300um이다. 게이트 전극(310) 상부에 형성되는 게이트 절연막(320)은 cPVP(cross-linked poly(4-vilyphenol))가 이용된다. 즉, PMA를 용매로 이용하고, PVP와 poly(melamine-co-formaldehyde)를 용해하여 용액을 형성한다. 이를 게이트 전극(310) 상에 스핀 코팅한 후, 약 180의 온도로 진공오븐에서 가열한다. 이를 통해 cPVP로 형성된 게이트 절연막(320)의 두께는 300nm로 설정된다. 계속해서 게이트 절연막(320) 상에는 활성 유도층(330)이 형성된다. 활성 유도층(330)은 H1 물질을 용질로 이용하고, 이를 아세톤에 용해한다. 스핀 코팅 및 가열을 통해 H1 물질의 미세패턴이 다수 형성된 활성 유도층(330)을 얻을 수 있다. 활성 유도층(330) 상에는 이를 매립하는 활성층(340)이 형성된다. 활성층(340)으로는 펜타센이 이용된다. 펜타센으로 형성되는 활성층(340)의 두께는 60nm이다. 또한, 소스 전극(350)과 드레인 전극(360)의 재질은 알루미늄이며, 각각 30nm의 두께로 형성된다. 형성된 유기 박막 트랜지스터의 채널 길이는 50um이고, 폭은 100um이다.
상기 표 3에서 활성 유도층이 형성되지 않고, 게이트 절연막 cPVP상에 활성층이 형성된 경우에 비해 H1의 농도가 10wt% 내지 30wt%인 조건 하에서는 높은 전하 이동도를 나타낸다. 또한, 온/오프 비율도 매우 높은 값을 나타낸다. 다만, 용질의 농도가 매우 낮거나 50wt%에 가까운 경우, 향상된 유기 박막 트랜지스터의 특성은 나타나지 않는다. 이는 용질의 농도가 매우 낮은 경우, 적절한 크기의 팰럿 형태가 형성될 수 없기 때문이며, 용질의 농도가 매우 높은 경우, 지나치게 큰 팰럿이 제조되어 상기 도 2에 도시된 펜타센 분자의 배향을 얻을 수 없기 때문이다.
상기 도 6의 유기 박막 트랜지스터는 스핀 코팅을 이용하므로 대면적의 구현이 용이하고, 저가의 제조비용으로 우수한 박막 트랜지스터의 특성을 획득할 수 있는 장점이 있다.
상술한 본 발명에서는 게이트 절연막 상에 미세 구조체인 활성 유도층을 형성한다. 활성 유도층은 패턴화된 양상으로 제공될 수 있고, 팰럿 형태로 상호간에 분리된 양상으로 제공될 수 있다. 도입된 활성 유도층에 의해 소스 영역으로부터 채널 영역을 향하는 전하의 주입은 증가된다. 따라서, 유기 박막 트랜지스터의 이동도 및 온/오프 비율 등으로 나타나는 소자의 성능은 향상된다.
100, 200, 300 : 기판 110, 210, 310 : 게이트 전극
120, 220, 320 : 게이트 절연막 130, 230, 330 : 활성 유도층
140, 240, 340 : 활성층 150, 250, 350 : 소스 전극
160, 260, 360 : 드레인 전극

Claims (9)

  1. 기판 상에 형성되고, 제2 방향으로 신장된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 활성 유도층;
    상기 게이트 절연막과 상기 활성 유도층 상에 형성된 활성층;
    상기 활성층 상에 형성된 소스 전극; 및
    상기 소스 전극에 상기 제2 방향과 직각인 제1 방향으로 대향하며, 상기 소스 전극과 상기 제1 방향으로 이격되는 드레인 전극을 포함하고,
    상기 소스 전극과 상기 드레인 전극은 상기 제1 방향으로 이격되어 상기 활성층의 채널 영역을 노출시키며,
    상기 활성 유도층은 상기 소스 전극 하부의 상기 활성층인 소스 영역 및 상기 드레인 전극 하부의 상기 활성층인 드레인 영역의 하부에만 형성되고, 상기 채널 영역 하부에서 상기 활성 유도층의 형성은 회피되며,
    상기 활성 유도층은 상기 활성층의 분자 배향을 변경시키며, 상기 소스 영역 및 상기 드레인 영역의 활성층의 배향과 상기 채널 영역 내의 활성층의 배향은 서로 상이한 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제1항에 있어서, 상기 게이트 전극은 금속 또는 도전성 산화물로 구성되며,
    상기 금속은 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)을 포함하고,
    상기 도전성 산화물로는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제2항에 있어서, 상기 게이트 절연막은 유기 절연물이며, 상기 유기 절연물은 폴리이미드(Polyimide), 폴리아미드(Polyamide), 폴리비닐클로라이드(Polyvinyl chloride), 폴리비닐알코올(Polyvinyl alcohol) 또는 폴리비닐페놀(PVP)를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제3항에 있어서, 상기 활성층은 펜타센을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 활성 유도층은 상기 제1 방향으로 신장되고, 상기 제2 방향으로 일정한 이격거리를 가지는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제1항에 있어서, 상기 활성 유도층은 상기 제2 방향으로 신장되고, 상기 제1 방향으로 일정한 이격거리를 가지는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 삭제
KR1020120119583A 2011-10-31 2012-10-26 미세 구조체를 가지는 유기 박막 트랜지스터 KR101393161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110111753 2011-10-31
KR1020110111753 2011-10-31

Publications (2)

Publication Number Publication Date
KR20130047617A KR20130047617A (ko) 2013-05-08
KR101393161B1 true KR101393161B1 (ko) 2014-05-12

Family

ID=48659024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120119583A KR101393161B1 (ko) 2011-10-31 2012-10-26 미세 구조체를 가지는 유기 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101393161B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328812B (zh) * 2015-07-06 2019-10-18 元太科技工业股份有限公司 有源元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060049490A (ko) * 2004-06-21 2006-05-19 삼성전자주식회사 유기절연막 조성물 및 이를 이용한 유기절연막의 패턴형성방법
KR20060133248A (ko) * 2005-06-20 2006-12-26 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060049490A (ko) * 2004-06-21 2006-05-19 삼성전자주식회사 유기절연막 조성물 및 이를 이용한 유기절연막의 패턴형성방법
KR20060133248A (ko) * 2005-06-20 2006-12-26 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 소자 및 그의 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 2010, 96, 103301 *
Appl. Phys. Lett. 2010, 96, 103301*

Also Published As

Publication number Publication date
KR20130047617A (ko) 2013-05-08

Similar Documents

Publication Publication Date Title
CN102017209B (zh) 有机薄膜晶体管及其制造方法
Baeg et al. Controlled charge transport by polymer blend dielectrics in top-gate organic field-effect transistors for low-voltage-operating complementary circuits
Zaumseil et al. Electron and ambipolar transport in organic field-effect transistors
KR100973811B1 (ko) 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4234952B2 (ja) 縦型有機トランジスタ
US8476121B2 (en) Organic thin film transistors and methods of making them
EP2575188B1 (en) Organic insulator composition including a hydroxyl group-containing polymer, dielectric film and organic thin film transistor using the same
EP2924754B1 (en) Method for producing an organic transistor and organic transistor
KR20120029387A (ko) 유기 박막 트랜지스터의 제조 방법
CN107039462B (zh) 有源层、包括其的薄膜晶体管阵列基板以及显示装置
US20090101891A1 (en) Multi-layered bipolar field-effect transistor and method of manufacturing the same
TWI382540B (zh) Thin film semiconductor device and field effect transistor
KR101616190B1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
JP6191235B2 (ja) 有機トランジスタ及びその製造方法
KR101393161B1 (ko) 미세 구조체를 가지는 유기 박막 트랜지스터
JP2005109028A (ja) 有機電界効果トランジスタ及びその製造方法
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
KR101101479B1 (ko) 전하 주입성을 향상시킨 유기박막트랜지스터 및 이의 제조방법
Sun et al. Flexible organic amplifiers
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
KR101804348B1 (ko) 유기 반도체 패턴 및 그 형성 방법과 상기 유기 반도체 패턴을 포함하는 유기 전자 소자
JP2007324453A (ja) 有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイス
Lee et al. OFETs: Basic concepts and material designs
KR100633810B1 (ko) 유기 전계-효과 트랜지스터, 이를 구비하는 평판디스플레이 장치 및 유기 전계-효과 트랜지스터의 제조 방법
Sandberg Polymer Field-Effect Transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee