KR101383704B1 - Circuit board and display device including the same - Google Patents
Circuit board and display device including the same Download PDFInfo
- Publication number
- KR101383704B1 KR101383704B1 KR1020080005886A KR20080005886A KR101383704B1 KR 101383704 B1 KR101383704 B1 KR 101383704B1 KR 1020080005886 A KR1020080005886 A KR 1020080005886A KR 20080005886 A KR20080005886 A KR 20080005886A KR 101383704 B1 KR101383704 B1 KR 101383704B1
- Authority
- KR
- South Korea
- Prior art keywords
- path
- signal line
- circuit board
- base plate
- differential signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Structure Of Printed Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 차동 신호선이 형성되어 있는 회로 기판에 관한 것으로, 바탕판 및 바탕판 위에 형성되어 있으며 차동 신호를 전달하는 복수의 차동 신호선을 포함한다. 그리고 상기 복수의 차동 신호선은 각기 제1 신호선 및 제2 신호선을 포함하며, 상기 제1 신호선과 상기 제2 신호선은 서로 평행한 적어도 두 개의 경로를 따라 뻗어 있고, 상기 제1 신호선과 상기 제2 신호선은 경로 변경부에서 경로를 바꾸며, 이웃하는 상기 차동 신호선의 경로 변경부들은 상기 차동 신호선의 길이 방향을 따라 서로 다른 곳에 위치한다. 이렇게 하면 EMI 특성을 개선할 수 있다.The present invention relates to a circuit board on which a differential signal line is formed, and includes a base plate and a plurality of differential signal lines formed on the base plate and transferring differential signals. Each of the plurality of differential signal lines includes a first signal line and a second signal line, wherein the first signal line and the second signal line extend along at least two paths parallel to each other, and the first signal line and the second signal line. The path changing unit changes the path, and the path changing units of the neighboring differential signal lines are located at different positions along the length direction of the differential signal line. This can improve EMI characteristics.
표시 장치, 회로 기판, 차동 신호선, 경로 변경부, 비아홀 Display Device, Circuit Board, Differential Signal Line, Path Changer, Via Hole
Description
본 발명은 회로 기판 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 차동 신호선이 형성되어 있는 회로 기판 및 이를 포함하는 표시 장치에 관한 것이다.The present invention relates to a circuit board and a display device including the same, and more particularly, to a circuit board on which a differential signal line is formed and a display device including the same.
평판 표시 장치(flat panel display)로는 액정 표시 장치(liquid crystal display), 플라스마 표시 장치(plasma display panel), 전계 방출 표시 장치(flat emission display), 형광 표시판(vacuum fluorescent display) 및 유기 발광 표시 장치(organic light emitting display) 등이 있다.Flat panel displays include liquid crystal displays, plasma display panels, flat emission displays, fluorescent fluorescent displays, and organic light emitting displays ( organic light emitting display).
이러한 표시 장치들은 통상 표시판과 이 표시판으로 신호를 공급하는 신호 제어부를 포함한다. 표시판은 신호 제어부와 연결되어 있는 가요성 인쇄 회로막(flexible printed circuit)을 통하여 신호를 전달받는다. 신호 제어부는 TCON(timing controller), 집적 회로 칩(integrated circuit chip) 등을 포함하며, 이들은 동일 층 또는 다른 층에 배열된 배선과 연결된다. 가요성 인쇄 회로막은 필름, 필름 위에 서로 나란하게 배열되어 있는 복수의 배선 및 복수의 배선 위에 형성되어 있는 보호막을 포함한다.Such display devices typically include a display panel and a signal controller for supplying signals to the display panel. The display panel receives a signal through a flexible printed circuit connected to the signal controller. The signal controller includes a timing controller (TCON), an integrated circuit chip, and the like, which are connected with wiring arranged on the same layer or another layer. The flexible printed circuit film includes a film, a plurality of wirings arranged side by side on the film and a protective film formed on the plurality of wirings.
표시 장치들이 대형화되고 고화질화 되면서 집적 회로 칩을 비롯하여 TCON 등의 핵심 반도체들은 점차 복잡해지고 있다. 이에 따라 여러 가지 기술적 문제들의 개선이 요구되고 있는데, 특히 잡음(noise)과 신호 지연 등으로 인한 화질 저하를 막기 위해 데이터 전송 방식의 개선이 절실히 요구되고 있다. As display devices become larger and higher in quality, core semiconductors such as integrated circuit chips and TCON are becoming increasingly complex. Accordingly, various technical problems are required to be improved. In particular, in order to prevent image degradation due to noise and signal delay, improvement of a data transmission method is urgently required.
예컨대, 기존의 TCON에서 LDI(LCD Driver IC) 사이의 데이터 전송 방식인 TTL(transistor-to-transistor)의 경우신호 전송 속도가 느리며 전류 소모량이 많고 EMI(electromagnetic interference) 특성이 좋지 않았다. 이를 보완한 방식이 LVDS(low voltage differential signaling) 또는 RSDS (reduced signal differential signaling)인데, 이에 의하면 기존의 TTL 방식에서 신호의 스윙 크기를 줄여 EMI 특성이 개선되었으며, 신호의 전송 속도가 향상되었다. 또한 TTL 방식에서 보다 적은 수의 배선을 사용할 수 있다. 최근에는 mini-LVDS 및PPDS(point-to-point differential signaling) 등의 인터페이스 기술이 연구되고 있다. For example, the TTL (transistor-to-transistor), which is a data transmission method between the LCD driver ICs (LDI) in the conventional TCON, has a low signal transmission rate, high current consumption, and poor electromagnetic interference (EMI) characteristics. Complementary methods are low voltage differential signaling (LVDS) or reduced signal differential signaling (RSDS), which reduces the swing size of a signal in the conventional TTL scheme, thereby improving EMI characteristics and improving signal transmission speed. In addition, fewer wires can be used in the TTL method. Recently, interface technologies such as mini-LVDS and point-to-point differential signaling (PPDS) have been studied.
그런데, LVDS 또는 RSDS 방식의 경우 저주파 대역에서는 EMI 특성이 개선될 수 있으나, 고주파 대역에서는 EMI 특성이 크게 개선되지 않는다. 가령 무선 광 지역 정보 통신망(wireless wide area network) 및 무선구내 정보 통신망(wireless local area network)의 경우에는 800MHz 내지 6GHz의 고주파 영역대를 사용하는데, 이 주파수 영역대에서는 LVDS 또는 RSDS 방식을 사용하더라도 EMI 특성이 크게 개선되지 않는다. 표시 장치의 화질을 향상시키기 위해서는 EMI를 감소시켜야 한다.However, in the case of the LVDS or RSDS scheme, the EMI characteristic may be improved in the low frequency band, but the EMI characteristic is not significantly improved in the high frequency band. For example, the wireless wide area network and the wireless local area network use a high frequency range of 800 MHz to 6 GHz, and in this frequency range, even if the LVDS or RSDS method is used, the EMI The property is not greatly improved. In order to improve the image quality of the display device, EMI must be reduced.
따라서 본 발명은 저주파 대역에서 뿐만 아니라 고주파 대역에서도 EMI를 감소시킬 수 있는 회로 기판 및 이를 포함하는 표시 장치를 제공한다.Accordingly, the present invention provides a circuit board capable of reducing EMI in a low frequency band as well as a high frequency band and a display device including the same.
본 발명의 한 실시예에 따른 회로 기판은 바탕판 및 바탕판 위에 형성되어 있으며 차동 신호를 전달하는 복수의 차동 신호선을 포함한다. 그리고 상기 복수의 차동 신호선은 각기 제1 신호선 및 제2 신호선을 포함하며, 상기 제1 신호선과 상기 제2 신호선은 서로 평행한 적어도 두 개의 경로를 따라 뻗어 있고, 상기 제1 신호선과 상기 제2 신호선은 경로 변경부에서 경로를 바꾸며, 이웃하는 상기 차동 신호선의 경로 변경부들은 상기 차동 신호선의 길이 방향을 따라 서로 다른 곳에 위치한다.A circuit board according to an embodiment of the present invention is formed on a base plate and a base plate and includes a plurality of differential signal lines for transferring differential signals. Each of the plurality of differential signal lines includes a first signal line and a second signal line, wherein the first signal line and the second signal line extend along at least two paths parallel to each other, and the first signal line and the second signal line. The path changing unit changes the path, and the path changing units of the neighboring differential signal lines are located at different positions along the length direction of the differential signal line.
상기 바탕판은 제1 면 및 제2 면을 포함할 수 있고, 상기 적어도 두 개의 경로는 상기 제1 면에 위치하는 제1 경로와 상기 제2 면에 위치하는 제2 경로를 포함할 수 있고, 상기 제1 신호선은 상기 경로 변경부를 기준으로 한쪽에서는 상기 제1 경로에 위치하고 다른 쪽에서는 상기 제2 경로에 위치할 수 있으며, 상기 제2 신호선은 상기 제1 신호선과 반대 쪽 경로에 위치할 수 있다.The base plate may include a first surface and a second surface, the at least two paths may include a first path located on the first surface and a second path located on the second surface, The first signal line may be located on the first path on one side and the second path on the other side of the path changing unit, and the second signal line may be located on a path opposite to the first signal line. .
상기 바탕판은 상기 경로 변경부에 위치한 한 쌍의 비아홀을 포함할 수 있고, 상기 제 1 신호선 및 상기 제2 신호선은 상기 한 쌍의 비아홀을 통해 상기 제1 경로에서 상기 제2 경로로 경로를 바꿀 수 있다.The base plate may include a pair of via holes positioned in the path changing unit, and the first signal line and the second signal line may change a path from the first path to the second path through the pair of via holes. Can be.
상기 제1 경로와 상기 제2 경로가 중첩할 수 있다.The first path and the second path may overlap.
상기 한 쌍의 비아홀은 상기 제1 경로 및 상기 제2 경로와 떨어져 있을 수 있다. 상기 한 쌍의 비아홀은 상기 제1 및 제2 경로를 기준으로 서로 반대 쪽으로 떨어져 있을 수 있으며 이때 이들은 서로 마주볼 수 있다.The pair of via holes may be spaced apart from the first path and the second path. The pair of via holes may be spaced apart from each other with respect to the first and second paths, where they may face each other.
상기 경로 변경부에 위치하는 상기 제1 신호선 및 상기 제2 신호선 부분의 평면 모양은 마름모형일 수 있다.The planar shape of the first signal line and the second signal line part positioned in the path changing part may be a rhombus.
상기 제1 경로를 상기 바탕판의 제2 면에 투영했을 때, 상기 제1 경로와 상기 제2 경로는 소정 간격 떨어져 있을 수 있다.When the first path is projected onto the second surface of the base plate, the first path and the second path may be spaced apart from each other.
상기 한 쌍의 비아홀은 각기 상기 제1 경로 및 상기 제2 경로 상에 위치할 수 있으며, 상기 제1 신호선과 상기 제2 신호선은 상기 경로 변경부에서 서로 교차할 수 있다.The pair of via holes may be located on the first path and the second path, respectively, and the first signal line and the second signal line may cross each other at the path changing unit.
상기 경로 변경부에 위치하는 상기 제1 신호선 및 상기 제2 신호선 부분의 평면 모양은 십자일 수 있다.The planar shape of the first signal line and the second signal line part positioned in the path changing part may be a cross.
상기 차동 신호선의 상기 경로 변경부는 이웃하고 있는 차동 신호선의 인접한 두 개의 경로 변경부 사이의 구간의 중앙부와 마주할 수 있다.The path changing part of the differential signal line may face the center of a section between two adjacent path changing parts of the neighboring differential signal line.
상기 바탕판은 제1 면 및 제2 면, 그리고 상기 차동 신호선의 길이 방향으로 상기 경로 변경부와 떨어져 있는 복수의 비아홀을 포함할 수 있고, The base plate may include a first surface and a second surface, and a plurality of via holes spaced apart from the path changing part in a length direction of the differential signal line.
상기 적어도 두 개의 경로는 상기 제1 면에 위치하는 제1 경로, 상기 제2 면에 위치하고 상기 제1 경로와 중첩하는 제2 경로, 상기 제1 면에 위치하고 상기 제1 경로와 간격을 두고 있는 제3 경로, 그리고 상기 제2 면에 위치하고, 상기 제3 경로와 중첩하는 제4 경로를 포함할 수 있으며,The at least two paths may include a first path located on the first surface, a second path located on the second surface and overlapping with the first path, and a second path located on the first surface and spaced apart from the first path. A third path and a fourth path located on the second surface and overlapping the third path,
상기 제1 신호선은 상기 경로 변경부를 지나면서 상기 제1 경로에서 상기 제3 경로로 변경될 수 있고 상기 비아홀에서 상기 제3 경로에서 상기 제4 경로로 변경될 수 있으며, 상기 제1 신호선과 동일한 구간에 있는 상기 제2 신호선은 상기 경로 변경부를 지나면서 상기 제4 경로에서 상기 제2 경로로 변경될 수 있고 상기 비아홀에서 상기 제2 경로에서 상기 제1 경로로 변경될 수 있다.The first signal line may be changed from the first path to the third path while passing through the path changing unit, and may be changed from the third path to the fourth path at the via hole, and may be identical to the first signal line. The second signal line may be changed from the fourth path to the second path while passing through the path change unit, and may be changed from the second path to the first path at the via hole.
상기 제1 신호선과 상기 제2 신호선은 상기 경로 변경부에서 교차할 수 있으며, 상기 경로 변경부에 위치하는 상기 제1 신호선 및 상기제2 신호선 부분의 평면 모양은 십자일 수 있다.The first signal line and the second signal line may cross each other in the path changing part, and the planar shape of the first signal line and the second signal line part positioned in the path changing part may be cross.
상기 바탕판의 동일면에서 이웃하는 두 개의 차동 신호선에 대응하는 비아홀들은 상기 차동 신호선의 길이 방향을 따라 서로 다른 곳에 위치할 수 있다. 나아가 상기 바탕판의 동일면에서 이웃하는 두 개의 차동 신호선에 대응하는 경로 변화부들 및 비아홀들은 상기 차동 신호선의 길이 방향을 따라 서로 다른 곳에 위치할 수 있다.Via holes corresponding to two neighboring differential signal lines on the same surface of the base plate may be located at different locations along the length direction of the differential signal line. Furthermore, path changing parts and via holes corresponding to two neighboring differential signal lines on the same surface of the base plate may be located at different locations along the length direction of the differential signal line.
상기 바탕판은 상부층과 하부층을 포함하는 이중층으로 이루어질 수 있으며, 이 경우 상기 적어도 두 개의 경로는 상기 상부층 위에 위치하는 제1 경로와 상기 하부층 위에 위치하는 제2 경로를 포함할 수 있고, 상기 제1 신호선은 상기 경로 변경부를 기준으로 한쪽에서는 상기 제1 경로에 위치할 수 있고, 다른 쪽에서는 상기 제2 경로에 위치할 수 있으며, 상기 제2 신호선은 상기 제1 신호선과 반대 쪽 경로에 위치할 수 있다.The base plate may be formed of a double layer including an upper layer and a lower layer. In this case, the at least two paths may include a first path located on the upper layer and a second path located on the lower layer. The signal line may be located in the first path on one side and the second path on the other side of the path changing unit, and the second signal line may be located in a path opposite to the first signal line. have.
상기 상부층은 상기 경로 변경부에 위치한 한 쌍의 비아홀(via hole)을 포함할 수 있고, 상기 제 1 및 제2 신호선은 상기 한 쌍의 비아홀을 통해 상기 상부층에서 상기 하부층으로 경로를 바꿀 수 있다.The upper layer may include a pair of via holes positioned in the path changing unit, and the first and second signal lines may change a path from the upper layer to the lower layer through the pair of via holes.
상기 바탕판 및 차동 신호선은 가요성을 가질 수 있다.The base plate and the differential signal line may have flexibility.
본 발명의 한 실시예에 따른 표시 장치는 위에서 설명한 회로 기판, 상기 회로 기판으로부터 신호를 전달 받는 게이트 및 데이터 구동 집접 회로 칩, 그리고 기판 위에 복수의 박막 소자 구조물을 포함하고 있으며 상기 게이트 및 데이터 구동 집접 회로 칩으로부터 신호를 전달 받는 표시판을 포함한다.A display device according to an exemplary embodiment of the present invention includes the circuit board described above, a gate and data driving integrated circuit chip receiving a signal from the circuit board, and a plurality of thin film device structures on the substrate. A display panel receives a signal from a circuit chip.
본 발명의 실시예에 따르면, 저주파 대역에서 뿐만 아니라 고주파 대역에서도 EMI를 감소시킬 수 있고, 나아가 EMI와 같은 잡음 등으로 인하여 표시 장치의 화질이 저하되는 현상을 예방할 수 있다. According to an exemplary embodiment of the present invention, EMI can be reduced not only in the low frequency band but also in the high frequency band, and further, a phenomenon in which the image quality of the display device is degraded due to noise such as EMI can be prevented.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 본 발명의 실시예에 따른 가요성 인쇄 회로막은 액정 표시 장치, 플라스마 표시 장치, 전계 방출 표시 장치, 형광 표시판 및 유기 발광 표시 장치 등 다양한 표시 장치에 적용될 수 있다. 그리고 첨부한 도면에는 액정 표시 장치를 도시하였으며 이를 기초로 본 발명의 실시예를 설명하고 있 으나, 본 발명의 실시예에 따른 표시 장치가 액정 표시 장치에 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The flexible printed circuit film according to the embodiment of the present invention can be applied to various display devices such as a liquid crystal display device, a plasma display device, a field emission display device, a fluorescent display panel, and an organic light emitting display device. In the accompanying drawings, a liquid crystal display is illustrated and an exemplary embodiment of the present invention is described based on this, but the display device according to the exemplary embodiment of the present invention is not limited to the liquid crystal display.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.
그러면, 본 발명의한 실시예에 따른회로 기판(circuit board) 및 표시 장치에 대하여도 1 내지 도 4를 참고하여 상세하게 설명한다.Next, a circuit board and a display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 사시도이고, 도 2는 도 1에 도시한 회로 기판의 부분 확대 평면도의 한 예이고, 도 3은 도 2의 A부분 확대도이고, 도 4는 도 1에 도시한 회로 기판의 부분 확대 평면도의 다른 예이다.1 is a perspective view of a display device according to an exemplary embodiment of the present invention, FIG. 2 is an example of a partially enlarged plan view of the circuit board illustrated in FIG. 1, FIG. 3 is an enlarged view of portion A of FIG. 2, and FIG. 4. Is another example of a partially enlarged plan view of the circuit board shown in FIG.
도 1을 참고하면, 본 실시예에 따른 표시 장치는 표시판부(panel unit)(300), 가요성 인쇄 회로막(510) 및 회로 기판(450)을 포함한다.Referring to FIG. 1, the display device according to the present exemplary embodiment includes a
표시판부(300)는 하부 표시판(100), 상부 표시판(200) 및 전기 광학 활성층(electro-optic layer)(도시하지 않음)을 포함한다. 그러나 표시판부(300)는 하나의 표시판만을 포함할 수도 있고 셋 이상의 표시판을 포함할 수도 있다.The
하부 표시판(100)은 기판과 그 위의 박막 소자 구조물을 포함한다. 기판은 유리 또는 플라스틱 따위의 투명 절연 물질로 만들어진다. 박막 소자 구조물은 화 소 전극, 박막 트랜지스터, 각종 신호선 등을 포함하며, 이들은 도전체와 절연물로 이루어진다. 도면에 도시하지는 않았지만 하부 표시판(100) 구조의 한 예에 대하여 간략하게 설명한다.The
하부 기판 위에는 복수의 게이트선(gate line)이 형성되어 있다. 게이트선 위에는 게이트 절연막(gate insulating layer), 반도체, 저항성 접촉 부재(ohmic contact)가 차례로 형성되어 있고, 그 위에는 데이터선 및 드레인 전극이 형성되어 있다. 게이트선은 복수의 게이트 전극을 포함하고, 데이터선은 복수의 소스 전극을 포함하며, 게이트 전극, 반도체, 소스 전극, 드레인 전극이 박막 트랜지스터를 이룬다. 반도체, 데이터선, 드레인 전극 및 게이트 절연막 위에는 보호막(passivation layer)이 형성되어 있으며, 보호막 위에는 복수의 화소 전극(pixel electrode)이 형성되어 있다. 화소 전극은 보호막에 뚫린 접촉 구멍(contact hole)을 통하여 드레인 전극과 연결된다.A plurality of gate lines are formed on the lower substrate. A gate insulating layer, a semiconductor, and an ohmic contact are sequentially formed on the gate line, and a data line and a drain electrode are formed thereon. The gate line includes a plurality of gate electrodes, the data line includes a plurality of source electrodes, and the gate electrode, the semiconductor, the source electrode, and the drain electrode form a thin film transistor. A passivation layer is formed on the semiconductor, the data line, the drain electrode, and the gate insulating layer, and a plurality of pixel electrodes are formed on the passivation layer. The pixel electrode is connected to the drain electrode through a contact hole formed in the protective film.
상부 표시판(200)은 하부 표시판(100)과 마주하며 하부 표시판(100)보다 크기가 작아서 하부 표시판(100)의 가장자리 일부가 상부 표시판(200)으로 가리지 않고 드러난다. 상부 표시판(200)은 기판과 박막 구조물을 포함한다. 기판은 유리 또는 플라스틱 따위의 투명 절연 물질로 만들어진다. 박막 구조물은 공통 전극, 색 필터, 차광 부재(light blocking member) 등을 포함하며, 이들은 도전체와 절연물로 이루어진다. 도면에 도시하지는 않았지만 상부 표시판(200) 구조의 한 예에 대하여 간략하게 설명한다.The
기판 위에는 차광 부재가 형성되어 있다. 차광 부재는 화소 전극과 마주 보 며 화소 전극과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있으며, 화소 전극 사이의 빛샘을 막는다. 기판 및 차광 부재 위에는 덮개막(overcoat)이 형성되어 있으며, 덮개막 위에는 공통 전극이 형성되어 있다. 기판과 보호막 사이에는 복수의 색 필터가 형성되어 있다. 각 색필터는 차광 부재의 개구부 내에 대부분 존재하며, 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. A light shielding member is formed on the substrate. The light blocking member has a plurality of openings facing the pixel electrode and having substantially the same shape as the pixel electrode, and prevents light leakage between the pixel electrodes. An overcoat is formed on the substrate and the light shielding member, and a common electrode is formed on the cover film. A plurality of color filters are formed between the substrate and the protective film. Each color filter is mostly present in the opening of the light shielding member and can display one of primary colors such as red, green, and blue.
앞에서 설명한 하부 표시판(100)과 상부 표시판(200)의 구조는 한 예일뿐이며 여러 가지 다른 변형이 가능하다. 예를들면, 공통 전극, 색 필터, 차광 부재 중 적어도 하나가 하부 표시판(100)에 포함될 수 있다. 또 하부표시판(100)은 유지 전극을 더 포함할 수도 있다.The structures of the
전기 광학 활성층은 하부 표시판(100)과 상부 표시판(200) 사이에 배치되어 있으며, 표시판부(300)가 하나의 표시판만을 포함하는 경우에는 그 표시판 위에 위치한다. 전기 광학 활성층의 재료는 표시 장치의 종류에 따라 달라지는데, 예를 들면 액정 표시 장치의 경우 액정 물질, 유기 발광 표시 장치의 경우 유기 발광 물질이 될 수 있다.The electro-optical active layer is disposed between the
회로 기판(450)은 복수의 영상 신호, 데이터 신호 및 게이트 신호 따위를 게이트 구동 집적 회로 칩 및 데이터 구동 직접 회로 칩으로 내보낸다. 게이트 구동 집적 회로 칩 및 데이터 구동 직접 회로 칩으로 전달되는 신호로는 차동 신호(differential signal)가 이용된다. 차동 신호 전송은 LVDS, RSDS, mini-LVDS 및 PPDS 방법이 사용될 수 있다. 회로 기판(450)에 대해서는 도 2 및 도 3을 참고 하여 더욱 상세하게 설명한다.The
가요성 인쇄 회로막(510)은 필름, 그 위에 형성되어 있는 금속 배선, 그리고 금속 배선 위에 형성되어 있는 보호막을 포함할 수 있다. 가요성 인쇄 회로막(510)의 한쪽 끝 부분은 도전성 접착제(570)를 통하여 하부 표시판(100)의 노출된 가장자리 부분에 부착되고, 다른 쪽 끝 부분은 도전성 접착제(570)를 통하여 회로 기판(450)에 부착되어 있다. 도전성 접착제(570)은 일종의 이방성 도전 필름(anisotropic conductive film)으로서 여기에 섞여 있는 도전 입자를 통하여 가요성 인쇄 회로막(510)에 형성되어 있는 금속 배선과 하부 표시판(100) 및 회로 기판(450)의 배선이 전기적으로 연결된다. The flexible printed
게이트/데이터 구동 집적 회로 칩은 가요성 인쇄 회로막(510) 위에 형성되거나(TCP 방식), 표시판부(300) 위에 형성될 수도 있다(COG/FOG 방식). 회로 기판(450)으로부터 전달 받은 신호는 가요성 인쇄 회로막(510)의 금속 배선을 통해 게이트/데이터 구동 집적 회로 칩으로 전달된다. 게이트 구동 집적 회로 칩은 게이트 온 전압을 게이트선에 인가하여 이 게이트선에 연결된 스위칭 소자를 턴온시키며, 데이터 구동 집적 회로 칩은 각 디지털 영상 신호에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호를 아날로그 데이터 전압으로 생성하여 이를 데이터선에 인가한다. The gate / data driving integrated circuit chip may be formed on the flexible printed circuit film 510 (TCP method) or may be formed on the display panel unit 300 (COG / FOG method). The signal received from the
조명부(80)는 표시판부(300)의 하부에 배치되고 덮개(60)는 표시판부(300)의 상부에 배치된다. 표시판부(300)는 덮개(60)를 이용하여 조명부(80)에 안정적으로 고정될 수 있다. The
조명부(80)는 CCFL(cold cathode fluorescent lamp)이나EEFL(external electrode fluorescent lamp)과 같은 형광 램프 또는 LED(light emitting diode) 등의 광원, 도광판 및 반사 부재를 포함할 수 있다. 도광판은 광원으로부터 조사된 광을 유도하며, 반사 부재는 도광판으로부터 반사된 광을 표시판부(300) 방향으로 향하게 하여 광손실을 최소화 한다.The
도 2 및 도 3을 참고하면, 회로 기판(450)은 바탕판(substrate)(451), 복수의 집적 회로칩(460), TCON(470) 및 복수의 차동 신호선(differential signal line)(420)을 포함한다.2 and 3, the
바탕판(451)은 페놀수지 또는 에폭시수지 등으로 만들어질 수 있으며, 바탕판(451)이 움직이거나 굴곡을 요하는 경우 유연성을 가질 수 있다.The
바탕판(451) 위에는 그래픽 처리 등을 위한 집적 회로 칩(460)과 이 집적 회로 칩(460)으로부터 입력된 신호를 게이트/데이터 구동 집적 회로 칩구동에 필요한 각종 제어 신호로 만드는 TCON(470)이 형성되어 있다.On the
바탕판(451) 위에는 또한 복수의 차동 신호선(420)이 형성되어 있다. 하나의 차동 신호선(420)은 제1 신호선(422) 및 제2 신호선(424)을 포함한다. 제1 신호선(422)과 제2 신호선(424)은 각각 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인부분을 포함하고, 진폭이 동일하고 위상이 반대인 신호를 전달한다. 이 경우 수신 회로는 두 개의 신호선(422, 424) 간 전압차이에만 반응한다. 여기서 제1 경로(10)는 바탕판(451)의 상부면에 위치하고, 제2 경로(20)는 바탕판(451)의 하부면에 위치하며, 제1 경로(10)를 제2 경로(20)가 위치하는 바탕판(451)의 하부면에 투 영했을 때 이들 두 경로(10, 20)는 서로 중첩한다. A plurality of
바탕판(451)에는 복수의 비아홀(via hole)(455)이 형성되어 있으며, 비아홀(455)은 경로 변경부(PCP)에 한 쌍씩 위치한다. 한 쌍의 비아홀(455)은 경로(10, 20)를 기준으로 서로 반대 쪽으로 떨어져 있으며 서로 마주보고 있다. 경로 변경부(PCP)는 제1 및 제2 신호선(422, 424)의 경로가 바뀌는 부분이며, 차동 신호선(420)의 길이 방향(L)을 따라 반복적으로 위치한다. A plurality of via
차동 신호선(420)의 길이 방향(L)을 따라 이웃하는 두 개의 비아홀(455) 사이를 구간(S1, S2)이라 할 때, 이 구간(S1, S2) 거리는 모두 동일할 수 있고, 각 구간 마다 다를 수도 있다.When the two adjacent via
제1 신호선(422)은 그 길이 방향(L)을 따라 이동할 때 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인 부분이 번갈아 나타나며, 제2 신호선(424)도 그 길이 방향(L)을 따라 이동할 때, 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인 부분이 번갈아 나타난다. 동일 구간(S1, S2)에서 제1 신호선(422)과 제2 신호선(424)은 서로 반대 쪽 경로에 위치한다. 즉, 제1 신호선(422)이 제1 경로(10)에 있는 구간에서는 제2 신호선(424)은 제2 경로(20)에 위치하고, 제1 신호선(422)이 제2 경로(20)에 있는 구간에서는 제2 신호선(424)은 제1 경로(10)에 위치한다. 제1 신호선(422) 및 제2 신호선(424)은 비아홀(455)을 통해 제1 경로(10) 또는 제2 경로(20)로 위치가 변경된다.When the
제1 및 제2 신호선(422, 424)의 위치에 대해 제1 구간(S1)에서 제2 구간(S2) 방향을 따라가며 좀 더 구체적으로 살펴보면, 제1 신호선(422)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제1 경로(10)에서 제2 경로(20)로 위치를 바꾸고, 이어 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 제2 경로(20)를 따라 뻗어 있다. 그리고 제1 신호선(422)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해다시 제1 경로(10)로 위치를 바꾸고, 이어 제2 구간(S2)의 끝에 위치한 비아홀(455)까지 제1 경로(10)를 따라 뻗어 있다. Looking at the position of the first and
제2 신호선(424)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제2 경로(20)에서 제1 경로(10)로 위치를 바꾸고, 이어 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 제1 경로(10)를 따라 뻗어 있다. 그리고 제2 신호선(424)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해 다시 제2 경로(20)로 위치를 바꾸고, 이어 제2 구간(S2)의 끝에 위치한 비아홀(455)까지 제2 경로(20)를 따라 뻗어 있다.The
제1 신호선(422)과 제2 신호선(424)은 그 길이 방향을 따라 거의 중첩하고 있으나, 경로 변경부(PCP)에서는 중첩하지 않는다. 즉, 제1 및 제2 신호선(422, 424)은 경로 변경부(PCP)에서 경로(10, 20)를 기준으로 서로 반대 쪽 방향으로 경로(10, 20)와 멀어지고, 경로(10, 20)와 떨어진 곳에 위치한 비아홀(455)을 통해 서로 위치를 바꾼다. 위치가 서로 바뀐 제1 및 제2 신호선(422, 424)은 다시 경로(10, 20)와 가까워져 바뀐 경로(10, 20)를 따라 뻗는다. 경로 변경부(PCP)에 위치하는 제1 신호선(422) 및 제2 신호선(424) 부분의 평면 모양은 대략 마름모형일 수 있다. The
차동 신호선(420)의 경로 변경부(PCP)와 이웃하는 차동 신호선(420)의 경로 변경부(PCP)는 그 길이 방향을 따라 서로 다른 곳에 위치한다. 예컨대, 도 2에서 'A'로 표시된 가장 왼쪽 차동 신호선(420)의 경로 변경부(PCP)는 이웃하는 차동 신호선(420)의 제1 구간(S1) 중심부와 마주할 수 있다.The path changing part PCP of the
만약, 이웃하는 차동 신호선(420)의 경로 변경부(PCP) 및 비아홀(455)이 서로 엇갈려 배치되지 않고 일렬로 배치되어 있으면, 경로 변경부(PCP) 및 비아홀(455)들이 루프 안테나의 기능을 하게 되어 EMI 특성이 나빠질 수 있다.If the path changing unit PCP and the via holes 455 of the neighboring
한편, 도 4에 도시한 바와 같이 바탕판(451)은 상부층(451a)과 하부층(451b)을 포함하는 이중층 구조를 가질 수 있다. 이 경우 제1 경로(10)는 상부층(451a)에 위치하고, 제2 경로(20)는 하부층(451b)에 위치한다. 그리고 복수의 비아홀(455)은 상부층(451a)에 형성된다. 이외의 구조는 도 2 및 도 3에 도시한 구조와 대체로 동일하다.Meanwhile, as shown in FIG. 4, the
다음, 본 발명의 다른 실시예에 따른 회로 기판에 대하여 도 5 내지 도 7을 참고하여 상세하게 설명한다. 본 실시예에 따른 회로 기판은 위에서 설명한 표시 장치뿐만 아니라 회로 기판을 사용되는 다른 장치에도 적용될 수 있다.Next, a circuit board according to another embodiment of the present invention will be described in detail with reference to FIGS. 5 to 7. The circuit board according to the present embodiment may be applied not only to the display device described above but also to other devices using the circuit board.
도 5는 본 발명의 다른 실시예에 따른 회로 기판의 부분 확대 평면도이고, 도 6은 도 5의 B부분 확대도이고, 도 7은 본 발명의 다른 실시예에 따른 회로 기판의 분해 사시도이다.5 is a partially enlarged plan view of a circuit board according to another embodiment of the present invention, FIG. 6 is an enlarged view of a portion B of FIG. 5, and FIG. 7 is an exploded perspective view of a circuit board according to another embodiment of the present invention.
도 5 및 도 6을 참고하면, 회로 기판(450)은 바탕판(451)과 복수의 차동 신호선(520)을 포함한다.5 and 6, the
바탕판(451)은 페놀수지 또는 에폭시수지 등으로 만들어질 수 있으며, 바탕 판(451)이 움직이거나 굴곡을 요하는 경우 유연성을 가질 수 있다. 바탕판(451)은 단층으로 이루어질 수 있다.The
바탕판(451) 위에는 또한 복수의 차동 신호선(520)이 형성되어 있다. 하나의 차동 신호선(520)은 제1 신호선(522) 및 제2 신호선(524)을 포함한다. 제1 신호선(422)과 제2 신호선(424)은 각각 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인 부분을 포함하고, 진폭이 동일하고 위상이 반대인 신호를 전달한다. 여기서 제1 경로(10)는 바탕판(451)의 상부면에 위치하고, 제2 경로(20)는 바탕판(451)의 하부면에 위치한다. 제1 경로(10)를 제2 경로(20)가 위치하는 바탕판(451)의 하부면에 투영했을 때 이들 두 경로(10, 20)는 서로 중첩하지 않고 떨어져 있다.A plurality of
바탕판(451)은 두 경로(10, 20)를 따라가며 형성되어 있는 복수의 비아홀(455)을 포함한다. 비아홀(455)은 제1 및 제2 신호선(522, 524)이 교차하여 경로가 바뀌는 부분 즉 경로 변경부(PCP)에 한 쌍씩 위치한다. 경로 변경부(PCP)는 차동 신호선(520)의 길이 방향(L)을 따라 반복적으로 위치한다. The
차동 신호선(520)의 길이 방향(L)을 따라 이웃하는 두 개의 비아홀(455) 사이를 구간(S1, S2)이라 할 때, 이 구간(S1, S2) 거리는 모두 동일할 수 있고, 각 구간 마다 다를 수도 있다.When the two adjacent via
제1 신호선(522)은 그 길이 방향(L)을 따라 이동할 때 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인 부분이 번갈아 나타나며, 제2 신호선(524)도 그 길이 방향(L)을 따라 이동할 때 제1 경로(10)에 놓인 부분과 제2 경로(20)에 놓인 부분이 번갈아나타난다. 동일 구간(S1, S2)에서 제1 신호선(522)과 제2 신호선(524)은 서로 반대 쪽 경로에 위치한다. 제1 신호선(522) 및 제2 신호선(524)은 비아홀(455)을 통해 바탕판(451)의 상부면 또는 하부면으로 이동하고, 서로 교차하여 경로(10, 20)를 변경한다. 제1 신호선(522) 및 제2 신호선(524)이 교차하는 부분의 평면 모양은 십자일 수 있다. When the
제1 및 제2 신호선(522, 524)의 위치에 대해 제1 구간(S1)에서 제2 구간(S2) 방향을 따라가며 좀 더 구체적으로 살펴보면, 제1 신호선(522)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제1 경로(10)에서 바탕판(451)의 하부면으로 이동하고 이어 제2 경로(20) 쪽으로 꺾여 제2 경로(20)를 따라 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 뻗어 있다. 그리고 제1 신호선(522)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해 다시 제2 경로(20)에서 바탕판(451)의 상부면으로 이동하고 이어 제1 경로(10) 쪽으로 꺾여 제1 경로(10)를 따라 제2 구간(S2)의 끝에위치한 비아홀(455)까지 뻗어 있다. Looking at the position of the first and
제2 신호선(524)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제2 경로(20)에서 바탕판(451)의 상부면으로 이동하고 이어 제1 경로(10) 쪽으로 꺾여 제1 경로(10)를 따라 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 뻗어 있다. 그리고 제2 신호선(524)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해 다시 제1 경로(10)에서 바탕판(451)의 하부면으로 이동하고 이어 제2 경로(20) 쪽으로 꺾여 제2 경로(20)를 따라 제2 구간(S2)의 끝에 위치한 비아홀(455)까지 뻗어 있다.The
제1 신호선(522)과 제2 신호선(524)은 거의 중첩하지 않고 있으나, 다만 경 로 변경부(PCP)의 교차하는 부분에서 일부 중첩한다. 교차 부분의 모양은 대략 십자일 수 있다.The
차동 신호선(520)의 경로 변경부(PCP)와 이웃하는 차동 신호선(520)의 경로 변경부(PCP)는 그 길이 방향을 따라 서로 다른 곳에 위치한다. 예컨대, 도 5에서 'B'로 표시된 가장 왼쪽 차동 신호선(520)의 경로 변경부(PCP)가 이웃하는 차동 신호선(520)의 제1 구간(S1) 중심부와 마주할 수 있다.The path changing part PCP of the
만약, 이웃하는 차동 신호선(520)의 경로 변경부(PCP) 및 비아홀(455)이 서로 엇갈려 배치되지 않고 일렬로 배치되어 있으면, 경로 변경부(PCP) 및 비아홀(455)들이 루프 안테나의 기능을 하게 되어 EMI 특성이 나빠질 수 있다.If the path change unit PCP and the via holes 455 of the neighboring
한편, 도 7에 도시한 바와 같이 바탕판(451)은 상부층(451a)과 하부층(451b)을 포함하는 이중층 구조를 가질 수 있다. 이 경우 제1 경로(10)는 상부층(451a)에 위치하고, 제2 경로(20)는 하부층(451b)에 위치한다. 이들 두 경로(10, 20)는 서로 중첩하지 않고, 차동 신호선(520)의 길이 방향(L)과 수직한 방향으로 떨어져 있다. 그리고 복수의 비아홀(455)은 상부층(451a)에 형성된다. 이외의 구조는 도 5 및 도 6에 도시한 구조와 대체로 동일하다.Meanwhile, as shown in FIG. 7, the
다음, 본 발명의 다른 실시예에 따른 회로 기판에 대하여 도 8 내지 도 10을 참고하여 상세하게 설명한다. 본 실시예에 따른 회로 기판은 위에서 설명한 표시 장치뿐만 아니라 회로 기판을 사용되는 다른 장치에도 적용될 수 있다.Next, a circuit board according to another embodiment of the present invention will be described in detail with reference to FIGS. 8 to 10. The circuit board according to the present embodiment may be applied not only to the display device described above but also to other devices using the circuit board.
도 8은 본 발명의 다른 실시예에 따른 회로 기판의 부분 확대 평면도이고, 도 9는 도 8의 C부분 확대도이고, 도 10은 본 발명의 다른 실시예에 따른 회로 기 판의 분해 사시도이다.8 is an enlarged plan view of a portion of a circuit board according to another embodiment of the present invention, FIG. 9 is an enlarged view of a portion C of FIG. 8, and FIG. 10 is an exploded perspective view of a circuit board according to another embodiment of the present invention.
도 8 및 도 9를 참고하면, 회로 기판(450)은 바탕판(451)과 복수의 차동 신호선(620)을 포함한다.8 and 9, the
바탕판(451)은 페놀수지 또는 에폭시수지 등으로 만들어질 수 있으며, 바탕판(451)이 움직이거나 굴곡을 요하는 경우 유연성을 가질 수 있다. 바탕판(451)은 단층으로 이루어질 수 있다.The
바탕판(451) 위에는 또한 복수의 차동 신호선(620)이 형성되어 있다. 차동 신호선(620)은 제1 신호선(622) 및 제2 신호선(624)을 포함한다. 제1 신호선(622) 및 제2 신호선(624)은 제1 경로 내지 제4 경로(10, 20, 30, 40)를 따라 뻗어 있으며, 진폭이 동일하고 위상이 반대인 신호를 전달한다. A plurality of
제1 경로(10)와 제3 경로(30)는 바탕판(451)의 상부면에 위치하고 서로 소정 간격(d) 떨어져 있다. 제2 경로(20)와 제4 경로(40)는 바탕판(451)의 하부면에 위치하고 서로 소정 간격(d) 떨어져 있다. 그리고 제1 경로(10)와 제2 경로(20)는 서로 중첩하며, 제3 경로(30)와 제4 경로(40)는 서로 중첩한다.The
바탕판(451)에는 경로(10, 20, 30, 40) 상에 위치하는 복수의 비아홀(455)을 포함하며, 제1 및 제2 경로(10, 20) 상에 위치하는 비아홀(455)과 제3 및 제4 경로(30, 40) 상에 위치하는 비아홀(455)은 서로 마주보고 있다. The
경로 변경부(PCP)는 제1 및 제2 신호선(622, 624)이 각기 바탕판(451)의 동일한 면에서 경로(10, 20, 30, 40)를 바꾸는 부분이며, 차동 신호선(520)의 길이 방향(L)을 따라 반복적으로 나타난다. The path changing unit PCP is a portion in which the first and
본 실시예에 따른 비아홀(455)은 위에서 설명한 다른 실시예들과는 달리 경로 변경부(PCP)와 떨어져 있다. 즉 비아홀(455)은 차동 신호선(520)의 길이 방향(L)으로 이웃하는 두 개의 경로 변경부(PCP) 사이에 위치한다.The via
차동 신호선(620)의 길이 방향(L)을 따라 이웃하는 두 개의 비아홀(455) 사이를 구간(S1, S2)이라 할 때, 이 구간(S1, S2) 거리는 모두 동일할 수 있고, 각 구간 마다 다를 수도 있다. When the two adjacent via
제1 신호선(622)과 제2 신호선(624)은 그 길이 방향(L)을 따라 이동할 때 네 경로(10, 20, 30, 40)에 번갈아 위치하고, 동일 구간(S1, S2)에서 제1 신호선(622)과 제2 신호선(624)은 서로 다른 경로에 위치한다. 제1 신호선(622) 및 제2 신호선(624)은 비아홀(455)을 통해 바탕판(451)의 상부면에 있는 경로(10, 30) 또는 하부면에 있는 경로(20, 40)로 이동하고, 또한 경로 변경부(PCP)에서 경로(10, 20, 30, 40)를 변경한다. 경로 변경부(PCP)에서 제1 신호선(622) 및 제2 신호선(624) 부분의 평면 모양은 십자일 수 있다. The
제1 및 제2 신호선(622, 624)의 위치에 대해 제1 구간(S1)에서 제2 구간(S2) 방향을 따라가며 좀 더 구체적으로 살펴보면, 제1 신호선(622)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제1 경로(10)에서 제2 경로(20)로 이동하고 이어 제2 경로(20)를 따라 경로 변경부(PCP)까지 뻗어 있으며 이어 경로 변경부(PCP)에서 제4 경로(40) 쪽으로 꺾여 제4 경로(40)를 따라 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 뻗어 있다. 그리고 제1 신호선(622)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해 제4 경로(40)에서 제 3 경로(30)로 이동하고 이어 제3 경로(30)를 따라 경로 변경부(PCP)까지 뻗어 있으며 이어 경로 변경부(PCP)에서 제1 경로(10) 쪽으로 꺾여 제1 경로(10)를 따라 제2 구간(S2)의 끝에 위치한 비아홀(455)까지 뻗어 있다.Looking at the position of the first and
제2 신호선(624)은 제1 구간(S1)이 시작하는 곳에 위치한 비아홀(455)을 통해 제4 경로(40)에서 제3 경로(30)로 이동하고 이어 제3 경로(30)를 따라 경로 변경부(PCP)까지 뻗어 있으며 이어 경로 변경부(PCP)에서 제1 경로(10) 쪽으로 꺾여 제1 경로(10)를 따라 제1 구간(S1)의 끝에 위치한 비아홀(455)까지 뻗어 있다. 그리고 제2 신호선(624)은 제1 구간(S1)의 끝이자 제2 구간(S2)의 시작인 곳에 위치한 비아홀(455)을 통해 제1 경로(10)에서 제2 경로(20)로 이동하고 이어 제2 경로(20)를 따라 경로 변경부(PCP)까지 뻗어 있으며 이어 경로 변경부(PCP)에서 제4 경로(40) 쪽으로 꺾여 제4 경로(40)를 따라 제2 구간(S2)의 끝에 위치한 비아홀(455)까지 뻗어 있다.The
제1 신호선(622)과 제2 신호선(624)은 거의 중첩하지 않고 있으나, 다만 경로 변경부(PCP)의 교차 부분에서 일부 중첩한다. 교차 부분의 모양은 대략 십자일 수 있다.The
차동 신호선(620)의 경로변경부(PCP)와 이웃하는 차동 신호선(620)의 경로 변경부(PCP)는 그 길이 방향을 따라 서로 다른 곳에 위치한다. 따라서 차동 신호선(620)의 비아홀(455)은 이웃하는 차동 신호선(620)의 비아홀(455)과 마주하지 않는다. 이와 더불어 차동 신호선(620)의 비아홀(455)과 이웃하는 차동 신호선(620)의 경로 변경부(PCP)도 차동 신호선(620)의 길이 방향을 따라 서로 다른 곳에 위치 할 수 있다.The path changing part PCP of the
만약, 이웃하는 차동 신호선(620)의 경로 변경부(PCP) 및 비아홀(455)이 서로 엇갈려 배치되어 있지 않고 일렬로 배치되어 있으면, 경로 변경부(PCP) 및 비아홀(455)들이 루프 안테나의 기능을 하게 되어 EMI 특성이 나빠질 수 있다.If the path change unit PCP and the via holes 455 of the neighboring
한편, 도 10에 도시한 바와 같이 바탕판(451)은 상부층(451a)과 하부층(451b)을 포함하는 이중층 구조를 가질 수 있다. 이 경우 제1 경로(10) 및 제3 경로(30)는 상부층(451a)에 위치하고, 제2 경로(20) 및 제4 경로(40)는 하부층(451b)에 위치한다. 그리고 복수의 비아홀(455)은 상부층(451a)에 형성된다. 이외의 구조는 도 8 및 도 9에 도시한 구조와 대체로 동일하다.Meanwhile, as shown in FIG. 10, the
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 사시도이고,1 is a perspective view of a display device according to an embodiment of the present invention,
도 2는 도 1에 도시한 회로 기판의 부분 확대 평면도이고,FIG. 2 is a partially enlarged plan view of the circuit board shown in FIG. 1;
도 3은 도 1의 A부분 확대도이고,3 is an enlarged view of a portion A of FIG. 1;
도 4는 본 발명의 다른 실시예에 따른 회로 기판의 분해 사시도이고,4 is an exploded perspective view of a circuit board according to another embodiment of the present invention;
도 5는 본 발명의 다른 실시예에 따른 회로 기판의 부분 확대 평면도이고,5 is a partially enlarged plan view of a circuit board according to another embodiment of the present invention;
도 6은 도 5의 B부분 확대도이고,FIG. 6 is an enlarged view of a portion B of FIG. 5;
도 7은 본 발명의 다른 실시예에 따른 회로 기판의 분해 사시도이고,7 is an exploded perspective view of a circuit board according to another embodiment of the present invention;
도 8은 본 발명의 다른 실시예에 따른 회로 기판의 부분 확대 평면도이고,8 is a partially enlarged plan view of a circuit board according to another embodiment of the present invention;
도 9는 도 8의 C부분 확대도이고,FIG. 9 is an enlarged view of portion C of FIG. 8;
도 10은 본 발명의 다른 실시예에 따른 회로 기판의 분해 사시도이다.10 is an exploded perspective view of a circuit board according to another embodiment of the present invention.
<도면 부호의 설명> ≪ Description of reference numerals &
10, 20, 30, 40: 차동 신호선의 경로10, 20, 30, 40: path of differential signal lines
60: 덮개 80: 광원부60: cover 80: light source
100: 하부 기판 200: 상부 기판100: lower substrate 200: upper substrate
300: 표시판부 420, 520, 620: 차동 신호선300:
450: 회로 기판 451, 452: 기판450:
455: 비아홀 510: 가요성 인쇄 회로막455: via hole 510: flexible printed circuit film
Claims (19)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080005886A KR101383704B1 (en) | 2008-01-18 | 2008-01-18 | Circuit board and display device including the same |
US12/186,348 US8253672B2 (en) | 2008-01-18 | 2008-08-05 | Circuit board and display device including the same |
CN2008102139723A CN101489348B (en) | 2008-01-18 | 2008-09-01 | Circuit board and display device including the same |
JP2008301142A JP5686948B2 (en) | 2008-01-18 | 2008-11-26 | Display device including circuit board |
JP2014030721A JP6033247B2 (en) | 2008-01-18 | 2014-02-20 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080005886A KR101383704B1 (en) | 2008-01-18 | 2008-01-18 | Circuit board and display device including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090079717A KR20090079717A (en) | 2009-07-22 |
KR101383704B1 true KR101383704B1 (en) | 2014-04-10 |
Family
ID=40876084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080005886A KR101383704B1 (en) | 2008-01-18 | 2008-01-18 | Circuit board and display device including the same |
Country Status (4)
Country | Link |
---|---|
US (1) | US8253672B2 (en) |
JP (2) | JP5686948B2 (en) |
KR (1) | KR101383704B1 (en) |
CN (1) | CN101489348B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2338205A4 (en) * | 2008-10-17 | 2012-04-11 | Hewlett Packard Development Co | Transmission line circuit having pairs of crossing conductive lines |
CN101841969B (en) * | 2009-03-17 | 2013-06-05 | 鸿富锦精密工业(深圳)有限公司 | Differential signal wire and compensation method for differential signal wire offset |
US9232645B2 (en) | 2013-11-22 | 2016-01-05 | International Business Machines Corporation | High speed differential wiring in glass ceramic MCMS |
JP6614903B2 (en) * | 2014-11-04 | 2019-12-04 | キヤノン株式会社 | Printed circuit board and printed wiring board |
CN105072804B (en) * | 2015-07-17 | 2018-10-19 | 小米科技有限责任公司 | Circuit board and preparation method thereof |
KR102513997B1 (en) | 2016-02-04 | 2023-03-24 | 삼성디스플레이 주식회사 | Display device |
EP3321959A1 (en) * | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
CN110570812B (en) * | 2019-10-18 | 2020-11-10 | 纳晶科技股份有限公司 | Pixel circuit, manufacturing method thereof and display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207479B1 (en) | 1999-06-14 | 2001-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Place and route method for integrated circuit design |
US20020079564A1 (en) | 2000-10-02 | 2002-06-27 | Stmicroelectronics S.R.L. | Anti-deciphering contacts |
JP2006517053A (en) | 2002-10-21 | 2006-07-13 | エイチアールエル ラボラトリーズ,エルエルシー | Multilayer integrated circuit with unrelated conductive traces. |
US20070075432A1 (en) | 2005-08-12 | 2007-04-05 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board with differential pair arrangement |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145362U (en) * | 1986-03-07 | 1987-09-12 | ||
JPH0254985A (en) * | 1988-08-19 | 1990-02-23 | Fujitsu General Ltd | Twist transmission line of printed-circuit board |
US5397862A (en) * | 1993-08-31 | 1995-03-14 | Motorola, Inc. | Horizontally twisted-pair planar conductor line structure |
JPH07235341A (en) * | 1994-02-21 | 1995-09-05 | Matsushita Electric Works Ltd | Matrix board of wiring switching board |
JP3528484B2 (en) * | 1996-12-27 | 2004-05-17 | モレックス インコーポレーテッド | Pseudo twisted pair flat flexible cable |
JP2000151041A (en) * | 1998-11-09 | 2000-05-30 | Yamaichi Electronics Co Ltd | Printed wiring board |
US6396000B1 (en) * | 2000-09-11 | 2002-05-28 | Hewlett-Packard Co. | Printed circuit board and method for reducing radio frequency interference emissions from conductive traces on a printed circuit board |
JP3950681B2 (en) * | 2001-12-05 | 2007-08-01 | 株式会社国際電気通信基礎技術研究所 | Transmission line board |
US7280808B2 (en) * | 2004-04-12 | 2007-10-09 | Sony Ericsson Mobile Communications, Ab | Wireless communications devices including circuit substrates with partially overlapping conductors thereon coupling power to/from power amplifier systems |
CN101064992A (en) * | 2006-04-29 | 2007-10-31 | 英业达股份有限公司 | Printed circuit board and wiring method |
EP1865757B1 (en) * | 2006-06-06 | 2011-03-02 | Alcatel Lucent | Reduced crosstalk in printed circuit boards by twisting tracks |
-
2008
- 2008-01-18 KR KR1020080005886A patent/KR101383704B1/en not_active IP Right Cessation
- 2008-08-05 US US12/186,348 patent/US8253672B2/en not_active Expired - Fee Related
- 2008-09-01 CN CN2008102139723A patent/CN101489348B/en not_active Expired - Fee Related
- 2008-11-26 JP JP2008301142A patent/JP5686948B2/en not_active Expired - Fee Related
-
2014
- 2014-02-20 JP JP2014030721A patent/JP6033247B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207479B1 (en) | 1999-06-14 | 2001-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Place and route method for integrated circuit design |
US20020079564A1 (en) | 2000-10-02 | 2002-06-27 | Stmicroelectronics S.R.L. | Anti-deciphering contacts |
JP2006517053A (en) | 2002-10-21 | 2006-07-13 | エイチアールエル ラボラトリーズ,エルエルシー | Multilayer integrated circuit with unrelated conductive traces. |
US20070075432A1 (en) | 2005-08-12 | 2007-04-05 | Hon Hai Precision Industry Co., Ltd. | Printed circuit board with differential pair arrangement |
Also Published As
Publication number | Publication date |
---|---|
JP5686948B2 (en) | 2015-03-18 |
US8253672B2 (en) | 2012-08-28 |
JP2009170884A (en) | 2009-07-30 |
CN101489348B (en) | 2012-10-10 |
JP2014112718A (en) | 2014-06-19 |
JP6033247B2 (en) | 2016-11-30 |
US20090184910A1 (en) | 2009-07-23 |
KR20090079717A (en) | 2009-07-22 |
CN101489348A (en) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101383704B1 (en) | Circuit board and display device including the same | |
CN104885007B (en) | Display element and display device | |
US10705398B2 (en) | Active matrix substrate and display panel | |
KR20070002278A (en) | Display substrate and display device having the same | |
US8023090B2 (en) | Liquid crystal display device and method of manufacturing the same | |
CN108711575A (en) | Display panel and display device | |
KR20020067009A (en) | Display element driving apparatus and display using the same | |
US11703985B2 (en) | Touch display device | |
CN109725447B (en) | Array substrate, display panel and display device | |
US20230116089A1 (en) | Electronic device with conductive lines on different levels | |
US11493815B2 (en) | Display device | |
CN109148485B (en) | Array substrate, manufacturing method thereof and display device | |
US20220330430A1 (en) | Bonding pad structure | |
US20230369233A1 (en) | Wiring substrate, array substrate and light emitting module | |
US11347097B2 (en) | Display device | |
CN110161764B (en) | Display device | |
US9035190B2 (en) | Flexible circuit board and display device | |
TWI837709B (en) | Electronic device | |
US11527557B2 (en) | Array substrate and display device | |
US11874575B2 (en) | Display panel having first and second wires extended and arranged in the same direction in the bezel region | |
KR102387554B1 (en) | Display device | |
CN117751702A (en) | Display panel, display screen and electronic equipment | |
KR100470439B1 (en) | CIO MOUNTED LCD Module | |
JP2024070148A (en) | Display device | |
KR20180013413A (en) | Liquid crystal display device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |