KR101362161B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101362161B1
KR101362161B1 KR1020070073927A KR20070073927A KR101362161B1 KR 101362161 B1 KR101362161 B1 KR 101362161B1 KR 1020070073927 A KR1020070073927 A KR 1020070073927A KR 20070073927 A KR20070073927 A KR 20070073927A KR 101362161 B1 KR101362161 B1 KR 101362161B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
ring
transistor
sub
Prior art date
Application number
KR1020070073927A
Other languages
English (en)
Other versions
KR20090010643A (ko
Inventor
유준석
카니키 저지
이호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070073927A priority Critical patent/KR101362161B1/ko
Publication of KR20090010643A publication Critical patent/KR20090010643A/ko
Application granted granted Critical
Publication of KR101362161B1 publication Critical patent/KR101362161B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 안정성을 향상시킬 있음과 아울러 전류구동력을 향상시킬 수 있는 박막트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터는 각각 고리 형태의 채널부를 가지는 다수의 서브 박막트랜지스터를 구비하며, 상기 다수의 서브 박막트랜지스터 각각의 채널부는 서로 분리되어 형성되는 것을 특징으로 한다.

Description

박막 트랜지스터 및 그 제조 방법{Thin Film Transistor Substrate And Manufacturing Method Thereof}
본 발명은 표시 소자에 적용되는 박막 트랜지스터와 그 제조 방법에 관한 것으로, 특히 안정성을 향상시킬 있음과 아울러 전류구동력을 향상시킬 수 있는 박막트랜지스터 및 그 제조 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 장치(organic electroluminescence device) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
유기 전계 발광 장치(Organic Electroluminescene Display Device) 또는 액정 표시 장치(Liquid Crystal Display Device) 등과 같은 평판형 표시 소자(Flat Plane Display)에는 스위칭(Switching) 소자 또는 구동(Driving) 소자로서 박막트랜지스터(Thin Film Transistor)가 이용된다.
이러한 박막트랜지스터(2)는 도 1에 도시된 바와 같이 소스 전극(8), 소스 전극(8)과 채널부를 사이에 두고 마주보는 드레인 전극(10) 및 채널부를 형성하는 반도체층(4)과, 채널부와 중첩되게 형성되는 게이트 전극(6)을 구비한다.
박막트랜지스터(2)의 채널부는 박막트랜지스터(2)의 전류 구동력을 향상시키기 위해 폭(W)이 길게 형성되어지고 있다. 길게 형성된 채널부 폭을 가지는 박막트랜지스터(2)는 향상된 전류 구동력에 의해 동작시 큰 전류가 흐르게 된다. 이 큰 전류에 의해 채널부의 중간영역에서 열이 축적되게 되며 그 축적된 열에 의해 채널부의 중간 영역과 인접한 소스 및 드레인 전극(8,10)이 녹아 소스 및 드레인 전극(8,10) 간의 쇼트가 발생하는 문제점이 있다. 또한, 박막트랜지스터(2)의 채널부가 하나이기 때문에 채널부에 불량이 발생되면 박막트랜지스터가 정상적으로 동작할 수 없기 때문에 상대적으로 안정성이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 안정성을 향상시킬 있음과 아울러 전류구동력을 향상시킬 수 있는 박막트랜지스터 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막 트랜지스터는 각각 고리 형태의 채널부를 가지는 다수의 서브 박막트랜지스터를 구비하며, 상기 다수의 서브 박막트랜지스터 각각의 채널부는 서로 분리되어 형성되는 것을 특징으로 한다.
상기 서브 박막트랜지스터는 상기 채널부을 감싸도록 고리 형태로 형성된 소 스 전극과; 상기 채널을 사이에 두고 상기 소스 전극 각각의 내주면과 마주보도록 형성되어 드레인 전극과; 상기 소스 전극 및 드레인 전극 사이의 상기 채널을 형성하는 반도체층과; 상기 반도체층과 중첩되도록 형성되는 게이트 전극을 구비하는 것을 특징으로 한다.
상기 다수의 서브 박막트랜지스터들의 소스 전극들은 서로 연결되며, 상기 다수의 서브 박막트랜지스터들의 드레인 전극들은 서로 분리되는 것을 특징으로 한다.
상기 고리 형태의 채널은 다각형 고리 형태, 원 고리 형태 또는 타원 고리 형태로 형성되는 것을 특징으로 한다.
상기 박막트랜지스터는 액정 표시 패널의 액정셀을 구동하는 박막트랜지스터, 발광 표시 장치의 스위칭 트랜지스터, 상기 발광 표시 장치의 구동 트랜지스터, 상기 액정 표시 패널의 신호 라인을 구동하는 구동 회로부의 트랜지스터 또는 상기 발광 표시 장치의 신호 라인을 구동하는 구동 회로부의 트랜지스터에 적용되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 각각 고리 형태의 채널부를 가지는 다수의 서브 박막트랜지스터 각각의 채널부가 서로 분리되어 형성된 본 발명에 따른 박막트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 형성된 기판을 덮도록 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체층을 형성하는 단계와; 상기 반도체층이 형성된 기판 상에 각 서브 박막트랜지스터의 고리 형태의 소스 전극을 형성 함과 아울러 상기 소스 전극 각각의 내주면과 이격된 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극 사이의 노출된 반도체층을 제거하여 상기 고리 형태의 채널을 서로 분리되게 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 및 그 제조 방법은 하나의 채널부를 가지는 종래 박막트랜지스터에 비해 전체 채널 폭이 상대적으로 증가하여 채널폭에 비례하는 출력 전류가 증가하게 된다. 이에 따라, 본 발명에 따른 박막트랜지스터의 출력 전류를 종래와 동일하게 한다면, 박막트랜지스터의 크기를 종래보다 감소시킬 수 있으므로 그만큼 박막트랜지스터로 이루어진 회로 영역을 줄일 수 있어 개구율이 향상된다.
또한, 본 발명에 따른 박막트랜지스터는 다수의 채널부들이 서로 분리되도록 형성되므로 열축적 현상이 발생되지 않는다. 뿐만 아니라, 본 발명에 따른 박막트랜지스터는 다수의 채널부 중 적어도 어느 한 채널부에 불량이 발생하더라도 나머지 채널부를 이용하여 박막트랜지스터가 정상동작하므로 종래에 비해 안정성이 상대적으로 향상된다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2 내지 도 4는 본 발명에 따른 멀티 채널형 박막 트랜지스터의 실시예들을 도시한 평면도이고, 도 5는 도 2에 도시된 박막 트랜지스터를 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
본 발명에 따른 멀티 채널형 박막 트랜지스터(TFT)는 도 2 내지 도 4에 도시된 바와 같이 고리 형태의 채널부(115)를 가지는 다수의 서브 박막트랜지스터(STFT)로 이루어진다.
도 2에 도시된 채널부(115) 각각은 다각형, 예를 들어 육각 형태인 드레인 전극(110)과, 그 드레인 전극(110)을 감싸도록 형성된 소스 전극(108) 사이에 형성되어 내각(θ)이 120도인 육각고리형태로 형성된다.
도 3에 도시된 채널부(115) 각각은 팔각 형태인 드레인 전극(110)과, 그 드레인 전극(110)을 감싸도록 형성된 소스 전극(108) 사이에 형성되어 내각(θ)이 135도인 팔각고리형태로 형성된다. 이러한 팔각 고리 형태의 채널부(115)을 가지는 서브 박막트랜지스터(STFT)의 소스 및 드레인 전극(108,110)은 육각 고리 형태의 채널부(115)을 가지는 서브 박막트랜지스터(STFT)의 소스 및 드레인 전극(108,110)에 비해 완만한(less sharper) 곡선을 가지므로 팔각 고리 형태의 채널을 가지는 서브 박막트랜지스터(STFT)는 상대적으로 더 안정적이다.
도 4에 도시된 채널부(115) 각각은 원 또는 타원 형태의 드레인 전극(110)과, 그 드레인 전극(110)을 감싸도록 형성된 소스 전극(108) 사이에 형성되어 원고리형태 또는 타원고리형태로 형성된다. 이러한 원 또는 타원 고리 형태의 채널부(115)를 가지는 서브 박막트랜지스터(STFT)의 소스 및 드레인 전극(108,110)은 팔각 고리 형태의 채널을 가지는 서브 박막트랜지스터(STFT)의 소스 및 드레인 전극(108,110)에 비해 완만한(smooth) 곡선을 가지므로 원 또는 타원 고리 형태의 채 널을 가지는 서브 박막트랜지스터(STFT)는 가장 안정적이다.
이러한 고리형태의 채널을 가지는 서브 박막트랜지스터 각각은 도 5에 도시된 바와 같이 게이트 전극(106), 소스 전극(108), 드레인 전극(110), 활성층(114) 및 오믹 접촉층(116)을 구비한다.
게이트 전극(106)은 기판(101) 상에 채널부(115)를 형성하는 활성층(114) 및 오믹접촉층(116)을 게이트 절연막(112)을 사이에 두고 중첩되도록 형성된다.
활성층(114)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 및 드레인 전극(108,110) 사이의 고리 형태의 채널부(115)를 형성한다.
오믹 접촉층(116)은 소스 전극(108) 및 드레인 전극(110) 각각과 활성층(114) 사이, 즉 채널부(115)를 제외한 활성층(114) 위에 형성된다. 이 오믹접촉층(116)은 소스 및 드레인 전극(108,110) 각각과 활성층(114) 사이의 전기 접촉 저항을 감소시키는 역할을 한다.
소스 전극(108)은 고리 형태의 채널부를(115) 따라 육각고리형태, 팔각고리형태, 원고리형태 또는 타원고리형태로 형성된다. 이러한 소스 전극(108)은 인접한 서브 박막트랜지스터(STFT)의 소스 전극(108)과 서로 전기적으로 연결된다.
드레인 전극(110)은 소스 전극(108)의 내주면과 채널을 사이에 두고 마주보도록 게이트 절연막(112) 상에 형성된다. 이에 따라, 드레인 전극(110)은 고리 형태의 채널부를 형성하기 위해 육각형태, 팔각형태, 원형태 또는 타원형태로 형성된다. 이러한 드레인 전극(110)은 인접한 서브 박막트랜지스터(STFT)의 드레인 전극과 서로 분리되도록 형성된다.
이러한 본 발명에 따른 박막트랜지스터의 전체 채널폭은 각 채널부의 채널폭(W)과, 채널부의 개수(n)의 곱과 같다(Wt=n×W). 이와 같이, 본 발명에 따른 박막트랜지스터는 하나의 채널을 가지는 종래 박막트랜지스터에 비해 전체 채널 폭이 상대적으로 증가하여 채널폭에 비례하는 출력 전류가 증가하게 된다. 구체적으로, 도 6에 도시된 바와 같이 300㎛인 폭(W)과 5㎛의 길이(L)의 채널을 1개 가지는 박막트랜지스터와 대비하여 상기 조건의 채널을 2개 가지는 박막트랜지스터(전체 채널 폭=600㎛), 4개 가지는 박막트랜지스터(전체 채널 폭=1200㎛), 8개 각각 가지는 박막트랜지스터(전체 채널 폭=2400㎛)는 출력 전류(IDS)가 2배, 4배, 8배 증가하게 된다.
또한, 본 발명에 따른 박막트랜지스터는 다수의 채널부(115)들이 서로 분리되도록 형성되므로 열축적 현상이 발생되지 않는다. 뿐만 아니라, 본 발명에 따른 박막트랜지스터는 다수의 채널부(115) 중 적어도 어느 한 채널부(115)에 불량이 발생하더라도 나머지 채널부(115)를 이용하여 박막트랜지스터(TFT)가 정상동작하므로 종래에 비해 안정성이 상대적으로 향상된다.
이와 같은 박막트랜지스터는 액정 표시 장치, 유기 전계 발광 표시 소자 등과 같은 평판 표시 소자에 적용된다.
액정 표시 장치에서는 본 발명에 따른 박막트랜지스터(TFT)가 도 7에 도시된 바와 같이 액정 패널의 액정셀(Clc)을 구동하는 박막트랜지스터(TFT)로 적용되거나 액정 패널의 게이트 라인(102)을 구동하는 게이트 구동부에 적용된다.
액정셀(Clc)을 구동하는 박막트랜지스터(TFT)의 서브 박막트랜지스터(STFT)들은 도 8 및 도 9에 도시된 바와 같이 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 전압 신호가 화소 전극(122)에 충전되어 유지되게 한다.
화소 전극(122)은 서로 분리된 각 서브 박막트랜지스터(STFT)의 드레인 전극(110) 각각과 콘택홀(120)을 통해 접속된다. 이에 따라, 각 서브 박막트랜지스터(STFT)의 드레인 전극(110)들은 화소 전극(122)을 통해 서로 연결된다.
이러한 화소 전극(122)은 박막트랜지스터(TFT)를 통해 데이터 라인(104)으로부터의 화소 신호가 공급된다. 이에 따라, 화소 전압 신호가 공급된 화소 전극(122)과 공통 전압이 공급된 공통 전극 사이에는 전계를 형성한다. 이 전계에 의해 하부 기판(101)과 상부 기판(도시하지 않음) 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
유기 전계 발광 소자에서는 도 10에 도시된 바와 같이 본 발명에 따른 박막트랜지스터가 게이트 라인을 구동하는 게이트 구동부(170)에 적용되거나 화소 영역(172) 내에 위치하여 발광 다이오드(OLED)를 구동하는 도 11의 구동 트랜지스터(TFT2) 또는 스위칭 트랜지스터(TFT1)에 적용된다.
구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)은 스위칭 트랜지스터(TFT1)를 통해 공급되는 데이터 신호에 응답하여 발광 다이오드(OLED)의 구동 전류를 제어하여 발광 휘도를 제어한다.
구체적으로, 게이트 라인(GL)에 공급되는 스캔 신호에 응답하여 스위칭 트랜지스터(TFT1)는 턴온된다. 턴온된 스위칭 트랜지스터(TFT1)를 통해 데이터 라인(DL)으로부터의 데이터 신호는 구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)의 게이트 전극에 공급되어 구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)은 턴온된다. 이와 동시에 데이터 신호는 스토리지 캐패시터(CST)에 충전된다. 스토리지 캐패시터(CST)에 충전된 전압은 스위칭 트랜지스터(TFT1)가 턴 오프되면 구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)의 게이트 전극에 공급되어 구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)의 턴 온 상태를 유지하게 한다. 이와 같이 구동 트랜지스터(TFT2)의 서브 박막트랜지스터들(STFT)가 턴온되면, 발광 다이오드(OLED)를 통해 전류가 흐르게 된다. 이 때, 발광 다이오드(OLED)를 통해 흐르는 전류는 전원 라인(PL)을 통해 공급되는 고전위 전압(VDD)에 의해 발생되며, 전류량은 구동 트랜지스터(TFT2)에 인가된 데이터 신호의 크기에 비례한다. 발광 다이오드(OLED)에 흐르는 전류의 크기에 따라 각 화소의 발광 휘도가 달라지게 됨으로써 화상이 구현된다.
한편, 구동 트랜지스터(TFT2)와 접속된 발광 다이오드(OLED)의 음극(176)은 도 12에 도시된 바와 같이 서로 분리된 구동 트랜지스터(TFT2)의 각 서브 박막트랜지스터(STFT)의 드레인 전극(178) 각각과 콘택홀(180)을 통해 접속된다. 이에 따라, 구동 트랜지스터(TFT2)의 각 서브 박막트랜지스터(STFT)의 드레인 전극들(178)은 발광 다이오드(OLED)의 음극(176)을 통해 서로 연결된다.
도 13a 내지 도 13e는 본 발명에 따른 박막 트랜지스터를 가지는 액정 표시 패널의 제조 방법을 설명하기 위한 단면도를 도시한 것이다.
도 13a에 도시된 바와 같이 하부 기판(101) 상에 게이트 라인(102) 및 게이트 전극(106)이 형성된다.
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102) 및 게이트 전극(106)이 형성된다.
도 13b에 도시된 바와 같이 게이트 라인(102) 및 게이트 전극(106)이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
구체적으로, 게이트 라인(102) 및 게이트 전극(106)이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112) 상에 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 포토리소그래피 공정 및 식각공정으로 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)이 형성된다.
도 13c에 도시된 바와 같이 활성층(114) 및 오믹접촉층(116)이 형성된 하부 기판(101) 상에 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)이 형성된 다.
구체적으로, 활성층(114) 및 오믹접촉층(116)이 형성된 하부 기판(101) 상에 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이 데이터 금속층이 포토리소그래피공정 및 식각공정으로 패터닝됨으로써 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)이 형성된다, 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이용하여 소스 및 드레인 전극(108,110) 사이로 노출된 오믹접촉층(116)을 제거함으로써 활성층(114)이 노출된다.
도 13d에 도시된 바와 같이 소스 및 드레인 전극(108,110)이 형성된 하부 기판(101) 상에 컨택홀(120)을 가지는 보호막(118)이 형성된다.
구체적으로, 소스 및 드레인 전극(108,110)이 형성된 게이트 절연막(112) 상에 CVD, PECVD 등의 방법으로 보호막(118)이 형성된다. 이 보호막(118)이 포토리소그래피공정과 식각 공정으로 패터닝됨으로써 콘택홀(120)이 형성된다.
도 13e에 도시된 바와 같이 보호막(118)이 형성된 하부 기판(101) 상에 화소전극(122)이 형성된다.
구체적으로, 보호막(118)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 투명 도전막이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화 물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 투명 도전막이 패터닝됨으로써 화소전극(122)이 형성된다.
그런 다음, 화소전극(122)이 형성된 하부 기판(101)을 약 230~240℃에서 약 1시간 동안 어닐링한다. 어닐링 공정에 의해 박막트랜지스터(TFT)를 오염시킬 수 있는 하부 기판(101) 상에 잔존하는 수분, 예를 들어 공정후 하부 기판(101) 상에 잔존하는 현상액, 식각액, 세정액등이 제거됨으로써 박막트랜지스터(TFT)의 특성이 안정화된다.
한편, 본 발명에 따른 박막트랜지스터를 가지는 표시 패널을 5번의 포토리소그래피공정을 이용하여 형성되는 경우를 예로 들어 설명하였지만 이외에도 슬릿마스크 또는 반투과마스크를 이용한 4번(반도체 패턴 및 소스/드레인 전극 동시에 형성) 또는 3번의 포토리소그래피공정을 이용하여 형성될 수도 있다.
또한, 본 발명에 따른 박막트랜지스터는 액정 표시 소자 및 유기 전계 발광 표시 소자에 적용되는 것을 예로 들어 설명하였지만 이외에도 능동 행렬 표시 소자에 모두 적용가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래 박막 트랜지스터를 나타내는 평면도이다.
도 2는 본 발명의 제1 실시 예에 따른 박막트랜지스터를 나타내는 평면도이다.
도 3은 본 발명의 제2 실시 예에 따른 박막트랜지스터를 나타내는 평면도이다.
도 4는 본 발명의 제3 실시 예에 따른 박막트랜지스터를 나타내는 평면도이다.
도 5는 도 2에 도시된 박막 트랜지스터를 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 6은 본 발명에 따른 박막트랜지스터의 채널 개수에 따른 출력 전류를 설명하기 위한 도면이다.
도 7은 본 발명에 따른 박막트랜지스터를 가지는 액정 표시 소자의 한 화소를 나타내는 회로도이다.
도 8은 본 발명에 따른 박막트랜지스터를 가지는 액정 표시 소자의 한 화소를 나타내는 평면도이다.
도 9는 도 8에 도시된 액정 표시 소자의 한 화소를 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 10은 본 발명에 따른 박막트랜지스터를 가지는 전계 발광 소자를 나타내는 평면도이다.
도 11은 본 발명에 따른 박막트랜지스터를 가지는 전계 발광 소자의 한 화소를 나타내는 회로도이다.
도 12는 도 11에 도시된 박막트랜지스터를 가지는 전계 발광 소자의 한 화소를 나타내는 평면도이다.
도 13a 내지 도 13e는 도 9에 도시된 박막트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 하부 기판 102 : 게이트 라인
104 : 데이터 라인 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 114 : 활성층
116 : 오믹 접촉층 118 : 보호막
120 : 컨택홀 122 : 화소 전극

Claims (8)

  1. 각각 고리 형태의 채널부를 가지는 다수의 서브 박막트랜지스터를 구비하며,
    상기 다수의 서브 박막트랜지스터 각각의 채널부는 서로 분리되어 형성되는 것을 특징으로 하는 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 서브 박막트랜지스터는
    상기 채널부을 감싸도록 고리 형태로 형성된 소스 전극과;
    상기 채널을 사이에 두고 상기 소스 전극 각각의 내주면과 마주보도록 형성되어 드레인 전극과;
    상기 소스 전극 및 드레인 전극 사이의 상기 채널을 형성하는 반도체층과;
    상기 반도체층과 중첩되도록 형성되는 게이트 전극을 구비하는 것을 특징으로 하는 박막트랜지스터.
  3. 제 2 항에 있어서,
    상기 다수의 서브 박막트랜지스터들의 소스 전극들은 서로 연결되며, 상기 다수의 서브 박막트랜지스터들의 드레인 전극들은 서로 분리되는 것을 특징으로 하는 박막트랜지스터.
  4. 제 1 항에 있어서,
    상기 고리 형태의 채널은 다각형 고리 형태, 원 고리 형태 또는 타원 고리 형태로 형성되는 것을 특징으로 하는 박막트랜지스터.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 박막트랜지스터는 액정 표시 패널의 액정셀을 구동하는 박막트랜지스터, 발광 표시 장치의 스위칭 트랜지스터, 상기 발광 표시 장치의 구동 트랜지스터, 상기 액정 표시 패널의 신호 라인을 구동하는 구동 회로부의 트랜지스터, 상기 발광 표시 장치의 신호 라인을 구동하는 구동 회로부의 트랜지스터 또는 능동 행렬 표시 패널의 신호 라인을 구동하는 구동회로부의트랜지스터에 적용되는 것을 특징으로 하는 박막트랜지스터.
  6. 각각 고리 형태의 채널부를 가지는 다수의 서브 박막트랜지스터 각각의 상기 채널부가 서로 분리되어 형성된 박막트랜지스터의 제조 방법에 있어서,
    기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극이 형성된 기판을 덮도록 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 게이트 전극과 중첩되는 반도체층을 형성하는 단계와;
    상기 반도체층이 형성된 기판 상에 각 서브 박막트랜지스터의 고리 형태로 의 소스 전극을 형성함과 아울러 상기 소스 전극 각각의 내주면과 이격된 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극 사이의 노출된 반도체층을 제거하여 상기 고리 형태의 채널을 서로 분리되게 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  7. 제 6 항에 있어서,
    상기 다수의 서브 박막트랜지스터들의 소스 전극들은 서로 연결되며, 상기 다수의 서브 박막트랜지스터들의 드레인 전극들은 서로 분리되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  8. 제 6 항에 있어서,
    상기 고리 형태의 채널은 다각형 고리 형태, 원 고리 형태 또는 타원 고리 형태로 형성되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
KR1020070073927A 2007-07-24 2007-07-24 박막 트랜지스터 및 그 제조 방법 KR101362161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073927A KR101362161B1 (ko) 2007-07-24 2007-07-24 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073927A KR101362161B1 (ko) 2007-07-24 2007-07-24 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090010643A KR20090010643A (ko) 2009-01-30
KR101362161B1 true KR101362161B1 (ko) 2014-02-13

Family

ID=40489790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073927A KR101362161B1 (ko) 2007-07-24 2007-07-24 박막 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101362161B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685256A (ja) * 1992-03-30 1994-03-25 Samsung Electron Co Ltd 三次元マルチチャンネル構造を有する薄膜トランジスタおよびその製造方法
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
KR20050068235A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR20050067803A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685256A (ja) * 1992-03-30 1994-03-25 Samsung Electron Co Ltd 三次元マルチチャンネル構造を有する薄膜トランジスタおよびその製造方法
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
KR20050068235A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR20050067803A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자

Also Published As

Publication number Publication date
KR20090010643A (ko) 2009-01-30

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US6784032B2 (en) Active matrix organic light emitting display and method of forming the same
US7227184B2 (en) Active matrix organic electro luminescence display device and manufacturing method for the same
US9312277B2 (en) Array substrate for display device and method of fabricating the same
US9059296B2 (en) Oxide thin film transistor and method of fabricating the same
US8542337B2 (en) Pixel structure of active matrix organic light emitting display and manufacturing thereof
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102331171B1 (ko) 표시장치 및 그 제조방법
KR20070118440A (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
WO2020164438A1 (zh) 触控显示面板和显示装置
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
KR102392007B1 (ko) 박막트랜지스터 및 이를 포함하는 표시 장치
US9508828B2 (en) Array substrate and method of fabricating the same
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR101362161B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102468858B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR102264273B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100020167A (ko) 유기발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7