KR101360482B1 - 발광 소자 패키지 및 그의 제조 방법 - Google Patents

발광 소자 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR101360482B1
KR101360482B1 KR1020110070529A KR20110070529A KR101360482B1 KR 101360482 B1 KR101360482 B1 KR 101360482B1 KR 1020110070529 A KR1020110070529 A KR 1020110070529A KR 20110070529 A KR20110070529 A KR 20110070529A KR 101360482 B1 KR101360482 B1 KR 101360482B1
Authority
KR
South Korea
Prior art keywords
light emitting
pad
semiconductor layer
conductive semiconductor
emitting structure
Prior art date
Application number
KR1020110070529A
Other languages
English (en)
Other versions
KR20130009422A (ko
Inventor
배석훈
황덕기
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110070529A priority Critical patent/KR101360482B1/ko
Publication of KR20130009422A publication Critical patent/KR20130009422A/ko
Application granted granted Critical
Publication of KR101360482B1 publication Critical patent/KR101360482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 발광소자 패키지에 대한 것으로, 이 패키지는 실시예는 발광 구조물, 상기 발광 구조물의 하면 위에 소자 패드, 상기 소자 패드 위에 금속돌기, 상기 금속돌기의 상면를 노출하며 상기 소자 패드 위를 덮는 절연기판, 그리고 상기 금속돌기의 상면에 형성되는 기판패드를 포함한다. 따라서, 발광 구조물 위에 패드를 형성하고, 패드 위에 금속돌기를 형성하고, 상기 금속돌기의 상면을 노출하여 상면에 무전해도금하거나 OSP처리하여 패드를 형성함으로써 비용을 절감할 수 있다.

Description

발광 소자 패키지 및 그의 제조 방법{The light emitting device package and the method for manufacturing the same}
본 발명은 발광 소자 패키지 및 그의 제조 방법에 관한 것이다.
발광 다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광 다이오드는 패키지화되어 다양한 색을 방출하는 발광 장치로 이용되고 있으며, 발광 장치는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
도 1은 종래의 발광소자 패키지의 단면도이다.
도 1을 참고하면, 종래의 발광소자 패키지(10)는 발광 구조물(2) 위에 패드(3)를 형성하고, 패드(3) 위에 금속볼(4)을 이용하여 인쇄회로기판의 패드(6)와 전기적으로 접착한다.
이때, 상기 발광구조물과 인쇄회로기판의 패드(3, 6) 사이에 절연성 물질(5)이 매립되며, 지지부재를 형성한다.
도 1의 발광소자 패키지는 절연성물질(5) 위에 패드(6)가 형성될 때, 상기 패드(6)는 전도성 페이스트를 사용하여 프린팅하거나 스퍼터링하여 형성할 수 있다.
그러나, 프린팅하는 경우, 패드(6) 접착이 문제될 수 있으며, 스퍼터링하는 경우, 비용이 높고 공정 시간이 길어진다.
실시예는 새로운 구조를 가지는 발광소자 패키지 및 그의 제조방법을 제공한다.
실시예는 발광 구조물, 상기 발광 구조물의 하면 위에 소자 패드, 상기 소자 패드 위에 금속돌기, 상기 금속돌기의 상면를 노출하며 상기 소자 패드 위를 덮는 절연기판, 그리고 상기 금속돌기의 상면에 형성되는 기판패드를 포함하는 발광소자 패키지를 제공한다.
또한 실시예는 기판 위에 제1 및 제2 도전형 반도체층 사이의 활성층을 가지는 발광 구조물을 형성하는 단계, 상기 발광 구조물 위에 소자 패드를 형성하는 단계, 상기 소자 패드 위에 솔더 페이스트를 도포하고 금속돌기를 솔더링하는 단계, 상기 금속돌기의 상면이 노출되도록 절연 물질을 상기 발광 구조물 위에 도포하는 단계, 그리고 노출된 상기 금속돌기의 상면에 기판패드를 형성하는 단계를 포함하는 발광소자 패키지의 제조방법을 제공한다.
본 발명에 따르면, 발광 구조물 위에 패드를 형성하고, 패드 위에 금속돌기를 형성하고, 상기 금속돌기의 상면을 노출하여 상면에 무전해도금하거나 OSP처리하여 패드를 형성함으로써 비용을 절감할 수 있다.
도 1은 종래의 발광소자 패키지의 단면도이다.
도 2는 본 발명에 따른 발광소자 패키지의 단면도이다.
도 3 내지 도 9는 도 2에 도시되어 있는 발광소자 패키지의 제조 방법을 설명하기 위한 공정도이다.
도 10은 본 발명의 다른 실시예에 따른 발광소자 패키지의 단면도이다.
도 11은 본 발명의 적용예에 따른 발광소자 패키지의 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 도 2를 참고하여 본 발명에 따른 발광소자 패키지(100)를 설명한다.
도 2를 참고하면, 발광소자 패키지(100)는 발광 구조물(50), 발광 구조물(50) 아래에 발광 구조물(50)과 전기적으로 연결되는 인쇄회로기판이 형성되어 있다.
발광 구조물(50)은 상기 인쇄회로기판과 플립칩 본딩(flip chip bonding)되어 있으며, 상부로 빛을 방출하는 탑 뷰(top-view) 방식으로 배치되어 있다.
상기 발광 구조물(50)은 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)의 층상구조를 가지며, 제1 도전형 반도체층(120)이 상부에 배치된다.
하부의 제2 도전형 반도체층(140)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 제2 도전형 반도체층(140)에는 제2 도전형 도펀트가 도핑될 수 있으며, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba를 포함한다.
제2 도전형 반도체층(140)은 예컨대, NH3, TMGa(또는 TEGa), 및 Mg와 같은 p형 도펀트를 포함한 가스를 공급하여 소정 두께의 p형 GaN층으로 형성될 수 있다.
제2 도전형 반도체층(140)은 소정 영역에 전류 확산(current spreading) 구조를 포함한다. 전류 확산 구조는 수직 방향으로의 전류 확산 속도보다 수평 방향으로의 전류 확산 속도가 높은 반도체층들을 포함한다.
제2 도전형 반도체층(140)은 그 위의 다른 층 예컨대, 활성층(130)에 균일한 분포로 확산된 캐리어를 공급될 수 있다.
제2 도전형 반도체층(140) 위에는 활성층(130)이 형성된다. 활성층(130)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성될 수 있다. 활성층(130)의 한 주기는 InGaN/GaN의 주기, AlGaN/InGaN의 주기, InGaN/InGaN의 주기, 또는 AlGaN/GaN의 주기를 선택적으로 포함할 수 있다.
제2 도전형 반도체층(140)과 활성층(130) 사이에는 제2 도전형 클래드층(도시하지 않음)이 형성될 수 있다. 제2 도전형 클래드층은 p형 GaN계 반도체로 형성될 수 있다. 제2 도전형 클래드층은 우물층의 에너지 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(130) 위에는 제1 도전형 반도체층(120)이 형성되어 있다. 제1 도전형 반도체층(120)은 제1 도전형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있다. n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등에서 적어도 하나를 첨가될 수 있다.
제1 도전형 반도체층(120)은 예컨대, NH3, TMGa(또는 TEGa), 및 Si와 같은 n형 도펀트를 포함한 가스를 공급하여 소정 두께의 n형 GaN층을 형성할 수 있다.
또한, 제2 도전형 반도체층(140)은 p형 반도체층, 제1 도전형 반도체층(120)은 n형 반도체층으로 구현될 수 있다. 발광 구조물(50)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 이하, 실시 예의 설명을 위해 반도체층의 최상층은 제1도전형 반도체층을 그 예로 설명하기로 한다.
한편, 발광 구조물(50)의 하부에 제2 도전형 반도체층(140)의 표면으로부터 일부 영역을 식각하여 제1 도전형 반도체층(120)이 노출되는 단차가 형성되어 있다. 따라서, 상기 발광 구조물(50)의 하부는 제2 도전형 반도체층(140)이 노출되는 제1 상면 및 제1 도전형 반도체층(120)이 노출되는 제2 상면을 포함한다.
상기 제2 도전형 반도체층(140)의 제1 상면 및 제1 도전형 반도체층(120)의 제2 상면에는 소자패드(160)가 형성되어 있다.
상기 소자패드(160)는 단일 층으로 형성될 수 있으나, 도 2와 같이 복수의 층상 구조를 갖도록 형성될 수 있다.
상기 소자패드(160)가 복수의 층상 구조를 가지는 경우, 상기 반도체층(120, 140)의 표면으로부터 제1 내지 제3층(161-163)이 동일한 면적의 패턴을 가지며 형성될 수 있다.
상기 소자패드(160)의 상기 반도체층(120, 140)의 제1 및 제2 상면 위에 형성되는 제1층(161)은 티타늄을 포함하는 합금층일 수 있으며, 제1층(161) 위에 형성되는 제2층(162)은 구리를 포함하는 합금층일 수 있으며, 제2층(162) 위에 형성되는 제3층(163)은 니켈을 포함하는 니켈층일 수 있다.
이때, 상기 제1 도전형 반도체층(120) 위의 소자패드(160)와 상기 제2 도전형 반도체층(140) 위의 소자패드(160)의 높이는 서로 상이할 수 있다.
즉, 상기 제1 및 제2 도전형 반도체층(120, 140)의 높이 차를 보상하기 위하여, 상기 제1 도전형 반도체층(120) 위의 상기 소자패드(160)를 형성하는 제1 내지 제3층(161-163)의 두께가 상기 제2 도전형 반도체층(140) 위의 소자패드(160)의 제1 내지 제3층(161-163)보다 클 수 있다.
바람직하게는 제2 도전형 반도체층(140) 위의 소자패드(160)는 제1층(161)인 티타늄 합금은 약 100μm, 제2층(162)인 구리합금은 약 500μm, 제3층(163)인 니켈합금은 약 100μm의 두께를 갖도록 형성할 수 있으며, 제1 도전형 반도체층(120) 위의 소자패드(160)는 이보다 더 두껍게 형성할 수 있다.
상기 소자패드(160) 위에 솔더 페이스트(181)가 형성되어 있으며, 상기 솔더 페이스트(181) 위에 금속돌기(180)가 형성되어 있다.
상기 솔더 페이스트(181)는 금-주석 합금일 수 있다.
제1 도전형 반도체층(120) 및 제2 도전형 반도체층(140) 위의 상기 금속돌기(180)의 최종 높이는 동일하게 형성된다.
상기 금속돌기(180)는 전기적 전도성을 가지며, 열전도성이 높고, 높은 용융점을 가지며, 낮은 열팽창 계수를 가지는 금속을 포함하는 합금으로 형성되어 있다.
바람직하게는 상기 금속돌기(180)은 구리 또는 구리를 포함하는 합금으로 형성되어 있으며, 상기 금속돌기(180)는 구 형상의 금속볼일 수 있다.
상기 금속돌기(180)의 상면을 노출하며 상기 발광 구조물(50)의 하부를 덮는 절연기판(185)이 형성되어 있다.
상기 절연기판(185)은 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연기판(185)에 노출되어 있는 상기 금속돌기(180)의 상면에 기판패드(182)가 형성되어 있다.
상기 기판패드(182)는 도금층으로 형성될 수 있으며, 상기 도금층은 구리, 티타늄, 니켈 또는 팔라듐 등을 포함하는 합금으로 형성될 수 있다. 또는 상기 기판패드(182)는 OSP(organic solderability preservatives) 처리하여 형성될 수 있다.
도 2의 발광소자 패키지(100)의 상부, 상기 발광 구조물(50)의 발광면 위에는 보호층이 더 형성될 수 있으며, 상기 보호층은 투광성 절연층으로 형성될 수 있다.
이와 같이, 상기 발광소자를 형성 후 실장용 인쇄회로기판을 형성하는 경우, 상기 발광소자 위에 금속돌기(180)을 형성하고, 상기 금속돌기(180)의 상면에 도금 또는 OSP처리하여 패드를 형성함으로써 비용을 절감하면서 패드를 형성할 수 있다.
이하에서는 도 3 내지 도 9를 참고하여 도 2의 발광소자 패키지(100)를 제조하는 방법을 설명한다.
먼저, 도 3과 같이, 기판(110) 위에 발광 구조물(50)을 형성한다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있으며, 바람직하게는 사파이어 기판(110)일 수 있다.
상기 기판(110) 상에 제1 도전형 반도체층(120)이 형성될 수 있다.
상기 제1 도전형 반도체층(120)은 다층 구조로 형성될 수 있으며 하층에 언도프드(Undoped) GaN 등의 언도프드 반도체층(이 형성되고, 상층에 제1 도전형 반도체층(120)이 형성될 수 있다.
상기 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다.
또한, 상기 제1 도전형 반도체층(120)이 n형 반도체층인 경우, 상기 제1 도전형 반도체층(120)(130)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(120) 상에는 상기 활성층(130)이 형성되며, 상기 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(130)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(130) 상에는 상기 제2 도전형 반도체층(140)이 형성된다. 상기 제2 도전형 반도체층(140)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(120)과 제2 도전형 반도체층(140)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제2 도전형 반도체층(140) 상에는 제3 도전형 반도체층(미도시)이 형성될 수 있다. 따라서 상기 발광 구조물은 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
상기 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있다.
다음으로, 도 3과 같이, 상기 제1 도전형 반도체층(120)이 노출되도록 제1 도전형 반도체층(120)의 일부 높이까지 식각한다.
따라서, 기판(110) 위의 발광 구조물(50)은 제2 도전형 반도체층(140)으로 형성되는 제1 상면 및 제1 상면으로부터 단차를 가지며 제1 도전형 반도체층(120)으로 형성되는 제2 상면을 가진다.
다음으로, 도 4와 같이 제1면 및 제2면에 각각 소자패드(160)를 형성한다.
상기 소자패드(160)는 복수의 층상 구조를 갖도록 형성할 수 있으며, 제1 내지 제3층(161-163)의 티타늄 합금, 구리합금, 니켈 합금으로 형성할 수 있다.
이때, 제2 도전형 반도체층(140) 위의 소자패드(160)는 제1층(161)인 티타늄 합금은 100μm, 제2층(162)인 구리합금은 500μm, 제3층(163)인 니켈합금은 100μm의 두께를 갖도록 형성할 수 있으며, 제1 도전형 반도체층(120) 위의 소자패드(160)는 이보다 더 두껍게 형성할 수 있다.
상기 소자패드(160)는 제1 상면 및 제2 상면의 대부분의 영역을 덮도록 형성할 수 있으며, 도 5와 같이 제2 도전형 반도체층(140)의 일측을 식각하여 제2 상면을 형성하는 경우, 제1 상면의 소자패드(160)와 제2 상면의 소자 패드(160)는 동일한 길이를 가지며 폭이 서로 다른 사각형일 수 있다.
상기 소자패드(160)는 도금을 통하여 형성할 수 있으나, 이와 달리 스퍼터링 등으로도 형성할 수 있다.
다음으로, 도 6과 같이, 상기 소자 패드(160) 위의 일부분, 바람직하게는 서로 반대되는 영역에 솔더 페이스트(181)를 형성할 수 있다.
예를 들어, 상기 소자 패드(160)가 직사각형인 경우, 제1 상면의 솔더 페이스트(181)는 일측의 가로변에 형성하고, 제2 상면의 솔더 페이스트(181)는 타측의 가로변에 형성할 수 있다.
상기와 같이 두 개의 솔더 페이스트(181)를 최대 이격하여 형성하는 경우, 솔더링에 의해 금속이 흐르면서 서로 접하여 쇼트되는 것을 방지할 수 있다.
이때, 솔더 페이스트(181)는 구리-은-주석 합금일 수 있다.
상기 솔더 페이스트(181)를 도포하고, 전도성 금속돌기(180)을 형성한 뒤 열을 가하여 금속돌기(180)와 소자패드(160)을 접착한다.
다음으로, 도 7과 같이 상기 발광 구조물(50)의 제1 및 제2 상면에 상기 금속돌기(180)의 상면를 돌출하며 절연기판(185)을 형성한다.
상기 절연기판(185)은 인쇄회로기판의 지지기판으로서 기능하기 위한 에폭시 수지 또는 이미드 수지일 수 있으며, 글라스 함침 또는 필러 함침 수지일 수 있다.
상기 절연 물질을 발광 구조물(50) 위에 도포한 뒤 경화하며, 상기 경화된 절연기판(185)은 상기 금속돌기(180)의 상부를 소정 높이까지 노출하는 두께를 갖도록 형성한 뒤, 돌출되는 상기 금속돌기(180)을 평탄화하여 평편한 상면을 형성한다.
다음으로, 도 8과 같이 평편한 금속돌기(180) 상면에 무전해도금하여 도금층(187)을 형성한다.
상기 도금층(187)은 구리, 니켈, 팔라듐 또는 티타늄을 포함하는 합금으로 형성할수 있으며, 절연기판(185) 전면에 형성될 수 있다.
다음으로, 도 9와 같이 금속돌기(180) 위의 상기 도금층(187)만이 남도록 식각하여 상기 기판패드(182)를 형성한다.
그러나, 상기 금속돌기(180)의 상면에만 선택적으로 전해도금할 수도 있다.
마지막으로, 상기 발광 구조물(50)의 제1 도전형 반도체층(120)이 노출되도록 상기 기판(110)을 제거하고, 발광면인 제1 도전형 반도체층(120)이 상면을 향하도록 배치함으로써 도 2의 발광소자 패키지(100)를 완성할 수 있다.
이때, 상기 제2 발광소자 패키지(100)의 발광 구조물(50) 위에 보호층을 더 형성할 수 있다.
이하에서는 도 10을 참고하여 본 발명의 다른 실시예를 설명한다.
도 10을 참고하면, 발광소자 패키지(100A)는 발광 구조물(50), 발광 구조물(50) 아래에 발광 구조물(50)과 전기적으로 연결되는 인쇄회로기판이 형성되어 있다.
발광 구조물(50)은 상기 인쇄회로기판과 플립칩 본딩(flip chip bonding)되어 있으며, 상부로 빛을 방출하는 탑 뷰(top-view) 방식으로 배치되어 있다.
상기 발광 구조물(50)은 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)의 층상구조를 가지며, 제1 도전형 반도체층(120)이 상부에 배치된다.
상기 발광 구조물(50)은 도 2와 동일하므로 이에 대한 설명은 생략한다.
발광 구조물(50)의 하부에 제2 도전형 반도체층(140)의 표면으로부터 일부 영역을 식각하여 제1 도전형 반도체층(120)이 노출되는 단차가 형성되어 있다. 따라서, 상기 발광 구조물(50)의 하부는 제2 도전형 반도체층(140)이 노출되는 제1 상면 및 제1 도전형 반도체층(120)이 노출되는 제2 상면을 포함한다.
상기 제2 도전형 반도체층(140)의 제1 상면 및 제1 도전형 반도체층(120)의 제2 상면에는 소자패드(160)가 형성되어 있다.
이때, 상기 제1 도전형 반도체층(120) 위의 소자패드(160)와 상기 제2 도전형 반도체층(140) 위의 소자패드(160)의 높이는 서로 상이할 수 있다.
즉, 상기 제1 및 제2 도전형 반도체층(120, 140)의 높이 차를 보상하기 위하여, 상기 제1 도전형 반도체층(120) 위의 상기 소자패드(160)를 형성하는 제1 내지 제3층(161-163)의 두께가 상기 제2 도전형 반도체층(140) 위의 소자패드(160)의 제1 내지 제3층(161-163)보다 클 수 있다.
상기 소자패드(160) 위에 솔더 페이스트(181)가 형성되어 있으며, 상기 솔더 페이스트(181) 위에 금속돌기(180A)가 형성되어 있다.
상기 솔더 페이스트(181)는 구리-은-주석 합금일 수 있다.
제1 도전형 반도체층(120) 및 제2 도전형 반도체층(140) 위의 상기 금속돌기(180A)의 최종 높이는 동일하게 형성된다.
상기 금속돌기(180A)는 전기적 전도성을 가지며, 열전도성이 높고, 높은 용융점을 가지며, 낮은 열팽창 계수를 가지는 금속을 포함하는 합금으로 형성되어 있다.
바람직하게는 상기 금속돌기(180A)은 구리 또는 구리를 포함하는 합금으로 형성되어 있으며, 상기 금속돌기(180A)는 기둥 형상으로, 단면이 다각형 또는 원형일 수 있다.
상기 금속돌기(180A)의 상면을 노출하며 상기 발광 구조물(50)의 하부를 덮는 절연기판(185)이 형성되어 있다.
상기 절연기판(185)은 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연기판(185)으로부터 상기 금속돌기(180A)의 상면이 돌출되도록 상기 절연기판(185)의 높이가 제어되며, 상기 금속돌기(180A)의 상면에 기판패드(182A)가 형성된다.
상기 기판패드(182A)는 도금층으로 형성될 수 있으며, 상기 도금층은 구리, 티타늄, 니켈 또는 팔라듐 등을 포함하는 합금으로 형성될 수 있다. 또는 상기 기판패드(182)는 OSP(organic solderability preservatives) 처리하여 형성될 수 있다.
도 8의 발광소자 패키지(100A)의 상부, 상기 발광 구조물(50)의 발광면 위에는 보호층이 더 형성될 수 있으며, 상기 보호층은 투광성 절연층으로 형성될 수 있다.
한편, 도 10의 기판패드(182A)가 OSP 처리로 형성되는 경우, 도 11의 발광소자 패키지(100B)와 같이 기판패드(182A) 위에 솔더볼(190)이 형성되어 패키징될 수 있다.
상기 솔더볼(190)은 주석-은-구리의 합금일 수 있으며, OSP 처리로 형성된 기판패드(182A)와의 결합력이 강화되어 패키징의 부착력이 향상된다.
이상에서는 도 2, 도 10 및 도 11의 발광소자 패키지(100, 100A)에서 제1 상면과 제2 상면의 두께 차를 보상하기 위하여 소자패드(160)의 두께를 서로 달리 하는 것으로 기재하였으나, 이와 달리 상기 두께 차를 보상하는 전도성 단차부를 더 형성하고, 제1 상면과 제2 상면의 소자 패드(160)의 두께를 동일하게 형성할 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
발광소자 패키지 100, 100A, 100B
소자 패드 160
금속돌기 180, 180A
발광 구조물 50
기판패드 182, 182A

Claims (14)

  1. 발광 구조물,
    상기 발광 구조물의 하면 위에 소자 패드,
    상기 소자 패드 위에 금속돌기,
    상기 금속돌기의 상면를 노출하며 상기 소자 패드 위를 덮는 절연기판, 그리고
    상기 금속돌기의 상면에 형성되는 기판패드
    를 포함하며,
    상기 금속돌기의 상면은 상기 절연기판과 동일 평면을 이루며,
    상기 발광 구조물은
    상기 발광 구조물의 상면에 제1 도전형 반도체층,
    상기 발광 구조물의 하면에 제2 도전형 반도체층, 그리고
    상기 제1 및 제2 도전형 반도체층 사이의 활성층을 포함하고,
    상기 발광 구조물의 하면은
    상기 제2 도전형 반도체층이 노출되는 제1면, 그리고
    상기 제1 도전형 반도체층을 노출하는 제2면을 가지고,
    상기 소자 패드는 상기 제1면 및 제2면에 각각 형성되며,
    상기 제2면의 상기 소자패드는 상기 제1면의 상기 소자패드보다 두껍게 형성되는 발광소자 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 위에 제1 및 제2 도전형 반도체층 사이의 활성층을 가지는 발광 구조물을 형성하는 단계,
    상기 발광 구조물 위에 소자 패드를 형성하는 단계,
    상기 소자 패드 위에 솔더 페이스트를 도포하고 금속돌기를 솔더링하는 단계,
    상기 금속돌기의 상면이 노출되도록 절연 물질을 상기 발광 구조물 위에 도포하는 단계,
    상기 금속돌기를 상기 절연물질이 이루는 절연기판과 동일한 평면을 이루도록 평탄화하는 단계, 그리고
    노출된 상기 금속돌기의 상면에 기판패드를 형성하는 단계
    를 포함하고,
    상기 발광 구조물을 형성하는 단계는,
    상기 제2 도전형 반도체층의 일부를 식각하여 상기 제1 도전형 반도체층을 노출하고,
    상기 소자 패드를 형성하는 단계는, 상기 소자 패드를 상기 제2 도전형 반도체층 위 및 상기 제1 도전형 반도체층 위에 각각 형성하며,
    상기 제1 도전형 반도체층 위의 소자패드는 상기 제1 도전형 반도체층 위의 소자패드보다 두껍게 형성하는 발광소자 패키지의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서,
    상기 기판패드를 형성하는 단계는,
    상기 절연물질 위에 무전해도금하여 도금층을 형성하는 단계,
    상기 도금층을 식각하여 상기 금속돌기의 상면에만 선택적으로 상기 기판패드를 형성하는 단계를 포함하는 발광소자 패키지의 제조 방법.
  13. 제9항에 있어서,
    상기 기판패드를 형성하는 단계는,
    노출된 상기 금속돌기의 상면에 OSP(organic solderability preservatives) 처리하여 상기 기판패드를 형성하는 발광소자 패키지의 제조 방법.
  14. 제13항에 있어서,
    상기 OSP(organic solderability preservatives) 처리한 상기 기판패드 위에 솔더볼을 부착하는 단계를 더 포함하는 발광소자 패키지의 제조 방법.
KR1020110070529A 2011-07-15 2011-07-15 발광 소자 패키지 및 그의 제조 방법 KR101360482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110070529A KR101360482B1 (ko) 2011-07-15 2011-07-15 발광 소자 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110070529A KR101360482B1 (ko) 2011-07-15 2011-07-15 발광 소자 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130009422A KR20130009422A (ko) 2013-01-23
KR101360482B1 true KR101360482B1 (ko) 2014-02-24

Family

ID=47839217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070529A KR101360482B1 (ko) 2011-07-15 2011-07-15 발광 소자 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101360482B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361351B2 (en) 2017-08-22 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor light emitting element package including solder bump

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343855B1 (ko) * 2017-04-10 2021-12-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052741A (ko) * 2003-12-01 2005-06-07 엘지이노텍 주식회사 반도체 발광장치
KR20090032207A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 질화갈륨계 발광다이오드 소자
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof
JP2010135693A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 光半導体装置及び光半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052741A (ko) * 2003-12-01 2005-06-07 엘지이노텍 주식회사 반도체 발광장치
KR20090032207A (ko) * 2007-09-27 2009-04-01 삼성전기주식회사 질화갈륨계 발광다이오드 소자
US20100044743A1 (en) * 2008-08-21 2010-02-25 Cheng-Yi Liu Flip chip light emitting diode with epitaxial strengthening layer and manufacturing method thereof
JP2010135693A (ja) * 2008-12-08 2010-06-17 Toshiba Corp 光半導体装置及び光半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361351B2 (en) 2017-08-22 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor light emitting element package including solder bump

Also Published As

Publication number Publication date
KR20130009422A (ko) 2013-01-23

Similar Documents

Publication Publication Date Title
US8148734B2 (en) Light emitting device having a lateral passivation layer
CN103490000A (zh) 半导体发光元件和发光装置
US20140256071A1 (en) Method of manufacturing light-emitting diode package
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
EP2315272B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR101360482B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US20110095321A1 (en) Light emitting device package and lighting system
KR101294503B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US10038119B2 (en) Light emitting device, light emitting device package, light unit, and method of manufacturing same
KR20130065478A (ko) 발광 소자 패키지 및 그의 제조 방법
KR101283117B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR102309093B1 (ko) 발광소자
KR101360881B1 (ko) 전도성 연결 배선을 구비한 발광 다이오드
KR101283098B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR101933016B1 (ko) 발광모듈
KR20120137178A (ko) 발광 소자 패키지 및 그의 제조 방법
KR101231435B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US8395180B2 (en) Light emitting device package
KR102455224B1 (ko) 발광소자
KR101843426B1 (ko) 발광모듈
KR20140023554A (ko) 발광 소자 패키지 및 이의 제조 방법
KR20120069048A (ko) 발광 소자 및 그 제조 방법
KR20140023553A (ko) 발광 소자 패키지 및 이의 제조 방법
KR101734544B1 (ko) 발광소자 패키지
KR102441311B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 7