KR20140023554A - 발광 소자 패키지 및 이의 제조 방법 - Google Patents

발광 소자 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140023554A
KR20140023554A KR1020120089541A KR20120089541A KR20140023554A KR 20140023554 A KR20140023554 A KR 20140023554A KR 1020120089541 A KR1020120089541 A KR 1020120089541A KR 20120089541 A KR20120089541 A KR 20120089541A KR 20140023554 A KR20140023554 A KR 20140023554A
Authority
KR
South Korea
Prior art keywords
light emitting
lead frame
device package
emitting device
resin composition
Prior art date
Application number
KR1020120089541A
Other languages
English (en)
Inventor
황덕기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120089541A priority Critical patent/KR20140023554A/ko
Publication of KR20140023554A publication Critical patent/KR20140023554A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • H05K13/0465Surface mounting by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자 패키지는, 리드 프레임; 상기 리드 프레임 상에 위치하는 도전 부재; 및 상기 리드 프레임과 이격하고, 상기 도전 부재와 접합되는 발광칩을 포함하고, 상기 발광칩과 상기 리드 프레임 사이에는 수지 조성물이 충진된다.
실시예에 따른 발광 소자 패키지 제조 방법은, 발광칩을 제조하는 단계; 도전 부재가 형성된 리드 프레임을 준비하는 단계; 상기 리드 프레임과 이격하여 상기 도전 부재 상에 발광칩을 접합하는 단계; 및 상기 발광칩과 상기 리드 프레임 사이에 수지 조성물을 충진하는 단계를 포함한다.

Description

발광 소자 패키지 및 이의 제조 방법{THE LIGHT EMITTING DEVICE PACKAGE AND THE METHOD FOR MANUFACTURING THE SAME}
실시예는 발광 소자 패키지 및 이의 제조 방법에 관한 것이다.
발광 다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광 다이오드는 패키지화되어 다양한 색을 방출하는 발광 장치로 이용되고 있으며, 발광 장치는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
종래의 발광 소자는 기판 위에 형성되는 발광 구조물 위에 패드를 형성하고, 패드 위에 금속볼을 이용하여 인쇄회로기판의 패드와 전기적으로 접착한다. 이때, 상기 발광구조물과 인쇄회로기판의 패드 사이에 절연성 물질이 매립되며, 지지부재를 형성한다.
이후, 상기 발광 소자는 리드 프레임 상에 접합되고, 상기 리드 프레임을 절단하여 최종적인 발광 소자 패키지를 제조한다.
이때, 상기 발광 소자는 상기 리드 프레임과 솔더링 공정에 의해 접합되는데, 상기 지지 부재의 일부분만이 솔더링 됨으로써, 상기 발광소자와 상기 리드 프레임 사이에는 일정 거리의 공간이 남을 수 있다. 이러한 공간으로 인해 외부의 물리적 및/또는 화학적인 충격에 의해 접합부가 파괴되는 문제점이 발생할 수 있어 최종적인 제품의 신뢰성을 저하시키는 문제점이 있다.
실시예는 리드 프레임과 발광칩의 접합을 강화하여 신뢰성이 향상된 발광 소자 패키지 및 이의 제조 방법을 제공하고자 한다.
실시예에 따른 발광 소자 패키지는, 리드 프레임; 상기 리드 프레임 상에 위치하는 도전 부재; 및 상기 리드 프레임과 이격하고, 상기 도전 부재와 접합되는 발광칩을 포함하고, 상기 발광칩과 상기 리드 프레임 사이에는 수지 조성물이 충진된다.
실시예에 따른 발광 소자 패키지 제조 방법은, 발광칩을 제조하는 단계; 도전 부재가 형성된 리드 프레임을 준비하는 단계; 상기 리드 프레임과 이격하여 상기 도전 부재 상에 발광칩을 접합하는 단계; 및 상기 발광칩과 상기 리드 프레임 사이에 수지 조성물을 충진하는 단계를 포함한다.
실시예에 따른 발광 소자 패키지는, 리드 프레임; 상기 리드 프레임 상에 위치하는 도전 부재; 및 상기 리드 프레임과 이격하고, 상기 도전 부재와 접합되는 발광칩을 포함하고, 상기 발광칩과 상기 리드 프레임 사이에는 수지 조성물이 충진된다.
실시예에 따른 발광 소자 패키지 제조 방법은, 발광칩을 제조하는 단계; 도전 부재가 형성된 리드 프레임을 준비하는 단계; 상기 리드 프레임과 이격하여 상기 도전 부재 상에 발광칩을 접합하는 단계; 및 상기 발광칩과 상기 리드 프레임 사이에 수지 조성물을 충진하는 단계를 포함한다.
이에 따라, 실시예에 따른 발광 소자 패키지 및 발광 소자 패키지 제조 방법은, 상기 발광칩과 상기 리드 프레임의 이격 부분 즉, 솔더링에 의해 서로 접합되지 않는 부분에 수지 조성물을 충진하여 외부의 외력 및 압력 등에 의한 접합 부분의 파괴를 방지할 수 있다.
또한, 상기 발광칩의 외측 면 즉, 상기 도전 부재의 상면 및 상기 절연 기판의 외측에도 상기 수시 조성물을 도포함으로써, 상기 발광칩과 상기 리드 프레임의 접착을 강화함으로써, 전체적인 발광 소자의 신뢰성을 향상시킬 수 있다.
도 1은 실시예에 따른 발광 소자 패키지를 도시한 도면이다.
도 2는 실시예에 따른 발광 소자 패키지의 단면을 도시한 도면이다.
도 3 및 도 4는 실시예에 따른 발광칩의 단면을 도시한 도면이다.
도 5 내지 도 10은 실시예에 따른 발광 소자 패키지의 제조 방법을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 도 1 내지 도 10을 참조하여, 실시예에 따른 발광 소자 패키지 및 이의 제조 방법을 설명한다.
도 1 내지 도 10을 참조하면, 실시예에 따른 발광 소자 패키지는 리드 프레임(2000), 상기 리드 프레임(2000) 상에 위치하는 도전 부재(4000) 및 상기 리드 프레임(2000)과 이격하고, 상기 도전 부재(4000)와 접합되는 발광칩(1000)을 포함하며, 상기 발광칩(1000)과 상기 리드 프레임(2000) 사이에는 수지 조성물(5000)이 충진된다.
이하, 상기 발광칩을 설명하고, 상기 발광칩과 상기 리드 프레임을 접합하는 수지 조성물에 대해 설명한다.
상기 발광칩은 투광성 기판, 상기 투광성 기판 상에 위치하는 발광 구조물, 상기 발광 구조물 상에 위치하는 소자 패드, 상기 소자 패드 상에 위치하는 금속 돌기 및 상기 소자 패드 및 상기 금속 돌기를 덮는 절연 기판을 포함한다.
상기 발광 구조물(50)은 제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)의 층상구조를 가지며, 제 1 도전형 반도체층(120)이 상부에 배치된다.
하부의 제 2 도전형 반도체층(140)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제 2 도전형 반도체층(140)에는 제 2 도전형 도펀트가 도핑될 수 있으며, 상기 제 2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba를 포함한다.
상기 제 2 도전형 반도체층(140)은 예컨대, NH3, TMGa(또는 TEGa), 및 Mg와 같은 p형 도펀트를 포함한 가스를 공급하여 소정 두께의 p형 GaN층으로 형성될 수 있다.
상기 제 2 도전형 반도체층(140)은 소정 영역에 전류 확산(current spreading) 구조를 포함한다. 전류 확산 구조는 수직 방향으로의 전류 확산 속도보다 수평 방향으로의 전류 확산 속도가 높은 반도체층들을 포함한다.
상기 제 2 도전형 반도체층(140)은 그 위의 다른 층 예컨대, 활성층(130)에 균일한 분포로 확산된 캐리어를 공급될 수 있다.
제 2 도전형 반도체층(140) 위에는 활성층(130)이 형성된다. 활성층(130)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성될 수 있다. 활성층(130)의 한 주기는 InGaN/GaN의 주기, AlGaN/InGaN의 주기, InGaN/InGaN의 주기, 또는 AlGaN/GaN의 주기를 선택적으로 포함할 수 있다.
제 2 도전형 반도체층(140)과 활성층(130) 사이에는 제 2 도전형 클래드층(도시하지 않음)이 형성될 수 있다. 제 2 도전형 클래드층은 p형 GaN계 반도체로 형성될 수 있다. 제 2 도전형 클래드층은 우물층의 에너지 밴드 갭보다 높은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(130) 위에는 제 1 도전형 반도체층(120)이 형성되어 있다. 제 1 도전형 반도체층(120)은 제 1 도전형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있다. n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 제 1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등에서 적어도 하나를 첨가될 수 있다.
제 1 도전형 반도체층(120)은 예컨대, NH3, TMGa(또는 TEGa), 및 Si와 같은 n형 도펀트를 포함한 가스를 공급하여 소정 두께의 n형 GaN층을 형성할 수 있다.
또한, 제 2 도전형 반도체층(140)은 p형 반도체층, 제 1 도전형 반도체층(120)은 n형 반도체층으로 구현될 수 있다. 발광 구조물(50)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 이하, 실시 예의 설명을 위해 반도체층의 최상층은 제 1 도전형 반도체층을 그 예로 설명하기로 한다.
한편, 발광 구조물(50)의 하부에 제 2 도전형 반도체층(140)의 표면으로부터 일부 영역을 식각하여 제 1 도전형 반도체층(120)이 노출되는 단차가 형성되어 있다. 따라서, 상기 발광 구조물(50)의 하부는 제 2 도전형 반도체층(140)이 노출되는 제 1 상면 및 제 1 도전형 반도체층(120)이 노출되는 제 2 상면을 포함한다.
상기 제 2 도전형 반도체층(140)의 제 1 상면 및 제 1 도전형 반도체층(120)의 제 2 상면에는 소자패드(160)가 형성되어 있다.
상기 소자패드(160)는 단일 층으로 형성되거나 또는 복수의 층상 구조를 갖도록 형성될 수 있다.
상기 소자패드(160)가 복수의 층상 구조를 가지는 경우, 상기 반도체층(120, 140)의 표면으로부터 제 1층 내지 제 3층(161, 162, 163)이 동일한 면적의 패턴을 가지며 형성될 수 있다.
상기 소자패드(160)의 상기 반도체층(120, 140)의 제 1 및 제 2 상면 위에 형성되는 제 1층(161)은 티타늄을 포함하는 합금층일 수 있으며, 제 1층(161) 위에 형성되는 제 2층(162)은 구리를 포함하는 합금층일 수 있으며, 제 2층(162) 위에 형성되는 제 3층(163)은 니켈을 포함하는 니켈층일 수 있다.
이때, 상기 제 1 도전형 반도체층(120) 위의 소자패드(160)의 높이(h2)와 상기 제 2 도전형 반도체층(140) 위의 소자패드(160)의 높이(h1)는 서로 동일하거나 또는 서로 상이할 수 있다.
상기 제 1 도전형 반도체층(120) 위의 소자패드(160)의 높이(h2)와 상기 제 2 도전형 반도체층(140) 위의 소자패드(160)의 높이(h1)가 서로 동일할 때는, 상기 제 1 및 제 2 도전형 반도체층(120, 140)의 높이 차를 보상하기 위하여, 상기 제 1 도전형 반도체층(120) 위의 상기 소자패드(160)를 형성하는 제 1 내지 제 3층(161, 162, 163)의 두께가 상기 제 2 도전형 반도체층(140) 위의 소자패드(160)의 제 1 내지 제 3층(161, 162, 163)보다 클 수 있다.
일례로, 제 2 도전형 반도체층(140) 위의 소자패드(160)는 제 1층(161)인 티타늄 합금은 약 100㎛, 제 2층(162)인 구리합금은 약 500㎛, 제 3층(163)인 니켈합금은 약 100㎛의 두께를 갖도록 형성할 수 있으며, 제 1 도전형 반도체층(120) 위의 소자패드(160)는 이보다 더 두껍게 형성할 수 있다.
상기 소자패드(160) 위에 솔더 페이스트(181)가 형성되어 있으며, 상기 솔더 페이스트(181) 위에 금속 돌기(180)가 형성되어 있다.
상기 솔더 페이스트(181)는 금-주석 합금일 수 있다.
제 1 도전형 반도체층(120) 및 제2 도전형 반도체층(140) 위의 상기 금속 돌기(180)의 최종 높이는 동일하게 형성된다.
상기 금속 돌기(180)는 전기적 전도성을 가지며, 열전도성이 높고, 높은 용융점을 가지며, 낮은 열팽창 계수를 가지는 금속을 포함하는 합금으로 형성되어 있다.
바람직하게는 상기 금속 돌기(180)는 구리 또는 구리를 포함하는 합금으로 형성되어 있으며, 상기 금속 돌기(180)는 구 형상의 금속볼 또는 기둥 형상일 수 있다.
상기 금속 돌기(180) 상에는 상기 발광 구조물(50)의 하부를 덮는 절연층(185)이 형성되어 있다.
상기 절연층(185)은 도 3과 같이 상기 금속 돌기(180)를 완전히 덮거나 또는 도 4와 같이 상기 금속 돌기(180)의 상면을 노출하며 상기 발광 구조물(50)의 하부를 덮을 수 있다.
상기 절연층(185)은 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
이때, 상기 금속 돌기(180)의 상면을 노출될 때는, 상기 절연층(185)으로부터 상기 금속돌기(180)의 상면이 돌출되도록 상기 절연층(185)의 높이가 제어됨으로써 상기 금속돌기(180)의 상면이 인쇄회로기판의 패드로 기능할 수 있다.
또한, 발광소자 패키지(100)의 상부, 상기 발광 구조물(50)의 발광면 위에는 보호층이 더 형성될 수 있으며, 상기 보호층은 투광성 절연층으로 형성될 수 있다.
상기 수지 조성물(5000)은 접착성이 있는 다양한 수지 조성물(5000)을 포함한다. 자세하게, 상기 수지 조성물(5000)은 열경화성 수지 또는 열가소성 수지를 포함할 수 있다. 더 자세하게, 상기 수지 조성물(5000)은 에폭시, 실리콘 또는 폴리페닐렌 설파이드(polyphenylene sulfide)를 포함할 수 있다. 바람직하게는, 상기 수지 조성물은 에폭시일 수 있다.
상기 수지 조성물(5000)은 상기 발광칩(1000)과 상기 리드 프레임(2000) 사이에 충진될 수 있다. 또한, 상기 수지 조성물(5000)은 상기 발광칩의 외측면에도 함께 도포될 수 있다. 자세하게, 상기 수지 조성물(5000)은 상기 도전부재의 상면 및 상기 절연 기판의 외측에 도포될 수 있다.
일반적으로 상기 발광칩(1000)은 상기 리드 프레임(2000)과 본딩된 후, 상기 리드 프레임(2000)을 절단하여 각각의 발광 소자 패키지를 제조한다. 이때, 상기 발광칩(1000)과 상기 리드 프레임(2000)의 본딩은 솔더링(soldering) 방법을 이용하여 접합한다. 자세하게, 상기 발광칩(1000)은 상기 리드 프레임(2000) 상에 형성된 도전 부재(4000)와 솔더링 방법에 의해 접합될 수 있다.
이때, 상기 리드 프레임(2000)과 상기 발광칩(1000)은 일부분 만이 솔더링 방법에 의해 접합되므로, 필연적으로 상기 발광칩(1000)과 상기 리드 프레임(2000)은 일정 거리 만큼 이격하여 위치된다. 즉, 솔더링 되지 않는 부분 즉, 상기 발광칩(1000)과 상기 리드 프레임(2000)이 이격하는 부분에는 빈 공간이 형성된다.
이러한 빈 공간은 외부에서 외력 및 압력 등이 발생할 때, 상기 이격 부분에 의해 상기 접합 부분이 악화되어 접합 부분이 붕괴되어 발광 소자 패키지의 신뢰성에 문제를 줄 수 있다.
이에 따라, 실시예에 따른 발광 소자 패키지는 상기 발광칩(1000)과 상기 리드 프레임(2000)의 이격 부분 즉, 솔더링에 의해 서로 접합되지 않는 부분에 수지 조성물을 충진하여 외부의 외력 및 압력 등에 의한 접합 부분의 파괴를 방지할 수 있다. 또한, 상기 발광칩의 외측 면 즉, 상기 도전 부재의 상면 및 상기 절연 기판의 외측에도 상기 수지 조성물을 도포함으로써, 상기 발광칩과 상기 리드 프레임의 접착을 강화함으로써, 전체적인 발광 소자의 신뢰성을 향상시킬 수 있다.
이하에서는 도 5 내지 도 10을 참조하여 발광소자 패키지 제조 방법을 설명한다.
먼저, 도 5와 같이, 기판(110) 위에 발광 구조물(50)을 형성한다.
상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있으며, 바람직하게는 사파이어 기판(110)일 수 있다.
상기 기판(110) 상에 제1 도전형 반도체층(120)이 형성될 수 있다.
상기 제1 도전형 반도체층(120)은 다층 구조로 형성될 수 있으며 하층에 언도프드(Undoped) GaN 등의 언도프드 반도체층이 형성되고, 상층에 제1 도전형 반도체층(120)이 형성될 수 있다.
상기 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다.
또한, 상기 제 1 도전형 반도체층(120)이 n형 반도체층인 경우, 상기 제 1 도전형 반도체층(120)(130)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 제 1 도전형 반도체층(120) 상에는 상기 활성층(130)이 형성되며, 상기 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(130)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 활성층(130) 상에는 상기 제 2 도전형 반도체층(140)이 형성된다. 상기 제 2 도전형 반도체층(140)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제 1 도전형 반도체층(120)과 제 2 도전형 반도체층(140)에 각각 p형과 n형의 도펀트가 도핑될 수 있으며, 이에 대해 한정하지 않는다. 또한, 도시되지는 않았지만 상기 제 2 도전형 반도체층(140) 상에는 제 3 도전형 반도체층(미도시)이 형성될 수 있다. 따라서 상기 발광 구조물은 pn, np, pnp, npn 접합 구조 중 어느 하나로 형성될 수 있다.
상기 제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(120)이 노출되도록 제1 도전형 반도체층(120)의 일부 높이까지 식각한다.
따라서, 기판(110) 위의 발광 구조물(50)은 제 2 도전형 반도체층(140)으로 형성되는 제 1 상면 및 제 1 상면으로부터 단차를 가지며 제 1 도전형 반도체층(120)으로 형성되는 제 2 상면을 가진다.
다음으로, 도 6과 같이 제 1면 및 제 2면에 각각 소자 패드(160)를 형성한다.
상기 소자 패드(160)는 복수의 층상 구조를 갖도록 형성할 수 있으며, 제 1 내지 제 3층(161, 162, 163)의 티타늄 합금, 구리합금, 니켈 합금으로 형성할 수 있다.
이때, 제 2 도전형 반도체층(140) 위의 소자 패드(160)는 제 1층(161)인 티타늄 합금은 100㎛, 제 2층(162)인 구리합금은 500μm, 제 3층(163)인 니켈합금은 100㎛의 두께를 갖도록 형성할 수 있으며, 제 1 도전형 반도체층(120) 위의 소자 패드(160)는 이보다 더 두껍게 형성할 수 있다.
상기 소자 패드(160)는 제 1 상면 및 제 2 상면의 대부분의 영역을 덮도록 형성할 수 있으며, 도 7과 같이 제 2 도전형 반도체층(140)의 일측을 식각하여 제 2 상면을 형성하는 경우, 제 1 상면의 소자패드(160)와 제 2 상면의 소자 패드(160)는 동일한 길이를 가지며 폭이 서로 다른 사각형일 수 있다.
상기 소자 패드(160)는 도금을 통하여 형성할 수 있으나, 이와 달리 스퍼터링 등으로도 형성할 수 있다.
다음으로, 도 8과 같이, 상기 소자 패드(160) 위의 일부분, 바람직하게는 서로 반대되는 영역에 솔더 페이스트(181)를 형성할 수 있다.
예를 들어, 상기 소자 패드(160)가 직사각형인 경우, 제 1 상면의 솔더 페이스트(181)는 일측의 가로변에 형성하고, 제 2 상면의 솔더 페이스트(181)는 타측의 가로변에 형성할 수 있다.
상기와 같이 두 개의 솔더 페이스트(181)를 최대 이격하여 형성하는 경우, 솔더링에 의해 금속이 흐르면서 서로 접하여 쇼트되는 것을 방지할 수 있다.
이때, 솔더 페이스트(181)는 구리-은-주석 합금일 수 있다.
상기 솔더 페이스트(181)를 도포하고, 전도성 금속돌기(180)을 형성한 뒤 열을 가하여 금속 돌기(180)와 소자 패드(160)를 접착한다.
상기 금속 돌기(180)의 두께는 구현하고자 하는 인쇄회로기판의 두께보다 높게 형성한다.
다음으로, 도 9 및 도 10과 같이 상기 발광 구조물(50)의 제 1 및 제 2 상면에 상기 금속돌기(180)의 상부를 돌출하며 절연층(185)을 형성한다. 이때, 상기 절연층(185)은 도 9와 같이 상기 금속 돌기(180)를 완전히 덮거나 또는 도 10과 같이 상기 금속 돌기(180)의 상면을 노출하여 덮으면서 형성될 수 있다.
상기 절연층(185)은 인쇄회로기판의 지지기판으로서 기능하기 위한 에폭시 수지 또는 이미드 수지일 수 있으며, 글라스 함침 또는 필러 함침 수지일 수 있다.
이어서, 상기 금속 돌기(180) 부분과 리드 프레임을 솔더링 방법에 의해 접합할 수 있다. 자세하게, 상기 금속 돌기는 상기 리드 프레임(2000) 상에 형성되는 상기 도전 부재(4000)와 솔더링에 의해 접합할 수 있다. 이에 의해, 상기 발광칩(1000)과 상기 리드 프레임(2000)은 일정 거리만큼 이격하여 접합될 수 있다.
이어서, 상기 발광칩(1000)과 상기 리드 프레임(2000)이 이격되는 부분 사이에 수지 조성물을 충진한다. 자세하게, 상기 발광칩(1000)과 상기 리드 프레임(2000)이 이격되는 부분 사이에 열경화성 수지 또는 열가소성 수지를 충진한다. 더 자세하게, 상기 수지 조성물은 에폭시, 실리콘 또는 폴레페닐렌 설파이드를 포함할 수 있고, 바람직하게는, 에폭시일 수 있다. 상기 수지 조성물은 언더필(underfill) 공법에 의해 상기 발광칩(1000)과 상기 리드 프레임(2000) 사이로 충진될 수 있다.
언더필 공법이란 절연성 수지를 이용하여 밑 부분 즉, 사이 부분을 완전히 메우는 공법이다. 이러한 언더필 공법에 의해 상기 수지 조성물은 상기 발광칩(1000)과 상기 리드 프레임(2000) 사이로 충진됨으로써, 상기 발광칩과 상기 리드 프레임의 접착력을 강화시킬 수 있다. 따라서, 외부의 물리적 또는 화학적인 영향에 의한 접합부의 파괴를 방지할 수 있어 발광소자의 신뢰성을 향상시킬 수 있다.
이어서, 상기 발광 구조물(50)의 제1 도전형 반도체층(120)이 노출되도록 상기 기판(110)을 제거하고, 발광면인 제1 도전형 반도체층(120)이 상면을 향하도록 배치함으로써 도 2의 발광소자 패키지(100)를 완성할 수 있다.
이때, 상기 제 2 발광소자 패키지(100)의 발광 구조물(50) 위에 보호층을 더 형성할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 리드 프레임;
    상기 리드 프레임 상에 위치하는 도전 부재; 및
    상기 리드 프레임과 이격하고, 상기 도전 부재와 접합되는 발광칩을 포함하고,
    상기 발광칩과 상기 리드 프레임 사이에는 수지 조성물이 충진되는 발광 소자 패키지.
  2. 제 1항에 있어서,
    상기 수지 조성물은 열경화성 수지 또는 열가소성 수지를 포함하는 발광 소자 패키지.
  3. 제 1항에 있어서,
    상기 수지 조성물은 에폭시, 실리콘 또는 폴리페닐렌 설파이드(polyphenylene sulfide)를 포함하는 발광 소자 패키지.
  4. 제 1항에 있어서,
    상기 발광칩은,
    투광성 기판;
    상기 투광성 기판 상에 위치하는 발광 구조물;
    상기 발광 구조물 상에 위치하는 소자 패드;
    상기 소자 패드 상에 위치하는 금속 돌기; 및
    상기 소자 패드 및 상기 금속 돌기를 덮는 절연 기판을 포함하는 발광 소자 패키지.
  5. 제 4항에 있어서,
    상기 도전 부재의 상면 및 상기 절연 기판의 외측에는 상기 수지 조성물이 도포되는 발광 소자 패키지.
  6. 제 5항에 있어서,
    상기 수지 조성물은 에폭시, 실리콘 또는 폴리페닐렌 설파이드를 포함하는 발광 소자 패키지.
  7. 발광칩을 제조하는 단계;
    도전 부재가 형성된 리드 프레임을 준비하는 단계;
    상기 리드 프레임과 이격하여 상기 도전 부재 상에 발광칩을 접합하는 단계; 및;
    상기 발광칩과 상기 리드 프레임 사이에 수지 조성물을 충진하는 단계를 포함하는 발광 소자 패키지 제조 방법.
  8. 제 7항에 있어서,
    상기 도전 부재와 상기 발광칩은 솔더링(soldering) 방법에 의해 접합되는 발광 소자 패키지 제조 방법.
  9. 제 7항에 있어서,
    상기 수지 조성물은 에폭시, 실리콘 또는 폴리페닐렌 설파이드를 포함하는 발광 소자 패키지 제조 방법.
  10. 제 7항에 있어서,
    상기 수지 조성물은 언더필(underfill) 공법에 의해 충진되는 발광 소자 패키지 제조 방법.
KR1020120089541A 2012-08-16 2012-08-16 발광 소자 패키지 및 이의 제조 방법 KR20140023554A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120089541A KR20140023554A (ko) 2012-08-16 2012-08-16 발광 소자 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089541A KR20140023554A (ko) 2012-08-16 2012-08-16 발광 소자 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140023554A true KR20140023554A (ko) 2014-02-27

Family

ID=50268916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089541A KR20140023554A (ko) 2012-08-16 2012-08-16 발광 소자 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140023554A (ko)

Similar Documents

Publication Publication Date Title
US8183578B2 (en) Double flip-chip LED package components
US8183579B2 (en) LED flip-chip package structure with dummy bumps
JP2012094842A (ja) 発光モジュール
KR101762173B1 (ko) 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
US9214606B2 (en) Method of manufacturing light-emitting diode package
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US9812432B2 (en) LED chip package
TWI395346B (zh) 發光元件的封裝結構
KR101360482B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR101081055B1 (ko) 발광소자 패키지 및 그 제조방법
KR101946832B1 (ko) 백라이트 유닛 및 이를 포함하는 표시 장치
KR101294503B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR102309670B1 (ko) 발광소자, 발광소자 패키지 및 조명시스템
KR101933016B1 (ko) 발광모듈
KR101283117B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR20140023554A (ko) 발광 소자 패키지 및 이의 제조 방법
KR20120137178A (ko) 발광 소자 패키지 및 그의 제조 방법
KR101283098B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR20130065478A (ko) 발광 소자 패키지 및 그의 제조 방법
KR20140023553A (ko) 발광 소자 패키지 및 이의 제조 방법
KR101231435B1 (ko) 발광 소자 패키지 및 그의 제조 방법
EP2315278B1 (en) Light emitting device package
KR101843426B1 (ko) 발광모듈
JP6660019B2 (ja) 半導体発光素子および発光装置
KR102441311B1 (ko) 발광소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination