KR101358788B1 - High density probe card and method for manufacturing the same - Google Patents
High density probe card and method for manufacturing the same Download PDFInfo
- Publication number
- KR101358788B1 KR101358788B1 KR1020120108022A KR20120108022A KR101358788B1 KR 101358788 B1 KR101358788 B1 KR 101358788B1 KR 1020120108022 A KR1020120108022 A KR 1020120108022A KR 20120108022 A KR20120108022 A KR 20120108022A KR 101358788 B1 KR101358788 B1 KR 101358788B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe card
- probe
- main board
- unit
- lower plate
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 13
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 230000003014 reinforcing effect Effects 0.000 claims description 5
- 230000002787 reinforcement Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 230000002950 deficient Effects 0.000 abstract description 3
- 229920001971 elastomer Polymers 0.000 abstract description 2
- 239000000806 elastomer Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 16
- 238000007689 inspection Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000975 Carbon steel Inorganic materials 0.000 description 1
- 239000010962 carbon steel Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 반도체 집적회로의 불량 여부를 판단하기 위한 프로브카드에 관한 것으로, 본 발명의 프로브 카드는 프로브 유닛부, 인터포저부 및 메인기판부를 포함하며, 상기 프로브 유닛부는 집적회로의 전극 패드와 접촉되는 복수의 프로브 및 상기 복수의 프로브와 결합되는 배선기판을 포함하며, 상기 배선기판의 상면에 상기 복수의 프로브가 고정되어 양자가 전기적으로 연결되고, 상기 배선기판은 상/하면에 패턴회로를 가지며 전극홀을 통하여 상하로 통전되고, 상기 메인기판부는 상판, 하판, 전송선로(Trace) 및 비아 홀(Via Hole)을 포함하고, 테스트를 위한 다수의 회로 패턴이 형성되며, 상기 인터포저부는 전도성 탄성체 구조를 가지며, 전기적으로 연결되도록 상기 배선기판과 상기 메인기판부의 상판 사이에 위치하고, 상기 상판의 면적이 상기 하판의 면적 보다 작게 형성되어 테스터와 연결되는 상기 메인기판부의 커넥터 실장부의 두께보다 상기 프로브 유닛부와 연결되는 중앙부의 두께가 두꺼운 것을 특징으로 한다.
본 발명의 프로브 카드에 의하면, 다단 PCB를 제작하여 종래의 프로브 카드의 스페이스트랜스포머 PCB를 대체해 성능을 개선하여 동시에 테스트 가능한 반도체의 양을 최대화하고, 이를 통해 반도체 테스트 비용을 절감할 수 있다.The present invention relates to a probe card for determining whether a semiconductor integrated circuit is defective. The probe card of the present invention includes a probe unit unit, an interposer unit, and a main board unit, and the probe unit unit contacts the electrode pad of the integrated circuit. And a plurality of probes and a wiring board coupled to the plurality of probes, wherein the plurality of probes are fixed to an upper surface of the wiring board so that both of the probes are electrically connected to each other. It is energized up and down through an electrode hole, the main board portion includes a top plate, a bottom plate, a transmission line (Trace) and via holes (Via Hole), a plurality of circuit patterns for the test is formed, the interposer portion conductive elastomer It has a structure, and positioned between the wiring board and the top plate of the main board portion to be electrically connected, the area of the top plate is Is formed smaller than the area of the plate is characterized in that the thickness of the central portion being connected to the probe unit portion than the thickness of the main plate portion connector mounting portion connected to the tester thick.
According to the probe card of the present invention, by manufacturing a multi-stage PCB to replace the space transformer PCB of the conventional probe card to improve the performance to maximize the amount of testable semiconductor at the same time, thereby reducing the cost of semiconductor testing.
Description
본 발명은 반도체 집적회로의 불량 여부를 판단하기 위한 프로브카드에 관한 것으로, 이러한 불량 여부 판단을 위하여 프로브 카드는 통전 테스트용 인터페이스 보드로서 테스터에서 발생하는 전기적 신호를 집적회로에 전달한다.
The present invention relates to a probe card for determining whether a semiconductor integrated circuit is defective. To determine whether the defect is a defect, the probe card transmits an electrical signal generated by a tester as an interface board for conduction test to an integrated circuit.
일반적으로 반도체 공정에 의해 제작된 직접회로는 매우 복잡하고 전극들의 개수도 많으며 종류도 다양하다. 이러한 직접회로의 제작이 완료되면 검사장치를 이용하여 직접회로의 전기적 특성 및 불량 여부를 검사한다. 이와 같은 직접회로의 전기적 특성을 검사하는데 프로브 카드(probe card)를 사용한다. 이와 같은 프로브 카드는 회로 테스터와 직접회로 사이를 연결하여 회로의 전기적 특성을 검사하게 된다.Generally, the integrated circuit manufactured by the semiconductor process is very complicated, the number of electrodes is large, and the types are various. When the manufacture of such integrated circuits is completed, the electrical characteristics and defects of the integrated circuits are inspected using the inspection apparatus. A probe card is used to check the electrical characteristics of such integrated circuits. Such a probe card connects the circuit tester and the integrated circuit to inspect the electrical characteristics of the circuit.
웨이퍼 테스트용 프로브 카드는 웨이퍼 상태의 집적회로 칩에 대한 전기적 특성을 검사하는 전기적 특성 검사(EDS; Electrical Die Sorting)에서 검사 신호의 발생 및 그 결과 데이터를 판독하는 테스터(tester)와 웨이퍼를 로딩하여 테스트를 수행할 수 있도록 하는 프로브 스테이션(probe station)을 연결시키는 인터페이스 부분이다. 프로브 카드는 프로브 스테이션에 장착되어 테스터에 연결되고, 각각의 프로브가 전극 패드에 접촉되어 웨이퍼의 집적회로 칩에 테스터의 신호를 전달한다.The probe card for wafer testing includes a tester for reading test data and generating test signals in Electrical Die Sorting (EDS) for checking the electrical characteristics of an integrated circuit chip in a wafer state and loading the wafer It is the interface part that connects the probe station to enable the test to be performed. The probe card is mounted on the probe station and is connected to a tester, and each probe contacts the electrode pads and transmits a signal of the tester to the integrated circuit chip of the wafer.
웨이퍼 조립 공정(wafer fabrication process)을 거쳐 반도체 웨이퍼에 형성된 집적회로 칩들은 웨이퍼 상태에서 진행되는 전기적 특성 검사(EDS; Electrical Die Sorting)에 의해 양품과 불량품으로 분류된다. 그리고 전기적 특성 검사에는 검사 신호의 발생과 검사 결과의 판정을 담당하는 테스터(tester)와 반도체 웨이퍼의 로딩(loading)과 언로딩(unloading)을 담당하는 프로브 스테이션(probe station) 및 반도체 웨이퍼와 테스터의 전기적 연결을 담당하는 프로브 카드(probe card)로 구성된 검사 장치가 주로 사용된다.Integrated circuit chips formed on a semiconductor wafer through a wafer fabrication process are classified into good and defective products by Electrical Die Sorting (EDS) conducted in a wafer state. The electric characteristic inspection includes a tester for generating an inspection signal and determining the inspection result, a probe station for loading and unloading semiconductor wafers, a semiconductor wafer and a tester A test apparatus composed of a probe card for electrical connection is mainly used.
전술한 검사 장치에 있어서, 프로브 카드는 메인 보드(main board) 상에 세라믹 재질의 프로브 블록(probe block)이 고정되고, 그 프로브 블록에 에폭시 수지(epoxy resin)로 프로브가 고정된 구조가 일반적이었다. 종래의 프로브 카드는 메인회로 기판과 프로브가 전기적으로 연결되어 고정되는 스페이스 트랜스포머와 상기 이들을 전기적으로 연결하기 위해 인터포저(interposer)를 이용한다. 상기 스페이스 트랜스포머는 프로브와 메인회로 기판을 전기적으로 연결시키며 프로브와 메인회로 기판 간의 피치(Pitch) 차이를 적절히 변환한다. 특히, 반도체 소자의 직접도가 향상됨에 따라 이를 테스트하기 위한 프로브 카드도 고밀도, 고속 테스트가 가능하도록 요구되고 있다. 집적회로 칩들의 크기가 작아짐에 따라 테스트를 위한 테스트 채널의 밀도가 증가하게 되고 결국 메인 기판의 밀도도 증가해 비아 홀 간 거리가 작아지게 된다. 상기 비아 홀 간 거리가 작아지면, 비아 홀 사이를 지나가는 회로 패턴의 수를 감소시켜 메인 기판의 적층수(Layer)를 증가시킨다. 그러나 메인 기판의 크기나 두께는 테스터 사양에 따라 결정되어 있기 때문에 메인 기판의 제작에 제약을 받는 문제점이 있다.
In the above-described inspection apparatus, a probe card is generally constructed in such a manner that a probe block of a ceramic material is fixed on a main board, and a probe is fixed to the probe block by an epoxy resin . A conventional probe card uses a space transformer in which a main circuit board and a probe are electrically connected and fixed and an interposer to electrically connect the space transformer and the probe. The space transformer electrically connects the probe and the main circuit board, and appropriately converts the pitch difference between the probe and the main circuit board. Particularly, as the degree of directivity of a semiconductor device is improved, a probe card for testing it is required to be capable of high-density and high-speed testing. As the size of the integrated circuit chips becomes smaller, the density of the test channel for testing increases, and as a result, the density of the main substrate increases and the distance between the via-holes becomes smaller. As the distance between the via-holes decreases, the number of circuit patterns passing between the via-holes decreases, thereby increasing the number of layers of the main substrate. However, since the size and thickness of the main substrate are determined according to the specifications of the tester, there is a problem that the main substrate is restricted.
반도체 집적회로의 소형과, 고속화, 고성능화됨에 따라 이를 테스트하기 위한 프로브 카드도 고밀도 및 고속 테스트가 가능하도록 요구되고 있다. 특히 반도체 소자의 직접도가 향상됨에 따라 이를 테스트하기 위한 프로브 카드의 프로브 밀도도 크게 증가하고 있다. 또한, 종래의 테스터 리소스는 제한되어 있고, 테스트 비용 절감을 위해 프로브 카드가 동시에 테스트 가능한 영역은 지속적으로 증가하고 있다.As semiconductor integrated circuits become smaller, faster, and have higher performance, probe cards for testing them are required to be capable of high density and high speed testing. In particular, as the degree of directivity of a semiconductor device is improved, the probe density of the probe card for testing the semiconductor device is greatly increased. In addition, the conventional tester resources are limited, and the area in which the probe card can be tested at the same time in order to reduce the test cost is continuously increasing.
따라서, 프로브카드용 인쇄회로 기판내에 검사영역 확대를 위해 소요되는 Relay, ASIC등 전자 부품의 실장수량도 크게 증가하고, 이로 인해 인쇄회로 기판내 배선수가 크게 증가하고 있어 기판의 적층(Layer)수가 증가하게 된다.Accordingly, the number of mounting of electronic components such as relays and ASICs required to expand the inspection area in the printed circuit board of the probe card is also greatly increased. As a result, the number of wirings in the printed circuit board is greatly increased, thereby increasing the number of layers of the board. Done.
하지만, 프로버(Prober)와 테스터 사이의 인터페이스(Interface) 구조의 제약으로 인해 메인 PCB의 두께를 특정 두께 이상 사용하기는 힘들다. 이러한 제한으로 인해 메인 PCB는 급격히 증가되는 배선을 수용하기 어려워지는 문제점을 가지고 있다.However, due to the limitation of the interface structure between the prober and the tester, it is difficult to use the thickness of the main PCB over a specific thickness. Due to this limitation, the main PCB has a problem that it becomes difficult to accommodate the rapidly increasing wiring.
이를 해결하기 위해 대부분의 프로브 카드에서는 인쇄회로 기판과 콘텍트 프로브(Contact Probe) 사이에 스페이스 트랜스포머로 다층 세라믹 기판 또는 별도의 스페이스 트랜스포머 PCB를 사용해 인쇄회로기판의 배선 일부를 수용하고 있다.To solve this problem, most probe cards use a space transformer between a printed circuit board and a contact probe to house a part of the printed circuit board wiring using a multilayer ceramic substrate or a separate space transformer PCB.
하지만, 여기에 사용되는 다층 세라믹 기판 및 스페이스 트랜스포머 PCB의 가격은 프로브 카드의 50%를 넘는 고가이고, 제작 시간 또한 길어 경제성이 크게 결여될 수 밖에 없다.However, the price of the multilayer ceramic substrate and the space transformer PCB used here is over 50% of the cost of the probe card, and the manufacturing time is also long, so the economy is largely lacking.
본 발명은 프로브 카드용 인쇄회로기판을 상기 프로버(Prober) 및 테스터간 인터페이스 구간의 기구적 제약이 없는 내측 부분의 기판 두께를 확장한 다단 형태로 적용함으로서 적층(Layer)수를 높이거나, 상하부 기판을별도로 제작해 접합한 BVH/IVH 형태의 다단형 기판을 적용함으로써 고밀도 프로브 카드의 제조를 용이하게 하는데 있다. 즉, 다단 PCB를 제작하여 종래의 프로브 카드에 있어서, 스페이스트랜스포머 PCB를 대체해 성능을 개선하기 위함이다.
The present invention increases the number of layers or increases the number of layers by applying a printed circuit board for a probe card in a multistage form in which the substrate thickness of the inner portion without mechanical constraints of the interface between the prober and the tester is extended. The fabrication of a high density probe card is facilitated by applying a BVH / IVH type multi-stage substrate which is manufactured by bonding the substrate separately. That is, in order to improve the performance by replacing the space transformer PCB in the conventional probe card by manufacturing a multi-stage PCB.
상술한 바와 같은 목적을 달성하기 위하여 본 발명의 프로브 카드는 프로브 유닛부, 인터포저부 및 메인기판부를 포함하며, 상기 프로브 유닛부는 집적회로의 전극 패드와 접촉되는 복수의 프로브 및 상기 복수의 프로브와 결합되는 배선기판을 포함하며, 상기 배선기판의 상면에 상기 복수의 프로브가 고정되어 양자가 전기적으로 연결되고, 상기 배선기판은 상/하면에 패턴회로를 가지며 전극홀을 통하여 상하로 통전되고, 상기 메인기판부는 상판, 하판, 전송선로(Trace) 및 비아 홀(Via Hole)을 포함하고, 테스트를 위한 다수의 회로 패턴이 형성되며, 상기 인터포저부는 전도성 탄성체 구조를 가지며, 전기적으로 연결되도록 상기 배선기판과 상기 메인기판부의 상판 사이에 위치하고, 상기 상판의 면적이 상기 하판의 면적 보다 작게 형성되어 테스터와 연결되는 상기 메인기판부의 커넥터 실장부의 두께보다 상기 프로브 유닛부와 연결되는 중앙부의 두께가 두꺼운 것을 특징으로 한다.In order to achieve the above object, the probe card of the present invention includes a probe unit unit, an interposer unit and a main board unit, and the probe unit unit includes a plurality of probes and the plurality of probes in contact with electrode pads of an integrated circuit. And a plurality of probes fixed to an upper surface of the wiring board so that both of the probes are electrically connected to each other. The wiring board has a pattern circuit on the upper and lower surfaces and is energized up and down through an electrode hole. The main board portion includes a top plate, a bottom plate, a trace line, and a via hole, and a plurality of circuit patterns are formed for a test, and the interposer portion has a conductive elastic structure and is electrically connected to the wire. Located between the substrate and the upper plate of the main board portion, the area of the upper plate is formed smaller than the area of the lower plate and the tester The thickness of the center portion connected to the probe unit portion is thicker than the thickness of the connector mounting portion of the main board portion to be connected.
또한, 상기 프로브카드는 상기 메인기판부는 다층 인쇄회로 기판으로 형성되고, 상기 상부 기판의 비아 홀 간격 (Via Pitch)이 상기 하우 기판의 비아 홀 간격 (Via Pitch)보다 작으며, 상기 메인기판부는 상기 상판의 반대쪽 면에서 상기 하판과 밀착 결합하여 상기 하판을 지지하는 보강판; 및 커넥터를 포함하고, 상기 메인기판부는 상기 커넥터에 형성된 테스트 채널에 의하여 테스터와 전기적으로 연결되며, 상기 테스트 채널은 상기 전송선로 및 비아 홀을 통하여 메인기판부의 내부로 연결되는 것을 특징으로 한다.In addition, the probe card may include a main printed circuit board formed of a multilayer printed circuit board, a via hole gap of the upper substrate is smaller than a via hole gap of the housing substrate, and the main board unit may be formed of the multi-layer printed circuit board. A reinforcing plate supporting the lower plate by tightly coupling with the lower plate at an opposite side of the upper plate; And a connector, wherein the main board part is electrically connected to the tester by a test channel formed in the connector, and the test channel is connected to the inside of the main board part through the transmission line and the via hole.
또한, 상기 프로브카드는 상기 프로브 유닛부와 상기 보강판을 연결하고, 상기 하판을 관통하여 설치되는 체결 부재 또는 상기 프로브 유닛부를 상기 메인기판부에 고정시키는 고정 프레임을 더 포함 하는 것을 특징으로 한다.
The probe card may further include a fixing frame connecting the probe unit part to the reinforcement plate and fixing the fastening member installed through the lower plate or the probe unit part to the main board part.
프로브 카드의 구성은 크게 테스터와 전기적으로 연결되는 메인기판부, 집적회로에 접촉하는 프로브 유닛부, 메인기판부와 프로브 유닛부를 전기적으로 연결하는 인터포저부로 나뉜다.The configuration of the probe card is largely divided into a main board part electrically connected to the tester, a probe unit part contacting the integrated circuit, and an interposer part electrically connecting the main board part and the probe unit part.
메인기판부는 테스터와 커넥터와 같은 접속기를 통해 각각의 테스트 채널이 전기적으로 연결되어 있으며, 테스터 각각의 체널은 메인기판부 내부의 전송선로(Trace)와 비아 홀을 통해 메인 기판 내부로 연결된다.Each test channel is electrically connected to each other through a connector such as a tester and a connector. Each channel of the tester is connected to the inside of the main board through a transmission line and a via hole inside the main board.
인터포저부는 메인기판부 내부로 연결된 각각의 테스트 채널을 프로브 유닛부과 전기적으로 접속시켜주는 기능을 수행하며, 프로브 유닛부를 쉽게 탈부착 가능하도록 접촉식으로 이루어진다. 따라서, 전도성 탄성체로 이루어지는 경우가 많다.The interposer part performs a function of electrically connecting each test channel connected to the inside of the main board part with the probe unit part, and is made of a contact type so that the probe unit part is easily detachable. Therefore, the conductive elastomer is often formed.
프로브유닛은 집적회로(IC)의 전극 패드와 직접 접촉되는 프로브, 프로브가 고정되어 전기적으로 연결되는 배선기판으로 구성된다.The probe unit includes a probe that is in direct contact with an electrode pad of an integrated circuit (IC), and a wiring board to which the probe is fixed and electrically connected.
배선기판은 상하면에 패턴회로를 구비며 상하로 전극홀을 통해 통전된다. 상면 패턴에는 프로브가 고정되며, 하면 패턴에는 인터포포와 접속되어 테스터의 신호가 프로브까지 연결된다.The wiring board has pattern circuits on the top and bottom and is energized through the electrode holes up and down. The probe is fixed to the upper pattern, and the signal of the tester is connected to the probe to the lower pattern.
상기 프로부 유닛부에 있어 프로브가 고정되는 배선기판은 주로 세라믹 기판이 된다.In the pro unit unit, the wiring board to which the probe is fixed is mainly a ceramic substrate.
상기 구조로 이루어진 프로브카드는 웨이퍼 테스트를 위해 프로버(Wafer이송장치)에 장착되며, 테스터의 테스트 헤더가 도킹(Docking)되면서 프로브 카드의 인쇄회로 기판 외각에 위치한 커넥터와 테스트헤더의 커넥터가 전기적으로 연결된다.The probe card having the above structure is mounted on a prober (wafer transfer device) for testing a wafer. As the test header of the tester is docked, the connector located on the outside of the printed circuit board of the probe card and the connector of the test header are electrically connected. Connected.
이때, 프로브카드의 커넥터와 테스터 헤더의 커넥터가 정확한 록킹(Locking)을 위해 설비 제작시 암수 커넥터간 거리를 기구적으로 제한해 두게된다.At this time, the connector of the probe card and the connector of the tester header to mechanically limit the distance between the male and female connectors during the manufacturing of the equipment for accurate locking (Locking).
따라서, 프로브카드용 인쇄회로 기판은 프로버와 테스터 헤드의 인터페이스 사양에 따라 특정 사이즈 및 두께를 유지하여야 한다. 이로 인하여 프로브카드 사용자는 프로브카드 제작사에게 프로브카드용 인쇄회로 기판의 사이즈, 두께 등 제작사양을 제시해 주고 있다.Therefore, the printed circuit board for the probe card must maintain a specific size and thickness according to the interface specification of the prober and tester head. For this reason, the user of the probe card is presenting the manufacturing specifications such as the size and thickness of the printed circuit board for the probe card to the probe card manufacturer.
프로브 카드용 인쇄회로 기판은 테스터의 종류에 따라 제한적으로 제작될 수 밖에 없어 회로 설계시 특정 적층수 이상 설계될 수가 없는 상황이다.The printed circuit board for the probe card is limited to be manufactured according to the type of tester, so it is impossible to design the circuit board more than a specific number of stacks.
종래 프로브카드 사용 환경을 검토해 보면, 테스터 헤드의 Connector와 프로브카드의 커넥터가 결합되는 인쇄회로 기판의 외곽 부분은 설비 개조가 이루어지지 않는 이상 물리적으로 두께를 변경할 수 없으나, 커넥터와 관련이 없는 내측부는 제한된 범위 내에서 두께 변경이 가능하다. 따라서, 인쇄회로 기판의 외곽부는 설비에서 제한하는 두께를 그대로 유지 하고, 배선 회로의 집접도가 높은 내측부의 두께를 증가시킴으로써 적층(Layer)수를 증가 시킬 수 있다.Examining the environment of using a conventional probe card, the outer part of the printed circuit board where the connector of the tester head and the connector of the probe card are combined cannot be physically changed in thickness unless the equipment is remodeled. The thickness can be changed within a limited range. Accordingly, the number of layers can be increased by maintaining the thickness of the outer portion of the printed circuit board as it is, and increasing the thickness of the inner portion where the degree of adhesion of the wiring circuit is high.
즉, 프로브카드용 인쇄회로 기판의 외측과 내측의 두께를 이원화한 다단회로 기판을 사용함으로써 초 고다층 구현이 가능한 인쇄회로 기판 제작으로 High Para, High Pin Count용 반도체 테스트 프로브 카드 제작이 가능하다. 또한, 다단형 인쇄회로 기판 구현시 기판을 상부와 하부로 나누어 제작 하고, 상부 기판의 경우 비아 피치를 하부기판 보다 작게 구현함으로써 배선 밀도를 높일 수 있다.
That is, by using a multi-stage circuit board having dual thicknesses of the outside and the inside of the printed circuit board for the probe card, it is possible to manufacture a semiconductor test probe card for high para and high pin count by manufacturing a printed circuit board capable of ultra-high multilayer implementation. In addition, when the multi-stage printed circuit board is implemented, the substrate is divided into upper and lower parts, and in the case of the upper substrate, the via density can be increased by implementing the via pitch smaller than the lower substrate.
본 발명에 의하면, 프로브카드용 인쇄회로 기판을 고다층화로 인한 설계 제약을 극복함으로써, 동시에 테스트 가능한 반도체의 양을 최대화하고, 이를 통해 반도체 비용을 절감할 수 있다. According to the present invention, it is possible to maximize the amount of semiconductors that can be tested at the same time by overcoming the design constraints caused by the multiplexing of the printed circuit board for the probe card, thereby reducing the semiconductor cost.
또한, 종래의 인터포저부와 인쇄회로 사이의 접점 문제 및 전기적 특성을 개선한다.
In addition, it improves the contact problems and electrical characteristics between the conventional interposer and the printed circuit.
도 1은 종래의 프로브 카드의 개략적인 부분에 대한 분해 사시도 이다.
도 2는 종래의 프로브 카드의 개략적인 부분에 대한 분해 저면 사시도 이다.
도 3은 종래 프로브카드의 D-E선에 따른 개략적인 단면도이다.
도 4는 다른 종래의 프로브카드의 개략적인 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 프로브 카드의 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 프로브 카드의 단면도이다.1 is an exploded perspective view of a schematic portion of a conventional probe card.
2 is an exploded bottom perspective view of a schematic portion of a conventional probe card.
3 is a schematic cross-sectional view taken along line DE of a conventional probe card.
4 is a schematic cross-sectional view of another conventional probe card.
5 is a cross-sectional view of the probe card according to the first embodiment of the present invention.
6 is a sectional view of a probe card according to a first embodiment of the present invention.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다. The above and other objects, features, and advantages of the present invention will become more apparent by describing in detail exemplary embodiments thereof with reference to the attached drawings, which are not intended to limit the scope of the present invention. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to denote the same or similar elements.
종래의 프로브 카드(100)는 프로브 유닛부(10)와 인터포저부(20)와 메인회로 기판부(30)를 포함하여 구성된다.The
상기 프로브 유닛부(10)는 상기 프로브(11)와 배선 기판(13)으로 구성될 수 있다.The
상기 프로브(11)는 도 1에 표시된 A부분의 확대영역과 같이, 외팔보 형태로써 프로브(11)의 한 쪽 끝부분(110)이 동일 평면상에 위치하며, 웨이퍼 상에 형성된 집적회로 칩의 외부 접속 단자용 패드들과 동일한 위치 및 간격으로 배열된다. 상기 프로브(11)의 다른 쪽 끝부분(111)은 상기 배선 기판(13)에 형성된 회로패턴에 의해 솔더(solder)접합이나 금속간 접합 등 다양한 형태로 부착되어 전기적으로 연결된다. 본 실시 예에서는 프로브(11)가 외팔보 형태지만 여기에 한정되지 않으며, 일자형으로 된 수직형등 다양한 형태가 될 수 있다.The
상기 배선 기판(13)은 상기 프로브(11)들과 부착된 면에서 반대쪽 면으로 도통되어 제 1 인터포저(21)와 탄성 접촉과 함께 전기적으로 연결될 수 있다.
The
본 발명의 제1 실시예에 따른 프로브 카드(300)는 프로브 유닛부(310), 인터포저부(320) 및 메인기판부(330)를 포함한다.The
본 발명의 프로브 유닛부(310)는 종래의 프로부 유닛부(10)와 유사하므로 상세한 설명은 생략한다.Since the
메인기판부(330)는 상판(332), 하판(331) 및 보강판(335)을 포함한다.The
상판(332)과 하판(331)은 일체로 제작될 수도 있으며, 제작의 편의성을 위하여 별도로 제작하는 것도 가능한다. 상판(332)의 면적이 하판(331)의 면적보다 작게 형성되어 테스터와 연결되는 메인기판부(330)의 커넥터(336) 실장부의 두께보다 프로부 유닛부(310)와 연결되는 중앙부의 두께가 두껍다.The
상판(332) 및 하판(331)은 웨이퍼상의 집적회로 칩의 테스트를 위한 다수의 회로 패턴이 형성되어 있으며, 전송선로(Trace) 및 비아 홀(Via Hole)을 포함한다.The
상기 상판(332)의 일면에는 인터포저부(320)와 탄성 접촉되어 전기적으로 연결되고, 상기 인터포저부 (320)와 접촉되지 않는 하판의 일면에는 프로브까지 전송할 테스트 신호가 생성되는 검사장치(미도시)와 전기적으로 연결될 수 있다. 상기 상판(332) 및 하판(331)의 재질은 내열성 에폭시 수지인 FR-4, BT 수지(BT resin) 등일 수 있다.An inspection device (not illustrated) in which one surface of the
상기 상판(332)과 하판(331)은 별도로 제작될 수 있으나, 전기적 특성 및 접점 문제 등을 해결하기 위하여, 일체로 제작하는 것이 바람직하다. 즉, PCB 제작 공정에 의하여 상판과 하판을 형성 할 수 있으며, 두껍게 제작된 PCB의 외곽 부분을 테스터 제한 높이까지 낮추어 제거하는 방식으로 메인기판부(330)를 제작하는 것도 가능하다. 즉, 메인기판부(330)의 상판(332)과 하판(331)을 별도 제작하지 않고, 일체로 제작된 PCB로부터 외곽부분을 제거하는 가공을 통하여 상판(332)과 하판(331)이 구별될 수 있도록 할 수 있다.The
종래에는 PCB 제작상의 기술적 제한으로 초 고다층 형성 및 다단 형태의 PCB 제작이 어려웠으나, 기술 발전에 따라 PCB 제작 기술이 향상되어 다층 PCB 구현이 용이해 졌다. 본 발명에서는 PCB 제작후 형상 가공하거나 두 개의 PCB를 제작해 결합하는 (IVH) 공법 등을 이용해 원하는 형상의 다단형 PCB 제작이 가능하다.In the past, due to technical limitations on the PCB fabrication, it was difficult to form ultra-high-layered and multi-stage PCBs. However, as technology advances, PCB fabrication technology has been improved, making multilayer PCB easier to implement. In the present invention, it is possible to manufacture a multi-stage PCB of a desired shape by using the (IVH) method, such as forming a PCB after the PCB fabrication or by combining two PCBs.
상기 보강판(335)은 상판(332)의 반대쪽 면인 하판(331)의 하부면에 설치되며, 메인기판부(330)의 물리적 변형을 방지하는 역할을 한다. 상기 보강판(335)의 재질은 상판(332) 및 하판(331)과 열팽창 계수가 같은 재질을 사용하는 것이 바람직하다. 예를 들어, 탄소강 또는 스테인리스강(stainless steel) 등과 같은 금속으로 구성될 수 있다. 보강판(335)은 원형모양에 중심에 사각판 형상을 가진 형태를 하였으나 이 외에도 육각형, 팔각형 등 다양한 다른 형태를 가질 수 있다.The reinforcing
체결부재(340)는 프로브 유닛부(310)와 보강판(335)을 연결하고, 상기 하판(331)을 관통하여 설치된다.The
인터포저부(320)는 프로브 유닛부(310)와 메인기판부(330)와 탄성 접촉하여 전기적으로 상호 연결시켜 주는 역할을 한다. 인터포저부(320)는 박판 형상을 이루며 전도성 탄성체의 역할을 한다. 상기 인터포저(320)는 다수의 전도성 탄성 핀을 포함하며 상기 다수의 전도성 탄성 핀은 접촉될 단자의 위치에 맞게 일자로 수직하게 평면상에 배열되어 중간에서 전기적으로 상호 연결시켜 주는 역할을 하게 된다. 상기 탄성 핀은 포고 핀일 수 있다. 상기 인터포저부(320)와 프로브 유닛부(310)의 웨이퍼 접촉 하중보다 큰 탄성을 가질 수 있다. 상기 상판(332) 및 하판(331)은 스페이스 트랜스포머(Spacetransformer)의 기능을 수행하기 위해 다층 인쇄회로 기판(Multilayer Printed Circuit Board ; MLB)으로 형성될 수 있다.The
스페이스 트랜스포머는 상기 프로브 유닛부(310)의 피치(Pitch)를 확장시킬 수 있다.The space transformer may extend the pitch of the
다층 인쇄회로 기판이 스페이스 트랜스포머의 기능을 수행한다. 즉, 프로브 유닛부(310)와 메인기판부(330) 간의 피치 차이를 변환하기 위해 상기 상기 상판(332) 및 하판(331) 다층 인쇄회로 기판으로 형성될 수 있다. 다층 인쇄회로 기판은 열변형과 층격에 강해야 되며, 상기 다층 인쇄회로 기판의 재질로는 내열성에폭시 수지인 FR-4, BT 수지(BT resin) 등일 수 있다.The multilayer printed circuit board performs the function of the space transformer. That is, the
본 발명의 실시 예에 따르면, 스페이스 트랜스포머를 다층 인쇄회로 기판으로 형성함으로써, 상기 상판(332)의 피치 간격을 인터포저부(320)의 피치 간격보다 보다 크게 형성할 수 있으며, 하판(331)의 피치 간격을 상판(332)의 피치 간격보다 크게 형성할 수 있다.According to the embodiment of the present invention, by forming the space transformer as a multilayer printed circuit board, the pitch interval of the
상판 및 하판을 형성하는 다층 인쇄회로 기판 내부에는 비아홀과 트레이스가 복수 개로 구성될 수 있다. 비아홀은 수직적인 전기 통로를 형성하며 그리고 트레이스는 수평적인 전기 통로를 형성한다.A plurality of via holes and traces may be formed in the multilayer printed circuit board forming the upper plate and the lower plate. Via holes form vertical electrical passages and traces form horizontal electrical passages.
상기 비아홀은 노멀 비아홀(Normal Via Hole)와 블라인드 비아홀(Blind Via Hole) 및 베리드 비아홀(Buried Via Hole)로 구분될 수 있다. 상기 노멀 비아홀은 맨위쪽 층에서 맨 아래층까지 연결된 홀이며, 양쪽 끝이 관통된다. 상기 블라인드 비아홀은 맨위쪽층에서 중간층으로 또는 맨 아래층에서 중간층으로 연결된 홀이며, 상기 베리드 비아홀은 중간층에서 다른 중간층으로 연결된 홀이다. 상기 비아홀은 홀 내주면에 전기를 도통하기 위해 전도성 물질로 도금되어 있다. The via hole may be divided into a normal via hole, a blind via hole, and a buried via hole. The normal via hole is a hole connected from the uppermost layer to the lowest layer, and both ends are penetrated. The blind via hole is a hole connected from the uppermost layer to the intermediate layer or from the bottom layer to the intermediate layer, and the buried via hole is a hole connected from the intermediate layer to another intermediate layer. The via hole is plated with a conductive material to conduct electricity to the inner circumferential surface of the hole.
한편, 본 실시 예에서 비아홀은 상기 노멀 비아홀, 블라인드 비아홀, 베리드 비아홀 중의 어느 하나일 수 있다.Meanwhile, in this embodiment, the via hole may be any one of the normal via hole, the blind via hole, and the via via hole.
상기 트레이스는 도전 재료로 피복되어 상기 비아홀들을 서로 전기적으로 연결하기 위해 도전배선으로 구성된 내부 전송선로이다. 따라서, 다층 인쇄회로 기판의 내부 연결은 비아홀들과 트레이스들에 의해 전기적으로 연결될 수 있다. 그리고 상판(332)과 하판(331)은 상기 비아홀들과 트레이스들의 내부 연결 구조에 의해 전기적으로 상호 연결될 수 있다. The trace is an internal transmission line which is covered with a conductive material and composed of conductive wires for electrically connecting the via holes to each other. Thus, the internal connection of the multilayer printed circuit board can be electrically connected by via holes and traces. The
상기 스페이스 트랜스포머는 임베디드 인쇄회로 기판(Embedded Printed Circuit Board)(미도시)으로 형성될 수 있다. 상기 임베디드 인쇄회로 기판은 커패시터(capacitor), 저항, 인턱터(inductor)등의 수동부품과 집적회로 등을 인쇄회로 기판에 내장시키는 기판을 의미한다. 바람직하게는 상기 임베디드 인쇄회로 기판은 다층으로 형성될 수 있다.The space transformer may be formed of an embedded printed circuit board (not shown). The embedded printed circuit board refers to a substrate in which passive components such as a capacitor, a resistor, an inductor, and the like are integrated in the printed circuit board. Preferably, the embedded printed circuit board may be formed in multiple layers.
상기 스페이스 트랜스포머가 임베디드 인쇄회로 기판(미도시)으로 형성되면 캐패시터, 저항, 인턱터 등과 같은 수동소자를 내장시켜 공간을 추가로 확보할 수 있으므로 많은 회로들을 수용할 수 있게 된다. 그리고 인터포저부(320)가 상기 임베디드 인쇄회로 기판과 일체로 부착될 수 있다. 또한, 상기와 같이 스페이스 트랜스포머가 임베디드 인쇄회로 기판으로 형성되면 결과적으로 프로브 유닛부(310)의 프로브의 개수도 늘어나게 되고 많은 반도체 칩을 검사할 수 있으므로 고속, 고밀도 카드의 제작이 가능해진다.When the space transformer is formed of an embedded printed circuit board (not shown), since a passive element such as a capacitor, a resistor, an inductor, etc. may be built in, the space may be additionally secured to accommodate many circuits. The
이와 같이, 메인기판부(310)의 테스트 신호들은 다층 인쇄회로 기판의 수직통로인 비아홀들과 수평통로인 트레이스들을 거쳐 인터포저부(320) 통과한다. 상기 인터포저부(320) 통과한 테스트 신호들은 배선 기판을 거쳐 다수의 프로브에 전달되어 검사할 웨이퍼상의 칩의 양호/불량 상태를 체크하게 된다.
As such, the test signals of the
본 발명의 제2 실시예에 따른 프로브 카드는 체결부재 대신 고정 프레임(433)을 포함한다.The probe card according to the second embodiment of the present invention includes a fixing
고정 프레임(433)은 하판(431)에 고정되며, 프로브 유닛부(410)와 인터포저부(420)가 흔들리지 않게 고정시킨다. 상기 프로브 유닛부(410)의 다수의 프로브(411)는 웨이퍼의 검사할 칩에 정확히 접속되어야 하기 때문에 흔들리거나 움직여서는 안된다. 마찬가지로 상기 인터포저부(420)도 프로브 유닛부(410)에 메인기판부(430)의 테스트 신호를 정확히 전송해야 하므로 정확히 정해진 접속부에 연결되어야 하며 흔들리거나 움직여선 안된다. 따라서 이들 모두를 하판(431)에 정확히 고정시키기 위해서는 고정 프레임(433)이 적용된다.
The fixing
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, But the present invention is not limited thereto.
310 프로브 유닛부
320 인터포저부
330 메인기판부
331 하판
332 상판
335 보강판
336 커넥터
340 체결부재
433 고정 프레임310 probe unit
320 interposer
330 Main Board
331 lower plate
332 tops
335 gusset
336 connectors
340 fastening member
433 fixed frame
Claims (8)
상기 프로브 유닛부는 집적회로의 전극 패드와 접촉되는 복수의 프로브 및 상기 복수의 프로브와 결합되는 배선기판을 포함하며, 상기 배선기판의 상면에 상기 복수의 프로브가 고정되어 양자가 전기적으로 연결되고, 상기 배선기판은 상부 및 하부에 패턴회로를 가지며 전극홀을 통하여 상하로 통전되고,
상기 메인기판부는 상판, 하판, 전송선로(Trace) 및 비아 홀(Via Hole)을 포함하고, 테스트를 위한 다수의 회로 패턴이 형성되며,
상기 인터포저부는 전도성 탄성체 구조를 가지며, 전기적으로 연결되도록 상기 배선기판과 상기 메인기판부의 상판 사이에 위치하고,
상기 상판 표면의 면적이 상기 하판 표면의 면적 보다 작게 형성되어 테스터와 연결되는 상기 메인기판부의 외주부 두께보다 상기 프로브 유닛부와 연결되는 중앙부의 두께가 두꺼운 것을 특징으로 하는 프로브 카드.A probe card comprising a probe unit portion, an interposer portion, and a main board portion,
The probe unit unit includes a plurality of probes in contact with an electrode pad of an integrated circuit and a wiring board coupled to the plurality of probes, and the plurality of probes are fixed to an upper surface of the wiring board so that both are electrically connected. The wiring board has pattern circuits at the top and bottom and is energized up and down through the electrode holes.
The main board portion includes an upper plate, a lower plate, a transmission line and a via hole, and a plurality of circuit patterns are formed for the test.
The interposer portion has a conductive elastic structure, and is located between the wiring board and the upper plate so as to be electrically connected.
And an area of the upper plate surface smaller than an area of the lower plate surface, and having a thickness greater than that of the main board portion connected to the tester to a thickness of the central portion connected to the probe unit.
상기 메인기판부는 다층 인쇄회로 기판으로 형성된 것을 특징으로 하는 프로브 카드.The method of claim 1,
And the main board portion is formed of a multilayer printed circuit board.
상기 상판의 비아 홀 간격 (Via Pitch)이 상기 하판의 비아 홀 간격 (Via Pitch)보다 작은 것을 특징으로 하는 프로브 카드.3. The method of claim 2,
Probe card, characterized in that the via hole spacing (Via Pitch) of the upper plate is smaller than the via hole spacing (Via Pitch) of the lower plate.
상기 메인기판부는,
상기 상판의 반대쪽 면에서 상기 하판과 밀착 결합하여 상기 하판을 지지하는 보강판; 및
커넥터를 더 포함하고,
상기 메인기판부는 상기 커넥터에 형성된 테스트 채널에 의하여 테스터와 전기적으로 연결되며, 상기 테스트 채널과 상기 하판은 상기 전송선로 및 비아 홀을 통하여 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.The method of claim 1,
The main board portion,
A reinforcing plate supporting the lower plate by tightly coupling with the lower plate at an opposite side of the upper plate; And
Further includes a connector,
And the main board part is electrically connected to the tester by a test channel formed in the connector, and the test channel and the lower plate are electrically connected through the transmission line and the via hole.
상기 프로브 유닛부와 상기 보강판을 연결하고, 상기 하판을 관통하여 설치되는 체결 부재를 더 포함 하는 것을 특징으로 하는 프로브 카드.The method of claim 4, wherein the probe card,
And a fastening member connecting the probe unit to the reinforcement plate and installed through the lower plate.
상기 프로브 유닛부를 상기 메인기판부에 고정시키는 고정 프레임을 더 포함하는 것을 특징으로 하는 프로브 카드.The method according to any one of claims 1 to 4, wherein the probe card,
And a fixing frame to fix the probe unit to the main board.
상기 메인기판부는, PCB의 제조방법 중 상기 상판 및 하판을 별도로 제작하여 접합하는 IVH(Inner Via Hole) 또는 BVH(Buried Via Hole) 공법을 사용하여 제조되는 것을 특징으로 하는 프로브 카드.5. The method according to any one of claims 1 to 4,
The main board portion is a probe card, characterized in that manufactured using the IVH (Inner Via Hole) or BVH (Buried Via Hole) method for manufacturing and bonding the upper plate and the lower plate separately of the PCB manufacturing method.
상기 메인기판부는, 일체로 제조된 PCB의 외곽 부분 중에서, 상기 상판의 외곽부분을 제거하여 제조되는 것을 특징으로 하는 프로브 카드.
5. The method according to any one of claims 1 to 4,
The main board portion, the probe card, characterized in that manufactured by removing the outer portion of the upper plate of the outer portion of the PCB manufactured integrally.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120108022A KR101358788B1 (en) | 2012-09-27 | 2012-09-27 | High density probe card and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120108022A KR101358788B1 (en) | 2012-09-27 | 2012-09-27 | High density probe card and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101358788B1 true KR101358788B1 (en) | 2014-02-24 |
Family
ID=50269943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120108022A KR101358788B1 (en) | 2012-09-27 | 2012-09-27 | High density probe card and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101358788B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080122466A1 (en) | 2006-11-29 | 2008-05-29 | Kabushiki Kaisha Nihon Micronics | Electrical connecting apparatus |
WO2009072341A1 (en) | 2007-12-04 | 2009-06-11 | Tokyo Electron Limited | Probe apparatus |
KR20100072076A (en) * | 2007-11-30 | 2010-06-29 | 도쿄엘렉트론가부시키가이샤 | Probe card |
KR200450813Y1 (en) | 2008-11-10 | 2010-11-03 | (주)티에스이 | Prove card using space transformer printed circuit board |
-
2012
- 2012-09-27 KR KR1020120108022A patent/KR101358788B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080122466A1 (en) | 2006-11-29 | 2008-05-29 | Kabushiki Kaisha Nihon Micronics | Electrical connecting apparatus |
KR20100072076A (en) * | 2007-11-30 | 2010-06-29 | 도쿄엘렉트론가부시키가이샤 | Probe card |
WO2009072341A1 (en) | 2007-12-04 | 2009-06-11 | Tokyo Electron Limited | Probe apparatus |
KR200450813Y1 (en) | 2008-11-10 | 2010-11-03 | (주)티에스이 | Prove card using space transformer printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101493871B1 (en) | Interface Structure of Wafer Inspection Device | |
KR101270591B1 (en) | Probe card | |
US8248091B2 (en) | Universal array type probe card design for semiconductor device testing | |
KR101384714B1 (en) | Device for semiconductor test | |
US7898276B2 (en) | Probe card with stacked substrate | |
JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
KR20110030118A (en) | Space converter for probe card and recovery method of space converter | |
TWI810885B (en) | Circuit boards for semiconductor testing | |
KR200450813Y1 (en) | Prove card using space transformer printed circuit board | |
KR101345308B1 (en) | Probe Card | |
US8723545B2 (en) | Probe card | |
KR20200063009A (en) | Probe card | |
KR20130047933A (en) | Probe, probe assembly and probe card comprising it | |
KR102012202B1 (en) | Probe card and method for manufacturing the same, method for detecting of semiconductor device using the same | |
KR101358788B1 (en) | High density probe card and method for manufacturing the same | |
TWI484192B (en) | Probe card, inspection device and inspection method | |
KR20090073745A (en) | Probe card | |
KR102671633B1 (en) | Test socket and test apparatus having the same, manufacturing method for the test socket | |
US8476919B2 (en) | Prober unit | |
KR101391794B1 (en) | Probe unit and probe card | |
US20100330830A1 (en) | Vertical probe intrface system | |
KR101991073B1 (en) | Space Transformer for Probe Card and Manufacturing Method Thereof | |
KR101434962B1 (en) | Probe Card Including Branch Board | |
KR20090079271A (en) | Probe card | |
KR101069523B1 (en) | Probe card on circuit board and circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120927 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130808 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140113 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140128 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20140129 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20170103 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180105 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20180105 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190115 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20190115 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20200115 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20210115 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20211228 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20230103 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20241231 Start annual number: 12 End annual number: 12 |