KR101355520B1 - Structure and Fabrication Method of High Voltage Semiconductor Device - Google Patents
Structure and Fabrication Method of High Voltage Semiconductor Device Download PDFInfo
- Publication number
- KR101355520B1 KR101355520B1 KR1020120049114A KR20120049114A KR101355520B1 KR 101355520 B1 KR101355520 B1 KR 101355520B1 KR 1020120049114 A KR1020120049114 A KR 1020120049114A KR 20120049114 A KR20120049114 A KR 20120049114A KR 101355520 B1 KR101355520 B1 KR 101355520B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- high voltage
- plug
- concentration
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000872 buffer Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 53
- 238000005468 ion implantation Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000013256 coordination polymer Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000006798 recombination Effects 0.000 claims description 2
- 238000005215 recombination Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 21
- 230000001976 improved effect Effects 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 저소비전력 저잡음 특성이 우수한 고전압 반도체 소자의 구조 및 그 제조 방법에 관한 것으로서, 고농도로 도핑된 반도체 기판의 상부에 형성된 버퍼층; 상기 버퍼층의 상부에 형성된 저농도의 베이스층; 상기 베이스층 상부에 형성된 극저농도의 접촉층; 상기 베이스층에 형성된 쉴딩층; 상기 접촉층에 형성된 플러그로 구성되는 T-Shape Junction (TSJ)과 이를 연결하는 금속-반도체 접합박막;을 포함하여 이루어지는 고전압 반도체 소자의 구조 및 제작방법을 제공한다. 상기 반도체 TSJ과 금속배선을 연결하여 soft-recovery 성능이 우수한 TSJ를 작은 면적에 제작하는 구조 및 제작방법이다. 이렇게 개량된 TSJ 구조를 이용한 고전압 반도체 소자의 구조와 제작방법은 동작전압이 수 kV 수준으로 높아도 수 십 nano-sec의 고속으로 동작하는 특성을 구현할 수 있게 하여 전력제어 성능을 높인다The present invention relates to a structure of a high voltage semiconductor device having excellent low power consumption and low noise characteristics, and a method of manufacturing the same, comprising: a buffer layer formed on a high concentration doped semiconductor substrate; A low concentration base layer formed on the buffer layer; A very low contact layer formed on the base layer; A shielding layer formed on the base layer; It provides a structure and manufacturing method of a high-voltage semiconductor device comprising a; T-Shape Junction (TSJ) consisting of a plug formed in the contact layer and a metal-semiconductor junction thin film connecting it. It is a structure and a manufacturing method for manufacturing the TSJ having excellent soft-recovery performance in a small area by connecting the semiconductor TSJ and the metal wiring. The structure and fabrication method of the high voltage semiconductor device using the improved TSJ structure improves power control performance by enabling the operation of several tens of nano-sec high speed even when the operating voltage is high to several kV level.
Description
본 발명은 고속으로 스위칭하는 고전압 반도체 소자의 구조 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 T-Shape Junction(TSJ) 구조를 채용하여 PIN과 Schottky 접합의 장점을 선택적으로 취함으로써, 온저항(Ron), 순방향 턴온전압(Vf), 회복시간(τrr)이 작고, 항복전압(BV)이 큰 고전압 반도체 소자를 구현할 수 있는 고전압 반도체 소자 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a structure of a high voltage semiconductor device for switching at a high speed and a method of manufacturing the same, and more particularly, to adopt a T-Shape Junction (TSJ) structure to selectively take advantage of the PIN and Schottky junction, The present invention relates to a high voltage semiconductor device capable of realizing a high voltage semiconductor device having a low R on , a forward turn-on voltage V f , a recovery time τ rr , and a large breakdown voltage BV, and a method of manufacturing the same.
Schottky Barrier Diode (SBD) 소자는 고속으로 동작하는 스위칭 회로에서 회생 다이오드(free wheeling diode), 완충기(snubber), 클램프 다이오드(clamp diode) 등으로 사용되어 왔다. 그런데 최근 전력제어 주요 반도체 소자인 IGBT(Insulated Gate Bipolar Transistor), GTO(Gate Turn-Off thyristor), Power MOSFET의 동작속도가 더욱 빨라지면서 스위칭하는 전류제어 기울기(dI/dt)가 ~100 A/us급으로 급속하게 통제되게 되었고, 이에 따라 전력제어 스위칭시 과전압(overvoltage)과 전력손실과 같은 문제가 심각해졌다. 따라서 요즘의 SBD는 회복 동작에 있어서 더욱 작은 역회복전류(Irr)와 작은 전력손실에 대한 대책이 필요하게 되었다. 따라서 최근 SBD 기술은 과전압과 발진(oscillation)이 적은 연성 회복(soft recovery) 동작특성을 개선하는데 중점을 두고 있다.Schottky Barrier Diode (SBD) devices have been used as free wheeling diodes, buffers, clamp diodes, and the like in switching circuits operating at high speeds. However, the current control slope (dI / dt) switching at a faster operation speed of Insulated Gate Bipolar Transistor (IGBT), Gate Turn-Off Thyristor (GTO), and Power MOSFET, which are major power control semiconductor devices, is ~ 100 A / us. As a result, they are rapidly controlled, and problems such as overvoltage and power loss in switching power control become serious. As a result, the SBD needs to deal with a smaller reverse recovery current (Irr) and a smaller power loss in the recovery operation. Therefore, the recent SBD technology is focused on improving the soft recovery operation characteristics with less overvoltage and oscillation.
종래에는 전력제어의 정류기(Rectifier)로서 일반적인 PIN 다이오드가 주로 사용되었으나 과전압의 문제로 인하여 스너버(snubber) 회로가 함께 사용되어야 했다. 그런데 스너버는 회로가 복잡하고 고가이므로 스너버 없이 이용할 수 있는 PIN 다이오드 소자를 개발하게 되었으며, 이의 성능을 높이기 위한 여러 가지 반도체 기술이 적용되어 왔다.Conventionally, a general PIN diode is mainly used as a rectifier for power control, but a snubber circuit has to be used together due to an overvoltage problem. However, SNUERBAR has developed a PIN diode device that can be used without a snubber since the circuit is complicated and expensive, and various semiconductor technologies have been applied to improve its performance.
최근의 반도체 기술이 발전하여 실리콘반도체가 가지는 고속동작과 내전압 특성의 한계를 동시에 확대하는 방법이 매우 매력적이라 하겠다. 근래에 SBD 소자에 대한 제품개발이 용이해졌음에도 불구하고 동작속도, 소비전력, 과전압, 신뢰성, 전력구동 측면에서 SBD 소자의 성능은 아직도 많은 발전이 요구된다. 한편으로 고내열 고내전압 특성을 갖는 SiC나 GaN과 같은 넓은 띠간격(wide bandgap) 반도체를 이용한 고전력 고전압 소자에 대한 기술이 주목되고 있다. 그러나 아직도 소자의 장기적 신뢰성 측면에서 실리콘을 위주로 하는 전력반도체 소자가 상당히 오랜 기간 핵심부품을 공급할 것으로 예상된다.Recent advances in semiconductor technology have made it very attractive to simultaneously extend the limits of high-speed operation and withstand voltage characteristics of silicon semiconductors. Despite the ease of product development for SBD devices in recent years, the performance of SBD devices still needs to be improved in terms of operating speed, power consumption, overvoltage, reliability, and power driving. Meanwhile, a technique for high power high voltage devices using wide bandgap semiconductors, such as SiC or GaN, having high heat resistance and high withstand voltage characteristics, has been attracting attention. However, in terms of long-term reliability of devices, silicon-based power semiconductor devices are expected to supply core components for a considerably long period of time.
도 1a 내지 도 1f는 종래의 실리콘 반도체를 이용한 SBD에 대한 특허와 논문으로 주요 관련 기술의 현황을 보여준다. 1A to 1F show the status of major related technologies with patents and papers on SBDs using conventional silicon semiconductors.
도 1a는 특허문헌 1에서 제시한 FRD(Fast Recovery Diode) 구조로서, Pt를 확산하여 이용하는 경우 표면에 Pt가 고농도로 축적되어 n-type이 p-type으로 변형되어 누설전류가 Pt의 농도와 n-type의 농도에 의존하면서 발생하는 문제를 해결하기 위하여 격리를 강화한 구조이다. 그러나 p-와 n-(n+)의 계면이 증가하여 회복정전용량(Qrr)이 증가하여 역방향 회복시간(τrr)의 성능저하가 우려된다.Figure 1a is a fast recovery diode (FRD) structure proposed in
도 1b는 특허문헌 2에서 제시한 반도체소자의 다이오드로서, 물결모양의 p+n- 접합이 형성되어 양극으로 주입되는 전자의 양을 증가시키고 역전류의 감소를 느리게 조절하여 내압특성을 향상시킨다. 그러나 기본적으로 n-p-n 접합구조로 부성 저항을 유발시키는 동작과 p- 금속접합의 고저항성 특성이 발생할 수 있다. FIG. 1B is a diode of the semiconductor device disclosed in
도 1c는 특허문헌 3에서 제시한 MPS(Merged-PIN-Schottky) 구조의 FRD로서, PIN과 Schottky 접합의 장점을 조합하여 순방향 턴온전압(Vf)과 역방향 회복시간(τrr)을 감소시킨다. 그러나 Shottky 접합에 의해 누설전류가 증가하고, 감소된 오믹접합으로 인하여 전류밀도가 높아지면 Vf가 오히려 증가하는 문제를 보인다.Figure 1c is a FRD of the merged-pin-schottky (MPS) structure proposed in
도 1d는 특허문헌 4에서 제시한 Schottky 금속-반도체 접합의 내부에 p-type 트렌치를 삽입한 소자의 구조를 보인다. Vf와 역방향 회복특성 사이에 트레이드-오프(trade-off)하는 관계를 개선하기 위하여 트렌치를 SEG(Selective Epitaxial Growth)로 형성하여 Junction Barrier Schottky(JBS) 소자를 제작한다. 트렌치 식각과 SEG 공정이 고가이고, 복잡하며, 표면에 굴곡이 발생된다.1D shows the structure of a device in which a p-type trench is inserted into the Schottky metal-semiconductor junction shown in
도 1e는 비특허문헌 1에서 제시한 MPS 소자구조의 FRD로서, 순방향 전류-전압 특성을 보여준다. 저전류 구역에서 Schottky접합에 의해 Vf가 작지만, 고전류 구역에서는 오믹저항이 커서 오히려 Vf가 커지는 특징을 보이며, 마찬가지로 Schottky 접합 면적이 증가하면 이러한 현상은 더욱 심각해진다. 따라서 MPS 소자구조에 있어서 소자특성들을 트레이드-오프하는 기술적 중요성과 반도체 기판의 물리적 특성에 따른 한계가 아직도 남아 있음을 알 수 있다.FIG. 1E is a FRD of the MPS device structure shown in
도 1f는 비특허문헌 2에서 제시한 FRD로서, 순방향 전압강하(Vf)와 역방향 회복손실에너지(Err)의 상충관계를 개선시키기 위해서 양극의 두께와 농도를 조절하고, 음극에 다결정 실리콘박막을 적용한 구조에 대한 연구결과를 제시하였다. 또한 LLP(Local Life Time control with Poly-Si), TWP(Thin Wafer Processing), BBDS(Broad p- buffer, Broad n- buffer)의 기술로 중금속 주입이나 전자선 조사가 필요없는 FRD 소자구조 및 공정을 제시하였다. 그러나, TWP을 하는 소자의 구조는 공정이 난해하며 수율이 낮은 생산비가 많이 드는 고가의 공정이다.FIG. 1F is a FRD proposed in
도 1g는 비특허문헌 3에서 제시한 BL(Buried Layer)-SBD로서, 매립 에피성장기술을 이용하여 부유층(floating layer)을 채널의 내부에 위치시켜서 항복전압을 높이고 칩의 크기를 줄이는 BL-SBD 소자구조이다. 항복전압 300V를 구현하였으나 더욱 고전압을 위한 소자구조에는 고전압 내성이 강한 구조가 필요하다.Figure 1g is a BL (Buried Layer) -SBD proposed in
한편, 종래에 널리 사용하던 단순구조의 정류기 소자는 역방향 회복시간이 0.1~1 μs로 크고, EMI(ElectroMagnetic Interference)에 의한 잡음 발생이 심각하다. 따라서 대체로 200V 이하의 비교적 저전압에는 역방향 회복시간(trr) <0.1 μs로 동작하는 SBD를 주로 사용하였다. 또한 고전압인 150 ~ 수 kV에는 전력제어 성능이 우수한 FRD를 사용하여 전력손실과 EMI 측면을 강화하여 활용하고 있다. 특히 기존의 PIN이나 MPS 소자구조에 중금속(Pt, Au) 확산이나 전자선 조사와 같은 기술로 FRD 소자의 연성 회복 특성을 개선하였다. 그러나 최근 전력소자의 동작주파수가 1 KHz ~ 100 MHz로 높아지고, 구동전압도 수 kV대에 대한 요구가 증대하고 있어서 종래의 기술과 비교하여 더욱 고성능의 고전압 반도체 소자에 대한 기술개발이 필요하게 되었다.Meanwhile, the rectifier element having a simple structure widely used in the related art has a large reverse recovery time of 0.1 to 1 μs and seriously generates noise due to electromagnetic interference (EMI). As a result, SBDs with a reverse recovery time (trr) <0.1 μs were mainly used for relatively low voltages below 200V. In addition, FRD, which has high power control performance, is used for high voltage 150 ~ several kV to enhance power loss and EMI. In particular, the ductility recovery characteristics of FRD devices have been improved by technologies such as diffusion of heavy metals (Pt, Au) and electron beam irradiation into existing PIN or MPS device structures. However, in recent years, the operating frequency of power devices has increased from 1 KHz to 100 MHz, and the demand for driving voltages of several kV bands has increased, and thus, technology development for high performance high voltage semiconductor devices has been required as compared with the conventional technology.
반도체 소자의 성능지수 중 항복전압 x 동작속도가 대체로 일정한 값을 유지한다는 한계성을 가지고 동작한다. 즉, 구동전압을 높이기 위하여 항복전압을 높이면 동작속도가 감소하여 구동전압과 동작속도를 트레이드-오프(trade-off)하면서 사용하게 된다. 이러한 물리적 한계를 극복하기 위해서는 소자의 구조를 변경하거나 특성이 상이한 물질을 소재로 도입하여 사용하는 방법을 강구해야 한다. It operates with the limit that breakdown voltage x operating speed of the semiconductor device's performance index is generally kept constant. In other words, when the breakdown voltage is increased to increase the driving voltage, the operating speed decreases, and the driving voltage and the operating speed are used while trade-off. In order to overcome these physical limitations, it is necessary to find a method of changing the structure of the device or introducing and using materials having different properties as materials.
위에서 살펴본 바와 같이 종래의 기술들은 대부분의 접합계면이 불순물 도판트(dopant)의 주입과 확산 공정을 이용하여 제조되며, 이온 주입 및 확산 공정을 통해 형성된 접합의 위치와 농도에 대한 재현성과 균일성이 불량하다. 대부분 실리콘 반도체 기판의 물리적 특성과 연계된 Vf와 역방향 회복시간의 상충 한계 내에서 소자를 제작할 수 있다. 따라서 종래의 방법으로는 SD 소자의 연성 회복 특성을 월등하게 개선하는데 한계가 있다.As described above, the conventional techniques are that most of the junction interface is manufactured by the implantation and diffusion process of impurity dopant, and the reproducibility and uniformity of the position and concentration of the junction formed through the ion implantation and diffusion process Poor Many can be prepared the V f and the element in the trade-off limit of the reverse recovery time associated with physical properties of the silicon semiconductor substrate. Therefore, the conventional method has a limit to significantly improve the ductility recovery characteristics of the SD device.
상기와 같은 문제점을 해결하고자 본 발명은 항복전압과 동작속도의 곱이 일정하게 유지된다는 물리적 한계를 극복하기 위하여 고유한 T-Shape Junction(TSJ) 소자구조와 불순물 도핑층을 이용하는 고전압 반도체 구조와 제조방법을 제공하고자 한다.In order to solve the above problems, the present invention provides a high voltage semiconductor structure and a fabrication method using a unique T-Shape Junction (TSJ) device structure and an impurity doping layer to overcome the physical limitation that the product of the breakdown voltage and the operating speed is kept constant. To provide.
이러한 T-Shape Junction(TSJ) 구조를 채용하여 PIN과 Schottky 접합의 장점을 선택적으로 취하여 온저항(Ron), 순방향 턴온전압(Vf), 회복시간(τrr)이 작고, 항복전압(BV)이 큰 고전압 반도체 소자를 구현하고자 한다.By adopting the T-Shape Junction (TSJ) structure, the advantages of the PIN and Schottky junctions are selectively taken, so that the on resistance (R on ), the forward turn-on voltage (V f ), the recovery time (τ rr ) are small, and the breakdown voltage (BV) To achieve a high voltage semiconductor device having a large).
상기의 해결하고자 하는 과제를 위한 본 발명에 따른 핀(PIN) 다이오드 구조와 금속-반도체 다이오드(SBD) 구조가 복합된 고전압 반도체 소자에 있어서, 금속-반도체 다이오드 구조는 PIN 다이오드 구조에 둘러싸여 있고, PIN 다이오드와 공통으로 금속전극(216-CP)을 사용하며, PIN 다이오드 구조의 쉴딩층(208)에 의하여 금속-반도체 다이오드의 전류 통로가 금속-반도체 접촉면보다 좁게 형성되어 T형으로(T-Shape Junction) 형성된 것을 특징으로 한다.In the high voltage semiconductor device in which a pin (PIN) diode structure and a metal-semiconductor diode (SBD) structure are combined according to the present invention for solving the above problems, the metal-semiconductor diode structure is surrounded by a PIN diode structure, The metal electrode 216-CP is used in common with the diode, and the
본 발명에 따른 바람직한 실시예로서 고전압 반도체 소자는, 제1도전형 불순물로 도핑된 극고농도의 반도체 기판(201), 상기 반도체 기판의 상부에 제1도전형 불순물이 고농도로 도핑된 버퍼층(202),상기 버퍼층의 상부에 제1도전형 불순물 저농도로 도핑된 베이스층(203) 및 상기 베이스층 상부에 제1도전형 불순물이 극저농도로 도핑된 금속전극(216-CP)과 접촉하는 접촉층(209)을 갖되,In a preferred embodiment of the present invention, a high voltage semiconductor device includes a
상기 PIN 다이오드 구조는 상기 베이스층(203)과 접촉층(209) 사이에 제2도전형 불순물로 확산 형성된 복수의 쉴딩층(208) 및 상기 쉴딩층(208)보다 좁게 형성되고 제2도전형 불순물로 도핑하여 쉴딩층(208)과 전기적으로 연결하는 복수의 플러그(214)로 형성된 것을 특징으로 한다.The PIN diode structure is formed to be narrower than the plurality of shielding
본 발명에 따른 일 실시예로서, 베이스층과 접촉층 사이에 제어층(402)이 추가되어 상기 제어층과 접촉층사이에 쉴딩층(403)이 형성되며, 상기 제어층(402)은 Si1-xGex(0<x≤0.2) 에피층인 것을 특징으로 한다.In one embodiment according to the present invention, the
본 발명에 따른 일 실시예로서, 제2도전형으로 고농도 도핑된 외부플러그(407) 내부에 제1불순물을 극고농도로 도핑한 내부플러그(408)로 형성된 이중 플러그이고, 상기 외부플러그(407) PIN 다이오드로 동작하고, 상기 내부플러그(408)로 바이폴라로 동작하는 것을 특징으로 한다.In one embodiment according to the present invention, the second plug is a double plug formed of an
한편, 본 발명에 따른 핀(PIN) 다이오드 구조와 금속-반도체 다이오드(SBD) 구조가 복합된 고전압 반도체 소자의 제조방법은,Meanwhile, a method of manufacturing a high voltage semiconductor device in which a pin diode structure and a metal-semiconductor diode (SBD) structure according to the present invention are combined,
제1도전형 불순물로 도핑된 극고농도의 반도체 기판(201) 상부에 제1도전형 불순물이 고농도로 도핑된 버퍼층(202)을 에피형성하는 제1단계; Epitaxially forming a
상기 버퍼층의 상부에 형성된 저농도의 제1도전형 불순물로 도핑된 베이스층(203)을 형성하는 제2단계; A second step of forming a
상기 베이스층에 산화막(204)을 증착하고 광사진전사공정에 의한 포토레지스트(205)의 이온주입 윈도우(206) 형성하고, 이를 통해 제2도전형 불순물을 이온주입하고(207) 상기 포토레지스트를 제거한 후 불순물을 확산시켜 쉴딩층(208)을 형성하는 제3단계; The
상기 산화막을 제거한 후 제1불순물이 극저농도로 도핑된 접촉층(209)을 형성하는 제4단계; A fourth step of forming a
상기 접촉층에 산화막(210)을 형성하고, 상기 쉴딩층 상부에 쉴딩층의 폭보다 좁은 이온주입 윈도우(212)를 형성하고, 제2도전형 불순물을 고농도 이온주입한 후 상기 포토레지스트 패턴을 제거하고, 확산공정을 통하여 상기 쉴딩층과 연결되는 복수의 플러그(214)를 형성하는 제5단계; 및An
상기 접촉층과 플러그 상부에 금속을 증착하여 공통으로 접촉하는 금속전극(216-CP)을 형성하는 제6단계로 제조하여, T형 금속-반도체 다이오드를 형성하는 것을 특징으로 한다.It is manufactured in the sixth step of forming a metal electrode (216-CP) in common contact by depositing a metal on the contact layer and the plug, characterized in that to form a T-type metal-semiconductor diode.
본 발명의 다른 일 실시예로서, 복수의 더미 플러그 상부에 금속 가드링(216-GR)을 더 형성하는 것을 특징으로 한다. As another embodiment of the present invention, the metal guard ring 216-GR is further formed on the plurality of dummy plugs.
본 발명의 일 실시예로서, 제2단계 다음에 제3단계의 쉴딩층 형성시에 보다 얇은 쉴딩층을 형성하여 캐리어의 재결합속도를 증가시키키 위해 Si1-xGex(0<x≤0.2)을 에피성장하여 제어층(402)으로 추가하는 단계가 더 포함된 것을 특징으로 한다.As an embodiment of the present invention, in order to form a thinner shielding layer when forming the shielding layer of the third step after the second step, Si 1-x Ge x (0 <x≤0.2 Epitaxially) is added to the
본 발명의 일 실시예로서, 제5단계의 플러그는 제2도전형으로 형성된 외부플러그(407) 내부에 제1도전형으로 고농도로 도핑된 내부플러그(408)의 이중 플러그로 형성되고, 상기 내부플러그(408)는 이온주입으로 형성하거나 식각으로 트렌치를 형성하고 증착공정으로 채우며, 전기전도도를 높이기 위하여 다결정으로 증착하는 것을 특징으로 한다.In one embodiment of the present invention, the plug of the fifth step is formed of a double plug of the
본 발명에 따른 고농도로 도핑된 T-Shape Junction(TSJ) 구조를 이용한 소자는 종래의 PIN이나 SBD의 소자구조와 비교하여 더욱 순방향 전압강하(Vf)와 역방향 회복시간(trr)을 감소시킬 수 있는 구조를 제공한다. 즉, TSJ의 특징을 이용하여 n- 층에 소수운반자에 의한 전하의 축적을 감소시키고, 스위치 오프(switch-off)시 소수운반자가 빠르게 소멸되도록 한다. 이로 인하여 연성 회복이 일어나 발진, EMI 유발, 전력손실 등을 격감시킨다. The device using the heavily doped T-Shape Junction (TSJ) structure according to the present invention can further reduce the forward voltage drop (Vf) and the reverse recovery time (trr) compared with the conventional PIN or SBD device structures. Provide structure. That is, the TSJ features are used to reduce the accumulation of charges by the minority carriers in the n − layer and to quickly dissipate the minority carriers when switched off. This causes a ductility recovery, reducing oscillation, EMI induction, and power loss.
본 발명에 따른 고전압 반도체 소자는 필터나 SMPS와 같은 회로에 사용되는 경우에 스너버 회로를 사용할 필요가 없고, 소형화 및 저가격화를 이룰 수 있다. 근래에 활용이 증대하고 있는 전기자동차, 태양전지, LED 조명회로의 전력구동장치에서 전력소모와 EMI를 감소시킬 수 있음은 물론이고 친환경 및 고효율화에 대한 효과를 높일 수 있다.The high voltage semiconductor device according to the present invention does not need to use a snubber circuit when used in a circuit such as a filter or an SMPS, and can achieve miniaturization and low cost. It is possible to reduce the power consumption and EMI in the electric power driving apparatus of the electric car, the solar battery and the LED lighting circuit, which have been used in recent years, as well as to enhance the effect on environmentally friendly and high efficiency.
통상의 PIN이나 SBD 소자의 경우 짧고 분명한(snappy) 동작으로 인하여 50~100 kHz의 주파수 구간에서 EMI 강도가 70 dB V/m 정도로 높지만, 본 발명에 따라 연성 회복 특성을 개선함으로써 < 60 dB V/m 이하로 감소시켜 표준화 규격을 만족시킬 수 있다.In the case of conventional PIN or SBD devices, the EMI intensity is high as 70 dB V / m in the frequency range of 50 to 100 kHz due to the short and snappy operation, but the <60 dB V / It can be reduced to m or less to satisfy standardization standards.
도 1a 내지 도 1g는 종래기술에 의한 반도체 소자의 단면도 및 특성 그래프이다.
도 2a 내지 도 2h는 본 발명의 TSJ 구조를 갖는 고전압 반도체 소자의 제조공정 단면도이다.
도 3도는 본 발명의 TSJ 구조의 동작원리에 대한 설명이다.
도 4도는 본 발명의 TSJ 구조를 이용한 소자구조의 실시예이다.
도 5A와 도 5B는 종래기술과 본 발명의 전기적 특성을 비교한 특성 그래프이다.
도 6도는 종래기술과 본 발명의 고속스위칭 동작특성을 비교한 특성 그래프이다.1A to 1G are cross-sectional views and characteristic graphs of a semiconductor device according to the prior art.
2A to 2H are cross-sectional views of a manufacturing process of a high voltage semiconductor device having a TSJ structure of the present invention.
3 is a view for explaining the operation principle of the TSJ structure of the present invention.
4 is an embodiment of a device structure using the TSJ structure of the present invention.
5A and 5B are characteristic graphs comparing the electrical characteristics of the prior art and the present invention.
Figure 6 is a characteristic graph comparing the high speed switching operation characteristics of the prior art and the present invention.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the detailed description of known functions and configurations incorporated herein will be omitted when it may unnecessarily obscure the subject matter of the present invention.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.The same reference numerals are used for portions having similar functions and functions throughout the drawings.
본 발명에서 기판 또는 층(layer)상에 도핑되는 농도를 정의함에 있어, 극고농도란 불순물이 1019 cm-3 보다 많은 것을 의미한다. 또한 고농도란 불순물이 1017~1019 cm-3의 범위로 존재하는 것을 의미하며, 저농도란 1015~1017 cm-3의 범위에 있는 것을 의미하며, 극저농도란 불순물이 1013~1015 cm-3의 범위로 존재하는 것을 의미한다.In defining the concentration doped on the substrate or layer in the present invention, the extremely high concentration means more than 10 19 cm -3 impurities. In addition, high concentration means that impurities are present in the range of 10 17 ~ 10 19 cm -3 , low concentration means that it is in the range of 10 15 ~ 10 17 cm -3 , ultra-low concentration means that impurities are 10 13 ~ 10 15 It means to exist in the range of cm -3 .
도 2a 내지 도 2h는 본 발명의 실시 예에 따른 고전압 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.2A to 2H are cross-sectional views illustrating a method of manufacturing a high voltage semiconductor device according to an embodiment of the present invention.
도 2a는 본 발명에 사용되는 기판구조로서, 제1도전형(n type) 불순물이 극고농도(>1019 cm-3)로 도핑된 반도체 기판(201)에 제1도전형 불순물이 고농도로 도핑된 버퍼층(202)을 에피성장하고, 제1도전형 불순물이 저농도로 도핑된 베이스층(203)을 성장한다.FIG. 2A illustrates a substrate structure used in the present invention, in which a first conductive impurity is heavily doped into a
상기 버퍼층(202)은 1017~1019 cm-3의 고농도에서 1015~1017 cm-3의 저농도로 변화하면서 원위치(in-situ) 도핑으로 제어한다. 상기 버퍼층(202)에서 불순물 농도의 프로화일은 양극에서 주입되는 소수운반자(정공) 농도분포를 제어하는데 중요하다. The
상기 저농도의 베이스층(203)은 불순물 농도가 1015~1017 cm-3의 저농도로, 이후에 생성될 극저농도인 1013~1015 cm-3의 접촉층(209)으로 농도로 변화하면서 원위치(in-situ) 도핑으로 제어한다. 그리고 스위치-오프(switch-off)시 빠르게 소수운반자를 이동시켜 소멸되도록 한다. The low
반도체 기판(201)과 버퍼층(202) 사이에 제1접합부가 형성되며, 버퍼층(202)과 베이스층(203) 사이에 제2접합부가 형성되며, 이어서 베이스층(203)과 접촉층(209) 사이에 제3접합부가 형성된다. A first junction is formed between the
도 2b에서는 베이스층(203)상에 산화막(204)을 성장하고, 광사진전사를 이용하여 포토레지스트(205) 패턴을 형성하고, 이어서 산화막(204)을 식각하여 이온주입 윈도우(206)을 형성한다.In FIG. 2B, an
도 2c에서는 제2 도전형(p type) 불순물로 이온주입층(207)을 형성한다.In FIG. 2C, the
도 2d에서는 고온에서 확산하여 제2불순물이 이온주입된 부분을 확산시켜 쉴딩층(208)을 형성한다. 확산공정에서는 산화막이나 질화막을 증착하여 캡층으로 사용하고 확산공정이 끝나면 제거한다. 상기 쉴딩층(208)은 역방향 전압이 인가되는 상황에서 역전류를 최소화 한다. In FIG. 2D, the
도 2e에서는 제1불순물을 1013~1015 cm-3의 극저농도로 도핑한 접촉층(209)을 형성하여 베이스층(203)과 접촉층(209)의 사이에 제3접합부가 형성된다. 극저농도층인 접촉층(209)은 금속과의 쇼트키접합을 이루게 되는데 쉴딩층과 마찬가지로 역방향 누설전류를 최소화는 효과를 제공한다.In FIG. 2E, a
도 2f에서는 접촉층(209)상에 얇은 산화막(210)을 성장하고, 광사진전사를 이용하여 포토레지스트(211) 패턴을 형성하고 이온주입 윈도우(212)를 통하여 제2불순물의 이온주입층(213)을 형성한다.In FIG. 2F, a
도 2g에서는 고온에서 열처리를 통하여 고농도의 제2불순물이 도핑된 플러그(214)를 상기 쉴딩층과 연결되도록 형성한다. 상기 플러그는 쉴딩층에 전기적으로 연결되어 역방향 전류가 최소화되는 동작이 가능하도록 한다.In FIG. 2G, the
도 2h에서는 금속-반도체 접합용 윈도우(215)를 형성하고, 금속박막을 증착하여 금속접촉 패드(216-CP)를 형성하고, 동시에 금속 가드링(216-GR)을 형성한다. 금속 가드링은 반도체 기판에 불순물을 도핑하여 형성한 반도체측의 가드링과 조합되어 전압의 구배를 완만히 함으로써 소자의 항복전압을 높이고 안정되도록 한다.In FIG. 2H, a metal-
도 3은 TSJ 구조의 예로써 동작원리에 대해 설명한다. 그림(A)의 구조에서 TSJ 접합이 형성된 단면구조는 여러 가지 접합(예: ①쇼트키접합, ②n--p+접합, ③n--p접합, ④n--p접합)이 형성되어 있다. 그림(B)에서는 순방향 바이어스에 의하여 여러 가지 접합의 전류가 병렬로 연결되어 순방향 턴온전압(Vf)이 감소되는 형태를 보인다. 그림(C)에서는 역방향 전압이 인가된 상태에서 공핍영역(⑤)이 크게 형성되게 역방향 전류의 흐름이 극히 감소함을 나타낸다.3 illustrates an operation principle as an example of the TSJ structure. In the structure of Fig. A, the cross-sectional structure of the TSJ junction is formed of various junctions (eg, ① Schottky junction, ② n -- p + junction, ③ n -- p junction, and ④ n -- p junction). In Figure (B), the forward turn-on voltage (V f ) is reduced because the currents of the various junctions are connected in parallel by the forward bias. Figure (C) shows that the flow of reverse current is extremely reduced so that the depletion region (⑤) is large when the reverse voltage is applied.
도 4에서는 TSJ 구조를 이용한 실시예로 본 발명에 의한 고전압 반도체 소자의 단면구조를 설명한다. TSJ 구조에 제어층(402) 내지는 내부플러그(408)를 적용하여 동작속도를 높이거나 구동전류를 높이게 된다.4 illustrates a cross-sectional structure of a high voltage semiconductor device according to the present invention in an embodiment using a TSJ structure. The
본 발명의 일시예로서, 도4(A)는 제어층(402)를 이용하여 쉴딩층의 제2불순물의 확산을 제어하여 얇은 쉴딩층의 형성이 가능한 구조이다. 상기 제어층(402)은 Si1-xGex(x=0~0.2)의 에피층을 성장하여 사용한다. 이러한 Si1-xGex 제어층에서는 에너지 밴드갭이 조절되고 운반자의 재결합 속도가 높아져 소자의 turn-off 동작시 소수운반자의 수명을 줄여서 동작속도를 높인다. As a temporary example of the present invention, Figure 4 (A) is a structure that can form a thin shielding layer by controlling the diffusion of the second impurity of the shielding layer using the
본 발명의 다른 일시예로서, 도4(B)는 제1불순물을 고농도로 도핑한 내부플러그(408)를 외부플러그(407)의 내부에 형성하는 이중플러그 구조이다. 내부플러그에는 제1불순물을 극고농도 (>3x1020 cm-3)로 도핑하는데 이온주입으로 형성할 수 있으며, 또한 식각으로 트렌치를 형성한 후에 트렌치 내부를 증착공정으로 채우는 방식을 사용한다. 외부플러그는 도 2g에서 설명된 바와 같이 제2불순물을 고농도로 도핑한다. As another exemplary embodiment of the present invention, FIG. 4B is a double plug structure in which an
상기 내부플러그의 상태는 단결정 내지는 다결정 구조를 유지할 수 있는데 전기전도성을 높이기 위하여 다결정 구조를 내부플러그에 주로 사용한다. 도 4(B)의 소자구조는 이중플러그의 내부에 위치한 내부플러그를 통하여 베이스층으로 주입되는 운반자로 인한 전류가 점선과 같이 흐르게 되어 바이폴라 동작을 하며, 이러한 바이폴라 동작에 의하여 높은 역방향 전류를 통전시키는 장점을 제공한다. 이와 같이 높은 역방향 전류구동력은 소자의 ESD에 대한 내성을 높여서 고전압에서 장기적인 안정성을 더욱 보장하게 된다.The state of the inner plug can maintain a single crystal or polycrystalline structure, and the polycrystalline structure is mainly used for the inner plug to increase electrical conductivity. The device structure of FIG. 4 (B) is a bipolar operation in which current caused by a carrier injected into the base layer flows like a dotted line through an internal plug located inside the double plug, and conducts a high reverse current by the bipolar operation. Provide advantages. This high reverse current drive capability increases the device's resistance to ESD, further ensuring long-term stability at high voltages.
본 발명의 다른 실시예로서 제어층과 내부플러그를 동시에 적용한 소자구조를 사용할 수 있다. 이러한 복합 소자구조는 제조과정에서 다소 복잡한 공정기술을 적용해야 하지만, 동시에 동작속도와 역방향 구동전류가 높은 고전압 반도체 소자를 제작할 수 있다.As another embodiment of the present invention, a device structure using a control layer and an internal plug may be used. Such a complex device structure requires a rather complicated process technology in the manufacturing process, but at the same time, a high voltage semiconductor device having a high operating speed and a reverse driving current can be manufactured.
도 5는 본 발명에 따른 반도체 소자구조와 종래의 소자구조에 대한 전기적 특성을 비교한 것이다. 도5(A)는 순방향 특성으로서 a는 PIN, b는 SBD, c는 TSJ를 나타낸다. 일반적인 PIN 구조의 다이오드는 저전류 영역에서 전압이 높다. SBD 구조는 Schottky접합으로 인하여 고전류 영역에서 온전압(Von)이 매우 높아진다. TSJ 구조는 SBD의 장점을 취하여 저전류와 고전류 동작에 있어서 Von을 최소화하는 저저항 오믹접합의 효과를 보여준다. 도5(B)는 역방향 특성을 비교한 것으로서, PIN 누설전류가 작고 항복전압이 높다. SBD 구조는 Schottky접합으로 인하여 누설전류가 높고 항복전압이 낮다. TSJ 구조는 PIN의 장점을 취하여 누설전류가 낮고 항복전압이 높은 효과를 보여준다.Figure 5 compares the electrical characteristics of the semiconductor device structure and the conventional device structure according to the present invention. Fig. 5A shows forward characteristics as a denotes PIN, b denotes SBD, and c denotes TSJ. A typical PIN structure diode has a high voltage in the low current region. The SBD structure has a very high on voltage (Von) in the high current region due to the Schottky junction. The TSJ structure takes advantage of SBDs to show the effect of low resistance ohmic junctions that minimize Von in low and high current operation. Fig. 5B is a comparison of the reverse characteristics, where the PIN leakage current is small and the breakdown voltage is high. SBD structure has high leakage current and low breakdown voltage due to Schottky junction. The TSJ structure takes advantage of PIN and shows low leakage current and high breakdown voltage.
도 6은 turn-off시 시간에 대한 전류흐름의 상태를 확인할 수 있다. A는 PIN 다이오드, B는 SBD, C는 TSJ를 나타낸다. PIN 구조는 다이오드로서 강성 회복과 링(ringing) 발생의 원인이 되는 발진을 볼 수 있다. SBD 구조는 연성 회복을 보인다. TSJ 구조는 PIN의 단점을 보완하여 소수운반자의 수명을 더욱 감소시키는 개선된 효과를 보여준다.6 shows the state of the current flow with respect to time during turn-off. A represents a PIN diode, B represents SBD, and C represents TSJ. The PIN structure can be seen as a diode, which causes oscillation that causes stiffness recovery and ringing. SBD structure shows a soft recovery. The TSJ structure compensates for the shortcomings of PINs and shows an improved effect of further reducing the life of minority carriers.
상술한 바와 같이 본 발명의 TSJ 구조는 제1접합계면, 제2접합계면, 제3접합계면과 더불어 금속접합을 연결한 고전압 반도체 소자이다. 상기 도 2a에서 도 2h의 공정과정에서 본 바와 같이 본 발명에 따른 TSJ 구조를 제조하는 공정단계는 매우 간단하다. 공정단계가 명료하고 마스크의 숫자도 적으므로 공정제어가 간편하고 정확하여 제품의 양산성과 신뢰성이 우수하다.As described above, the TSJ structure of the present invention is a high voltage semiconductor device in which a metal junction is connected together with a first junction interface, a second junction interface, and a third junction interface. As shown in FIG. 2A to FIG. 2H, the process step of manufacturing the TSJ structure according to the present invention is very simple. Because the process steps are clear and the number of masks is small, the process control is easy and accurate, which is excellent in mass production and reliability.
본 발명은 상술한 다수의 반도체 접합층인 TSJ를 이용한 구조를 기본으로 하여 단순화 및 응용을 통해 여러 가지 변형된 형태로 소자를 제작하여 제품화할 수 있다. 주지하는 바와 같이 통상적으로 제품의 양산에는 수율, 신뢰성, 생산성, 생산단가와 같은 점들을 제품의 성능과 비교하여 최적화하는 것이 일반적이다.According to the present invention, a device may be manufactured and manufactured in various modified forms through simplification and application on the basis of the structure using TSJ, which is a plurality of semiconductor bonding layers. As is well known, it is common for the mass production of products to optimize points such as yield, reliability, productivity, and production cost in comparison with the performance of the product.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those skilled in the art.
201: 반도체 기판 202: 버퍼층
203: 베이스층 204: 산화막
205: 포토레지스트 206: 이온주입용 윈도우
207: 이온주입층 208: 쉴딩층
209: 접촉층 210: 산화막
211: 포토레지스트 212: 이온주입용 윈도우
213: 이온주입층 214: 플러그
215: 금속-반도체접합용 윈도우 216-CP: 금속접촉패드
216-GR: 금속가드링
401: 베이스층 402: 제어층
403: 쉴딩층 404: 접촉층
405: 플러그 406: 금속박막
407: 외부플러그 408: 내부플러그201: semiconductor substrate 202: buffer layer
203: base layer 204: oxide film
205: photoresist 206: ion implantation window
207: ion implantation layer 208: shielding layer
209: contact layer 210: oxide film
211: photoresist 212: ion implantation window
213: ion implantation layer 214: plug
215: window for metal-semiconductor bonding 216-CP: metal contact pad
216-GR: metal guard ring
401: base layer 402: control layer
403: shielding layer 404: contact layer
405: Plug 406: metal thin film
407: external plug 408: internal plug
Claims (14)
상기 금속-반도체 다이오드 구조는, 상기 PIN 다이오드 구조에 둘러싸여 있고, PIN 다이오드와 공통으로 금속전극(216-CP)을 사용하며, PIN 다이오드 구조의 쉴딩층(208)에 의하여 금속-반도체 다이오드의 전류 통로가 금속-반도체 접촉면보다 좁게 형성되어 T형으로(T-Shape Junction) 형성된 것을 특징으로 하는 고전압 반도체 소자 A high voltage semiconductor device in which a pin diode structure and a metal-semiconductor diode (SBD) structure are combined,
The metal-semiconductor diode structure is surrounded by the PIN diode structure, uses a metal electrode 216-CP in common with the PIN diode, and the current path of the metal-semiconductor diode by the shielding layer 208 of the PIN diode structure. High-voltage semiconductor device, characterized in that formed in a narrower than the metal-semiconductor contact surface T-Shape Junction
제1도전형 불순물로 1019cm-3보다 많은 극고농도로 도핑된 반도체 기판(201);
상기 반도체 기판의 상부에 제1도전형 불순물이 상기 반도체 기판의 농도보다 낮은 고농도로 도핑된 버퍼층(202);
상기 버퍼층의 상부에 제1도전형 불순물이 상기 버퍼층 농도보다 낮은 저농도로 도핑된 베이스층(203) 및
상기 베이스층 상부에 제1도전형 불순물이 상기 베이스층보다 낮은 극저농도로 도핑된 금속전극(216-CP)과 접촉하는 접촉층(209)을 갖되,
상기 PIN 다이오드 구조는 상기 베이스층(203)과 접촉층(209) 사이에 제2도전형 불순물로 확산 형성된 복수의 쉴딩층(208) 및 상기 쉴딩층(208)보다 좁게 형성되고 제2도전형 불순물로 도핑하여 쉴딩층(208)과 전기적으로 연결하는 복수의 플러그(214)로 형성된 것을 특징으로 하는 고전압 반도체 소자The semiconductor device of claim 1, wherein the high voltage semiconductor device comprises:
A semiconductor substrate 201 doped with extremely high concentration of more than 10 19 cm −3 with a first conductivity type impurity;
A buffer layer 202 doped with a high concentration having a first conductivity type impurity below the semiconductor substrate on the semiconductor substrate;
A base layer 203 doped with a low concentration having a first conductivity type impurity below the buffer layer on the buffer layer;
A contact layer 209 is formed on the base layer to contact the metal electrode 216-CP doped with a very low concentration of a first conductivity type impurity than the base layer.
The PIN diode structure is formed to be narrower than the plurality of shielding layers 208 and the shielding layer 208 formed between the base layer 203 and the contact layer 209 by the second conductive impurity, and the second conductive impurity. A high voltage semiconductor device, characterized in that formed by a plurality of plugs 214 electrically connected to the shielding layer 208 by doping
상기 베이스층과 접촉층 사이에 제어층(402)이 추가되어 상기 제어층과 접촉층사이에 쉴딩층(403)이 형성된 것을 특징으로 하는 고전압 반도체 소자3. The method of claim 2,
A high voltage semiconductor device, characterized in that a control layer 402 is added between the base layer and the contact layer to form a shielding layer 403 between the control layer and the contact layer.
상기 제어층(402)은 Si1-xGex(0<x≤0.2) 에피층인 것을 특징으로 하는 고전압 반도체 소자The method of claim 3,
The control layer 402 is a high voltage semiconductor device, characterized in that the Si 1-x Ge x (0 <x≤0.2) epilayer
상기 플러그는 제2도전형 불순물로 상기 반도체 기판의 농도보다 낮고 상기 베이스층 농도보다 높은 고농도로 도핑된 외부플러그(407) 내부에 제1도전형 불순물을 상기 반도체 기판의 농도보다 높은 극고농도로 도핑한 내부플러그(408)로 형성된 이중 플러그가 특징인 고전압 반도체 소자3. The method of claim 2,
The plug is a second conductive impurity that is heavily doped with a first conductive impurity higher than that of the semiconductor substrate inside the outer plug 407 which is heavily doped with a concentration lower than that of the semiconductor substrate and higher than that of the base layer. High voltage semiconductor device characterized by a double plug formed from one internal plug 408
상기 외부플러그(407) PIN 다이오드로 동작하고, 상기 내부플러그(408)는 바이폴라로 동작하는 것을 특징인 고전압 반도체 소자The method of claim 5,
The external plug 407 operates as a PIN diode and the internal plug 408 operates as a bipolar high voltage semiconductor device.
상기 베이스층과 접촉층 사이에 제어층(402)이 추가되어 상기 제어층과 접촉층사이에 쉴딩층(403)이 형성되고, 제2도전형 불순물로 상기 반도체 기판의 농도보다 낮고 상기 베이스층 농도보다 높은 고농도로 도핑된 외부플러그(407) 내부에 제1도전형 불순물을 상기 반도체 기판의 농도보다 높은 극고농도로 도핑한 내부플러그(408)로 형성된 이중 플러그가 특징인 고전압 반도체 소자3. The method of claim 2,
A control layer 402 is added between the base layer and the contact layer to form a shielding layer 403 between the control layer and the contact layer, and the concentration of the base layer is lower than that of the semiconductor substrate as a second conductive impurity. A high voltage semiconductor device characterized by a double plug formed of an inner plug 408 doped with a very high concentration of a first conductivity type impurity inside the outer plug 407 having a higher concentration than the semiconductor substrate.
제1도전형 불순물로 1019cm-3보다 많은 극고농도로 도핑된 반도체 기판(201) 상부에 제1도전형 불순물이 상기 반도체 기판의 농도보다 낮은 고농도로 도핑된 버퍼층(202)을 에피형성하는 제1단계;
상기 버퍼층의 상부에 형성된 상기 버퍼층 농도보다 낮은 저농도의 제1도전형 불순물로 도핑된 베이스층(203)을 형성하는 제2단계;
상기 베이스층에 산화막(204)을 증착하고 광사진전사공정에 의한 포토레지스트(205)의 이온주입 윈도우(206) 형성하고, 이를 통해 제2도전형 불순물을 이온주입하고(207) 상기 포토레지스트를 제거한 후 불순물을 확산시켜 쉴딩층(208)을 형성하는 제3단계;
상기 산화막을 제거한 후 제1도전형 불순물이 상기 베이스층보다 낮은 극저농도로 도핑된 접촉층(209)을 형성하는 제4단계;
상기 접촉층에 산화막(210)을 형성하고, 상기 쉴딩층 상부에 쉴딩층의 폭보다 좁은 이온주입 윈도우(212)를 형성하고, 제2도전형 불순물을 상기 반도체 기판의 농도보다 낮고 상기 베이스층보다 높은 고농도로 이온주입한 후 상기 포토레지스트 패턴을 제거하고, 확산공정을 통하여 상기 쉴딩층과 연결되는 복수의 플러그(214)를 형성하는 제5단계; 및
상기 접촉층과 플러그 상부에 금속을 증착하여 공통으로 접촉하는 금속전극(216-CP)을 형성하는 제6단계로 제조하여, T형 금속-반도체 다이오드를 형성하는 것을 특징으로 하는 고전압 반도체 소자의 제조방법In the manufacturing method of a high voltage semiconductor device in which a pin diode structure and a metal-semiconductor diode (SBD) structure are combined,
Epitaxially forming a highly doped buffer layer 202 having a first conductivity type impurity lower than that of the semiconductor substrate on top of the semiconductor substrate 201 that is heavily doped more than 10 19 cm −3 as the first conductivity type impurity First step;
Forming a base layer 203 doped with a first conductivity type impurity having a lower concentration than that of the buffer layer formed on the buffer layer;
The oxide layer 204 is deposited on the base layer, and an ion implantation window 206 of the photoresist 205 is formed by a photolithography process, thereby implanting a second conductive impurity (207), thereby forming the photoresist. Removing and diffusing impurities to form the shielding layer 208;
A fourth step of forming a contact layer 209 doped with an extremely low concentration of a first conductivity type impurity after removing the oxide layer;
An oxide film 210 is formed on the contact layer, and an ion implantation window 212 is formed on the shielding layer, the ion implantation window 212 narrower than the width of the shielding layer, and the second conductive impurity is lower than the concentration of the semiconductor substrate and lower than the base layer. A fifth step of removing the photoresist pattern after ion implantation at a high concentration and forming a plurality of plugs 214 connected to the shielding layer through a diffusion process; And
Manufacturing a high voltage semiconductor device, characterized in that to form a T-type metal-semiconductor diode by the sixth step of forming a metal electrode (216-CP) in common contact by depositing a metal on the contact layer and the plug; Way
제6단계에서 복수의 더미 플러그 상부에 금속 가드링(216-GR)을 더 형성하는 것을 특징으로 하는 고전압 반도체 소자의 제조방법9. The method of claim 8,
In the sixth step, a method of manufacturing a high voltage semiconductor device, characterized in that further forming a metal guard ring (216-GR) on the plurality of dummy plugs
제2단계 다음에 제3단계의 쉴딩층 형성시에 보다 얇은 쉴딩층을 형성하여 캐리어의 재결합속도를 증가시키키 위해 Si1-xGex(0<x≤0.2)을 에피성장하여 제어층(402)으로 추가하는 단계가 더 포함된 것을 특징으로 하는 고전압 반도체 소자의 제조방법9. The method of claim 8,
When forming the shielding layer of the third step after the second step, a thinner shielding layer is formed to epitaxially grow Si 1-x Ge x (0 <x≤0.2) to increase the recombination rate of the carrier. The method of manufacturing a high voltage semiconductor device, characterized in that it further comprises the step 402)
제5단계의 플러그는 제2도전형 불순물로 형성된 외부플러그(407) 내부에 제1도전형 불순물로 상기 반도체 기판의 농도보다 낮고 상기 베이스층 농도보다 높은 고농도로 도핑된 내부플러그(408)의 이중 플러그로 형성된 것을 특징으로 하는 고전압 반도체 소자의 제조방법9. The method of claim 8,
The plug of the fifth step is a double of the inner plug 408 doped with a higher concentration than the concentration of the semiconductor substrate and higher than the base layer concentration as the first conductive impurity inside the outer plug 407 formed of the second conductive impurity. Method for manufacturing a high voltage semiconductor device, characterized in that formed with a plug
상기 내부플러그(408)는 이온주입으로 형성하는 것을 특징으로 하는 고전압 반도체 소자의 제조방법12. The method of claim 11,
The inner plug 408 is a method of manufacturing a high voltage semiconductor device, characterized in that formed by ion implantation
상기 내부플러그(408)는 식각으로 트렌치를 형성하고 증착공정으로 채우는 것을 특징으로 하는 고전압 반도체 소자의 제조방법12. The method of claim 11,
The inner plug 408 forms a trench by etching and fills it with a deposition process.
상기 내부플러그(408)는 전기전도도를 높이기 위하여 다결정으로 증착하는 것을 특징으로 하는 고전압 반도체 소자의 제조방법
The method of claim 13,
The inner plug 408 is a method of manufacturing a high voltage semiconductor device, characterized in that the deposition in polycrystalline to increase the electrical conductivity
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120049114A KR101355520B1 (en) | 2012-05-09 | 2012-05-09 | Structure and Fabrication Method of High Voltage Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120049114A KR101355520B1 (en) | 2012-05-09 | 2012-05-09 | Structure and Fabrication Method of High Voltage Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130125530A KR20130125530A (en) | 2013-11-19 |
| KR101355520B1 true KR101355520B1 (en) | 2014-01-27 |
Family
ID=49853907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120049114A KR101355520B1 (en) | 2012-05-09 | 2012-05-09 | Structure and Fabrication Method of High Voltage Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101355520B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10937869B2 (en) | 2018-09-28 | 2021-03-02 | General Electric Company | Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115920A (en) | 2005-10-20 | 2007-05-10 | Sansha Electric Mfg Co Ltd | Power switching device with built-in diode and manufacturing method thereof |
| JP2008282972A (en) | 2007-05-10 | 2008-11-20 | Denso Corp | Silicon carbide semiconductor device having junction barrier schottky diode |
-
2012
- 2012-05-09 KR KR1020120049114A patent/KR101355520B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115920A (en) | 2005-10-20 | 2007-05-10 | Sansha Electric Mfg Co Ltd | Power switching device with built-in diode and manufacturing method thereof |
| JP2008282972A (en) | 2007-05-10 | 2008-11-20 | Denso Corp | Silicon carbide semiconductor device having junction barrier schottky diode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130125530A (en) | 2013-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101645769B1 (en) | Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN103208531B (en) | Fast recovery diode (FRD) chip and manufacturing method for FRD chip | |
| CA2285067C (en) | Silicon carbide field controlled bipolar switch | |
| JP6139312B2 (en) | Semiconductor device | |
| EP2232559B1 (en) | Adjustable field effect rectifier | |
| KR101398125B1 (en) | Self aligned fast recovery diode and fabrication method thereof | |
| CN115799344A (en) | Silicon carbide JFET cellular structure and manufacturing method thereof | |
| KR101448158B1 (en) | Structure and Fabrication Method of High-Performance FRD for low voltage and high current | |
| KR101669987B1 (en) | SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof | |
| KR101415878B1 (en) | Structure and Fabrication Method of High-Voltage UFRED | |
| KR101355520B1 (en) | Structure and Fabrication Method of High Voltage Semiconductor Device | |
| KR101737966B1 (en) | Semiconductor element and method thereof using hetero tunneling junction | |
| KR101238232B1 (en) | Structure and fabrication method of mhj-frd | |
| CN108695396A (en) | A kind of diode and preparation method thereof | |
| KR101405511B1 (en) | Structure and Fabrication Method of High-Voltage FRD with strong avalanche capability | |
| CN210325811U (en) | Silicon carbide heterojunction diode power device | |
| CN109065638B (en) | Power diode device | |
| JP6930113B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
| KR101724464B1 (en) | Schottky barrier diode and method for manufacturing the same | |
| CN115336007B (en) | Semiconductor device for softer reverse recovery with gradual injection of carriers | |
| CN103219371B (en) | A kind of trench gate IGBT with Double side diffusion residual layer and manufacture method thereof | |
| CN216871974U (en) | Multi-channel super-junction IGBT device | |
| CN112018162B (en) | 4H-SiC side gate integrated SBD MOSFET device and preparation method thereof | |
| CN114284360A (en) | Leakage-free Schottky super-junction semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180212 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 7 |