KR101354457B1 - 샘플앤홀드 증폭기가 없는 파이프라인 아날로그―디지털 변환기용 클럭신호생성기 - Google Patents

Abstract

샘플앤홀드 증폭기가 없는 파이프라인 아날로그-디지털 변환기용 클럭신호생성기를 개시한다.
SHA-less Pipelined ADC(Analog-to-Digital Convertor)에 사용되는 클럭생성기에 있어서, 상기 클럭생성기는 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 지연시켜서 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부; 상기 위상 검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어전압을 생성하는 차지펌프 회로부; 상기 차지펌프 회로부에서 생성된 상기 제어전압을 입력받아 상기 제어전압에 해당하는 지연 값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로; 및 상기 지연클럭신호와 상기 외부클럭신호를 입력받아 필요한 클럭신호를 생성하는 비중첩클럭생성부(Non-Overlapping Clock Generator)를 포함하는 것을 특징으로 하는 ADC용 클럭생성기를 제공한다.
본 실시예에 의하면, 샘플링시점을 외부클럭신호와 직접 동기화하여 오차를 줄일 수 있다.

Description

샘플앤홀드 증폭기가 없는 파이프라인 아날로그―디지털 변환기용 클럭신호생성기{Clock Generator for SHA-less Pipelined Analog-to-Digital Converter}

본 실시예는 샘플앤홀드 증폭기가 없는 파이프라인 아날로그-디지털 변환기용 클럭신호생성기에 관한 것이다. 더욱 상세하게는, 외부로부터 단일 입력 클럭신호를 받아 ADC 내부에서 필요한 둘 이상의 클럭을 동시에 생성함과 동시에, 지터(Jitter) 특성이 가장 양호한 외부클럭신호에 동기하여 생성 클럭이 외부클럭신호의 상승 혹은 하강 에지(Rising or Falling Edge)에서의 아날로그 입력 신호 샘플링이 가능한 클럭신호생성기에 관한 것이다.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.

구체적인 실시예를 나타내고자 샘플앤홀드증폭기(Sample and Hold Amplifier: SHA)가 없는(SHA-less) 파이프라인 ADC(Pipelined Analog-to-Digital Convertor)를 예로 들은 것일 뿐, 멀티스텝(Multi-Step) ADC는 유사한 단계를 거치므로 SHA-less 파이프라인 ADC에 한정하여 해석하여서는 안된다.

도 1은 기존의 ADC에서 사용되는 클럭신호생성기의 회로도와 클럭신호 그래프이다. 일반적으로 SHA-less Pipelined ADC의 경우 ADC 외부에서 실제 샘플링 주파수 대비 2배 이상 높은 주파수의 신호를 인가받아서, ADC 내부에서 주파수 분주회로(101)를 통해 새로운 주파수를 생성하여 이 주파수를 비중첩클럭생성기(Non-Overlapping Clock Generator)에 인가하여 필요한 클럭을 생성한다. 도 1에서는 레치(latch)회로를 통해 비중첩클럭생성기를 구현했으나 구현방법은 다양하다. 이 경우 주파수 분주회로가 필수적이며, 다수의 게이트를 통과해야 필요한 클럭을 얻을 수 있으므로, 각 게이트별 지터(Jitter)가 누적되어 최종 클럭에 오차가 생긴다.

도 2는 SHA-less 파이프라인 ADC의 동작을 제어하는 클럭신호의 그래프이다. Q1과 Q2는 비중첩클럭신호로 구성되어 있다. ADC에서 사용하는 클럭은 입력신호를 샘플링하는 타이밍과 잔류 전압을 증폭하는 타이밍 페이즈(phase)로 크게 나눌수 있으며 Q1이 샘플링하는 타이밍 이면 Q2는 증폭하는 타이밍이 되고, Q1P, Q2P는 샘플링 오차를 줄이기 위해 구현되는 추가적인 타이밍이다.

도 3은 SHA-less 파이프라인 ADC의 회로도이다. 파이프라인 ADC는 잔류전압을 다음 파이프라인 ADC 모듈로 전달하는 MDAC(Multiplying Digital-to-Analog Convertor)와 입력된 전압의 디지털 코드를 판단하여 출력하는 플래시 ADC로 구성되어 있다. 외부의 입력전압은 제1 스위치(301)와 제2 스위치(302)를 통해 입력전압을 샘플링하는 캐피시터에 각각 연결되어 있고, 입력전압 인가시 이 캐패시터에 전하를 공통전압을 기준으로 입력전압에 상응하는 전하를 충전시키기 위해 제3 스위치(303)와 제4 스위치(304)가 연결되어 있다. 제3 스위치(303)와 캐패시터가 연결된 부분에는 잔류전압을 증폭하기 위한 OP-AMP와 증폭 폭을 조절하기 위해 OP-AMP의 출력측에 되먹임으로 연결된 캐패시터가 각각 연결되어 있다. 제4 스위치(304)와 캐패시터가 연결된 부분에는 접지전압과 비교하는 비교기가 연결되어 있고 비교기의 출력단자는 출력 코드에 따라 기준전압의 역전압을 발생시키는 장치에 연결되어 있다. 이 장치는 제5 스위치(306)와 연결되고 제5 스위치(306)는 제1 스위치(301)와 캐패시터가 연결된 단자에 연결되어 있다. 기준전압과 연결된 제6 스위치(305)는 제2 스위치(302)와 캐패시터가 연결된 단자에 연결되어 있다.

Q1 타이밍에 입력전압 Vin과 공통전압 VCM이 인가된 스위치들(301,302,303,304)이 단락되어 입력전압 Vin이 캐패시터에 충전된다. Q1P 타이밍에 VCM이 인가되는 스위치(303,304)를 제거하고 Q1 신호가 끝나는 타이밍에 Vin이 인가된 스위치(301,302)를 제거하여 충전된 전하를 샘플링한다. 따라서 실질적으로 샘플링되는 전하량이 결정되는 시점은 인가 전압에 따라 전류가 자유롭게 흐르지 못하게 되는 시점인 Q1P 시점이며 이 시점의 Vin 값이 샘플링되는 것이다. Q1PB 시점에 비교전압이 인가된 스위치(305)가 단락되어 비교기가 비교를 완료하며 Q2 시점은 ADC가 변환하고 남은 잔류 전압을 MDAC가 증폭하기 위한 전달 스위치(306)가 동작하는 시점을 나타낸다.

이상의 내용을 참조하면 디지털 코드를 판단하는 시점에 있어서 샘플링시 전하량이 특정되는 시점에 따라 샘플링되는 입력전압의 크기가 달라진다. 따라서 샘플링 주기에 정확히 동기화된 샘플링 전하량이 특정되는 샘플링 클럭(Q1P)이 특히 정밀하게 주어져야 한다.

본 실시예는, SHA-less Pipelined ADC에서 ADC 샘플링 주파수에 해당하는 외부클럭신호를 직접 이용하여, ADC가 필요로 하는 모든 클럭을 가장 깨끗한 외부클럭신호와 동기하여 생성함과 동시에, 클럭의 위상 차이를 검출하여, 지속적으로 그 차이를 보정해 줌으로써 PVT 변동과 무관하게 안정적으로 샘플링 타임 피리어드(sampling time period)를 보장할 수 있는 클럭 생성기를 통해 ADC 성능을 향상시키는 데 주된 목적이 있다.

전술한 목적을 달성하기 위해 본 실시예의 일 측면에 의하면, ADC에 사용되는 클럭생성기에 있어서, 상기 클럭생성기는 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 지연시켜서 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부; 상기 위상 검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어 전압을 생성하는 차지 펌프 회로부; 상기 차지 펌프 회로부에서 생성된 상기 제어 전압을 입력받아 상기 제어 전압에 해당하는 지연 값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로; 및 상기 지연클럭신호와 상기 외부클럭신호를 입력받아 필요한 클럭신호를 생성하는 비중첩 클럭 생성부(Non-Overlapping Clock Generator);를 포함하는 것을 특징으로 하는 멀티스텝(Multi-Step) ADC용 클럭생성기를 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 변환 주파수와 동일한 주파수의 외부클럭신호를 입력받고 상기 외부클럭신호를 지연시켜 지연클럭신호를 생성하고 상기 지연클럭신호의 지연 폭을 측정하여 지연 정도를 조절하되, 비중첩 신호 생성(Non-Overlapping Clock Generation) 과정에서 생성되는 샘플링신호 시점을 상기 외부클럭 신호와 동기화하는 것을 특징으로 하는 클럭신호 생성기를 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 외부클럭신호를 입력받아 일정량만큼 지연된 지연클럭신호를 생성하는 지연회로; 및 상기 지연클럭신호를 비중첩 클럭 발생방식에 따라 비중첩신호를 생성하는 비중첩클럭생성기를 포함하되, 상기 비중첩신호를 상기 외부클럭신호와 동기화하여 상승 또는 하강 에지(Riging or Falling Edge)를 결정하는 클럭 생성부를 더 포함하는 것을 특징으로 하는 클럭생성기를 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 지연시킨 지연클럭신호를 비교하여 위상의 지연정도를 검출하여 전압의 형태로 출력하는 과정; 상기 전압을 캐패시터에 전하량의 형태로 저장하는 과정; 상기 캐패시터의 전압을 기초로 지연정도를 조절하여 상기 외부클럭신호를 지연시켜 지연클럭신호를 생성하는 과정; 상기 생성된 지연클럭신호를 상기 외부클럭신호와 비교하는 과정으로 피드백하는 과정; 및 상기 지연클럭신호와 상기 외부클럭신호를 조합하여 비중첩 클럭신호를 생성하는 과정;을 포함하는 것을 특징으로 하는 클럭 신호를 생성하는 방법을 제공한다.

또한, 본 실시예의 다른 측면에 의하면, 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 지연시킨 지연클럭신호를 비교하여 위상의 지연정도를 검출하여 출력하는 과정; 상기 출력된 지연정도에 대한 정보를 기초로 원하는 지연정도와의 차이만큼 보정하여 상기 외부클럭신호를 지연시켜 지연클럭신호를 생성하는 과정; 상기 지연클럭신호를 상기 외부클럭신호와 비교하는 과정으로 피드백하는 과정; 및 상기 지연클럭신호와 상기 외부클럭신호를 조합하여 비중첩 클럭신호를 생성하는 과정;을 포함하는 것을 특징으로 하는 클럭 신호를 생성하는 방법을 제공한다.

이상에서 설명한 바와 같이 본 실시예에 의하면, ADC의 샘플링 주파수에 해당하는 단일 클럭 신호를 이용하므로 고속의 클럭과 부가적인 주파수 변환회로가 필요치 않으며, 외부 인가되는 가장 깨끗한 클럭에 동기화되어 ADC 내부 클럭을 생성하므로 지터에 의한 악영향이 감소하고, PVT 변화에 둔감한 클럭 신호를 생성하여 ADC가 안정적으로 동작할 수 있는 장점이 있다.

도 1은 기존의 Pipelined ADC에서 사용되는 클럭신호생성기의 회로도와 클럭신호 그래프이다.
도 2는 SHA-less 파이프라인 ADC의 동작을 제어하는 클럭신호의 그래프이다.
도 3은 SHA-less 파이프라인 ADC의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 클럭생성기의 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 위상검출부에서 생성한 UP신호와 DN신호의 그래프이다.
도 6은 본 발명의 일 실시예에 따른 차지펌프 회로의 개략도이다.
도 7은 본 발명의 일 실시예에 따른 제어전압의 초기값이 락전압보다 높은 경우의 그래프이다.
도 8은 본 발명의 일 실시예에 따른 지연회로의 구성도이다.
도 9는 본 발명의 일 실시예에 따른 위상검출 회로의 회로도이다.
도 10은 본 발명의 일 실시예에 따른 위상검출 회로에서 발생하는 출력신호의 그래프이다.
도 11은 본 발명의 일 실시예에 따른 위상검출 회로와 차지펌프회로의 작동을 나타내는 개념도이다.
도 12는 본 발명의 일 실시예에 따른 차지펌프회로의 회로도이다.
도 13은 본 발명의 일 실시예에 따른 지연회로의 회로도이다.
도 14는 도 10의 그래프들에 Vctrl의 그래프가 추가된 측정 그래프이다.
도 15는 본 발명의 일 실시예에 따른 중첩 없는 클럭 발생회로(Non-Overlapping Clock Generator)의 회로도이다.
도 16은 본 발명의 일 실시예에 따른 Q1과 Q2클럭 및 샘플링 클럭의 일 예의 그래프이다.

이하, 첨부된 도면을 참조하여 상세하게 설명한다.

각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

이하 용어에 대한 설명으로서, 외부에서 직접 입력되는 클럭을 "외부클럭신호"로, 새로운 신호를 생성하기 위해 외부클럭신호의 위상을 지연시킨 클럭신호를 "지연클럭신호"로, 샘플링에 쓰이는 클럭신호를 "Q1"으로, 잔류 전압을 증폭 전달하는 신호를 "Q2"로 표기한다. 본 발명에 대한 상세한 설명은 설명의 편의를 위해 1/4주기의 지연클럭신호를 생성하는 경우를 대상으로 설명할 것이나 임의의 지연폭을 선택할 수 있다는 점을 함께 설명할 것이므로 1/4주기로 권리범위를 한정하여 해석하지 말아야 할 것이다.

도 4는 본 발명의 일 실시예에 따른 클럭생성기의 블럭도이다. 위상검출부(401)는 외부클럭신호와 지연회로(403)에서 생성된 지연클럭과 위상을 비교하여 서로 다른 두개의 신호를 생성한다. 발생한 두개의 신호 중 비교결과 미리 정해진 위상차(지연 시간)보다 지연클럭과 외부클럭신호와의 위상차가 작을 때 발생시키는 신호를 DN신호로, 클 때 발생시키는 신호를 UP신호로 표시한다. 이때 최초 지연클럭이 존재하지 않을 경우에는 영전압이 지연클럭이 된다.

차지 펌프(402)는 위상검출부(401)에서 생성된 신호에 따라 기준전류를 인가받아 제어전압을 생성한다.

지연회로(403)는 외부클럭신호 및 차지펌프부(402)가 생성한 제어전압을 입력받아 지연된 신호인 지연클럭을 생성한다.

비중첩 클럭 생성부(404)는 외부클럭신호와 지연 회로에서 생성된 지연클럭신호를 합성하여 중첩되지 않은 신호들을 생성한다.

이런 구조를 통해 지연클럭의 지연 정도를 피드백을 통해 원하는 양으로 조절하여 클럭신호를 생성한다.

도 5는 본 발명의 일 실시예에 따른 위상검출부에서 생성한 UP신호와 DN신호의 그래프이다. 외부클럭신호(501)가 ON이고 지연클럭(502)이 OFF인 경우 UP신호를, 외부클럭(501)이 ON이고 지연클럭(502)도 ON인 경우 DN신호를 발생시킨다. 이를 통해 외부클럭신호와 지연클럭신호 사이의 지연 정도를 판별할 수 있다.

도 6은 본 발명의 일 실시예에 따른 차지펌프 회로의 개략도이다. 위상검출부(401)로부터 수신된 UP신호(606)와 DN신호(607)는 제어전압을 결정하는 캐패시터(603)에 충전되는 전류원(601)과 제어전압을 결정하는 캐패시터에서 방전되는 전류원(602)이 인가되는 시간을 결정한다. 따라서 UP신호와 DN신호의 길이에 따라 캐패시터(603)에 충전되는 전하량이 결정된다. 전하량은 제어전압(Vctrl)의 형태로 출력된다.

지연클럭신호는 외부클럭신호에 비해 일정한 지연값을 지닌 신호를 출력해야 한다. 제어전압을 결정하는 캐패시터(603)에 저장된 제어전압은 이 지연 정도를 제어하는 역할을 하는데, 원하는 지연값에 도달하면 제어전압은 지연폭을 변동시키지 않는 고정전압(Vlock)에 이른다.

한편 제어전압은 (UP신호의 길이×캐패시터에 공급되는 전류(Icp: 604))와 (DN신호의 길이×캐패시터에서 방출되는 전류(Icp: 605))의 차이에 따라 변하므로 제어전압이 고정값을 가진다는 것은 이 두 전하량이 같다는 것을 의미한다. 1/4주기만큼 지연하는 경우 UP신호와 DN신호의 길이가 같으므로 각 전류의 크기는 같아야 한다. 다시 말해 각 전류의 크기비가 1:1이 아니라면 한 주기 동안 동일한 전하량이 충전, 방전되어야 제어전압이 고정값을 지니므로 전류의 크기비의 역수로 UP신호와 DN신호의 길이비가 정해진다. 따라서 전류의 크기비를 변화시켜서 고정전압과 고정전압에 따른 지연 폭을 결정할 수 있다.

도 7은 본 발명의 일 실시예에 따른 제어전압의 초기값이 고정전압보다 높은 경우의 그래프이다. 만일 UP신호가 DN신호보다 길어서 제어전압이 높아졌거나 초기 제어전압이 고정전압보다 높다면 지연폭을 줄여서 UP신호의 길이를 줄이고 UP신호와 DN신호의 길이의 합이 외부클럭의 ON인 구간으로 일정하므로 DN신호의 길이를 늘여서 고정전압을 낮추게 된다.

도 8은 본 발명의 일 실시예에 따른 지연회로의 구성도이다. 지연회로는 지연값을 정해주는 전류원과 연결되어 있고 전류의 크기는 제어전압에 의해 조절된다. 지연회로는 인버터의 중첩으로 구성되며 인버터에 인가되는 전류의 크기에 따라 지연값이 결정된다. 차지 펌프에서 생성된 제어전압이 지연회로의 전류원과 연결되어, 제어전압에 따라 전류값을 변화시켜서 입력받은 외부클럭을 지연시킨 지연값을 조정할 수 있다. 제어전압이 커지면 전류를 증가시켜 지연값이 작아지게 되고 전압이 낮아지면 전류를 감소시켜 지연값이 커지도록 할 수 있다.

도 9는 본 발명의 일 실시예에 따른 위상검출 회로의 회로도이다. 지연클럭신호(902)를 인버터(911)에 입력시켜 반전시킨 신호 및 외부클럭신호(901)를 인가받는 앤드 게이트(AND Gate: 909)의 출력을 DLPE(908), 이 신호가 연속된 제1 인버터(912), 제2 인버터(913), 제3 인버터(914), 제4 인버터(915)를 통과하여 출력된 신호를 DN신호(907), 이를 인버터에 연결하여 반전시킨 신호를 DNB(906)을 얻을 수 있도록 구성한다. 외부클럭신호와 지연클럭신호를 인가받는 앤드 게이트(AND Gate: 910)의 출력을 DLPEB(903), 이를 인버터에 연결하여 반전시킨 신호를 UP신호(904), 이를 다시 인버터에 연결하여 반전시킨 신호를 UPB(905)로 얻을 수 있도록 구성한다.

상술한 구성을 설명하면 도 5에서 설명한 바와 같이 외부클럭이 ON인 경우 지연클럭의 상태에 따라 UP신호와 DN신호를 추출하므로 위상의 공통 구간을 결정하는 논리 연산을 수행하는 앤드 게이트(AND Gate)를 사용한다. 외부클럭과 지연클럭이 모두 ON인 경우를 구하는 DN신호의 경우 직접 연결하여 신호를 생성하고 외부클럭은 ON을 지연클럭신호는 OFF인 경우를 구하는 UP신호의 경우 지연클럭신호를 인버터(Inverter)를 이용하여 반전시켜서 앤드 게이트에 인가하여 신호를 생성한다. UP신호와 DN신호는 전하량의 충전과 방전을 명확히 구분하여야 하므로 동시에 차지펌프(402)의 두 스위치가 ON이 되지 않도록 설계해야 한다. 따라서 도 9에서는 DN신호의 발생시점을 늦추기 위하여 네개의 인버터(912~915)를 연결하여 지연시켰다. 본 회로도는 실시예를 나타내기 위한 예시일 뿐이며, 지연클럭신호와 외부클럭신호를 비교하여 지연폭을 나타내는 두개의 상보적인 신호를 출력하는 회로라면 어떠한 형식이든 가능하다.

도 10은 본 발명의 일 실시예에 따른 위상검출 회로에서 발생하는 출력신호의 그래프이다. 위상검출 회로는 앤드 게이트 두개가 발생시킨 신호를 이용하고 각 신호의 입력 신호는 모두 반전 없는 외부클럭이므로 초기 출력신호 DLPE와 DLPEB는 입력신호의 ON값을 분할한 값을 갖고 입력신호의 OFF값은 모두 OFF값을 갖는다. DLPEB신호를 반전하여 UP신호를 얻고 DLPE값을 지연시켜서 UP신호와 분리된 DN신호를 얻는다. 도 5의 설명과 UP신호가 반전된 형태인 것은 DN신호와 입력되는 스위치와 반대로 동작하는 스위치에 전압을 인가할 것이기 때문인데, 이는 아날로그 회로에서 대칭적으로 회로를 설계하는 것이 성능향상에 도움이 되기 때문이지 이에 한정되는 것은 아니다. 예를 들어 DN신호와 같게 동작하는 스위치를 사용한다면 UP신호의 반전신호(도 5에서 묘사한 UP신호)인 DLPE를 사용할 수 있다.

도 11은 본 발명의 일 실시예에 따른 위상검출 회로와 차지펌프회로의 작동을 나타내는 개념도이다. 도 11의 (a)는 도 10의 신호와 동일하다. 도 11의 (b)는 위상 검출회로와 차지펌프회로의 연결을 나타낸 회로도이다. 위상 검출 회로의 UP신호는 PMOS 스위치(1101)에 연결하고 DN신호는 NMOS 스위치(1102)와 연결한다. 이렇게 연결한 경우 UP과 DN이 동시에 ON신호를 발생시킨다 하더라도 각기 상보적으로 동작하므로 동시에 스위치가 ON되는 구간은 없도록 설계됨이 바람직하다.

PMOS 스위치(1101)가 ON인 동안 양극과 연결된 전류원(1103)으로부터 차지펌프의 출력 캐패시터(1104)에 전하가 충전되고, NMOS 스위치(1102)가 ON인 동안 캐패시터에 충전된 전하 중 일부가 음극과 연결된 전류원(1105)으로 방전되게 된다.

이러한 동작으로 지연클럭신호가 정확히 외부클럭신호의 1/4 주기만큼 지연이 발생하면 UP신호와 DN신호가 차지펌프의 PMOS와 NMOS 스위치를 ON하는 시간이 같게 되어 전하의 입출입량이 일정하게 되어 일정한 전압이 유지된다.

도 12는 본 발명의 일 실시예에 따른 차지펌프회로의 회로도이다. 차지 펌프 회로는 입력단자가 전원전압의 양극인 VDD(1201)와 연결되어 있는 제1 MOS(1202)를 구비하고 출력 단자는 병렬로 연결된 UP신호로 제어되는 스위치(1206)와 UP신호의 반전신호로 제어되는 스위치(1207)와 연결한다. 일측이 MOS와 연결되어 UP신호의 반전신호로 제어되는 스위치(1207)는 타측을 접지단자와 연결한다. 일측이 MOS와 연결되어 UP신호로 제어되는 스위치(1206)는 타측을 DN신호로 제어되는 스위치(1208)와 Vctrl을 축전하는 캐패시터(1210)에 병렬로 연결한다. DN신호로 제어되는 스위치(1208)의 타측은 DN신호의 반전신호로 제어되는 스위치(1209)와 제2 MOS(1203)의 입력단자에 연결한다. 제2 MOS(1203)의 출력 단자는 전원전압의 음극인 VSS(1211)에 연결한다. 제1 MOS(1202)의 게이트는 제3 MOS(1204)의 게이트와 제3 MOS(1204)의 출력단자와 연결하고 제3 MOS(1204)의 입력단자는 VDD에 연결한다. 제4 MOS(1205)의 입력단자는 제3 MOS(1204)의 출력단자와 제1 MOS(1202)의 게이트 단자에 연결하고 제4 MOS(1205)의 출력단자는 VSS에 연결한다. VDD(1201)를 전원으로 하여 전류를 조절하는 Ibias(1212)단자는 제5 MOS(1206)의 입력단과 제2 MOS(1203), 제4 MOS(1205), 제5 MOS(1206)의 게이트 단자들에 연결하며 제5 MOS(1206)의 출력단자는 VSS(1211)에 연결한다.

Ibias(1212)에 따라 제4 MOS(1205)의 전압이 결정되므로 제3 MOS(1204),제1 MOS(1202)의 게이트 단자에 인가되는 전압에 영향을 주어 제1 MOS(1202)의 전류량과 제2 MOS(1203)의 전류량을 조절할 수 있다. 이와 같이 구성함으로써 도12의 (b)와 같이 DLCLK의 상승 에지를 Ibias전류에 따라서 조절이 가능하게 함으로써, DLPE의 펄스 폭을 조정할 수 있게되어, 결과적으로 샘플링클럭의 폭 또한 조절이 가능하게 할수있다.

UP신호와 UP신호의 반전신호는 언제나 하나는 연결되기 때문에 제1 MOS(1202)가 만드는 전류원은 언제나 끊어지지 않는다. DN신호측도 같다.

본 회로는 도 6의 개념도를 구체적으로 나타낸 회로도로서 하나의 일실시예일 뿐 일정한 전류가 입력되고 방출되는 전류원과 직렬로 연결된 스위치들의 연결시간에 따라 캐패시터에 전하량이 축적될 수 있다면 어떠한 회로결합도 가능하다. 예를들어 스위치와 전류원이 반드시 트렌지스터일 필요는 없으며 UP신호와 DN신호가 반대로 구성되어도 특정한 제어전압(Vctrl)을 얻을 수 있다.

Vctrl전압은 차지 펌프에서 흐르는 전류와 클럭딜레이(Clock Delay)에 따라 선택되어야 하며, 캐패시터 값은 동작 주파수에 따라 캐패시터에 충전되는 전압이 달라지므로 동작 리플(Ripple)에 따라 선택되어야 함이 바람직하다.

도 13은 본 발명의 일 실시예에 따른 지연회로의 회로도이다. 지연회로(403)는 외부로부터 공급받은 외부클럭신호 대비 일정 시간 지연된 지연클럭신호를 생성하며, 위상 검출 회로로 지연클럭신호를 되먹임시켜서 외부클럭신호와 지연클럭신호간에 차이를 비교하여 위상 검출회로가 그 차이에 해당하는 펄스를 발생하여 차지 펌프에 공급함으로써 인가된 외부클럭신호와 항상 일정한 지연이 발생하도록 하는 회로이다.

지연회로(403)는 커런트 스타브드 인버터(Current Starved Inverter)로 설계될 수 있으며, NMOS로 구성된 회로부는 차지 펌프로부터 생성된 Vctrl전압으로 직접 제어를 함으로써 인버터가 행하는 지연의 크기를 조절할 수 있으며, PMOS로 구성된 회로부는 NMOS회로부의 복사(copying)를 통해 동작하도록 한다. 따라서, Vctrl이 크면 지연이 감소하게 되고 Vctrl이 작으면 지연이 증가하게 된다.

이하 회로의 구성을 상세히 설명한다.

먼저 지연회로에 있어서 Vctrl(1210)에 따라 NMOS(1308)의 전류를 PMOS(1307)로 복사(Copy)하면 PMOS쪽 바이어스전압(Vbias)이 형성된다. 이 구성을 통해 Vctrl(1305)전압에 따라서 Vbias(1304)의 전압이 조정된다. 지연 회로 내부의 지연 셀(Delay Cell) 각 각은 스타브드 인버터로 구성되며, 도 13의 도트 라인 박스(Dotted Line Box, 1302)를 예로 들어 설명한다. VDD(1303)에 가까운 PMOS(1309)와 VSS(1306)에 가가운 NMOS(1312)는 각 각 Vbias(1304)와 Vctrl(1305)에 의해 바이어스가 되는 전류원을 형성하고, PMOS(1310)과 NMOS(1311)은 인버터를 구성한다. 따라서, 전류원에서 흐르는 전류의 크기에 따라 입력 신호 대비 지연된 신호를 출력하게 되고, 각 지연 셀을 통과한 최종 출력은 회로에서 필요로하는 지연 클럭을 형성한다.

한편 Vctrl(1305)과 위의 전압 조절 부분으로부터 생성된 Vbias(1304)를 통해 지연값이 조절되는 직렬로 연결된 인버터를 설명한다. VDD(1303)와 입력단자가 연결되어 있는 제3 PMOS(1309)의 게이트 단자는 Vbias(1304)와 연결되고 출력 단자는 제4 NMOS(1310)의 입력단자와 연결된다. 제4 NMOS(1309)의 게이트 단자는 입력단자(1313)와 제5 PMOS(1311)의 게이트와 연결된다. 제4 NMOS(1309)의 출력 단자는 제5 PMOS(1311)의 입력단자에 연결되며 이들 연결은 출력단자(1314)와 연결된다. 제5 PMOS(1311)의 출력 단자는 게이트 단자가 Vctrl(1305)과 연결되어 있고 출력 단자가 VSS(1306)와 연결된 제6 NMOS(1312)의 입력단자와 연결된다. 인버터(1302)의 입력단자와 출력단자를 직렬로 연결하며 짝수개를 배열하면 위상의 반전 없이 원하는 비율로 지연시킬 수 있으며 앞서 설명한 전압조절 부분을 통해 각 인버터들의 지연량을 조절할 수 있다.

본 회로는 전류의 크기를 Vctrl로 조절할 수 있는 전류원과 전류의 크기에 따라 지연폭이 결정되는 인버터의 조합으로 구성된 지연회로의 용이실시를 나타내기 위한 일실시예일 뿐 본 발명의 권리범위를 한정짓는 것은 아니다. 예를 들어 대칭구조를 위해 PMOS와 NMOS를 배치하였으나 이는 아날로그 회로의 일반적인 설계 방식을 따른 것일 뿐 본 발명의 본질과는 관계가 없다. 설계의 용이성과 매칭 특성의 수월성을 일부 포기하고 다른 형태를 따른다 하여도 본 발명의 권리범위에 해당한다 할 것이다.

지연회로의 최종 인버터의 출력단자에 생성된 지연클럭신호는 위상 검출 회로로 되먹임된다.

도 14는 도 10의 그래프들에 Vctrl의 그래프가 추가된 측정 그래프이다. UP신호가 생성되는 경우 일정한 전하가 충전되므로 Vctrl은 선형으로 증가하며 DN신호가 생성되는 구간에서는 일정한 전하가 방출되므로 Vctrl이 선형으로 감소하게 된다. UP신호와 DN신호는 외부클럭신호가 ON인 경우에 한해 발생하므로 정상상태에서의 Vctrl신호는 외부클럭신호가 ON인 구간에서 선형으로 상승과 하강이 반복되고 외부클럭신호가 OFF인 구간에서는 일정한 값을 갖는 주기함수가 된다.

도 15는 본 발명의 일 실시예에 따른 중첩 없는 클럭 발생회로(Non-Overlapping Clock Generator)의 회로도이다. 중첩 없는 클럭 발생회로는 지연회로의 출력과 외부클럭신호를 이용하여 샘플링을 위한 클럭과 일반적인 ADC동작을 위한 클럭을 생성한다. 샘플링 클럭은 외부클럭과의 동기를 맞추기 위해 외부클럭과의 게이팅을 통해 하강 에지에서 동기되도록 한다. 본 실시예에서는 AND 게이트를 통해 게이팅하였으나 이중위상 클럭 발생기 자체는 다양한 구조가 가능하므로 구체적인 방법 자체는 다양하게 설계할 수 있을 것이다.

이하 본 실시예의 회로도 구성을 상세히 설명한다.

지연회로에서 생성한 동일한 두 개의 지연클럭신호를 하나는 NAND 게이트의 입력단에 다른 하나는 인버터로 반전시켜서 다른 NAND 게이트의 입력단에 연결한다. 각 NAND 게이트의 출력값은 복수개의 인버터들을 거쳐 다른 NAND 게이트의 입력단에 인가되도록 연결한다. 복수개의 인버터를 지나는 동안 생성되는 다양한 신호들 중 폭과 상승, 하강에지(Rising, Falling Edge)의 조건에 맞는 신호들을 선택하고 OR게이트의 입력단에 연결하여 원하는 신호를 생성한다. 이중 Q1 신호의 상승에지(Rising Edge)를 결정하는 입력 신호를 외부클럭신호와 함께 AND 게이트에 연결하여 샘플링 클럭을 출력받는다.

차지 펌프의 전류원의 전류 크기를 변화시킴에 따라 Vctrl전압의 크기가 변하게 되므로 인버터들의 지연기간을 차지펌프 전류로도 조정이 가능하며, 지연클럭신호가 비중첩 클럭발생회로의 입력으로 직접 사용되므로 변화를 통해 샘플링 클럭의 펄스 너비를 조정할 수 있다.

아날로그 신호 샘플링은 Q1 클럭을 이용하고 데이터 변환 혹은 증폭 등의 동작은 Q2 클럭을 이용하여 진행될 수 있으며 샘플링과 데이터 변환 또는 증폭동작은 분절적으로 일어나야 하기 때문에 Q1과 Q2는 중첩되지 않도록 구성한다.

도 16은 본 발명의 일 실시예에 따른 Q1과 Q2클럭 및 샘플링 클럭의 그래프이다. 본 실시예에서는 샘플링 클럭이 Q1의 1/4사이클에서 진행되는 경우를 도시하였다. Q1(1601)과 Q2(1602) 클럭신호는 비중첩되어 생성된다. 샘플링 클럭(Q1P: 1603)은 외부클럭신호(EXTCLK: 1604)가 하강(Falling)할 경우 Q1(1601)과 함께 입력하는 게이트의 지연 시간 후에 하강(Falling)하게 되므로(1606, 1607) 외부클럭에 동기화를 이룰 수 있다. ADC의 데이터변환은 샘플링클럭(1603)이 하강하여 입력 신호의 샘플링이 완료되는 시점이 끝나면, 데이터변환클럭(Data conversion: 1605)이 상승하여 입력된 신호를 데이터변환하게 된다. 이를 통해 상술한 지연클럭신호에 누적된 지터(Jitter)와 같은 오류와 무관하게 한 차례만 게이트를 통과한 외부클럭신호에 연동되어 샘플링의 강하시점이 결정되므로 샘플링 시점의 변동으로 생성되는 디지털 코드 에러를 획기적으로 줄일 수 있다. 이와 같이 특별히 정밀성이 요구되는 클럭을 외부클럭신호와 동기화하여 오차를 줄이고 나머지 클럭들은 이를 기준으로 클럭을 생성하는 방법은 샘플링 클럭이 특별히 중요한 ADC에서 유용하나 다른 분야에서도 쓰일 수 있을 것이다.

도 17은 본 실시예의 클럭 생성 방법을 나타낸 순서도이다. 위상차를 검출하는 과정(S1710)에서는 외부클럭신호를 입력받고 외부클럭신호를 지연시킨 지연클럭신호를 피드백 받아 위상의 지연정도를 검출하여 출력한다. 캐패시터에 정보를 저장하는 과정(S1720)에서는 위 신호를 저장한다. 이때 저장 수단으로 캐패시터에 전하량을 충전하는 방법으로 지연정도를 저장할 수 있다. 지연클럭신호를 생성하는 과정(S1730)에서는 위의 저장된 지연정도를 기준으로 외부클럭신호를 입력받아 지연된 지연클럭신호를 생성한다. 이때 지연 방법으로 캐패시터에서 출력된 전압을 기준으로 전류량을 조절하고 이를 인버터에 인가하여 지연치를 조절하는 방법을 쓸 수 있다. 지연클럭신호를 피드백하는 과정(S1740)에서는 이렇게 생성된 지연클럭신호를 위상차를 검출하는 과정(S1710)으로 되돌린다. 비중첩 클럭신호를 생성하는 과정(S1750)에서는 생성된 지연클럭신호를 바탕으로 비중첩 클럭신호를 생성한다. 이때 비중첩 클럭신호의 일부와 외부클럭신호를 동기화하여 특별히 정밀한 클럭신호를 생성할 수 있다.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

101: 주파수 분주회로 102: 비중첩클럭생성기
301: 제1스위치 302: 제2스위치
303: 제3스위치 304: 제4스위치
305: 비교전압이 인가된 스위치
306: 제5스위치
401: 위상검출부 402: 차지 펌프부
403: 지연회로 404: 비중첩 클럭 생성부
501: 외부클럭 502: 지연클럭
503: DN신호 504: UP신호
601: 공급되는 전류원 602: 추출되는 전류원
603: 캐패시터 604: 공급되는 전류
605: 방출되는 전류 606: UP신호
607: DN신호 901: 외부클럭신호
902: 지연클럭신호 903: DLPEB신호
904: UP신호 905:UPB신호
906: DNB신호 907: DN신호
908: DLPE신호 909: 제1앤드 게이트(AND Gate)
910: 제2앤드 게이트 911: 인버터
912: 제1인버터 913: 제2인버터
914: 제3인버터 915: 제4인버터
1101: PMOS 스위치 1102: NMOS 스위치
1103: 양극과 연결된 전류원 1104: 출력 캐패시터
1105: 음극과 연결된 전류원 1201: 전원전압의 양극(VDD)
1202: UP신호로 제어되는 스위치
1203: 제2MOS 1204: 제3MOS
1205: 제4MOS 1206: 제5MOS
1207 :UP신호의 반전신호로 제어되는 스위치
1208: DN신호로 제어되는 스위치
1209: DN신호의 반전신호로 제어되는 스위치
1210: 캐패시터 1211: 전원전압의 음극(VSS)
1212: 제어전류(Ibias) 1250: UP신호
1251: DN신호 1301: 전압의 조절 부분
1302: 인버터 1303: 전원전압의 양극(VDD)
1304: Vbias 1305: 제어전압(Vctrl)
1306: 전원전압의 음극(VSS) 1307: 제1PMOS
1308: 제2NMOS 1309: 제4NMOS
1310: 제4NMOS 1311: 제5PMOS
1312: 제6NMOS 1313: 입력단자
1314: 출력단자 1501: 제1NAND 게이트
1502: 제2NAND 게이트 1503: 제1OR 게이트
1504: 제2OR 게이트 1505: AND 게이트
1506: 외부클럭신호 1507: 샘플링 클럭
1601: Q1 클럭신호 1602: Q2 클럭신호
1603: 샘플링 클럭 1604: 외부클럭신호
1605: 데이타 변환클럭 1606: 샘플링 하강 에지
1607: 외부클럭 하강 에지

Claims (9)

1. ADC(Analog-to-Digital Convertor)에 사용되는 클럭생성기에 있어서,
   외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 시간적으로 지연시켜 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부;
   상기 위상검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어전압을 생성하는 차지펌프부;
   상기 제어전압을 입력받아 상기 제어전압에 해당하는 지연값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로; 및
   상기 지연클럭신호와 상기 외부클럭신호를 입력받아 비중첩 클럭신호를 생성하는 비중첩 클럭 생성부(Non-Overlapping Clock Generator)
   를 포함하는 것을 특징으로 하는 클럭 신호 생성기.
2. 제1항에 있어서,
   상기 차지펌프부는,
   상기 위상검출부의 상기 출력을 받아 캐패시터에 입출력되는 전류가 흐르는 시간을 결정하는 방식으로 충전되는 전하량을 조절하여 상기 캐패시터의 상기 제어전압을 생성하는 것을 특징으로 하는 클럭 신호 생성기.
3. 제1항에 있어서,
   상기 비중첩 클럭 생성부는.
   상기 외부클럭신호의 하강에지(Falling Edge)에 동기화되어 샘플링 클럭을 생성하는 것을 특징으로 하는 클럭 신호 생성기.
4. 제1항에 있어서,
   상기 지연회로는,
   상기 제어전압에 따라 상기 외부클럭신호에 대한 지연 시간을 가변시키는 것을 특징으로 하는 클럭 신호 생성기.
5. 제1항에 있어서,
   상기 위상 검출부는,
   출력 신호로 입력 신호가 ON인 구간 중 지연클럭이 ON인 구간과 OFF인 구간을 서로 다른 상기 출력 신호로 출력하는 것을 특징으로 하는 클럭 신호 생성기.
6. 변환주파수와 동일한 주파수의 외부클럭신호와 상기 외부클럭신호를 시간적으로 지연시켜 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부;
   상기 위상검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어전압을 생성하는 차지펌프부;
   상기 제어전압을 입력받아 상기 제어전압에 해당하는 지연값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로;
   상기 지연클럭신호를 입력받아 비중첩 클럭신호를 생성하는 비중첩 클럭 생성부; 및
   상기 비중첩 클럭신호와 상기 외부클럭 신호를 동기화하는 동기화부
   를 포함하는 것을 특징으로 하는 클럭 신호 생성기.
7. 제6항에 있어서,
   상기 지연회로는,
   상기 지연클럭신호의 피드팩을 이용하여 지연 정도가 동적으로 조절되도록 하는 것을 특징으로 하는 클럭 신호 생성기.
8. 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 시간적으로 지연시켜 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부;
   상기 위상검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어전압을 생성하는 차지펌프부;
   상기 제어전압을 입력받아 상기 제어전압에 해당하는 지연값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로;
   상기 지연클럭신호를 입력받아 비중첩 클럭신호를 생성하는 비중첩 클럭 생성부; 및
   상기 비중첩 클럭신호를 상기 외부클럭신호와 동기화하여 상승 또는 하강 에지(Riging or Falling Edge)를 결정하는 클럭 생성부
   를 포함하는 것을 특징으로 하는 클럭 신호 생성기.
9. 제8항에 있어서,
   상기 지연회로는 상기 외부클럭신호와 피드백된 지연클럭신호를 비교하여 지연 정도를 보정하는 것을 특징으로 하는 클럭 신호 생성기.

Images