KR101352348B1 - 전압제어형 발진회로 및 피엘엘 회로 - Google Patents

전압제어형 발진회로 및 피엘엘 회로 Download PDF

Info

Publication number
KR101352348B1
KR101352348B1 KR1020060063040A KR20060063040A KR101352348B1 KR 101352348 B1 KR101352348 B1 KR 101352348B1 KR 1020060063040 A KR1020060063040 A KR 1020060063040A KR 20060063040 A KR20060063040 A KR 20060063040A KR 101352348 B1 KR101352348 B1 KR 101352348B1
Authority
KR
South Korea
Prior art keywords
vco
oscillation circuit
circuit
cells
node
Prior art date
Application number
KR1020060063040A
Other languages
English (en)
Other versions
KR20070008398A (ko
Inventor
요스케 우에노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070008398A publication Critical patent/KR20070008398A/ko
Application granted granted Critical
Publication of KR101352348B1 publication Critical patent/KR101352348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Abstract

본 발명의 전압제어형 발진회로는, 위상차가 π／2의 차동신호가 입력되는 VCO셀(C1) 및 VCO셀(C3)의 tail 노드를 서로 접속하여 구성된다. VCO셀(C1) 및 (C3)의 tail 노드를 서로 접속함으로써, tail 노드(N)의 주파수(2f0)의 진동을 작게 할 수 있다(진동이 억제된다). 이것에 의해, NMOS 트랜지스터에 의한 불필요한 진동이나 왜곡을 용이하게 방지시킬 수 있다.

Description

전압제어형 발진회로 및 피엘엘 회로{Voltage-controlled oscillator circuit and PLL circuit}
도 1은 제 1실시 형태의 발진 회로를 설명하는 블럭도이다.
도 2는 tail 노드를 접속한 VCO셀의 등가 회로를 나타내는 회로도이다.
도 3은 도 2에 나타내는 등가 회로의 입력 파형을 나타내는 도면이다.
도 4a 및 도 4b는, 차동신호의 입력에 의해 생기는 tail 노드의 전압을 설명하는 도면이며, 도4c는, 등가 회로의 tail 노드에서의 전압 파형을 나타내는 도면이다.
도 5는 QDC를 이용한 제 1실시 형태의 발진 회로를 나타내는 블럭도이다.
도 6은 제 2실시 형태의 발진 회로를 나타내는 블럭도이다.
도 7은 QDC를 이용한 제 2실시 형태의 발진 회로를 나타내는 회로도이다.
도 8은 제 3실시 형태의 발진 회로를 나타내는 블럭도이다.
도 9는 제 4실시 형태의 발진 회로를 나타내는 블럭도이다.
도 10은 PLL 회로의 실시 형태를 나타내는 블럭도이다.
도 11은 종래의 차동형의 링 VCO를 나타내는 모식도이다.
도 12는 도 11에 나타내는 VCO셀의 등가 회로를 나타내는 회로도이다.
도 13은 tail 노드의 전압의 2f0진동을 나타내는 그래프이다.
도 14는 tail 노드의 전압의 2f0진동에 의한 출력 파형을 나타내는 그래프이다.
도 15는 종래의 다른 링 VCO의 구성을 나타내는 블럭도이다.
[도면의 주요부분에 대한 부호설명]
100, 100a, 100b, 100c, 100d, 100e: 발진 회로
101, 102, 103, 104, 105: QDC
C1, C2, C3, C4, C5, C6: VCO셀
Ca1, Ca2, Ca3, Ca11, Ca12, Ca13, Ca14: 용량
I: 정전류원 M1, M2, M3, M4: NMOS 트랜지스터
N: tail노드 R1, R2, R3, R4: 부하
본 발명은, 전압제어형 발진회로 및 PLL 회로에 관한 것으로, 특히, 차동형의 전압제어형 발진회로 및 그것을 갖춘 PLL 회로에 관한 것이다.
휴대 전화를 시작으로 하는 무선통신이나, 여러 가지 케이블을 통한 시리얼 통신이나, 디스크 매체로부터의 디지털 기록 데이터 재생계(리드 채널) 등에 있어서는, 스펙트럼 정밀도가 높은 발진신호를 생성하거나, 데이터 신호에 주파수·위상 고정(lock)된 클럭 신호를 발생하거나 하기 위해, PLL(Phase Locked Loop) 회로가 널리 이용되고 있다.
근래에, 발진신호나 클럭신호의 고속화가 촉진되고 있고, 보다 고성능인 PLL 회로가 요구되고 있다.
PLL 회로에 대해서 요구되는 성능의 지표의 하나로서 출력신호의 정밀도를 들 수 있다. 출력 신호의 정밀도는, 열잡음이나 소자 고유의 여러 가지의 잡음에 의해 저하하기 때문에 이 저하를 억제하는 것이 바람직하다. 이 정밀도를 평가하는 지표로서, 지터 성능, 위상 노이즈로 불리는 것이 널리 이용되고 있다.
그런데, 지터·위상 노이즈의 주된 요인으로서는, PLL 회로의 내부에 설치된 전압제어형 발진회로(VCO：Voltage Control Oscillator)에 의한 잡음을 들 수 있으며, VCO에서의 잡음 그 자체를 작게 함으로써, PLL 회로의 지터 성능을 향상시킬 수 있다.
VCO는, 그 구성의 차이로부터 일반적으로, LCVCO와 링 VCO의 2종류로 대별된다. 일반적으로 LCVCO쪽이 지터 성능은 뛰어나지만, 링 VCO는, 넓은 주파수 가변 영역을 가지며, 서로 위상이 다른 복수의 출력신호를 출력할 수 있는 것이나, 인덕터를 필요로 하지 않는 것 등의 이점 때문에, 지터 성능의 요구가 그만큼 어렵지 않은 애플리케이션에 있어서 널리 사용되고 있다. 따라서, 적용 애플리케이션의 확대를 가져온다고 하는 의미에 있어서, 링 VCO의 지터 성능을 개선하는 것이 바람직하다.
그래서, 이후에서는 차동형의 링 VCO로 압축하여 설명을 진행시킨다.
도 11은 종래의 차동형의 링 VCO를 나타내는 모식도이다.
링 VCO(90)는, N단(N개)의 서로 동일한 VCO셀(C91, C92,···, C9(n－1), C9n)를 종속접속한 구성으로 되어 있다. 또, 그 단수(N)가 짝수의 경우에는, 차동신호선을 반전시키는 반전부를 가진다. 단수(N)가 홀수의 경우에는 이 반전 동작은 불필요하다.
이 링 VCO의 발진 주파수(이하, f0)는, VCO셀의 지연시간(TD)과 그 단수(N)에 의해 식(1)과 같이 나타낼 수 있다.
f0=1／2 N·TD···(1)
또, 각 서로 이웃이 되는 VCO셀의 출력차동신호는 N이 짝수 때에는 π／N［rad], 홀수 때에는 2π／N［rad]의 위상차를 가진다.
다음에, 각 VCO셀의 내부 구성에 대해 설명하지만, VCO셀(C91, C92,··, C9(n－1), C9n)의 내부구성은 서로 동일하기 때문에, 대표적으로 VCO셀(C91)에 대해 설명한다.
도 12는, 도 11에 나타내는 VCO셀의 등가 회로를 나타내는 회로도이다.
VCO셀(C91)은, 부하(R91,R92), NMOS 트랜지스터(M91,M92) 및 정전류원을 가지고 있다.
NMOS 트랜지스터(M91,M92)는, 차동대(source-coupled pair)를 구성하고 있고, NMOS 트랜지스터(M91)의 드레인에는 부하(R91)가 접속되고, NMOS 트랜지스터(M92)의 드레인에는 부하(R92)가 접속되어 있다. 또, NMOS 트랜지스 터(M91)의 게이트에는 신호(V＋)가 입력되는 입력 단자(In＋)가 접속되고, NMOS 트랜지스터(M92)의 게이트에는 신호(V－)가 입력되는 입력 단자(In－)가 접속되어 있다.
NMOS 트랜지스터(M91)의 드레인과 부하(R91)와의 사이에는 출력 단자(Out－)가 접속되고, NMOS 트랜지스터(M92)의 드레인과 부하(R92)와의 사이에는 출력 단자 (Out＋)가 접속되어 있다.
부하(R91) 및 부하(R92)의, NMOS 트랜지스터(M91) 및 NMOS 트랜지스터(M92)와 반대측은, 각각 전압원(VDD)에 접속되어 있다.
또, NMOS 트랜지스터(M91) 및 NMOS 트랜지스터(M92)의 소스에는, tail 노드(노드)(N90)를 거쳐서 정전류(Itail90)를 출력하는 정전류원이 접속되어 있다.
그런데, 일반적으로 NMOS 트랜지스터(M91,M92)는 비선형인 특성을 가진다. 예를 들면, 이상적인 NMOS 트랜지스터를 생각하면, 그 특성은 식(2)에서 표시되는 2승식에 따른다.
IDS=K·(VGS－VT) 2···(2)
여기서 IDS는 NMOS 트랜지스터의 드레인·소스간 전류, K는, NMOS 트랜지스터의 사이즈에 의해서 정해지는 정수, VGS는 게이트·소스간 전압, VT는 임계전압이다. 또, 정부(正負)의 차동 입력 신호를 각각, 신호(V＋)와 신호(V－)를 커먼(common) 성분과 차동 성분으로 변환한 커먼 신호(VC), 발진 신호(VD)는 식(3)으로 표시된다.
Figure 112006048325103-pat00001
tail 노드(N90)의 전압(Vtail90)은, 식(2) 및 식(3)에 의해, 식(4)의 관계를 만족한다.
Figure 112006048325103-pat00002
식(4)에서 알 수 있는 바와 같이, 전압(Vtail90)은 차동의 발진 신호(VD)의 배의 주파수, 즉, 주파수(2f0)로 진동한다. 또한, 이하에서는, 전압(Vtail90)이 주파수(2f0)로 진동하는 것을 「전압(Vtail)의 (2f0)진동」이라고 한다. 이것은 정성적으로는 다음과 같이 이해된다. NMOS 트랜지스터(M91,M92)의 커먼 신호(VC90(VC))가 일정한채로, 정현 진동을 하고 있는 차동 신호(VD90(VD))가 커지면, NMOS 트랜지스터(M91)의 게이트 전압은 증가하고, NMOS 트랜지스터(M92)의 게이트 전압은 그 만큼 감소한다. 다만, NMOS 트랜지스터의 2승특성에 의해, NMOS 트랜지스터(M91, M92)의 각 게이트·소스 전압(VGS90(VGS))의 일정량의 증대는 그 동량(同量)의 감소보다 큰 전류변화를 일으킨다.
도 13은, tail 노드의 전압의 2f0진동을 나타내는 그래프이다.
전체의 전류치는 전류원에 의해 일정하게 고정되어 있기 때문에, 결과적으로 전압(Vtail90)이 상승함으로써 NMOS 트랜지스터(M91, M92)의 변화량을 조정한다. NMOS 트랜지스터(M92)의 게이트 전압이 증가할 경우에도 마찬가지이다. 따라서, 전압(Vtail90)은 발진 주파수의 2배의 주파수로 진동한다.
그런데, 드레인·소스 전압(VDS)이 전압(VGS－VT)보다 작아지는 삼극관 영역(비포화 영역)에 있어서는, NMOS 트랜지스터의 2승특성은, 식(5)으로 표시된다.
IDS=K·｛2·(VGS－VT) 2·VDS－VDS 2}···(5)
삼극관 영역에서는 NMOS 트랜지스터의 증폭율(gm)은 저하한다. 즉, 출력 파형의 구배가 완만하게 된다.
도 14는, tail노드의 전압의 2f0진동에 의한 출력 파형을 나타내는 그래프이다.
상술한 전압(Vtail)의 2f0진동에 의해, VCO셀(C91)의 출력 신호가 왜곡된다.
구체적으로는 도 13에 나타낸 바와 같이, 신호(V＋) 또는 신호(V－)가 가장 작은 점에서 전압(Vtail)은 가장 높아지고, NMOS 트랜지스터(M91, M92)는 교대로 삼극간 영역에 들어가고, 증폭율(gm) 즉, 출력 파형의 구배가 저하한다. 그 결과, VCO셀(91)의 출력 신호에는 주파수(2f0)성분이나 그 외의 왜곡 성분이 생긴다. 따라서, 주파수(f0)의 신호의 강도와 그 근방 주파수의 신호 강도의 비(比)인 위상 잡음은 악화한다. 또, 주파수(2f0)의 진동의 성분에 의해서 고조파 왜곡도 발생한다. 출력 파형의 진폭도 작아진다.
그런데, 왜곡된 발진 파형은 다음의 원인(1), (2)에 의해 VCO의 위상 노이즈·지터 성능을 악화시키는 것이 알려져 있다(예를 들면, 비특허 문헌 1 참조).
(1)출력 파형의 Peak－to－Peak 전압의 감소에 의해, 노이즈원의 노이즈량이 일정해도 그 위상 노이즈로의 변환량이 증대하는 것.
(2)출력 파형의 비대칭성에 의해 여러 가지의 잡음원의 위상 노이즈로의 변환량이 증대하고, 특히, 프리커(flicker)(1／f) 잡음의 효과가 현저하게 증대하는 것.
종래, 전압(Vtail)의 진동이 발진 동작을 불안정하게 하는 것이 알려져 있다(예를 들면, 특허 문헌 1 참조).
도 15는, 종래의 다른 링VCO의 구성을 나타내는 블럭도이다.
또한, 링VCO(90)과 동일한 부분에는 같은 부호를 이용해 그 설명을 생략한다.
링 VCO(91)는, VCO셀(C91, C92,···, C9(n－1), C9n)의 각 tail 노드와 접지(GND) 단자와의 사이에 NMOS 트랜지스터를 접속함과 동시에, VCO셀(C91, C92,· ··, C9(n－1), C9n)과 같은 구조를 가지면서도 신호는 입력되지 않는 레플리카 셀(replica cell)(Cr)을 설치하고, 모든 VCO셀의 tail 노드의 전압이 상기 레플리카 셀의 기준 tail 노드 전압에 동일해지도록 연산 증폭기(an operational amplifier)(도시하지 않음)로 제어하고 있다.
[특허 문헌 1]특개 2001－326560호 공보
[비특허 문헌 1]“A general theory of phase noise in electrical oscillators, ”IEEE J.Solid-State Circuits,vol.33,pp.179-194,Feb.1998
그렇지만, 이 방법에서는 레플리카 셀이나 오퍼레이션얼 증폭기등의 별도 회로가 추가되기 때문에, 회로 규모나 소비 전력도 증대한다고 하는 문제가 있었다.또, 상기 별도 회로의 추가에 의해 노이즈원은 증대하고, 지터 성능의 향상도 제한된 것이었다.
본 발명은 이러한 점을 감안하여 이루어진 것이며, 간단하고 쉬운 구성으로 링 VCO의 발진 파형의 왜곡 및 위상 노이즈·지터 성능을 향상시키는 전압제어형 발진회로 및 PLL 회로를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 문제를 해결하기 위해서, 차동형의 전압제어형 발진회로에 있어서, 각각 일단측이 부하를 거쳐서 전압원에 접속되고, 타단측이 공통의 노드를 거쳐서 공통의 전류원에 접속되고, 차동신호가 입력되는 한 쌍의 스위칭 소자를 갖추고, 상기 차동신호에 대해서 위상이 다른 차동신호를 출력하는 복수의 VCO 셀과, 상기 복수의 VCO셀의 상기 각 노드의 진동을 상쇄하는 진동상쇄수단을 가지는 것을 특징으로 하는 전압제어형 발진회로가 제공된다.
이러한 발진 회로에 의하면, 진동상쇄수단에 의해 VCO셀의 각 노드의 진동을 상쇄함으로써, 각 VCO셀로부터 출력되는 차동신호의 왜곡과 위상 노이즈·지터를 억제·저감시킬 수 있다.
이하, 본 발명의 실시 형태를 도면을 참조하여 상세하게 설명한다.
도 1은, 제 1실시 형태의 발진 회로를 설명하는 블럭도이다.
발진 회로(100)는, 전압제어형 발진회로(VCO)이며, 기준 신호와 귀환 신호와의 위상차이에 따른 제어전압신호에 따라 발진 신호의 주파수를 변화시키는 것이다.
발진 회로(100)는, 내부의 구성이 서로 동일한 4개의 VCO셀(C1~C4)과 VCO셀(C1) 및 VCO셀(C4)에 접속된 차동신호선을 반전시키는 반전부(2)를 가지고 있다.
VCO셀(C1) 및 VCO셀(C3)은, 그러한 tail 노드(후술)가 서로 접속되며, VCO셀(C2) 및 VCO셀(C4)은, 그러한 tail 노드가 서로 접속되어 있다.
VCO셀(C1~C4)은, 환상(링형)으로 복수단 종속 접속되어 있고, VCO셀(C1)의 출력 단자가 VCO셀(C2)의 입력 단자에 접속되어 있고, VCO셀(C2)의 출력 단자가 VCO셀(C3)의 입력 단자에 접속되어 있고, VCO셀(C3)의 출력 단자가 VCO셀(C4)의 입력 단자에 접속되어 있고, VCO셀(C4)의 출력 단자가 반전부(2)를 거쳐서 VCO셀(C1)의 입력 단자에 접속되어 있다.
VCO셀(C1~C4)은, 입력 단자로부터 입력되는 차동신호에 대해서, π／4[rad]의 위상차를 가지는 차동신호를 출력 단자로부터 출력한다. 즉, VCO셀(C1~C4)에는, 각각 위상이 π／4[rad] 어긋난 차동신호가 입력된다.
다음에, tail 노드가 접속된 2개의 VCO셀의 등가 회로에 대해 설명하지만, VCO셀(C1, C3)의 등가 회로와 VCO셀(C2, C4)의 등가 회로는 서로 동일하기 때문에, 대표적으로 VCO셀(C1, C3)의 등가 회로에 대해 설명한다.
도 2는, tail 노드를 접속한 VCO셀의 등가 회로를 나타내는 회로도이다.
등가 회로(10)는, 부하(R1, R2) 및 NMOS 트랜지스터(M1, M2)로 구성되는 차동증폭부(11)(VCO셀(C1))와 부하(R3, R4) 및 NMOS 트랜지스터(M3, M4)로 구성되는 차동증폭부(12)(VCO셀(C3))와 NMOS 트랜지스터(M1, M2, M3, M4)의 소스와 정전류를 출력하는 정전류원(I)을 갖추고 있다.
또, 도 2중, tail 노드(N)는, NMOS 트랜지스터(M1, M2, M3, M4)의 소스와 정전류원(I)과의 접속부를 구성하고 있다.
NMOS 트랜지스터(M1, M2) 및 NMOS 트랜지스터(M3, M4)는, 각각 차동대(differential pair)(source-coupled pair)를 구성하고 있다.
NMOS 트랜지스터(M1)의 드레인에는 부하(R1)가 접속되고, NMOS 트랜지스터(M2)의 드레인에는 R2가 접속되어 있다. 또, NMOS 트랜지스터(M3)의 드레인에는 부하(R3)가 접속되고, NMOS 트랜지스터(M4)의 드레인에는 R4가 접속되어 있다.
NMOS 트랜지스터(M1)의 게이트에는 신호(VInA ＋)가 입력되는 입력 단자(InA＋) 가 접속되고, NMOS 트랜지스터(M2)의 게이트에는 신호(VInA －)가 입력되는 입력 단자(InA－)가 접속되어 있다. 또, NMOS 트랜지스터(M3)의 게이트에는 신호 (VInB＋)가 입력되는 입력 단자(InB＋)가 접속되고, NMOS 트랜지스터(M4)의 게이트에는 신호(VInB －)가 입력되는 입력 단자(InB－)가 접속되어 있다.
NMOS 트랜지스터(M1)의 드레인과 부하(R1)와의 사이에는, 출력 단자(OutA－)가 접속되고, NMOS 트랜지스터(M2)의 드레인과 부하(R2)와의 사이에는, 출력 단자 (OutA＋)가 접속되어 있다. 출력 단자(OutA＋)에서는 신호(VInA＋)에 대해서 π／4[rad]의 위상차를 가지는 신호가 출력되고, 출력 단자(OutA－)에서는 신호 (VInA－)에 대해서 π／4[rad]의 위상차를 가지는 신호가 출력된다.
또, NMOS 트랜지스터(M3)의 드레인과 부하(R3)와의 사이에는, 출력 단자(Out B－)가 접속되고, NMOS 트랜지스터(M4)의 드레인과 부하(R4)와의 사이에는, 출력 단자(OutB＋)가 접속되어 있다. 출력 단자(OutB＋)에서는 신호(VInB＋)에 대해서 π／ 4[rad]의 위상차를 가지는 신호가 출력되고, 출력 단자(OutB－)에서는 신호(VInB－)에 대해서 π／4[rad]의 위상차를 가지는 신호가 출력된다.
부하(R1, R2, R3 및 R4)의 NMOS 트랜지스터(M1, M2, M3 및 M4)와 반대측은, 각각 전압원(VDD)에 접속되어 있다.
여기서, 부하(R1~R4) 및 정전류원(I)의 구성은 특히 한정되지 않는다.
도 3은, 도 2에 나타내는 등가 회로의 입력 파형을 나타내는 도면이다.
신호(VInA ＋)와 신호(VInA －) 및 신호(VInB ＋)와 신호(VInB －)와의 위상차는 각각 π[rad]이다. 또, VCO셀(C1, C3)에 입력되는 차동신호의 위상차는 π／4×2= π／2이기 때문에, 신호(VInA ＋)와 신호(VInB ＋)와의 위상차는 각각 π／2[rad]이다. 따라서, 신호(VInA ＋), 신호(VInB ＋), 신호(VInA －), 신호 (VInB －)의 위상차는, 이 차례로, 각각 π／2[rad]이다.
다음에, 차동신호의 입력에 의해 생기는 tail 노드의 전압에 대해 설명한다.
도 4(a) 및 도 4(b)는, 차동신호의 입력에 의해 생기는 tail 노드의 전압을 설명하는 도면이고, 도 4(c)는, 등가 회로의 tail 노드에서의 전압 파형을 나타내는 도면이다.
도 4(a)에 나타내는 왜곡(α)은, 차동증폭부(11)에 신호(VInA＋) 및 신호(VInA－)가 입력됨으로써 생기는 tail 노드에서의 전압 파형, 즉, VCO셀(C1) 단체(單體)로의 tail 노드에서의 전압 파형을 나타내고 있다. 마찬가지로 도 4(b)에 나타내는 왜곡(β)은, 차동증폭부(12)에 신호(VInB＋) 및 신호(VInB－)가 입력됨으로써 생기는 tail노드에서의 전압 파형, 즉 VCO셀(C3) 단체로의 tail 노드에서의 전압 파형을 나타내고 있다.
도 4(c)에 나타내는 바와 같이, 등가 회로(10)의 tail 노드(N)에서는, 왜곡(α)과 왜곡(β)이 서로 취소(상쇄)되고, 진동의 진폭이 매우 작은 것으로 된다.
또한, 도 4(c)에서는 설명을 알기 쉽게 하기 위해, 진동의 진폭을 과장하여 나타내고 있다.
다음에, 도 2에 나타내는 등가 회로를 1개의 유니트로 하는 QDC(Quadrature-Delay-Cell)에 대해 설명한다.
도 5는, QDC를 이용한 제 1실시 형태의 발진 회로를 나타내는 블럭도이다.
발진 회로(100a)는, tail 노드가 서로 접속된 VCO셀(C1, C3)이 1개의 유니트로서 구성되는(구성이 등가 회로(10)와 동일하다) QDC(101) 및 tail노드가 서로 접속된 VCO셀(C2, C4)이 1개의 유니트로서 구성되는(구성이 등가 회로(10)와 동일하다) QDC(102)를 가지고 있다.
QDC(101), QDC(102)는, 각각 입력 단자(InA＋), 입력 단자(InA－), 입력 단자(InB＋), 입력 단자(InB－), 출력 단자(OutA＋), 출력 단자(OutA－), 출력 단자(OutB＋), 출력 단자(OutB－)를 갖추고, QDC(101)의 출력 단자(OutA＋), 출력 단자(OutA－), 출력 단자(OutB＋), 출력 단자(OutB－)가 각각, QDC(102)의 입력 단자(InA＋), 입력 단자(InA－), 입력 단자(InB＋), 입력 단자(InB－)에 접속되어 있다. 또, QDC(102)의 출력 단자(OutA＋), 출력 단자(OutA－), 출력 단자(OutB ＋), 출력 단자(OutB－)가 각각, QDC(101)의 입력 단자(InA＋), 입력 단자(InA －), 입력 단자(InB＋), 입력 단자(InB－)에 접속되어 있다.
또, QDC(102)의 출력 단자(OutB＋), 출력 단자(OutB－)와 QDC(101)의 입력 단자(InA＋), 입력 단자(InA－)와의 사이에는, 차동신호선을 반전시키는 반전부(3)가 설치되어 있다.
QDC(101), QDC(102)는, 각각 입력 단자(InA＋), 입력 단자(InA－), 입력 단자(InB＋), 입력 단자(InB－)로부터 입력되는 차동신호에 대해서, π／4[rad]의 위상차를 가지는 차동신호를 출력 단자(OutA＋), 출력 단자(OutA－), 출력 단자(OutB＋), 출력 단자(OutB－)로부터 출력한다.
이러한 발진 회로(100a)에 있어서도 발진 회로(100)와 마찬가지의 효과가 얻어진다.
이상 설명한 바와 같이, 제 1실시 형태의 발진 회로(100) 및 발진 회로(100a)에 의하면, 위상차가 π／2의 차동신호가 입력되는 VCO셀(C1) 및 VCO셀(C3)의 tail 노드를 서로 접속함으로써, tail 노드(N)의 주파수(2f0)의 진동을 매우 작게 할 수 있다(진동이 억제된다). 이것에 의해, NMOS 트랜지스터(M1~M4)의 3극관 영역에서의 동작에 의한 불필요한 진동이나 왜곡을 용이하고도 또한 확실하게 방지시킬 수 있다.
따라서, 출력 신호의 왜곡, 특히, 고조파 왜곡이 저감 또는 억제되고, 위상 잡음의 악화를 확실히 방지할 수 있다. 그 결과, 지터 성능을 향상시킬 수 있다.
또, 발진 회로(100) 및 발진 회로(100a)는, 종래에 비해, VCO셀에 구조상 현저한 변경이 없고, 회로 규모나 소비 전력을 늘리는 것이 없기 때문에, 구조를 간단하고 쉬운 것으로 할 수 있다.
다음에, 발진 회로의 제 2실시 형태에 대해 설명한다.
이하, 제 2실시 형태의 발진 회로(100b, 100c)에 대해서, 상기 기술한 제 1 실시 형태와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는, 그 설명을 생략한다.
도 6은, 제 2실시 형태의 발진 회로를 나타내는 블럭도이다.
제 2실시 형태의 발진 회로(100b)는, tail 노드를 접속하는 VCO셀의 조합이 제 1실시 형태의 발진 회로(100)와 다르게 되어 있다.
발진 회로(100b)는, VCO셀(C1, C2, C3, C4, C5 및 C6)을 가지고 있다.
발진 회로(100b)는, VCO셀의 개수를 N(N은 1이상의 짝수)으로 하면, 서로 N ／2단 마다 2개의 VCO셀의 tail 노드가 접속되어 있다. 즉, VCO셀(C1) 및 VCO셀(C4)의 tail 노드가 서로 접속되고, VCO셀(C2) 및 VCO셀(C5)의 tail 노드가 서로 접속되고, VCO셀(C3) 및 VCO셀(C6)의 tail 노드가 서로 접속되어 있다.
도 7은, QDC를 이용한 제 2실시 형태의 발진 회로를 나타내는 회로도이다.
발진 회로(100c)는, tail 노드가 서로 접속된 VCO셀(C1, C4)이 1개의 유니트로서 구성되는(구성이 등가 회로(10)로 동일하다) QDC(103), tail 노드가 서로 접속된 VCO셀(C2, C5)이 1개의 유니트로서 구성되는(구성이 등가 회로(10)와 동일하다) QDC(104) 및 tail 노드가 서로 접속된 VCO셀(C3, C6)이 1개의 유니트로서 구성되는(구성이 등가 회로(10)와 동일하다) QDC(105)를 가지고 있다. 또, QDC(105)의 출력 단자(OutB＋), 출력 단자(OutB－) 와 QDC(103)의 입력 단자(InA＋), 입력 단자(InA－)와의 사이에는, 차동신호선을 반전시키는 반전부(4)가 설치되어 있다.
이러한 발진 회로(100b) 및 발진 회로(100c)에 의하면, 상기 기술한 제 1실시 형태의 발진 회로(100) 및 발진 회로(100a)와 마찬가지의 효과가 얻어진다.
그런데, 제 1실시 형태의 발진 회로(100a) 및 제 2실시 형태의 발진 회로(100b)에서 설명한 바와 같이, 단수(N)가 짝수의 경우, 서로 N／2단 마다 2개의 VCO셀의 tail 노드를 접속하여 QDC를 작성하고, 각 QDC의 출력 단자에 대응하는 입력 단자를 각각 접속함으로써, 용이하게 VCO셀의 유니트화를 도모할 수 있다. 또, 유니트화를 도모함으로써, 예를 들면, 발진 회로의 배선 패턴을 용이한 것으로 할 수 있다.
다음에, 발진 회로의 제 3실시 형태에 대해 설명한다.
이하, 제 3실시 형태의 발진 회로(100d)에 대해서, 상기 기술한 제 1실시 형태와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는, 그 설명을 생략한다.
도 8은, 제 3실시 형태의 발진 회로를 나타내는 블럭도이다.
제 3실시 형태의 발진 회로(100d)는, 홀수단(홀수개)의 VCO를 이용하는 점이, 제 1실시 형태의 발진 회로(100) 및 제 2실시 형태의 발진 회로(100b)와 다르게 되어 있다.
발진 회로(100d)는, VCO셀(C1, C2, C3)과 VCO셀(C1, C2)의 tail노드 사이에 설치된 용량(capacitance)(Ca1), VCO셀(C2, C3)의 tail 노드 사이에 설치된 용량(Ca2) 및 VCO셀 (C1, C3)의 tail 노드 사이에 설치된 용량(Ca3)을 가지고 있다. 즉, 발진회로(100d)는, 서로 이웃하는 VCO셀의 tail 노드간에 용량이 설치되어 있다.
용량(Ca1, Ca2, Ca3)은, 각 셀의 tail 노드의 직류전압 성분에 영향을 주지 않기 위해 설치되어 있다. 단, 용량(Ca3)은 없어도 좋다.
이 제 3실시 형태의 발진 회로(100d)에 의하면, 상술한 제 1실시 형태의 발진 회로(100) 및 제 2실시 형태의 발진 회로(100b)와 마찬가지의 효과가 얻어진다.
다음에, 발진 회로의 제 4실시 형태에 대해 설명한다.
이하, 제 4실시 형태의 발진 회로(100e)에 대해서, 상술한 제 3실시 형태와의 차이점을 중심으로 설명하고, 같은 사항에 대해서는, 그 설명을 생략한다.
도 9는, 제 4실시 형태의 발진 회로를 나타내는 블럭도이다.
제 4실시 형태의 발진 회로(100e)는, tail 노드를 접속하는 VCO셀의 조합이 제 3실시 형태의 발진 회로(100d)와 다르게 되어 있다.
발진 회로(100e)는, VCO셀(C1, C2, C3, C4 및 C5)과, VCO셀(C1, C3)의 tail 노드 사이에 설치된 용량(Ca11), VCO셀(C3, C5)의 tail노드 사이에 설치된 용량(Ca12) 및 VCO셀(C1, C5)의 tail 노드 사이에 설치된 용량(Ca13)과, VCO셀(C2, C4)의 tail 노드 사이에 설치된 용량(Ca14)을 가지고 있다. 단, 용량(Ca13)은 없어도 좋다.
발진 회로(100e)는, (N－1)／2단 마다 2개의 VCO셀의 tail 노드가 서로 접속되어 있다. 즉, 2단 마다 2개의 VCO셀의 tail 노드가 용량을 거쳐서 서로 접속되어 있다.
이 제 4실시 형태의 발진 회로(100e)에 의하면, 제 3실시 형태의 발진 회로(100d)와 마찬가지의 효과가 얻어진다.
그런데, 제 3실시 형태의 발진 회로(100d)와 제 4실시 형태의 발진 회로 (100e)에서 설명한 바와 같이, 단수(N)가 홀수의 경우에 임의의 단수의 VCO셀에 있어서, 서로(N－1)／2단 마다 VCO셀의 tail 노드를 용량을 거쳐서 접속함으로써, 이 tail 노드의 2f0 진동은 서로 약해지고, 출력 파형의 왜곡을 저감시킬 수 있다.
또, 제 3실시 형태의 발진 회로(100d)와 제 4실시 형태의 발진 회로(100e)에서는, (N－1)／2마다 VCO셀의 tail 노드를 용량을 거쳐서 접속했지만, (N＋1)／2마다 VCO셀의 tail 노드를 용량을 거쳐서 접속하여도 좋고, 어느 쪽을 선택할지는, 개개의 VCO셀의 구성요소의 세부사항(詳細)에 의해 판단된다.
그런데, 상술한 발진 회로(100~100e)는, PLL 회로에 매우 적합하게 이용할 수 있다. 이하, 대표적으로 발진 회로(100)를 PLL 회로에 적용한 예를 나타낸다.
도 10은, PLL 회로의 실시 형태를 나타내는 블럭도이다.
PLL 회로(200)는, 프리스케일러 회로(21), 분주기(22), 위상 주파수 비교기(PFD：Phase Frequency Detector)(23), 요금 펌프(CP：Charge Pump)(24), 루프 필터(LPF：Loop Filter)(25) 및 발진 회로(100)를 가지고 있다.
프리스케일러 회로(21)는, PLL 회로(200)의 외부에 출력하는 출력 클럭 (OUTCLK)을 분주한다. 프리스케일러 회로(21)는, 분주기(22)로부터 출력되는 제어 신호(S)에 따라, 분주비를 변경할 수 있다. 분주기(22)는, 프리스케일러 회로(21)에 의해 분주된 출력 클럭(OUTCLK)을 더 분주한다.
PFD(23)는, 출력 클럭(OUTCLK)의 기준이 되는 기준 클럭(STCLK)과, 프리스케일러 회로(21), 분주기(22)에 의해 분주된 클럭이 입력된다.
PFD(23)는, 기준 클럭(STCLK)과 프리스케일러 회로(21), 분주기(22)에 의해 분주된 클럭과의 위상의 차에 비례한 폭을 가지는 펄스 신호를 출력한다.
CP(24)는, PFD(23)로부터 출력되는 펄스 신호의 폭에 비례한 전압 혹은 전류를 출력한다.
LPF(25)는, CP(24)로부터 출력되는 전압 혹은 전류의 고역을 필터링한다.
발진 회로(100)는, LPF(25)로부터 출력되는 전압치 혹은 전류치에 따른 주파수의 출력 클럭(OUTCLK)을 출력한다.
즉, PLL 회로(200)는, 프리스케일러 회로(21), 분주기(22)에 의해서 분주된 출력 클럭(OUTCLK)의 주파수가, 기준 클럭(STCLK)의 주파수로 동일해지도록 동작함으로써, 출력 클럭(OUTCLK)을 일정한 주파수로 출력한다.
발진 회로(100)(발진 회로(100~100e))를 PLL 회로(200)에 적용함으로써, PLL 회로(200)의 회로 규모의 증대나, 소비 전력의 증대를 용이하게 방지할 수 있다. 또, PLL 회로의 출력 파형의 왜곡을 저감하고, 위상 노이즈 성능·지터 성능을 향상할 수 있다.
이상, 본 발명의 매우 적합한 실시 형태에 대해 상술했지만, 본 발명은, 그 특정의 실시 형태로 한정되는 것은 아니고, 각부의 구성은, 동일한 기능을 가지는 임의의 구성물로 치환할 수 있다. 또, 본 발명에, 다른 임의의 구성물이나 공정이 부가되어도 좋다.
또, 본 발명은, 상술한 각 실시 형태 중 , 임의의 2 이상의 구성(특징)을 조합한 것이어도 좋다.
또한, 상기 기술한 각 실시 형태에서는, VCO셀의 스위칭 소자로서 NMOS 트랜지스터(M1~M4)를 이용했지만, 이것에 한정하지 않고, 임의의 증폭 소자를 이용할 수 있다.
또, 상기 기술한 각 실시 형태에서는, VCO셀(C1~C6)(QDC101~105)에 정현파를 입력했을 경우에 대해 설명했지만, 이것에 한정하지 않고, 예를 들면, 구형파(矩形波) 등, 임의의 파형을 입력한 경우에 대해서도 마찬가지의 효과가 얻어진다.
본 발명에 의하면, 진동상쇄수단에 의해 VCO셀의 각 노드의 진동을 상쇄함으로써, 각 노드의 진동을 억제·저감시킴으로써, 스위칭 소자의 3극관 영역에서의 동작에 의한 불필요한 진동이나 왜곡을 용이하고도 또한 확실하게 방지시킬 수 있다. 이것에 의해, 출력 파형의 왜곡을 저감하고, 위상 노이즈·지터 성능을 향상할 수 있다.
특히, VCO셀을 짝수개로 사용했을 경우에는, 상기 효과가 보다 현저하게 발휘된다.
또, 종래에 비해, VCO셀등에 구조상 현저한 변경이 없고, 회로 규모나 소비 전력을 늘리는 것이 없기 때문에, 구조를 간단하고 쉬운 것으로 할 수 있다.

Claims (9)

  1. 차동형의 전압제어형 발진회로에 있어서,
    각각 한 쌍의 스위칭 소자를 가지는 복수의 VCO셀과,
    부하를 거쳐서 전압원에 접속된 일단측과 공통의 노드를 거쳐서 공통의 전류원에 접속된 타단측을 가지며, 차동신호가 공급되는 상기 스위칭 소자와,
    상기 공급된 차동신호와는 위상이 다른 차동신호를 출력하는 상기 복수의 VCO셀과,
    상기 각 노드에서 진동이 상쇄되도록 상기 복수의 VCO셀을 접속하는 진동 상쇄수단으로 이루어져 있으며,
    상기 진동 상쇄수단은,
    위상이 π／2 어긋난 상기 차동신호가 공급되는 상기 VCO셀의 노드를 접속하는 접속부를 가지는 것을 특징으로 하는 전압제어형 발진회로.
  2. 제 1항에 있어서,
    상기 복수의 VCO셀은, 링형으로 복수단 종속접속되어 있는 것을 특징으로 하는 전압제어형 발진회로.
  3. 제 1항에 있어서,
    상기 진동상쇄수단은, 소정의 상기 VCO셀의 각 노드를 각각 접속한 접속부를 가지는 것을 특징으로 하는 전압제어형 발진회로.
  4. 삭제
  5. 제 1항에 있어서,
    상기 노드가 접속되는 상기 VCO셀을 1개의 유니트로 구성하는 것을 특징으로 하는 전압제어형 발진회로.
  6. 제 1항에 있어서,
    상기 진동상쇄수단은, 상기 복수의 VCO셀의 단수가 짝수일 때, N／2개(N은 상기 VCO셀의 단수) 마다 상기 VCO셀의 각 노드를 접속한 접속부를 가지는 것을 특징으로 하는 전압제어형 발진회로.
  7. 제 1항에 있어서,
    상기 진동상쇄수단은, 상기 복수의 VCO셀의 단수가 홀수일 때, 상기 각 노드를 커패시터를 거쳐서 접속한 접속부를 가지는 것을 특징으로 하는 전압제어형 발진회로.
  8. 제 7항에 있어서,
    상기 진동상쇄수단은, (N－1)／2개 또는 (N＋1)／2개 마다 상기 VCO셀의 각 노드를 접속하는 것을 특징으로 하는 전압제어형 발진회로.
  9. PLL 회로에 있어서,
    각각 한 쌍의 스위칭 소자를 가지는 복수의 VCO셀을 포함하는 차동형의 전압제어형 발진회로와,
    부하를 거쳐서 전압원에 접속된 일단측과 공통의 노드를 거쳐서 공통의 전류원에 접속된 타단측을 가지며, 차동신호가 공급되는 상기 스위칭 소자와,
    상기 공급된 차동신호와는 위상이 다른 차동신호를 출력하는 상기 복수의 VCO셀과,
    상기 각 노드에서 진동이 상쇄되도록 상기 복수의 VCO셀을 접속하는 진동 상쇄수단으로 이루어져 있으며,
    상기 진동 상쇄수단은,
    위상이 π／2 어긋난 상기 차동신호가 공급되는 상기 VCO셀의 노드를 접속하는 접속부를 가지는 것을 특징으로 하는 PLL 회로.
KR1020060063040A 2005-07-12 2006-07-05 전압제어형 발진회로 및 피엘엘 회로 KR101352348B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00202913 2005-07-12
JP2005202913A JP4356659B2 (ja) 2005-07-12 2005-07-12 電圧制御型発振回路およびｐｌｌ回路

Publications (2)

Publication Number Publication Date
KR20070008398A KR20070008398A (ko) 2007-01-17
KR101352348B1 true KR101352348B1 (ko) 2014-01-15

Family

ID=37609865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063040A KR101352348B1 (ko) 2005-07-12 2006-07-05 전압제어형 발진회로 및 피엘엘 회로

Country Status (4)

Country Link
US (1) US7394325B2 (ko)
JP (1) JP4356659B2 (ko)
KR (1) KR101352348B1 (ko)
CN (1) CN1897463B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877300B1 (ko) 2007-05-02 2009-01-09 주식회사 티엘아이 미세적으로 조절가능하면서도 넓은 범위의 주파수를 가지는출력신호를 생성하는 전압제어 발진기 및 이에 포함되는가변지연회로
US20090322389A1 (en) * 2008-06-25 2009-12-31 Guneet Singh Jitter attenuating delay locked loop (dll) using a regenerative delay line
CN102356547B (zh) * 2010-01-22 2014-04-09 松下电器产业株式会社 注入锁定分频器、以及锁相环电路
FR2968787A1 (fr) * 2010-12-13 2012-06-15 Commissariat Energie Atomique Dispositif et procede de compensation de delai de propagation d'un signal
US9780449B2 (en) * 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
US9837714B2 (en) * 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof
US10418979B2 (en) * 2017-08-31 2019-09-17 Core Chip Technology (Nanjing) Co., Ltd. Jitter-free ring oscillator
DE112019002983T5 (de) 2018-06-12 2021-03-18 Rohm Co., Ltd. Kamerasystem sowie Steuerung dafür, Fahrzeug und Deserialisierungsschaltkreis
US11115005B2 (en) 2019-08-28 2021-09-07 Samsung Electronics Co., Ltd Ring voltage controlled oscillator (VCO) startup helper circuit
CN117200757A (zh) * 2022-06-01 2023-12-08 长鑫存储技术有限公司 延时测量电路及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049936A1 (en) * 2000-07-31 2002-04-25 Vadim Gutnik Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals
US6650191B2 (en) * 2001-09-07 2003-11-18 Texas Instruments Incorporated Low jitter ring oscillator architecture
US6653908B1 (en) 2001-10-18 2003-11-25 National Semiconductor Corporation Oscillator circuit with automatic level control for selectively minimizing phase noise

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260615B2 (ja) * 1996-02-08 2002-02-25 株式会社東芝 電圧制御発振器
JP3586172B2 (ja) 2000-05-18 2004-11-10 株式会社東芝 半導体集積回路およびフェーズ・ロックド・ループ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049936A1 (en) * 2000-07-31 2002-04-25 Vadim Gutnik Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals
US6650191B2 (en) * 2001-09-07 2003-11-18 Texas Instruments Incorporated Low jitter ring oscillator architecture
US6653908B1 (en) 2001-10-18 2003-11-25 National Semiconductor Corporation Oscillator circuit with automatic level control for selectively minimizing phase noise

Also Published As

Publication number Publication date
US20070018738A1 (en) 2007-01-25
JP2007027836A (ja) 2007-02-01
KR20070008398A (ko) 2007-01-17
JP4356659B2 (ja) 2009-11-04
CN1897463A (zh) 2007-01-17
CN1897463B (zh) 2010-09-01
US7394325B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR101352348B1 (ko) 전압제어형 발진회로 및 피엘엘 회로
Elsayed et al. A low THD, low power, high output-swing time-mode-based tunable oscillator via digital harmonic-cancellation technique
KR100441463B1 (ko) 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기
US8248130B2 (en) Duty cycle correction circuit
US8040196B2 (en) Digitally controlled oscillator
KR20070098612A (ko) 발진회로
CN101277111A (zh) 抖动电路和具有抖动电路的模数转换器
JP5372114B2 (ja) 分周回路およびｐｌｌ回路
US20240088878A1 (en) Folded ramp generator
FI101437B (fi) Jännitesäätöisen oskillaattorin ohjaus
WO2013121698A1 (ja) 時間積分器およびδς型時間デジタル変換器
KR100706041B1 (ko) 다상 클럭 발진회로
US7605646B2 (en) Low glitch offset correction circuit for auto-zero sensor amplifiers and method
KR100431999B1 (ko) 자가 조절형 전압 제어 발진기
CN115694481A (zh) 基于延时锁定环路的1.5分频器
US10554199B2 (en) Multi-stage oscillator with current voltage converters
KR100278551B1 (ko) 고주파 저잡음 발진장치
JPWO2008018276A1 (ja) 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法
US11290119B1 (en) Offset switching to prevent locking in controlled oscillator analog-to-digital converters
CN115021726B (zh) 时钟缓冲电路以及模数转换器
WO2023013101A1 (ja) 発振回路およびｐｌｌ回路
Alvero-Gonzalez et al. Resolution enhancement of VCO-based ADCs by passive interpolation and phase injection
US11728792B2 (en) Apparatus and method for in-phase and quadrature phase (IQ) generation
US11581876B1 (en) Feedback oscillator with multiple switched capacitors
EP4175174A1 (en) Negative-feedback four-phase generator with twenty-five percent duty cycle output

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6