KR101331899B1 - 유기 박막 트랜지스터의 제조방법 - Google Patents

유기 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101331899B1
KR101331899B1 KR1020060058954A KR20060058954A KR101331899B1 KR 101331899 B1 KR101331899 B1 KR 101331899B1 KR 1020060058954 A KR1020060058954 A KR 1020060058954A KR 20060058954 A KR20060058954 A KR 20060058954A KR 101331899 B1 KR101331899 B1 KR 101331899B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
gold
self
assembled monolayer
Prior art date
Application number
KR1020060058954A
Other languages
English (en)
Other versions
KR20080000988A (ko
Inventor
김경록
서현식
백승한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058954A priority Critical patent/KR101331899B1/ko
Publication of KR20080000988A publication Critical patent/KR20080000988A/ko
Application granted granted Critical
Publication of KR101331899B1 publication Critical patent/KR101331899B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/361—Organic materials
    • G02F1/3619—Organometallic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)의 제조방법은 자기조립단분자막(Self-Assembly Monolayer; SEM) 처리한 기판 표면에 귀금속 나노입자를 이용하여 소오스/드레인전극을 형성함으로써 유기막과의 코팅특성을 향상시키고 공정을 단순화하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 유기물질로 액티브패턴을 형성하는 단계; 상기 액티브패턴 위에 자기조립단분자막을 형성하는 단계; 상기 자기조립단분자막이 형성된 기판을 금 나노입자용액에 담그는 단계; 상기 기판을 Au3++NH2OH용액에 소정시간 담가 상기 액티브패턴 표면에 금 나노입자를 성장시켜 금 도전막을 형성하는 단계; 상기 금 도전막을 선택적으로 패터닝하여 소오스전극과 드레인전극을 형성하는 단계; 상기 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
유기 박막 트랜지스터, 자기조립단분자막, 귀금속 나노입자, 유기막

Description

유기 박막 트랜지스터의 제조방법{METHOD OF ORGANIC THIN FILM TRANSISTOR}
도 1a 내지 도 1c는 본 발명의 실시예에 따른 귀금속 나노입자를 이용하여 귀금속 도전막을 형성하는 과정을 순차적으로 나타내는 예시도.
도 2는 도 1c에 도시된 귀금속 도전막의 주사전자현미경 사진을 나타내는 도면.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 순차적으로 나타내는 단면도.
** 도면의 주요 부분에 대한 부호의 설명 **
110 : 기판 180 : 자기조립단분자막
190~190" : 귀금속 나노입자
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 귀금속 나노입자를 이용하여 유기 박막트랜지스터의 소오스전극 및 드레인전극을 형성한 유기 박막 트랜지스터의 제조방법에 관한 것이다.
유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)는 종래 실리콘 박막 트랜지스터로써 실현할 수 없는 플렉시블(flexible) 디스플레이, 스마트 카드 등의 응용분야에 핵심소자로 활용될 수 있기 때문에 그 관심이 커져가고 있다.
종래 AMLCD(Active Matrix Liquid Crystal Display)에 사용되는 능동형 소자인 비정질 실리콘 박막 트랜지스터는 그 제조온도가 약 360℃ 정도로 고온이므로, 고온의 제조온도에서 사용할 수 있는 고가의 플라스틱 기판을 적용해야 하며 유연성 관점에서도 무기물 소자의 특성상 깨질 수 있는 단점이 있었다.
그에 반하여 유기물을 이용하여 소자를 제작할 경우에는 상온에서의 공정이 가능하고 그에 따라 유연성이 있고 가벼운 플라스틱 기판의 사용이 가능해지고 간단한 공정으로 소자를 제작할 수 있어 생산성 면에서 유리하다. 그러므로, 최근 상온 근처의 온도에서 증착 가능하면서도 유연성을 보장할 수 있는 유기 박막 트랜지스터의 필요성은 점점 커져가고 있다.
하지만, 현재까지 유기 박막 트랜지스터에서는 특성상 이동도가 1cm2/Vsec 이하의 열악한 특성을 보이는 소자들이 대부분이며, 공기 중에서의 안정성이 저하되는 경우가 큰 문제로 지적되었다.
이러한 문제를 해결하기 위해서, 유기 반도체 물질인 펜타센(pentacene)을 유기 박막 트랜지스터의 반도체층으로 적용시키는 연구가 활발히 진행되고 있다. 그 이유는 펜타센이 적용된 유기 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터의 성능과 대등할 정도의 우수한 이동도 특성을 보여 줄 뿐만 아니라 공기 중에서 상당히 안정적인 특성을 보여주기 때문이다.
여기서, 상기 유기 박막 트랜지스터의 반도체층으로 펜타센을 적용하는 경우에는 소오스전극 및 드레인전극으로 금(gold, Au), 은(silver, Ag)과 같은 귀금속물질이 주로 사용되고 있다. 그 이유는 금의 일함수(work function)가 5.1eV로 펜타센의 HOMO(Highest Occupied Molecular Orbital)인 6.02eV와 가장 유사하기 때문이다. 참고로, 상기 HOMO는 반도체의 가전자대 최고 에너지를 나타낸다.
즉, 펜타센은 p형 반도체이므로 전극에서 펜타센의 HOMO 레벨로 정공(hole)이 이동하여 전류가 흐르게 된다. 이때, 펜타센과 전극과의 에너지 장벽이 낮을수록 정공이 더 쉽게 이동하게 된다. 따라서, 펜타센과 유사하게 높은 일함수를 갖는 물질을 상기 소오스전극 및 드레인전극으로 사용하는 것이 바람직하고, 그에 따라 일함수가 5.1eV로 가장 유사한 금이 바람직한 재료로서 사용되고 있는 것이다.
그러나, 금을 상기 소오스전극 및 드레인전극의 재료로 사용할 경우에는 금의 가격이 고가이므로 생산성이 떨어지고 그와 더불어 금의 특성상 공정제어가 어려운 단점이 있다.
또한, 일반적으로 금을 이용하여 도전막을 형성하기 위해서는 증발기(evaporator)와 같은 진공증착장비를 이용하게 되는데, 상기 진공증착장비는 10-7Torr 정도의 고진공 상태를 요구하기 때문에 증착시간과 장비가격이 매우 높은 단점이 있다.
그리고, 상기 증착물질인 금은 매우 비싼 재료로서 증착장비 내에 원하지 않는 부분까지 증착이 되므로 매우 비효율적이며 재료의 소비가 높으며, 금 도전막은 형성 이후 대기에 취약하여 도전막 표면이 오염을 받게 되는데, 이는 후속 공정인 노광, 식각 및 스트립(strip)공정에 나쁜 영향을 미친다.
또한, 상기 진공증착장비로 증착된 금 도전막은 가용성(soluble) 유기 반도체 및 유기 절연막과의 코팅(coating)성이 좋지 못하여, 계면에 솔벤트가 침투하여 필링(peeling)이 일어나는 문제가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 귀금속 나노입자를 이용하여 도전막 형성공정을 단순화하며 유기막과의 코팅특성을 향상시킨 유기 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 유기 박막 트랜지스터의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 유기물질로 액티브패턴을 형성하는 단계; 상기 액티브패턴 위에 자기조립단분자막을 형성하는 단계; 상기 자기조립단분자막이 형성된 기판을 금 나노입자용액에 담그는 단계; 상기 기판을 Au3++NH2OH용액에 소정시간 담가 상기 액티브패턴 표면에 금 나노입자를 성장시켜 금 도전막을 형성하는 단계; 상기 금 도전막을 선택적으로 패터닝하여 소오스전극과 드레인전극을 형성하는 단계; 상기 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 유기 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 귀금속 도전막을 형성하는 과정을 순차적으로 나타내는 예시도로써, 귀금속 나노입자를 이용하여 귀금속 도전막을 형성하는 과정을 나타내고 있다.
도 1a에 도시된 바와 같이, 유기 박막 트랜지스터의 어레이 기판과 같은 기판(110) 위에 소정 두께의 자기조립단분자막(180)을 형성한다.
이때, 상기 기판(110)에 산-염기 표면처리와 세정 및 건조공정을 진행한 후, 대기(ambient)상태에서 상기 기판(110) 표면에 화학적 결합을 할 수 있는 APMDES, APTMS, CPTES, CPDMMS와 같은 분자들을 이용하여 자기조립단분자막(180)을 형성하게 된다.
이후, 도 1b에 도시된 바와 같이, 상기 자기조립단분자막(180)이 형성된 기판(180)을 원하는 크기의 귀금속 나노입자, 예를 들어 금 나노입자(190)가 용해된 콜로이드(colloid)용액(195)에 약 0.1~10시간, 예를 들어 1시간 정도 담구어 놓는다.
이때, 상기 콜로이드 용액(195)에 용해된 금 나노입자(190)는 기판(110) 표면의 자기조립단분자막(180)에 부착되게 되며, 상기 금 나노입자(190)가 부착된 기판(110)을 상기 콜로이드 용액(195)에서 꺼내어 삼차 증류수로 씻은 후, 질소 가스로 건조시키게 된다.
그리고, 도 1c에 도시된 바와 같이, 금 나노입자(190)의 표면 곡률(curvature)에 의한 거칠기를 보완하기 위해 상기 금 나노입자(190)가 부착된 기판(110)을 Au3++NH2OH용액에 약 0.1~100초, 예를 들어 5초 정도 담근 후 꺼내어 삼차 증류수로 씻은 후, 질소 가스로 건조시킨다. 이때, 상기 Au3++NH2OH용액에 담겨진 상태에서 상기 금 나노입자(190)는 그 자체가 시드(seed)로 작용하여 성장함으로써 기판(110) 위에 상기 기판(110) 표면이 덮이도록 반경이 커진 금 나노입자(190', 190")로 이루어진 금 도전막(170)이 형성되게 된다.
도 2는 도 1c에 도시된 귀금속 도전막의 주사전자현미경(scanning electron microscope; SEM) 사진을 나타내는 도면으로, 도시된 바와 같이 금 나노입자(190")가 성장하여 기판 표면을 덮도록 반경이 커져 금 도전막(170)을 형성하였음을 알 수 있다.
이와 같이 성장한 금 나노입자(190', 190")로 이루어진 도전막(170)을 포토리소그래피(photolithography)기술이나 비-포토리소그래피(non-photolithography)기술을 통해 소정형태로 패터닝함으로써 유기 박막 트랜지스터의 소오스전극 및 드레인전극을 제조할 수 있게 된다.
상기 비-포토리소그래피기술은 상기 포토리소그래피기술을 대체하는 기술로, 예를 들면 마이크로콘택 프린팅(microcontact printing; μCP), 레플리카 몰딩(replica molding; REM), 마이크로트랜스퍼 몰딩(microtransfer molding; μTM), MIMIC(micromolding in capillaries), SAMIM(solvent-assisted micromolding) 또는 잉크젯 프린팅(ink-jet printing) 등이 있다.
이들 비-포토리소그래피기술은 프린팅용 탄성 고무 스탬프(stamp) 또는 몰드(mold) 등을 사용하여 원하는 패턴을 기판으로 전사시키는 방식으로 30nm∼1㎛의 고해상도를 가진다. 상기 스탬프 또는 몰드는 천연고무나 합성고무 등의 탄성 중합체인 엘라스토머(elastomer)로 구성된다. 특히, 이들 기술은 종래의 포토리소그래피기술에 비해 저비용으로 대면적의 패턴을 손쉽게 형성할 수 있는 장점을 가지고 있다.
이와 같이 금 나노입자를 이용하여 형성된 금 도전막 배선은 다음과 같은 장점을 가진다.
첫째로, 금 나노입자는 콜로이드용액으로 적은 양의 금 고체염을 이용하여 많은 양을 제조할 수 있으며, 증발기와 같은 진공증착장비보다 값비싼 금의 소비량이 적고 한번 만든 금 나노입자 용액은 그 개수가 1nM의 농도로서 금 도전막 표면 형성을 위해 여러 번 사용가능한 이점이 있다.
둘째로, 상기 금 나노입자는 전처리 없이 간단하게 캡핑 에이전트(capping agent)와 금 파우더(powder), 그리고 핫-플레이트(hot plate)만 있으면 제조 가능하며, 약 50~1000Å 반경 범위로 제조 가능하여 금 도전막의 높이를 조절할 수 있는 장점이 있다.
셋째로, 증발기로 제조된 금 도전막과 비교하여 나노 크기의 표면 거칠기를 가지며, 나노입자 표면의 캡핑 에이전트를 통해 유기 반도체 및 유기 절연체에 대한 코팅특성이 좋은 장점이 있다.
넷째로, 진공장비를 쓰지 않고 일반 대기상태와 상온에서 공정 진행이 가능 하며, 이와 같이 형성된 금 나노입자 도전막은 전기적, 광학적특성이 좋은 특징이 있다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 순차적으로 나타내는 단면도이다.
도 3a에 도시된 바와 같이, 투명한 기판(110) 위에 제 1 금속물질을 증착하여 제 1 금속막을 형성한 후, 이를 패터닝하여 게이트전극(121)을 형성한다. 이때, 상기 게이트전극(121)의 패터닝공정은 포토리소그래피(photolithography)공정을 통해서 이루어진다.
이때, 상기 기판(110)은 유리 또는 플라스틱이 사용될 수 있으나 본 발명이 이에 한정되는 것은 아니다. 상기 플라스틱은 폴리에틸렌나프탈레이트(Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate: PET), 폴리카보네이트(Polycarbonate), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbornene), 폴리에테르설폰(Polyethersulfone: PES) 등이 사용될 수 있다.
또한, 상기 제 1 금속물질은 금, 은, 구리 및 알루미늄과 같은 불투명 도전물질이나 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 등과 같은 투명 도전물질을 포함한다.
이어서, 도 3b에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 기판(110) 전면에 실리콘질화막(SiNx) 또는 실리콘산화막(SiOx) 등을 증착하여 게이 트절연막(115a)을 형성한다.
상기 게이트절연막(115a)은 Al2O3, Ta2O5, La2O5, TiO2 및 Y2O3와 같은 강유전성 절연체, SiO, SiN, AlON 등의 무기절연체, 폴리이미드(polyimide), BCB(benzocyclobutene), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate) 등의 유기절연체를 통상적인 방법에 의해 형성하지만, 이에 한정되는 것은 아니다.
그리고, 상기 게이트절연막(115a) 상부에 펜타센(pentacene)과 같은 저분자 유기물을 증착한 후, 선택적으로 패터닝하여 상기 게이트전극(121)과 대응하는 게이트절연막(115a) 상에 액티브패턴(124)을 형성한다.
이때, 상기 펜타센은 감광막에 의해 그 전기적 특성이 변화되기 때문에, 일반적인 포토리소그래피공정을 사용할 수가 없다. 따라서, 상기 액티브패턴(124)은 쉐도우마스크(shadow mask)를 사용하여 형성할 수 있으며, 상기 쉐도우마스크는 패턴을 형성하고자 하는 영역이 오픈되어 있는 것으로, 일반적으로 노광공정에서 사용하는 마스크와는 다른 개념을 가진다. 즉, 노광공정에서 사용하는 마스크는 광을 차단시키거나 투과시키는 영역으로 구분되는 반면에, 상기 쉐도우마스크는 오픈된영역과 막힌영역으로 구분되어, 패턴을 형성하고자 하는 물질이 상기 오픈된영역을 통해서만 증착되어 상기 오픈된영역과 동일한 형태를 가지는 패턴을 형성할 수가 있다.
다음으로, 도 3c에 도시된 바와 같이, 상기 액티브패턴(124) 상에 귀금속 나 노입자를 이용하여 귀금속 도전막을 형성한 후, 상기 귀금속 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상에 소오스전극(122) 및 드레인전극(123)을 형성한다. 상기 귀금속 나노입자는 금, 은을 포함하며, 상기 귀금속 도전막은 자기조립단분자막이 표면에 형성된 기판(110)을 귀금속 나노입자용액 속에 담근 뒤 상기 귀금속 나노입자가 부착된 기판(110)을 Au3++NH2OH용액에 소정시간 담가 상기 기판(110) 표면이 덮이도록 귀금속 나노입자를 성장시킴으로써 형성되게 된다.
또한, 상기 귀금속 도전막의 패터닝은 전술한 바와 같이 포토리소그래피공정이나 비포토리소그래피공정을 통해 형성할 수 있다.
이어서, 도 3d에 도시된 바와 같이, 상기 소오스전극(122) 및 드레인전극(123)을 포함하는 기판(110) 전면에 유기절연막 또는 무기절연막을 증착하여 보호막(115b) 형성한 후, 상기 보호막(115b)의 일부영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
다음으로, 도 3e에 도시된 바와 같이, 상기 콘택홀(140)을 포함하는 기판(110) 전면에 ITO와 같은 투명한 도전물질을 증착한 후, 이를 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 자기조립단분자막 처리한 기판 표면에 귀금속 나노입자를 이용하여 귀금속 도전막 배선을 형성함으로써 유기막과의 코팅특성이 향상되고 공정이 단순화되는 효과를 제공한다.
또한, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 높은 가격의 금 재료 소비가 적으며, 진공증착장비를 쓰지 않고 일반 상온에서도 간단히 제조할 수 있다.
또한, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 일반 포토리소그래피공정뿐만 아니라 미세 패턴 형성을 위한 신기술인 각종 프린팅 기술도 쉽게 적용할 수 있는 장점이 있다.

Claims (12)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극이 형성된 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 유기물질로 액티브패턴을 형성하는 단계;
    상기 액티브패턴 위에 자기조립단분자막을 형성하는 단계;
    상기 자기조립단분자막이 형성된 기판을 금 나노입자용액에 담그는 단계;
    상기 기판을 Au3++NH2OH용액에 소정시간 담가 상기 액티브패턴 표면에 금 나노입자를 성장시켜 금 도전막을 형성하는 단계;
    상기 금 도전막을 선택적으로 패터닝하여 소오스전극과 드레인전극을 형성하는 단계;
    상기 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트절연막은 Al2O3, Ta2O5, La2O5, TiO2, Y2O3의 강유전성 절연체, SiO, SiN, AlON의 무기절연체 또는 폴리이미드(polyimide), BCB(benzocyclobutene), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate)의 유기절연체를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 유기물질은 펜타센(pentacene)의 저분자 유기물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 액티브패턴이 형성된 기판에 산-염기 표면처리와 세정 및 건조공정을 진행한 후에 상기 자기조립단분자막을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 1 항에 있어서, 상기 금 나노입자용액은 상기 금 나노입자가 용해된 콜로이드용액인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 1 항에 있어서, 상기 자기조립단분자막이 형성된 기판을 상기 금 나노입자용액에 0.1시간 ~ 10시간 범위 내에서 담그는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 제 1 항에 있어서, 상기 기판을 Au3++NH2OH용액에 0.1초 ~ 100초 범위 내에서 담그는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  10. 제 1 항에 있어서, 상기 금 도전막의 패터닝은 포토리소그래피공정을 통해 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  11. 제 1 항에 있어서, 상기 금 도전막의 패터닝은 비포토리소그래피공정을 통해 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 제 1 항에 있어서, 상기 Au3++NH2OH용액에 담긴 기판을 꺼내 삼차 증류수로 씻은 후 질소 가스로 건조하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020060058954A 2006-06-28 2006-06-28 유기 박막 트랜지스터의 제조방법 KR101331899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058954A KR101331899B1 (ko) 2006-06-28 2006-06-28 유기 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058954A KR101331899B1 (ko) 2006-06-28 2006-06-28 유기 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20080000988A KR20080000988A (ko) 2008-01-03
KR101331899B1 true KR101331899B1 (ko) 2013-11-22

Family

ID=39213079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058954A KR101331899B1 (ko) 2006-06-28 2006-06-28 유기 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101331899B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277909B1 (ko) * 2011-05-31 2013-06-21 단국대학교 산학협력단 유기발광소자 및 유기발광소자의 전극 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050123491A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20060064987A (ko) * 2004-12-09 2006-06-14 한국전자통신연구원 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050123491A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20060064987A (ko) * 2004-12-09 2006-06-14 한국전자통신연구원 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법

Also Published As

Publication number Publication date
KR20080000988A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
US7180108B2 (en) Transistor, circuit board, display and electronic equipment
KR101272769B1 (ko) 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법
KR100731538B1 (ko) 전자 디바이스, 전자 디바이스의 제조 방법 및 전자기기
US8440518B2 (en) Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
US20070105396A1 (en) High resolution structures defined by brush painting fluid onto surface energy patterned substrates
US20050211975A1 (en) Thin film transistor and semiconductor device using the same
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
US20120211740A1 (en) Method for Fabricating Organic Devices
US20060094172A1 (en) Method of fabricating thin film transistor
US20060258070A1 (en) Organic thin film transistor, display device using the same and method of fabricating the same
KR20110056505A (ko) 상단 게이트 유기 박막 트랜지스터용 표면 처리된 기판
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
US7955915B2 (en) Organic field effect transistor and method of manufacturing the same
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
US20070232035A1 (en) Electronic Device
KR20040067047A (ko) 유기 박막 트랜지스터 및 그의 제조방법
KR20060062260A (ko) 유기 박막 트랜지스터, 그 제조방법, 및 그를 이용한액정표시소자
KR101331899B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2011259001A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
KR20120031000A (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
Kim et al. Expeditious and eco-friendly solution-free self-patterning of sol–gel oxide semiconductor thin films
CN109088000B (zh) 一种有机薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6