KR101329442B1 - 셀 구조의 발광소자 제조방법 - Google Patents

셀 구조의 발광소자 제조방법 Download PDF

Info

Publication number
KR101329442B1
KR101329442B1 KR1020050041266A KR20050041266A KR101329442B1 KR 101329442 B1 KR101329442 B1 KR 101329442B1 KR 1020050041266 A KR1020050041266 A KR 1020050041266A KR 20050041266 A KR20050041266 A KR 20050041266A KR 101329442 B1 KR101329442 B1 KR 101329442B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact layer
emitting device
transparent conductive
Prior art date
Application number
KR1020050041266A
Other languages
English (en)
Other versions
KR20060118861A (ko
Inventor
김근호
송기창
Original Assignee
엘지이노텍 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 엘지전자 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050041266A priority Critical patent/KR101329442B1/ko
Publication of KR20060118861A publication Critical patent/KR20060118861A/ko
Application granted granted Critical
Publication of KR101329442B1 publication Critical patent/KR101329442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Abstract

본 발명은 셀 구조의 발광소자 제조방법에 관한 것으로, 기판의 상면에 셀 구조의 발광소자를 제조하여 발광소자를 전기적으로 연결하는데 있어서 와이어 본딩의 수를 감소시킨다.
본 발명에 따르면, 기판의 상면에 n콘텍층, 활성층, p콘텍층, 투명전도성 산화막층을 순차적으로 증착하고, 상기 증착된 투명전도성 산화막층이 이격적으로 형성되도록 식각하며, 이격적으로 형성된 투명전도성 산화막층들 사이의 공간에 n콘텍층이 노출되도록 식각하여 복수의 적층구조를 형성하고, n콘텍층의 상부에 복수의 적층구조가 존재하도록 n콘텍층을 식각하여 복수의 셀을 이격적으로 형성하며, 기판의 상부에 노출된 표면 전체에 절연층을 증착하고, 각 셀에서 투명전도성 산화막층의 상면과 적층구조들 사이의 n콘텍층 상면의 절연층을 제거하며, 상기 투명전도성 산화막층과 n콘텍층의 노출된 부분에 도전성 물질을 증착함으로써 발광소자를 전기적으로 연결하는데 있어서 와이어 본딩의 수가 감소하여 공간이 절약되고, 패키지의 신뢰성이 증가하며, 기판의 상면에 발광소자를 일일이 본딩해야 하는 번거로움을 줄인다.
발광소자, 패키지, 셀

Description

셀 구조의 발광소자 제조방법{Method for fabricating light emitting device of cell structure}
도 1은 종래의 와이어 본딩을 이용하여 복수의 발광소자를 전기적으로 연결한 일예를 나타낸 배치도.
도 2는 종래의 와이어 본딩을 이용하여 복수의 발광소자를 전기적으로 연결한 다른예를 나타낸 배치도.
도 3은 본 발명의 셀 구조의 발광소자를 이용하여 발광소자를 전기적으로 연결한 일 실시예를 나타낸 배치도.
도 4는 상기 도 3의 배치도에서 셀 발광소자를 A-B선으로 절단한 단면도.
도 5a 내지 5e는 본 발명의 셀 구조의 발광소자 제조방법을 설명하기 위한 공정단면도.
도 6은 본 발명의 셀 구조의 발광소자를 이용하여 발광소자를 전기적으로 연결한 다른 실시예를 나타낸 배치도.
도 7은 상기 도 6의 배치도에서 셀 발광소자를 C-D선으로 절단한 단면도.
도 8a 내지 8e는 본 발명의 셀 구조의 발광소자 제조방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호의 설명*
400, 700 : 기판. 410, 710 : n콘텍층.
420, 720 : 활성층. 430, 730 : p콘텍층.
440, 740 : 투명전도성 산화막층. 450, 750 : 절연층.
460, 760 : 도전성 물질.
본 발명은 셀 구조의 발광소자 제조방법에 관한 것으로, 특히 기판의 상면에 셀 구조의 발광소자를 제조하여 전기적으로 연결함으로써, 연결에 필요한 와이어 본딩의 수가 감소함에 따라서 필요한 공간이 감소하고 패키지의 신뢰성이 증가하며, 발광소자를 기판의 상면에 일일이 본딩해야 하는 번거로움을 덜 수 있는 셀 구조의 발광소자 제조방법에 관한 것이다.
발광소자는 기본적으로 p형과 n형 반도체의 접합으로 이루어져 있으며, 전압을 가하면 전자와 정공의 결합으로 반도체의 밴드갭(Bandgap)에 해당하는 에너지를 빛의 형태로 방출하는 일종의 광전자 소자(Optoelectronic device)이다. 상기 발광소자에서 출력되는 빛의 양은 소자에 흐르는 전류에 비례하여 증가한다. 발광소자는 반도체의 빠른 처리속도와 낮은 전력소모 등의 장점과 함께 환경 친화적이면서도 에너지 절약효과가 높아서 대형 전광판, 교통 신호등, 자동차 계기판 등 많은 분야에 사용되고 있다.
일반적으로 발광소자는 기판상에 n콘텍층, 활성층, p콘텍층이 순차적으로 적 층 형성된 다층구조의 반도체층을 가지며, 상기 n콘텍층 및 p콘텍층상에 형성되는 n형 전극 및 p형 전극을 갖는다. 발광소자의 동작은 상기 두 전극 사이에 순방향 전압이 인가되면 n형 전극으로부터 n콘텍층을 통해 활성층에 전자가 주입되고, p형 전극으로부터 p콘텍층을 통해 활성층에 정공이 주입된다. 이때 상기 활성층에 주입된 전자와 정공은 서로 재결합하면서 활성층의 밴드갭 또는 에너지 레벨차이에 해당하는 빛을 발광하게 된다.
종래에는 상기 발광소자 복수개를 병렬 또는 직렬로 연결하는데 있어서 기판에 발광소자를 본딩하고 도전성 패턴을 형성한 후, 와이어 본딩 방법을 사용하여 발광소자의 전극과 도전성 패턴을 전기적으로 연결하여 사용하였다. 이로 인하여 복수의 발광소자를 일일이 본딩하는데 소요되는 시간이 증가하고, 와이어 본딩으로 인하여 단선이나 단락의 가능성이 증가하고, 필요한 공간이 증가하는 불편함이 있었다.
이러한 종래의 기술을 도면을 참조하여 설명하기로 한다.
도 1은 종래의 와이어 본딩을 이용하여 복수의 발광소자를 전기적으로 연결한 일예를 나타낸 배치도이다. 도시된 바와 같이 기판의 상면에 복수의 발광소자(100, 110, 120, 130)가 상호 이격적으로 본딩되어 있고, 복수의 도전성 패턴(140, 150, 160, 170, 180, 190) 역시 기판의 상면에 이격되도록 형성된다. 상기 제 1발광소자(100)의 n형 전극(101)은 제 1도전성 패턴(140)에 전기적으로 연결되고, 제 1발광소자(100)의 p형 전극(102)과 제 2발광소자(110)의 p형 전극(112)은 제 2도전성 패턴(150)에 전기적으로 연결되고, 제 2발광소자(110)의 n형 전극(111)은 제 3 도전성 패턴(160)에 전기적으로 연결된다. 제 3발광소자(120)의 n형 전극(121)은 제 4도전성 패턴(170)에 전기적으로 연결되고, 제 3발광소자(120)의 p형 전극(122)과 제 4발광소자(130)의 p형 전극(132)은 제 5도전성 패턴(180)에 전기적으로 연결되고, 제 4발광소자(130)의 n형 전극(131)은 제 6도전성 패턴(190)에 전기적으로 연결된다. 상기 연결들은 와이어 본딩 방식으로 연결된다. 이로 인하여 두 개의 발광소자가 병렬로 연결되어 하나의 루프를 형성하고 있다.
상기와 같이 발광소자를 와이어 본딩 방식을 이용하여 병렬로 연결하면 복수의 발광소자를 기판의 상면에 일일이 본딩해야 하므로 패키징하는데 있어서 번거로움이 있고, 소요되는 시간이 증가한다. 그리고 각 발광소자당 두 개의 와이어 본딩을 이용하여 도전성 패턴과 연결해야하므로 와이어 본딩 작업의 수가 증가하고 이에 따라서 본딩을 위하여 필요한 공간 역시 증가한다. 또한, 와이어 본딩 방법은 단락이나 단선의 가능성이 크므로 패키지의 신뢰성이 저하된다는 문제점이 있었다.
상기의 문제점을 해결하기 위하여 작은 발광소자를 와이어 본딩 방법을 이용하여 병렬로 연결하는 것이 아닌 하나의 큰 발광소자를 이용한 연결로 동일한 효과를 얻는 방법이 있다. 그러나 큰 발광소자를 이용하는 경우에는 발광소자를 구동하기 위하여 대전류가 필요하다는 문제점이 존재하고, 기존에 사용하고 있는 기판을 그대로 이용할 수 없다는 문제점이 존재한다.
한편, 도 2는 종래의 와이어 본딩을 이용하여 복수의 발광소자를 전기적으로 연결한 다른예를 나타낸 배치도이다. 도시된 바와 같이 기판의 상면에 복수의 발광소자(200, 210, 220, 230)가 상호 이격적으로 본딩되어 있고, 복수의 도전성 패턴( 240, 250, 260, 270, 280, 290) 역시 이격적으로 형성되어 있다. 제 1발광소자(200)의 n형 전극(201)이 제 1도전성 패턴(240)에 전기적으로 연결되며, 제 1발광소자(200)의 p형 전극(202)과 제 2발광소자(210)의 n형 전극(211)이 제 2도전성 패턴(250)에 전기적으로 연결되고, 제 2발광소자(210)의 p형 전극(212)이 제 3도전성 패턴(260)에 전기적으로 연결되어 있다. 제 3도전성 패턴(260)과 제 4도전성 패턴(270)이 전기적으로 연결되어 있고, 제 3발광소자(220)의 n형 전극(221)이 제 4도전성 패턴(270)에 전기적으로 연결되고, 제 3발광소자(220)의 p형 전극(222)이 제 5도전성 패턴(280)에 전기적으로 연결되며, 제 4발광소자(230)의 n형 전극(231)이 제 5도전성 패턴(280)에 전기적으로 연결되고, 제 4발광소자(230)의 p형 전극(232)이 제 6도전성 패턴(290)에 전기적으로 연결된다. 상기의 연결은 와이어 본딩 방법을 이용한다. 이로 인하여 네 개의 발광소자들이 직렬로 연결되어 하나의 루프를 형성하고 있다.
상기와 같이 발광소자를 와이어 본딩 방식을 이용하여 직렬로 연결하면 복수의 발광소자를 기판의 상면에 일일이 본딩해야 하므로 패키징하는데 있어서 번거로움이 있다. 그리고 각 발광소자당 두 개의 와이어 본딩을 이용하여 도전성 패턴과 연결해야 하고, 도전성 패턴간에도 연결이 필요하므로 와이어 본딩 작업의 수가 증가하고 이에 따라서 본딩을 위하여 필요한 공간 역시 증가한다. 또한, 와이어 본딩 방법은 단락이나 단선의 가능성이 크므로 패키지의 신뢰성이 저하된다는 문제점이 있다.
이와 같이 종래의 와이어 본딩을 이용하여 복수의 발광소자를 직렬 또는 병 렬로 연결하는데 있어서, 복수의 발광소자를 기판의 상면에 일일이 본딩해야 하므로 패키징하는데 있어서 번거로움이 있고, 각 발광소자당 두 개의 와이어 본딩을 사용해야 하므로 작업의 수가 증가하여 연결에 필요한 공간이 증가한다.
그러므로 본 발명의 목적은 셀 구조로 발광소자를 직렬 또는 병렬로 연결함으로써, 발광소자를 기판의 상면에 일일이 본딩해야 하는 번거로움을 감소시키고, 와이어 본딩 작업의 수가 감소하여 와이어 본딩을 위하여 필요한 공간이 감소하며, 패키지의 신뢰성이 증가하도록 하는 셀 구조의 발광소자 제조방법을 제공하는 데 있다.
이러한 목적을 가지는 본 발명의 셀 구조의 발광소자 제조방법은 기판의 상면에 n콘텍층, 활성층, p콘텍층, 투명전도성 산화막층을 순서대로 증착하고, 상기 투명전도성 산화막층이 이격적으로 형성되도록 식각하며, 상기 이격적으로 형성된 투명전도성 산화막층들 사이의 공간에 n콘텍층이 노출되도록 식각하여 상호 이격된 복수의 적층구조를 형성하며, n콘텍층의 상부에 복수의 적층구조가 존재하는 셀을 형성하기 위하여 n콘텍층을 식각하여 분리하며, 각 셀에서 투명전도성 산화막층의 상면 일부와 적층구조들 사이의 공간에 존재하는 n콘텍층의 상면 일부를 제외하고 기판의 상면에 절연층을 증착하고, 절연층의 증착이 제외된 부분에 도전성 물질을 증착하는 것을 특징으로 한다.
또한, 본 발명의 셀 구조의 발광소자 제조방법은 기판의 상면에 n콘텍층, 활성층, p콘텍층, 투명전도성 산화막층을 순서대로 증착하고, 상기 증착된 투명전도 성 산화막층을 식각하여 이격적으로 형성되도록하며, 이격적으로 형성된 투명전도성 산화막층들 사이의 공간에 n콘텍층이 노출되도록 식각하여 복수의 적층구조를 형성하고, 하나의 n콘텍층의 상부에 하나의 투명전도성 산화막층이 존재하도록 n콘텍층을 식각하여 복수의 셀을 이격적으로 형성하며, 각 셀에서 투명전도성 산화막층의 상면과 n콘텍층의 상면의 일부를 제외하고 절연층을 증착하며, 상기 하나의 셀에서 절연층의 증착이 제외된 투명전도성 산화막층과 이웃하는 셀에서 절연층의 증착이 제외된 n콘텍층을 도전성 물질로 연결하되, 투명전도성 산화막층과 n콘텍층사이의 공간에 도전성 물질이 증착되도록 하는 것을 특징으로 한다.
상기 기판의 상면에 n콘텍층, 활성층, p콘텍층을 순차적으로 증착하는 것은 화학적 기상증착방식을 이용하여 수행되는 것을 특징으로 한다.
상기 투명전도성 산화막층의 증착은 스퍼터링 방식을 이용하여 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 셀 구조의 발광소자 제조방법을 상세히 설명한다.
도 3은 본 발명의 셀 구조의 발광소자를 이용하여 발광소자를 전기적으로 연결한 일 실시예를 나타낸 배치도이다. 도시된 바와 같이 기판의 상면에 셀 구조의 발광소자(300, 310)가 본딩되어 있고, 도전성 패턴(320, 330, 340, 350, 360, 370)이 상호 이격적으로 형성되어 있다. 각 셀 발광소자(300, 310)는 양 측면에 n형 전극이 형성되어 있고, 가운데에 p형 전극이 형성되어 있다. 제 1셀 발광소자(300)의 각 n형 전극(301, 302)은 제 1, 3도전성 패턴(320, 340)과 전기적으로 연결되고, p형 전극(303)은 제 2도전성 패턴(330)과 전기적으로 연결된다. 제 2셀 발광소자(310)의 각 n형 전극(311, 312)은 제 4, 6도전성 패턴(350, 370)과 전기적으로 연결되고, p형 전극(313)은 제 5도전성 패턴(360)과 전기적으로 연결된다. 이로 인하여 하나의 셀 발광소자는 발광소자가 병렬로 연결된 것과 동일한 효과를 갖는다.
도 4는 상기 도 3의 배치도에서 셀 발광소자를 A-B선으로 절단한 단면도이다. 도시된 바와 같이 기판(400)의 상면에 n형 콘텍층(410)이 증착되어 있고, 상기 n콘텍층(410)은 그 상면에 활성층(420), p콘텍층(430), 투명전도성 산화막층(TCO : Transparent Conducting Oxide Film)(440)이 순서대로 증착된 복수의 적층구조가 상호 이격적으로 형성되어 있고, 상기 투명전도성 산화막층(440)의 상면과 적층구조들 사이의 n콘텍층(410)의 상면을 제외하고, 기판(400)의 상부 전면에 절연층(450)이 증착되어 있다. 상기 절연층(450)의 증착이 제외된 부분은 도전성 물질(460)이 증착되어 있다.
도 5a 내지 5e는 본 발명의 셀 구조의 발광소자 제조방법을 설명하기 위한 공정단면도이다.
도 5a에서 기판의 상면에 n콘텍층, 활성층, p콘텍층, 투명전도성 산화막층을 순서대로 증착한 후, 투명전도성 산화막층을 식각하여 상호 이격된 복수의 투명전도성 산화막층을 형성한다.
상기 기판(500)은 반도체 공정이 가능한 서브마운트나 PCB이다. 상기 서브마운트는 실리콘(Si)같은 반도체 기판이나 질화알루미늄(AlN)과 같은 부도체 기판 또 는 도전성 기판을 사용한다.
상기 기판(500)의 상면에는 발광소자를 형성하기 위한 n콘텍층(510), 활성층(520), p콘텍층(530)을 순서대로 증착하기 위하여 화학적 기상증착(CVD : Chemical vapor deposition)을 사용한다. 화학적 기상증착 방법은 기체상태의 화합물을 가열된 모재표면에서 반응시키고 생성물을 모재표면에 증착시키는 방법으로써, 용융점이 높아서 제조하기 어려운 재료를 용융점보다 낮은 온도에서 용이하게 제조할 수 있고, 대량생산이 가능한 방법이다. 화학적 기상증착을 사용함으로써 기판(500)이나 각 층들(510, 520, 530)의 손상을 방지할 수 있다. 그러나 상기 증착은 화학적 기상증착에 국한되는 것이 아닌 기판(500)의 상면에 n콘텍층(510), 활성층(520), p콘텍층(530)을 증착할 수 있는 제반의 방법으로도 가능하다.
상기의 p콘텍층(530)을 증착한 후, 투명전도성 산화막층(540)을 p콘텍층(530)의 상면에 증착한다. 투명전도성 산화막층(540)은 발광소자가 방사하는 광에 대하여 투과성이 좋고 발광소자를 구동시키기 위한 전극을 인가하기 위하여 증착된다. 투명전도성 산화막층(530)은 빛의 투과성이 높으면서 전기가 통하는 성질을 가지는 얇은 박막으로써 예를 들면 ITO(Indium thin Oxide) 또는 ZnO 또는 SnO2 등이 있다. 투명전도성 산화막층(540)을 p콘텍층의 상면에 증착하는데 있어서 예를 들면 스퍼터링(Sputtering) 방법을 사용한다. 상기 스퍼터링 방법은 챔버(Chamber)를 진공으로 만든 다음 낮은 압력의 스퍼터링 기체인 보통 아르곤(Ar+)을 챔버내로 흘려주고, 전극에 전압을 가해주게 되면 아르곤이 이온화되고 플레이트간에 플라즈마가 발생한다. 소스 물질로 덮여있는 플레이트는 기판에 비해 음전위로 유지되므로 아르곤 이온은 소스물질이 덮여있는 플레이트로 가속되어서 아르곤 이온의 충격으로 소스원자와 분자들은 플레이트로부터 방출되어 웨이퍼로 날아가 증착된다. 그러나 p콘텍층의 상면에 투명전도성 산화막층의 증착은 상기 스퍼터링 방법에 한정되는 것이 아니라 다른 증착 방법에 의하여도 수행될 수 있다.
p콘텍층(530)의 상면에 투명전도성 산화막층(540)을 증착한 후, 투명전도성 산화막층을 사진 식각 공정을 이용하여 상호 이격된 복수의 투명전도성 산화막층(540)을 형성한다.
도 5b에서 이격된 투명전도성 산화막층들 사이의 공간에는 n콘텍층이 노출되도록 식각한다. 이격적으로 형성되어 있는 투명전도성 산화막층(540)들 사이의 공간에서 하부에 존재하는 활성층(520)과 p콘텍층(530) 및 n콘텍층(510)의 일부를 사진 식각 공정 또는 건식/습식 식각 공정 등을 이용하여 식각함으로써 n콘텍층(510)이 노출되도록 한다.
도 5c에서 적층구조들 사이의 공간에 노출된 n콘텍층을 식각하여 복수의 적층구조가 하나의 n콘텍층의 상면에 존재하는 셀구조로 분리한다. n콘텍층(510)의 상부에 활성층(520), p콘텍층(530), 투명전도선 산화막(540)이 순서대로 증착된 적층구조가 복수개 존재하도록 n콘텍층(510)을 식각한다. 상기 식각은 사진 식각 공정 또는 건식/습식 식각 공정 등을 이용한다. 식각으로 인하여 n콘텍층(510)이 기판(500)의 상면에 이격적으로 형성되어서 복수의 셀이 형성된다. 즉, n콘텍층(510)의 상면에 상호 이격적으로 형성된 복수의 적층구조가 형성되어 있는 구조를 셀이 라 한다.
도 5d에서 이격된 각 셀에서 투명전도성 산화막층의 상면 일부와 적층구조들 사이의 공간에 존재하는 n콘텍층의 상면 일부를 제외하고, 기판의 상면 전체에 절연층을 증착한다. 기판(500)의 상부의 노출된 표면에 절연층(530)을 증착하고, 투명전도성 산화막층(540)의 상면 일부와, 이격적으로 형성되어 있는 적층구조 사이의 공간에 존재하는 n콘텍층(510)의 상면 일부에 증착된 절연층(530)을 식각한다. 기판(500)의 상부에 노출된 부분 전체에 스프레이 코팅(Spray coating)방법 등을 이용하여 절연층(550)을 증착한다. 기판에 반도체층이 증착되어 있는 부분과 증착되어 있지 않은 부분은 단차의 차이가 상당히 커서 균일하게 코팅하기 어려우므로, 단차의 차이에 관계없이 균일한 코팅이 가능한 스프레이 코팅방법을 이용하여 기판의 상부에 노출된 부분 전체를 균일하게 코팅한다. 기판의 상부 표면에 절연층이 증착되면 셀들은 전기적으로 분리된다.
상기 절연층(550)을 증착한 후 전기적인 연결이 필요한 부분인 투명전도성 산화막층(540)의 상면과, 이격적으로 형성되어 있는 반도체층 사이의 n콘텍층(510)의 상면에 증착된 절연층(550)을 제거한다. 상기 절연층(550)의 제거는 사진 식각공정 등을 사용한다.
도 5e에서 투명전도성 산화막층과 n콘텍층의 노출된 부분에 도전성 물질을 증착한다. 전기적인 연결을 위하여 필요한 부분에 형성된 절연층(550)이 제거되면 제거된 부분에 도전성 물질(560)을 증착한다.
도 6은 본 발명의 셀 구조의 발광소자를 이용하여 발광소자를 전기적으로 연 결한 다른 실시예를 나타낸 배치도이다. 도시된 바와 같이 기판의 상면에 셀 구조의 발광소자(600, 610, 620, 630)가 본딩되어 있고, 복수의 도전성 패턴(640, 650, 660, 670, 680, 690)이 상호 이격적으로 형성되어 있다. 상기 제 1셀 발광소자(600)의 n형 전극(601)은 제 1도전성 패턴(640)에 연결되고, 제 4셀 발광소자(630)의 p형 전극(632)은 제 3도전성 패턴(660)에 연결된다. 상기의 연결은 와이어 본딩 방식을 이용하여 전기적으로 연결되어 있다. 제 1셀 발광소자(600)의 p형 전극(602)과 제 2셀 발광소자(610)의 n형 전극(611), 제 2셀 발광소자(610)의 p형 전극(612)과 제 3셀 발광소자(620)의 n형 전극(621), 제 3셀 발광소자(620)의 p형 전극(622)과 제 4셀 발광소자(630)의 n형 전극(631)은 전기적으로 연결되어 있다. 이로 인하여 셀 발광소자를 이용한 연결은 발광소자가 직렬로 연결된 루프를 형성할 수 있다.
도 7은 상기 도 6의 배치도를 C-D선으로 절단한 단면도이다. 도시된 바와 같이 기판(700)의 상면에 n콘텍층(710)이 증착되어 있고, 상기 n콘텍층(710)은 상면에 활성층(720), p콘텍층(730), 투명전도성 산화막층(740)이 순서대로 증착된 적층구조가 형성되어 셀을 형성하고, 각 셀에서 투명전도성 산화막층(760)과 n형 콘텍층(710)의 상면을 제외하고 절연층(750)이 증착되어 있다. 상기 하나의 셀에서 절연층(750)의 증착이 제거된 투명전도성 산화막층(760)의 상면과, 이웃하는 셀에서 절연층(750)의 증착이 제거된 n콘텍층(710)의 상면은 도전성 물질(760)을 이용하여 전기적으로 연결되어 있다.
도 8a 내지 8e는 본 발명의 셀 구조의 발광소자 제조방법을 설명하기 위한 공정단면도이다.
도 8a에서 기판의 상면에 n콘텍층, 활성층, p콘텍층, 투명전도성 산화막층을 순서대로 증착한 후, 투명전도성 산화막층을 식각하여 상호 이격된 복수의 투명전도성 산화막층을 형성한다. 상기 기판(800)의 상면에는 발광소자를 형성하기 위한 n콘텍층(810), 활성층(820), p콘텍층(830)을 순서대로 증착하기 위하여 화학적 기상증착 등의 방법을 사용한다. 상기의 p콘텍층(830)을 증착한 후, 투명전도성 산화막층(840)을 p콘텍층(830)의 상면에 스퍼터링 방법 등을 사용하여 증착한다. 투명전도성 산화막층(840)을 증착한 후, 투명전도성 산화막층(840)을 식각하여 상호 이격된 복수의 투명전도성 산화막층을 형성한다.
도 8b에서 이격적으로 형성된 투명전도성 산화막층들 사이의 공간에 n콘텍층이 노출되도록 식각한다. 이격적으로 형성되어 있는 투명전도성 산화막층(840)들 사이에 존재하는 공간의 하부에 있는 활성층(820)과 p콘텍층(830) 및 n콘텍층(810)의 일부를 사진 식각 공정 또는 건식/습식 식각 공정 등을 이용하여 식각함으로써 n콘텍층(810)이 노출되도록 한다.
도 8c에서 n콘텍층의 상부에 투명전도성 산화막층이 존재하도록 n콘텍층을 식각한다. n콘텍층(810)의 상부에 활성층(820), p콘텍층(830), 투명전도성 산화막층(840)이 순서대로 증착된 하나의 적층구조가 존재하도록, 복수의 적층구조들 사이의 n콘텍층(810)을 식각하여 셀을 형성한다. 상기 식각은 사진 식각 공정 또는 건식/습식 식각 공정 등을 이용한다. 식각으로 인하여 n콘텍층(810)이 기판(800)의 상면에 이격적으로 형성되어서 하나의 셀을 형성한다. 즉, n콘텍층의 상면에 반도 체층이 증착되어 있는 구조를 셀이라 한다.
도 8d에서 각 셀에서 투명전도성 산화막층의 상면과 n콘텍층의 상면을 제외하고 기판의 상부에 노출되어 있는 표면 전체에 절연층을 증착한다. 우선 기판(800)의 상부 표면에 스프레이 코팅(Spray coating)방법 등을 이용하여 절연층(850)을 증착한다. 기판(800)의 상부 표면에 절연층(850)이 증착되면 셀들은 전기적으로 분리된다.
상기 절연층(850)을 증착한 후 각 셀에서 전기적인 연결이 필요한 부분인 투명전도성 산화막층(840)의 상부와 n콘텍층(810) 상면의 절연층(850)을 제거한다. 상기 절연층(850)의 제거는 사진 식각공정 등을 사용하여 제거한다.
도 8e에서 한 셀에서 절연층의 증착이 제거된 투명전도성 산화막층과 이웃하는 셀에서 절연층이 제거된 n콘텍층 사이를 도전성 물질을 증착하여 전기적으로 연결한다. 한 셀의 투명전도성 산화막층(840)과 다른 셀의 n콘텍층(810)의 노출된 부분을 연결함으로써 셀 발광소자가 직렬로 전기적으로 연결된다. 도전성 물질을 상기 투명전도성 산화막층(840)과 n콘텍층(810)의 노출된 부분 및 상기 노출된 부분 사이에 형성된 절연층의 상면에 증착된다. 이때 기판에서 가장 측면에 위치하는 셀의 경우에는 투명전도성 산화막층(840) 또는 n콘텍층(810)중 선택적으로 하나만이 다른 셀과 전기적으로 연결되고, 다른 하나는 노출된 부분에 도전성 물질(860)이 증착된다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이와 같이 본 발명은 셀 구조의 발광소자를 전기적으로 연결함으로써 와이어 본딩의 수가 감소하여 연결을 위하여 필요한 공간이 감소하고, 패키지의 신뢰성이 증가한다. 그리고 발광소자를 기판의 상면에 일일이 본딩해야 하는 번거로움을 감소시킨다.

Claims (5)

  1. 기판의 상면에 n콘텍층, 활성층, p콘텍층을 순차적으로 증착하는 단계;
    상기 p콘텍층의 상면에 투명전도성 산화막층을 증착한 후, 상기 투명전도성 산화막층을 식각하여, 상호 이격된 복수의 상기 투명전도성 산화막층을 형성하는 단계;
    이격된 상기 투명전도성 산화막층들 사이의 공간에 상기 n콘텍층이 노출되도록 상기 p콘텍층, 활성층 및 n콘텍층의 일부를 식각하여 상호 이격된 복수의 적층구조를 형성하는 단계;
    상기 복수의 적층구조 사이의 공간에 노출된 상기 n콘텍층을 식각하여, 상기 복수의 적층구조가 하나의 상기 n콘텍층의 상면에 존재하도록, 복수의 셀구조로 분리하는 단계;
    분리된 상기 셀구조에서 상기 투명전도성 산화막층의 상면 일부와 적층구조들 사이의 공간에 존재하는 상기 n콘텍층의 상면 일부를 제외하고, 상기 기판의 상면 전체에 절연층을 증착하는 단계; 및
    상기 절연층의 증착이 제외된 부분에 도전성 물질을 증착하는 단계를 포함하는 셀 구조의 발광소자 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 기판의 상면에 n콘텍층, 활성층, p콘텍층을 순차적으로 증착하는 것은,화학적 기상증착방식을 이용하여 수행되는 셀 구조의 발광소자 제조방법.
  5. 제 1항에 있어서,
    상기 투명전도성 산화막층의 증착은, 스퍼터링 방식을 이용하여 수행되는 셀 구조의 발광소자 제조방법.
KR1020050041266A 2005-05-17 2005-05-17 셀 구조의 발광소자 제조방법 KR101329442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041266A KR101329442B1 (ko) 2005-05-17 2005-05-17 셀 구조의 발광소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041266A KR101329442B1 (ko) 2005-05-17 2005-05-17 셀 구조의 발광소자 제조방법

Publications (2)

Publication Number Publication Date
KR20060118861A KR20060118861A (ko) 2006-11-24
KR101329442B1 true KR101329442B1 (ko) 2013-11-14

Family

ID=37705803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041266A KR101329442B1 (ko) 2005-05-17 2005-05-17 셀 구조의 발광소자 제조방법

Country Status (1)

Country Link
KR (1) KR101329442B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089876B1 (ko) 2018-12-18 2020-03-16 한국광기술원 선택 성장을 이용한 광소자 제조방법
KR20210028385A (ko) 2019-09-04 2021-03-12 한국광기술원 라운드형 발광소자 및 이의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021398B1 (ko) * 2008-07-24 2011-03-14 한국광기술원 발광 다이오드 및 그의 제조방법
KR101020910B1 (ko) 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20230034554A (ko) 2021-09-03 2023-03-10 한국광기술원 자가 정렬 led 소자 및 그 제조 방법과 이를 이용한 자가 정렬 장치
KR20240007822A (ko) * 2022-07-07 2024-01-17 삼성디스플레이 주식회사 발광 소자, 이를 포함하는 화소, 및 발광 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089876B1 (ko) 2018-12-18 2020-03-16 한국광기술원 선택 성장을 이용한 광소자 제조방법
KR20210028385A (ko) 2019-09-04 2021-03-12 한국광기술원 라운드형 발광소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20060118861A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
KR101047683B1 (ko) 와이어 본딩이 불필요한 발광소자 패키징 방법
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
CN104620399B (zh) 晶圆级发光二极管阵列
EP4145543A1 (en) Light emitting diode
KR101329442B1 (ko) 셀 구조의 발광소자 제조방법
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
CN101233624B (zh) 交流发光器件
KR20060121454A (ko) 발광소자 어레이 제조방법
CN101820043A (zh) 发光装置
US20120205695A1 (en) Light-emitting diode device
CN101999179A (zh) 具缩减电极面积的发光元件
CN102176498B (zh) Led芯片的制作方法
US9349909B2 (en) Semiconductor light-emitting device with a protection layer and the manufacturing method thereof
JP2011513901A (ja) 有機発光ダイオード、コンタクト装置および有機発光ダイオードの製造方法
US11316069B2 (en) Micro-LED chip and manufacturing method thereof, and display panel
KR101985737B1 (ko) 마이크로 발광소자 및 그 제조 방법
CN102800764A (zh) 半导体发光装置及其制造方法
JP2013514621A (ja) 直列に接続されたｏｌｅｄデバイスを生成するための方法
CN102856460A (zh) 发光二极管元件、其制作方法以及发光装置
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
EP3496175B1 (en) Oled panel for lighting device and method of manufacturing the same
CN114078897A (zh) 发光器件及其制备方法、显示面板、背光模组和显示装置
CN214588891U (zh) Led发光结构
CN215377431U (zh) 一种发光二极管芯片结构及发光二极管
KR20140035243A (ko) 웨이퍼 레벨의 발광 다이오드 어레이

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 4