KR101327851B1 - Method for forming copper line and method for manufacturing liquid crystal display using the same - Google Patents

Method for forming copper line and method for manufacturing liquid crystal display using the same Download PDF

Info

Publication number
KR101327851B1
KR101327851B1 KR1020070012605A KR20070012605A KR101327851B1 KR 101327851 B1 KR101327851 B1 KR 101327851B1 KR 1020070012605 A KR1020070012605 A KR 1020070012605A KR 20070012605 A KR20070012605 A KR 20070012605A KR 101327851 B1 KR101327851 B1 KR 101327851B1
Authority
KR
South Korea
Prior art keywords
forming
metal layer
copper
layer
copper wiring
Prior art date
Application number
KR1020070012605A
Other languages
Korean (ko)
Other versions
KR20080073858A (en
Inventor
최문호
정재문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070012605A priority Critical patent/KR101327851B1/en
Publication of KR20080073858A publication Critical patent/KR20080073858A/en
Application granted granted Critical
Publication of KR101327851B1 publication Critical patent/KR101327851B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 발명으로, 특히 구리배선 형성방법은 기판 상부에 구리를 증착하여 제 1 금속층을 형성하는 단계; 상기 제 1 금속층 상부에 포토 공정을 통해 포토 레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴을 검사하는 단계; 상기 포토 레지스트 패턴을 스트립하는 단계; 상기 포토 레지스트 패턴이 스트립 된 상기 제 1 금속층 상부 전면에 구리를 증착하여 상기 제 1 금속층보다 두께가 얇은 제 2 금속층을 형성하는 단계; 및 상기 제 1 및 제 2 금속층을 포토 및 식각 공정을 통해 패터닝하여 구리배선을 형성하는 단계를 포함하여 이루어져, 상기 구리배선은 제 1 및 제 2 금속층이 차례로 적층된 이중층 구조로 이루어진다.The present invention relates to a method for forming a copper wiring and a method of manufacturing a liquid crystal display device using the same, and in particular, a method for forming a copper wiring includes forming a first metal layer by depositing copper on a substrate; Forming a photoresist pattern on the first metal layer through a photo process; Inspecting the photoresist pattern; Stripping the photoresist pattern; Depositing copper on the entire upper surface of the first metal layer on which the photoresist pattern is stripped to form a second metal layer thinner than the first metal layer; And patterning the first and second metal layers through photo and etching processes to form copper wiring, wherein the copper wiring has a double layer structure in which the first and second metal layers are sequentially stacked.

구리, 재증착, 액정표시장치, 현상액(developer), 스트리퍼(stripper) Copper, Re-Deposition, Liquid Crystal Display, Developer, Stripper

Description

구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법{METHOD FOR FORMING COPPER LINE AND METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY USING THE SAME}Copper wiring forming method and manufacturing method of liquid crystal display device using the same {METHOD FOR FORMING COPPER LINE AND METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY USING THE SAME}

도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도1 is a plan view showing a liquid crystal display device according to the prior art

도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타내는 공정단면도2A through 2F are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the related art.

도 3은 본 발명에 의한 구리배선 형성방법을 나타내는 순서도3 is a flow chart showing a method for forming a copper wiring according to the present invention.

도 4a 내지 도 4i는 본 발명에 의한 구리배선 형성방법을 나타내는 공정단면도4A to 4I are cross-sectional views illustrating a method of forming a copper wiring according to the present invention.

도 5는 본 발명에 의한 액정표시장치를 나타내는 평면도5 is a plan view showing a liquid crystal display device according to the present invention.

도 6a 내지 도 6i는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정단면도6A through 6I are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

<도면의 주요 부분에 대한 명칭><Name of main part of drawing>

10, 150, 210 : 기판 152, 234 : 제 1 금속층10, 150, 210: substrate 152, 234: first metal layer

160, 238 : 제 2 금속층 154, 162, 236 : 포토 레지스트160, 238: second metal layer 154, 162, 236: photoresist

154a, 162a, 236a : 포토 레지스트 패턴154a, 162a, 236a: photoresist pattern

170 : 제 1 구리배선 172 : 제 2 구리배선170: first copper wiring 172: second copper wiring

12a, 212a : 게이트 전극 14, 214 : 게이트 절연막12a and 212a: gate electrode 14 and 214: gate insulating film

20a, 220a : 반도체층 22a, 222a : 소스 전극20a, 220a: semiconductor layers 22a, 222a: source electrode

24, 224 : 드레인 전극 26, 240 : 보호막24, 224 drain electrodes 26 and 240 protective film

28, 242 : 콘택홀 30, 230 : 화소 전극28, 242: contact holes 30, 230: pixel electrodes

본 발명은 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것으로, 특히 포토 리워크(photo rework) 공정으로 인해 패턴 불량이 발생하는 것을 방지할 수 있는 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법에 관한 발명이다.The present invention relates to a copper wiring forming method and a manufacturing method of a liquid crystal display device using the same, and in particular, a copper wiring forming method and a liquid crystal display using the same, which can prevent a pattern defect from occurring due to a photo rework process The invention relates to a method for manufacturing a device.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.In recent years, there has been a demand for a display device in accordance with the development of an information society, and in recent years, a display device such as a liquid crystal display (LCD), a plasma display panel (PDP), an electro luminescent display (ELD), a vacuum fluorescent display ) Have been studied, and some of them have already been used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, the liquid crystal display device is the most widely used as a substitute for the CRT (Cathode Ray Tube) for the mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention, a variety of applications such as a television, a computer monitor, and the like for receiving and displaying broadcast signals have been developed.

이와 같이 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.In order for liquid crystal display devices to be used in various parts as a general screen display device, it is important to develop high-quality images such as high definition, high brightness and large area while maintaining the features of light weight, thinness and low power consumption can do.

이하에서는 종래 액정표시장치 및 그 제조방법에 대해 설명한다.Hereinafter, a conventional liquid crystal display device and a manufacturing method thereof will be described.

도 1은 종래 기술에 의한 액정표시장치를 나타내는 평면도이고, 도 2a 내지 도 2f는 종래 기술에 의한 액정표시장치의 제조방법을 나타내는 공정단면도이다.1 is a plan view illustrating a liquid crystal display device according to the prior art, and FIGS. 2A to 2F are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the prior art.

먼저, 종래 액정표시장치는 기판(10)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(12)이 배열되고, 게이트 라인(12)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(22)이 배열된다.First, in the conventional LCD, a plurality of gate lines 12 are arranged in one direction at regular intervals to define the pixel region P on the substrate 10, and are fixed in a direction perpendicular to the gate line 12. A plurality of data lines 22 are arranged at intervals.

그리고 게이트 라인(12)과 데이터 라인(22)이 교차되어 정의된 각 화소영역(P)에는 화소 전극(30)과, 게이트 라인(12)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(22)에 인가되는 신호를 상기 각 화소 전극(30)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.Each pixel region P defined by the intersection of the gate line 12 and the data line 22 is switched by the pixel electrode 30 and a signal applied to the gate line 12 to be connected to the data line 22. A plurality of thin film transistors for transmitting an applied signal to each pixel electrode 30 is formed.

여기서, 박막 트랜지스터는 게이트 라인(12)으로부터 돌출되어 형성되는 게이트 전극(12a)과, 게이트 전극(12a) 상부에 형성되는 반도체층(20a)과, 데이터 라인(22)으로부터 돌출되어 반도체층(20a) 상부 일측에 형성되는 소스 전극(22a)과, 상기 소스 전극(22a)과 일정한 간격을 갖고 반도체층(20a) 상부 타측에 형성되는 드레인 전극(24)을 포함하여 구성되어 있다.In this case, the thin film transistor protrudes from the gate line 12, the semiconductor layer 20a formed above the gate electrode 12a, and the data line 22 protrudes from the semiconductor layer 20a. A source electrode 22a formed on one side of the upper portion and a drain electrode 24 formed on the other side of the semiconductor layer 20a at regular intervals from the source electrode 22a are formed.

이때, 게이트 라인(12) 및 게이트 전극(12a)을 포함한 기판(10) 전면에는 게이트 절연막(14)이 형성되어 반도체층(20a)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(22a) 및 드레인 전극(24)을 포함한 기판(10) 전면에는 보호막(26)이 형성되어 있다. 또한, 드레인 전극(24)의 상부의 보호막(26)에는 콘택홀(28)이 형성되어 있으며, 화소 전극(30)은 콘택홀(28)을 통해 드레인 전극(24)과 전기적으로 연결되어 있다.In this case, a gate insulating film 14 is formed on the entire surface of the substrate 10 including the gate line 12 and the gate electrode 12a to insulate the semiconductor layer 20a from the source electrode 22a. And a protective film 26 is formed on the entire surface of the substrate 10 including the drain electrode 24. In addition, a contact hole 28 is formed in the passivation layer 26 on the drain electrode 24, and the pixel electrode 30 is electrically connected to the drain electrode 24 through the contact hole 28.

다음으로 종래 액정표시장치의 제조방법을 설명하면 다음과 같다.Next, a manufacturing method of a conventional liquid crystal display device will be described.

먼저, 도 2a와 같이 투명한 유리 기판(10)상에 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 스퍼터링(sputtering)법에 의하여 증착한 후, 포토 및 식각 공정을 통해 이를 선택적으로 제거하여 기판(10)상에 일방향으로 게이트 라인(12) 및 이로부터 돌출되는 게이트 전극(12a)을 형성한다.First, aluminum (Al) or aluminum alloy (Al alloy) is deposited on the transparent glass substrate 10 by sputtering, as shown in FIG. 2A, and then selectively removed through a photo and etching process. A gate line 12 and a gate electrode 12a protruding therefrom are formed on one side 10.

도 2b와 같이, 게이트 라인(12) 및 게이트 전극(12a)을 포함한 기판(10)의 전면에 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(14)을 형성한다.As shown in FIG. 2B, the gate insulating layer 14 including the silicon nitride layer SiN x or the silicon oxide layer SiO 2 is formed on the entire surface of the substrate 10 including the gate line 12 and the gate electrode 12a.

이어, 상기 게이트 절연막(14) 상에 순수한 비정질 실리콘층(16)과 불순물이 포함된 비정질 실리콘층(18)을 차례로 형성한다.Subsequently, a pure amorphous silicon layer 16 and an amorphous silicon layer 18 including impurities are sequentially formed on the gate insulating layer 14.

도 2c와 같이, 포토 및 식각 공정을 통해 순수한 비정질 실리콘층(16)과 불순물이 포함된 비정질 실리콘층(18)을 선택적으로 제거하여 게이트 전극(12a) 상부 에 반도체층(20a) 및, 오믹콘택층(20b)을 형성한다.As shown in FIG. 2C, the pure amorphous silicon layer 16 and the amorphous silicon layer 18 including impurities are selectively removed through a photo and etching process, thereby forming the semiconductor layer 20a and the ohmic contact on the gate electrode 12a. Form layer 20b.

도 2d와 같이, 기판(10)의 전면에 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고, 포토 및 습식 식각 공정을 통해 저저항 금속 물질을 선택적으로 제거하여 게이트 라인(12)과 교차하는 데이터 라인(22)과, 데이터 라인(22)으로부터 반도체층(20a) 상부로 돌출된 소스 전극(22a) 및 이와 이격된 드레인 전극(24)을 형성한다.As shown in FIG. 2D, low-resistance metal materials such as aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium (Cr) are deposited on the entire surface of the substrate 10, and the photo and wet etching process is performed to reduce the resistance. The resistive metal material may be selectively removed to intersect the gate line 12 with the data line 22, the source electrode 22a protruding from the data line 22 onto the semiconductor layer 20a, and the drain electrode spaced apart from the data line 22. 24).

이어, 건식 식각 공정을 통해 소스 전극(22a) 및 드레인 전극(24) 사이에 노출된 오믹콘택층(20b)을 선택적으로 제거한다.Subsequently, the ohmic contact layer 20b exposed between the source electrode 22a and the drain electrode 24 is selectively removed through a dry etching process.

도 2e와 같이, 소스 전극(22a) 및 드레인 전극(24)을 포함한 유리 기판(10)의 전면에 보호막(26)을 형성하고, 드레인 전극(24)의 표면이 소정부분 노출되도록 상기 보호막(26)을 선택적으로 제거하여 콘택홀(28)을 형성한다.As shown in FIG. 2E, the passivation layer 26 is formed on the entire surface of the glass substrate 10 including the source electrode 22a and the drain electrode 24, and the passivation layer 26 is exposed to a predetermined portion of the surface of the drain electrode 24. ) Is selectively removed to form the contact hole 28.

도 2f와 같이, 콘택홀(28)을 포함한 기판(10)의 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 금속 물질을 증착한 후, 포토 및 식각 공정을 통해 투명한 금속 물질을 선택적으로 제거하여 콘택홀(28)을 통해 드레인 전극(24)과 전기적으로 연결되는 화소 전극(30)을 형성한다.As shown in FIG. 2F, a transparent metal material, such as indium tin oxide (ITO) or indium zinc oxide (IZO), is deposited on the entire surface of the substrate 10 including the contact hole 28, and then transparent metal through a photo and etching process. The material is selectively removed to form the pixel electrode 30 electrically connected to the drain electrode 24 through the contact hole 28.

상기와 같은 제조방법에 따라 액정표시장치를 제조하는 경우, 금속을 증착하고, 포토 및 식각 공정을 통해 패터닝하는 과정에서 원하는 패턴을 얻지 못하는 경우가 있다. In the case of manufacturing the liquid crystal display according to the above-described manufacturing method, a desired pattern may not be obtained in the process of depositing a metal and patterning the photo by etching.

예를 들면, 포토 공정에서 포토 레지스트를 도포하고 마스크를 통해 노광한 후 현상액(developer)으로 현상을 하고, 포토 레지스트의 패턴을 검사해본 결과 잘 못된 패턴이 나오는 경우 계속해서 식각 공정을 진행하는 경우 금속 패턴이 잘못된 패턴을 가지게 된다. 따라서 이 경우 식각 공정을 계속 진행하지 않고, 포토 리워크(photo rework)공정을 하게 된다.For example, in the photo process, the photo resist is applied, exposed through a mask, developed using a developer, and the pattern of the photo resist is inspected. If the wrong pattern is found, the metal is continuously etched. The pattern will have the wrong pattern. Therefore, in this case, the photo rework process is performed without continuing the etching process.

즉, 포토 레지스트 패턴을 모두 제거하는 스트립(strip) 공정을 진행한다. 그리고 다시 포토 레지스트를 도포하고 포토 및 식각 공정을 진행하여 원하는 패턴을 얻을 수 있다.That is, a strip process for removing all photoresist patterns is performed. Then, a photoresist is applied and a photo and etching process may be performed to obtain a desired pattern.

그러나 상기에서 현상액(developer) 또는 스트리퍼(stripper)에 의해 그 하부에 있는 금속이 손상(damage)를 입고, 이로 인해 포토 레지스트의 접착력(adhesion)이 약해지며, 따라서 식각 공정시 에천트(etchant)가 포토 레지스트의 하부로 침투해 들어와 패턴 불량이 발생할 우려가 있다. However, in the above, the metal underneath is damaged by the developer or the stripper, thereby weakening the adhesion of the photoresist and thus the etchant during the etching process. It may penetrate into the lower portion of the photoresist and cause pattern defects.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 포토 리워크(photo rework) 공정에서 현상액(developer) 또는 스트리퍼(stripper)로 인해 하부에 있는 금속이 손상을 입음으로써, 포토 레지스트의 접착력(adhesion)이 약해지는 것을 방지할 수 있는 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, in the photo rework process (developer) or a stripper (metal) under the damage due to the stripper (stripper), thereby causing the adhesive force of the photoresist ( SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a copper wiring and a method of manufacturing a liquid crystal display device using the same, which can prevent the adhesion from weakening.

또한, 본 발명은 포토 리워크(photo rework) 공정으로 인해, 식각 공정시 에천트(etchant)가 포토 레지스트의 하부로 침투해 들어와 패턴 불량이 발생하는 것을 방지할 수 있는 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법을 제공하는데 그 목적이 있다.In addition, the present invention provides a method for forming a copper wiring that can prevent a pattern defect from entering into the lower portion of the photoresist during the etching process due to the photo rework process, and using the same It is an object of the present invention to provide a method for manufacturing a liquid crystal display device.

상기와 같은 목적에 따른 본 발명에 의한 구리배선 형성방법은 기판 상부에 구리를 증착하여 제 1 금속층을 형성하는 단계, 상기 제 1 금속층 상부에 포토 공정을 통해 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 검사하는 단계, 상기 포토 레지스트 패턴을 스트립하는 단계, 상기 제 1 금속층 상부 전면에 구리를 증착하여 제 2 금속층을 형성하는 단계, 상기 제 1 및 제 2 금속층을 포토 및 식각 공정을 통해 패터닝하여 구리배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.Copper wiring forming method according to the present invention according to the above object to form a first metal layer by depositing copper on the substrate, forming a photoresist pattern through the photo process on the first metal layer, the photo Inspecting a resist pattern, stripping the photoresist pattern, depositing copper on the entire upper surface of the first metal layer to form a second metal layer, and patterning the first and second metal layers through a photo and etching process It characterized by comprising a step of forming a copper wiring.

상기와 같은 목적에 따른 본 발명에 의한 액정표시장치의 제조방법은 기판의 소정 영역에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계, 본 발명의 구리배선 형성방법을 사용하여 상기 반도체층 상부 양측에 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계, 상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: forming a gate electrode on a predetermined region of a substrate, forming a gate insulating film on an entire surface of the substrate including the gate electrode, and forming an upper portion of the gate electrode. Forming a semiconductor layer on a gate insulating film of the semiconductor layer; forming source and drain electrodes on both sides of the upper portion of the semiconductor layer by using the copper wiring forming method of the present invention; And forming a contact hole on the passivation layer on the drain electrode, and forming a pixel electrode to be electrically connected to the drain electrode through the contact hole.

이하, 첨부된 도면을 참고하여 본 발명에 의한 구리배선 형성방법을 설명하면 다음과 같다.Hereinafter, a copper wiring forming method according to the present invention with reference to the accompanying drawings as follows.

도 3은 본 발명에 의한 구리배선 형성방법을 나타내는 순서도이고, 도 4a 내 지 도 4i는 본 발명에 의한 구리배선 형성방법을 나타내는 공정단면도이다.3 is a flowchart showing a method for forming a copper wiring according to the present invention, and FIGS. 4A to 4I are process cross-sectional views showing a method for forming a copper wiring according to the present invention.

먼저 도 3을 참조하여 본 발명에 의한 구리배선 형성방법을 개략적으로 설명한다.First, a method of forming a copper wiring according to the present invention will be described with reference to FIG. 3.

기판 상부에 구리를 증착(110)하고, 구리 상부 전면에 포토 레지스트를 도포(112) 한다. 다음으로 마스크를 이용하여 노광(114) 및 현상(116)을 한 후 패턴이 원하는 모양으로 나왔는지를 검사(118)하는 공정을 거치게 된다.Copper is deposited 110 on the substrate and photoresist 112 is applied to the entire upper surface of the copper. Next, after the exposure 114 and the development 116 using a mask, a process of inspecting 118 whether the pattern is in a desired shape is performed.

이때, 패턴이 원하는 모양으로 나왔다면 식각(130)을 하고, 포토 레지스트를 제거하는 스트립(strip) 공정(132)을 하면 구리 배선이 완성된다.At this time, if the pattern is in the desired shape, the etching 130 and the strip process 132 to remove the photoresist to complete the copper wiring.

그러나, 패턴이 원하는 모양으로 나오지 않았다면 식각 공정을 바로 진행하지 않고, 포토 레지스트를 제거하는 스트립(strip) 공정(120)을 거친 후 구리를 재증착(122)한다. 그리고, 다시 포토 레지스트를 도포(112) 하고, 노광(114) 및 현상(116) 공정을 거친 후 패턴이 원하는 모양이 나왔다면 식각(130) 공정을 진행하게 된다.However, if the pattern does not come out in the desired shape, the etching process is not immediately performed, and after the strip process 120 for removing the photoresist, the copper is redeposited 122. Then, the photoresist is applied 112 again, and after the exposure 114 and development 116 processes, if the pattern has a desired shape, the etching 130 process is performed.

이하에서는 도 4a 내지 도 4i를 참조하여 본 발명에 의한 구리배선 형성방법을 더욱 상세히 설명한다.Hereinafter, the copper wiring forming method according to the present invention will be described in more detail with reference to FIGS. 4A to 4I.

먼저, 도 4a와 같이, 기판(150) 상부 전면에 구리(Cu)를 스퍼터링(sputtering)법에 의해 2000Å 증착하여 제 1 금속층(152)을 형성한다.First, as shown in FIG. 4A, the first metal layer 152 is formed by depositing 2000 μs of copper (Cu) on the entire upper surface of the substrate 150 by the sputtering method.

이때, 제 1 금속층(152)을 형성하는 구리의 두께는 2000Å 내지 2500Å 정도가 적당하다.At this time, the thickness of the copper forming the first metal layer 152 is suitably about 2000 kPa to 2500 kPa.

도 4b와 같이, 제 1 금속층(152) 상부 전면에 감광성 물질인 포토 레지스 트(154)를 도포한다. As shown in FIG. 4B, the photoresist 154, which is a photosensitive material, is coated on the entire upper surface of the first metal layer 152.

도 4c와 같이, 포토 레지스트(154) 상부에 마스크(도시하지 않음)를 대응시키고 UV광을 노출시킨다. 이러한 노광 공정을 거친 후, 현상액(developer)으로 포토 레지스트(154)를 현상시켜 포토 레지스트 패턴(154a)을 형성한다.As shown in FIG. 4C, a mask (not shown) is corresponded to the photoresist 154 and exposed to UV light. After this exposure process, the photoresist 154 is developed with a developer to form the photoresist pattern 154a.

이때, 포토 레지스트가 포지티브(positive) 형이라면 광에 노출된 부분의 결합이 약해져서 현상액(developer)에 의해 제거되고, 광에 노출되지 않은 부분은 그대로 남게 된다. At this time, if the photoresist is positive, the bonding of the portions exposed to light is weakened and removed by the developer, and the portions not exposed to the light remain.

반면, 포토 레지스트가 네거티브(negative) 형이라면 광에 노출된 부분의 결합이 강해져서 그대로 남아있고, 광에 노출되지 않은 부분은 현상액(developer)에 의해 제거된다.On the other hand, if the photoresist is negative, the bonding of the portions exposed to the light becomes stronger and remains intact, and the portions not exposed to the light are removed by a developer.

이어, 도시는 생략하였으나, 포토 레지스트 패턴(154a)이 원하는 모양으로 형성되었는지를 검사한다. 이때, 포토 레지스트 패턴(154a)이 원하는 모양으로 형성되었다면 계속해서 식각 공정을 진행한다.Next, although not shown, it is checked whether the photoresist pattern 154a is formed in a desired shape. At this time, if the photoresist pattern 154a is formed in a desired shape, the etching process is continued.

그러나 포토 레지스트 패턴(154a)이 원하는 모양으로 형성되지 않았다면 식각 공정을 진행하지 않고, 도 4d와 같이 포토 리워크(photo rework) 공정을 진행하게 된다. 즉, 포토 레지스트 패턴을 모두 제거하는 스트립(strip) 공정을 진행한다. 이때, 스트립(strip) 공정에 사용되는 스트리퍼(stripper)에 의하여 제 1 금속층(152)의 표면이 손상될 우려가 있다.However, if the photoresist pattern 154a is not formed in a desired shape, the etching process is not performed, and a photo rework process is performed as shown in FIG. 4D. That is, a strip process for removing all photoresist patterns is performed. At this time, the surface of the first metal layer 152 may be damaged by the stripper used in the strip process.

도 4e와 같이, 제 1 금속층(152) 상부 전면에 구리(Cu)를 스퍼터링(sputtering)법에 의해 300Å 증착하여 제 2 금속층(160)을 형성한다.As shown in FIG. 4E, copper (Cu) is deposited on the entire upper surface of the first metal layer 152 by 300 占 to form a second metal layer 160 by sputtering.

이때, 제 2 금속층(160)은 100Å 내지 500Å 사이의 두께로 형성하는 것이 바람직하다.At this time, the second metal layer 160 is preferably formed to a thickness of between 100 kPa to 500 kPa.

도 4f와 같이, 제 2 금속층(160) 상부 전면에 감광성 물질인 포토 레지스트(162)를 도포한다.As shown in FIG. 4F, a photoresist 162, which is a photosensitive material, is coated on the entire upper surface of the second metal layer 160.

도 4g와 같이, 포토 레지스트(162) 상부에 마스크(도시하지 않음)를 대응시키고 UV광을 노출시킨다. 이러한 노광 공정을 거친 후, 현상액(developer)으로 포토 레지스트(162)를 현상시켜 포토 레지스트 패턴(162a)을 형성한다.As shown in FIG. 4G, a mask (not shown) is corresponded on the photoresist 162 and the UV light is exposed. After the exposure process, the photoresist 162 is developed with a developer to form the photoresist pattern 162a.

이어, 도시는 생략하였으나, 포토 레지스트 패턴(162a)이 원하는 모양으로 형성되었는지를 검사한다. 이때, 포토 레지스트 패턴(162a)이 원하는 모양으로 형성되지 않았다면, 상기에서 설명한 바와 같이 스트립 공정을 거쳐 포토 레지스트 패턴(162a)을 모두 제거하고, 포토 리워크(photo rework) 공정을 진행한다.Next, although not shown, it is examined whether the photoresist pattern 162a is formed in a desired shape. In this case, if the photoresist pattern 162a is not formed in a desired shape, as described above, all of the photoresist patterns 162a are removed through a stripping process, and a photo rework process is performed.

반면, 포토 레지스트 패턴(162a)이 원하는 모양으로 형성되었다면, 도 4h와 같이, 제 1 금속층(152) 및 제 2 금속층(160)을 포토 레지스트 패턴(162a)을 마스크로 식각하여 포토 레지스트 패턴(162a)과 동일한 형태의 제 1 구리 배선(170) 및 그 상부에 제 2 구리 배선(172)을 형성한다.On the other hand, if the photoresist pattern 162a is formed in a desired shape, as shown in FIG. 4H, the first resist layer 152 and the second metal layer 160 are etched using the photoresist pattern 162a as a mask, and the photoresist pattern 162a is formed. The first copper wiring 170 and the second copper wiring 172 is formed on the same.

제 1 및 제 2 구리 배선(170, 172)을 모두 형성한 후에는 도 4i와 같이, 제 2 구리 배선(172) 상부의 포토 레지스트 패턴(162a)을 스트립 공정을 통해 모두 제거한다.After both the first and second copper wires 170 and 172 are formed, as shown in FIG. 4I, all of the photoresist pattern 162a on the second copper wire 172 is removed through a strip process.

본 발명은 특히 구리배선의 형성방법에 관하여 설명한 것으로, 구리(Cu) 이외의 다른 금속에도 본 발명의 적용이 가능하다.The present invention has been described in particular with respect to a method of forming copper wiring, and the present invention can be applied to other metals other than copper (Cu).

다음으로, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치의 제조방법을 설명하면 다음과 같다.Next, a manufacturing method of the liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명에 의한 액정표시장치를 나타내는 평면도이고, 도 6a 내지 도 6i는 본 발명에 의한 액정표시장치의 제조방법을 나타내는 공정단면도이다.5 is a plan view showing a liquid crystal display device according to the present invention, and FIGS. 6A to 6I are process cross-sectional views showing a manufacturing method of the liquid crystal display device according to the present invention.

먼저, 본 발명에 의한 액정표시장치는 기판(210)상에 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(212)이 배열되고, 게이트 라인(212)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(222)이 배열된다.First, in the liquid crystal display according to the present invention, in order to define the pixel region P on the substrate 210, a plurality of gate lines 212 are arranged in one direction at regular intervals and perpendicular to the gate lines 212. The plurality of data lines 222 are arranged at regular intervals in the direction.

그리고 게이트 라인(212)과 데이터 라인(222)이 교차되어 정의된 각 화소영역(P)에는 화소 전극(230)과, 게이트 라인(212)에 인가되는 신호에 의해 스위칭 되어 데이터 라인(222)에 인가되는 신호를 상기 각 화소 전극(230)에 전달하는 복수 개의 박막 트랜지스터가 형성된다.Each pixel region P defined by the intersection of the gate line 212 and the data line 222 is switched by a signal applied to the pixel electrode 230 and the gate line 212 to the data line 222. A plurality of thin film transistors which transmit an applied signal to each pixel electrode 230 is formed.

여기서, 박막 트랜지스터는 게이트 라인(212)으로부터 돌출되어 형성되는 게이트 전극(212a)과, 게이트 전극(212a) 상부에 형성되는 반도체층(220a)과, 반도체층(220a) 상부의 양측에 형성되는 오믹콘택층(220b)과, 데이터 라인(222)으로부터 돌출되어 반도체층(220a) 상부 일측에 형성되는 소스 전극(222a)과, 상기 소스 전극(222a)과 일정한 간격을 갖고 반도체층(220a) 상부 타측에 형성되는 드레인 전극(224)을 포함하여 구성되어 있다.The thin film transistor may include a gate electrode 212a protruding from the gate line 212, a semiconductor layer 220a formed on the gate electrode 212a, and ohmic formed on both sides of the semiconductor layer 220a. The contact layer 220b, the source electrode 222a protruding from the data line 222 and formed on one side of the semiconductor layer 220a, and the other side of the semiconductor layer 220a at regular intervals from the source electrode 222a. The drain electrode 224 formed in the structure is included.

이때, 게이트 라인(212) 및 게이트 전극(212a)을 포함한 기판(210) 전면에는 게이트 절연막(214)이 형성되어 반도체층(220a)과의 사이를 절연하는 역할을 하고 있으며, 소스 전극(222a) 및 드레인 전극(224)을 포함한 기판(210) 전면에는 보호막(226)이 형성되어 있다. 또한, 드레인 전극(224)의 상부의 보호막(226)에는 콘택홀(228)이 형성되어 있으며, 화소 전극(230)은 콘택홀(228)을 통해 드레인 전극(224)과 전기적으로 연결되어 있다.In this case, a gate insulating film 214 is formed on the entire surface of the substrate 210 including the gate line 212 and the gate electrode 212a to insulate the semiconductor layer 220a from the source electrode 222a. And a passivation layer 226 is formed on the entire surface of the substrate 210 including the drain electrode 224. In addition, a contact hole 228 is formed in the passivation layer 226 on the drain electrode 224, and the pixel electrode 230 is electrically connected to the drain electrode 224 through the contact hole 228.

이러한 액정표시장치를 제조하기 위해 먼저, 도 6a와 같이, 투명한 유리 재질의 기판(210) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 적어도 한층 이상으로 증착한다.In order to manufacture such a liquid crystal display, first, as shown in FIG. 6A, on a transparent glass substrate 210, copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium (Cr) A low resistance metal material such as at least one layer is deposited.

이어, 포토 및 식각 공정을 통해 금속 물질을 패터닝하여 게이트 라인(도 5의 212) 및 게이트 라인에서 분기 되는 게이트 전극(212a)을 형성한다. Subsequently, the metal material is patterned through photo and etching processes to form a gate line 212 of FIG. 5 and a gate electrode 212a branched from the gate line.

도 6b와 같이, 게이트 전극(212a)을 포함한 기판(210) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 절연물질을 증착하여 게이트 절연막(214)을 형성한다. As illustrated in FIG. 6B, an insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the substrate 210 including the gate electrode 212a to form the gate insulating layer 214.

이어, 게이트 절연막(214) 상부의 기판(210) 전면에 순수한 비정질 실리콘층(216)을, 그 상부에 불순물이 포함된 비정질 실리콘층(218)을 적층하여 형성한다.Subsequently, a pure amorphous silicon layer 216 is formed on the entire surface of the substrate 210 on the gate insulating layer 214, and an amorphous silicon layer 218 including impurities is stacked on the upper portion of the gate insulating layer 214.

도 6c와 같이, 포토 및 식각 공정을 통해 순수한 비정질 실리콘층(216)과 불순물이 포함된 비정질 실리콘층(218)을 선택적으로 제거하여 게이트 전극(212a) 상부의 게이트 절연막(214) 상에 반도체층(220a) 및, 오믹콘택층(220b)을 형성한다.As illustrated in FIG. 6C, the semiconductor layer is formed on the gate insulating layer 214 on the gate electrode 212a by selectively removing the pure amorphous silicon layer 216 and the amorphous silicon layer 218 including impurities through photo and etching processes. 220a and an ohmic contact layer 220b are formed.

도 6d와 같이, 오믹콘택층(220b)을 포함한 기판(210) 상부 전면에 구리(Cu)를 스퍼터링(sputtering)법에 의해 2000Å 증착하여 제 1 금속층(234)을 형성한다.As illustrated in FIG. 6D, the first metal layer 234 is formed by sputtering the copper (Cu) by sputtering (2000) on the entire upper surface of the substrate 210 including the ohmic contact layer 220b.

이때, 제 1 금속층(234)을 형성하는 구리의 두께는 2000Å 내지 2500Å 정도가 적당하다.At this time, the thickness of the copper forming the first metal layer 234 is suitably about 2000 kPa to 2500 kPa.

이어, 제 1 금속층(234) 상부 전면에 감광성 물질인 포토 레지스트(236)를 도포한다.Next, a photoresist 236, which is a photosensitive material, is coated on the entire upper surface of the first metal layer 234.

도 6e와 같이, 포토 레지스트(236) 상부에 마스크(도시하지 않음)를 대응시키고 UV광을 노출시킨다. 이러한 노광 공정을 거친 후, 현상액(developer)으로 포토 레지스트(236)를 현상시켜 포토 레지스트 패턴(236a)을 형성한다.As shown in FIG. 6E, a mask (not shown) is applied on the photoresist 236 and the UV light is exposed. After the exposure process, the photoresist 236 is developed with a developer to form the photoresist pattern 236a.

이어, 도시는 생략하였으나, 포토 레지스트 패턴(236a)이 원하는 모양으로 형성되었는지를 검사한다. 이때, 포토 레지스트 패턴(236a)이 원하는 모양으로 형성되지 않았다면 포토 리워크(photo rework) 공정을 진행하게 된다. Next, although not shown, it is checked whether the photoresist pattern 236a is formed in a desired shape. In this case, if the photoresist pattern 236a is not formed in a desired shape, a photo rework process is performed.

도 6f와 같이, 포토 레지스트 패턴(236a)을 모두 제거하는 스트립(strip) 공정을 진행한다. 이때, 스트립(strip) 공정에 사용되는 스트리퍼(stripper)에 의하여 제 1 금속층(234)의 표면이 손상될 우려가 있다.As shown in FIG. 6F, a strip process for removing all of the photoresist pattern 236a is performed. At this time, the surface of the first metal layer 234 may be damaged by the stripper used in the strip process.

이어, 제 1 금속층(234) 상부 전면에 구리(Cu)를 스퍼터링(sputtering)법에 의해 300Å 증착하여 제 2 금속층(238)을 형성한다.Subsequently, copper (Cu) is deposited on the entire upper surface of the first metal layer 234 by 300 占 to form a second metal layer 238 by sputtering.

이때, 제 2 금속층(238)은 100Å 내지 500Å 사이의 두께로 형성하는 것이 바람직하다.At this time, the second metal layer 238 is preferably formed to a thickness of between 100 kPa to 500 kPa.

다음으로 도시는 생략하였으나, 제 2 금속층(238) 상부 전면에 감광성 물질인 포토 레지스트(도시하지 않음)를 도포하고, 노광 및 현상 공정을 통해 포토 레지스트 패턴(도시하지 않음)을 형성한다.Next, although not shown, a photoresist (not shown), which is a photosensitive material, is coated on the entire upper surface of the second metal layer 238, and a photoresist pattern (not shown) is formed through an exposure and development process.

이어, 포토 레지스트 패턴이 원하는 모양으로 형성되었는지를 검사하고, 원하는 모양으로 형성되었다면, 도 6g와 같이 제 1 금속층(234) 및 제 2 금속층(238)을 식각 공정을 통해 패터닝하여 게이트 라인(도 5의 212)과 교차하는 데이터 라인(222)과, 데이터 라인(222)으로부터 돌출되어 반도체층(220a) 상부 일측의 오믹콘택층(220b) 상에 소스 전극(222a)과, 반도체층(220a) 상부 타측의 오믹콘택층(220b) 상에 드레인 전극(224)을 형성한다. Subsequently, it is checked whether the photoresist pattern is formed in a desired shape, and if formed in a desired shape, the first metal layer 234 and the second metal layer 238 are patterned through an etching process as shown in FIG. 6G to form a gate line (FIG. 5). The data line 222 and the data line 222 that intersect 212 of the second semiconductor layer 220a and protrude from the data line 222 on the ohmic contact layer 220b on one side of the semiconductor layer 220a and on the semiconductor layer 220a. The drain electrode 224 is formed on the other ohmic contact layer 220b.

즉, 소스 전극(222a)과 드레인 전극(224)은 반도체층(220a) 상부 양측의 오믹콘택층(220b) 상에 서로 이격되도록 형성한다. 또한, 이때 채널을 형성하기 위해 소스 전극(222a)과 드레인 전극(224) 사이 하부의 오믹콘택층(220b)을 제거한다.That is, the source electrode 222a and the drain electrode 224 are formed to be spaced apart from each other on the ohmic contact layer 220b on both sides of the semiconductor layer 220a. In addition, at this time, the ohmic contact layer 220b below the source electrode 222a and the drain electrode 224 is removed to form a channel.

상기에서, 데이터 라인(222), 소스 전극(222a), 및 드레인 전극(224)은 구리(Cu)의 이중 적층 구조로 되어 있는 것을 특징으로 한다. In the above, the data line 222, the source electrode 222a, and the drain electrode 224 have a double stacked structure of copper (Cu).

이어, 데이터 라인(222), 소스 전극(222a), 및 드레인 전극(224) 상부의 포토 레지스트 패턴을 스트립 공정을 통해 모두 제거한다.Next, the photoresist patterns on the data line 222, the source electrode 222a, and the drain electrode 224 are all removed through a strip process.

도 6h와 같이, 데이터 라인(222), 소스 전극(222a), 및 드레인 전극(224)을 포함한 기판(210) 전면에 무기재료인 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiO2)를 화학기상증착 방법으로 증착하거나, 유기재료인 BCB(Benzocyclobutene) 또는 아크릴계 수지(acryl resin)를 도포하여 보호막(240)을 형성한다.As illustrated in FIG. 6H, an inorganic material, silicon nitride (SiN x ) or silicon oxide (SiO 2 ) may be chemically deposited on the entire surface of the substrate 210 including the data line 222, the source electrode 222a, and the drain electrode 224. The protective film 240 is formed by vapor deposition or by applying BCB (organic material Benzocyclobutene) or an acrylic resin (acryl resin).

이어, 드레인 전극(224)의 표면이 소정부분 노출되도록 보호막(240)을 패터 닝하여 콘택홀(242)을 형성한다.Next, the passivation layer 240 is patterned to expose the surface of the drain electrode 224 to form a contact hole 242.

도 6i와 같이, 콘택홀(242)을 포함한 기판(210) 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 금속을 증착하고, 포토 및 식각 공정을 통해 투명한 금속을 패터닝하여 화소 영역(P)에서 콘택홀을 통해 드레인 전극(224)과 전기적으로 연결되도록 화소 전극(230)을 형성한다.As shown in FIG. 6I, transparent metals such as indium tin oxide (ITO) and indium zinc oxide (IZO) are deposited on the entire surface of the substrate 210 including the contact hole 242, and the transparent metal is patterned through photo and etching processes. In the pixel region P, the pixel electrode 230 is formed to be electrically connected to the drain electrode 224 through a contact hole.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, Will be apparent to those of ordinary skill in the art.

상기한 바와 같은 구리배선 형성방법 및 이를 이용한 액정표시장치의 제조방법은 다음과 같은 효과가 있다.The copper wiring forming method as described above and the manufacturing method of the liquid crystal display device using the same have the following effects.

첫째, 포토 리워크(photo rework) 공정시 스트립 공정 후에, 구리를 100Å 내지 500Å 사이의 두께로 재증착함으로써, 이후 포토 공정에서 포토 레지스트의 접착력(adhesion)이 약해지는 것을 방지할 수 있는 효과가 있다.First, after the strip process in the photo rework process, by re-depositing the copper to a thickness between 100 kPa to 500 kPa, there is an effect that can prevent the adhesion of the photo resist in the subsequent photo process is weakened .

둘째, 포토 리워크(photo rework) 공정시 스트립 공정 후에, 구리를 100Å 내지 500Å 사이의 두께로 재증착함으로써, 이후 식각 공정시 에천트(etchant)가 포토 레지스트의 하부로 침투해 들어와 패턴 불량이 발생하는 것을 방지할 수 있는 효과가 있다.Second, after the strip process during the photo rework process, the copper is redeposited to a thickness between 100 kPa and 500 kPa, so that during the etching process, an etchant penetrates into the lower portion of the photoresist to cause a pattern defect. There is an effect that can be prevented.

Claims (7)

기판 상부에 구리를 증착하여 제 1 금속층을 형성하는 단계;Depositing copper on the substrate to form a first metal layer; 상기 제 1 금속층 상부에 포토 공정을 통해 포토 레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the first metal layer through a photo process; 상기 포토 레지스트 패턴을 검사하는 단계;Inspecting the photoresist pattern; 상기 포토 레지스트 패턴을 스트립하는 단계;Stripping the photoresist pattern; 상기 포토 레지스트 패턴이 스트립 된 상기 제 1 금속층 상부 전면에 구리를 증착하여 상기 제 1 금속층보다 두께가 얇은 제 2 금속층을 형성하는 단계; 및Depositing copper on the entire upper surface of the first metal layer on which the photoresist pattern is stripped to form a second metal layer thinner than the first metal layer; And 상기 제 1 및 제 2 금속층을 포토 및 식각 공정을 통해 패터닝하여 구리배선을 형성하는 단계를 포함하여 이루어져,And forming a copper wiring by patterning the first and second metal layers through a photo and an etching process. 상기 구리배선은 제 1 및 제 2 금속층이 차례로 적층된 이중층 구조로 이루어진 것을 특징으로 하는 구리배선 형성방법.Wherein the copper wiring is a copper wiring forming method, characterized in that the first and second metal layer is made of a double layer structure stacked in sequence. 제 1 항에 있어서,The method of claim 1, 상기 제 2 금속층은 구리를 100Å 내지 500Å 사이의 두께로 형성하는 것을 특징으로 하는 구리배선 형성방법.The second metal layer is a copper wiring forming method, characterized in that to form a copper thickness of 100 ~ 500Å. 제 2 항에 있어서,The method of claim 2, 상기 제 2 금속층은 구리를 300Å의 두께로 형성하는 것을 특징으로 하는 구리배선 형성방법.The second metal layer is a copper wiring forming method, characterized in that for forming a copper thickness of 300 kPa. 제 1 항에 있어서,The method of claim 1, 상기 제 1 금속층은 2000Å 내지 2500Å 사이의 두께로 형성하는 것을 특징으로 하는 구리배선 형성방법.The first metal layer is a copper wiring forming method, characterized in that formed in a thickness of between 2000 kPa to 2500 kPa. 삭제delete 기판의 소정 영역에 게이트 전극을 형성하는 단계;Forming a gate electrode in a predetermined region of the substrate; 상기 게이트 전극을 포함한 상기 기판의 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on an entire surface of the substrate including the gate electrode; 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating layer on the gate electrode; 제 1 항 내지 제 4 항 중 어느 한 항의 구리배선 형성방법을 사용하여 상기 반도체층 상부 양측에 소스 전극 및 드레인 전극을 형성하는 단계;Forming a source electrode and a drain electrode on both sides of the upper portion of the semiconductor layer using the copper wiring forming method according to any one of claims 1 to 4; 상기 소스 및 드레인 전극을 포함한 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate including the source and drain electrodes; 상기 드레인 전극 상부의 보호막 상에 콘택홀을 형성하는 단계;Forming a contact hole on the passivation layer on the drain electrode; 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.And forming a pixel electrode to be electrically connected to the drain electrode through the contact hole. 삭제delete
KR1020070012605A 2007-02-07 2007-02-07 Method for forming copper line and method for manufacturing liquid crystal display using the same KR101327851B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070012605A KR101327851B1 (en) 2007-02-07 2007-02-07 Method for forming copper line and method for manufacturing liquid crystal display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012605A KR101327851B1 (en) 2007-02-07 2007-02-07 Method for forming copper line and method for manufacturing liquid crystal display using the same

Publications (2)

Publication Number Publication Date
KR20080073858A KR20080073858A (en) 2008-08-12
KR101327851B1 true KR101327851B1 (en) 2013-11-12

Family

ID=39883438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012605A KR101327851B1 (en) 2007-02-07 2007-02-07 Method for forming copper line and method for manufacturing liquid crystal display using the same

Country Status (1)

Country Link
KR (1) KR101327851B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046384A (en) * 2002-11-27 2004-06-05 엘지.필립스 엘시디 주식회사 Liquid Crystal Display and fabrication method of thereof
KR20050069383A (en) * 2003-12-31 2005-07-05 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for fabricating the same
KR20050123212A (en) * 2004-06-24 2005-12-29 엘지.필립스 엘시디 주식회사 Method for fabricating liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040046384A (en) * 2002-11-27 2004-06-05 엘지.필립스 엘시디 주식회사 Liquid Crystal Display and fabrication method of thereof
KR20050069383A (en) * 2003-12-31 2005-07-05 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for fabricating the same
KR20050123212A (en) * 2004-06-24 2005-12-29 엘지.필립스 엘시디 주식회사 Method for fabricating liquid crystal display device

Also Published As

Publication number Publication date
KR20080073858A (en) 2008-08-12

Similar Documents

Publication Publication Date Title
KR101294237B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7907228B2 (en) TFT LCD structure and the manufacturing method thereof
JP5777153B2 (en) Method for manufacturing array substrate motherboard
CN103107133B (en) Array substrate, manufacturing method thereof and displaying device
JP5741992B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP2007334284A (en) Array substrate for liquid crystal display device and its manufacturing method
CN106876260B (en) Gate electrode structure, manufacturing method thereof and display device
CN103489874B (en) Array base palte and preparation method thereof, display unit
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR100560398B1 (en) Method of manufacturing thin film transistor array substrate
KR101294691B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101953832B1 (en) Method of fabricating array substrate for liquid crystal display device
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR100769162B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
CN113964191B (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
KR101327851B1 (en) Method for forming copper line and method for manufacturing liquid crystal display using the same
KR101319304B1 (en) The mask for liquid crystal display device and the method for fabricating the one using the same
KR101187718B1 (en) Method for fabricating an array substrate for liquid crystal display device
KR101327843B1 (en) Liquid crystal display and method for manufacturing of the same
KR101023715B1 (en) Method for fabricating of Liquid Crystal Display Device
JP2006202961A (en) Processing method using printing pattern and printing pattern forming apparatus
KR101096706B1 (en) Method For Fabricating Liquid Crystal Display Device
KR20130010774A (en) Manufacturing method of thin film transisotr array substrate
KR101241138B1 (en) Organic Thin Film Transistor Liquid Crystal Display Device and the method for fabricating thereof
KR20090043213A (en) Thin film transistor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6