KR101327836B1 - Liquid Crystal Display Device - Google Patents

Liquid Crystal Display Device Download PDF

Info

Publication number
KR101327836B1
KR101327836B1 KR1020060118092A KR20060118092A KR101327836B1 KR 101327836 B1 KR101327836 B1 KR 101327836B1 KR 1020060118092 A KR1020060118092 A KR 1020060118092A KR 20060118092 A KR20060118092 A KR 20060118092A KR 101327836 B1 KR101327836 B1 KR 101327836B1
Authority
KR
South Korea
Prior art keywords
line
gate line
liquid crystal
display device
crystal display
Prior art date
Application number
KR1020060118092A
Other languages
Korean (ko)
Other versions
KR20080003176A (en
Inventor
카즈요시 나가야마
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20080003176A publication Critical patent/KR20080003176A/en
Application granted granted Critical
Publication of KR101327836B1 publication Critical patent/KR101327836B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

게이트 라인과 공통라인 사이의 극간(隙間)으로부터의 광 리크(leak) 발생을 억제하여 표시품질의 향상을 이룬다.The occurrence of optical leakage from the gap between the gate line and the common line is suppressed, thereby improving display quality.

게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 상기 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비하고 있다.A liquid crystal display device in which a gate line and a data line cross each other to define a pixel area, the liquid crystal display device being formed near an intersection of the gate line and the data line of the pixel area and connected to the gate line, and the data line. A transistor having a drain electrode connected to the gate electrode, a source electrode connected to the pixel ITO electrode formed at the pixel region, a common line formed at the pixel region, and formed between the gate line and the common line, and shielding backlight light. It is provided with a light shielding means.

백라이트, TFT, 차폐수단, 게이트 라인, 데이터 라인, 공통라인 Backlight, TFT, shielding means, gate line, data line, common line

Description

액정표시장치{Liquid Crystal Display Device}[0001] The present invention relates to a liquid crystal display device,

도 1은 종래의 액정표시장치의 구성을 나타낸 평면도이다.1 is a plan view showing the structure of a conventional liquid crystal display device.

도 2는 종래의 액정표시장치의 구성을 나타낸 단면도이다.2 is a cross-sectional view showing the configuration of a conventional liquid crystal display device.

도 3은 본 발명의 실시형태에 관한 액정표시장치의 구성을 나타낸 평면도이다.3 is a plan view showing the configuration of a liquid crystal display device according to an embodiment of the present invention.

도 4는 본 발명의 실시형태에 관한 액정표시장치의 구성을 나타낸 단면도이다.4 is a cross-sectional view showing the configuration of a liquid crystal display device according to an embodiment of the present invention.

도 5는 봉 발명의 실시형태에 관한 액정표시장치의 변형예의 구성을 나타낸 평면도이다.5 is a plan view showing a configuration of a modification of the liquid crystal display device according to the embodiment of the rod invention.

도 6은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.6 is an explanatory diagram showing a manufacturing process of the liquid crystal display device according to the embodiment of the present invention.

도 7은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.7 is an explanatory diagram showing a manufacturing process of the liquid crystal display device according to the embodiment of the present invention.

도 8은 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.8 is an explanatory diagram showing a manufacturing process of the liquid crystal display device according to the embodiment of the present invention.

도 9는 본 발명의 실시형태에 의한 액정표시장치의 제조공정을 나타낸 설명도이다.9 is an explanatory diagram showing a manufacturing process of the liquid crystal display device according to the embodiment of the present invention.

도면의 주요 부분에 대한 부호 설명DESCRIPTION OF THE DRAWINGS FIG.

1,101 : 게이트 라인 2,102 : 데이터 라인1,101: gate line 2,102: data line

3,103 : 공통라인 4,104 : 화소 ITO 전극3,103 common line 4,104 pixel ITO electrode

5,105 : 화소 ITO 공통전극 6,106 : 소스 전극5,105: pixel ITO common electrode 6,106: source electrode

7,107 : 드레인 전극 8,108 : 부하용량7,107: drain electrode 8,108: load capacity

9A,9B,109A,109B : 콘택홀 10,110 : 제 1 글라스 기판9A, 9B, 109A, 109B: Contact hole 10, 110: First glass substrate

11,111 : 절연막 12,112 : 절연막11,111 insulating film 12,112 insulating film

13,113 : 배향막 15,115 : 액정13,113: alignment layer 15,115 liquid crystal

17,117 : 배향막 18,118 : 칼라 필터층17,117: alignment layer 18,118: color filter layer

19,119 : 블랙 매트릭스층 20,120 : 제 2 글라스 기판19,119: black matrix layer 20,120: second glass substrate

30,130 : B/L 광 40,41,50,51 : 차폐수단30,130: B / L light 40,41,50,51: shielding means

본 발명은 액정표시장치에 관한 것으로 특히, 투과형 및 반투과형의 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to liquid crystal display devices, and more particularly to transmissive and transflective liquid crystal display devices.

도 1은 종래의 액정표시장치의 구성을 나타낸 도면이다.1 is a view showing the configuration of a conventional liquid crystal display device.

도 1에서, 101은 게이트 라인, 102는 데이터 라인, 103은 공통라인, 104는 화소 ITO 전극, 105는 화소 ITO 공통전극, 106 및 107은 박막트랜지스터(이하, TFT라 한다)를 구성하는 소스 전극 및 드레인 전극, 108은 부하용량, 109A 및 109B는 콘택홀이다.In FIG. 1, 101 is a gate line, 102 is a data line, 103 is a common line, 104 is a pixel ITO electrode, 105 is a pixel ITO common electrode, and 106 and 107 are source electrodes constituting a thin film transistor (hereinafter referred to as TFT). And the drain electrode, 108 is a load capacitance, and 109A and 109B are contact holes.

그리고 상세한 설명에서는 데이터 라인(102)에 접속되는 것이 드레인 전극(107)이고, 화소영역에 형성된 화소 ITO 전극(105)에 접속되는 것이 소스 전극(106)이다.In the detailed description, the drain electrode 107 is connected to the data line 102, and the source electrode 106 is connected to the pixel ITO electrode 105 formed in the pixel region.

또한, 부하용량(108)은 도 1의 빗금친 부분 즉, 공통라인(103)과 TFT의 소스 전극(106)의 겹친 부분과, 공통라인(103)과 화소 ITO 전극(104)의 겹친 부분을 포함한 부분(다만, TFT의 소스 전극(106) 부분을 제외한다)이다.In addition, the load capacitance 108 includes the hatched portion of FIG. 1, that is, the overlapped portion of the common line 103 and the source electrode 106 of the TFT, and the overlapped portion of the common line 103 and the pixel ITO electrode 104. It is an included portion (except for a portion of the source electrode 106 of the TFT).

도 2는 도 1의 A-A'선에 따른 단면도이다. 2 is a cross-sectional view taken along line A-A 'in Fig.

도 2에 나타낸 바와 같이, 종래의 액정표시장치는 액정(115)을 개재하여 접합된 칼라 필터 기판(도 2의 상측기판)과 TFT 어레이 기판(도 2의 하측기판)으로 구성된다.As shown in FIG. 2, the conventional liquid crystal display device is composed of a color filter substrate (upper substrate in FIG. 2) and a TFT array substrate (lower substrate in FIG. 2) bonded via a liquid crystal 115. As shown in FIG.

TFT 어레이 기판은 도 2에 나타낸 바와 같이, 제 1 글라스 기판(110)상에 게이트 라인(101)과 공통라인(103)이 서로 일정한 간격을 갖고 형성되어 있다.In the TFT array substrate, as shown in FIG. 2, the gate line 101 and the common line 103 are formed on the first glass substrate 110 at regular intervals from each other.

또한, 게이트 라인(101) 및 공통라인(103)을 포함한 제 1 글라스 기판(110)의 전면에 절연막(111)이 형성되어 있다. 절연막(111)은 예를 들면, SiOx나 SiNx로 구성된다.In addition, an insulating layer 111 is formed on the entire surface of the first glass substrate 110 including the gate line 101 and the common line 103. The insulating film 111 is made of SiOx or SiNx, for example.

절연막(111)상에는 신호라인인 소스 전극(106) 및 드레인 전극(107)이 형성되어 있다. 소스 전극(106), 드레인 전극(107) 및 게이트 라인(101)의 일부인 게이트 전극은 TFT을 구성한다.The source electrode 106 and the drain electrode 107 which are signal lines are formed on the insulating film 111. The source electrode 106, the drain electrode 107, and the gate electrode that is part of the gate line 101 constitute a TFT.

소스 전극(106) 및 드레인 전극(107) 등의 신호라인은 도 2에 나타낸 바와 같이, 복층 구조로 형성되어 구성된다. 소스 전극(106) 및 드레인 전극(107) 등의 신호라인을 포함한 전면의 절연막(111)상에는 SiNx 등으로 구성되는 보호막으로써 절연막(112)이 형성되어 있다.Signal lines, such as the source electrode 106 and the drain electrode 107, are formed in a multilayer structure as shown in FIG. On the insulating film 111 on the front surface including the signal lines such as the source electrode 106 and the drain electrode 107, an insulating film 112 is formed as a protective film made of SiNx or the like.

또한, TFT가 형성되어 있지 않은 영역에 화소 ITO 전극(104)이 형성되어 있다. 또한 절연막(112) 및 화소 ITO 전극(104) 위에는 배향막(113)이 형성되어 있다.Further, the pixel ITO electrode 104 is formed in the region where the TFT is not formed. An alignment film 113 is formed on the insulating film 112 and the pixel ITO electrode 104.

이와 같이 TFT 어레이 기판은 제 1 글라스 기판(110)상에 형성된 게이트 라인(101)과 데이터 라인(102)이 서로 교차하는 것에 의해 정의되는 화소영역과, 화소영역마다 게이트 라인(101)과 데이터 라인(102)의 교차부 근접에 형성된 TFT와, 화소영역에 형성된 화소 ITO 전극(104)을 구비하고 있다.As described above, the TFT array substrate includes a pixel region defined by the intersection of the gate line 101 and the data line 102 formed on the first glass substrate 110 with each other, and the gate line 101 and the data line for each pixel region. A TFT formed near the intersection of the 102 and the pixel ITO electrode 104 formed in the pixel region are provided.

TFT는 게이트 라인(101)으로부터의 게이트 신호에 따라 데이터 라인(102)으로부터의 데이터 신호를 부하용량(108)에 일시적으로 기억한다. 이 때에 기억된 데이터 신호는 공통라인(103)에 인가되는 공통전극을 기준으로 한 전압이 된다. 투명 도전층으로 이루어진 화소 ITO 전극(104)은 그 데이터 신호에 의해서 화소 ITO 전극(104)의 전압에 따라 액정(115)을 구동시켜 화소영역에 영상을 비치게 한다.The TFT temporarily stores the data signal from the data line 102 in the load capacitor 108 in accordance with the gate signal from the gate line 101. The data signal stored at this time becomes a voltage based on the common electrode applied to the common line 103. The pixel ITO electrode 104 made of a transparent conductive layer drives the liquid crystal 115 according to the voltage of the pixel ITO electrode 104 by the data signal so that an image is reflected in the pixel region.

칼라 필터 어레이 기판은 도 2에 나타낸 바와 같이, 제 2 글라스 기판(120)상에 블랙 매트릭스층(119)이 형성되고, 그 위에 칼라 필터층(118)이 형성되며, 상기 칼라 필터층(118)위에 배향막(117)이 형성되어 있다.As shown in FIG. 2, the color filter array substrate has a black matrix layer 119 formed on the second glass substrate 120, a color filter layer 118 formed thereon, and an alignment layer formed on the color filter layer 118. 117 is formed.

이와 같이, 칼라 필터 기판은 제 2 글라스 기판(120)상에 차례로 형성된 블랙 매트릭스층(119)과 칼라 필터층(118)을 구비하고 있다. 블랙 매트릭스층(119)을 구성하는 블랙 매트릭스는 제 2 글라스 기판(120) 위의 영역을 칼라 필터층(118)이 형성되는 복수의 셀 영역으로 나누고, 인접한 셀 사이의 광 간섭 및 외부 광의 반사를 방지한다.Thus, the color filter substrate is provided with the black matrix layer 119 and the color filter layer 118 which were formed in turn on the 2nd glass substrate 120. FIG. The black matrix constituting the black matrix layer 119 divides an area on the second glass substrate 120 into a plurality of cell areas in which the color filter layer 118 is formed, and prevents light interference and reflection of external light between adjacent cells. do.

칼라 필터층(118)은 블랙 매트릭스층(119)에 의해 구분된 셀 영역을 적(R), 녹(G), 청(B)으로 나누어 구성하고, RGB색의 광을 각각 투과시킨다.The color filter layer 118 divides the cell region divided by the black matrix layer 119 into red (R), green (G), and blue (B), and transmits RGB color light, respectively.

유전이방성을 갖는 액정(115)은 화소 ITO 전극(104)의 데이터 신호와 공통전극의 공통전압(Vcom)에 의해 형성된 전계에 따라 회전하고, 광투과율을 조절하는 것에 의해서 계조를 구현한다.The liquid crystal 115 having the dielectric anisotropy rotates according to the electric field formed by the data signal of the pixel ITO electrode 104 and the common voltage Vcom of the common electrode, and realizes gradation by adjusting the light transmittance.

종래의 액정표시장치는 이상과 같이 구성되고 종래의 어레이 패턴에서는 게이트 라인(101)과 공통라인(103)의 극간으로부터, TFT 어레이 기판의 하측 즉, 액정패널의 배면에 배치된 백라이트(이하, B/L라고 한다)로부터의 B/L광(130)이 들어오고, 대향하는 칼라 필터 어레이 기판으로 반사하여 TFT에 조사되어 광 리크의 원인이 되고 있다.The conventional liquid crystal display device is constructed as described above, and in the conventional array pattern, the backlight disposed below the TFT array substrate, i.e., the rear surface of the liquid crystal panel (B) from the gap between the gate line 101 and the common line 103, is described below. B / L light 130 from < RTI ID = 0.0 > / L < / RTI >

TFT와 같은 반도체층을 이용한 스위칭소자에서는 반도체에 광이 조사되게 되면 케리어(carrier)가 발생하여 오프 전류가 증가하기 때문에, 표시 얼룩(mura), 크로스토크(cross talk), 콘트라스트(contrast) 불량 등이 발생하여 표시 물질이 노화한다.In a switching device using a semiconductor layer such as a TFT, when light is irradiated to a semiconductor, a carrier is generated and an off current increases, so that display mura, cross talk, contrast defect, etc. This occurs and the display material ages.

종래에서는, 광 리크는 그 만큼 문제시되고 있지 않았지만, 최근 비디오 제품 등에서 표면 휘도 500nit가 요구되어 B/L 휘도의 증가에 의해 광 리크가 문제가 되고 있다.Conventionally, optical leakage has not been so much a problem, but in recent years, a video product or the like requires a surface luminance of 500 nits, and optical leakage has become a problem due to an increase in B / L luminance.

TFT 부분의 광 리크를 방지하기 위한 구조를 갖는 액정표시장치도 제안되고 있다(예를 들면, 특허문헌 1 참조).A liquid crystal display device having a structure for preventing optical leakage of the TFT portion is also proposed (see Patent Document 1, for example).

특허문헌 1에 기재되어 있는 종래의 액정표시장치에서는 게이트 라인(101)과 공통라인(103) 사이의 극간으로부터의 광 리크는 없고, TFT 부분의 광 리크를 문제로 하고 있다.In the conventional liquid crystal display device described in Patent Literature 1, there is no light leak from the gap between the gate line 101 and the common line 103, and the light leak in the TFT portion is a problem.

특허문헌 1의 액정표시장치는 코스트를 삭감하기 위해 블랙 매트릭스층을 제거한 구성이고, 그 때문에 TFT 부분의 광 리크가 문제가 되기 때문에 TFT의 반도체층과 소스 전극 및 드레인 전극의 겹친 부분에 금속막 등으로 구성된 차광막을 형성하고 있다.The liquid crystal display device of Patent Literature 1 has a structure in which a black matrix layer is removed in order to reduce the cost. Therefore, the optical leakage of the TFT portion becomes a problem, so that a metal film or the like overlaps with the semiconductor layer of the TFT and the source electrode and drain electrode. The light shielding film which consists of these is formed.

특허문헌 1 일본공개특허 특개평 10-20298호 공보 Patent Document 1: Japanese Patent Application Laid-Open No. 10-20298

도 1 및 도 2에 나타낸 종래의 액정표시장치에서는 게이트 라인(101)과 공통라인(103) 사이의 극간에서, TFT 어레이 기판의 하측에 구성되어 있는 B/L로부터의 B/L광(130)이 들어와 대향하는 칼라 필터 기판에서 반사하여 TFT에 조사되어 광 리크의 원이 됨으로써 표시품질의 노화가 일어난다고 하는 문제점이 있었다.In the conventional liquid crystal display device shown in Figs. 1 and 2, the B / L light 130 from the B / L formed on the lower side of the TFT array substrate between the gate line 101 and the common line 103. This has caused a problem that aging of display quality occurs by reflecting from the opposing color filter substrate and irradiating the TFT to become a source of optical leakage.

또한, 특허문헌 1에 기재된 종래의 액정표시장치에서는 TFT 부분의 광 리크를 방지하더라도 게이트 라인과 공통라인 사이의 극간으로부터의 광 리크에 관해서는 아무런 대책이 없기 때문에 해당하는 곳으로부터의 광 리크가 발생한다고 하는 문제점이 있었다.Further, in the conventional liquid crystal display device described in Patent Document 1, even if the optical leakage of the TFT portion is prevented, there is no measure regarding the optical leakage from the gap between the gate line and the common line, so that optical leakage from the corresponding place occurs. There was a problem to say.

본 발명은 이런 문제점을 해결하기 위한 것으로 게이트 라인과 공통라인 사 이의 극간으로부터의 광 리크 발생을 억제하여 표시물질의 향상을 이루기 위한 액정표시장치를 얻는 것을 목적으로 하고 있다. SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to obtain a liquid crystal display for improving the display material by suppressing the occurrence of optical leakage from the gap between the gate line and the common line.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 상기 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비한 것을 특징으로 한다.The liquid crystal display according to the present invention for achieving the above object is a liquid crystal display device in which the gate line and the data line cross each other to define a pixel area, the liquid crystal display device in the vicinity of the intersection of the gate line and the data line of the pixel area A transistor having a gate electrode connected to the gate line, a drain electrode connected to the data line, a source electrode connected to a pixel ITO electrode formed on the pixel region, a common line formed on the pixel region, And light blocking means formed between the gate line and the common line and shielding backlight light.

도 3은 본 발명의 실시예에 관한 액정표시장치의 구성을 나타낸 도면이다.3 is a diagram showing the configuration of a liquid crystal display device according to an embodiment of the present invention.

도 3에서, 1은 게이트 라인, 2는 데이터 라인, 3은 공통라인, 4는 화소 ITO 전극, 5는 화소 ITO 공통전극, 6 및 7은 TFT를 구성하는 소스 전극 및 드레인 전극, 8은 부하용량, 9A 및 9B는 콘택홀이다.3, 1 is a gate line, 2 is a data line, 3 is a common line, 4 is a pixel ITO electrode, 5 is a pixel ITO common electrode, 6 and 7 are source and drain electrodes constituting a TFT, and 8 is a load capacitance. , 9A and 9B are contact holes.

그리고 부하용량(8)은 도 3의 빗금친 부분 즉, 공통라인(3)과 TFT의 소스 전극(6)의 겹친 부분과, 공통라인(3)과 화소 ITO 전극(4)의 겹친 부분을 합친 부분(다만, TFT의 소스 전극(6) 부분을 제외한다)이다.The load capacitance 8 is the sum of the hatched portions of FIG. 3, that is, the overlapping portion of the common line 3 and the source electrode 6 of the TFT, and the overlapping portion of the common line 3 and the pixel ITO electrode 4. Part (except for the part of the source electrode 6 of the TFT).

도 4는 도 3의 B-B'선에 따른 단면도이다. 4 is a cross-sectional view taken along line BB ′ of FIG. 3.

도 4에 나타낸 바와 같이, 본 발명의 실시예에 관한 액정표시장치는 액정(15)을 개재하여 접합된 칼라 필터 기판(도 4의 상측기판)과 TFT 어레이 기판(도 4의 하측기판)으로 구성된다.As shown in FIG. 4, the liquid crystal display device according to the embodiment of the present invention comprises a color filter substrate (upper substrate in FIG. 4) and a TFT array substrate (lower substrate in FIG. 4) bonded via a liquid crystal 15. As shown in FIG. do.

TFT 어레이 기판은 도 4에 나타낸 바와 같이, 제 1 글라스 기판(10)상에 게이트 라인(1)과 공통라인(3)이 서로 일정한 간격을 갖고 형성되어 있다.In the TFT array substrate, as shown in FIG. 4, the gate line 1 and the common line 3 are formed on the first glass substrate 10 at regular intervals from each other.

또한, 게이트 라인(1) 및 공통라인(3)을 포함한 제 1 글라스 기판(10)의 전면에 절연막(11)이 형성되어 있다. 절연막(11)은 예를 들면, SiOx나 SiNx로 구성된다.In addition, an insulating film 11 is formed on the entire surface of the first glass substrate 10 including the gate line 1 and the common line 3. The insulating film 11 is made of SiOx or SiNx, for example.

절연막(11)상에는 신호라인인 소스 전극(6) 및 드레인 전극(7)이 형성됨과 함께 광 리크를 차단하기 위한 차폐수단(40, 41)이 형성되어 있다. 차폐수단(40, 41)에 관해서는 후술한다.The source electrode 6 and the drain electrode 7 which are signal lines are formed on the insulating film 11, and shielding means 40 and 41 for blocking an optical leak are formed. The shielding means 40 and 41 are mentioned later.

그리고 소스 전극(6), 드레인 전극(7) 및 게이트 라인(1)의 일부인 게이트 전극은 TFT을 구성한다.The source electrode 6, the drain electrode 7, and the gate electrode that is part of the gate line 1 constitute a TFT.

소스 전극(6) 및 드레인 전극(7), 차폐수단(40, 41)은 도 4에 나타낸 바와 같이, 복층 구조로 형성되어 구성된다. As shown in Fig. 4, the source electrode 6, the drain electrode 7, and the shielding means 40, 41 are formed in a multilayer structure.

도 4의 예에서는 a-Si(아몰퍼스 실리콘), n+, 신호금속의 3층으로 구성되어 있다. 소스 전극(6) 및 드레인 전극(7) 등의 신호라인 및 차광수단(40, 41)을 포함한 전면의 절연막(11)상에는 SiNx 등으로 구성되는 보호막으로써 절연막(12)이 형성되어 있다.In the example of FIG. 4, it consists of three layers, a-Si (amorphous silicon), n +, and a signal metal. On the insulating film 11 on the front surface including the signal lines such as the source electrode 6 and the drain electrode 7 and the light blocking means 40, 41, an insulating film 12 is formed as a protective film made of SiNx or the like.

또한, TFT가 형성되어 있지 않은 영역에 화소 ITO 전극(4)이 형성되어 있다. 또한 절연막(12) 및 화소 ITO 전극(4) 위에는 배향막(13)이 형성되어 있다.Further, the pixel ITO electrode 4 is formed in the region where the TFT is not formed. An alignment film 13 is formed on the insulating film 12 and the pixel ITO electrode 4.

칼라 필터 어레이 기판은 도 2에 나타낸 바와 같이, 제 2 글라스 기판(20)상 에 블랙 매트릭스층(19)이 형성되고, 그 위에 칼라 필터층(18)이 형성되며, 상기 칼라 필터층(18)위에 배향막(17)이 형성되어 있다.In the color filter array substrate, as shown in FIG. 2, a black matrix layer 19 is formed on the second glass substrate 20, a color filter layer 18 is formed thereon, and an alignment layer is formed on the color filter layer 18. (17) is formed.

블랙 매트릭스층(19)을 구성하는 블랙 매트릭스는 제 2 글라스 기판(20)위에 매트릭스 형태로 형성된다. The black matrix constituting the black matrix layer 19 is formed on the second glass substrate 20 in a matrix form.

이와 같은 블랙 매트릭스는 제 2 글라스 기판(20) 위의 영역을 칼라 필터층(18)이 형성되는 복수의 셀 영역으로 나누고, 인접한 셀 사이의 광 간섭 및 외부 광의 반사를 방지한다.Such a black matrix divides an area on the second glass substrate 20 into a plurality of cell areas in which the color filter layer 18 is formed, and prevents light interference and reflection of external light between adjacent cells.

칼라 필터층(18)은 블랙 매트릭스층(19)에 의해 구분된 셀 영역을 적(R), 녹(G), 청(B)으로 나누어 구성하고, RGB색의 광을 각각 투과시킨다.The color filter layer 18 divides the cell region divided by the black matrix layer 19 into red (R), green (G), and blue (B), and transmits RGB color light, respectively.

상술한 바와 같이 본 실시예에서는 도 3 및 도 4에 도시한 바와 같이, 게이트 라인(1)과 공통라인(3) 사이의 극간 부분에 광 리크를 차폐하기 위해 차폐수단(40, 41)이 형성되어 있다.As described above, in the present embodiment, as shown in FIGS. 3 and 4, shielding means 40 and 41 are formed to shield the optical leakage in the gap between the gate line 1 and the common line 3. It is.

차폐수단(40, 41)은 소스 전극(6) 및 드레인 전극(7)과 동일한 재료로 구성되고, 그들을 형성하는 동일 마스크 공정에서 동시에 형성된다.The shielding means 40, 41 are made of the same material as the source electrode 6 and the drain electrode 7, and are formed simultaneously in the same mask process for forming them.

다른 구성 및 동작에 관해서는 도 1 및 도 2에 나타낸 구성과 기본적으로 동일하기 때문에 그들에 관한 기재를 참조하여 여기서는 생략한다.Other configurations and operations are basically the same as those shown in Figs. 1 and 2, and will be omitted here with reference to the description thereof.

이와 같이, 본 실시예에서는 게이트 라인(1)과 공통라인(3)의 극간으로부터 침입하는 B/L 광(30)을 플로팅의 신호라인으로부터 구성된 차폐수단(40, 41)에 의해 차광하도록 했기 때문에, TFT에 조사되는 B/L 광을 대폭으로 줄일 수 있어 광 리크 대책을 행할 수 있다.As described above, in this embodiment, the B / L light 30 penetrating from the gap between the gate line 1 and the common line 3 is shielded by the shielding means 40, 41 formed from the floating signal line. , The B / L light irradiated to the TFT can be greatly reduced, and the optical leakage countermeasure can be taken.

도 5는 본 실시예에 관한 변형예를 나타낸 단면도이다. 이 변형예에서는 도 5에 나타낸 바와 같이, 도 4에 나타낸 차폐수단(40, 41) 대신에, 차폐수단(50, 51)을 형성하고 있다.5 is a cross-sectional view showing a modification of the embodiment. In this modified example, as shown in FIG. 5, shielding means 50 and 51 are formed instead of the shielding means 40 and 41 shown in FIG.

차폐수단(50, 51)은 절연막(11)을 개재하여 게이트 라인(1)과 공통라인(3)에 일 부분이 수평방향으로 겹쳐지도록 배치되어 있다. 즉, 차폐수단(50, 51)은 게이트 라인(1)과 공통라인(3) 사이의 극간보다도 큰 폭을 가지고 있고, 게이트 라인(1) 및 공통라인(3)과 수평방향으로 오버랩(overlap)하는 곳을 가지고 있다.The shielding means 50 and 51 are disposed so that a portion of the shielding means 50 and 51 overlaps the gate line 1 and the common line 3 in the horizontal direction through the insulating film 11. That is, the shielding means 50 and 51 have a width larger than the gap between the gate line 1 and the common line 3 and overlap with the gate line 1 and the common line 3 in the horizontal direction. I have a place to do it.

그리고 차폐수단(50, 51)은 차폐수단(40, 41)과 동일하게 소스 전극(6) 및 드레인 전극(7)과 동일 재료로 구성되고, 그들을 형성하는 동일 마스크 공정에서 동시에 형성된다. 다른 구성에 관해서는 상술한 도 3 및 도 4와 동일하다.The shielding means 50 and 51 are made of the same material as the source electrode 6 and the drain electrode 7 in the same manner as the shielding means 40 and 41, and are simultaneously formed in the same mask process for forming them. Other configurations are the same as those in FIGS. 3 and 4 described above.

이상과 같이 도 5의 변형예에서는 차폐수단(50, 51)을 게이트 라인(1) 및 공통라인(3)에 겹치도록 배치했기 때문에 보다 한층 차광 효과를 얻을 수 있다. 또한 차폐수단(50, 51)은 플로팅의 신호라인으로부터 구성되어 있기 때문에 전기적으로 문제를 일으키지 않는다.As described above, in the modification of FIG. 5, the shielding means 50 and 51 are arranged to overlap the gate line 1 and the common line 3, so that a further light shielding effect can be obtained. Further, since the shielding means 50, 51 are constructed from floating signal lines, there is no electrical problem.

도 6 내지 도 9는 본 발명의 실시예에서 TFT 어레이 기판의 제조공정을 나타낸 도면이다.6 to 9 are views illustrating a manufacturing process of the TFT array substrate in the embodiment of the present invention.

본 실시예에 관한 TFT 어레이 기판은 복수의 마스크 공정을 이용하여 형성한다.The TFT array substrate according to this embodiment is formed using a plurality of mask processes.

하나의 마스크 공정은 포토레지스트 도포 공정, 마스크 맞춤 공정, 노광공정, 현상공정, 에칭 공정, 포토레지스트 제거공정, 검사공정 등의 복수의 공정을 포함한다. 마스크 공정에 관해서는 일반적인 기존의 방법으로 진행하기 때문에, 여기서는 상세한 설명은 생략한다.One mask process includes a plurality of processes, such as a photoresist coating process, a mask fitting process, an exposure process, a developing process, an etching process, a photoresist removing process, and an inspection process. Since the mask process proceeds by a general conventional method, detailed description is omitted here.

먼저, 도 6에 나타낸 바와 같이, 제 1 마스크 공정에 의해, 제 1 글라스 기판(10)상에 게이트 라인(1)과 공통라인(3)을 형성한다. 그리고 도 6의 굵은 부분이 제 1 마스크 공정으로 형성되는 부재이고, 세선(細線)에서 나타낸 것은 이 시점에서는 또한 형성되고 있지 않지만, 참고로 실선으로 기재하고 있다.First, as shown in FIG. 6, the gate line 1 and the common line 3 are formed on the 1st glass substrate 10 by a 1st mask process. And the thick part of FIG. 6 is a member formed by a 1st mask process, and what was shown with the thin line is not formed at this time, but is described with the solid line for reference.

도 7 내지 도 8에서도 동일하고, 굵은 선 부분이 그 때의 마스크 공정으로 형성된 것이고, 세선 부분은 전 마스크 공정 또는 후 마스크 공정으로 형성된 부재이다.7 to 8 are also the same, and the thick line part is formed by the mask process at that time, and the thin line part is a member formed by the pre mask process or the post mask process.

이어, 도 7에 나타낸 바와 같이, 제 2 마스크 공정에 의해, 데이터 라인(2), 소스 전극(6), 드레인 전극(7), 차폐수단(40, 41) 및 공통라인(3)상에 부하용량(8)을 형성한다. 소스 전극(6) 및 드레인 전극(7)의 복층은 하프톤(halftone) 노광에 의해 형성한다.As shown in FIG. 7, the load is applied to the data line 2, the source electrode 6, the drain electrode 7, the shielding means 40, 41 and the common line 3 by the second mask process. The capacitance 8 is formed. The multilayers of the source electrode 6 and the drain electrode 7 are formed by halftone exposure.

이어, 도 8에 나타낸 바와 같이, 제 3 마스크 공정에 의해, 콘택홀(9A, 9B)을 형성한다. 콘택홀(9A)은 화소 ITO 전극(4)과 TFT의 소스 전극(6)을 전기적으로 접속하기 위한 것이고, 콘택홀(9B)은 공통라인(3)과 화소 ITO 공통전극(5)을 전기적으로 접속하기 위한 것이다.Next, as shown in FIG. 8, contact hole 9A, 9B is formed by a 3rd mask process. The contact hole 9A is for electrically connecting the pixel ITO electrode 4 and the source electrode 6 of the TFT, and the contact hole 9B electrically connects the common line 3 and the pixel ITO common electrode 5. It is for connection.

이어, 도 9에 나타낸 바와 같이, 제 4 마스크 공정에 의해 화소 ITO 공통전극(5)과 화소 ITO 전극(4)을 형성한다.9, the pixel ITO common electrode 5 and the pixel ITO electrode 4 are formed by a 4th mask process.

이와 같이 하여 본 실시예에 관한 TFT 어레이 기판은 복수의 마스크 공정을 이용하여 형성된다.In this way, the TFT array substrate according to the present embodiment is formed using a plurality of mask processes.

이상과 같이, 본 실시예에 관한 액정표시장치에 있어서는 게이트 라인(1)과 공통라인(3) 사이에, 플로팅의 신호라인으로 구성된 차폐수단(40,41 혹은 50,51)을 형성함으로써 게이트 라인(1)과 공통라인(3)의 극간으로부터 들어오는 B/L 광(30)을 차폐할 수 있고, TFT에 조사되는 광을 대폭으로 삭감하는 것에 가능하다.As described above, in the liquid crystal display device according to the present embodiment, the gate line 1 is formed between the gate line 1 and the common line 3 by forming shielding means 40, 41 or 50, 51 composed of floating signal lines. It is possible to shield the B / L light 30 coming in between the gap between (1) and the common line 3, and it is possible to significantly reduce the light irradiated to the TFT.

이것에 의해 표시얼룩, 크로스토크, 콘트라스트 불량 등의 발생을 억제하여 표시품질을 향상시킬 수 있다.As a result, the generation of display stains, crosstalk, and poor contrast can be suppressed and the display quality can be improved.

또한, 차폐수단(40,41 혹은 50,51)은 TFT를 구성하는 소스 전극(6) 및 드레인 전극(7)과 동일 마스크 공정으로 동일 재료에 의해 형성되므로 특별한 공정을 필요로 하지 않고 용이하게 그리고 값싸게 형성할 수 있다.In addition, since the shielding means 40, 41 or 50, 51 is formed of the same material by the same mask process as the source electrode 6 and the drain electrode 7 which comprise a TFT, it does not require a special process, and it is easy and It can be formed inexpensively.

그리고 도 5의 변형예에 나타낸 바와 같이, 차폐수단(50,51)을 게이트 라인(1) 및 공통라인(3)에 약간 오버랩하도록 배치하면, 보다 한층 광 리크를 방지할 수 있기 때문에 한층 더 표시품질을 향상시킬 수 있다.As shown in the modification of Fig. 5, the shielding means 50, 51 are arranged so as to slightly overlap the gate line 1 and the common line 3, so that further light leakage can be prevented. Can improve the quality.

이상에서 설명한 바와 같은 본 발명은 게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, 상기 화소영역의 게이트 라인과 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와, 상기 화소영역에 형성된 공통라인과, 상기 게이트 라인과 상기 공통라인 사이에 형성되어 백라이트 광을 차광하는 차광 수단을 구비한 액정표시장치이기 때문에 차광수단에 의해 게이트 라인과 공통라인 사이의 극간으로부터의 광 리크 발생을 억제하여 표시품질의 향상을 이룰 수 있다.As described above, the present invention is a liquid crystal display device in which a gate line and a data line cross each other to define a pixel area, and are formed in the vicinity of an intersection of the gate line and the data line of the pixel area and connected to the gate line. A transistor having a gate electrode, a drain electrode connected to the data line, a source electrode connected to a pixel ITO electrode formed in the pixel region, a common line formed in the pixel region, and between the gate line and the common line. Since the liquid crystal display device is formed and includes a light shielding means for shielding backlight light, the light shielding means can suppress the occurrence of light leakage from the gap between the gate line and the common line, thereby improving display quality.

Claims (3)

게이트 라인과 데이터 라인이 서로 교차하여 화소영역을 정의하는 액정표시장치에서, In a liquid crystal display device in which a gate line and a data line cross each other to define a pixel area, 상기 화소영역의 상기 게이트 라인과 상기 데이터 라인의 교차부 근접에 형성되고, 상기 게이트 라인에 접속된 게이트 전극과, 상기 데이터 라인에 접속된 드레인 전극과, 상기 화소영역에 형성된 화소 ITO 전극에 접속된 소스 전극을 갖는 트랜지스터와,A gate electrode connected to the gate line, a drain electrode connected to the data line, and a pixel ITO electrode formed on the pixel region, which are formed near an intersection of the gate line and the data line of the pixel region. A transistor having a source electrode, 상기 화소영역에서 상기 게이트 라인과 동일층에 형성되고, 상기 게이트 라인으로부터 이격되는 공통라인과,A common line formed on the same layer as the gate line in the pixel region and spaced apart from the gate line; 상기 게이트 라인과 상기 공통라인 사이에 형성되고, 백라이트 광을 차광하는 차광수단을 구비하고,A light blocking means formed between the gate line and the common line and shielding backlight light; 상기 차광수단은 상기 드레인 전극 및 상기 소스 전극과 동일층에 형성되고, 플로팅된 것을 특징으로 하는 액정표시장치. And the light blocking means is formed on the same layer as the drain electrode and the source electrode and is floated. 제 1 항에 있어서, 상기 차광수단은 상기 드레인 전극 및 상기 소스 전극과 동일 재료에 의해 구성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein the light blocking means is made of the same material as the drain electrode and the source electrode. 제 1 항 또는 제 2 항에 있어서, 상기 차광수단은 상기 게이트 라인과 상기 공통라인 사이의 극간(隙間)보다 큰 폭을 갖고, 상기 게이트 라인 및 상기 공통라인에 겹치도록 배치되어 있는 것을 특징으로 하는 액정표시장치.The light blocking means has a width larger than a gap between the gate line and the common line, and is disposed to overlap the gate line and the common line. LCD display device.
KR1020060118092A 2006-06-30 2006-11-28 Liquid Crystal Display Device KR101327836B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00181632 2006-06-30
JP2006181632A JP4131520B2 (en) 2006-06-30 2006-06-30 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20080003176A KR20080003176A (en) 2008-01-07
KR101327836B1 true KR101327836B1 (en) 2013-11-11

Family

ID=39067535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118092A KR101327836B1 (en) 2006-06-30 2006-11-28 Liquid Crystal Display Device

Country Status (2)

Country Link
JP (1) JP4131520B2 (en)
KR (1) KR101327836B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101863759B1 (en) 2011-09-29 2018-06-04 삼성디스플레이 주식회사 Liquid crystal display
KR102130545B1 (en) 2013-11-27 2020-07-07 삼성디스플레이 주식회사 Liquid crystal display
KR102302886B1 (en) * 2014-12-11 2021-09-17 엘지디스플레이 주식회사 Horizontal electric field type liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297346A (en) * 1992-04-22 1993-11-12 Sharp Corp Active matrix type liquid crystal display device
JP2003287770A (en) 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd Liquid crystal display device
KR20050054279A (en) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20050114129A (en) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device having structure of color filter on tft and using in plane switching mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297346A (en) * 1992-04-22 1993-11-12 Sharp Corp Active matrix type liquid crystal display device
JP2003287770A (en) 2002-03-28 2003-10-10 Nec Lcd Technologies Ltd Liquid crystal display device
KR20050054279A (en) * 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR20050114129A (en) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 Liquid crystal display device having structure of color filter on tft and using in plane switching mode

Also Published As

Publication number Publication date
KR20080003176A (en) 2008-01-07
JP2008009272A (en) 2008-01-17
JP4131520B2 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
KR101031170B1 (en) Liquid crystal display device and process for manufacturing the same
TWI401512B (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
JP4784382B2 (en) Liquid crystal display
KR101848827B1 (en) Liquid crystal display device
KR20060046241A (en) Liquid crystal display device
KR100669266B1 (en) Liquid crystal display device
KR20080110541A (en) Liquid crystal device and electronic apparatus
US20100149464A1 (en) Display panel and method of manufacturing the same
KR100443236B1 (en) Liquid crystal display device and method for manufacturing same and color filter substrate
JP5429776B2 (en) LCD panel
KR101802935B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20090034579A (en) Thin film transistor array panel and manufacturung method thereof
KR100833420B1 (en) Pixel structure and liquid crystal display panel
KR101327836B1 (en) Liquid Crystal Display Device
US10890815B2 (en) Display apparatus
KR100591234B1 (en) Liquid crystal display device
JP2001092378A (en) Active matrix substrate
KR100672626B1 (en) The structure of liquid crystal display panel and method for fabricating the same
KR101432570B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101350407B1 (en) In-plane switching mode liquid crystal display device
JPH0481816A (en) Liquid crystal display device
KR100484948B1 (en) In-Plane Switching mode Liquid Crystal Display Device
KR101695025B1 (en) Liquid crystal display and method of repairing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6