KR101327529B1 - 웨이퍼 칩 연마방법 - Google Patents
웨이퍼 칩 연마방법 Download PDFInfo
- Publication number
- KR101327529B1 KR101327529B1 KR1020120063668A KR20120063668A KR101327529B1 KR 101327529 B1 KR101327529 B1 KR 101327529B1 KR 1020120063668 A KR1020120063668 A KR 1020120063668A KR 20120063668 A KR20120063668 A KR 20120063668A KR 101327529 B1 KR101327529 B1 KR 101327529B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chip
- polishing
- tape
- polishing tape
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000000227 grinding Methods 0.000 title claims abstract description 37
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 238000005498 polishing Methods 0.000 claims description 147
- 230000002745 absorbent Effects 0.000 claims description 8
- 239000002250 absorbent Substances 0.000 claims description 8
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000006097 ultraviolet radiation absorber Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 109
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 웨이퍼 칩 연마방법에 관한 것으로, 보다 상세하게는 칩의 두께를 보다 얇게 제작하기 위하여 웨이퍼 칩을 분리한 후 연마장치를 이용하여 각각의 칩을 연마하는 웨이퍼 칩 연마방법에 관한 것이다.
본 발명에 따른 웨이퍼 칩 연마방법은, 1) 웨이퍼 패턴(Pattern)면의 반대면에 제1 후면연마 테이프를 부착하고 상기 웨이퍼 전체 두께 및 상기 제1 후면연마 테이프 일부 두께를 절단하는 단계; 2) 상기 절단된 웨이퍼를 상하반전하고, 상기 웨이퍼 패턴면에 제2 후면연마 테이프 및 제3 후면연마 테이프를 부착하는 단계; 3) 상기 반전된 웨이퍼에서 상기 제1 후면연마 테이프를 제거하는 단계; 4) 상기 웨이퍼의 절단된 부분을 따라 상기 제2 후면연마 테이프 전체 및 제3 후면연마 테이프 일부 두께를 절단하고 상기 절단된 웨이퍼에서 상기 칩 및 제2 후면연마 테이프를 분리하는 단계; 5) 상기 분리된 칩 패턴면의 반대면을 연마하는 단계; 및 6) 상기 연마된 칩에서 상기 제2 후면연마 테이프를 제거하는 단계;를 포함한다.
본 발명에 따른 웨이퍼 칩 연마방법은, 1) 웨이퍼 패턴(Pattern)면의 반대면에 제1 후면연마 테이프를 부착하고 상기 웨이퍼 전체 두께 및 상기 제1 후면연마 테이프 일부 두께를 절단하는 단계; 2) 상기 절단된 웨이퍼를 상하반전하고, 상기 웨이퍼 패턴면에 제2 후면연마 테이프 및 제3 후면연마 테이프를 부착하는 단계; 3) 상기 반전된 웨이퍼에서 상기 제1 후면연마 테이프를 제거하는 단계; 4) 상기 웨이퍼의 절단된 부분을 따라 상기 제2 후면연마 테이프 전체 및 제3 후면연마 테이프 일부 두께를 절단하고 상기 절단된 웨이퍼에서 상기 칩 및 제2 후면연마 테이프를 분리하는 단계; 5) 상기 분리된 칩 패턴면의 반대면을 연마하는 단계; 및 6) 상기 연마된 칩에서 상기 제2 후면연마 테이프를 제거하는 단계;를 포함한다.
Description
본 발명은 웨이퍼 칩 연마방법에 관한 것으로, 보다 상세하게는 칩의 두께를 보다 얇게 제작하기 위하여 웨이퍼 칩을 절단하여 분리한 후 연마장치를 이용하여 각각의 칩을 연마하는 웨이퍼 칩 연마방법에 관한 것이다.
반도체의 생산 공정은 웨이퍼 제조 공정인 전공정과 어셈블리(assembly) 공정인 후공정으로 구분된다. 이 가운데 후공정은 후면연마 테이프 접착공정, 연마공정(Back Grinding), 후면연마 테이프 제거 공정, 절단공정(sawing) 및 패키지공정으로 구분된다. 이하에서는 후공정의 각 공정에 대하여 간단하게 설명한다.
후면연마 테이프 접착공정은 전공정을 통해 웨이퍼의 전면에 다수의 집적 회로 소자가 종횡으로 배열된 웨이퍼의 전면을 보호하기 위한 필름을 접착하는 공정이다. 이는 연마공정시 웨이퍼의 후면을 연마할 때 발생되는 웨이퍼 가루 등으로부터 웨이퍼의 손상을 방지하고 전면의 회로를 보호하기 위한 것이다. 이때 사용되는 필름은 자외선(UltraViolet : UV) 테이프로 특정한 조도와 광량의 조건이 적합할 경우에는 테이프의 접착성분 중 감광성분이 경화하여 접착력을 소실하게 되는 특성을 갖는다.
연마공정은 웨이퍼에서 집적회로가 형성된 활성면의 반대쪽 면인 웨이퍼의 사용하지 않는 후면을 집적회로에 영향을 주지 않을 정도의 두께만큼 연마하여 웨이퍼의 두께를 줄이는 공정이다. 이와 같은 공정은 통상 웨이퍼 연마(Back Grinding)공정이라고 한다. 웨이퍼는 일반적으로 8인치의 경우 730 ~ 750 ㎛, 12인치의 경우 790 ~ 800 ㎛의 두께를 가진다. 웨이퍼 연마공정은 이러한 웨이퍼 두께를 50 ~ 450 ㎛로 얇게 가공한다. 이때 목표로 하는 웨이퍼의 최종 두께는 반도체 제품의 종류에 따라 또는 고객의 요구에 따라 달라질 수 있다.
후면연마 테이프 제거공정은 웨이퍼의 전면을 접착, 보호하고 있던 필름에 자외선을 조사하여 접착력을 소실시킴으로써 후속공정을 위한 필름을 제거하는 공정이다.
절단공정은 링 형태의 프레임에 상기의 공정을 통한 웨이퍼를 설치하여 웨이퍼 전면에 배열된 각각의 소자를 분리하는 공정이다. 이 공정에서 기계적 방법인 고속으로 회전하는 블레이드(blade)를 이용하여 웨이퍼 상에 배열된 소자를 절단한다.
패키지공정은 분리된 소자에 전기적인 연결을 해주고 외부의 충격을 견딜 수 있도록 밀봉 포장해주어 물리적인 기능과 형상을 갖게 해주는 공정이다. 즉, 칩을 최정 제품화하는 공정이다.
도 1은 종래의 웨이퍼 칩 연마방법을 설명하는 흐름도이다. 도 2는 종래의 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 종래의 웨이퍼 칩 연마방법은 연마 테이프 부착단계(S110), 웨이퍼 연마단계(S120), 웨이퍼 절단 및 칩 분리단계(S130), 연마 테이프 제거단계(S140)를 포함한다.
후면연마 테이프 부착단계(S110)는 도 2의 (a)에 도시된 바와 같이 전공정으로부터 패턴닝(Pattering)된 즉 회로가 형성된 웨이퍼(200) 패턴면의 반대면에 라미네이팅 장치(미도시)를 이용하여 도 2의 (b)에 도시된 바와 같이 후면연마 테이프(210)를 부착하는 단계이다. 이는 웨이퍼(200)를 연마할 때 발생되는 오염물질로부터 회로를 보호하기 위한 것이다.
웨이퍼 연마단계(S120)는 웨이퍼(200) 패턴면 반대면을 소정의 두께만큼 연마하는 단계이다. 웨이퍼 연마단계(S120)는 후면연마 테이프(210)가 부착된 웨이퍼(200) 패턴면의 반대면을 도 2의 (c)에 도시된 바와 같이 소정의 두께만큼 연마하는 단계이다. 이때에는 통상적으로 사용되는 연마장치(미도시)를 이용하여 웨이퍼 패턴면의 반대면을 연마한다. 이러한 연마장치를 이용하여 웨이퍼(200)를 원하는 두께보다 조금 두껍게 남도록 연마한다.
웨이퍼 절단 및 칩 분리단계(S130)는 연마된 웨이퍼(200)를 칩(205) 단위로 절단하여 분리하는 단계이다. 연마된 웨이퍼(200)를 고정하기 위하여 웨이퍼 링을 웨이퍼 링 장치(미도시)에서 형성한다. 웨이퍼 링에 고정된 웨이퍼(200)는 웨이퍼 절단 장치(250, Saw Blade : 절단날)를 통해 도 2의 (d)에 도시된 바와 같이 칩(205) 단위로 절단한다. 절단된 칩(205)은 리프트(미도시)를 이용하여 분리하게 된다.
후면연마 테이프 제거단계(S140)는 분리된 칩(205)에서 후면연마 테이프 제거장치를 이용하여 도 2의 (e)에 도시된 바와 같이 후면연마 테이프를 제거하는 단계이다.
이러한 단계를 거친 개별 칩(205)들은 제조공정으로 이동하게 된다.
최근 웨이퍼의 수율 증가를 통한 생산성 향상 및 제조 원가 절감, 패키지 경량화 및 소형화 추세가 가속되어 가고 있다. 이를 만족시키기 위하여 웨이퍼의 박형화 구현이 필수적이다.
종래에는 웨이퍼를 박형화할 때에는, 웨이퍼에 후면연마 테이프를 부착하는 단계, 웨이퍼를 연마하는 단계 및 각각의 칩으로 절단하는 단계를 거쳤는데, 연마하는 단계를 거친 후 얇아진 웨이퍼를 절단하는 과정에서 고가의 웨이퍼가 깨지는 문제점이 발생하였다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 칩의 두께를 보다 얇게 제작하기 위하여 웨이퍼 칩을 절단하여 분리한 후 연마장치를 이용하여 각각의 칩을 연마하는 웨이퍼 칩 연마방법을 제공함에 있다.
본 발명에 따른 웨이퍼 칩 연마방법은, 1) 웨이퍼 패턴(Pattern)면의 반대면에 제1 후면연마 테이프를 부착하고 상기 웨이퍼 전체 두께 및 상기 제1 후면연마 테이프 일부 두께를 절단하는 단계; 2) 상기 절단된 웨이퍼를 상하반전하고, 상기 웨이퍼 패턴면에 제2 후면연마 테이프 및 제3 후면연마 테이프를 부착하는 단계; 3) 상기 반전된 웨이퍼에서 상기 제1 후면연마 테이프를 제거하는 단계; 4) 상기 웨이퍼의 절단된 부분을 따라 상기 제2 후면연마 테이프 전체 및 제3 후면연마 테이프 일부 두께를 절단하고 상기 절단된 웨이퍼에서 상기 칩 및 제2 후면연마 테이프를 분리하는 단계; 5) 상기 분리된 칩 패턴면의 반대면을 연마하는 단계; 및 6) 상기 연마된 칩에서 상기 제2 후면연마 테이프를 제거하는 단계;를 포함한다.
또한 상기 5)단계에서 연마방법은, 지석 연마, 레이저 연마, 플라즈마 연마 또는 화학적 식각 연마 중 하나 또는 둘 이상을 선택할 수 있다.
또한 상기 지석 연마는 수평형 또는 수직형 지석 연마 중 어느 하나인 것이 바람직하다.
또한 상기 레이저 연마는 수평형 또는 수직형 레이저 연마 중 어느 하나인 것이 바람직하다.
또한 상기 1) 또는 2)단계에서, 상기 제1 후면연마 테이프, 제2 후면연마 테이프 또는 제3 후면연마 테이프는 상이한 조도, 광량 또는 파장에 의해 경화되는 적어도 하나의 자외선(UltraViolet : UV) 흡수제를 함유할 수 있다.
이와 같은 본 발명에 따르면, 웨이퍼 칩 연마방법은 칩의 두께를 보다 얇게 제작하기 위하여 웨이퍼 칩을 절단하여 분리한 후 연마장치를 이용하여 각각의 칩을 연마할 수 있는 효과가 있다.
도 1은 종래의 웨이퍼 칩 연마방법을 설명하는 흐름도이다.
도 2는 종래의 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
도 3은 본 발명에 따른 웨이퍼 칩 연마방법을 설명하는 흐름도이다.
도 4는 본 발명에 따른 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
도 2는 종래의 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
도 3은 본 발명에 따른 웨이퍼 칩 연마방법을 설명하는 흐름도이다.
도 4는 본 발명에 따른 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
이하에서, 첨부된 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 웨이퍼 칩 연마방법을 보다 상세하게 설명하기로 한다.
도 3은 본 발명에 따른 웨이퍼 칩 연마방법을 설명하는 흐름도이다. 도 4는 본 발명에 따른 웨이퍼 연마단계에 따라 형성된 웨이퍼를 도시한 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명에 의한 웨이퍼 칩 연마방법은 웨이퍼 및 제1 후면연마 테이프 절단단계(S310), 웨이퍼 상하반전 후 제2 및 제3 후면연마 테이프 부착단계(S320), 제1 후면연마 테이프 제거단계(S330), 제2 및 제3 후면연마 테이프 절단 후 칩 분리단계(S340), 칩 연마단계(S350), 제2 후면연마 테이프 제거단계(S360)를 포함한다. 도 1 및 도 2에서 설명한 단계 및 구성요소와 동일하거나 유사한 단계 및 구성요소는 해당 부분을 참고하면 되므로 이하에서는 이에 대한 상세한 설명을 생략하기로 한다.
웨이퍼 및 제1 후면연마 테이프 절단단계(S310)는 전공정으로부터 패턴(Pattern)된 즉 회로가 형성된 웨이퍼(400)의 패턴면(도 4의 (a)-(f)에서 검게 색칠된 부분)의 반대면에 제1 후면연마 테이프(410, BG Tape : Back Griding Tape)를 부착하고, 웨이퍼(400) 전체 두께와 제1 후면연마 테이프(410) 일부 두께를 절단하는 단계이다. 먼저 웨이퍼 패턴면에 라미네이팅 장치(미도시)를 이용하여 도 4의 (a)에 도시된 바와 같이 웨이퍼(400)의 패턴면의 반대면에 제1 후면연마 테이프(410)를 부착한다. 제1 후면연마 테이프(410)는 자외선(UltraViolet : UV) 흡수제를 함유하는 것이 특징이며, 하나 또는 둘 이상의 자외선 흡수제를 함유할 수 있다. 그 후 절단날(Saw Blade)을 이용하여 웨이퍼(400) 전체 두께와 제1 후면연마 테이프(410) 일부 두께를 절단한다. 제1 후면연마 테이프(410)의 일부 두께만을 절단하는 이유는 웨이퍼(400) 전체 두께 절단 후 다음 공정으로 이송시 각각의 칩(405)들이 개별적으로 분리되어 유발될 수 있는 불편함을 방지하기 위함이다.
웨이퍼 상하반전 후 제2 및 제3 후면연마 테이프 부착단계(S320)는 절단된 웨이퍼(400)의 상하를 반전한 후, 웨이퍼(400)의 패턴면에 제2 및 제3 후면연마 테이프(420, 430)를 부착하는 단계이다. 즉 웨이퍼 패턴면에 라미네이팅 장치(미도시)를 이용하여 도 4의 (b)에 도시된 바와 같이 제2 후면연마 테이프(420) 및 제3 후면연마 테이프(430)를 부착한다. 제2 후면연마 테이프(420) 및 제3 후면연마 테이프(430)를 부착하는 방법은 제2 후면연마 테이프(420) 및 제3 후면연마 테이프(430)를 한번에 부착하는 방법과 제2 후면연마 테이프(420)를 부착한 후 그 위에 제3 후면연마 테이프(430)를 부착하는 방법이 있다. 다만 제1 내지 제3 후면연마 테이프(410, 420, 430)가 개별적으로 분리되는 본 발명의 특성상 서로 물성이 달라야 하므로, 제1 내지 제3 후면연마 테이프(410, 420, 430)에 함유되는 자외선 흡수제는 반응하는 자외선의 조도, 광량 또는 파장일 서로 상이해야 한다.
제1 후면연마 테이프 제거단계(S330)는 도 4의 (c)에 도시된 바와 같이 웨이퍼에서 제1 후면연마 테이프(410)를 제거하는 단계이다. 제1 후면연마 테이프(410)를 제거하는 방법은 웨이퍼(400) 위에 제1 후면연마 테이프(410)에 함유된 자외선 흡수제를 경화시키는 조도, 광량 또는 파장에 해당하는 자외선을 조사한다. 자외선이 조사되면 웨이퍼(405)와 제1 후면연마 테이프(410) 사이의 접착성분을 경화시켜 접착력을 잃게 되어, 제1 후면연마 테이프(410)를 제거할 수 있다.
제2 및 제3 후면연마 테이프 절단 후 칩 분리단계(S340)는 절단날(450, Sawing Blade)을 이용하여 S310 단계에서 절단된 부분을 따라 도 4의 (d)에 도시된 바와 같이 제2 후면연마 테이프(420) 전체 두께 및 제3 후면연마 테이프(430) 일부 두께를 절단하는 단계이다. 제3 후면연마 테이프(430)의 일부 두께만을 절단하는 이유는 웨이퍼(400) 전체 두께, 제2 후면연마 테이프(420) 전체 두께 절단 후 다음 공정으로 이송시 각각의 칩(405)들이 개별적으로 분리되어 유발될 수 있는 불편함을 방지하기 위함이다.
웨이퍼(400)에서 칩(405)을 분리하는 방법은 다음과 같다. 우선 웨이퍼(400) 위에 제3 후면연마 테이프(430)에 함유된 자외선 흡수제를 경화시키는 조도, 광량 또는 파장에 해당하는 자외선을 조사한다. 자외선이 조사되면 제2 후면연마 테이프(420)와 제3 후면연마 테이프(430) 사이의 접착성분을 경화시켜 접착력을 잃어버리게 한다. 그 후 리프트(440)를 이용하여 도 4의 (e)에 도시된 바와 같이 칩(405)을 개별적으로 분리시킨 후 피커(460)을 이용하여 들어올려 다음 단계로 이동시킨다.
칩 연마단계(S350)는 피커(460)을 이용하여 들어올려져 이동된 각각의 칩(405)의 패턴면의 반대면을 연마하는 단계이다. 칩 연마단계(S340)는 칩(405)의 패턴면의 반대면을 도 4의 (f)에 도시된 바와 같이 소정의 두께만큼 연마하는 단계이다. 칩(405)은 5 ~ 40㎛의 두께로 연마하는 것이 바람직하다. 이때 통상적으로 사용되는 연마방법을 이용하여 각각의 칩(405)의 패턴면의 반대면을 연마한다. 칩(405)의 연마방법은 지석 연마, 레이저 연마, 플라즈마 연마 또는 화학적 식각 연마 중 하나 또는 둘 이상을 선택할 수 있다. 즉 본 발명에 의한 연마방법은 물리적 기계적인 연마방법만이 아니라 화학적 연마방법을 포괄하는 광의의 개념이다. 지석 연마는 수평형 또는 수직형 지석 연마 중 어느 하나인 것이 바람직하며, 레이저 연마는 수평형 또는 수직형 레이저 연마 중 어느 하나인 것이 바람직하다. 이러한 후면 연마장치를 이용하여 칩(405)을 원하는 두께보다 조금 두껍게 남도록 연마한다.
제2 후면연마 테이프 제거단계(S360)는 도 4의 (g)에 도시된 바와 같이 연마된 칩(405)에서 제2 후면연마 테이프(420)를 제거하는 단계이다. 제2 후면연마 테이프(420)를 제거하는 방법은 칩(415) 위에 제2 후면연마 테이프(420)에 함유된 자외선 흡수제를 경화시키는 조도, 광량 또는 파장에 해당하는 자외선을 조사한다. 자외선이 조사되면 칩(415)과 제2 후면연마 테이프(420) 사이의 접착성분을 경화시켜 접착력을 잃게 되어, 제2 후면연마 테이프(420)를 제거할 수 있다.
이러한 단계를 거친 개별 칩(405)들은 제조공정으로 이동하게 된다.
상술한 바와 같이, 본 발명에 의한 웨이퍼 칩 연마방법에 의하면, 칩을 연마하는 과정에서 개별 칩이 깨어지는 경우가 발생하더라도 고가의 웨이퍼 자체가 깨어지는 것을 방지하면서 경박단소한 칩을 만들 수 있다.
200, 400 : 웨이퍼 205, 405 : 칩
210 : 후면연마 테이프 250, 450 : 웨이퍼 절단 장치
410 : 제1 후면연마 테이프 420 : 제2 후면연마 테이프
430 : 제3 후면연마 테이프 440 : 리트프
460 : 피커
210 : 후면연마 테이프 250, 450 : 웨이퍼 절단 장치
410 : 제1 후면연마 테이프 420 : 제2 후면연마 테이프
430 : 제3 후면연마 테이프 440 : 리트프
460 : 피커
Claims (5)
1) 웨이퍼 패턴(Pattern)면의 반대면에 제1 후면연마 테이프를 부착하고 상기 웨이퍼의 전체 두께 및 상기 제1 후면연마 테이프의 일부 두께를 절단하는 단계;
2) 상기 절단된 웨이퍼를 상하반전하고, 상기 웨이퍼 패턴면에 제2 후면연마 테이프 및 제3 후면연마 테이프를 부착하는 단계;
3) 상기 반전된 웨이퍼에서 상기 제1 후면연마 테이프를 제거하는 단계;
4) 상기 웨이퍼의 절단된 부분을 따라 상기 제2 후면연마 테이프의 전체 두께 및 제3 후면연마 테이프의 일부 두께를 절단하고 상기 웨이퍼가 절단되어 형성된 칩과, 상기 제2 후면연마 테이프를 분리하는 단계;
5) 상기 칩의 패턴면의 반대면을 연마하는 단계; 및
6) 상기 칩에서 상기 제2 후면연마 테이프를 제거하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 칩 연마방법.
2) 상기 절단된 웨이퍼를 상하반전하고, 상기 웨이퍼 패턴면에 제2 후면연마 테이프 및 제3 후면연마 테이프를 부착하는 단계;
3) 상기 반전된 웨이퍼에서 상기 제1 후면연마 테이프를 제거하는 단계;
4) 상기 웨이퍼의 절단된 부분을 따라 상기 제2 후면연마 테이프의 전체 두께 및 제3 후면연마 테이프의 일부 두께를 절단하고 상기 웨이퍼가 절단되어 형성된 칩과, 상기 제2 후면연마 테이프를 분리하는 단계;
5) 상기 칩의 패턴면의 반대면을 연마하는 단계; 및
6) 상기 칩에서 상기 제2 후면연마 테이프를 제거하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼 칩 연마방법.
제 1항에 있어서, 상기 5)단계는 지석 연마, 레이저 연마, 플라즈마 연마 또는 화학적 식각 연마 중 어느 하나의 방법으로 수행되는 것을 특징으로 하는 웨이퍼 칩 연마방법.
제 2항에 있어서,
상기 지석 연마는 수평형 또는 수직형 지석 연마 중 어느 하나인 것을 특징으로 하는 웨이퍼 칩 연마방법.
상기 지석 연마는 수평형 또는 수직형 지석 연마 중 어느 하나인 것을 특징으로 하는 웨이퍼 칩 연마방법.
제 2항에 있어서,
상기 레이저 연마는 수평형 또는 수직형 레이저 연마 중 어느 하나인 것을 특징으로 하는 웨이퍼 칩 연마방법.
상기 레이저 연마는 수평형 또는 수직형 레이저 연마 중 어느 하나인 것을 특징으로 하는 웨이퍼 칩 연마방법.
제 1항에 있어서, 상기 1) 또는 2)단계에서
상기 제1 후면연마 테이프, 제2 후면연마 테이프 및 제3 후면연마 테이프는 각각 자외선(UltraViolet : UV) 흡수제를 함유하고,
상기 제1 후면연마 테이프에 함유된 자외선 흡수제와, 상기 제2 후면연마 테이프에 함유된 자외선 흡수제와, 상기 제3 후면연마 테이프에 함유된 자외선 흡수제는 각각 상이한 조도, 광량 또는 파장에 의해 경화되는 것을 특징으로 하는 웨이퍼 칩 연마방법.
상기 제1 후면연마 테이프, 제2 후면연마 테이프 및 제3 후면연마 테이프는 각각 자외선(UltraViolet : UV) 흡수제를 함유하고,
상기 제1 후면연마 테이프에 함유된 자외선 흡수제와, 상기 제2 후면연마 테이프에 함유된 자외선 흡수제와, 상기 제3 후면연마 테이프에 함유된 자외선 흡수제는 각각 상이한 조도, 광량 또는 파장에 의해 경화되는 것을 특징으로 하는 웨이퍼 칩 연마방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120063668A KR101327529B1 (ko) | 2012-06-14 | 2012-06-14 | 웨이퍼 칩 연마방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120063668A KR101327529B1 (ko) | 2012-06-14 | 2012-06-14 | 웨이퍼 칩 연마방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101327529B1 true KR101327529B1 (ko) | 2013-11-08 |
Family
ID=49857308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120063668A KR101327529B1 (ko) | 2012-06-14 | 2012-06-14 | 웨이퍼 칩 연마방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101327529B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023105A (ko) * | 2000-09-22 | 2002-03-28 | 후지야마 겐지 | 반도체장치의 제조방법 |
| JP2004311848A (ja) | 2003-04-09 | 2004-11-04 | Nitta Ind Corp | 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ |
| KR20100133816A (ko) * | 2009-06-12 | 2010-12-22 | 주식회사 뉴파워 프라즈마 | 웨이퍼 분할 방법 및 웨이퍼 분할 시스템 |
-
2012
- 2012-06-14 KR KR1020120063668A patent/KR101327529B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020023105A (ko) * | 2000-09-22 | 2002-03-28 | 후지야마 겐지 | 반도체장치의 제조방법 |
| JP2004311848A (ja) | 2003-04-09 | 2004-11-04 | Nitta Ind Corp | 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ |
| KR20100133816A (ko) * | 2009-06-12 | 2010-12-22 | 주식회사 뉴파워 프라즈마 | 웨이퍼 분할 방법 및 웨이퍼 분할 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106486408B (zh) | 处理晶片的方法 | |
| US8084335B2 (en) | Method of thinning a semiconductor wafer using a film frame | |
| US8222120B2 (en) | Method of dicing wafer using plasma | |
| JP4825538B2 (ja) | 半導体装置の製造方法 | |
| JP5497476B2 (ja) | 固体撮像装置の製造方法 | |
| US20120104454A1 (en) | Optical device, process for fabricating it and an electronic package comprising this optical device | |
| CN103779237A (zh) | 用于组装wlcsp晶片的方法及半导体器件 | |
| US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
| US8388793B1 (en) | Method for fabricating camera module | |
| JP5289484B2 (ja) | 積層型半導体装置の製造方法 | |
| US7169248B1 (en) | Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods | |
| JPWO2019009123A1 (ja) | 基板処理方法及び基板処理システム | |
| KR20150010209A (ko) | 유연 집적회로 소자 패키지의 제조 방법 | |
| US8278189B2 (en) | Method for thinning wafer | |
| KR100555559B1 (ko) | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 | |
| KR20110106707A (ko) | 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자 | |
| JP5197037B2 (ja) | バンプが形成されたウェーハを処理するウェーハ処理方法 | |
| US10714528B2 (en) | Chip package and manufacturing method thereof | |
| JP2012009816A (ja) | 半導体装置およびその製造方法 | |
| KR101327529B1 (ko) | 웨이퍼 칩 연마방법 | |
| CN111009541A (zh) | 改善影像效果的封装方法及半导体器件 | |
| KR101327528B1 (ko) | 웨이퍼 칩 연마방법 | |
| US20080242053A1 (en) | Integrated circuit system with a debris trapping system | |
| US7410886B2 (en) | Method for fabricating protective caps for protecting elements on a wafer surface | |
| JP6585447B2 (ja) | 基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171107 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191105 Year of fee payment: 7 |