KR20020023105A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20020023105A
KR20020023105A KR1020010046155A KR20010046155A KR20020023105A KR 20020023105 A KR20020023105 A KR 20020023105A KR 1020010046155 A KR1020010046155 A KR 1020010046155A KR 20010046155 A KR20010046155 A KR 20010046155A KR 20020023105 A KR20020023105 A KR 20020023105A
Authority
KR
South Korea
Prior art keywords
adhesive layer
wafer
semiconductor device
die
tape
Prior art date
Application number
KR1020010046155A
Other languages
English (en)
Other versions
KR100433781B1 (ko
Inventor
미마타츠토무
Original Assignee
후지야마 겐지
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지야마 겐지, 가부시키가이샤 신가와 filed Critical 후지야마 겐지
Publication of KR20020023105A publication Critical patent/KR20020023105A/ko
Application granted granted Critical
Publication of KR100433781B1 publication Critical patent/KR100433781B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

접착층의 위치결정 정밀도와 DBG법에 의한 반도체장치의 소형화를 양립한다.
웨이퍼(1)에서 잘라낸 다이(13)를 다른 부재에 접착하기 위한 접착층(4)을 (a)와 같이 웨이퍼(1)에 있어서 소망의 집적회로가 형성된 표면에 형성하고, 표면측으로부터 분리용의 오목홈(9)이 형성되고 또한 상기 접착층(4)이 형성된 상기 웨이퍼(1)에 대하여 (c)와 같이 그 뒷면측에서 박막화처리를 상기 오목홈(9)이 노출될때까지 실시한다. 개개의 다이(13)로 분할되기전, 즉 백그라인딩전에 웨이퍼(1)에 접착층(4)을 형성함으로 접착층(4)의 형성의 위치결정 정밀도를 얻을 수가 있으며, 한편, 접착층(4)을 웨이퍼(1)에 있어서 소망의 집적회로가 형성된 표면에 형성함으로 회로형성면이 아닌 뒷면측에 백그라인딩을 실시할 수가 있어, 접착층(4)의 위치결정 정밀도와 백그라인딩 법에 의한 반도체장치의 소형화를 양립할 수가 있다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES}
본 발명은 반도체장치의 제조방법에 관한 것이며, 특히 반도체장치의 소형화와 제조공정의 효율화를 실현할 수 있는 방법에 관한 것이다.
반도체장치는 웨이퍼(반도체기판)에 소망의 집적회로를 다수 형성하여, 이들의 집적회로마다에 웨이퍼를 다이싱(분할)함으로써, 다수의 다이(반도체소자)를 형성하여 제조하고 있다. 집적회로는 웨이퍼의 표면으로부터 그의 내부에로 불순물을 확산시킨후에, 웨이퍼의 표면상에 절연막이나 도전막을 설치함으로써 형성되어 있다.
웨이퍼의 집적회로부분의 두께가 수㎛정도인 것에 대하여, 웨이퍼자체의 두께는 수백㎛이다. 이와같이 웨이퍼를 집적회로부분에 대하여 대폭으로 두껍게 형성하는 것은 웨이퍼에 강도를 가지게하여 핸드링시에 파손하는 것을 방지하기 위함이다. 그러나 웨이퍼의 두께가 큰것은 반도체장치 전체의 소형화에 대한 장해가 된다. 이 때문에 종래, 웨이퍼 내지 다이의 뒷면측을 깍고(백그라인딩법), 다이의 두께를 작게하는 제조방법이 행하여 지고있다. 이 백그라인딩법에서는 그라인딩의 후에 다이싱을 하면 박막화된 다이의 파손이 생기기가 쉬운 것임으로, 다이싱을 그라인딩보다 앞서 행하는 방법 즉 DBG법(Dicing Before Grinding)이라 칭하는 방법이박형의 다이를 비율이 좋게 제조하는 기술로서 기대되고 있다.
이 DBG법에 대하여 설명을 하면 우선 도 4(a)에 도시한 바와같이 먼저 웨이퍼(31)에 있어서 소망의 회로가 형성된 회로형성면인 표면(도면중 윗면)에서 다이아몬드블레이드등에 의하여 절삭하여 분리용의 오목홈(39)을 형성한다(하프다이싱공정). 다음에 도 4(b)와 같이 상하를 반전하여, 도면중 아랫면측으로 된 회로형성면에 백그라인딩용 테이프(이하 BG용 테이프라 말한다)(40)를 첩부하여, 도 4(c)와 같이 도면중 윗면으로 되어 있는 뒷면측에서 도시하지 않는 백그라인더로 상기 오목홈(39)이 노출될때까지 연삭하고, 더우기 연마 혹은 화학적 에칭을 시행한다. 이것에 의해 웨이퍼(31)는 개개의 다이(43)로 분리된다. 다음에 도 4(d)와 같이 다시 상하를 반전하여 웨이퍼 유지테이프(45)를 첩부하여, 다음에 도 4(e)와 같이 BG용 테이프(40)를 제거한다. 최후로, 도 4(f)와 같이 밀어올림 핀(46)에 의해 다이(43)를 픽업하여 도시하지 않는 기판이나 패키지에 실장하여 이송한다.
그런데 다이와 패캐지(혹은 복수개의 다이를 적층시키는 소위 스탁크드 방식에 있어서는, 다이와 다이)의 접착공정을 신속화하는 목적에서, 양면에 점착층이 형성되어 있는 접착테이프를 다이에 첩부하는 방법도 널리 시도되고 있다(예컨대 일본국 특개평 11-204720호공보).
이 방법에서는 먼저 도 5(a)와 같이 가열된 웨이퍼(51)에 있어서 회로형성면이 아닌 뒷면측에 접착테이프(57)를 첩부하고, 한편, 웨이퍼링(64)에 웨이퍼유지테이프(65)를 첩부한다. 또한 접착테이프(57)는 웨이퍼(51)로가 아니고 웨이퍼유지테이프(65)의 윗면에 미리 첩부하여 놓아도 좋다. 다음에 도 5(b)와 같이웨이퍼링(64)에 대하여 위치맞춤을 하면서 웨이퍼(51)를 첩부한다. 그리고 도 5(c)와 같이, 다이싱장치에서 웨이퍼(51)와 접착테이프(57)를 완전하게 절단하여, 최후에 도 5(d)와 같이 밀어올림 핀(66)에 의해 다이(63)를 픽업한다. 이와같이하여 형성이 된 다이(63)는 접착테이프(57)의 점착력에 의해 기판(67)의 위에 접착하여도 좋고, 혹은 고밀도화가 필요한 경우에는 다른 다이(63)의 위에 적층하여 접착하여도 좋다.
그러나 상기의 DBG법에 있어서, 접착테이프를 사용하는 것을 생각한 경우, 도 4(a) 내지 도 4(c)의 공정에 의해 개개의 다이(43)가 BG용 테이프(40)에 일체적으로 유지된 상태로한 후, 도 4(g)와 같이, 다이(43)의 백그라인딩된 뒷면측을 미리 접착테이프(77)가 첩부된 웨이퍼 유지테이프(45)의 윗면에 첩부하고, 도 4(h)와 같은 BG용 테이프(40)를 제거하여, 도 4(i)와 같이 밀어올림 핀(46)으로 픽업하는 것이 되나, 이 방법에서는 접착테이프(77)의 다이싱(다이의 형상에 따른 분할)이 수행되어있지 않기 때문에, 접착테이프(77)로 이루어진 접착층이 형성된 상태의 개개의 다이(43)를 얻을 수가 있다.
따라서 상기 도 4(a)의 하프다이싱공정에 더하여, 접착테이프(77)만을 다이싱하는 공정이 더 필요하게 된다.
또 도 4(h)의 상태, 요컨대, 백그라인딩 후의 분할된 상태의 다이(43)에 대하여, 그 회로형성면이 아닌 뒷면측(도면중 윗면측)에 다이(43)의 사이즈에 따른 접착테이프 개개의 편(도시하지않음)을 첩부하거나, 혹은 같은 다이(43)의 뒷면측에 스크린 인쇄에 의해 접착재로된 접착층(도시하지않음)을 형성하면, 접착층이 형성된 상태의 개개의 다이(43)를 얻을 수 있다고 생각이 된다.
그러나, 이 경우에는 분할된 상태의 다이(43)에 첩부나 인쇄를 행하기 때문에 개개의 다이(43)에 대한 위치결정 정밀도가 떨어짐으로, 접착테이프 개개의 편이나 접착층의 어긋남이나 삐져나옴이 발생한다.
접착층의 형성의 위치결정 정밀도를 얻기 위해서는 개개의 다이(43,63)로 분할되기전, 즉 백그라인딩전에 웨이퍼(31,51)에 접착층을 형성하는 것이 바람직하다. 그러나 상기 종래의 각 방법에서는 어느것이나 웨이퍼(31,51)에 있어서 회로형성면이 아닌 뒷면측에 접착층을 형성하는 구성이며, 한편, 그라인딩은 같은 웨이퍼(31,51)의 뒷면측으로 실시하기 위한 접착층의 형성은 어떻케든 상기와 같은 백그라인딩후, 즉 웨이퍼(31,51)가 개개의 다이(43,63)로 분할된 후에 행하지 않으면 안되고, 결국 접착층의 위치결정 정밀도와 DBG법에 의한 반도체장치의 소형화를 양립시킬 수가 없다.
그래서 본 발명은 접착층의 위치결정 정밀도와 DBG법에 의한 반도체장치의 소형화를 양립할 수 있는 방법을 제공하는 것이 있다.
도 1(a) 내지 (d)는 본 발명의 실시형태에 있어서 접착층 형성공정을 도시한 단면도이다.
도 2는 접착층 및 오목홈이 형성된 상태의 웨이퍼를 도시한 평면도이다.
도 3(a)는 하프다이싱공정, 도 3(b)는 BG용 테이프 첨부에 의한 유지공정, 도 3(c)는 백그라인딩 등에 의한 박막화 공정, 도 3(d)는 웨이퍼 유지테이프에로의 첩부공정, 도 3(e)는 BG용 테이프 제거공정, 도 3(f)는 다이의 픽업공정을 도시한 단면도이다.
도 4(a) 내지 (i)는 DBG법에 의한 종래의 반도체장치의 제조방법을 도시한 단면도이다.
도 5(a) 내지 (d)는 접착테이프를 사용한 종래의 반도체장치의 제조방법을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1,31,51:웨이퍼 4a:접착체
4:접착층 5:금속범프
6:커버테이프 7,57,77:접착테이프
9,39:오목홈 10,40:BG용 테이프
13,43,63:다이 14,64:웨이퍼링
15,45,65:웨이퍼유지테이프
제 1의 본 발명은, 웨이퍼로부터 잘라낸 다이를 다른 부재에 접착하기 위한 접착층을 웨이퍼에 있어서, 소망의 회로가 형성된 표면에 형성하는 접착층 형성공정과, 상기 표면측에서 분리용의 오목홈이 형성되고 또한 상기 접착층이 형성된 상기 웨이퍼에 대하여 그 뒷면측에서 박막화처리를 상기 오목홈이 노출될때까지 실시하는 박막화공정을 가진 것을 특징으로 하는 반도체장치의 제조방법이다.
제 1의 본 발명에서는 웨이퍼에서 잘라낸 다이를 다른부재에 접착하기 위한 접착층을 웨이퍼에 있어서, 소망의 회로가 형성된 표면에 형성하고(접착층 형성공정), 표면측에서 분리용의 오목홈이 형성되고 또한 상기 접착층이 형성된 상기 웨이퍼에 대하여, 그 뒷면측에서 박막화처리를 상기 오목홈이 노출될때까지 실시한다(박막화공정).
따라서 제 1의 본 발명에서는 개개의 다이로 분할되기전, 즉 백그라인딩전에 웨이퍼에 접착층을 형성함으로 접착층의 형성의 위치결정 정밀도를 얻을 수가 있으며, 한편, 접착층을 웨이퍼에 있어서 소망의 회로가 형성된 표면에 형성함으로, 회로형성면이 아닌 뒷면측에 백그라인딩을 실시할 수가 있어, 접착층의 위치결정 정밀도와 백그라인딩법에 의한 반도체장치의 소형화를 양립시킬 수가 있다.
제 2의 본 발명은 제 1의 본 발명의 반도체장치의 제조방법으로서 상기 접착층 형성공정과 상기 박막화공정의 사이에, 상기 분리용의 오목홈을 형성하는 하프다이싱공정을 가진 것을 특징으로 하는 반도체장치의 제조방법이다.
제 2의 본 발명에서는 접착층의 형성후에, 분리용의 오목홈을 형성하는 하프다이싱을 행하여 그후에 박막화 처리를 행한다. 따라서 하프다이싱 때에는 회로형성면이 접착층에 덮어져 있기 때문에 하프다이싱때에 회로형성면에 먼지나 이물질이 부착할 염려가 없고, 불량품의 발생을 억제할 수 있다. 또 예컨대 각 다이에 대응하는 접착층이 서로 연결되어 있어도, 하프다이싱때에 당해 연결이 단절됨으로, 각 다이에 대응하는 접착층을 서로 연결한 상태에서 형성하는 것도 가능케되어 이것에 의해서 접착층의 위치결정 정밀도를 더욱 향상할 수 있다.
제 3의 본 발명은 제 1 또는 제 2의 본 발명의 반도체장치의 제조방법으로서 상기 접착층 형성공정과 상기 박막화공정의 사이에 복수의 상기 다이를 일체적으로 유지해야 할 유지부재를 상기 접착층에 접착하는 유지공정을 가진 것을 특징으로 하는 반도체장치의 제조방법이다.
제 3의 본 발명에서는 접착층의 형성후에 복수의 상기 다이를 일체적으로 유지할 유지부재를 상기 접착층에 접착하고(유지공정), 그후에 박막화 처리를 행한다. 따라서, 박막화 처리의 전후에 걸쳐서 개개의 다이가 일체적으로 유지되어 핸드링성이 좋다.
제 4의 본 발명은 제 1 내지 제 3중의 어느 하나의 본 발명의 반도체장치의 제조방법으로서, 상기 접착층을 상기 표면에 있어서 금속범프를 제외한부분을 피복하는 것을 특징으로 한 반도체장치의 제조방법이다.
제 4의 본 발명에서는 접착층이 상기 표면에 있어서 금속범프를 제외한 부분을 피복한 것이기 때문에 그후의 금속범프에 대한 본딩을 지장없이 실행할 수 있다.
제 5의 본 발명은 제 1 내지 제 4중의 어느 하나의 본 발명의 반도체장치의 제조방법으로서 상기 다른 부재가 다이인 것을 특징으로 하는 반도체장치의 제조방법이다.
제 5의 본 발명에서는 상기 다른 부재가 다이이기 때문에, 다이의 적층에 의해 반도체장치를 고밀도화 할 수 있다.
본 발명의 실시형태를 제 1도 내지 제 3도에 따라서 설명한다. 도 1(a)에 있어서 웨이퍼(1)의 도면중 윗면측인 표면에는 도시하지 않은 집적회로가 형성되어있다. 이 표면에 대하여 우선, 스크린(2) 및 스퀴지(3)에 의해 접착제(4a)를 도포한다. 이것에 의해서, 도 1(b)와 같이 접착층(4)이 형성된다.
이 접착층(4)은 웨이퍼(1)의 표면에 있어서 집적회로가 형성되어 있는 부분을 피복하는 것으로하여, 또한 도면중 부호(5)의 위치에 형성되어 있는 금속범프를 제외한부분을 피복하는 것으로 한다.
또한, 접착층(4)은 도 1(d)와 같은 금속범프(5)에 대하여 다이의 내방측 및 외방측의 쌍방으로 형성하여도 좋으며, 또 금속범프(5)의 전체둘레를 감싸도록 형성하여도 좋다. 더우기 도시하지 않았으나, 각 다이(13)에 대응하는 접착층(4)이 서로 연결되어 있는 구조로 하여도 좋다.
다음에 도 3(a)와 같이 웨이퍼(1)의 표면으로부터 다이아몬드 블레이드 등에 의해 절삭가공을 행하여 웨이퍼(1)의 두께의 반의 깊이까지 분리용의 오목홈(9)을 형성한다(하프다이싱공정). 이것에 의해 도 2와 같이 웨이퍼(1)의 표면에는 다수 형성된 집적회로의 각각에 대하여 접착층(4)이 형성되고 또한 분리용의 오목홈(9)이 형성된 상태로 된다.
다음에 도 3(b)와 같이 웨이퍼(1)의 상하를 반전하여, 도면중 밑측으로 된 회로형성면에 BG용 테이프(10)를 대어서, 접착층(4)의 점착력에 의해, BG용 테이프(10)를 첩부한다.
다음에 도 3(c)와 같이 도면중 윗면으로 되어 있는 웨이퍼(1)의 뒷면측에서도시하지 않은 백그라인딩에 의해 상기 오목홈(9)이 노출할때까지 연삭, 즉 백그라인딩을 행하고, 더우기 연마 혹은 화학적 에칭을 실행한다. 이것에 의해 웨이퍼(1)는 개개의 다이(13)로 분리된다.
다음에 도 3(d)와 같이 다시 웨이퍼(1)의 상하를 반전하여, 웨이퍼링(14)에 접착되어 있는 웨이퍼 유지테이프(15)에 첩부하고, 다음에 BG용 테이프(10)를 제거하여, 도 3(e)의 상태로 한다.
최후에 도 3(f)와 같이, 밀어올림 핀(16)에 의해 다이(13)를 픽업하여 도시하지 않은 기판이나 패키지에 실장하기 위해 이송을 한다. 이송된 다이(13)는 상기 종래예에 있어서 도 5(d)의 경우와 마찬가지로 단독으로 기판이나 패키지 등의 다른부재에 접착하여도 좋고, 혹은 다른 다이(B)의 위에 적층하여 접착하여도 좋다.
이상과 같이 본 실시형태에서는 웨이퍼(1)에서 잘라낸 다이(13)를 다른 부재에 접착하기 위한 접착층(4)을 웨이퍼(1)에 있어서 소망의 집적회로가 형성된 표면에 형성하고(접착층 형성공정), 표면측에서 분리용의 오목홈(9)이 형성되고 또한 상기 접착층(4)이 형성된 상기 웨이퍼(1)에 대하여 그 뒷면측에서 박막화 처리를 상기 오목홈(9)이 노출하기까지 실시한다(박막화공정). 이와같이 본 실시형태에서는 개개의 다이(13)로 분할되기전, 즉 백그라인딩 전에 웨이퍼(1)에 접착층(4)을 형성함으로, 접착층(4)의 형성의 위치결정 정밀도를 얻을 수가 있으며, 한편, 접착층(4)을 웨이퍼(1)에 있어서 소망의 집적회로가 형성된 표면에 형성함으로, 회로형성면이 아닌 뒷면측에 백그라인딩을 실시할 수 있어 접착층(4)의 위치결정 정밀도와, 백그라인딩법에 의한 반도체장치의 소형화를 양립시킬 수가 있다.
또 본 실시형태에서는 접착층(4)의 형성후에 분리용의 오목홈(9)을 형성하는 하프다이싱을 행하고, 그후에 박막화처리를 행한다. 또한 하프다이싱은 접착층(4)의 형성전에 행하여도 좋고, 이러한 구성도 본 발명의 범주에 속하는 것이다. 그러나, 특히 본 실시형태에서는 하프다이싱을 접착층(4)의 형성후에 행하는 것으로 하였으므로 하프다이싱때에는 회로형성면이 접착층(4)에 덮혀져 있는 것이기 때문에 하프다이싱때에 회로형성면에 먼지나 이물질이 부착할 염려가 없고, 불량품의 발생을 억제할 수 있다. 또 예컨대 각 다이(13)에 대응하는 접착층(4)이 서로 연결되어 있어도, 하프다이싱때에 당해 연결이 단절됨으로 각 다이(13)에 대응하는 접착층(4)을 서로연결한 상태에서 형성하는 것도 가능케 되어, 이것에 의해서 접착층(4)의 위치결정 정밀도를 더욱 향상할 수 있다.
또 본 실시형태에서는 접착층(4)의 형성후에 복수의 상기 다이(13)를 일체적으로 유지할 유지부재로서의 BG용 테이프(10)를 상기 접착층(4)에 접착하고(유지공정), 그후에 박막화처리를 행한다. 따라서 박막화 처리의 전후에 걸쳐서 개개의 다이(13)가 일체적으로 유지되어 핸드링성이 좋다.
또 본실시형태에서는 접착층(4)이 상기 표면에 있이서 금속범프(5)를 제외한 부분을 피복하는 것으로 하였으므로, 그후의 금속범프에 대한 본딩을 지장없이 실행할 수 있다.
또한 상기 실시형태에서는 접착제(4a)의 도포에 의해 접착층(4)을 형성하는 것으로 하였으나 이와같은 구성에 대신하여 도 1(c)와 같이 커버테이프(6) 및 접착테이프(7)를 사용하여 접착테이프(7)가 웨이퍼(1)의 표면에 있어서 집적회로가 형성되어 있는 부분을 피복하고, 또한 금속범프(5)를 제외한 부분을 피복하도록, 접착테이프(7)를 전사하는 구성으로 하여도 좋고, 또한 접착테이프에 대신하여 열가소성 수지로부터 이루어진 테이프 또는 시이트를 사용하여도 좋고, 이들의 구성에 의하여도 상기 실시형태와 마찬가지의 효과를 얻을 수가 있다.

Claims (5)

  1. 웨이퍼로부터 잘라낸 다이를 다른 부재에 접착하기 위한 접착층을 웨이퍼에 있어서의 소망의 회로가 형성된 표면에 형성하는 접착층 형성공정과,
    상기 표면측으로부터 분리용의 오목홈이 형성되고 또한 상기 접착층이 형성된 상기 웨이퍼에 대하여, 그 뒷면측에서 박막화처리를 상기 오목홈이 노출되기까지 실시하는 박막화공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 접착층 형성공정과 상기 박막화공정 사이에 상기 분리용의 오목홈을 형성하는 하프다이싱공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 접착층 형성공정과 상기 박막화공정 사이에, 복수의 상기 다이를 일체적으로 유지해야 할 유지부재를 상기 접착층에 접착하는 유지공정을 가진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항 내지 제 3 항중의 어느 한 항에 있어서, 상기 접착층은 상기 표면에 있어서 금속범프를 제외한 부분을 피복하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 상기 다른 부재가 다이인 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2001-0046155A 2000-09-22 2001-07-31 반도체장치의 제조방법 KR100433781B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00289513 2000-09-22
JP2000289513A JP2002100588A (ja) 2000-09-22 2000-09-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020023105A true KR20020023105A (ko) 2002-03-28
KR100433781B1 KR100433781B1 (ko) 2004-06-04

Family

ID=18772897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0046155A KR100433781B1 (ko) 2000-09-22 2001-07-31 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US20020037631A1 (ko)
JP (1) JP2002100588A (ko)
KR (1) KR100433781B1 (ko)
TW (1) TW493236B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005334B1 (ko) * 2010-06-25 2011-01-05 주식회사크라운제과 도넛형 케이크 및 그 제조방법
KR101327529B1 (ko) * 2012-06-14 2013-11-08 주식회사 케이엔제이 웨이퍼 칩 연마방법
KR101504461B1 (ko) * 2011-07-29 2015-03-24 헨켈 아이피 앤드 홀딩 게엠베하 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
US9082840B2 (en) 2010-06-08 2015-07-14 Henkel IP & Holding GmbH Coating adhesives onto dicing before grinding and micro-fabricated wafers
US9281182B2 (en) 2011-02-01 2016-03-08 Henkel IP & Holding GmbH Pre-cut wafer applied underfill film
US9362105B2 (en) 2011-02-01 2016-06-07 Henkel IP & Holding GmbH Pre-cut wafer applied underfill film on dicing tape
KR102581518B1 (ko) * 2023-03-16 2023-09-22 주식회사 세일하이텍 반도체 웨이퍼 가공방법 및 이를 위한 반도체 웨이퍼 가공용 점착제 조성물 제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
KR100574983B1 (ko) 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US8728937B2 (en) * 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
DE102004036962A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
JP5305655B2 (ja) * 2004-07-30 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 薄膜技術による半導体チップの製造方法および薄膜半導体チップ
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007165694A (ja) * 2005-12-15 2007-06-28 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008066653A (ja) * 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP4925179B2 (ja) * 2006-10-06 2012-04-25 新日鐵化学株式会社 接着剤付半導体素子の製造方法、及びその製造方法に用いる接着剤付フィルム
JP5223231B2 (ja) * 2007-04-26 2013-06-26 富士通セミコンダクター株式会社 半導体装置
US7829379B2 (en) * 2007-10-17 2010-11-09 Analog Devices, Inc. Wafer level stacked die packaging
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
US8247895B2 (en) * 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP5591181B2 (ja) 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
TWI447824B (zh) * 2012-08-07 2014-08-01 Alpha & Omega Semiconductor 一種晶圓級晶片的封裝方法
JP6472945B2 (ja) 2013-06-13 2019-02-20 太陽誘電株式会社 弾性波デバイス
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6566703B2 (ja) * 2015-04-27 2019-08-28 株式会社ディスコ デバイスチップの製造方法
CN105551945B (zh) * 2015-12-16 2018-07-06 华进半导体封装先导技术研发中心有限公司 晶圆键合工艺中减小界面应力的方法
DE102016224978B4 (de) 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
CN111900078B (zh) * 2020-07-22 2022-04-15 宁波芯健半导体有限公司 一种铌酸锂晶圆的减薄方法
CN114914161A (zh) * 2022-05-23 2022-08-16 常州银河世纪微电子股份有限公司 一种芯片尺寸封装工艺

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082840B2 (en) 2010-06-08 2015-07-14 Henkel IP & Holding GmbH Coating adhesives onto dicing before grinding and micro-fabricated wafers
KR101005334B1 (ko) * 2010-06-25 2011-01-05 주식회사크라운제과 도넛형 케이크 및 그 제조방법
US9281182B2 (en) 2011-02-01 2016-03-08 Henkel IP & Holding GmbH Pre-cut wafer applied underfill film
US9362105B2 (en) 2011-02-01 2016-06-07 Henkel IP & Holding GmbH Pre-cut wafer applied underfill film on dicing tape
KR101504461B1 (ko) * 2011-07-29 2015-03-24 헨켈 아이피 앤드 홀딩 게엠베하 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
KR101327529B1 (ko) * 2012-06-14 2013-11-08 주식회사 케이엔제이 웨이퍼 칩 연마방법
KR102581518B1 (ko) * 2023-03-16 2023-09-22 주식회사 세일하이텍 반도체 웨이퍼 가공방법 및 이를 위한 반도체 웨이퍼 가공용 점착제 조성물 제조방법

Also Published As

Publication number Publication date
TW493236B (en) 2002-07-01
JP2002100588A (ja) 2002-04-05
US20020037631A1 (en) 2002-03-28
KR100433781B1 (ko) 2004-06-04

Similar Documents

Publication Publication Date Title
KR100433781B1 (ko) 반도체장치의 제조방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
US7556975B2 (en) Method for manufacturing backside-illuminated optical sensor
KR100615019B1 (ko) 반도체 패키지, 멀티칩 모듈 및 그 제조방법
US7772091B2 (en) Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
US20040056340A1 (en) Semiconductor package and method of fabricating the same
US20090212397A1 (en) Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit
US8173488B2 (en) Electronic device and method of manufacturing same
US20120315710A1 (en) Method for producing reconstituted wafers and method for producing semiconductor devices
US6914327B2 (en) Semiconductor device and manufacturing method thereof
JP2004534375A (ja) パケージ集積回路およびその製造方法
TW201530668A (zh) 半導體裝置及其製造方法
CN112117982B (zh) 封装结构及其制作方法
EP1251557B1 (en) Method of manufacturing semiconductor devices and semiconductor device
CN108428662A (zh) 在芯片制造期间处置薄晶片
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
EP2040294B1 (en) Method of manufacturing a semiconductor device
WO2007069456A1 (ja) 半導体装置の製造方法
CN108231567B (zh) 一种晶背减薄方法及所使用的圆形治具
US20200075469A1 (en) Circuit carrier with embedded substrate, manufacturing method thereof and chip package structure
JP2005501422A (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
KR20020025695A (ko) 얇은 패키지에 실장된 반도체 장치 및 그 제조 방법
JP2004273639A (ja) 半導体装置の製造方法
JP2005294472A (ja) 半導体装置、半導体ウェーハ、およびこれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee