KR101327496B1 - Method and apparatus of molding for manufacturing a semiconductor package - Google Patents

Method and apparatus of molding for manufacturing a semiconductor package Download PDF

Info

Publication number
KR101327496B1
KR101327496B1 KR1020070073832A KR20070073832A KR101327496B1 KR 101327496 B1 KR101327496 B1 KR 101327496B1 KR 1020070073832 A KR1020070073832 A KR 1020070073832A KR 20070073832 A KR20070073832 A KR 20070073832A KR 101327496 B1 KR101327496 B1 KR 101327496B1
Authority
KR
South Korea
Prior art keywords
flow path
molding
upper mold
lower mold
semiconductor chip
Prior art date
Application number
KR1020070073832A
Other languages
Korean (ko)
Other versions
KR20090010588A (en
Inventor
임재형
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020070073832A priority Critical patent/KR101327496B1/en
Publication of KR20090010588A publication Critical patent/KR20090010588A/en
Application granted granted Critical
Publication of KR101327496B1 publication Critical patent/KR101327496B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

개시된 반도체 패키지 제조를 위한 방법 및 장치에서는 상부 금형과 하부 금형이 결합함에 의해 형성되는 캐비티에 반도체 칩이 실장된 부재를 위치시킨 후, 상기 반도체 칩이 실장된 부재가 위치하는 캐비티로 몰딩 수지를 제공하여 상기 반도체 칩이 실장된 부재를 몰딩시킨다. 그리고, 상기 상부 금형과 하부 금형 각각을 상,하로 미세하게 분리시켜 상기 상부 금형과 하부 금형 사이에 미세한 틈새로 이루어지는 유로를 형성한 후, 상기 유로로 에어를 주입하여 상기 몰딩이 이루어진 반도체 칩이 실장된 부재를 상기 상부 금형과 하부 금형으로부터 분리시킨다.In the disclosed method and apparatus for manufacturing a semiconductor package, a member in which a semiconductor chip is mounted is placed in a cavity formed by joining an upper mold and a lower mold, and then a molding resin is provided to a cavity in which the member on which the semiconductor chip is mounted is located. Thus, the member on which the semiconductor chip is mounted is molded. Then, the upper mold and the lower mold are finely separated from each other up and down to form a flow path formed with a fine gap between the upper mold and the lower mold, and then air is injected into the flow path to mount the semiconductor chip formed with the molding. The separated member from the upper mold and the lower mold.

Description

반도체 패키지 제조를 위한 몰딩 방법 및 장치{Method and apparatus of molding for manufacturing a semiconductor package}Molding method and apparatus for manufacturing semiconductor package TECHNICAL FIELD

본 발명은 반도체 패키지 제조를 위한 몰딩 방법 및 장치에 관한 것으로써, 보다 상세하게는 상부 금형과 하부 금형 등을 포함하고, 몰딩 수지를 사용하는 반도체 패키지 제조를 위한 몰딩 방법 및 장치에 관한 것이다.The present invention relates to a molding method and apparatus for manufacturing a semiconductor package, and more particularly, to a molding method and apparatus for manufacturing a semiconductor package using a molding resin, including an upper mold and a lower mold.

일반적으로, 반도체 패키지는 반도체 기판(반도체 웨이퍼)으로부터 개별 분리된 반도체 칩을 실제 전자 부품으로 사용 가능하게 전기적으로 연결해주고, 외부 충격으로부터 보호 가능하게 반도체 칩을 포장한 것이다. 이에, 반도체 패키지의 제조에서는 주로 개별 분리된 반도체 칩을 인쇄회로기판(PCB), 리드 프레임(lead frame) 등과 같은 기판에 탑재시킨 후, 기판과 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 기판과 전기적으로 연결된 반도체 칩을 몰딩(molding)시키는 몰딩 공정 등을 수행한다.In general, a semiconductor package is a package in which semiconductor chips separated from a semiconductor substrate (semiconductor wafer) are electrically connected to each other so as to be used as actual electronic components, and protected from external impact. Accordingly, in the manufacture of semiconductor packages, the individual semiconductor chips are mounted on a substrate such as a printed circuit board (PCB), a lead frame, and the like, and then wire bonding electrically connecting the substrate and the semiconductor chip. A process, a molding process of molding a semiconductor chip electrically connected to the substrate, and the like are performed.

여기서, 언급한 기판과 전기적으로 연결된 반도체 칩, 즉 반도체 칩이 실장된 부재를 몰딩시키는 몰딩 공정에서는 주로 상부 금형과 하부 금형 등을 포함하는 몰딩 장치를 사용한다. 이에, 언급한 몰딩 장치를 사용한 공정에서는 상부 금형과 하부 금형에 의해 형성되는 캐비티(cavity)에 반도체 칩이 실장된 부재를 위치시킨 후, 캐비티로 몰딩 수지를 제공함으로써 반도체 칩이 실장된 부재를 몰딩시킨다. 아울러, 언급한 몰딩 장치를 사용한 공정에서는 반도체 칩이 실장된 부재를 몰딩시킨 후, 주로 핀(pin)과 같은 부재를 사용하여 몰딩이 이루어진 반도체 칩이 실장된 부재를 몰딩 장치로부터 분리시킨다.Here, in the molding process for molding a semiconductor chip electrically connected to the aforementioned substrate, that is, a member on which the semiconductor chip is mounted, a molding apparatus mainly including an upper mold and a lower mold is used. Therefore, in the process using the above-mentioned molding apparatus, the member on which the semiconductor chip is mounted is placed in a cavity formed by the upper mold and the lower mold, and then the molding member is mounted by providing a molding resin to the cavity. Let's do it. In addition, in the process using the molding apparatus mentioned above, after molding the member on which the semiconductor chip is mounted, a member such as a pin is mainly separated from the molding apparatus by using a member such as a pin.

이와 같이, 핀을 사용하는 몰딩 장치의 경우에는 언급한 핀을 다수개로 마련해야 할 뿐만 아니라 핀이 휘어지거나 부러지는 상황이 발생하기 때문에 별도로 여분을 마련해야 한다. 또한, 핀을 교체해야 할 경우에는 몰딩 장치를 분해해야 하는 상황이 발생하기 때문에 핀의 교체로 인한 로스 타임(loss time) 등이 발생하기도 한다.As described above, in the case of a molding apparatus using a pin, not only a plurality of pins mentioned above should be provided, but also a redundant or broken pin must be prepared. In addition, when the pin needs to be replaced, a situation arises in which the molding apparatus needs to be disassembled, so that a loss time due to the replacement of the pin may occur.

따라서, 종래의 반도체 패키지를 제조하기 위한 몰딩 장치의 경우에는 언급한 핀이 갖는 결함으로 인하여 몰딩 장치 자체의 효율성이 저하될 뿐만 아니라 반도체 패키지의 제조에 따른 생산성도 저하되는 문제점이 있다.Therefore, in the case of a molding apparatus for manufacturing a conventional semiconductor package, there is a problem that not only the efficiency of the molding apparatus itself is lowered due to the defects of the pins mentioned, but also the productivity of manufacturing the semiconductor package is reduced.

본 발명의 제1 목적은 에어를 사용하여 상부 금형과 하부 금형으로부터 몰딩이 이루어진 반도체 칩이 실장된 부재의 분리가 가능한 반도체 패키지 제조를 위한 몰딩 방법을 제공하는데 있다.It is a first object of the present invention to provide a molding method for manufacturing a semiconductor package capable of separating a member on which a semiconductor chip formed by molding is formed from an upper mold and a lower mold using air.

본 발명의 제2 목적은 언급한 몰딩 방법의 적용이 가능한 반도체 패키지 제조를 위한 몰딩 장치를 제공하는데 있다.A second object of the present invention is to provide a molding apparatus for manufacturing a semiconductor package to which the molding method mentioned above can be applied.

언급한 본 발명의 제1 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조를 위한 몰딩 방법은 상부 금형과 하부 금형이 결합함에 의해 형성되는 캐비티에 반도체 칩이 실장된 부재를 위치시킨 후, 상기 반도체 칩이 실장된 부재가 위치하는 캐비티로 몰딩 수지를 제공하여 상기 반도체 칩이 실장된 부재를 몰딩시킨다. 그리고, 상기 상부 금형과 하부 금형 각각을 상,하로 미세하게 분리시켜 상기 상부 금형과 하부 금형 사이에 미세한 틈새로 이루어지는 유로를 형성한 후, 상기 유로로 에어를 주입하여 상기 몰딩이 이루어진 반도체 칩이 실장된 부재를 상기 상부 금형과 하부 금형으로부터 분리시킨다.A molding method for manufacturing a semiconductor package according to a preferred embodiment of the present invention for achieving the first object of the present invention mentioned above is to place a member on which a semiconductor chip is mounted in a cavity formed by joining an upper mold and a lower mold. Thereafter, a molding resin is provided to the cavity in which the member on which the semiconductor chip is mounted is provided to mold the member on which the semiconductor chip is mounted. Then, the upper mold and the lower mold are finely separated from each other up and down to form a flow path formed with a fine gap between the upper mold and the lower mold, and then air is injected into the flow path to mount the semiconductor chip formed with the molding. The separated member from the upper mold and the lower mold.

언급한 본 발명의 제2 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치는 상부 금형과 하부 금형을 포함하고, 상기 상부 금형과 하부 금형이 결합함에 의해 반도체 칩이 실장된 부재의 수용이 가능한 캐비티를 형성하고, 상기 캐비티에 위치시킨 반도체 칩이 실장된 부재로 몰딩 수지를 제공하여 상기 반도체 칩이 실장된 부재를 몰딩시키는 몰딩부를 포함한다. 아울러, 상기 몰딩부의 상부 금형과 하부 금형 각각을 상,하로 미세하게 움직임이 가능하게 연결되고, 상기 상부 금형과 하부 금형 각각의 미세한 움직임에 의해 상기 상부 금형과 하부 금형을 미세하게 분리시켜 상기 상부 금형과 하부 금형 사이에 미세한 틈새로 이루어지는 유로를 형성하는 유로 형성부, 그리고 상기 유로 형성부에 의해 형성되는 유로로 에어를 주입하여 상기 몰딩이 이루어진 반도체 칩이 실장된 부재를 상기 상부 금형과 하부 금형으로부터 분리시키는 에어 주입부를 포함한다.The molding apparatus for manufacturing a semiconductor package according to a preferred embodiment of the present invention for achieving the second object of the present invention includes an upper mold and a lower mold, and the semiconductor chip is formed by combining the upper mold and the lower mold. And a molding part which forms a cavity that can accommodate the mounted member, and provides a molding resin to the member on which the semiconductor chip placed in the cavity is mounted to mold the member on which the semiconductor chip is mounted. In addition, each of the upper mold and the lower mold is connected to each other so that the upper and lower molds can be moved finely, and the upper mold and the lower mold are finely separated by the fine movement of each of the upper mold and the lower mold to finely separate the upper mold. A flow path forming portion for forming a flow path formed between the lower mold and the lower mold, and a member on which the semiconductor chip on which the molding is formed is injected by injecting air into the flow path formed by the flow path forming portion from the upper mold and the lower mold; And an air inlet for separating.

또한, 본 발명의 몰딩 장치는 상기 유로 형성부 그리고 에어 주입부 각각과 연결되고, 상기 유로 형성부에 의해 미세한 틈새로 이루어지는 유로가 형성되면 상기 유로로 에어를 주입하게 상기 유로 형성부 그리고 에어 주입부 각각을 제어하는 제어부를 더 포함할 수도 있다.In addition, the molding apparatus of the present invention is connected to each of the flow path forming portion and the air injection portion, the flow path forming portion and the air injection portion to inject air into the flow path when a flow path formed of a fine gap formed by the flow path forming portion It may further include a control unit for controlling each.

언급한 본 발명에서의 반도체 패키지 제조를 위한 몰딩 방법 및 장치에서는 에어를 사용하여 몰딩이 이루어진 반도체 칩이 실장된 부재를 상부 금형과 하부 금형으로부터 분리시킨다. 이에, 본 발명에서는 핀과 같은 부재를 생략하여도 몰딩이 이루어진 반도체 칩이 실장된 부재를 상부 금형과 하부 금형으로부터 용이하게 분리시킬 수 있다.In the molding method and apparatus for manufacturing a semiconductor package according to the present invention, air is used to separate a molded semiconductor chip-mounted member from an upper mold and a lower mold. Therefore, in the present invention, even if a member such as a fin is omitted, a member on which the molded semiconductor chip is mounted can be easily separated from the upper mold and the lower mold.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In describing the drawings, similar reference numerals are used for similar components. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the term "comprise" or "having" is intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and that one or more other features It should be understood that it does not exclude in advance the possibility of the presence or addition of numbers, steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

반도체 패키지 제조를 위한 몰딩 장치Molding apparatus for manufacturing semiconductor package

먼저, 반도체 패키지 제조를 위한 몰딩 장치에 대하여 구체적으로 설명하기로 한다.First, a molding apparatus for manufacturing a semiconductor package will be described in detail.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치를 나타내는 개략적인 구성도이고, 도 2는 도 1의 반도체 패키지 제조를 위한 몰딩 장치를 사용하는 상태를 나타내는 개략적인 구성도이다.1 is a schematic diagram illustrating a molding apparatus for manufacturing a semiconductor package according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic diagram illustrating a state of using a molding apparatus for manufacturing a semiconductor package of FIG. 1. .

도 1 및 도 2를 참조하면, 반도체 패키지 제조를 위한 몰딩 장치(100)는 상부 금형(11)과 하부 금형(13)으로 이루어지는 몰딩부(14)를 포함한다. 특히, 언급한 상부 금형(11)과 하부 금형(13)으로 이루어지는 몰딩부(14)는 상부 금형(11)과 하부 금형(13)이 결합함에 의해 반도체 칩이 실장된 부재(10)의 수용이 가능한 캐비티(17)를 형성하는 구조를 갖는다. 그러므로, 언급한 몰딩 장치(100)를 사용한 반도체 칩이 실장된 부재(10)의 몰딩에서는 상부 금형(11)과 하부 금형(13)이 결합함에 의해 형성되는 캐비티(17)에 반도체 칩이 실장된 부재(10)를 위치시키고, 캐비티(17)로 몰딩 수지를 제공하는 구성을 갖는다. 여기서, 언급한 몰딩에서 주로 사용하는 몰딩 수지의 예로서는 에폭시 몰딩 컴파운드(epoxy molding compound : EMC) 등을 들 수 있다. 아울러, 몰딩 수지는 주로 하부 금형(13)의 중심 부위에 형성하는 포트 블록의 홀 내에 위치시키고, 이를 런너 등을 사용하여 캐비티(17)로 제공하는 구성을 갖는다.1 and 2, the molding apparatus 100 for manufacturing a semiconductor package includes a molding part 14 including an upper mold 11 and a lower mold 13. In particular, the molding part 14 including the upper mold 11 and the lower mold 13 mentioned above has an accommodation of the member 10 on which the semiconductor chip is mounted due to the coupling of the upper mold 11 and the lower mold 13. It has a structure to form a possible cavity 17. Therefore, in the molding of the member 10 on which the semiconductor chip is mounted using the molding apparatus 100 mentioned above, the semiconductor chip is mounted in the cavity 17 formed by the coupling of the upper mold 11 and the lower mold 13. The member 10 is positioned and has a structure in which a molding resin is provided to the cavity 17. Here, as an example of the molding resin mainly used in the above-mentioned molding, an epoxy molding compound (EMC) etc. can be mentioned. In addition, the molding resin is mainly located in the hole of the port block formed in the central portion of the lower mold 13, and has a configuration of providing it to the cavity 17 using a runner or the like.

여기서, 언급한 포트 블록의 홀 내에 몰딩 수지를 위치시키고, 런너 등을 사용하여 몰딩 수지를 캐비티로 제공하는 구성을 갖는 금형 장치는 본 출원인이 2006년 4월 11일에 특허출원 2006-32634호로 출원하고, 2007년 5월 2일에 특허등록 716,053호로 등록받은 "반도체 제조용 금형 장치 및 이를 이용하는 반도체 몰딩 방법"에 개시되어 있다.Here, a mold apparatus having a configuration in which a molding resin is placed in a hole of a port block mentioned above and a molding resin is provided as a cavity using a runner or the like is filed by the present applicant as a patent application 2006-32634 on April 11, 2006. And, it is disclosed in the "mold apparatus for semiconductor manufacturing and a semiconductor molding method using the same" registered as a patent registration 716,053 on May 2, 2007.

그리고, 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치(100)는 유로 형성부(21)를 포함한다. 여기서, 유로 형성부(21)는 몰딩부(14)의 상부 금형(11)과 하부 금형(13) 각각을 상,하로 미세하게 움직임이 가능하게 몰딩부(14)의 상부 금형(11)과 하부 금형(13) 각각에 연결된다. 그러므로, 유로 형성부(21)는 스텝 모터, 실린더 등과 같은 부재를 포함할 수 있다. 이와 같이, 언급한 반도체 패키지 제조를 위한 몰딩 장치(100)는 유로 형성부(21)를 포함함으로써 상부 금형(11)과 하부 금형(13)을 미세하게 분리시킬 수 있기 때문에 상부 금형(11)과 하부 금형(13) 사이에 미세한 틈새로 이루어지는 유로(uro)(27)를 형성할 수 있 다. 특히, 유로 형성부(21)를 사용하여 상부 금형(11)과 하부 금형(13) 사이에 형성하는 유로(27), 즉 미세한 틈새는 약 0.1 내지 10mm 인 것이 적절하다. 만약 언급한 미세한 틈새가 약 0.1mm 미만일 경우에는 후술하는 에어 주입부(23)를 사용한 에어가 유로(27)로 용이하게 주입되지 않기 때문에 바람직하지 않고, 약 10mm를 초과할 경우에는 후술하는 에어 주입부(23)를 사용한 에어를 유로(27)로 주입하여도 상부 금형(11)과 하부 금형(13)으로부터 몰딩이 이루어진 반도체 칩이 실장된 부재(10)를 용이하게 분리시킬 수 없기 때문에 바람직하지 않다.In addition, the molding apparatus 100 for manufacturing a semiconductor package according to an exemplary embodiment of the present invention includes a flow path forming part 21. Here, the flow path forming part 21 may move the upper mold 11 and the lower mold 13 of the molding part 14 upwardly and downwardly to enable fine movement of the upper mold 11 and the lower part of the molding part 14. It is connected to each of the molds 13. Therefore, the flow path forming portion 21 may include a member such as a step motor, a cylinder, or the like. As described above, since the molding apparatus 100 for manufacturing the semiconductor package mentioned above may include a flow path forming portion 21 to finely separate the upper mold 11 and the lower mold 13 from the upper mold 11. It is possible to form a flow path (uro) 27 consisting of a fine gap between the lower mold (13). In particular, the flow path 27 formed between the upper die 11 and the lower die 13 using the flow path forming portion 21, that is, the fine gap is appropriately about 0.1 to 10 mm. If the aforementioned fine gap is less than about 0.1 mm, it is not preferable because air using the air injection unit 23 described later is not easily injected into the flow path 27, and if it exceeds about 10 mm, air injection described later Even if the air using the portion 23 is injected into the flow path 27, the molded member 10 mounted with the molded semiconductor chip from the upper die 11 and the lower die 13 cannot be easily separated from each other. not.

아울러, 본 발명의 일 실시예에서는 언급한 유로 형성부(21)의 입구가 몰딩부(14)의 측면에서 형성되는 것으로 설명하고 있으나, 그 위치는 제한되지 않는다. 즉, 유로 형성부(21)의 입구를 몰딩부(14)의 상부 금형(13)을 관통하는 홀 구조로 형성하고, 언급한 유로 형성부(21)를 사용하여 형성하는 유로로 에어를 주입할 수도 있는 것이다. 이 경우에는 몰딩이 이루어진 반도체 칩의 실장된 부재(10)의 상부 표면으로 에어가 분사되는 구조를 갖는 것으로 이해할 수 있다.In addition, in one embodiment of the present invention, but described as the inlet of the flow path forming portion 21 is formed in the side of the molding portion 14, the position is not limited. That is, the inlet of the flow path forming part 21 is formed in a hole structure penetrating the upper mold 13 of the molding part 14, and air is injected into the flow path formed using the flow path forming part 21 mentioned above. It could be. In this case, it can be understood to have a structure in which air is injected to the upper surface of the mounted member 10 of the molded semiconductor chip.

또한, 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치(100)는 에어 주입부(23)를 포함한다. 여기서, 에어 주입부(23)는 유로 형성부(21)를 사용하여 미세한 틈새로 이루어지는 유로(27)를 형성할 경우 언급한 유로(27)로 에어를 주입시키는 부재이다. 그러므로, 에어 주입부(23)는 유로 형성부(21)를 사용하여 형성하는 미세한 틈새로 이루어지는 유로(27)와 연결되는 스프레이 노즐 등을 포함할 수 있다. 이와 같이, 언급한 반도체 패키지 제조를 위한 몰딩 장치(100)는 에어 주입부(23)를 포함함으로써 유로 형성부(21)를 사용하여 형성 하는 유로(27)로 에어를 분사할 수 있기 때문에 몰딩이 이루어진 반도체 칩이 실장된 부재(10)를 상부 금형(11)과 하부 금형(13)으로부터 용이하게 분리시킬 수 있다.In addition, the molding apparatus 100 for manufacturing a semiconductor package according to an embodiment of the present invention includes an air injection unit 23. Here, the air injection unit 23 is a member for injecting air into the aforementioned flow path 27 when forming the flow path 27 having a fine gap by using the flow path forming unit 21. Therefore, the air injection part 23 may include a spray nozzle or the like connected to the flow path 27 having a fine gap formed by using the flow path forming part 21. As described above, since the molding apparatus 100 for manufacturing the semiconductor package includes the air injection unit 23, air may be injected into the flow path 27 formed by using the flow path forming unit 21. The member 10 on which the formed semiconductor chip is mounted can be easily separated from the upper mold 11 and the lower mold 13.

또한, 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치(100)는 제어부(25)를 포함한다. 언급한 제어부(25)는 유로 형성부(21)와 에어 주입부(23) 각각에 연결되는 구성을 갖는다. 이에, 제어부(25)는 유로 형성부(21)에 의해 미세한 틈새로 이루어지는 유로(27)가 형성되면 언급한 유로(27)로 에어를 주입하는 제어를 수행한다. 즉, 유로 형성부(21)로부터 미세한 틈새로 이루어지는 유로(27)가 형성되면 유로 형성부(21)는 제어부(25)를 신호를 전달하고, 이에 언급한 유로 형성부(21)의 신호를 전달받은 제어부(25)는 에어 주입부(23)를 제어하여 유로(27)로 에어를 주입하게 하는 구성을 갖는 것이다.In addition, the molding apparatus 100 for manufacturing a semiconductor package according to an embodiment of the present invention includes a controller 25. The controller 25 mentioned above has a configuration connected to each of the flow path forming portion 21 and the air injection portion 23. Thus, the control unit 25 controls the air injection into the aforementioned flow path 27 when the flow path 27 is formed by a fine gap formed by the flow path forming unit 21. That is, when a flow path 27 having a fine gap is formed from the flow path forming unit 21, the flow path forming unit 21 transmits a signal to the control unit 25, and transmits a signal of the flow path forming unit 21 mentioned above. The received control unit 25 is configured to control the air injection unit 23 to inject air into the flow path 27.

이와 같이, 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치(100)는 상부 금형(11)과 하부 금형(13)을 포함하는 몰딩부(14), 유로 형성부(21), 에어 주입부(23) 그리고 제어부(25)를 포함함으로써 몰딩이 이루어진 반도체 칩이 실장된 부재(10)를 상부 금형(11)과 하부 금형(13), 즉 몰딩부(14)로부터 용이하게 분리시킬 수 있다. 다시 말해, 핀 등과 같은 부재를 사용하지 않고도 몰딩이 이루어진 반도체 칩이 실장된 부재(10)를 상부 금형(11)과 하부 금형(13)으로부터 용이하게 분리시킬 수 있는 것이다.As such, the molding apparatus 100 for manufacturing a semiconductor package according to an exemplary embodiment of the present invention may include a molding part 14, a flow path forming part 21, and air including an upper mold 11 and a lower mold 13. By including the injection part 23 and the control part 25, the molded member 10 on which the molded semiconductor chip is mounted can be easily separated from the upper mold 11 and the lower mold 13, that is, the molding part 14. have. In other words, the molded member 10 on which the molded semiconductor chip is mounted can be easily separated from the upper mold 11 and the lower mold 13 without using a member such as a pin.

아울러, 언급한 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치(100)는 포트 블록의 홀 내에 몰딩 수지를 위치시키고, 런너 등을 사용하여 몰딩 수지를 캐비티로 제공하는 구성을 갖는 금형 장치에 유로 형성부(21), 에어 주입부(23), 제어부(25) 등을 적용하는 것으로 한정하여 설명하고 있지만, 대한민국 특허등록 729,025호에 개시된 트레이 등을 포함하는 금형 장치 등에도 유로 형성부(21), 에어 주입부(23), 제어부(25) 등의 적용이 가능하다.In addition, the molding apparatus 100 for manufacturing a semiconductor package according to an embodiment of the present invention is a mold having a configuration in which the molding resin is placed in the hole of the port block, and the molding resin is provided to the cavity using a runner or the like. Although the flow path forming unit 21, the air injection unit 23, the control unit 25, and the like have been described as being limited to the apparatus, the flow path forming unit also includes a mold apparatus including a tray or the like disclosed in Korean Patent Registration No. 729,025. 21, the air injection part 23, the control part 25, etc. are applicable.

반도체 패키지 제조를 위한 몰딩 방법Molding method for semiconductor package manufacturing

이하, 언급한 반도체 패키지 제조를 위한 몰딩 장치를 사용한 몰딩 방법에 대하여 설명하기로 한다.Hereinafter, a molding method using the molding apparatus for manufacturing the aforementioned semiconductor package will be described.

먼저, 몰딩부(14)의 상부 금형(11)과 하부 금형(13)이 결합함에 의해 형성되는 캐비티(17)에 반도체 칩이 실장된 부재(10)를 위치시킨다. 즉, 반도체 칩과 기판(인쇄회로기판 또는 리드 프레임)을 와이어를 사용하여 전기적으로 연결하는 와이어 본딩이 이루어진 부재를 언급한 캐비티(17)에 위치시키는 것이다.First, the member 10 on which the semiconductor chip is mounted is placed in the cavity 17 formed by the upper mold 11 and the lower mold 13 of the molding part 14 are coupled to each other. In other words, the semiconductor chip and the substrate (the printed circuit board or the lead frame) are positioned in the cavity 17 in which the member made of wire bonding is electrically connected using a wire.

이어서, 반도체 칩이 실장된 부재(10)가 위치하는 캐비티(17)로 몰딩 수지를 제공한다. 여기서, 몰딩 수지는 언급한 바와 같이 에폭시 몰딩 컴파운드 등을 포함한다. 이와 같이, 캐비티(17)로 몰딩 수지를 제공하면 반도체 칩이 실장된 부재(10)는 몰딩이 이루어진다.Next, the molding resin is provided to the cavity 17 in which the member 10 on which the semiconductor chip is mounted is located. Here, the molding resin includes an epoxy molding compound or the like as mentioned. As such, when the molding resin is provided to the cavity 17, the member 10 on which the semiconductor chip is mounted is molded.

계속해서, 반도체 칩이 실장된 부재(10)가 몰딩이 이루어지면 이후에 유로 형성부(21)를 사용하여 몰딩부(14)의 상부 금형(11)과 하부 금형(13) 각각을 상,하로 미세하게 분리시킨다. 이와 같이, 유로 형성부(21)를 사용하여 몰딩부(14)의 상부 금형(11)과 하부 금형(13) 각각을 상,하로 미세하게 분리시킬 경우 상부 금 형(11)과 하부 금형(13) 사이에는 미세한 틈새로 이루어지는 유로(27)가 형성된다. 이때, 상부 금형(11)과 하부 금형(13) 사이에 형성되는 유로(27), 즉 미세한 틈새는 약 0.1 내지 10mm가 되도록 조정한다.Subsequently, when the member 10 on which the semiconductor chip is mounted is molded, the upper mold 11 and the lower mold 13 of the molding part 14 are moved up and down using the flow path forming part 21 thereafter. Finely separate. As described above, when the upper mold 11 and the lower mold 13 of the molding part 14 are finely separated up and down using the flow path forming part 21, the upper mold 11 and the lower mold 13 are separated. ), A flow path 27 formed of a fine gap is formed. At this time, the flow path 27 formed between the upper mold 11 and the lower mold 13, that is, the fine gap is adjusted to be about 0.1 to 10mm.

이와 같이, 유로 형성부(21)를 사용하여 상부 금형(11)과 하부 금형(13) 사이에 언급한 사이즈로 조정된 미세한 틈새의 유로(27)가 형성되면 유로 형성부(21)는 제어부(25)로 신호를 전달한다.As such, when the passage 27 is formed between the upper mold 11 and the lower mold 13 with a fine gap adjusted between the upper mold 11 and the lower mold 13, the passage forming unit 21 may be configured as a control unit. 25) to signal.

이에, 신호를 전달받는 제어부(25)는 에어 주입부(23)를 제어하여 유로 형성부(21)에 의해 상부 금형(11)과 하부 금형(13) 사이에 형성한 유로(27)로 에어를 주입하게 한다. 이와 같이, 에어 주입부(23)를 사용하여 상부 금형(11)과 하부 금형(13) 사이에 형성한 유로(27)로 에어를 주입하게 되면 상부 금형(11)과 하부 금형(13)으로부터 몰딩이 이루어진 반도체 칩이 실장된 부재(10)가 용이하게 분리된다.Accordingly, the control unit 25 receiving the signal controls the air injection unit 23 to supply air to the flow path 27 formed between the upper mold 11 and the lower mold 13 by the flow path forming unit 21. Have it injected. As such, when air is injected into the flow path 27 formed between the upper mold 11 and the lower mold 13 by using the air injection part 23, molding is performed from the upper mold 11 and the lower mold 13. The member 10 on which this semiconductor chip is mounted is easily separated.

따라서, 언급한 반도체 패키지 제조를 위한 몰딩 장치(100)를 사용하여 몰딩을 수행할 경우에는 핀 등과 같은 부재를 사용하지 않고도 상부 금형(11)과 하부 금형(13)으로부터 몰딩이 이루어진 반도체 칩이 실장된 부재(10)를 용이하게 분리시킬 수 있다.Therefore, when molding is performed using the molding apparatus 100 for manufacturing a semiconductor package mentioned above, a semiconductor chip molded from the upper mold 11 and the lower mold 13 is mounted without using a member such as a pin. Can be easily separated.

본 발명의 반도체 패키지 제조를 위한 몰딩 방법 및 장치에서는 에어를 사용하여 상부 금형과 하부 금형으로부터 몰딩이 이루어진 반도체 칩이 실장된 부재의 분리가 가능하다. 따라서, 본 발명의 반도체 패키지를 제조하기 위한 몰딩 방법 및 장치의 경우에는 언급한 핀이 갖는 결함을 해결함으로써 몰딩 장치 자체의 효율성의 향상을 도모할 수 있을 뿐만 아니라 반도체 패키지의 제조에 따른 생산성의 향상도 도모할 수 있다.In the molding method and apparatus for manufacturing a semiconductor package of the present invention, it is possible to separate a member on which a semiconductor chip mounted with molding is formed from an upper mold and a lower mold by using air. Therefore, in the case of the molding method and apparatus for manufacturing the semiconductor package of the present invention, by solving the defects of the pins mentioned above, not only can the efficiency of the molding apparatus itself be improved, but also the productivity of the semiconductor package can be improved. You can also plan.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 제조를 위한 몰딩 장치를 나타내는 개략적인 구성도이다.1 is a schematic diagram illustrating a molding apparatus for manufacturing a semiconductor package according to an embodiment of the present invention.

도 2는 도 1의 반도체 패키지 제조를 위한 몰딩 장치를 사용하는 상태를 나타내는 개략적인 구성도이다.FIG. 2 is a schematic diagram illustrating a state in which a molding apparatus for manufacturing the semiconductor package of FIG. 1 is used.

Claims (5)

상부 금형과 하부 금형이 결합함에 의해 형성되는 캐비티에 반도체 칩이 실장된 부재를 위치시키는 단계;Positioning a member on which a semiconductor chip is mounted in a cavity formed by joining an upper mold and a lower mold; 상기 반도체 칩이 실장된 부재가 위치하는 캐비티로 몰딩 수지를 제공하여 상기 반도체 칩이 실장된 부재를 몰딩시키는 단계;Molding the member on which the semiconductor chip is mounted by providing a molding resin to a cavity in which the member on which the semiconductor chip is mounted is located; 상기 상부 금형과 하부 금형 각각을 상,하로 분리시켜 상기 상부 금형과 하부 금형 사이에 0.1 내지 10mm의 틈새로 이루어지는 유로(uro)를 형성하는 단계;Separating each of the upper mold and the lower mold up and down to form a flow path having a clearance of 0.1 to 10 mm between the upper mold and the lower mold; 상기 유로로 에어를 주입하여 상기 몰딩이 이루어진 반도체 칩이 실장된 부재를 상기 상부 금형과 하부 금형으로부터 분리시키는 단계를 포함하는 반도체 패키지 제조를 위한 몰딩 방법.And injecting air into the flow path to separate the molding-mounted member on which the semiconductor chip is mounted, from the upper mold and the lower mold. 삭제delete 상부 금형과 하부 금형을 포함하고, 상기 상부 금형과 하부 금형이 결합함에 의해 반도체 칩이 실장된 부재의 수용이 가능한 캐비티를 형성하고, 상기 캐비티에 위치시킨 반도체 칩이 실장된 부재로 몰딩 수지를 제공하여 상기 반도체 칩이 실장된 부재를 몰딩시키는 몰딩부;Comprising an upper mold and a lower mold, the upper mold and the lower mold is combined to form a cavity that can accommodate the member on which the semiconductor chip is mounted, and to provide a molding resin to the member on which the semiconductor chip mounted in the cavity is mounted. Molding to mold the member on which the semiconductor chip is mounted; 상기 몰딩부의 상부 금형과 하부 금형 각각을 상,하로 움직임이 가능하게 연결되고, 상기 상부 금형과 하부 금형 각각의 움직임에 의해 상기 상부 금형과 하부 금형을 분리시켜 상기 상부 금형과 하부 금형 사이에 0.1 내지 10mm의 틈새로 이루어지는 유로를 형성하는 유로 형성부; 및Each of the upper mold and the lower mold is connected to each other so as to move upward and downward, and the upper mold and the lower mold are separated from each other by the movement of the upper mold and the lower mold so that the upper mold and the lower mold are 0.1 to 0.1, respectively. A flow path forming portion forming a flow path formed of a gap of 10 mm; And 상기 유로 형성부에 의해 형성되는 유로로 에어를 주입하여 상기 몰딩이 이루어진 반도체 칩이 실장된 부재를 상기 상부 금형과 하부 금형으로부터 분리시키는 에어 주입부를 포함하는 반도체 패키지 제조를 위한 몰딩 장치.Molding apparatus for manufacturing a semiconductor package including an air injection portion for injecting air into the flow path formed by the flow path forming portion to separate the molding-mounted semiconductor chip mounting member from the upper mold and the lower mold. 삭제delete 제3 항에 있어서, 상기 유로 형성부 그리고 에어 주입부 각각과 연결되고, 상기 유로 형성부에 의해 상기 0.1 내지 10mm의 틈새로 이루어지는 유로가 형성되면 상기 유로로 에어를 주입하게 상기 유로 형성부 그리고 에어 주입부 각각을 제어하는 제어부를 더 포함하는 반도체 패키지 제조를 위한 몰딩 장치.The flow path forming unit and air of claim 3, wherein the flow path forming unit and the air injecting unit are connected to each of the flow channel forming unit and the air injecting unit, and the flow path forming unit injects air into the flow path when the flow path formed of the clearance of 0.1 to 10 mm is formed. Molding apparatus for manufacturing a semiconductor package further comprising a control unit for controlling each injection unit.
KR1020070073832A 2007-07-24 2007-07-24 Method and apparatus of molding for manufacturing a semiconductor package KR101327496B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073832A KR101327496B1 (en) 2007-07-24 2007-07-24 Method and apparatus of molding for manufacturing a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073832A KR101327496B1 (en) 2007-07-24 2007-07-24 Method and apparatus of molding for manufacturing a semiconductor package

Publications (2)

Publication Number Publication Date
KR20090010588A KR20090010588A (en) 2009-01-30
KR101327496B1 true KR101327496B1 (en) 2013-11-08

Family

ID=40489743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073832A KR101327496B1 (en) 2007-07-24 2007-07-24 Method and apparatus of molding for manufacturing a semiconductor package

Country Status (1)

Country Link
KR (1) KR101327496B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09262876A (en) * 1996-03-27 1997-10-07 Nippon Motorola Ltd Molding method, molding method of package for semiconductor integrated circuit device and molding device
KR0163525B1 (en) * 1995-12-04 1999-02-01 김광호 Semiconductor chip package molding apparatus on which air vent was formed
KR19990040806U (en) * 1998-05-08 1999-12-06 김영환 Molding mold for semiconductor package manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163525B1 (en) * 1995-12-04 1999-02-01 김광호 Semiconductor chip package molding apparatus on which air vent was formed
JPH09262876A (en) * 1996-03-27 1997-10-07 Nippon Motorola Ltd Molding method, molding method of package for semiconductor integrated circuit device and molding device
KR19990040806U (en) * 1998-05-08 1999-12-06 김영환 Molding mold for semiconductor package manufacturing

Also Published As

Publication number Publication date
KR20090010588A (en) 2009-01-30

Similar Documents

Publication Publication Date Title
US7378301B2 (en) Method for molding a small form factor digital memory card
JP2008004570A (en) Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device
CN101271850A (en) Resin sealing method, resin sealing mold and resin sealing apparatus
KR20010070191A (en) Method of fabricating an electronic component and apparatus
JP2008028189A (en) Method for manufacturing semiconductor device
JP5054923B2 (en) Resin sealing molding method for electronic parts
CN105810594A (en) Manufacturing method of semiconductor device
KR101327496B1 (en) Method and apparatus of molding for manufacturing a semiconductor package
JP4517193B2 (en) Multi-chip molding method
TWI689402B (en) Resin molding device and method for manufacturing resin molded product
KR100848746B1 (en) Resin sealing apparatus for electronics parts
KR101246875B1 (en) Apparatus for molding a semiconductor chip
JP4730830B2 (en) Manufacturing method of semiconductor device
JP3317346B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2010118604A (en) Method for manufacturing semiconductor device
JP2001338940A (en) Resin molding apparatus of semiconductor ic and resin molding method
US12138832B2 (en) Stack molding machine
KR101197846B1 (en) An array for manufacturing a printed circuit board and method of manufacturing flip chip on printed circuit board by using the same
JP4731058B2 (en) Resin sealing device and resin sealing method
JP2862585B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
KR100625951B1 (en) Eject Method of Semiconductor Package
KR20070035725A (en) Molding dies with two-stage gate structure
JP2008177309A (en) Molding die for resin sealing, semiconductor device using the same, and semiconductor device manufacturing method
KR200232738Y1 (en) Mold Die for semiconductor packaging
KR100878194B1 (en) Semiconductor molding device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070724

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120613

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070724

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20130125

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170814