KR101319441B1 - Leadframe - Google Patents
Leadframe Download PDFInfo
- Publication number
- KR101319441B1 KR101319441B1 KR1020130058123A KR20130058123A KR101319441B1 KR 101319441 B1 KR101319441 B1 KR 101319441B1 KR 1020130058123 A KR1020130058123 A KR 1020130058123A KR 20130058123 A KR20130058123 A KR 20130058123A KR 101319441 B1 KR101319441 B1 KR 101319441B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- die pad
- metal substrate
- metal
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 하면에 절연부 홈을 가지며, 다이패드부 및 리드부를 갖는 금속기판, 상기 리드부의 상면의 일부 상에 도금된 제1리드, 상기 리드부의 하면에 도금된 제2리드, 및 상기 절연부홈을 충진하는 절연부를 포함하며, 상기 제2리드가 상기 제1리드보다 상기 다이패드부에 가까운 거리에 배치되며, 상기 다이패드부의 상면과 상기 절연부의 상면 사이의 거리는 상기 제1리드가 형성되는 리드부의 상면과 상기 절연부의 상면 사이의 거리보다 작은, 리드프레임을 제공한다.According to the present invention, a metal substrate having an insulator groove on a lower surface thereof, having a die pad portion and a lead portion, a first lead plated on a portion of an upper surface of the lead portion, a second lead plated on a lower surface of the lead portion, and the insulation portion groove And an insulating part filling the gap, wherein the second lead is disposed at a distance closer to the die pad part than the first lead, and a distance between an upper surface of the die pad part and an upper surface of the insulating part is formed on the lead. A leadframe is provided that is smaller than the distance between the upper surface of the negative portion and the upper surface of the insulating portion.
Description
본 발명은 리드프레임에 관한 것이다.The present invention relates to a leadframe.
반도체 패키지 제조에 있어 리드 프레임은 칩 실장 및 신호 전달 역할을 하는 입출력 수단을 공급하는 중요한 역할을 하고 있으며, 고집적된 신호 전달을 위한 다양한 리드 프레임의 형태가 개발되고 있다.In the manufacture of semiconductor packages, lead frames play an important role in supplying input / output means for chip mounting and signal transmission, and various types of lead frames are being developed for highly integrated signal transmission.
일반적으로 제작되는 리드 프레임의 형태는 에칭 기법 혹은 스탬핑법을 이용하여 다이패드 및 리드부를 형성한다. 그러나 기존의 리드 프레임의 제작방법으로는 반도체의 고집적화를 위하여 필요한 다열 리드 형성이 용이하지 않다.In general, the shape of a lead frame manufactured is a die pad and a lead portion using an etching method or a stamping method. However, the conventional method of manufacturing the lead frame is not easy to form a multi-row lead required for high integration of the semiconductor.
기존의 2단 에칭에 의한 리드 프레임은 하프 에칭을 동반한 2단 에칭 가공을 통하여 회로패턴을 구현하며, 하프 에칭된 회로패턴 하단부는 폴리이미드 수지막으로 고정하는 형태의 리드 프레임을 제시한바 있다.The conventional lead frame by two-stage etching implements a circuit pattern through a two-stage etching process with a half etching, and the lower end of the half-etched circuit pattern has been proposed a lead frame in the form of fixing with a polyimide resin film.
그러나 기존의 2단 에칭에 의한 리드프레임의 구조에서는, 회로패턴의 구현 피치가 120 마이크로미터로 미세구현에 한계가 존재하여 구현할수 있는 리드 핀(lead pin)수가 제한적이라는 단점이 있다.However, in the structure of the lead frame by the conventional two-stage etching, the implementation pitch of the circuit pattern is 120 micrometers, there is a limit in the micro-implementation has a disadvantage that the number of lead pin (lead pin) that can be implemented is limited.
그리고, 회로패턴 하단부를 지지하는 폴리이미드 수지막은 지지력이 약하며, 회로패턴 상부에는 특별한 보호막이 없어, 어셈블리 공정에서 취약한 안정성을 들어낸다.In addition, the polyimide resin film supporting the lower end of the circuit pattern has a weak supporting force, and there is no special protective film on the upper part of the circuit pattern, resulting in weak stability in the assembly process.
또한, 기존의 방식에 따르는 경우 리드 프레임을 PCB 기판에 장착하기 위해, 솔더링을 위한 주석 (Tin) 도금을 진행해야하는 공정상 번거로움이 있다.In addition, according to the conventional method, in order to mount the lead frame on the PCB substrate, there is a process troublesome process of performing tin plating for soldering.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 고집적화된 신호전달 체계를 갖추고, 표면조도가 형성을 통한 몰딩력이 향상된 프레임 및 이를 더욱 간단한 공정으로 구현하는 리드 프레임 제조 방법을 제공하는 데 있다.The present invention has been made to solve the above problems, an object of the present invention is to provide a more integrated signal transmission system, a frame with improved molding power through the surface roughness and a lead frame for implementing the same simpler process It is to provide a manufacturing method.
본 발명의 일실시예에 따른 리드프레임은 하면에 절연부 홈을 가지며, 다이패드부 및 리드부를 갖는 금속기판, 상기 리드부의 상면의 일부 상에 도금된 제1리드, 상기 리드부의 하면에 도금된 제2리드, 및 상기 절연부 홈을 충진하는 절연부를 포함하며, 상기 제2리드가 상기 제1리드보다 상기 다이패드부에 가까운 거리에 배치되며, 상기 다이패드부의 상면과 상기 절연부의 상면 사이의 거리는 상기 제1리드가 형성되는 리드부의 상면과 상기 절연부의 상면 사이의 거리보다 작다.A lead frame according to an embodiment of the present invention has an insulation groove on a lower surface thereof, a metal substrate having a die pad portion and a lead portion, a first lead plated on a portion of an upper surface of the lead portion, and a plate on a lower surface of the lead portion. A second lead, and an insulating part filling the insulating part groove, wherein the second lead is disposed at a distance closer to the die pad part than the first lead, and between the top surface of the die pad part and the top surface of the insulating part. The distance is smaller than the distance between the top surface of the lead portion where the first lead is formed and the top surface of the insulation portion.
상기 리드부, 상기 제1리드, 상기 제2리드 및 상기 다이패드부 중 어느 하나 이상에 표면조도처리가 구현될 수 있다.Surface roughness treatment may be implemented on at least one of the lead part, the first lead, the second lead, and the die pad part.
삭제delete
상기 절연부는 상기 제2리드 또는 상기 다이패드부 하면의 다이패드 금속층의 가장자리부분을 오버랩하는 구조로 형성될 수 있다.The insulating part may have a structure overlapping an edge portion of the die pad metal layer on the lower surface of the second lead or the die pad part.
상기 다이패드부의 가장 두꺼운 부분의 두께가 상기 리드부의 두께 이하로 형성될 수 있다.The thickness of the thickest portion of the die pad portion may be formed to be equal to or less than the thickness of the lead portion.
상기 제1리드, 상기 제2리드 및 상기 다이패드금속층은 Ni, Au, Pd, Ag 중 어느 하나로 이루어지거나, 둘 이상의 합금으로 형성되는 금속층의 적어도 1 이상 적층되는 구조로 형성될 수 있다.The first lead, the second lead, and the die pad metal layer may be formed of any one of Ni, Au, Pd, and Ag, or may be formed of a structure in which at least one or more of metal layers formed of two or more alloys are stacked.
본 발명에 의해 제작된 다열 리드프레임은 미세 회로 구현을 통하여, 기존 리드프레임에서 구현하기 힘든 3열 이상의 I/O Pad 구현이 가능하며, 하부의 절연체 형성으로 몰딩력을 높일 수 있으며, 리드프레임 원소재 표면 또는 도금 패턴에 표면조도를 구현하여 금속 소재간 결합력 및 몰딩재와의 접합력을 향상시킬 수 있다.The multi-row leadframe manufactured by the present invention can implement three or more rows of I / O pads, which are difficult to realize in existing leadframes, through the implementation of a fine circuit, and can increase molding power by forming an insulator under the leadframe. Surface roughness may be implemented on the surface of the material or the plating pattern to improve the bonding strength between the metal materials and the bonding strength with the molding material.
특히, 공정에 적용되는 표면 조도를 강화시키는 표면처리 공정을 통하여 금속(Metal) 부재와 절연체와의 밀착력, 그리고 I/O Pad 및 SMT Pad와 금속(Metal) 부재와의 밀착력을 강화시킬 수 있으며, 리드선의 거칠기를 증가시킨 제품의 표면은 어셈블리 공정에서의 몰딩 에폭시와의 밀착력 또한 높여 디라미레이션(delamination)을 방지할 수 있는 효과도 있다.In particular, through the surface treatment process to enhance the surface roughness applied to the process, it is possible to enhance the adhesion between the metal member and the insulator, and the adhesion between the I / O pad, SMT pad and the metal member, The surface of the product having an increased roughness of the lead wire also increases the adhesion to the molding epoxy in the assembly process, thereby preventing delamination.
아울러, 본 발명에 따른 리드프레임의 미세회로 패턴 구현으로부터 칩과 와이어 본딩부와의 거리가 가까워지면서 와이어의 사용이 감소되어 비용이 감소된다. 또한, 와이어 본딩 패드는 에칭으로 구현된 미세회로 하부의 아우터 리드까지 연결 가능하기 때문에 많은 수의 신호전달 체계를 구축할 수 있다, 그리고 유사한 구조를 갖는 BGA 제조보다 공정수가 간단하며 제조비용이 절감되며, 회로, 즉 리드부 및 다이패드 면이 금속 부재를 그대로 사용하기 때문에 신호 전달 및 열전도도가 우수하다. 더욱이, 칩실장부의 깊이를 에칭에 의해 조절하여 전체 반도체 패키지의 두께를 조절할 수 있다. In addition, as the distance between the chip and the wire bonding part approaches from the microcircuit pattern implementation of the lead frame according to the present invention, the use of the wire is reduced and the cost is reduced. In addition, since the wire bonding pad can be connected to the outer lead under the microcircuit by etching, a large number of signal transmission systems can be established, and the process number is simpler and manufacturing cost is lower than that of BGA with similar structure. , Circuit, that is, the lead portion and the die pad surface, because the metal member is used as it is, excellent signal transmission and thermal conductivity. Furthermore, the thickness of the entire semiconductor package can be adjusted by adjusting the depth of the chip mounting portion by etching.
이에 의해, 두꺼운 소재에서의 파인한 리드 피치 구현이 가능하며, 리드선 두께를 공정의 마지막 부분에서 구현하기 때문에 전체적으로 제품 진행시 공정에 대해 제품의 안정성이 높다. As a result, a fine lead pitch can be realized in a thick material, and since the lead wire thickness is implemented at the end of the process, the stability of the product is high with respect to the process during product progress as a whole.
도 1a 및 도 1b는 본 발명에 대한 제조공정도를 도시한 것이다.
도 2는 본 발명에 따른 도 1a 및 도 1b의 공정에 적용되는 공정 상의 특징을 도시한 개념도이다.
도 3은 본 발명에 따른 리드프레임의 제조방법의 다른 제조공정 실시예를 도시한 것이다.
도 4는 도 3의 공정에 적용되는 공정 상의 특징을 도시한 개념도이다.
도 5 및 도 6은 본 발명에 따른 다른 제조공정을 도시한 것이다.
도 7 내지 도 10은 본 발명에 따른 공정 상의 특징을 설명하기 위한 개념도이다.
도 11 및 도 12는 본 발명에 따른 제조공정에서 제1리드, 제2리드, 다이패드금속층에 표면조도를 부여하는 개념을 도시한 것이다.
도 13은 본 발명의 일 실시형태에 따른 리드 프레임의 평면도이다.1A and 1B show a manufacturing process diagram for the present invention.
FIG. 2 is a conceptual diagram illustrating process features applied to the process of FIGS. 1A and 1B according to the present invention.
Figure 3 shows another embodiment of the manufacturing process of the method of manufacturing a lead frame according to the present invention.
4 is a conceptual diagram illustrating process characteristics applied to the process of FIG. 3.
5 and 6 show another manufacturing process according to the present invention.
7 to 10 are conceptual diagrams for explaining the characteristics of the process according to the present invention.
11 and 12 illustrate a concept of providing surface roughness to the first lead, the second lead, and the die pad metal layer in the manufacturing process according to the present invention.
It is a top view of the lead frame which concerns on one Embodiment of this invention.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to the present invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description with reference to the accompanying drawings, the same reference numerals denote the same elements regardless of the reference numerals, and redundant description thereof will be omitted. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
1. 제1실시예1. First Embodiment
도 1a 및 도 1b는 본 발명에 대한 제조공정도를 도시한 것이다.1A and 1B show a manufacturing process diagram for the present invention.
금속기판의 양면을 도금하여 제1리드, 제2리드 및 다이패드금속층을 형성하고, 상기 금속기판 하면의 노출면을 에칭하여 절연부 홈을 형성하고, 상기 절연부홈에 절연재료를 충진하여 절연부를 형성하고, 상기 금속기판의 상면을 에칭하여 서로 단락된 다이패드부와 리드부를 형성하는 것을 포함하는 공정으로 구현되며, 특히 본 발명에서는 상기 제1리드가 상기 제2리드의 바깥쪽에 배치되도록 형성하는 것을 특징으로 한다. 여기서 바깥쪽이라 함은, 상기 제2리드가 다이패드부에 상기 제1리드부보다 가까운 위치에 형성되는 것을 의미한다.Both surfaces of the metal substrate are plated to form a first lead, a second lead, and a die pad metal layer, an exposed surface of the bottom surface of the metal substrate is etched to form an insulating groove, and an insulating material is filled in the insulating groove to fill the insulating portion. And forming a die pad portion and a lead portion shorted to each other by etching the upper surface of the metal substrate. Particularly, in the present invention, the first lead is formed to be disposed outside the second lead. It is characterized by. Here, the outer side means that the second lead is formed at a position closer to the die pad portion than the first lead portion.
또한, 본 발명에 따른 공정에서는 상술한 공정에서 상기 제1리드 및 제2리드를 형성하기 전이나 형성 후에, 상기 금속기판의 표면에 표면조도처리를 하는 공정을 더 포함하여 구성됨이 더욱 바람직하다.In the process according to the present invention, the method may further include a step of subjecting the surface of the metal substrate to the surface roughening before or after the formation of the first lead and the second lead.
도 1a 및 도 1b 를 참조하여 상술한 본 발명에 따른 제조공정을 구체적으로 살펴보면, Looking at the manufacturing process according to the present invention described above with reference to Figures 1a and 1b in detail,
(a) 단계에서, 회로 구현의 주체가 되는 부재로서 금속기판 (100)을 준비한다. 여기서 금속기판 (100)은 Cu가 바람직하나 전도성이 가능한 Cu 합금, Fe 혹은 그의 합금 등의 금속부재도 사용이 가능하다. 또한, 금속기판 (100)의 두께는 박막 기판 형성을 위해 5mil 이하 사용이 권고되나 10 mil 이하 부재의 사용도 가능하다. 본 (a) 단계에서 금속기판(100) 표면에 조도처리를 수행하는 공정이 더 추가 될 수 있다. 이러한 표면 조도처리는 이후 공정에서의 감광물질도포나 도금 공정에서 밀착성을 향상시킬 수 있는 장점이 구현된다.In step (a), the
그 후 (b) 단계에서, 금속기판 (100)의 양면에 감광성 필름 (120)을 도포 후, 패턴이 형성된 포토 마스크 (130)를 통해 노광한다. 여기서, 포토 마스크 (130)의 패턴은 이후 와이어 본딩 패드 (도 13 (a) 참조) 및 솔더 실장 패드 (도 13 (c) 참조)에 부합하도록 형성된다.Thereafter, in step (b), the
한편, (c) 단계와 같이, 노광되지 않은 부분은 현상 진행시 감광성 필름이 제거가 되어, 제거된 부분의 금속기판이 노출된다 (노광된 부분이 제거되도록 공정을 진행할 수도 있음). 특히, 여기에서 노출된 부분은 추후 제1 및 제2리드가 형성될 부분에 대응되게 된다.On the other hand, as in step (c), the photosensitive film is removed in the unexposed portion, and the metal substrate of the removed portion is exposed (the process may be performed to remove the exposed portion). In particular, the exposed portions here correspond to the portions where the first and second leads will be formed later.
그 후, (d) 단계와 같이, 양면으로 노출된 금속기판 (100)을 도금하여, 제1리드(110a), 제2리드(110b), 다이패드 금속부 (115)를 형성한다. 이 경우, 본 발명에 따른 바람직한 실시예에서는 상기 제1리드(110a)가 제2리드(110b)의 바깥쪽에 배치하는 구조로 형성되는 것을 특징으로 한다. 즉 상기 제2리드(110b)의 배치가, 통상적인 구조와는 달리 다이패드 금속층(115)이 형성된 부분에 가깝게 배치되며, 금속기판(100) 상부의 제1리드(110a)가 다이패드 금속층(115)이 형성된 부분에 제2리드에 비해 상대적으로 더 먼 거리에 배치되는 구조로 형성한다.Thereafter, as in step (d), the
여기서, 도금공정은 Ni 도금이 바람직하며, 그 외에도 Ni 상에의 Au, Pd, Ag 중 적어도 하나를 도금할 수 있다. 이러한 도금층 구현은 일반적으로 전해도금으로 진행하나 무전해 도금, 혹은 전해도금 및 무전해 도금 혼용하여 진행 가능하다.Here, the plating process is preferably Ni plating, and in addition, at least one of Au, Pd, Ag on Ni may be plated. The implementation of such a plating layer generally proceeds with electroplating, but electroless plating, or electroplating and electroless plating may be used in combination.
도금으로 와이어 본딩 패드부 (제1리드(110a) 및 솔더 실장 패드부(제2리드(110b) 및 다이패드 금속부(115) 구현이 완성되면 감광성 필름 (120)을 제거한 후, (e) 단계에 도시된 것과 같이 금속기판의 하부면을 에칭하여 절연부홈(s)을 형성한다.After the implementation of the wire bonding pad part (the
구체적으로, (e) 단계는 (d) 단계 이후 다음 공정 진행을 위해 다시 감광성물질을 도포하고 상면은 패턴이 없이 진행하고, 노광의 마스크 패턴의 상면은 패턴 없이 진행하고 하면은 도면 13 (c)의 패턴이 적용하여 노광의 마스크 패턴을 구현하여 이용하며, 빛을 받은 부분(혹은 빛을 받지 않는 부분)의 감광성물질을 제거 후 에칭을 진행하면 (e)에 도시된 것과 같이 한쪽 부분만 에칭이 된 구조를 갖게 된다. 이 과정에서 사용되는 감광성물질은 액상타입의 감광성 필름(LPR) 도포시에는 문제시 되지 않지만 필름타입의 감광성 필름(DFR) 사용시에는 부재와 도금층의 단차 차이로 인해 감광성 필름 밀착력 저하 현상 발생시 진공 라미네이션 진행으로 밀착력 향상을 도모함이 바람직하다.Specifically, in step (e), after the step (d), the photosensitive material is coated again to proceed to the next process, and the upper surface proceeds without a pattern, and the upper surface of the mask pattern of exposure proceeds without a pattern, and the lower surface of FIG. 13 (c) The pattern of is applied to implement the exposure mask pattern, and after removing the photosensitive material of the lighted part (or the part not receiving the light) and proceeding the etching as shown in (e) It has a structure that is The photosensitive material used in this process is not a problem when applying the liquid-type photosensitive film (LPR), but when using the film-type photosensitive film (DFR), the vacuum lamination progresses when the photosensitive film adhesion decreases due to the difference between the steps of the member and the plating layer. Therefore, it is preferable to aim at the improvement of adhesive force.
이 경우, 상기 (e) 단계에서 절연부홈(s)을 형성한 후, 금속기판(100)의 표면 및 제1 및 제2리드(110a, 110b), 다이패드금속층(115), 절연부홈(s)의 표면 전체에 표면조도를 형성하는 공정이 추가될 수 있다. (a)단계에서 표면조도처리가 수행된 이후에도 부가적으로 더 추가될 수 있다. 물론, (a) 단계에서 표면조도처리공정이 추가되지 않는 경우, 본 단계에서 표면조도처리가 수행될 수 있다.In this case, after forming the insulating groove (s) in the step (e), the surface of the
그 후, (h)~(g) 단계에서 금속기판(100) 하면에 가공된 에폭시 등의 절연부(130), 그리고 지지 역할을 하는 금속층(140;metal 부재)를 레이업(layer-up) 하여 열과 압력을 가해 눌러 밀착시킨다. 상기 절연부(130)의 가공은 드릴, 레이저, 펀칭 방법이 가능하며, 가공된 단면은 (f)에 도시된 절연부와 같이 홀(hole)이 뚫려 있으며, 이 홀(hole)은 도면 13 (c)에서 SMT Pad부에 해당되는 부분이다. 이러한 절연부(에폭시) 가공은 추후에 진행될 절연부(에폭시)의 에칭 공정을 용이하게 하는 장점이 있다. Subsequently, in steps (h) to (g), an
본 발명에서 사용된 절연부는 PP(Prepreg)로 완성된 제품의 견고도를 높이기 위하여 유리섬유가 내재되어 있는 에폭시 소재를 사용할 수 있으며, 이 경우 유리섬유의 제거가 용이한 드릴 공법을 이용하여 SMT Pad 부분의 홀(hole) 가공을 진행하였다. Insulation used in the present invention may use an epoxy material in which glass fibers are embedded in order to increase the rigidity of the product made of PP (Prepreg), in this case SMT Pad using a drill method that is easy to remove the glass fibers Hole processing of the part was performed.
사용되는 에폭시 소재의 두께는 도면 13 (c)에서 에칭된 하면의 에칭 깊이에 의해 결정된다. 이 경우 에칭 깊이와 ±5um 이하로 차이가 나는 것이 가장 바람직하며, 가능하면 10um 이상 차이나는 소재는 사용하지 않는 것이 바람직하다. The thickness of the epoxy material used is determined by the etching depth of the lower surface etched in Fig. 13 (c). In this case, it is most preferable that the difference be less than ± 5 μm from the etching depth, and it is preferable not to use a material that differs by more than 10 μm if possible.
사용된 금속층(140)은 도금되어 있는 SMT Pad부가 에폭시 소재에 의해 가려진 부분만 제거할 수 있도록 패턴 마스킹 역할을 하면서 동시에 에칭으로 약해져 있는 부재를 지지하여 이후 진행되는 공정을 용이하게 한다. 상기 금속층(140)은 Cu, Al, Fe 등의 에칭 가능한 금속 소재가 사용 가능하며 사용되는 두께는 제한적이지 않다. 본 일 실시예에서는 20, 35, 70, 100, 125um 두께의 부재를 사용하였으며 원할한 패턴 에칭을 위하여 100um 이상의 금속부재를 사용할 수 있다. 사용된 금속부재는 모든 공정이 완료된 이후 필요에 따라 제거 가능하다.The used
이후, (h) ~ (i) 단계에서는, 금속기판(100)의 하부면에 형성된 제2리드 및 다이패드금속층의 도금된 표면에 완전히 노출될 수 있도록 에폭시와 금속층만 선택적으로 에칭하여 제거한다. 특히 이 경우 도 10에 도시된 구조와 같이, 상기 제2리드 및 다이패드금속층의 가장자리 부분은 상기 에폭시(절연부)에 의해 덮힐 수 있도록 일 부분이 오버랩 되는 구조로 남겨 두어 제2리드 및 다이패드금속층의 견고한 결합력을 유지하도록 함이 더욱 바람직하다.Thereafter, in steps (h) to (i), only the epoxy and the metal layers are selectively etched and removed to completely expose the plated surfaces of the second lead and die pad metal layers formed on the bottom surface of the
이후, (j) 단계에서는 감광성 필름을 도포하고, 금속기판의 상면은 도면 13 (b)와 같은 회로 패턴을, 하면은 패턴없이 노광 공정 진행하여 감광성물질을 패터닝한 후, 금속기판의 상면의 에칭을 진행하면 하부의 절연부 에폭시가 드러남으로 인하여 같이 연결되어 있던 부재의 분할을 가능하게 되여, 다이패드부(101)와 2개의 리드부(102)로 분할이 가능하게 된다. 여기서 도면1의 (c) 공정에서 사용된 마스크 패턴을 도면 13 (b)를 적용하고 하면은 도면 13 (c)의 패턴을 적용하여 에칭을 진행하면 이후 공정에서 미세 회로 패턴을 구현이 용이하다.
Subsequently, in step (j), the photosensitive film is coated, and the upper surface of the metal substrate is subjected to an exposure process without a pattern on the lower surface of the circuit pattern as shown in FIG. By proceeding, the lower part of the insulating part epoxy is exposed, thereby enabling the division of the members connected together, so that the division into the
도 2는 본 발명에 따른 도 1a 및 도 1b의 공정에 적용되는 공정상의 특징으로, 도 1a의 (a) 또는 (e) 단계, 즉 제1리드 및 제2리드의 형성 전이나 형성 후 공정에서 금속기판(100)이나 제1리드 및 제2리드 상에 표면조도를 형성하여 진행하는 공정을 수행한 결과를 도시한 것이다.FIG. 2 is a process feature applied to the process of FIGS. 1A and 1B according to the present invention, and in steps (a) or (e) of FIG. 1A, that is, before or after the formation of the first and second leads. The result of performing the process of forming the surface roughness on the
즉, 즉, 표면 거칠기를 증가시키는 과정으로 부재 표면 전면에 러프한 Cu를 도금시킨 모습이다. 이는 도 1a의 (a) 단계나, (e) 단계에서 하면부 에칭이 진행되고 나서 와이어 본딩 패드(Wire Bonding Pad) 부와 솔더 실장 패드부(SMT Pad 부)의 도금을 하기 전이나 도금을 한 이후에 진행 가능하다. That is, the rough Cu is plated on the entire surface of the member by increasing the surface roughness. This is because after the lower surface etching is performed in step (a) of FIG. 1a or step (e), before or after plating the wire bonding pad part and the solder mounting pad part (SMT pad part). You can proceed later.
이러한 러프한 표면 조도처리는 100-400nm이며 그 두께는 0.3 ~ 1.5um까지 가능하다. 거칠게 형성된 표면 조도는 하면부에 접착하는 에폭시와의 밀착력을 높여주고 또한 상면 리드선의 거칠기는 몰딩 에폭시와의 밀착력을 높여 디라미네이션(delamination) 방지에 효과적이다. 뿐만 아니라 와이어 본딩 패드(Wird Bonding Pad) 및 솔더 실장 패드부(SMT Pad 부) 도금 전의 러프한 Cu 도금은 부재와 도금 Pad와의 밀착력 증가를 가져오며 도금부의 표면 거칠기 또한 증가할 수 있다.
This rough surface roughness is 100-400nm and its thickness can be 0.3 ~ 1.5um. Roughly formed surface roughness enhances the adhesion to the epoxy bonded to the lower surface portion, and the roughness of the upper lead wire is effective to prevent delamination by increasing the adhesion to the molding epoxy. In addition, the rough Cu plating before the wire bonding pad and the solder mounting pad portion (SMT pad portion) plating may increase the adhesion between the member and the plating pad and may also increase the surface roughness of the plating portion.
2. 제2실시예2. Second Embodiment
도 3은 본 발명에 따른 리드프레임의 제조방법의 다른 제조공정 실시예를 도시한 것이다.Figure 3 shows another embodiment of the manufacturing process of the method of manufacturing a lead frame according to the present invention.
기본적인 공정은 (a) 금속기판(100)에 (b) 하부면 에칭을 하여 절연부홈(s)을 먼저 형성하고, (c)~(d) 단계에서 절연부(130)와 금속층(140)을 레이업하여 압착하는 공정이 수행된 후, (e)~(f) 단계에서 금속기판(100)의 하부면이 완전히 노출될 수 있도록 에폭시와 금속층만 선택적으로 에칭하여 제거한다.The basic process is (a) etching the lower surface of the metal substrate 100 (b) to form the insulating groove (s) first, and in the step (c) ~ (d) to form the insulating
이 경우, 상기 절연부홈(s)를 형성하는 공정에서는 중심부에 다이패드금속층을 도금할 패턴을 구현한 후, 양측에 제2리드가 형성될 수 있도록 패턴을 구현하는 것이 바람직하다. 물론, 이 경우 (a) 단계나, (b)단계에서 표면에 조도처리를 하는 공정이 추가될 수 있다.In this case, in the process of forming the insulating portion groove (s), after implementing the pattern to plate the die pad metal layer in the center, it is preferable to implement the pattern so that the second lead can be formed on both sides. Of course, in this case, a step of roughening the surface in step (a) or step (b) may be added.
이후에, (g) 단계에서, 도 1a의 (b)~(d)단계와 같이 도금을 통해 제1리드(110a), 제2리드(110b), 다이패드 금속부 (115)를 형성한 후, (h) 단계에서 상기 금속기판의 상부면을 절연물질층이 노출되도록 에칭(111)하여 서로 단락된 다이패드부(101)와 리드부(102)를 형성하게 된다. 특히, 이 경우 상기 제1리드(110a)가 제2리드(110b)의 바깥쪽에 배치하는 구조로 형성되게 된다. 즉, 상기 제2리드(110b)의 배치가, 통상적인 구조와는 달리 다이패드 금속층(115)이 형성된 부분에 가깝게 배치되며, 금속기판(100) 상부의 제1리드(110a)가 다이패드 금속층(115)이 형성된 부분에 제2리드에 비해 상대적으로 더 먼 거리에 배치되는 구조로 형성되게 된다.Subsequently, in step (g), after forming the
본 실시예의 공정에서는 제1리드(110a), 제2리드(110b), 상, 하 다이패드 금속부 (115)를 형성 전에 하부 절연홈을 형성하는 점에서 제1실시예와 공정상의 차이가 있다. 아울러, 제2실시예에서는 도 3의 (a), (b) 공정에서 표면조도처리하는 공정이 수행될 수 있으며, 도 4는 이러한 표면 조도처리를 수행한 결과를 도시한 것이다.The process of this embodiment is different from the first embodiment in that the lower insulating grooves are formed before the
이러한 러프한 표면 조도처리는 100-400nm이며 그 두께는 0.3 ~ 1.5um까지 가능하다. 거칠게 형성된 표면 조도는 하면부에 접착하는 에폭시와의 밀착력을 높여주고 또한 상면 리드선의 거칠기는 몰딩 에폭시와의 밀착력을 높여 디라미네이션(delamination) 방지에 효과적이다. 뿐만아니라 와이어 본딩 패드(Wird Bonding Pad) 및 솔더 실장 패드부(SMT Pad 부) 도금 전의 러프한 Cu 도금은 부재와 도금 Pad와의 밀착력 증가를 가져오며 도금부의 표면 거칠기 또한 증가할 수 있음은 상술한 바와 같다.
This rough surface roughness is 100-400nm and its thickness can be 0.3 ~ 1.5um. Roughly formed surface roughness enhances the adhesion to the epoxy bonded to the lower surface portion, and the roughness of the upper lead wire is effective to prevent delamination by increasing the adhesion to the molding epoxy. In addition, the rough Cu plating before the wire bonding pad and the solder mounting pad portion (SMT pad portion) may increase the adhesion between the member and the plating pad and may also increase the surface roughness of the plating portion. same.
3. 제3실시예3. Third Embodiment
도 5는 본 발명에 따른 다른 제조공정을 도시한 것이다.5 shows another manufacturing process according to the present invention.
본 실시예에서는 (a)~(d) 단계에서, 금속기판(100)의 상하면에 감광성물질(120)을 도포하고, 노광마스크(m)을 통해 상기 금속기판의 상하면에 감광성물질(120)의 패턴을 형성하고, 이를 매개로 제1리드(110a), 제2리드(110b), 다이패드 금속부 (115)을 도금을 통해 형성하고, 감광성물질을 박리한다. 특히, 이 경우에도 상기 제2리드(110b)의 배치가, 통상적인 구조와는 달리 다이패드 금속층(115)이 형성된 부분에 가깝게 배치되며, 금속기판(100) 상부의 제1리드(110a)가 다이패드 금속층(115)이 형성된 부분에 제2리드에 비해 상대적으로 더 먼 거리에 배치하도록 함이 바람직하다.In the present exemplary embodiment, in the steps (a) to (d), the
이 경우, (a)단계 또는 (d) 단계 이후에 금속기판(100) 표면에 조도처리를 수행하는 공정이 더 추가 될 수 있다. 이러한 표면 조도처리는 이후 공정에서의 감광물질도포나 도금 공정에서 밀착성을 향상시킬 수 있는 장점이 구현된다.In this case, after the step (a) or (d), a step of performing roughness treatment on the surface of the
이후, (e) 단계에서, 2차로 감광성물질(120)을 도포하고, 마스크(m)를 통해 노광, 현상하여, (f)와 같은 패턴을 구현한 후, (g) 단계와 같이, 금속기판 (100)의 양면을 1차 에칭한다. Subsequently, in step (e), the
이 경우, 1차 에칭은 금속기판 (100)이 뚫리지 않도록 하는 것이 중요하다. 왜냐하면 금속기판 (100)이 뚫릴 시에는 추 후 진행되는 미세회로 형성이 원할히 진행될 수 없기 때문이다. 이와 같이 금속기판 (100)의 상, 하 에칭 후 남아있는 금속기판 (100)의 두께는 10-30um가 바람직하다. 10um 이하도 가능하나 부재의 뚫림 현상이 나타날 수도 있으므로 에칭 공정 진행시 주의가 필요하다. 특히, 본 단계에서, 금속기판 (100)의 상면 중 칩이 실장될 부위를 에칭하여, 칩 실장 홈을 형성한다. 특히 (g) 단계 완료 후 에칭이 수행된 금속기판(100)의 표면과, 절연부 홈의 표면, 상부의 제1리드(110a)의 표면, 다이패드 금속층(115), 제2리드(110b)의 표면에 표면조도처리가 수행될 수 있다.In this case, it is important that the primary etching is such that the
이후, 도 6의 (h)~(i) 단계에서, 금속기판(110)의 하부면에 절연부(130)과 금속층(140)을 형성하고, (j)~(k)에서 금속기판(100)의 하부면에 형성된 제2리드 및 다이패드금속층의 도금된 표면에 완전히 노출될 수 있도록 에폭시와 금속층만 선택적으로 에칭하여 제거한다. 이후, (l)에서처럼, 금속기판의 상부면을 에칭하여 리드부(102) 2개와 다이패드부(101)로 분리한다.Subsequently, in steps (h) to (i) of FIG. 6, an insulating
본 제 3실시예에서도 (a), (d), (g) 공정에서 표면 조도처리 공정이 추가될 수 있다. 또한, 이후 공정으로, 상기 금속기판에 1차 에칭된 부분에 (l) 공정단계에서 금속기판(100) 상부에 에칭된 부분에 추가 2차 에칭이 진행된다. In the third embodiment, a surface roughness treatment process may be added in the processes (a), (d), and (g). In addition, in the subsequent process, an additional secondary etching is performed on the portion etched on the
금속기판(100)의 상부에 미리 에칭된 부분의 추가 에칭과 에칭이 진행되지 않는 부재 표면의 동시 에칭 진행을 통하여 와이어 본딩부와 솔더실장부를 연결하는 리드선의 두께를 얇게 가지고 갈 수 있을 뿐만 아니라, 미세회로 선폭 구현을 가능하게 한다. 특히, 필요에 따라 5 ~ 10 um의 얇은 두께 구현도 가능하게 한다. Not only can the thickness of the lead wire connecting the wire bonding portion and the solder mounting portion be thinned through the simultaneous etching of the portion of the
이는 상술한 도면 1 (c)와 같은 구조를 만들기 위해 진행되는 노광의 상면 마스크 패턴에 도면 13 (a)의 패턴을 적용하여 에칭을 진행함으로 가능하게 된다. 즉, 금속기판 상면부에 도면 13 (a)혹은 도면 13 (b)의 에칭은 리드선 뿐만 아니라 다이 칩(Die Chip)이 올려지는 부분의 높이도 도면 7와 같이 낮추는 것이 가능하다. This is made possible by applying the pattern of FIG. 13 (a) to the upper surface mask pattern of the exposure that proceeds to make the structure as shown in FIG. 1 (c) described above. That is, the etching of Fig. 13 (a) or Fig. 13 (b) on the upper surface of the metal substrate can reduce the height of not only the lead wire but also the portion where the die chip is placed as shown in Fig. 7.
이로써 리드선의 두께 및 선폭, 그리고 다이패드부의 높이는 전공정 에칭 깊이 및 Ratio를 조정하는 것만으로도 조절이 가능하다. 이와 같은 과정은 미세 회로 패턴을 구현 및 리드선의 두께를 낮추게 하기 위하여 전공정에서 무리하게 하부에칭을 진행하지 않아도 되는 이점이 있다. As a result, the thickness and line width of the lead wire, and the height of the die pad portion can be adjusted simply by adjusting the etching depth and the ratio of the preprocess. Such a process has an advantage that the lower etching is not required to be excessively performed in the previous process in order to implement a fine circuit pattern and lower the thickness of the lead wire.
금속기판의 하부의 절연부홈에 채워진 에폭시는, 추후 분할된 리드선을 지지하는 역할을 하며 더 나아가 다이칩 실장 후 몰딩 진행시에 몰딩재와의 밀착력도 유효하게 유지 가능하다.The epoxy filled in the insulator groove in the lower portion of the metal substrate serves to support the divided lead wire later, and furthermore, the adhesion force with the molding material can be effectively maintained during molding after die chip mounting.
도 8은 도 7의 1차 및 2차 에칭 공정의 구현으로, 에칭 깊이 조정을 통해 리드선의 두께 조절이 가능함을 보여주기 위함이다. 예로, 5mil 부재의 사용시 미세 회로 구현을 위한 상면부 에칭 깊이 t1을 30 um로 진행 하고, 하부 에칭된 깊이인 t2를 65 um 깊이로 하였다고 하자. 감광성 필름으로 보호받아 에칭되지 않고 남아있는 부재(a1)는 두께 t3는 60 um 이다. FIG. 8 is an implementation of the first and second etching processes of FIG. 7, to show that the thickness of the lead wire may be controlled by adjusting the etching depth. For example, suppose that the upper etch depth t1 is 30 um and the lower etched depth t2 is 65 um when using a 5 mil member. The member a1, which is protected by the photosensitive film and is not etched, is left at a thickness t3 of 60 um.
이후 공정에서 진행되는 2차 에칭을 30 um 깊이로 진행하게 되면, t1 깊이는 t4로 되며 리드선 분리가 진행된다. 동시에 리드선의 두께는 t3에서 t5로 30 um로 얇은 두께를 갖는 리드 구현을 가능하게 한다.After the secondary etching proceeds in the process to a depth of 30 um, t1 depth is t4 and lead wire separation proceeds. At the same time, the thickness of the lead wire enables a thin lead with a thickness of 30 um from t3 to t5.
동시에 도면 13 (b)에서 보듯이 다이칩이 올려지는 부분에의 에칭 깊이는 조절 가능하다. 즉, 에칭된 부분에 다이칩이 올려지게 됨으로써 두꺼운 부재의 사용으로 인해 두꺼워질 수 있는 패키지의 슬림화를 가능하게 한다. At the same time, as shown in Fig. 13B, the etching depth to the portion where the die chip is raised can be adjusted. That is, the die chip is placed on the etched portion, thereby making it possible to slim down the package, which can be thickened due to the use of a thick member.
도 10 (a)에서 d1은 범프 지름, d2는 노출된 금속층 패턴의 지름, d3은 도금 제1 및 제2리드나 다이패드 금속층의 지름으로 도면에 보여지는 것과 같이 d3 은 d1과 d2보다 크고 d1과 d2의 크기는 어느 것이 크거나 같아도 무방하다. d1을 d3보다 작게 가지고 가는 것은 도면 10 (b)와 같이 도금 끝 부분이 절연부 안 쪽으로 들어가는 형태로 절연부와 부재의 결합을 강화시켜 준다. In FIG. 10 (a), d1 is the bump diameter, d2 is the diameter of the exposed metal layer pattern, d3 is the diameter of the plating first and second lead or die pad metal layers, and d3 is larger than d1 and d2 as shown in the drawing. And d2 may be large or the same. Taking d1 smaller than d3 strengthens the bonding of the insulating portion and the member in such a way that the plating end portion enters the insulating portion as shown in FIG. 10 (b).
d2를 d3보다 작게 가지고 가는 것은 에폭시 에칭시 에칭액이 금속층 안 쪽으로 침투하면서 안쪽의 에폭시가 손상되는 것을 막기 위함이다. 또한 원할한 에폭시 에칭이 진행되기 위해서, 남겨지는 절연부인 에폭시 두께(t6)는 20um를 넘지 않도록 하는 것이 바람직하며 5um 이하로 남기는 것이 가장 바람직하다 (도면 10(b)).Taking d2 smaller than d3 is to prevent the inside epoxy from being damaged as the etching liquid penetrates into the metal layer during the epoxy etching. In addition, in order to proceed with a smooth epoxy etching, it is preferable that the epoxy thickness t6, which is the remaining insulating portion, does not exceed 20 μm, and it is most preferable to leave it below 5 μm (Fig. 10 (b)).
도 11 및 도 12는 본 발명에 따른 제조공정에서 와이어 본딩패드, 솔더마운팅 패드로 이용되는 도금패턴(제1리드, 제2리드, 다이패드금속층)에 표면조도를 부여하는 개념을 도시한 것이다.11 and 12 illustrate a concept of providing surface roughness to a plating pattern (a first lead, a second lead, and a die pad metal layer) used as a wire bonding pad and a solder mounting pad in a manufacturing process according to the present invention.
기본적으로 본 발명에 따른 도금패턴은, Ni, Au, Pd, Ag 중 어느 하나로 이루어지거나, 둘 이상의 합금으로 형성되는 금속층의 적어도 1 이상 적층되는 구조로 형성될 수 있다.Basically, the plating pattern according to the present invention may be formed of any one of Ni, Au, Pd, Ag, or may be formed in a structure in which at least one or more layers of metal layers formed of two or more alloys are stacked.
이 경우, (a)~(f) 와 같은 다양한 도금 적층 패턴을 구현할 수 있으며, 도 12는 도금층에 별도의 표면 거칠기를 주기 위해 러프(rough)한 Ni 도금을 진행한 모양을 나타낸 것이다. 러프한 Ni 도금은 300 ~ 800nm 사이의 표면 조도를 나타내었으며, 그 두께는 0.3 ~ 1.2 um까지 필요에 따라 조절 가능하다.In this case, various plating lamination patterns such as (a) to (f) may be implemented, and FIG. 12 illustrates a rough Ni plating process to give a separate surface roughness to the plating layer. Rough Ni plating exhibited a surface roughness of between 300 and 800 nm, and its thickness can be adjusted as needed from 0.3 to 1.2 um.
상술한 제1 내지 제3 실시예에서 제조되는 리드프레임은, 도 1b의 (j), 도 3의 (h), 도 6의 (l)의 구조를 참조하면, 금속기판(100)을 에칭, 패터닝을 통해 구현하되, 결과적으로는 하부에 절연부 홈을 갖는 리드부(102)를 구비한다.In the lead frames manufactured in the first to third embodiments described above, referring to the structures of FIGS. 1B, 3H, and 6L, the
특히, 이 경우 상기 리드부 하부면에 형성된 제2리드가 상기 제1리드(110a)d에 비해 상대적으로 상기 다이패드부(101)와 인접한 위치에 배치되는 구조를 구비하게 된다. 아울러 이 구조는 특히 상기 절연부 홈에 충진되어 상기 리드부와 다이패드부를 단락된 상태로 지지하는 절연부(130)를 포함하여 구성되며, 특히 본 발명에 따른 바람직한 실시예로서는 상기 리드부, 제1 및 제2리드, 다이패드부 중 어느 하나 이상에 표면조도처리가 구현되게 된다.In particular, in this case, the second lead formed on the lower surface of the lead part may have a structure in which it is disposed at a position adjacent to the
각 제조공정의 실시예에서 설명하였지만, 본 발명에 따른 리드프레임의 절연부 홈에 충진되는 에폭시를 구비하는 구조에서, 상기 절연부는, 상기 제2리드 또는 상기 다이패드부 하면의 다이패드 금속층의 가장자리부분을 오버랩하는 도 10에서 상술한 구조로 형성되며, 특히, 상기 다이패드부의 가장 두꺼운 부분의 두께가 상기 리드부의 두께 이하로 형성되는 금속층의 적어도 1 이상 적층되는 구조로 형성될 수 있다.Although described in the embodiments of each manufacturing process, in the structure having an epoxy filled in the insulating portion groove of the lead frame according to the present invention, the insulating portion, the edge of the die pad metal layer on the lower surface of the second lead or the die pad portion 10. The overlapping portion may be formed in the above-described structure, and in particular, the thickness of the thickest portion of the die pad portion may be formed in a structure in which at least one or more metal layers are formed to be less than or equal to the thickness of the lead portion.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
110: 금속기판
101: 다이패드부
102: 리드부
110a: 제1리드
110b: 제2리드
115: 다이패드 금속층
130: 절연부
140: 금속층110: metal substrate
101: die pad portion
102: lead portion
110a: first lead
110b: second lead
115: die pad metal layer
130: insulation
140: metal layer
Claims (6)
상기 리드부의 상면의 일부 상에 도금된 제1리드;
상기 리드부의 하면에 도금된 제2리드; 및
상기 절연부홈을 충진하는 절연부를 포함하며,
상기 제2리드가 상기 제1리드보다 상기 다이패드부에 가까운 거리에 배치되며,
상기 다이패드부의 상면과 상기 절연부의 상면 사이의 거리는 상기 제1리드가 형성되는 리드부의 상면과 상기 절연부의 상면 사이의 거리보다 작은, 리드프레임.
A metal substrate having an insulating portion groove on a bottom surface thereof, the die pad portion and a lead portion;
A first lead plated on a portion of an upper surface of the lead portion;
A second lead plated on a lower surface of the lead portion; And
Insulating part filling the insulating part groove,
The second lead is disposed at a distance closer to the die pad portion than the first lead,
And a distance between an upper surface of the die pad portion and an upper surface of the insulation portion is smaller than a distance between an upper surface of the lead portion on which the first lead is formed and an upper surface of the insulation portion.
상기 리드부, 상기 제1리드, 상기 제2리드 및 상기 다이패드부 중 어느 하나 이상에 표면조도처리가 구현되는, 리드프레임.
The method according to claim 1,
Surface roughness treatment is implemented on any one or more of the lead portion, the first lead, the second lead and the die pad portion.
상기 절연부는,
상기 제2리드 또는 상기 다이패드부 하면의 다이패드 금속층의 가장자리부분을 오버랩하는 구조로 형성되는, 리드프레임.
The method according to claim 1,
The insulation portion,
The lead frame is formed of a structure overlapping the edge portion of the die pad metal layer on the lower surface of the second lead or the die pad portion.
상기 다이패드부의 가장 두꺼운 부분의 두께가 상기 리드부의 두께 이하로 형성되는, 리드프레임.
The method according to claim 3,
And a thickness of the thickest portion of the die pad portion is less than or equal to the thickness of the lead portion.
상기 제1리드, 상기 제2리드 및 상기 다이패드금속층은,
Ni, Au, Pd, Ag 중 어느 하나로 이루어지거나, 둘 이상의 합금으로 형성되는 금속층의 적어도 1 이상 적층되는 구조로 형성되는, 리드프레임.The method of claim 4,
The first lead, the second lead and the die pad metal layer,
Lead frame formed of any one of Ni, Au, Pd, Ag, or a structure in which at least one or more layers of metal layers formed of two or more alloys are laminated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130058123A KR101319441B1 (en) | 2013-05-23 | 2013-05-23 | Leadframe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130058123A KR101319441B1 (en) | 2013-05-23 | 2013-05-23 | Leadframe |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110034484A Division KR20120116825A (en) | 2011-04-13 | 2011-04-13 | Leadframe and method of manufacturig same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130061704A KR20130061704A (en) | 2013-06-11 |
KR101319441B1 true KR101319441B1 (en) | 2013-10-17 |
Family
ID=48859694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130058123A KR101319441B1 (en) | 2013-05-23 | 2013-05-23 | Leadframe |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101319441B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101747226B1 (en) * | 2016-03-16 | 2017-06-27 | 해성디에스 주식회사 | Semiconductor package substrate and the method for manufacturing the same |
KR101865873B1 (en) | 2016-11-09 | 2018-06-11 | 해성디에스 주식회사 | method for manufacturing semiconductor package substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157846A (en) | 2005-12-01 | 2007-06-21 | Mitsui High Tec Inc | Method of manufacturing semiconductor device |
KR20100127924A (en) * | 2009-05-27 | 2010-12-07 | 엘지이노텍 주식회사 | Method of manufacturig semiconductor chip package |
KR20110036402A (en) * | 2009-10-01 | 2011-04-07 | 삼성테크윈 주식회사 | Lead frame and method of manufacturing lead frame |
-
2013
- 2013-05-23 KR KR1020130058123A patent/KR101319441B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157846A (en) | 2005-12-01 | 2007-06-21 | Mitsui High Tec Inc | Method of manufacturing semiconductor device |
KR20100127924A (en) * | 2009-05-27 | 2010-12-07 | 엘지이노텍 주식회사 | Method of manufacturig semiconductor chip package |
KR20110036402A (en) * | 2009-10-01 | 2011-04-07 | 삼성테크윈 주식회사 | Lead frame and method of manufacturing lead frame |
Also Published As
Publication number | Publication date |
---|---|
KR20130061704A (en) | 2013-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002843B2 (en) | Semiconductor substrate structure, semiconductor package and method of manufacturing the same | |
KR100499003B1 (en) | A package substrate for electrolytic leadless plating, and its manufacturing method | |
US8389334B2 (en) | Foil-based method for packaging intergrated circuits | |
KR102497595B1 (en) | Package substrate, methods for fabricating the same and package device including the package substrate | |
TWI413210B (en) | An electronic device package and method of manufacture | |
JP6510897B2 (en) | Wiring board, method of manufacturing the same and electronic component device | |
TW201347627A (en) | Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby | |
KR101383002B1 (en) | Semiconductor package substrate, Package system using the same and method for manufacturing thereof | |
TWI671864B (en) | Semiconductor package substrate and method of manufacturing the same | |
KR101382843B1 (en) | Semiconductor package substrate, Package system using the same and method for manufacturing thereof | |
KR101319441B1 (en) | Leadframe | |
KR101186879B1 (en) | Leadframe and method of manufacturig same | |
US7964106B2 (en) | Method for fabricating a packaging substrate | |
JP6689691B2 (en) | Wiring board and manufacturing method thereof | |
JP2016100352A (en) | Printed wiring board and manufacturing method of the same | |
US11923282B2 (en) | Wiring substrate | |
KR100925669B1 (en) | Method of fabricating a solder on pad for coreless package substrate technology | |
KR20120116825A (en) | Leadframe and method of manufacturig same | |
KR101128999B1 (en) | Manufacturing method for chip package and chip package produced by the method | |
KR20120113029A (en) | Leadframe and method of manufacturig same | |
CN210073768U (en) | Precise metal support structure | |
CN110718622B (en) | Light emitting diode device and manufacturing method thereof | |
KR100355798B1 (en) | Printed circuit board for semiconductor package and its manufacturing method | |
JP3667846B2 (en) | Method for manufacturing hybrid integrated circuit device | |
KR100917124B1 (en) | Method of fabricating an ultra thin package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 7 |