KR101310092B1 - 응답 특성을 향상시키는 벅 변환기 - Google Patents

응답 특성을 향상시키는 벅 변환기 Download PDF

Info

Publication number
KR101310092B1
KR101310092B1 KR1020120115412A KR20120115412A KR101310092B1 KR 101310092 B1 KR101310092 B1 KR 101310092B1 KR 1020120115412 A KR1020120115412 A KR 1020120115412A KR 20120115412 A KR20120115412 A KR 20120115412A KR 101310092 B1 KR101310092 B1 KR 101310092B1
Authority
KR
South Korea
Prior art keywords
voltage
clock
output voltage
frequency
buck converter
Prior art date
Application number
KR1020120115412A
Other languages
English (en)
Inventor
노정진
이희영
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020120115412A priority Critical patent/KR101310092B1/ko
Application granted granted Critical
Publication of KR101310092B1 publication Critical patent/KR101310092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

응답 특성을 향상시키는 벅 변환기가 개시된다. 본 발명의 일례에 따라 입력 전압을 감압시켜 출력하는 벅 변환기는, 스위칭 주파수를 증가시켜 클럭 신호를 입력 신호로서 인가하는 클럭 제어부 및 변환기 이득이 0이 되는 지점을 나타내는 크로스오버 주파수를 증가시키는 보상부를 포함하되, 클럭 제어부는 증가된 스위칭 주파수에 기초한 클럭 신호를 이용하여 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시킬 수 있다.

Description

응답 특성을 향상시키는 벅 변환기{Buck converter enhancing response characteristic}
본 발명은 입력 전압을 감압시켜 출력하는 DC-DC 변환기인 벅 변환기에 관한 것으로, 특히 응답 특성을 향상시킴과 동시에 노이즈 감쇠 성능 또한 더불어 향상시키는 벅 변환기에 관한 것이다.
전압 조정은 예컨대 디지털 IC, 반도체 메모리, 디스플레이 모듈, 하드 디스크 드라이브, RF 회로, 마이크로 프로세서, 디지털 신호처리기 및 아날로그 IC와 같은 다양한 마이크로 소자에서, 특히 셀룰러 폰, 노트북 컴퓨터 및 소비자 제품과 같은 배터리를 사용하는 응용에서 공급 전압의 변동(variations)을 방지하는데 흔히 요구된다.
제품의 배터리 또는 DC 입력 전압은 종종 더 높은 DC 전압으로 승압되거나, 더 낮은 DC 전압으로 감압되어야 하기 때문에, 이러한 조정기(regulator)는 DC-DC 변환기라고 한다. 흔히 부스트 변환기(boost converter)라고 하는 승압 변환기는 배터리 전압이 부하에 전력을 공급하는데 필요한 전압보다 낮은 경우에 필요하다. 승압 변환기는 유도성 스위칭 조정기나 용량성 전하 펌프를 포함할 수도 있다. 이에 반해, 흔히 벅 변환기(buck converter)라고 하는 감압 변환기는 배터리 전압이 원하는 부하 전압보다 높을 때 사용된다. 감압 변환기(step-down converter)는 유도성 스위칭 조정기, 용량성 전하 펌프, 및 선형 조정기를 포함할 수도 있다.
이상의 벅 변환기에 있어서 응답 특성을 향상시키는 위한 다양한 시도들이 연구되고 있다. 이하에서 인용되는 비특허문헌은 벅 변환기의 일반적인 구조를 소개하고 있다.
R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, 2nd ed. Norwell, MA: Kluwer, 2001.
본 발명이 해결하고자 하는 기술적 과제는 입력 전압을 감압시키는 벅 변환기에 있어서 응답 특성을 향상시키고자 하는 기술적 요구에 부응하고, 이러한 기술적 요구를 만족시키기 위해 크로스오버 주파수만을 제어할 경우 스위칭 노이즈의 감쇠 효과가 저감됨으로써 상대적으로 노이즈의 영향에 취약해지는 문제점을 해결하며, 증가된 주파수로부터 원래의 스위칭 주파수로 돌아가는 경우에 발생하는 출력 전압의 급격한 변화를 방지하고자 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 입력 전압을 감압시켜 출력하는 벅(buck) 변환기는, 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭(clock) 신호를 입력 신호로서 인가하는 클럭 제어부; 및 변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시키는 보상부;를 포함하되, 상기 클럭 제어부는 상기 스위칭 주파수를 증가시키는 제어 신호에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시킨다.
일 실시예에 따른 상기 벅 변환기에서, 상기 클럭 제어부는, 부하 전류의 변화에 따라 출력 전압이 기준 전압 범위를 벗어나는 경우, 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성한다.
일 실시예에 따른 상기 벅 변환기에서, 상기 클럭 제어부는, 상기 스위칭 주파수를 증가시키는 시점으로부터 소정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시킬 수 있다.
일 실시예에 따른 상기 벅 변환기에서, 상기 보상부는, 출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차(error) 전압을 생성하고, 상기 제어 신호에 기초하여 크로스오버 주파수를 증가시킬 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 입력 전압을 감압시켜 출력하는 벅 변환기는, 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭 신호를 입력 신호로서 인가하는 클럭 제어부; 상기 클럭 신호와 리셋(reset) 신호를 입력받아 PWM(pulse width modulation)을 생성하는 래치; 상기 PWM을 입력받아 2개의 파워트랜지스터를 각각 동작시키는 제 1 전압 및 제 2 전압을 생성하는 데드타임 버퍼; 상기 파워트랜지스터의 일단에 연결되어 충전과 방전을 수행하는 인덕터를 구비함으로써 출력 전압을 생성하는 필터부; 상기 제어 신호를 입력받아 변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시키는 보상부; 및 상기 필터부로부터 감지된 감지 전압과 램프(RAMP) 발생기로부터 발생한 램프 전압의 합(SUM)을 입력받고, 상기 보상부의 오차 전압을 입력받아 양자를 비교함으로써, 리셋 신호를 생성하여 상기 래치에 공급하는 비교기;를 포함하되, 상기 클럭 제어부는 상기 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시킨다.
다른 실시예에 따른 상기 벅 변환기에서, 상기 클럭 제어부는, 상기 출력 전압과 기준 전압 범위의 상한인 제 1 기준 전압을 입력받는 제 1 비교기; 상기 출력 전압과 기준 전압 범위의 하한인 제 2 기준 전압을 입력받는 제 2 비교기; 및 상기 제 1 비교기 및 제 2 비교기의 출력을 OR 연산한 결과에 기초하여 클럭 신호를 생성하는 클럭 발생기;를 포함할 수 있다.
다른 실시예에 따른 상기 벅 변환기에서, 상기 클럭 제어부는, 상기 스위칭 주파수를 증가시키는 시점으로부터 소정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시키는 카운터(counter);를 더 포함할 수 있다.
다른 실시예에 따른 상기 벅 변환기에서, 상기 보상부는, 출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차 전압을 생성하는 오차 증폭기(error amplifier);를 포함하고, 적어도 하나 이상의 저항 및 커패시터를 구비함으로써 상기 제어 신호에 기초하여 크로스오버 주파수를 증가시킬 수 있다.
본 발명의 실시예들은 보상 회로를 이용하여 벅 변환기의 크로스오버 주파수를 증가시킴으로써 출력 전압의 응답 특성을 향상시키고, 더불어 스위칭 주파수를 증가시킴으로써 스위칭 노이즈의 감쇠 효과를 향상시킬 수 있으며, 버퍼와 램프 발생기를 이용하여 증가된 주파수로부터 원래의 스위칭 주파수로 돌아가는 경우 출력전압 변화를 최소화할 수 있다.
도 1은 벅 변환기의 기본적인 구조를 도시한 블록도이다.
도 2는 폐쇄 루프(closed loop) 구조의 벅 변환기의 보상 방식을 설명하기 위한 도면이다.
도 3은 도 2의 폐쇄 루프 구조의 벅 변환기에서 출력 전압의 응답 특성을 향상시키기 위한 방법을 설명하기 위한 도면이다.
도 4는 도 3의 응답 특성 향상 방법에 의해 발생하는 노이즈 감쇠 효과 저하의 문제점을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들이 채택하고 있는 벅 변환기에서 응답 특성과 노이즈 감쇠 효과를 동시에 향상시키기 위한 구조를 도시한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 벅 변환기에서 클럭 제어부를 보다 구체적으로 도시한 회로도이다.
도 7은 도 6의 클럭 제어부에서 나타나는 부하 전류에 따른 출력 전압과 클럭의 변화를 예시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 벅 변환기에서 보상부를 보다 구체적으로 도시한 회로도이다.
도 9는 도 8의 보상부가 제안하는 버퍼가 없는 경우의 부하 전류에 따른 출력 전압의 변화를 예시한 도면이다.
도 10은 스위칭 주파수에 따른 도 8의 보상부의 동작을 구분하여 도시한 회로도이다.
도 11은 벅 변환기에서 램프 전압의 기울기가 일정할 경우 클럭의 변화에 따른 PWM의 듀티(duty) 변화를 예시한 도면이다.
도 12는 본 발명의 일 실시예에 따른 벅 변환기에서 램프 발생기를 보다 구체적으로 도시한 회로도이다.
도 13은 부하 전류에 따른 도 12의 램프 발생기의 동작을 구분하여 도시한 회로도이다.
도 14는 본 발명의 일 실시예에 따른 벅 변환기를 이용하여 부하 전류에 따른 출력 전압과 클럭, 램프 전압에 대한 시뮬레이션 파형을 예시한 도면이다.
도 15는 부하 전류에 대한 출력 전압 시뮬레이션 파형을 통상의 벅 변환기와 본 발명의 실시예들이 제안하는 벅 변환기를 비교하여 도시한 도면이다.
본 발명의 실시예들을 설명하기에 앞서 본 발명의 실시예들이 구현되는 환경, 즉 입력 전압을 감압시켜 출력하는 DC-DC 변환기인 벅 변환기에 대해 도 1 및 도 2를 통해 간략히 소개하고, 실시예들이 구현되는 환경에서 발생할 수 있는 구조적인 문제점을 도 3 및 도 4를 통해 제시하고자 한다.
도 1은 벅 변환기의 기본적인 구조를 도시한 블록도로서, 도 1의 벅 변환기는, SR 래치(110), 데드타임 버퍼(120), 파워 트랜지스터(PMOS, NMOS), 인덕터와 커패시터를 구비하는 필터(130), 오차 증폭기(error amplifier)(140)와 저항 RC, 커패시터 CC1 및 CC2로 구성된 보상 회로, 전류 감지 회로(150), 램프(RAMP) 발생기(160), 비교기(170)를 포함한다.
필터(130)에서 ESR은 필터 커패시터의 기생 저항 성분이다. 출력 전압(VOUT)과 두 개의 피드백 저항(R1, R2)에 의해 정의되는 피드백 전압(FB)과 기준전압(VREF)이 오차 증폭기(140)에 입력되고, 출력으로 오차 전압(COMP)이 생성된다. 램프 발생기(160)에 의한 램프 전압(RAMP)과 SW 노드 감지를 통한 전류 감지 회로(150)의 감지 전압(SENSE)으로 이루어진 전압의 합(SUM)이 비교기(170)를 통하여 오차 전압(COMP)과 비교가 되어 리셋(RESET) 신호를 생성한다. 그러면, 클럭 신호(CLOCK)와 리셋 신호가 SR 래치(110)에 입력되고, 출력으로 PWM(pulse width modulation)이 생성된다. 데드타임 버퍼(120)는 파워 트랜지스터의 슛-스루(shoot-through) 전류를 방지하기 위해서 이용되고, 최종적으로 PMOS와 NMOS 파워 트랜지스터를 동작시키는 PD, ND 전압이 생성된다. 벅 변환기의 제어 루프(control loop)는 음의 피드백(negative feedback)에 의해서 동작을 하고 있으며, 안정성을 보장하기 위한 보상회로가 필요하다.
도 2는 type II 보상에 의한 폐쇄 루프(closed loop) 구조의 벅 변환기의 보상 방식을 설명하기 위한 도면이다.
일반적으로 전류 모드 벅 변환기는 type II 보상을 이용하여 피드백 루프의 안정성을 보장한다. fLC는 필터의 인덕터와 커패시터에 의한 더블 폴(double pole)을 나타내고, fP와 fZ는 보상 회로의 저항(RC)과 커패시터(CC1, CC2)에 의한 폴(pole)(fP)과 제로(zero)(fZ)를 나타내며, fESR은 필터의 커패시터와 기생 저항성분인 ESR에 의한 제로, fC는 크로스오버 주파수이다. 폐쇄 루프 시스템은 필터에 의한 필터 이득, 오차 증폭기와 보상 회로의 저항(RC)과 커패시터(CC1, CC2)에 의한 보상 이득, 두 이득에 의한 변환기 이득으로 구성되어 있다. 필터 이득은 fLC에 의해서 -40dB/dec의 기울기로 감소하다가, 그 후 fESR에 의해서 -20dB/dec 기울기로 감소한다. 보상 이득은 원점에서 -20dB/dec의 기울기로 감소하다가, fZ에 의해서 일정한 이득을 가지게 되고, fP에 의해서 다시 -20dB/dec의 기울기로 감소한다. 변환기 이득은 원점에서 -20dB/dec의 기울기로 감소하다가, fZ에 의하여 일정한 이득을 가지고, fLC에 의해서 -40dB/dec의 기울기를 가지게 되며, fESR에 의해서 다시 -20dB/dec의 기울기로 fC를 지나게 된다. 그 후 fP에 의해서 -40dB/dec의 기울기를 가지게 된다.
도 3은 도 2의 폐쇄 루프 구조의 벅 변환기에서 출력 전압의 응답 특성을 향상시키기 위한 방법을 설명하기 위한 도면이다.
폐쇄 루프 시스템에서 벅 변환기의 응답특성에 관계되는 것은 크로스오버 주파수이다. fP1, fP2, fZ는 오차 증폭기의 출력 임피던스와 보상 회로의 저항(RC), 커패시터(CC1, CC2)에 의한 폴(fP1, fP2)과 제로(fZ)이다. 여기서, fP1과 fZ를 조절하여 크로스오버 주파수를 fC1에서 fC2로 높임으로써, 출력 전압의 응답 특성을 향상시키는 것이 가능하다. 즉, 크로스오버 주파수가 fC1에서 fC2로 변화하게 된다.
도 4는 도 3의 응답 특성 향상 방법에 의해 발생하는 노이즈 감쇠 효과 저하의 문제점을 설명하기 위한 도면이다.
앞서 도 3을 통해 설명한 방법(크로스오버 주파수의 변화)을 수행할 경우 출력 전압의 응답 특성은 향상될 수 있으나, 도 4에서 보듯이 크로스오버 주파수만을 증가시킨다면(fC1 → fC2) 노이즈의 감쇠 폭이 감쇠 1에서 감쇠 2로 변화함으로써 노이즈의 영향을 보다 많이 받게 된다. 즉, 노이즈 감쇠 효과가 저하되게 된다.
이상에서 설명한 바와 같이, 통상의 벅 변환기에서 부하 전류의 변화에 따른 출력 전압의 응답 특성을 향상시키기 위하여 크로스오버 주파수만을 변화시킬 경우 스위칭 주파수에 의한 노이즈의 감쇠 효과가 저감되는 부작용이 나타나게 된다.
이하에서 제시될 본 발명의 실시예들은 상기된 문제점들을 해결하기 위해 안출된 것으로써, 본 발명의 실시예들은 벅 변환기에 있어서 출력 전압의 응답 특성을 향상시키기 위해 크로스오버 주파수를 증가시키는 경우, 노이즈 감쇠 효과가 저하되는 문제점을 해결하기 위해 스위칭 주파수도 함께 증가시킴으로써 노이즈에 의한 감쇠 효과를 향상시킬 수 있는 기술적 수단을 제안하고자 한다. 특히, 본 발명의 실시예들은 벅 변환기의 부하 전류가 변화하는 경우 크로스오버 주파수를 높여 응답 특성을 향상시키고 동시에 스위칭 주파수를 높이면서 노이즈 감쇠 효과를 향상시키며, 그 후 일정 시간이 경과한 후 원래의 스위칭 주파수로 돌아와 다시 동작한다. 즉, 제안된 벅 변환기는 부하 전류가 증가하거나 감소할 경우, 크로스오버 주파수를 높이면서 동시에 스위칭 주파수를 높이고 일정 시간이 지난 후 스위칭 주파수를 감소시켜 본래의 스위칭 주파수에서 동작하게 된다.
또한, 본 발명의 실시예들을 통해 제안되는 벅 변환기는 버퍼(buffer)와 램프(RAMP) 발생기를 이용하여 높은 스위칭 주파수에서 원래의 스위칭 주파수로 바뀌는 순간의 출력 전압의 급격한 변화를 최소화하는 기술적 수단을 추가적으로 구비할 수 있다.
이하에서는 도면을 참조하여 본 발명의 실시예들을 보다 구체적으로 설명한다.
도 5는 본 발명의 실시예들이 채택하고 있는 벅 변환기(500)에서 응답 특성과 노이즈 감쇠 효과를 동시에 향상시키기 위한 구조를 도시한 블록도로서, 입력 전압을 감압시켜 출력하는 통상의 벅 변환기의 구체적인 구조에 대해서는 그 설명을 생략하였다. 도 5에서는 ① 출력 전압의 응답 특성 향상과 ② 노이즈 감쇠 효과의 향상의 관점에서 차별화되는 구성을 중심으로 그 동작을 설명하도록 한다.
클럭 제어부(10)는 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭(clock) 신호를 입력 신호로서 인가한다. 또한, 상기 클럭 제어부(10)는, 부하 전류의 변화에 따라 출력 전압이 기준 전압 범위를 벗어나는 경우, 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하게 된다.
한편, 이러한 클럭 제어부(10)는, 상기 스위칭 주파수를 증가시키는 시점으로부터 일정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시키는 것이 바람직하다. 즉, 일단 스위칭 주파수가 증가된 경우, 계속하여 높은 주파수가 유지되는 것이 아니라, 일정한 시간이 경과된 후에 주파수를 감소시킴으로써 원래의 클럭 신호로 돌아오게 된다. 이때, 일정한 시간이란 부하 전류의 변화 시점과 출력 전압의 변화 정도를 고려하여 결정될 수 있으며, 이러한 일정한 시간의 결정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 실험적인 방법을 통해 유연하게 선택될 수 있다.
이제, 이렇게 인가된 입력 신호는 일련의 처리 과정을 통해 필터(20)를 통해 충전 또는 방전될 수 있다. 특히, 필터(20)는 인덕터를 구비함으로써 상기 입력 신호를 스위칭하는 트랜지스터(미도시)로부터 입력되는 에너지를 저장하고, 부하로 방전하는 과정을 반복함으로써 출력 전압을 생성할 수 있다.
보상부(30)는 변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시키는 역할을 수행한다.
여기서, 상기 클럭 제어부(10)는 상기 증가된 스위칭 주파수에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시키게 된다. 일한 클럭 제어부(10) 및 보상부(30)를 통해 벅 변환기(500)는 출력 전압의 응답 특성과 노이즈 감쇠 효과를 동시에 향상시킬 수 있다.
또한, 상기 보상부(30)는, 출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차(error) 전압을 생성하고, 클럭 제어부(10)의 상기 제어 신호에 기초하여 크로스오버 주파수를 증가시킬 수 있다. 특히, 상기 보상부(30)는, 크로스오버 주파수의 변화에 따른 스위칭 과정에서 출력 전압이 크게 저하되는 언더슈트(undershoot) 현상의 변화 폭을 감소시키는 것이 바람직하다.
더불어, 도 5의 벅 변환기(500)는 램프(RAMP) 전압을 생성하는 램프 발생기(미도시)를 포함할 수 있으며, 이러한 램프 발생기는, 스위칭 주파수의 변화에 따른 램프(RAMP) 전압의 기울기를 조절함으로써 상기 오차 전압의 변화 폭과 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키는 것이 바람직하다.
이상의 구성에서 언더슈트 현상의 변화 폭을 감소시키는 두 가지 구성인 보상부(30)와 램프 발생기(미도시)는 적어도 어느 하나가 선택적으로 구비되거나 변형되어 활용될 수도 있으나, 그 충분한 효과를 달성하기 위해 양자가 모두 동시에 채택되는 것이 바람직하다.
이하에서는, 도 5를 통해 소개한 벅 변환기(500)의 기능 중심의 구성으로부터 실제 구현을 고려하여 안출된 구체적인 회로 구성을 제시하도록 한다. 입력 전압을 감압시켜 출력하는 벅 변환기는 다음과 같은 구성을 포함한다.
클럭 제어부는 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭 신호를 입력 신호로서 인가한다. 래치는 클럭 제어부로부터 인가된 상기 클럭 신호와 리셋(reset) 신호를 입력받아 PWM(pulse width modulation)을 생성하고, 데드타임 버퍼는 상기 PWM을 입력받아 2개의 파워트랜지스터를 각각 동작시키는 제 1 전압 및 제 2 전압을 생성한다. 이때, 파워 트랜지스터는 각각 PMOS 트랜지스터와 NMOS 트랜지스터가 될 수 있으며, 각각의 파워 트랜지스터를 동작시키는 전압을 편의상 PD 전압 및 ND 전압이라고 명명하자.
다음으로, 필터부는 상기 파워트랜지스터의 일단에 연결되어 충전과 방전을 수행하는 인덕터를 구비함으로써 출력 전압을 생성한다. 또한, 보상부는 음의 피드백 루프(negative feedback loop)를 통해 상기 출력 전압을 입력받아 변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시킨다. 이제, 비교기는 상기 필터부로부터 감지된 감지 전압과 램프(RAMP) 발생기로부터 발생한 램프 전압의 합(SUM)을 입력받고, 상기 보상부의 오차 전압을 입력받아 양자를 비교함으로써, 리셋 신호를 생성하여 상기 래치에 공급한다.
이상의 구성을 통해, 클럭 제어부는 상기 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시키게 된다.
이하에서, 각 구성을 보다 구체적으로 설명한다.
도 6은 본 발명의 일 실시예에 따른 벅 변환기에서 클럭 제어부(10)를 보다 구체적으로 도시한 회로도로서, 두 개의 비교기(11, 12), OR 논리 회로(13), SR 래치(15), 클럭 발생기(17) 및 카운터(counter)(19)를 포함한다. 도 6에서 VREF1은 제 1 기준 전압을 나타내고, VREF2는 제 2 기준 전압을 나타내며, VOUT은 출력전압을 나타내고, CLOCKREF는 카운터 동작을 위한 기준 클럭을 나타낸다.
즉, 제 1 비교기(11)는 상기 출력 전압과 기준 전압 범위의 상한인 제 1 기준 전압을 입력받아 비교하고, 제 2 비교기(12)는 상기 출력 전압과 기준 전압 범위의 하한인 제 2 기준 전압을 입력받아 비교하며, 클럭 발생기(17)는 상기 제 1 비교기(11) 및 제 2 비교기(12)의 출력을 OR 논리 회로(13)를 통해 OR 연산한 결과에 기초하여 클럭 신호를 생성한다.
상기 클럭 제어부(10)에서, 만약 부하 전류의 변화에 따라 상기 출력 전압이 상기 제 1 기준 전압보다 낮아진 경우, 상기 클럭 발생기(17)를 통해 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하게 된다. 또한, 상기 클럭 제어부(10)에서, 만약 부하 전류의 변화에 따라 상기 출력 전압이 상기 제 2 기준 전압보다 높아진 경우, 상기 클럭 발생기(17)를 통해 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하게 된다.
한편, 상기 클럭 제어부(10)는, 상기 스위칭 주파수를 증가시키는 시점으로부터 일정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시키는 카운터(counter)(19)를 더 포함하는 것이 바람직하다. 상기 카운터(19)는, 상기 스위칭 주파수의 증가 시점으로부터 계수를 시작하고, 미리 설정된 기준 시간이 경과한 후 클리어(clear) 신호를 SR 래치(15)에 출력함으로써 상기 클럭 발생기(17)로 하여금 원래의 스위칭 주파수에서 동작하도록 제어하게 된다.
도 7은 도 6의 클럭 제어부에서 나타나는 부하 전류에 따른 출력 전압과 클럭의 변화를 예시한 도면으로서, 특히 주파수를 증가시킨 구간(710, 720)이 두드러지게 표시되어 있다.
도 6 및 도 7을 통해 확인할 수 있듯이, 부하 전류(ILOAD)가 IL에서 IH로 증가할 때, 출력 전압은 제 1 기준 전압과 제 1 비교기에 의하여 비교되고, 만약 출력 전압이 제 1 기준 전압보다 낮아지면 클럭 제어부(10)의 제어 신호(CLK_CON)가 하이(high)가 된다. 이 신호는 클럭 발생기(17)에 전달되고, 클럭 발생기(17)에서는 상대적으로 높은 주파수의 클럭을 발생시키며 동시에 카운터(19)를 동작시킨다. 그런 다음 일정 시간이 지나면 카운터(19)는 클리어(CLEAR) 신호를 발생시키고, 제어 신호(CLK_CON)는 로우(low)가 되어 클럭 발생기(17)를 통해 이전 주파수의 클럭 신호를 발생시키게 된다.
반면, 부하 전류가 IH에서 IL로 감소할 경우, 출력 전압은 제 2 기준 전압과 제 2 비교기에 의해서 비교가 되고, 제 2 기준 전압보다 높아지면 제어 신호(CLK_CON)가 하이(high)가 되면서 클럭 발생기(17)에서 높은 주파수의 클럭을 발생시키고 동시에 카운터(19)를 동작시킨다. 일정 시간이 지나면 카운터(19)는 클리어 신호를 발생시키고 제어 신호(CLK_CON)는 로우(low)가 되어 클럭 발생기(17)는 이전 주파수의 클럭을 발생시키게 된다.
도 8은 본 발명의 일 실시예에 따른 벅 변환기에서 보상부(30)를 보다 구체적으로 도시한 회로도로서, 상기 보상부(30)는 출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차 전압을 생성하는 오차 증폭기(error amplifier)(31)를 포함할 수 있다. 또한, 적어도 하나 이상의 저항 및 커패시터를 구비함으로써 앞서 설명한 바 있는 클럭 제어부의 제어 신호에 기초하여 크로스오버 주파수를 증가시키게 된다.
보다 구체적으로, 상기 보상부(30)는, 일단이 상기 오차 증폭기의 출력단에 연결된 저항을 제어하는 제 1 스위치부(33), 상기 저항의 타단에 연결되어 크로스오버 주파수의 변화에 따른 스위칭 과정에서 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키는 버퍼를 구비하고, 상기 버퍼를 제어하는 제 2 스위치부(35) 및 상기 저항의 타단에 연결된 커패시터를 제어하는 제 3 스위치부(37)를 포함할 수 있다.
여기서, 상기 제 1 스위치부(33)와 상기 제 3 스위치부(37)는 상기 클럭 제어부(미도시)로부터 발생하는 제 1 제어 신호(CLK_CON)에 의해 동시에 온(on)-오프(off)되며, 상기 제 2 스위치부(35)는 상기 클럭 제어부로부터 발생하는 제 2 제어 신호(제 1 제어 신호와 위상이 반대일 수 있다.)에 의해 상기 제 1 스위치부(33) 및 상기 제 3 스위치부(37)와는 반대로 온-오프되는 것이 바람직하다.
도 8에서, VOUT은 출력 전압을 나타내고, FB 전압은 출력 전압과 R1, R2에 의해서 정의되는 피드백 전압을 나타내며, VREF3은 제 3 기준 전압을 나타내고, COMP 전압은 오차 증폭기(31)의 출력인 오차 전압을 나타낸다. 크로스오버 주파수를 조절하기 위하여 R4 저항, C1 커패시터, S1, S3 스위치가 추가되었다. 정상 상태에서는 S1과 S3 스위치가 온(on) 상태이며, R3 저항과 C1, C2 커패시터에 의해서 크로스오버 주파수가 결정된다. 부하전류 증가 시 클럭 제어부(30)에서 발생하는 제어 신호(CLK_CON)에 의해서 S1, S3 스위치가 오프(off)되고, 크로스오버 주파수는 R3, R4 및 C2에 의해서 결정된다. 그런 다음, 카운터(미도시)에 의해서 일정 시간이 지난 후 본래의 크로스오버 주파수로 돌아올 때 S1과 S3 스위치가 다시 온(on)이 된다.
도 9는 도 8의 보상부가 제안하는 버퍼가 없는 경우의 부하 전류에 따른 출력 전압의 변화를 예시한 도면이다.
도 9에서 확인할 수 있들이 P3 노드의 전압이 P2 노드의 전압보다 작아 S3 스위치가 온(on)이 된 경우, P2 노드의 전압이 순간적으로 감소하고, S1 스위치가 온이 되므로 P1 노드와 P2 노드가 연결되면서 P1 노드의 전압도 감소하게 되며, 이에 따라서 오차 전압(COMP)도 감소하게 된다. 이로 인하여 듀티(duty)가 작아지게 되고, 출력단에 충분한 전류를 공급하지 못하여 출력 전압의 언더슈트(undershoot) 현상이 발생하게 된다. 또한, 언더슈트 현상이 발생하게 되면, 출력 전압이 제 1 기준 전압보다 낮아지게 되면서 카운터가 다시 동작하게 되고, 일정 시간이 지난 후 카운터가 동작을 멈출 때 부하 전류가 변하지 않음에도 불구하고 언더슈트 현상이 반복적으로 발생하게 된다. 이러한 언더슈트 현상을 최소화하기 위하여 이하에서 제안되는 본 발명의 실시예에서는 S2 스위치와 버퍼(buffer)가 추가되었다.
도 10은 스위칭 주파수에 따른 도 8의 보상부의 동작을 구분하여 도시한 회로도이다.
도 10의 (A)에서 보듯이 낮은 스위칭 주파수(원래의 스위칭 주파수를 의미한다.)에서는 S2 스위치가 오프되어 있고, 도 10의 (B)에서 보듯이 높은 스위칭 주파수(증가된 스위칭 주파수를 의미한다.)에서는 S2 스위치가 온이 되면서 버퍼에 의해서 P2 노드와 P3 노드의 전압을 일치시킴으로써 S3 스위치의 온/오프 순간에도 COMP 전압의 변화를 감소시킬 수 있다.
요약하건대, 본 발명의 일 실시예에 따른 벅 변환기의 보상부는, 원래의 스위칭 주파수에서 상기 제 1 스위치부와 상기 제 3 스위치부를 온(on)시키고, 동시에 상기 제 2 스위치부를 오프(off)시키는 것이 바람직하다. 반면, 상기 보상부는, 상기 증가된 스위칭 주파수에서 상기 제 1 스위치부와 상기 제 3 스위치부를 오프(off)시키고, 동시에 상기 제 2 스위치부를 온(on)시킴으로써 상기 버퍼에 의해 상기 오차 전압의 감소를 방지하는 것이 바람직하다.
도 11은 벅 변환기에서 램프 전압의 기울기가 일정할 경우 클럭의 변화에 따른 PWM의 듀티(duty) 변화를 예시한 도면이다.
도 11에서 확인할 수 있듯이 스위칭 주파수가 감소할 때 PWM의 듀티가 감소하게 되고, 이에 따라 출력단에 공급하는 인덕터 전류가 감소하면서 출력 전압의 언더슈트 현상이 발생하며, 그에 따라 듀티를 증가시키기 위하여 COMP 전압은 증가하게 된다.
출력 전압의 언더슈트 현상을 최소화하기 위하여 도 12의 램프 발생기(50)가 제안된다.
도 12의 커패시터에서 전압-전류의 관계는 다음의 수학식 1과 같다.
Figure 112012084427271-pat00001
여기서, I는 전류, C는 커패시턴스, t는 시간, 그리고 V는 전압을 나타낸다. 수학식 1에서 확인할 수 있듯이, 전류가 일정할 때 커패시턴스의 변화에 의해서 단위 시간당 전압의 변화량이 변하게 된다. 램프 발생기(50)는 도 1을 통해 소개한 종래의 벅 변환기 구조에서 C3 커패시터와 S4 스위치를 추가하여 스위칭 주파수에 따른 램프 전압의 기울기를 조절할 수 있다.
도 12는 본 발명의 일 실시예에 따른 벅 변환기에서 램프 발생기(50)를 보다 구체적으로 도시한 회로도로서, 상기 램프 발생기(50)는, 병렬적으로 연결된 2개의 커패시터 및 상기 커패시터 중 하나의 커패시터를 제어하는 스위치를 포함할 수 있다.
도 12에서 상기 스위치는 클럭 제어부로터 발생하는 제어 신호(CLK_CON)에 의해 온-오프되어 스위칭 주파수의 변화에 따른 램프 전압의 기울기를 조절함으로써 상기 오차 전압의 변화 폭과 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키게 된다.
도 13은 부하 전류에 따른 도 12의 램프 발생기의 동작을 구분하여 도시한 회로도로서, 각각 낮은 주파수 및 높은 주파수에서의 스위치의 동작을 보여주고 있다.
도 13의 (A)에서, 램프 발생기는 원래의 스위칭 주파수(낮은 주파수에 해당한다.)에서 상기 S4 스위치를 온(on)시킴으로써 상기 2개의 커패시터의 합(C3 + C4)으로 커패시턴스를 결정하게 된다.
반면, 도 13의 (B)에서, 램프 발생기는, 상기 증가된 스위칭 주파수(높은 주파수에 해당한다.)에서 상기 스위치를 오프(off)시킴으로써 상기 스위치가 연결되지 않은 커패시터만으로 커패시턴스를 결정하여 램프 전압의 기울기를 증가시키게 된다. 보다 구체적으로, 스위칭 주파수가 높아지면, S4 스위치가 오프가 되어 커패시턴스가 C4로 감소하면서 램프 전압의 기울기가 증가하고, 이 때의 COMP 전압 레벨이 램프 전압의 기울기가 증가하지 않았을 때의 COMP 전압 레벨보다 증가한다. 그리하여 스위칭 주파수가 낮아지더라도 COMP 전압의 변화가 작아지게 되고, 출력 전압의 언더슈트 현상을 최소화하게 된다. 클럭이 하이(high)가 될 때 커패시터의 방전 시간을 줄이기 위하여 S5 스위치를 추가하였다.
도 14는 본 발명의 일 실시예에 따른 벅 변환기를 이용하여 부하 전류에 따른 출력 전압과 클럭, 램프 전압에 대한 시뮬레이션 파형을 예시한 도면으로서, 제안된 벅 변환기의 HSPICE 시뮬레이션 결과를 나타낸다.
도 14에서 ①의 구간은 카운터가 동작하여 스위칭 주파수가 증가하는 구간이고, ②의 구간은 일정 시간이 지난 후 본래의 스위칭 주파수로 돌아올 때 출력 전압(VOUT)의 변화 구간이다. 도 14를 통해 확인할 수 있듯이, 부하 전류(ILOAD)가 증가하거나 감소할 때, 클럭의 주파수가 증가하게 되고 램프의 기울기도 같이 증가시킴으로써 일정 시간이 지난 후의 출력 전압 변화를 최소화하게 된다.
도 15는 부하 전류(ILOAD)에 대한 출력 전압(VOUT) 시뮬레이션 파형을 통상의 벅 변환기와 본 발명의 실시예들이 제안하는 벅 변환기를 비교하여 도시한 도면이다.
도 15에서 ①이 제안된 구조의 출력 전압을 나타내고, ②가 통상의 구조의 출력 전압을 나타낸다. 도 15를 통해 확인할 수 있듯이 제안된 벅 변환기의 출력 전압 응답이 통상의 경우에 비해 상대적으로 보다 빠른 것을 확인할 수 있다.
상기된 본 발명의 실시예들에 따르면, 보상 회로를 이용하여 벅 변환기의 크로스오버 주파수를 증가시킴으로써 출력 전압의 응답 특성을 향상시키고, 더불어 스위칭 주파수를 증가시킴으로써 스위칭 노이즈의 감쇠 효과를 향상시킬 수 있으며, 버퍼와 램프 발생기를 이용하여 증가된 주파수로부터 원래의 스위칭 주파수로 돌아가는 경우 출력전압 변화를 최소화할 수 있다.
이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
110 : 래치 120 : 데드타임 버퍼
130 : 필터 140 : 오차 증폭기
150 : 전류 감지 회로 160 : 램프 발생기
170 : 비교기
500 : 벅 변환기
10 : 클럭 제어부
11 : 제 1 비교기 12 : 제 2 비교기
13 : OR 논리 회로 15 : 래치
17 : 클럭 발생기 19 : 카운터
20 : 필터(충/방전부)
30 : 보상부
31 : 오차 증폭기 33 : 제 1 스위치부
35 : 제 2 스위치부 37 : 제 3 스위치부
50 : 램프 발생기

Claims (19)

  1. 입력 전압을 감압시켜 출력하는 벅(buck) 변환기에 있어서,
    출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭(clock) 신호를 입력 신호로서 인가하는 클럭 제어부; 및
    변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시키는 보상부;를 포함하되,
    상기 클럭 제어부는 상기 스위칭 주파수를 증가시키는 제어 신호에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시키는 것을 특징으로 하는 벅 변환기.
  2. 제 1 항에 있어서,
    상기 클럭 제어부는,
    부하 전류의 변화에 따라 출력 전압이 기준 전압 범위를 벗어나는 경우, 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하는 것을 특징으로 하는 벅 변환기.
  3. 제 1 항에 있어서,
    상기 클럭 제어부는,
    상기 스위칭 주파수를 증가시키는 시점으로부터 소정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시키는 것을 특징으로 하는 벅 변환기.
  4. 제 1 항에 있어서,
    상기 보상부는,
    출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차(error) 전압을 생성하고, 상기 제어 신호에 기초하여 크로스오버 주파수를 증가시키는 것을 특징으로 하는 벅 변환기.
  5. 제 4 항에 있어서,
    상기 보상부는,
    크로스오버 주파수의 변화에 따른 스위칭 과정에서 출력 전압이 크게 저하되는 언더슈트(undershoot) 현상의 변화 폭을 감소시키는 것을 특징으로 하는 벅 변환기.
  6. 제 4 항에 있어서,
    램프(RAMP) 전압을 생성하는 램프 발생기를 포함하되,
    상기 램프 발생기는,
    스위칭 주파수의 변화에 따른 램프(RAMP) 전압의 기울기를 조절함으로써 상기 오차 전압의 변화 폭과 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키는 것을 특징으로 하는 벅 변환기.
  7. 입력 전압을 감압시켜 출력하는 벅 변환기에 있어서,
    출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 따른 클럭 신호를 입력 신호로서 인가하는 클럭 제어부;
    상기 클럭 신호와 리셋(reset) 신호를 입력받아 PWM(pulse width modulation)을 생성하는 래치;
    상기 PWM을 입력받아 2개의 파워트랜지스터를 각각 동작시키는 제 1 전압 및 제 2 전압을 생성하는 데드타임 버퍼;
    상기 파워트랜지스터의 일단에 연결되어 충전과 방전을 수행하는 인덕터를 구비함으로써 출력 전압을 생성하는 필터부;
    상기 제어 신호를 입력받아 변환기 이득이 0이 되는 지점을 나타내는 크로스오버(crossover) 주파수를 증가시키는 보상부; 및
    상기 필터부로부터 감지된 감지 전압과 램프(RAMP) 발생기로부터 발생한 램프 전압의 합(SUM)을 입력받고, 상기 보상부의 오차 전압을 입력받아 양자를 비교함으로써, 리셋 신호를 생성하여 상기 래치에 공급하는 비교기;를 포함하되,
    상기 클럭 제어부는 상기 출력 전압의 변화를 이용하여 스위칭 주파수를 증가시키는 제어 신호에 기초한 클럭 신호를 이용하여 상기 증가된 크로스오버 주파수에 의한 노이즈 감쇠 폭을 증가시키는 것을 특징으로 하는 벅 변환기.
  8. 제 7 항에 있어서,
    상기 클럭 제어부는,
    상기 출력 전압과 기준 전압 범위의 상한인 제 1 기준 전압을 입력받는 제 1 비교기;
    상기 출력 전압과 기준 전압 범위의 하한인 제 2 기준 전압을 입력받는 제 2 비교기; 및
    상기 제 1 비교기 및 제 2 비교기의 출력을 OR 연산한 결과에 기초하여 클럭 신호를 생성하는 클럭 발생기;를 포함하는 벅 변환기.
  9. 제 8 항에 있어서,
    상기 클럭 제어부는,
    부하 전류의 변화에 따라 상기 출력 전압이 상기 제 1 기준 전압보다 높아진 경우, 상기 클럭 발생기를 통해 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하는 것을 특징으로 하는 벅 변환기.
  10. 제 8 항에 있어서,
    상기 클럭 제어부는,
    부하 전류의 변화에 따라 상기 출력 전압이 상기 제 2 기준 전압보다 낮아진 경우, 상기 클럭 발생기를 통해 현재의 주파수보다 상대적으로 높은 주파수의 클럭 신호를 생성하는 것을 특징으로 하는 벅 변환기.
  11. 제 7 항에 있어서,
    상기 클럭 제어부는,
    상기 스위칭 주파수를 증가시키는 시점으로부터 소정 시간 경과 후, 증가된 스위칭 주파수를 감소시켜 원래의 스위칭 주파수에서 동작시키는 카운터(counter);를 더 포함하는 벅 변환기.
  12. 제 11 항에 있어서,
    상기 카운터는,
    상기 스위칭 주파수의 증가 시점으로부터 계수를 시작하고, 미리 설정된 기준 시간이 경과한 후 클리어(clear) 신호를 출력함으로써 상기 클럭 발생기로 하여금 원래의 스위칭 주파수에서 동작하도록 제어하는 것을 특징으로 하는 벅 변환기.
  13. 제 7 항에 있어서,
    상기 보상부는,
    출력 전압으로부터 정의되는 피드백 전압을 입력받아 오차 전압을 생성하는 오차 증폭기(error amplifier);를 포함하고,
    적어도 하나 이상의 저항 및 커패시터를 구비함으로써 상기 제어 신호에 기초하여 크로스오버 주파수를 증가시키는 것을 특징으로 하는 벅 변환기.
  14. 제 13 항에 있어서,
    상기 보상부는,
    일단이 상기 오차 증폭기의 출력단에 연결된 저항을 제어하는 제 1 스위치부;
    상기 저항의 타단에 연결되어 크로스오버 주파수의 변화에 따른 스위칭 과정에서 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키는 버퍼를 구비하고, 상기 버퍼를 제어하는 제 2 스위치부; 및
    상기 저항의 타단에 연결된 커패시터를 제어하는 제 3 스위치부;를 포함하되,
    상기 제 1 스위치부와 상기 제 3 스위치부는 상기 클럭 제어부로부터 발생하는 제 1 제어 신호에 의해 동시에 온(on)-오프(off)되며,
    상기 제 2 스위치부는 상기 클럭 제어부로부터 발생하는 제 2 제어 신호에 의해 상기 제 1 스위치부 및 상기 제 3 스위치부와는 반대로 온-오프되는 것을 특징으로 하는 벅 변환기.
  15. 제 14 항에 있어서,
    상기 보상부는,
    원래의 스위칭 주파수에서 상기 제 1 스위치부와 상기 제 3 스위치부를 온(on)시키고, 동시에 상기 제 2 스위치부를 오프(off)시키는 것을 특징으로 하는 벅 변환기.
  16. 제 14 항에 있어서,
    상기 보상부는,
    상기 증가된 스위칭 주파수에서 상기 제 1 스위치부와 상기 제 3 스위치부를 오프(off)시키고, 동시에 상기 제 2 스위치부를 온(on)시킴으로써 상기 버퍼에 의해 상기 오차 전압의 감소를 방지하는 것을 특징으로 하는 벅 변환기.
  17. 제 13 항에 있어서,
    상기 램프 발생기는,
    병렬적으로 연결된 2개의 커패시터; 및
    상기 커패시터 중 하나의 커패시터를 제어하는 스위치;를 포함하되,
    상기 스위치는 상기 클럭 제어부로터 발생하는 제어 신호에 의해 온-오프되어 스위칭 주파수의 변화에 따른 램프 전압의 기울기를 조절함으로써 상기 오차 전압의 변화 폭과 출력 전압이 크게 저하되는 언더슈트 현상의 변화 폭을 감소시키는 것을 특징으로 하는 벅 변환기.
  18. 제 17 항에 있어서,
    상기 램프 발생기는,
    원래의 스위칭 주파수에서 상기 스위치를 온(on)시킴으로써 상기 2개의 커패시터의 합으로 커패시턴스를 결정하는 것을 특징으로 하는 벅 변환기.
  19. 제 17 항에 있어서,
    상기 램프 발생기는,
    상기 증가된 스위칭 주파수에서 상기 스위치를 오프(off)시킴으로써 상기 스위치가 연결되지 않은 커패시터만으로 커패시턴스를 결정하여 램프 전압의 기울기를 증가시키는 것을 특징으로 하는 벅 변환기.
KR1020120115412A 2012-10-17 2012-10-17 응답 특성을 향상시키는 벅 변환기 KR101310092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120115412A KR101310092B1 (ko) 2012-10-17 2012-10-17 응답 특성을 향상시키는 벅 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120115412A KR101310092B1 (ko) 2012-10-17 2012-10-17 응답 특성을 향상시키는 벅 변환기

Publications (1)

Publication Number Publication Date
KR101310092B1 true KR101310092B1 (ko) 2013-09-23

Family

ID=49456442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120115412A KR101310092B1 (ko) 2012-10-17 2012-10-17 응답 특성을 향상시키는 벅 변환기

Country Status (1)

Country Link
KR (1) KR101310092B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977534B1 (ko) * 2018-03-21 2019-05-10 선전 챌운 세미컨덕터 컴퍼니 리미티드 전류 모드 제어 방식의 스위칭 모드 전력공급장치와 그 장치에서의 신호발생방법
KR20210007410A (ko) 2019-07-11 2021-01-20 충북대학교 산학협력단 파워 트랜지스터 게이트 전하를 재활용하는 벅 변환기
US11742741B2 (en) 2020-09-08 2023-08-29 Analog Devices International Unlimited Company Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator
US11973424B2 (en) 2020-09-08 2024-04-30 Analog Devices International Unlimited Company Spur free switching regulator with self-adaptive cancellation of coil current ripple

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11155281A (ja) * 1997-09-22 1999-06-08 Seiko Instruments Inc スイッチングレギュレータ
US6154015A (en) 1998-07-14 2000-11-28 Ricoh Company, Ltd. DC-DC converter
US6366070B1 (en) 2001-07-12 2002-04-02 Analog Devices, Inc. Switching voltage regulator with dual modulation control scheme
US20090196074A1 (en) 2008-01-31 2009-08-06 Hang-Seok Choi Resonant Converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11155281A (ja) * 1997-09-22 1999-06-08 Seiko Instruments Inc スイッチングレギュレータ
US6154015A (en) 1998-07-14 2000-11-28 Ricoh Company, Ltd. DC-DC converter
US6366070B1 (en) 2001-07-12 2002-04-02 Analog Devices, Inc. Switching voltage regulator with dual modulation control scheme
US20090196074A1 (en) 2008-01-31 2009-08-06 Hang-Seok Choi Resonant Converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977534B1 (ko) * 2018-03-21 2019-05-10 선전 챌운 세미컨덕터 컴퍼니 리미티드 전류 모드 제어 방식의 스위칭 모드 전력공급장치와 그 장치에서의 신호발생방법
KR20210007410A (ko) 2019-07-11 2021-01-20 충북대학교 산학협력단 파워 트랜지스터 게이트 전하를 재활용하는 벅 변환기
US11742741B2 (en) 2020-09-08 2023-08-29 Analog Devices International Unlimited Company Spurious noise reduction by monotonic frequency stepping with compensation of error amplifier's output in peak current mode switching regulator
US11973424B2 (en) 2020-09-08 2024-04-30 Analog Devices International Unlimited Company Spur free switching regulator with self-adaptive cancellation of coil current ripple

Similar Documents

Publication Publication Date Title
US9893622B2 (en) Multi-level step-up converter topologies, control and soft start systems and methods
US9287781B2 (en) Single inductor multiple output converter
US11444537B2 (en) Power converters and compensation circuits thereof
US8797088B2 (en) Charge pump feedback control device and method using the same
US7443147B2 (en) DC-DC converter with step-up and step-down control capable of varying the offset voltage of the PWM triangle
US9312772B2 (en) Current limiting scheme for a converter
EP2973971B1 (en) Systems and methods for 100 percent duty cycle in switching regulators
CN110658877B (zh) 用于电压调节器的瞬态响应技术
US10972003B2 (en) Charge pump
US8164315B2 (en) Power supply circuit
US10333401B2 (en) Circuits and devices related to voltage conversion
US9407142B2 (en) Method and apparatus for controlling programmable power converter
KR102158074B1 (ko) 개방-루프 전하 펌프
KR101310092B1 (ko) 응답 특성을 향상시키는 벅 변환기
CN111837326A (zh) 电源管理电路、芯片和设备
CN103633831A (zh) 控制电路、时间计算单元及控制电路操作方法
CN102468754A (zh) 电流模式控制电源转换器的控制电路及方法
TW201806300A (zh) 直流對直流電源轉換器電路及使用其控制輸出電壓之方法
CN108574408B (zh) 一种开关电源自适应展频电路及其自适应展频方法
Gasparri et al. Variable off-Time Peak Current Mode Control (VoT-PCMC) as method for average current regulation in Buck Converter Drivers
Huang et al. Adaptive frequency control technique for enhancing transient performance of DC-DC converters
CN107888070B (zh) 降压式变换器
CN116707304A (zh) 一种涟波控制降压稳压器优化方法、系统、设备及介质
KR101356385B1 (ko) 전력변환장치 및 전력변환장치 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 7