KR101309112B1 - 발광소자의 제조방법 - Google Patents

발광소자의 제조방법 Download PDF

Info

Publication number
KR101309112B1
KR101309112B1 KR1020120029407A KR20120029407A KR101309112B1 KR 101309112 B1 KR101309112 B1 KR 101309112B1 KR 1020120029407 A KR1020120029407 A KR 1020120029407A KR 20120029407 A KR20120029407 A KR 20120029407A KR 101309112 B1 KR101309112 B1 KR 101309112B1
Authority
KR
South Korea
Prior art keywords
groove
layer
electrode
conductive semiconductor
light emitting
Prior art date
Application number
KR1020120029407A
Other languages
English (en)
Inventor
차남구
유건욱
이동훈
정훈재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120029407A priority Critical patent/KR101309112B1/ko
Application granted granted Critical
Publication of KR101309112B1 publication Critical patent/KR101309112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광소자의 제조방법에 관해 개시되어 있다. 개시된 발광소자의 제조방법은 발광구조체 상에 레진층을 형성한 후, 상기 레진층을 다중 단차 구조를 갖는 스탬프로 임프린트하여 깊이가 서로 다른 복수의 홈을 형성한 후, 상기 복수의 홈이 형성된 레진층을 식각 마스크로 이용해서 상기 발광구조체의 복수의 영역을 순차로 식각하는 공정을 포함할 수 있다. 상기 복수의 홈 중 하나를 통해서 상기 발광구조체의 제1영역이 노출될 수 있고, 다른 하나를 통해서 상기 발광구조체의 제2영역이 노출될 수 있다. 상기 복수의 홈 중 적어도 하나는 다중 리세스 구조를 가질 수 있다. 또는 상기 복수의 홈은 모두 단일 리세스 구조를 가질 수 있다.

Description

발광소자의 제조방법{Manufacturing method of light emitting device}
본 개시는 발광소자의 제조방법, 보다 상세하게는 반도체 발광소자의 제조방법에 관한 것이다.
LED(light emitting diode) 또는 LD(laser diode)와 같은 반도체 발광소자는 전기발광(electroluminescence) 현상, 즉, 전류 또는 전압의 인가에 의해 물질(반도체)에서 빛이 방출되는 현상을 이용한다. 상기 반도체 발광소자의 활성층(즉, 발광층)에서 전자와 정공이 결합하면서 상기 활성층의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 따라서 상기 활성층의 에너지 밴드갭(band gap)의 크기에 따라 상기 발광소자에서 발생되는 빛의 파장이 달라질 수 있다.
반도체 발광소자의 제조시, 일반적으로 3단계 이상의 포토리소그라피(photolithography) 공정이 요구된다. 포토리소그라피(photolithography) 공정은 감광막 위쪽에 소정의 노광 마스크를 위치시키고, 상기 마스크 위에서 빛을 조사하여 상기 감광막을 노광한 후, 노광된 감광막을 현상하는 방식으로 진행된다. 현상된 감광막(즉, 패터닝된 감광막)을 식각 장벽으로 이용해서 그 아래의 박막을 패터닝하게 된다. 이러한 포토리소그라피(photolithography) 공정은 감광막 도포, 경화(베이킹), 노광, 현상, 잔류 감광막 제거 등 다양한 공정을 수반하게 된다. 반도체 발광소자 제조시 3단계 이상의 포토리소그라피(photolithography) 공정이 요구된다는 것은 적어도 세 개의 노광 마스크를 사용한다는 것이고, 앞서 언급한 감광막 도포/경화/노광/현상 공정들을 3회 이상 반복해야 한다는 것이다. 따라서 종래의 방식에 따르면, 공정수 및 공정시간이 늘어나고 제조비용이 증가하게 된다.
한국공개특허공보 제2010-0133136호 (공개일: 2010.12.21)
단순한 공정으로 발광소자를 제조할 수 있는 방법을 제공한다.
저비용으로 발광소자를 제조할 수 있는 방법을 제공한다.
생산성을 높이고 원가를 절감할 수 있는 발광소자의 제조방법을 제공한다.
본 발명의 한 측면(aspect)에 따르면, 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계; 상기 발광구조체 상에 전극층을 형성하는 단계; 상기 전극층 상에 레진층을 형성하는 단계; 상기 레진층을 다중 단차 구조를 갖는 스탬프로 임프린트하여 상기 레진층에 제1홈 및 제2홈을 형성하는 단계; 상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계; 상기 제2홈 부분의 상기 레진층을 식각하여 상기 전극층을 노출시키는 단계; 상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계; 및 상기 제1홈에 의해 노출된 상기 제1도전형 반도체 상에 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 제2도전형 반도체 상에 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법이 제공된다.
상기 스탬프는 단일 단차 구조를 갖는 제1돌출부와 다중 단차 구조를 갖는 제2돌출부를 포함할 수 있다. 상기 제1돌출부에 의해 상기 제1홈이 형성될 수 있고, 상기 제2돌출부에 의해 상기 제2홈이 형성될 수 있다. 상기 제2돌출부의 두께는 상기 제1돌출부의 두께보다 작을 수 있다.
상기 스탬프는 제1돌출부와 제2돌출부를 포함할 수 있고, 상기 제2돌출부는 상기 제1돌출부보다 작은 두께를 가질 수 있다. 상기 제1돌출부에 의해 상기 제1홈이 형성될 수 있고, 상기 제2돌출부에 의해 상기 제2홈이 형성될 수 있다.
상기 레진층에 상기 제1홈 및 제2홈을 형성하는 단계에서, 상기 제1홈은 상기 전극층을 노출시키도록 형성할 수 있고, 상기 제2홈은 상기 제1홈보다 얕은 깊이로 형성할 수 있다.
상기 제1홈 및 제2홈 중 적어도 상기 제2홈은 다중 리세스 구조를 가질 수 있다.
상기 제1홈은 단일 리세스 구조를 가질 수 있다.
상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계 후, 상기 레진층에 대한 식각 공정을 수행하여 상기 노출된 제2도전형 반도체 주위의 상기 전극층의 상면을 노출시키는 단계를 더 수행할 수 있다.
상기 제2전극은 상기 전극층의 식각된 영역을 메우면서 그 주위의 전극층 위로 연장된 구조를 가질 수 있다.
상기 제1전극 및 상기 제2전극을 형성하는 단계 후, 상기 레진층을 제거하는 단계를 더 수행할 수 있다.
상기 제1전극 및 상기 제2전극은 리프트-오프(lift-off) 공정으로 형성할 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계; 상기 발광구조체 상에 전극층을 형성하는 단계; 상기 전극층 상에 상기 전극층을 노출시키는 제1홈 및 상기 제1홈보다 얕은 깊이의 제2홈을 갖는 마스크층을 형성하는 단계; 상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계; 상기 제2홈 부의 상기 마스크층을 식각하여 상기 전극층을 노출시키는 단계; 상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계; 및 상기 제1홈에 의해 노출된 상기 제1도전형 반도체 상에 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 제2도전형 반도체 상에 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법이 제공된다.
상기 제1홈 및 제2홈 중 적어도 하나는 다중 리세스 구조를 가질 수 있다.
상기 제1홈은 단일 리세스 구조를 가질 수 있고, 상기 제2홈은 다중 리세스 구조를 가질 수 있다.
상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계 후, 상기 마스크층에 대한 식각 공정을 수행하여 상기 노출된 제2도전형 반도체 주위의 상기 전극층의 상면을 노출시키는 단계를 더 수행할 수 있다.
상기 제2전극은 상기 전극층의 식각된 영역을 메우면서 그 주위의 전극층 위로 연장된 구조를 가질 수 있다.
본 발명의 다른 측면에 따르면, 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계; 상기 발광구조체 상에 전극층을 형성하는 단계; 상기 전극층 상에 상기 전극층을 노출시키는 제1홈 및 상기 제1홈보다 얕은 깊이의 제2홈을 갖는 마스크층을 형성하는 단계; 상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계; 상기 제2홈 부의 상기 마스크층을 식각하여 상기 전극층을 노출시키는 단계; 및 상기 제1홈에 의해 노출된 상기 제1도전형 반도체에 접촉된 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 전극층에 접촉된 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법이 제공된다.
상기 제1홈 및 제2홈은 임프린트(imprint) 방법으로 형성할 수 있다.
상기 제1홈 및 제2홈은 단일 리세스 구조를 가질 수 있다.
상기 제2홈 부분의 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계를 더 수행할 수 있고, 상기 제2전극은 상기 제2도전형 반도체 상에 형성할 수 있다.
발광소자의 제조공정을 단순화할 수 있다. 발광소자의 제조시, 공정수 및 공정시간을 줄일 수 있고, 사용하는 재료(예컨대, 레진)의 사용량도 줄일 수 있다. 따라서, 발광소자의 제조비용을 낮출 수 있고, 생산성을 크게 향상시킬 수 있다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 2a 내지 도 2e는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 발광소자의 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 1a을 참조하면, 기판(100) 상에 제1도전형 반도체층(200), 활성층(300) 및 제2도전형 반도체층(400)을 순차로 형성할 수 있다. 기판(100)은 일반적인 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 예컨대, 기판(100)은 사파이어(Al2O3) 기판, Si 기판, SiC 기판, AlN 기판 및 Si-Al 기판 중 어느 하나일 수 있다. 그러나 이는 예시적인 것이고, 이외에 다른 기판을 사용할 수도 있다. 기판(100) 상에 구비되는 제1도전형 반도체층(200), 활성층(300) 및 제2도전형 반도체층(400)은 발광구조체(L10)를 구성한다고 할 수 있다. 제1도전형 반도체층(200)은 n형이고, 제2도전형 반도체층(400)은 p형이거나, 그 반대일 수 있다. 제1도전형 반도체층(200)은, 예컨대, 질화갈륨(GaN) 계열의 반도체로 형성될 수 있고, 소정의 n형 불순물을 포함할 수 있다. 제2도전형 반도체층(400)은, 예컨대, 질화갈륨(GaN) 계열의 반도체로 형성될 수 있고, 소정의 p형 불순물을 포함할 수 있다. 제1도전형 반도체층(200)과 제2도전형 반도체층(400) 사이에 구비된 활성층(300)은 전자와 정공이 결합하면서 빛을 방출하는 "발광층"일 수 있다. 활성층(300)은 양자우물층과 장벽층이 1회 이상 교대로 적층된 구조를 가질 수 있다. 이때, 상기 양자우물층은 단일양자우물(single quantum well) 구조 또는 다중양자우물(multi-quantum well) 구조를 가질 수 있다. 도시하지는 않았지만, 제1도전형 반도체층(200), 활성층(300) 및 제2도전형 반도체층(400)로 구성된 적층구조(즉, 발광구조체(L10))는 초격자구조층(superlattice structure layer)을 더 포함할 수도 있다. 그 밖에도 발광구조체(L10)의 구성은 다양하게 변형될 수 있다. 또한, 기판(100)과 제1도전형 반도체층(200) 사이에 소정의 버퍼층(buffer layer)(미도시)을 더 형성할 수 있다. 즉, 기판(100) 상에 상기 버퍼층을 형성한 후, 그 위에 발광구조체(L10)를 형성할 수 있다. 상기 버퍼층은 기판(100)과 제1도전형 반도체층(200) 사이의 격자상수 및 열팽창계수 차이를 완화시켜 제1도전형 반도체층(200)의 결정성 저하를 방지하는 역할을 할 수 있다. 상기 버퍼층은, 예컨대, Al, Ga, In 및 B 중 적어도 하나를 포함하는 질화물들 중에서 선택된 하나 이상의 물질을 포함하는 단층 또는 다층 구조를 가질 수 있다. 구체적인 예로, 상기 버퍼층은 AlN, GaN, AlGaN, AlInN, AlGaInN 등으로 구성된 다양한 물질 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
발광구조체(L10) 상에 전극층(500)을 형성할 수 있다. 전극층(500)은 투명전극층일 수 있다. 이 경우, 전극층(500)은 ITO(indium tin oxide)와 같은 투명 도전성 산화물(transparent conductive oxide)(TCO)로 형성될 수 있다. 그러나 전극층(500)의 물질은 ITO와 같은 산화물로 한정되지 않고, 다양하게 변화될 수 있다. 또한 전극층(500)은 투명하지 않을 수도 있다.
도 1b를 참조하면, 전극층(500) 상에 소정의 레진층(resin layer)(600)을 형성할 수 있다. 레진층(600)은, 예컨대, 폴리머층일 수 있다. 레진층(600)은 자외선(ultraviolet rays)(UV rays)으로 경화되는 UV 경화형 수지로 형성하거나, 열에 의해 경화되는 열 경화형 수지로 형성할 수 있다. 또는 UV 경화형 수지와 열 경화형 수지가 혼합된 하이브리드(hybrid) 수지로 레진층(600)을 형성할 수도 있다.
도 1c를 참조하면, 다중 단차 구조를 갖는 스탬프(S10)를 사용해서 레진층(600)을 임프린트(imprint)하여 레진층(600)에 제1홈(G10) 및 제2홈(G20)을 형성할 수 있다. 스탬프(S10)는 베이스층(B10)과 그 아래로 돌출된 제1돌출부(P10) 및 제2돌출부(P20)를 가질 수 있다. 제1돌출부(P10)는 단일 단차 구조를 가질 수 있고, 제2돌출부(P20)는 다중 단차 구조, 예컨대, 이중 단차 구조를 가질 수 있다. 제1돌출부(P10)가 단일 단차 구조를 갖는다는 것은 제1돌출부(P10)의 단면 구조가 단순한 직사각형 모양일 수 있다는 것이다. 제2돌출부(P20)가 다중 단차 구조를 갖는다는 것은 제2돌출부(P20)의 단면 구조가 폭이 다른 복수의 영역으로 구성된다는 것을 의미할 수 있다. 예컨대, 제2돌출부(P20)가 이중 단차 구조를 갖는 경우, 도시된 바와 같이, 폭이 넓은 제1부분(1)과 폭이 좁은 제2부분(2)을 포함할 수 있다. 제1부분(1)은 베이스층(B10)과 제2부분(2) 사이에 구비될 수 있다. 제2부분(2)은 제1부분(1)의 하면 중앙부에 구비될 수 있다. 제1돌출부(P10)와 제2돌출부(P20)는 서로 다른 두께를 가질 수 있다. 제1돌출부(P10)의 두께가 제2돌출부(P20)보다 두꺼울 수 있다. 다시 말해, 제1돌출부(P10)의 수직 방향으로의 길이는 제2돌출부(P20)의 수직 방향으로의 길이보다 클 수 있다.
제1돌출부(P10)에 의해 레진층(600)에 제1홈(G10)이 형성될 수 있고, 제2돌출부(P20)에 의해 레진층(600)에 제2홈(G20)이 형성될 수 있다. 따라서 제1홈(G10) 및 제2홈(G20)의 형태는 각각 제1돌출부(P10) 및 제2돌출부(P20)에 대응될 수 있다. 제1홈(G10)은 단일 리세스 구조(single recess structure)를 가질 수 있고, 제2홈(G20)은 다중 리세스 구조(multi recess structure), 예컨대, 이중 리세스 구조(double recess structure)를 가질 수 있다. 제1홈(G10)은 전극층(500)을 노출시키는 깊이로 형성될 수 있고, 제2홈(G20)은 제1홈(G10)보다 얕게 형성될 수 있다. 따라서, 제2홈(G20) 부분에서 전극층(500)은 노출되지 않을 수 있다.
레진층(600)으로부터 스탬프(S10)를 분리하기 전에, 레진층(600)에 대한 소정의 경화 공정을 수행할 수 있다. 다시 말해, 레진층(600)에 대한 경화 공정을 수행한 후에, 스탬프(S10)를 분리할 수 있다. 상기 경화 공정은, 예컨대, 자외선 조사 또는 열처리 공정을 포함할 수 있다. 레진층(600)의 타입에 따라 경화 공정이 결정될 수 있다. 레진층(600)이 UV 경화형 수지로 형성된 경우, 자외선을 조사하여 레진층(600)을 경화할 수 있다. 이때, 스탬프(S10)가 투명한 경우, 스탬프(S10) 위쪽에서 레진층(600)으로 자외선을 조사할 수 있고, 스탬프(S10)가 불투명한 경우, 기판(100) 아래로부터 레진층(600)으로 자외선을 조사할 수 있다. 한편, 레진층(600)이 열 경화형 수지로 형성된 경우, 열처리 공정을 통해 레진층(600)을 경화할 수 있다. 레진층(600)이 하이브리드(hybrid) 수지로 형성된 경우에는, 자외선 및 열을 동시에 가하여 레진층(600)을 경화할 수 있다.
레진층(600)으로부터 스탬프(S10)를 분리한 후에, 제1홈(G10)의 저면에 레진층(600)의 일부가 잔류되어 있을 수 있는데, 이 경우, 애싱(ashing) 또는 RIE(reactive ion etching) 방법으로 제1홈(G10) 저면에 잔류된 레진을 제거할 수 있다.
제1홈(G10) 및 제2홈(G20)이 형성된 레진층(600)은 일종의 "식각 마스크"라고 할 수 있다. 이러한 "식각 마스크"를 이용해서 그 아래의 전극층(500) 및 발광구조체(L10)를 식각하게 된다. 여기서는, 스탬프(S10)를 이용해서 레진층(600)에 제1홈(G10) 및 제2홈(G20)을 형성하는 경우에 대해서 도시하고 설명하였지만, 제1홈(G10) 및 제2홈(G20)을 갖는 레진층(600)을 형성하는 방법은 달라질 수 있다. 하지만 스탬프(S10)를 이용할 경우, 간단한 공정으로 제1홈(G10) 및 제2홈(G20)을 형성할 수 있다. 또한 스탬프(S10)는 여러 번 반복해서 사용할 수 있다.
도 1d를 참조하면, 제1홈(G10)에 의해 노출된 전극층(500) 및 그 아래의 제2도전형 반도체층(400)과 활성층(300)을 식각할 수 있다. 활성층(300) 아래의 제1도전형 반도체층(200)도 일정 두께만큼 식각할 수 있다. 전극층(500)은 습식 또는 건식 식각 방법으로 식각할 수 있다. 습식 식각 방법으로 전극층(500)을 식각하는 경우, 예컨대, 산성 에천트(acid etchant)를 사용해서 전극층(500)을 식각할 수 있다. 상기 산성 에천트는, 예컨대, 황산과 질산 등을 포함할 수 있다. 건식 식각 방법으로 전극층(500)을 식각하는 경우, 예컨대, Cl 플라즈마를 사용해서 전극층(500)을 식각할 수 있다. 제2도전형 반도체층(400)과 활성층(300) 및 제1도전형 반도체층(200)의 일부 두께를 식각할 때에는, Cl 플라즈마나 BCl 플라즈마를 이용하는 건식 식각 방법을 사용할 수 있다. 이와 같이, 제1홈(G10)에 의해 노출된 전극층(500) 및 그 아래의 반도체층들(400, 300)을 식각하는 공정을 진행할 때, 레진층(600)의 일부 두께도 식각될 수 있다. 그러나 전극층(500) 및 그 아래의 반도체층들(400, 300)을 식각할 때 사용하는 에천트(etchant)나 식각 가스는 레진층(600)에 대해서는 식각 선택성이 낮기 때문에, 레진층(600)은 비교적 소량만 식각될 수 있다. 특히, 전극층(500)을 습식 식각 방법으로 식각하는 경우, 습식 식각에서 사용하는 에천트는 레진층(600)에 대해 거의 식각 선택성이 없기 때문에, 레진층(600)은 거의 식각되지 않을 수 있다. 또한, 전극층(500) 및 그 아래의 반도체층들(400, 300)을 건식 식각 방법으로 식각하는 경우, 상기 건식 식각은 이방성 식각이므로, 레진층(600)이 두께 방향으로만 식각되고, 폭 방향으로는 거의 식각되지 않을 수 있다. 그러므로 제1홈(G10) 및 제2홈(G20)의 단면 형태는 거의 그대로 유지될 수 있다.
도 1e를 참조하면, 레진층(600)에 대한 식각 공정을 수행하여, 제2홈(G20) 부분의 전극층(500)을 노출시킬 수 있다. 레진층(600)에 대한 식각은 애싱(ashing) 또는 RIE 방법으로 수행할 수 있다. 이때, CF4 플라즈마나 O2 플라즈마를 사용할 수 있다. 상기 CF4 플라즈마나 O2 플라즈마는 레진층(600)에 대한 식각 선택성이 높기 때문에, 레진층(600)만 선택적으로 식각할 수 있다. 다시 말해, 제1홈(G10)에 의해 노출된 제1도전형 반도체층(200)은 거의 손상시키지 않으면서, 레진층(500)만 선택적으로 식각할 수 있다. 또한 레진층(600)에 대한 상기 식각 공정은 플라즈마를 사용하는 이방성 식각이기 때문에, 제1홈(G10) 및 제2홈(G20)의 폭(width)은 거의 변화되지 않고, 레진층(500)의 두께만 전체적으로 얇아질 수 있다. 제2홈(G20)의 경우, 단면 형태는 거의 그대로 유지하면서 그 깊이만 깊어질 수 있다. 이러한 공정을 통해서, 제2홈(G20) 부분의 전극층(500)을 노출시킬 수 있다.
도 1f를 참조하면, 제2홈(G20)에 의해 노출된 전극층(500)을 식각할 수 있다. 그 결과, 제2홈(G20) 부분에서 제1도전형 반도체층(400)이 노출될 수 있다. 전극층(500)은 습식 또는 건식 식각 방법으로 식각할 수 있다. 습식 식각 방법으로 전극층(500)을 식각하는 경우, 예컨대, 산성 에천트(acid etchant)를 사용해서 전극층(500)을 식각할 수 있다. 상기 산성 에천트는, 예컨대, 황산과 질산 등을 포함할 수 있다. 상기 습식 식각에서 사용하는 에천트는 레진층(600) 및 제1도전형 반도체층(200)에 대해 거의 식각 선택성이 없기 때문에, 레진층(600) 및 제1도전형 반도체층(200)은 거의 식각되지 않을 수 있다. 한편, 건식 식각 방법으로 전극층(500)을 식각하는 경우, 예컨대, Cl 플라즈마를 사용해서 전극층(500)을 식각할 수 있다.
도 1g를 참조하면, 레진층(600)에 대한 식각 공정을 수행할 수 있다. 본 단계에서도 레진층(600)에 대한 식각은 애싱(ashing) 또는 RIE 방법으로 수행할 수 있다. 본 단계에서 레진층(600)에 대한 식각은 이방성 식각으로 진행하는 것이 유리할 수 있다. 상기 식각 공정의 결과, 레진층(600)의 두께가 얇아지면서 제2홈(G20)의 단면 형상이 변화되고, 제2홈(G20) 부분에서 전극층(500)의 상면이 노출될 수 있다. 다시 말해, 제2홈(G20)에 의해 노출된 제1도전형 반도체층(400) 주위의 레진층(600) 부분이 제거되고, 그에 따라 전극층(500)의 상면이 노출될 수 있다. 이렇게 제2홈(G20) 부분에서 전극층(500)의 상면이 노출될 수 있는 것은 도 1f 단계에서 제2홈(G20)이 다중 리세스 구조(이중 리세스 구조)를 갖고 있었기 때문이고, 더 근본적으로는, 도 1c의 단계에서 다중 단차 구조(이중 단차 구조)를 갖는 제2돌출부(P20)를 포함하는 스탬프(S10)를 사용했기 때문이다.
도 1h를 참조하면, 도 1g의 결과물의 상면 전체에 전극물질층(700)을 형성할 수 있다. 즉, 제1홈(G10)에 의해 노출된 제1도전형 반도체층(200) 및 제2홈(G20)에 의해 노출된 제2도전형 반도체층(400) 그리고 레진층(600) 상에 전극물질층(700)을 형성할 수 있다. 전극물질층(700)은 증발(evaporation) 법과 같은 PVD(physical vapor deposition) 방법으로 형성할 수 있다. 예컨대, 전극물질층(700)은 전자빔 증발(electron beam evaporation) 법으로 형성할 수 있다. 전극물질층(700)은 소정의 금속으로 형성할 수 있다. 전극물질층(700)을 형성한 후에, 필요에 따라, 소정의 열처리 공정을 수행할 수 있다.
도 1i를 참조하면, 레진층(600)을 습식 방식으로 제거할 수 있다. 예컨대, 아세톤과 같은 유기 용제를 사용해서 레진층(600)을 제거할 수 있다. 레진층(600)이 제거되면서, 레진층(600) 상에 형성된 전극물질층(700)도 제거될 수 있다. 따라서, 제1도전형 반도체층(200) 및 제2도전형 반도체층(400) 상에 형성된 전극물질층(700)만 잔류될 수 있다. 제1도전형 반도체층(200) 상에 잔류된 전극물질층(700)을 제1전극(700A)이라 할 수 있고, 제2도전형 반도체층(400) 상에 잔류된 전극물질층(700)을 제2전극(700B)이라 할 수 있다. 제2전극(700B)은 전극층(500)의 식각된 영역을 메우면서 그 주위의 전극층(500) 위로 연장된 구조를 가질 수 있다. 도 1h 및 도 1i와 같이, 레진층(600)을 포함하는 기판 결과물의 전면 상에 전극물질층(700)을 형성한 후, 레진층(600)을 제거하여 원하는 영역에만 전극물질층(700)을 잔류시키는 공정은 리프트-오프(lift-off) 공정이라 할 수 있다. 이와 같이, 제1전극(700A) 및 제2전극(700B)은 리프트-오프(lift-off) 공정으로 형성할 수 있다. 그러나 제1전극(700A) 및 제2전극(700B)의 형성방법은 다양하게 변화될 수 있다. 즉, 제1전극(700A) 및 제2전극(700B)은 리프트-오프(lift-off) 이외에 다른 방법으로 형성할 수 있다. 또한, 제1전극(700A) 및 제2전극(700B)은 서로 다른 물질로 형성할 수도 있다.
이상에서 설명한 본 발명의 실시예에 따른 발광소자의 제조방법에서는 레진층(예컨대, 포토레지스트층)(600)을 한 번만 증착한다. 다중 단차 구조의 스탬프(S10)를 사용해서 레진층(600)에 서로 다른 깊이의 홈들(G10, G20)을 형성하고, 발광구조체(L10)와 레진층(600)을 부분적으로 식각하면서 두 개의 전극(700A, 700B)이 형성될 영역을 한정할 수 있다. 이러한 방법을 이용하면, 레진층(예컨대, 포토레지스트층)의 소모량을 줄일 수 있고, 공정수 및 공정시간을 줄일 수 있기 때문에, 제조비용을 낮추고 생산성을 향상시킬 수 있다.
발광소자의 제조시, 통상 3단계 이상의 포토리소그라피(photolithography) 공정이 사용된다. 포토리소그라피(photolithography) 공정은 감광막(포토레지스트막) 도포, 경화(베이킹), 노광, 현상, 잔류 감광막 제거 등 다양한 공정을 수반하게 된다. 3단계 이상의 포토리소그라피(photolithography) 공정이 사용된다는 것은 적어도 세 개의 노광 마스크를 사용한다는 것이고, 감광막 도포/경화/노광/현상 공정들을 3회 이상 반복해야 한다는 것이다. 예를 들어, 제1도전형 반도체층의 일부를 노출시키기 위한 제1 포토리소그라피 공정, 제2도전형 반도체층의 일부를 노출시키기 위한 제2 포토리소그라피 공정, 노출된 제2도전형 반도체층 주위의 전극층 부분을 노출시키기 위한 제3 포토리소그라피 공정 등 적어도 세 번의 포토리소그라피 공정이 요구된다. 따라서 종래의 방식에 따르면, 공정수 및 공정시간이 늘어나고 제조비용이 증가하게 된다.
그러나 본 발명의 실시예에 따르면, 레진층(예컨대, 포토레지스트층)(600)을 한 번만 증착하기 때문에, 레진(예컨대, 포토레지스트)의 소모량을 크게 줄일 수 있다. 또한, 노광 마스크를 이용한 노광 및 현상 단계를 수행하지 않으므로, 공정이 단순화되고 공정시간이 단축될 수 있다. 또한, 여러 개의 노광 마스크를 사용하지 않고, 레진층(600)에 형성된 홈들(G10, G20)의 깊이 및 형상을 변화시키면서 공정을 진행하므로, 공정수를 크게 줄일 수 있다. 또한, 여러 개의 노광 마스크를 사용할 때 발생하는 오정렬(misalign) 문제를 방지할 수 있고, 얼라인(align)을 위한 공정 단계를 생략할 수 있다. 부가해서, 본 발명의 실시예에 따르면, 레진(수지)의 선택폭을 넓힐 수 있다. 종래에는 UV 경화형 수지만 사용할 수 있었지만, 본 실시예에서는 UV 경화형 수지는 물론이고 열 경화형 수지나 하이브리드(hybrid) 수지도 사용할 수 있다. 따라서 필요에 따라 적절한 레진(수지)을 선택할 수 있고, 비용 절감 등의 효과도 얻을 수 있다. 이와 같이 본 발명의 실시예에 따르면, 발광소자를 제조함에 있어서, 공정수 및 공정시간을 줄일 수 있고 재료의 소모량도 줄일 수 있으므로, 제조비용을 절감할 수 있고 생산성을 크게 향상시킬 수 있다.
또한, 본 발명의 실시예에서 전극층(500)은 습식 식각 방법으로 선택적으로 식각할 수 있고, 애싱(ashing) 또는 RIE의 식각 두께는 플라즈마 식각 장치를 이용해서 정밀하게 조절할 수 있다. 따라서 선택적 식각 및 식각 두께의 제어가 용이할 수 있다. 이는 발광소자의 제조가 용이하다는 것을 의미하고, 발광소자의 재현성 및 신뢰성 확보가 용이하다는 것을 의미한다.
부가적으로, 도 1i에 도시된 바와 같이, 제2전극(700B)이 전극층(500) 위로 확장된 구조를 가질 때, 제2전극(700B)과 전극층(500)의 접촉 면적이 증가하므로 전류 확산(current spreading) 효과를 높일 수 있다. 또한, 제2전극(700B)이 반사형 전극인 경우, 제2전극(700B)이 전극층(500) 위로 확장된 구조를 가질 때, 제2전극(700B)에 의한 반사 효율이 높아질 수 있다.
도 2a 내지 도 2e는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 보여주는 단면도이다.
도 2a를 참조하면, 도 1a 및 도 1b와 동일한 방법으로 기판(101) 상에 제1도전형 반도체층(201), 활성층(301), 제2도전형 반도체층(401), 전극층(501) 및 레진층(601)을 형성한 후, 다중 단차 구조를 갖는 스탬프(S11)를 사용해서 레진층(601)을 임프린트(imprint)하여 레진층(601)에 제1홈(G11) 및 제2홈(G22)을 형성할 수 있다. 스탬프(S11)는 베이스층(B11)과 그 아래로 돌출된 제1돌출부(P11) 및 제2돌출부(P22)를 가질 수 있다. 스탬프(S11)는 도 1c의 스탬프(S10)와 유사하지만, 제2돌출부(P22)의 형상에서 차이가 있다. 제2돌출부(P22)는 단일 단차 구조를 갖는다는 점에서 도 1c의 제2돌출부(P20)와 다를 수 있다. 제1돌출부(P11)는 도 1c의 제1돌출부(P10)와 동일하거나 유사할 수 있다. 도 2a에서 제1돌출부(P11) 및 제2돌출부(P22)가 모두 단일 단차 구조를 갖지만 이들의 두께가 서로 다르기 때문에, 스탬프(S11)는 다중 단차 구조를 갖는다고 할 수 있다. 제1돌출부(P11)에 의해 제1홈(G11)이 형성될 수 있고, 제2돌출부(P22)에 의해 제2홈(G22)이 형성될 수 있다. 제1홈(G11)은 전극층(501)을 노출시키는 깊이로 형성될 수 있고, 제2홈(G22)은 제1홈(G11)보다 얕게 형성될 수 있다. 따라서, 제2홈(G22) 부분에서 전극층(501)은 노출되지 않을 수 있다. 도 2a에서 미설명된 참조번호 L11은 제1도전형 반도체층(201), 활성층(301) 및 제2도전형 반도체층(401)으로 구성된 발광구조체를 나타낸다.
도 2b를 참조하면, 제1홈(G11)에 의해 노출된 전극층(501) 및 그 아래의 제2도전형 반도체층(401)과 활성층(301)을 식각할 수 있다. 활성층(301) 아래의 제1도전형 반도체층(201)도 일정 두께만큼 식각할 수 있다. 전극층(501) 및 그 아래의 반도체층들(401, 301, 201)을 식각하는 방법은 도 1d의 방법과 동일하거나 유사할 수 있다. 따라서 이에 대한 자세한 설명은 반복하지 않는다.
도 2c를 참조하면, 레진층(601)에 대한 식각 공정을 수행하여, 제2홈(G22) 부분의 전극층(501)을 노출시킬 수 있다. 레진층(601)에 대한 식각은 애싱(ashing) 또는 RIE 방법으로 수행할 수 있다. 레진층(601)에 대한 식각 공정은 도 1e를 참조하여 설명한 바와 동일하거나 유사하므로, 이에 대한 반복 설명은 배제한다.
도 2d를 참조하면, 도 2c의 결과물의 상면 전체에 전극물질층(701)을 형성할 수 있다. 즉, 제1홈(G11)에 의해 노출된 제1도전형 반도체층(201) 및 제2홈(G22)에 의해 노출된 전극층(501) 그리고 레진층(601) 상에 전극물질층(701)을 형성할 수 있다. 전극물질층(701)은 증발(evaporation) 법과 같은 PVD 방법으로 형성할 수 있다. 예컨대, 전극물질층(701)은 전자빔 증발(electron beam evaporation) 법으로 형성할 수 있다. 전극물질층(701)을 형성한 후, 필요에 따라, 소정의 열처리 공정을 추가할 수 있다.
도 2e를 참조하면, 레진층(601)을 습식 방식으로 제거할 수 있다. 레진층(601)이 제거되면서, 레진층(601) 상에 형성된 전극물질층(701)도 제거될 수 있다. 따라서, 제1도전형 반도체층(201) 및 전극층(501) 상에 형성된 전극물질층(701)만 잔류될 수 있다. 제1도전형 반도체층(201) 상에 잔류된 전극물질층(701)을 제1전극(701A)이라 할 수 있고, 전극층(501) 상에 잔류된 전극물질층(701)을 제2전극(701B)이라 할 수 있다. 제1전극(700A) 및 제2전극(700B)은 리프트-오프(lift-off) 공정으로 형성된 것이라 할 수 있다. 그러나 제1전극(701A) 및 제2전극(701B)의 형성방법은 다양하게 변화될 수 있다.
상기한 본 발명의 실시예에 따르면, 발광소자를 제조함에 있어서, 재료(레진)의 소모량을 줄일 수 있고, 공정수 및 공정시간을 줄일 수 있기 때문에, 제조비용을 낮출 수 있고 생산성을 향상시킬 수 있다. 그 구체적인 이유는 도 1a 내지 도 1i를 참조하여 설명한 바와 동일하거나 유사하므로, 반복 설명은 배제하도록 한다.
도 2a 내지 도 2e의 방법은 다양하게 변형될 수 있다. 일례로, 도 2c의 단계에서 제2홈(G22)에 의해 노출된 전극층(501)을 식각하여 제2도전형 반도체층(401)을 노출시킨 후에 후속 공정을 수행할 수 있다. 이러한 변형예가 도 3a 내지 도 3c에 도시되어 있다. 도 3a 내지 도 3c를 참조하여 상기 변형예를 간략히 설명하도록 한다.
도 3a를 참조하면, 도 2c의 구조에서 제2홈(G22)에 의해 노출된 전극층(501)을 식각하여 제2도전형 반도체층(401)을 노출시킬 수 있다. 전극층(501)의 식각 방법은 도 1d 및 도 1f에서 설명한 전극층(500)의 식각 방법과 동일하거나 유사할 수 있다.
도 3b를 참조하면, 도 3a의 결과물의 상면 전체에 전극물질층(702)을 형성할 수 있다. 즉, 제1홈(G11)에 의해 노출된 제1도전형 반도체층(201) 및 제2홈(G22)에 의해 노출된 제2도전형 반도체층(401) 그리고 레진층(601) 상에 전극물질층(702)을 형성할 수 있다. 전극물질층(702)은 소정의 금속으로 형성할 수 있다. 전극물질층(702)을 형성한 후, 필요에 따라, 소정의 열처리 공정을 추가할 수 있다.
도 3c를 참조하면, 레진층(601) 및 그 위에 형성된 전극물질층(702)을 제거할 수 있다. 제1도전형 반도체층(201) 상에 잔류된 전극물질층(702)을 제1전극(702A)이라 할 수 있고, 제2도전형 반도체층(401) 상에 잔류된 전극물질층(702)을 제2전극(702B)이라 할 수 있다. 제2전극(702B)은 전극층(501)의 식각된 영역 내에 형성될 수 있고, 전극층(501)과 유사한 높이(혹은, 동일한 높이)를 가질 수 있다.
도 1a 내지 도 1i, 도 2a 내지 도 2e 및 도 3a 내지 도 3c의 공정에서 사용하는 방법, 즉, 레진층(600, 601)을 형성한 후, 이를 다중 단차 구조를 갖는 스탬프(S10, S11)로 패터닝한 후, 패터닝된 레진층(600, 601)을 식각 마스크로 이용하는 방법은 발광소자의 제조를 위한 기존 공정을 모두 대체할 수도 있지만, 기존 공정의 일부를 대체하는 것도 가능하다. 다시 말해, 상기와 같이 패터닝된 레진층(600, 601)을 식각 마스크로 이용하는 방법과 기존의 포토리소그라피 공정을 함께 사용해서 발광소자를 제조할 수도 있다. 즉, 일부 공정은 본 발명의 실시예에 따른 방법으로 진행하고, 다른 일부 공정은 기존의 포토리소그라피 공정으로 진행할 수 있다. 기존 공정의 일부만 본 발명의 실시예에 따른 방법으로 대체하는 경우라도, 공정의 단순화 및 제조비용의 절감 등의 효과를 얻을 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 전술한 본 발명의 실시예에 따른 발광소자의 제조방법은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1c의 스탬프(S10)에서 제1돌출부(P10)와 제2돌출부(P20)는 동일하거나 유사한 두께(즉, 수직 방향으로의 길이)를 가질 수 있고, 제1돌출부(P10)도 다중 단차 구조를 가질 수 있다. 이렇게 스탬프(S10)의 형상이 변형됨에 따라, 후속 공정이 다소 달라질 수 있다. 이와 유사하게, 도 2a의 스탬프(S11)의 구조도 변형될 수 있고, 그에 따라, 후속 공정이 달라질 수 있다. 또한, 본 발명의 사상(idea)은 수평형 발광소자가 아닌 다른 발광소자, 예컨대, 수직형 발광소자에 적용될 수 있고, 그 밖에 다른 반도체소자에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
100, 101 : 기판 200, 201 : 제1도전형 반도체층
300, 301 : 활성층 400, 401 : 제2 도전형 반도체층
500, 501 : 전극층 600, 601 : 레진층(마스크층)
700, 701 : 전극물질층 700A, 701A : 제1전극
700B, 701B : 제2전극 L10, L11 : 발광구조체
S10, S11 : 스탬프 B10, B11 : 베이스층
P10, P11 : 제1돌출부 P20, P22 : 제2돌출부
G10, G11 : 제1홈 G20, G22 : 제2홈

Claims (20)

  1. 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계;
    상기 발광구조체 상에 전극층을 형성하는 단계;
    상기 전극층 상에 레진층을 형성하는 단계;
    상기 레진층을 다중 단차 구조를 갖는 스탬프로 임프린트하여 상기 레진층에 제1홈 및 제2홈을 형성하는 단계;
    상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계;
    상기 제2홈 부분의 상기 레진층을 식각하여 상기 전극층을 노출시키는 단계;
    상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계; 및
    상기 제1홈에 의해 노출된 상기 제1도전형 반도체 상에 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 제2도전형 반도체 상에 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 스탬프는 단일 단차 구조를 갖는 제1돌출부와 다중 단차 구조를 갖는 제2돌출부를 포함하고,
    상기 제1돌출부에 의해 상기 제1홈이 형성되고, 상기 제2돌출부에 의해 상기 제2홈이 형성되는 발광소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 제2돌출부의 두께는 상기 제1돌출부의 두께보다 작은 발광소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 스탬프는 제1돌출부와 제2돌출부를 포함하고, 상기 제2돌출부는 상기 제1돌출부보다 작은 두께를 가지며,
    상기 제1돌출부에 의해 상기 제1홈이 형성되고, 상기 제2돌출부에 의해 상기 제2홈이 형성되는 발광소자의 제조방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 레진층에 상기 제1홈 및 제2홈을 형성하는 단계에서,
    상기 제1홈은 상기 전극층을 노출시키도록 형성하고,
    상기 제2홈은 상기 제1홈보다 얕은 깊이로 형성하는 발광소자의 제조방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1홈 및 제2홈 중 적어도 상기 제2홈은 다중 리세스 구조를 갖는 발광소자의 제조방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항 또는 제 6 항에 있어서,
    상기 제1홈은 단일 리세스 구조를 갖는 발광소자의 제조방법.
  8. 제 1 내지 6 항 중 어느 한 항에 있어서,
    상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계 후,
    상기 레진층에 대한 식각 공정을 수행하여 상기 노출된 제2도전형 반도체 주위의 상기 전극층의 상면을 노출시키는 단계를 더 포함하는 발광소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 제2전극은 상기 전극층의 식각된 영역을 메우면서 그 주위의 전극층 위로 연장된 구조를 갖는 발광소자의 제조방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1전극 및 상기 제2전극을 형성하는 단계 후,
    상기 레진층을 제거하는 단계를 더 포함하는 발광소자의 제조방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제1전극 및 상기 제2전극은 리프트-오프(lift-off) 공정으로 형성하는 발광소자의 제조방법.
  12. 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계;
    상기 발광구조체 상에 전극층을 형성하는 단계;
    상기 전극층 상에 상기 전극층을 노출시키는 제1홈 및 상기 제1홈보다 얕은 깊이의 제2홈을 갖는 마스크층을 형성하는 단계;
    상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계;
    상기 제2홈 부의 상기 마스크층을 식각하여 상기 전극층을 노출시키는 단계;
    상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계; 및
    상기 제1홈에 의해 노출된 상기 제1도전형 반도체 상에 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 제2도전형 반도체 상에 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 제1홈 및 제2홈 중 적어도 하나는 다중 리세스 구조를 갖는 발광소자의 제조방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 제1홈은 단일 리세스 구조를 갖고,
    상기 제2홈은 다중 리세스 구조를 갖는 발광소자의 제조방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 12 내지 14 항 중 어느 한 항에 있어서,
    상기 제2홈에 의해 노출된 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계 후,
    상기 마스크층에 대한 식각 공정을 수행하여 상기 노출된 제2도전형 반도체 주위의 상기 전극층의 상면을 노출시키는 단계를 더 포함하는 발광소자의 제조방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 12 항에 있어서,
    상기 제2전극은 상기 전극층의 식각된 영역을 메우면서 그 주위의 전극층 위로 연장된 구조를 갖는 발광소자의 제조방법.
  17. 기판 상에 제1도전형 반도체와 제2도전형 반도체 및 이들 사이에 활성층을 포함하는 발광구조체를 형성하는 단계;
    상기 발광구조체 상에 전극층을 형성하는 단계;
    상기 전극층 상에 상기 전극층을 노출시키는 제1홈 및 상기 제1홈보다 얕은 깊이의 제2홈을 갖는 마스크층을 형성하는 단계;
    상기 제1홈에 의해 노출된 상기 전극층 및 그 아래의 상기 제2도전형 반도체와 활성층을 식각하여 상기 제1도전형 반도체를 노출시키는 단계;
    상기 제2홈 부의 상기 마스크층을 식각하여 상기 전극층을 노출시키는 단계;
    상기 제1홈에 의해 노출된 상기 제1도전형 반도체에 접촉된 제1전극을 형성하고, 상기 제2홈에 의해 노출된 상기 전극층에 접촉된 제2전극을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 17 항에 있어서,
    상기 제1홈 및 제2홈은 임프린트(imprint) 방법으로 형성하는 발광소자의 제조방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제 17 항에 있어서,
    상기 제1홈 및 제2홈은 단일 리세스 구조를 갖는 발광소자의 제조방법.
  20. 제 17 항에 있어서,
    상기 제2홈 부분의 상기 전극층을 식각하여 상기 제2도전형 반도체를 노출시키는 단계를 더 포함하고,
    상기 제2전극은 상기 제2도전형 반도체 상에 형성하는 발광소자의 제조방법.
KR1020120029407A 2012-03-22 2012-03-22 발광소자의 제조방법 KR101309112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029407A KR101309112B1 (ko) 2012-03-22 2012-03-22 발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029407A KR101309112B1 (ko) 2012-03-22 2012-03-22 발광소자의 제조방법

Publications (1)

Publication Number Publication Date
KR101309112B1 true KR101309112B1 (ko) 2013-09-17

Family

ID=49456251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029407A KR101309112B1 (ko) 2012-03-22 2012-03-22 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101309112B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762004B1 (ko) 2006-08-07 2007-09-28 삼성전기주식회사 질화물계 발광 다이오드 소자의 제조방법
KR100776240B1 (ko) 2006-02-21 2007-11-16 엘지전자 주식회사 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프
KR20090020898A (ko) * 2007-08-24 2009-02-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100974288B1 (ko) 2010-01-13 2010-08-05 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776240B1 (ko) 2006-02-21 2007-11-16 엘지전자 주식회사 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프
KR100762004B1 (ko) 2006-08-07 2007-09-28 삼성전기주식회사 질화물계 발광 다이오드 소자의 제조방법
KR20090020898A (ko) * 2007-08-24 2009-02-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100974288B1 (ko) 2010-01-13 2010-08-05 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package

Similar Documents

Publication Publication Date Title
US10043945B2 (en) Method of manufacturing a light emitting device
KR102067376B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100858877B1 (ko) 반도체 소자 제조 방법
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
US8629048B1 (en) Methods of forming a pattern on a substrate
JP6841198B2 (ja) 発光素子の製造方法
US20160042950A1 (en) Multi materials and selective removal enabled reserve tone process
CN102227825B (zh) 光电子半导体芯片以及用于制造光电子半导体芯片的方法
JP4963867B2 (ja) 光制御構造の作成方法、光制御構造および半導体発光素子
US20150349196A1 (en) Nitride semiconductor light-emitting device and method of manufacturing same
US10031414B2 (en) Template, method of manufacturing the same, and imprint method
KR101490174B1 (ko) 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법
JP2007288106A (ja) 半導体発光素子の製造方法およびそれから得られる素子
KR101309112B1 (ko) 발광소자의 제조방법
US9543160B2 (en) Reducing defects in patterning processes
US8597530B2 (en) Method of forming semiconductor device
US9958609B2 (en) Method of manufacturing nano antenna
US20120077334A1 (en) Method for fabricating semiconductor devices
US20090170033A1 (en) Method of forming pattern of semiconductor device
US8969214B2 (en) Methods of forming a pattern on a substrate
US20160067910A1 (en) Template, template manufacturing method, and imprinting method
US20050012107A1 (en) [led device ]
US9348230B2 (en) Method of manufacturing semiconductor device
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR20090076223A (ko) 더블 패터닝 방식을 이용하여 형성되는 콘택홀을 구비한상변화 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee