KR101302550B1 - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR101302550B1
KR101302550B1 KR1020050051331A KR20050051331A KR101302550B1 KR 101302550 B1 KR101302550 B1 KR 101302550B1 KR 1020050051331 A KR1020050051331 A KR 1020050051331A KR 20050051331 A KR20050051331 A KR 20050051331A KR 101302550 B1 KR101302550 B1 KR 101302550B1
Authority
KR
South Korea
Prior art keywords
layer
circular protrusion
substrate
forming
region
Prior art date
Application number
KR1020050051331A
Other languages
Korean (ko)
Other versions
KR20060131123A (en
Inventor
박성진
송무형
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050051331A priority Critical patent/KR101302550B1/en
Publication of KR20060131123A publication Critical patent/KR20060131123A/en
Application granted granted Critical
Publication of KR101302550B1 publication Critical patent/KR101302550B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13398Spacer materials; Spacer properties

Abstract

본 발명에 있어서는 패턴드 스페이서가 형성된 컬러필터 기판에 대향하는 어레이 기판에 충분한 노출간격을 갖는 이중층 구조의 제 1 및 제 2 원형돌기를 상기 패턴드 스페이서에 대응하여 구비함으로써 유기절연물질로 이루어진 패턴드 스페이서의 터치 불량 및 중력불량을 방지할 수 있는 구조의 액정표시장치 및 그 제조 방법을 제공한다. According to the present invention, a patterned layer made of an organic insulating material is provided by providing a first layer and a second circular protrusion having a double layer structure corresponding to the patterned spacer with a sufficient exposure interval on an array substrate facing the color filter substrate on which the patterned spacer is formed. Provided are a liquid crystal display device having a structure capable of preventing poor touch and gravity failure of a spacer, and a manufacturing method thereof.

이때, 상기 이중층 구조의 원형돌기를 구비한 액정표시장치용 어레이 기판을 4마스크 공정에 의해 제조하는 방법을 제안함으로써 추가적인 마스크 공정을 필요로 하지 않는다는 특징을 갖는다. In this case, the method of manufacturing the array substrate for the liquid crystal display device having the circular protrusion of the double layer structure by the four mask process is proposed so that an additional mask process is not required.

패턴드 스페이서, 원형돌기, 터치불량, 중력불량 Patterned spacer, Circular protrusion, Bad touch, Bad gravity

Description

액정표시장치 및 그 제조 방법{Liquid crystal display device and method of fabricating the same}Liquid crystal display device and method of manufacturing the same {Liquid crystal display device and method of fabricating the same}

도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.1 is a three-dimensional view of a portion of a general liquid crystal display device.

도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면. 2 is a plan view of a portion of a conventional liquid crystal display device having a patterned spacer.

도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.3 is a cross-sectional view taken along the line III-III of FIG. 2;

도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면. 4 is a partial plan view of a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention.

도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.5 is a cross-sectional view taken along the line V-V of FIG. 4.

도 6a 내지 도 6e는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도.6A through 6E are cross-sectional views illustrating a process of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 원형돌기를 구비한 액정표시장치용 어레이 기판의 제조 공정에 따른 단계별 공정 단면도.7A to 7F are cross-sectional views illustrating a process of manufacturing an array substrate for a liquid crystal display device having a circular protrusion according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

110 : 어레이 기판 113 : 게이트 배선 110: array substrate 113: gate wiring

115 : 게이트 전극 117 : 게이트 절연막115: gate electrode 117: gate insulating film

120 : 반도체층 123 : 제 1 원형돌기120: semiconductor layer 123: first circular protrusion

125 : 3중층 구조 데이터 배선 128 : 소스 전극125: triple layer structure data wiring 128: source electrode

130 : 드레인 전극 133 : 제 2 원형돌기130: drain electrode 133: second circular protrusion

140 : 보호층 143 : 드레인 콘택홀140: protective layer 143: drain contact hole

147 : 화소전극 150 : 컬러필터 기판147: pixel electrode 150: color filter substrate

153 : 블랙매트릭스 153: Black Matrix

156a, 156b, 156c : 적, 녹 ,청색 컬러필터 패턴156a, 156b, 156c: Red, Green, Blue Color Filter Pattern

163 : 패턴드 스페이서 170 : 액정층163: patterned spacer 170: liquid crystal layer

P : 화소영역 PrA : 원형돌기 형성부P: pixel area PrA: circular protrusion forming part

TrA : 스위칭 영역 Tr : 박막트랜지스터TrA: Switching Area Tr: Thin Film Transistor

본 발명은 액정표시장치에 관한 것이며, 특히 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치 및 그 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a patterned spacer and a method of manufacturing the same.

최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next generation advanced display devices having low power consumption, good portability, high technology value, and high added value.

이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프 (off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.Among the liquid crystal display devices, an active matrix liquid crystal display device having a thin film transistor, which is a switching element that can control voltage on / off for each pixel, has the best resolution and video performance. It is attracting attention.

일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다. In general, an LCD device forms an array substrate and a color filter substrate through an array substrate manufacturing process for forming a thin film transistor and a pixel electrode, and a color filter substrate manufacturing process for forming a color filter and a common electrode, respectively. It completes through the liquid crystal cell process through a liquid crystal between them.

도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다. FIG. 1 is a three-dimensional view of a portion of a general liquid crystal display, and is shown centering on an active region defined as a region in which a liquid crystal is driven.

도시한 바와 같이, 일반적인 액정표시장치(1)는 서로 일정간격 이격되어 상부의 컬러필터 기판(20) 및 하부의 어레이 기판(10)이 대향하고 있고, 이 컬러필터 기판 및 어레이 기판(20, 10) 사이에는 액정층(30)이 개재되어 있다. As shown in the drawing, the general liquid crystal display device 1 is spaced apart from each other at a predetermined interval so that the upper color filter substrate 20 and the lower array substrate 10 face each other, and the color filter substrate and the array substrates 20 and 10 are opposite to each other. ) Is interposed between the liquid crystal layer 30.

상기 하부기판(10) 상부에는 다수 개의 게이트 및 데이터 배선(13, 15)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(13, 15)이 교차되는 지점에 박막트랜지스터(Tr)가 형성되어 있으며, 게이트 및 데이터 배선(13, 15)이 교차되는 영역으로 정의되는 화소영역(P)에는 상기 박막트랜지스터(Tr)와 연결된 화소전극(17)이 형성되어 있다. A plurality of gates and data lines 13 and 15 cross each other on the lower substrate 10, and a thin film transistor Tr is formed at a point where the gates and data lines 13 and 15 cross each other. A pixel electrode 17 connected to the thin film transistor Tr is formed in the pixel area P defined as an area where the gate and the data lines 13 and 15 intersect.

그리고, 상부기판(20)내에는 컬러필터층(23), 공통전극(27)이 차례대로 형성되어 있다. 도면에 도시하지 않았지만, 컬러필터층(23)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스(미도시)로 구성된다. The color filter layer 23 and the common electrode 27 are sequentially formed in the upper substrate 20. Although not shown in the drawing, the color filter layer 23 is a color filter for transmitting only light of a specific wavelength band and a black matrix (not shown) positioned at the boundary of the color filter to block light on an area where the arrangement of liquid crystals is not controlled. It is composed.

전술한 액정표시장치의 구성에 있어서, 도면에 나타나지 않았지만, 상기 두 기판(10, 20)간의 일정한 셀갭을 유지하기 위하여 상기 두 기판(10, 20)의 테두리에는 씰패턴(미도시)이 형성되어 있으며, 두 기판(10, 20)의 내부에는 일정한 직경을 갖는 볼 스페이서(ball spacer)가 구비되어 있다. 상기 볼 스페이서(ball spacer)는 일정한 크기를 갖는 구형의 물질을 산포 공정을 통해 어레이 기판(10) 또는 컬러필터 기판(20) 전면에 형성시키는 것이 일반적이나, 산포공정 진행시 기판 전면에 고루 산포되지 않아 발생하는 스페이서 뭉침에 의한 불량 및 화소영역(P) 내에 도포되어 빛샘 불량 등을 발생시키는 등의 문제가 발생하고 있다. In the above-described configuration of the liquid crystal display device, although not shown in the drawing, in order to maintain a constant cell gap between the two substrates 10 and 20, a seal pattern (not shown) is formed at an edge of the two substrates 10 and 20. The two substrates 10 and 20 are provided with ball spacers having a constant diameter. The ball spacer is generally formed on the array substrate 10 or the front surface of the color filter substrate 20 through a scattering process of a spherical material having a predetermined size, but is not evenly distributed on the entire surface of the substrate during the spreading process. Problems such as defects caused by agglomeration of spacers that are not generated and coating of light in the pixel region P are generated, such as light leakage defects.

따라서, 최근에는 이러한 볼 스페이서(ball spacer)에 의한 불량 문제를 해결하기 위해 어레이 기판(10) 또는 컬러필터 기판(20) 상에 패터닝되어 일정한 형태의 고른 분포를 가지며 형성할 수 있는 패턴드 스페이서(patterned spacer)가 제안되었다. Therefore, in order to solve the problem caused by such a ball spacer (ball spacer) in recent years, patterned spacers that can be formed on the array substrate 10 or the color filter substrate 20 to have a uniform distribution of a uniform shape ( patterned spacer) has been proposed.

도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다. FIG. 2 is a partial plan view of a conventional liquid crystal display device having a patterned spacer, and FIG. 3 is a cross-sectional view taken along the cutting line III-III of FIG. 2.

우선 도 2를 참조하면, 도시한 바와 같이, 어레이 기판(40) 상에 가로방향으로 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43)과 교차하며 세로방향으로 데이터 배선(55)이 형성되어 있다. 상기 두 배선(43, 55)이 교차하여 화소영역(P)을 정의하며, 상부의 컬러필터 기판(70) 상에 구비된 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)과 대응하여, 순차적으로 적, 녹, 청색 화소를 형성하고 있다. 상기 각 화소영역(P)내에 상기 게이트 배선(43)과 연결된 게이트 전극(45)과 상기 데이터 배선(55)에서 분기한 소스 전극(58)과 상기 소스 전극(58)과 일정간격 이격하여 형성되는 드레인 전극(60)이 형성되어 있다. 또한, 상기 드레인 전극(60)은 상부의 화소전극(67)과 드레인 콘택홀(65)을 통해 연결되어 있다. 상기 게이트 전극(45)과 소스 및 드레인 전극(58, 60)은 하부의 반도체층(50)과 더불어 스위칭 소자인 박막트랜지스터(Tr)를 형성하고 있다.Referring first to FIG. 2, as shown, a gate wiring 43 is formed on the array substrate 40 in a horizontal direction, and the data wiring 55 intersects with the gate wiring 43 in a vertical direction. Formed. The two wires 43 and 55 intersect to define the pixel area P, and correspond to the red, green, and blue color filter patterns 76a, 76b, and 76c provided on the color filter substrate 70. Thus, red, green, and blue pixels are sequentially formed. In the pixel region P, the gate electrode 45 connected to the gate line 43 and the source electrode 58 branched from the data line 55 are spaced apart from the source electrode 58 by a predetermined distance. The drain electrode 60 is formed. In addition, the drain electrode 60 is connected to the upper pixel electrode 67 and the drain contact hole 65. The gate electrode 45 and the source and drain electrodes 58 and 60 together with the lower semiconductor layer 50 form a thin film transistor Tr, which is a switching element.

또한, 상기 적, 녹, 청색을 갖는 다수의 화소영역으로 구성되는 액티브 영역(AA)에는 상기 두 기판(40, 70)을 합착하여 액정패널 형성 시, 상부의 컬러필터 기판(70)과의 일정한 갭(gap) 형성을 위한 패턴드 스페이서(patterned spacer)(83)가 일정 간격으로 이격하며 반복적으로 형성되어 있다. 이때, 상기 패턴드 스페이서(83)는 빛샘불량 등의 발생을 방지하기 위해 화상을 표시하는 화소영역(P)이 아닌 게이트 배선(43) 상에 일정간격을 가지며 이격되어 형성되어 있음을 알 수 있다.In addition, when the liquid crystal panel is formed by bonding the two substrates 40 and 70 to the active region AA including the plurality of pixel regions having red, green, and blue colors, the active region AA may be fixed with the upper color filter substrate 70. Patterned spacers 83 for gap formation are spaced at regular intervals and are repeatedly formed. In this case, the patterned spacers 83 may be formed to be spaced apart from each other on the gate line 43 instead of the pixel area P displaying the image in order to prevent light leakage. .

다음, 도 3을 참조하여 종래의 패턴드 스페이서를 구비한 액정표시장치의 단면 구조에 대해 간단히 설명한다. Next, a cross-sectional structure of a liquid crystal display device having a conventional patterned spacer will be briefly described with reference to FIG.

우선, 어레이 기판(40) 상에 게이트 전극(45)과 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43) 위로 전면에 게이트 절연막(47)이 형성되어 있다. 또한, 상기 게이트 절연막(47) 위로 액티브층(50a)과 오믹콘택층(50b)으로 구성된 반도체층(50)이 상기 게이트 전극(45)에 대응하여 형성되어 있으며, 상기 반도체층(50) 위로 상기 오믹콘택층(50b)과 각각 접촉하며 상기 게이트 전극(45)을 사이에 두고 일정간격 이격하여 소스 및 드레인 전극(58, 60)이 형성되어 있다. 또한, 상기 소스 및 드레인 전극(58, 60)과 노출된 게이트 절연막(47) 위로 보호층(63)이 형성되어 있으며, 상기 보호층(63) 위로 투명 도전성물질이 증착되어 화소전극(67)이 드레인 콘택홀(65)을 통해 상기 드레인 전극(60)과 접촉하며 형성되어 있다. First, a gate electrode 45 and a gate wiring 43 are formed on the array substrate 40, and a gate insulating film 47 is formed on the entire surface of the gate wiring 43. In addition, a semiconductor layer 50 including an active layer 50a and an ohmic contact layer 50b is formed on the gate insulating layer 47 to correspond to the gate electrode 45. The source and drain electrodes 58 and 60 are formed to be in contact with the ohmic contact layer 50b and spaced apart from each other with the gate electrode 45 interposed therebetween. In addition, a passivation layer 63 is formed on the source and drain electrodes 58 and 60 and the exposed gate insulating layer 47, and a transparent conductive material is deposited on the passivation layer 63 so that the pixel electrode 67 is formed. It is formed in contact with the drain electrode 60 through the drain contact hole (65).

다음, 전술한 어레이 기판(40)에 대향하여 위치한 컬러필터 기판(70)에 있어서는, 그 하면으로 다수의 개구부를 갖는 격자 형태의 블랙매트릭스(73)가 형성되어 있으며, 상기 개구부에는 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)이 순차적으로 배열하며 컬러필터층(76)이 형성되어 있으며, 상기 컬러필터층(76) 하부에 투명 도전성 물질로 이루어진 공통전극(79)이 형성되어 있으며, 상기 공통전극(79)과 하부 어레이 기판(40)상의 보호층(63)과 동시에 접촉하며, 일정간격을 가지며 배열된 다수의 패턴드 스페이서(83)가 형성되어 있다. Next, in the color filter substrate 70 positioned to face the array substrate 40 described above, a black matrix 73 having a lattice form having a plurality of openings is formed on the lower surface thereof. Blue color filter patterns 76a, 76b, and 76c are sequentially arranged, and a color filter layer 76 is formed. A common electrode 79 made of a transparent conductive material is formed under the color filter layer 76. A plurality of patterned spacers 83 are formed to be in contact with the common electrode 79 and the protective layer 63 on the lower array substrate 40 at the same time.

이때, 도면에 나타내지 않았지만, 상기 어레이 기판(40)의 보호층(63) 상부 및 컬러필터 기판(70)의 공통전극(79) 하부에는 액정의 초기배향을 위한 배향막이 각각 형성되어 있으며, 상기 두 기판(40, 70)의 배향막 사이의 영역에는 액정이 개재되어 액정층(90)이 형성되어 있다.In this case, although not shown in the drawings, an alignment layer for initial alignment of the liquid crystals is formed on the protective layer 63 of the array substrate 40 and the common electrode 79 of the color filter substrate 70, respectively. The liquid crystal layer 90 is formed by interposing liquid crystal in the region between the alignment films of the substrates 40 and 70.

전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)에 있어서, 상기 패턴드 스페이서(83)는 어레이 기판(40) 또는 컬러필터 기판(70) 중 어느 하나의 기판에 형성되어도 무방하나, 공정의 편의상 통상적으로 컬러필터 기판(70)에 형성되고 있다. 그 이유는 액정표시장치(35)의 제조 공정에서 상기 어레이 기판(40)과 컬러필터 기판(70)은 각각 따로 공정을 진행하여 완성한 후, 이들 두 기판(40, 70)을 서로 합착을 하게 되는데 상대적으로 공정이 단순한 컬러필터 기판(70)에 상기 패턴드 스페이서(83)를 형성함으로써 어레이 기판(40)과의 생산 보조를 맞 출 수 있기 때문이다.In the liquid crystal display device 35 having the patterned spacers 83 as described above, the patterned spacers 83 may be formed on any one of the array substrate 40 or the color filter substrate 70. However, it is usually formed on the color filter substrate 70 for the convenience of the process. The reason is that the array substrate 40 and the color filter substrate 70 are separately processed in the manufacturing process of the liquid crystal display device 35, and then the two substrates 40 and 70 are bonded to each other. This is because the patterned spacers 83 are formed on the color filter substrate 70 having a relatively simple process so that production assistance with the array substrate 40 can be achieved.

그러나, 전술한 바와같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)는 고온 환경에서 액정이 하부 중력방향으로 쏠리는 중력 불량이 발생하게 된다. 그 이유는 온도에 따른 패턴드 스페이서(83)의 팽창률이 액정의 팽창률보다 작고, 어레이 기판 또는 컬러필터 기판의 베이스를 이루는 유리재질의 기판의 팽창률보다도 작기 때문에 고온 환경에서 액정표시장치(35)를 구동시킬 때 상기 유리 재질의 베이스 기판과 패턴드 스페이서(83) 사이에 이격이 발생하여 액정표시장치(35)의 셀갭을 일정하게 유지시키지 못하기 때문이다.However, in the liquid crystal display device 35 having the patterned spacer 83 as described above, a gravity failure occurs in which the liquid crystal is concentrated in the lower gravity direction in a high temperature environment. The reason is that the expansion ratio of the patterned spacer 83 according to temperature is smaller than that of the liquid crystal and smaller than that of the glass substrate forming the base of the array substrate or the color filter substrate. This is because a gap is generated between the glass base substrate and the patterned spacer 83 when driving the cell gap of the liquid crystal display device 35.

또한, 상기 패턴드 스페이서(83)는 작은 압력에 의해서도 눌리게 되어 셀갭을 균일하게 유지시키지 못하는 문제점이 있다. 이는 패턴드 스페이서(83)의 탄력은 실리카 재질의 볼 스페이서보다 상대적으로 낮기 때문이며, 이에 따라, 액정표시장치의 화상표시면인 액티브 영역을 터치 시, 액정 밀림 자국과 같은 터치불량이 발생되는 문제가 있다. In addition, the patterned spacer 83 is pressed even by a small pressure, there is a problem that does not maintain a uniform cell gap. This is because the elasticity of the patterned spacer 83 is relatively lower than that of the silica ball spacer. Accordingly, when the active region, which is an image display surface of the liquid crystal display, is touched, a touch defect such as a liquid crystal slide mark is generated. have.

상기 문제점을 해결하기 위해서, 본 발명에서는 컬러필터 기판에는 패턴드 스페이서를 구비하고, 어레이 기판에는 상기 패턴드 스페이서에 대응하여 원형 돌기를 구성함으로써 패턴드 스페이서에 기인한 중력불량 및 터치 불량을 방지할 수 있는 액정표시장치를 제공하는 것에 그 목적이 있다.In order to solve the above problems, in the present invention, the color filter substrate is provided with a patterned spacer, and the array substrate has a circular protrusion corresponding to the patterned spacer to prevent gravity defects and touch defects caused by the patterned spacer. It is an object of the present invention to provide a liquid crystal display device.

또한, 상기 원형 돌기를 갖는 어레이 기판을 4마스크 공정을 진행하여 완성 함으로써 추가적인 마스크 공정 없이 돌기구조의 액정표시장치용 어레이 기판의 제조방법을 제공하는 것에 또 다른 목적이 있다. Another object of the present invention is to provide a method of manufacturing an array substrate for a liquid crystal display device having a protrusion structure by completing the array substrate having the circular protrusions by performing a four mask process.

상기 목적을 달성하기 위하여 본 발명의 일실시예에 의한 액정표시장치는In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention

제 1 기판과; 상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 게이트 절연막을 사이에 두고 교차하여 화소를 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 박막 트랜지스터와; 상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 상기 데이터 배선을 형성한 물질과 동일한 물질로 서로 다른 제 1 및 제 2 직경을 갖는 이중층 구조로 형성된 제 1 및 제 2 원형 돌기와; 상기 박막 트랜지스터와 제 1 및 제 2 원형돌기를 덮으며, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과; 상기 제 1 기판과 대향하는 제 2 기판과; 개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와; 상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부에 형성된 공통전극과; 상기 공통전극 하부로 상기 제 1 기판 상의 제 1 및 제 2 원형돌기에 대응하여 구성된 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함한다. A first substrate; A plurality of gate wirings formed on the first substrate; A plurality of data lines defining pixels by crossing the plurality of gate lines and a gate insulating layer therebetween; A thin film transistor provided at an intersection point of the gate wiring and the data wiring; First and second circular protrusions formed in a double layer structure having different first and second diameters from the same material as the material on which the data wiring is formed on the gate insulating layer; A protective layer covering the thin film transistor and the first and second circular protrusions and having a drain contact hole exposing the drain electrode; A pixel electrode contacting the drain electrode through the drain contact hole over the passivation layer; A second substrate facing the first substrate; A black matrix having an opening and configured to have a lattice shape corresponding to an area corresponding to the gate line and the data line under the second substrate; A color filter layer having periodic red, green, and blue patterns formed in the openings; A common electrode formed under the color filter layer; A patterned spacer formed below the common electrode to correspond to the first and second circular protrusions on the first substrate; And a liquid crystal layer interposed between the first and second substrates.

이때, 상기 제 1 원형돌기는 상기 박막트랜지스터의 반도체층 증 액티브층을 형성하는 동일한 물질인 순수 비정질 실리콘으로 이루어진 것이 특징이며, 이때, 상기 제 1 직경은 8㎛ 내지 12㎛인 것이 바람직하다. At this time, the first circular protrusion is characterized in that the amorphous material of the same material forming the semiconductor layer enhancement active layer of the thin film transistor, characterized in that, wherein the first diameter is preferably 8㎛ to 12㎛.

또한, 상기 제 2 원형돌기는 상기 박막트랜지스터의 반도체층 중 오믹콘택층을 형성하는 동일한 물질인 불순물 비정질 실리콘과 금속물질의 이중층 구조인 것이 특징이다. The second circular protrusion may have a double layer structure of impurity amorphous silicon and a metal material, which is the same material forming the ohmic contact layer among the semiconductor layers of the thin film transistor.

또한, 상기 제 2 직경은 4㎛ 내지 6㎛인 것이 바람직하다. In addition, the second diameter is preferably 4㎛ 6㎛.

또한, 상기 제 1 원형돌기의 제 2 원형돌기에 의해 노출된 부분의 폭은 2㎛ 내지 3㎛인 것이 바람직하다. In addition, the width of the portion exposed by the second circular protrusion of the first circular protrusion is preferably 2㎛ to 3㎛.

또한, 상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된 것이 바람직하다. In addition, an overcoat layer is further provided between the color filter layer and the common electrode.

본 발명에 따른 액정표시장치의 제조 방법은 게이트 배선과 데이터 배선이 교차하여 화소영역을 정의하고, 상기 화소영역 내에 박막트랜지스터가 형성되는 스위칭 영역이 정의되며, 상기 게이트 배선 상에서로 이격한 다수의 원형돌기 영역이 정의된 제 1 기판 상에, 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층을 형성하고, 상기 다수의 원형돌기 영역에 제 1 직경을 갖는 순수 비정질 실리콘의 제 1 원형돌기와, 상기 제 1 원형돌기 상부로 상기 제 1 직경보다 작은 제 2 직경을 갖는 불순물 비정질 실리콘과 금속물질의 이중층 구조의 제 2 원형돌기를 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 원형돌기 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 제 1 기판에 대응하는 제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와; 상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 하부에 공통전극을 형성하는 단계와; 상기 공통전극 하부에 상기 제 1 및 제 2 원형돌기에 대응하는 영역에 다수의 패턴드 스페이서를 형성하는 단계와; 상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 패턴드 스페이서가 상기 제 2 원형돌기와 대응되도록 합착하는 단계를 포함한다. In the method of manufacturing a liquid crystal display according to the present invention, a gate area and a data line intersect to define a pixel area, a switching area in which a thin film transistor is formed in the pixel area is defined, and a plurality of circular spaces spaced apart on the gate wire. Forming a plurality of gate wirings and a gate electrode branched from the respective gate wirings in each switching region on a first substrate having a protrusion region defined thereon; Forming a gate insulating film over the gate wiring and the gate electrode; A pure amorphous silicon layer, an impurity amorphous silicon layer, and a metal material layer are sequentially formed on the gate insulating layer, and patterned, thereby diverging a plurality of data lines having a triple layer structure intersecting the gate line, and branching from the data line. An active layer made of pure amorphous silicon is formed between a source electrode, a drain electrode spaced a predetermined distance from the source electrode, and the spaced source and drain electrodes, and a pure amorphous having a first diameter in the plurality of circular protrusion regions. Forming a first circular protrusion of silicon and a second circular protrusion of a double layer structure of impurity amorphous silicon and a metal material having a second diameter smaller than the first diameter above the first circular protrusion; Forming a protective layer having the data line, the source and drain electrodes, and a drain contact hole exposing the drain electrode over the first and second circular protrusions; Forming a pixel electrode in contact with the drain electrode for each pixel region on the passivation layer; Forming a black matrix having a plurality of openings under the second substrate corresponding to the first substrate and corresponding to the gate and data wirings; Forming a color filter layer having red, green, and blue patterns sequentially repeated in the plurality of openings; Forming a common electrode under the color filter layer; Forming a plurality of patterned spacers in a region corresponding to the first and second circular protrusions under the common electrode; And interposing the patterned spacer to correspond to the second circular protrusion after the liquid crystal is interposed between the first and second substrates.

이때, 상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 원형돌기를 형성하는 단계는 상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 원형돌기가 형성될 영역을 제외한 제 1 원형돌기 를 형성할 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 원형돌기 영역 외부의 제 1 원형돌기 형성영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속층을 노출시키는 단계와; 상기 노출된 금속층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 동일한 제 1 직경을 갖는 3중층 구조의 제 1 원형돌기를 형성하는 단계와; 상기 데이터 배선과 소스 드레인 패턴과 동일한 직경을 갖는 원형돌기가 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 원형돌기 형성 영역에 있어 상기 제 2 원형돌기 외부로 노출되도록 상기 제 1 직경보다 작은 제 2 직경을 갖는 이중층 구조의 제 2 원형돌기를 형성하는 단계와; 상기 소스 및 드레인 전극과 제 1, 2 원형돌기가 형성된 기판상의 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다. In this case, the forming of the data line, the source and drain electrodes, and the first and second circular protrusions may be performed by sequentially depositing pure amorphous silicon, impurity amorphous silicon, and a metal material on the gate insulating layer in order, and then pure pure silicon layer and impurities. Forming an amorphous silicon layer and a metal material layer; Forming a photoresist layer over the metal material layer; In the regions where the data lines, the source and drain electrodes, and the second circular protrusions are to be formed on the photoresist layer, a transmissive region is formed, except for a spaced area between the source and drain electrodes and a region where the second circular protrusion is to be formed. Placing a mask such that a semi-transmissive region corresponds to a region where the circular protrusion is to be formed, and a blocking region corresponds to the other region, and exposing through the mask; By developing the exposed photoresist layer, a first photoresist pattern having a thick first thickness is formed to correspond to a region where the data line, the source and drain electrodes, and the second circular protrusion are to be formed, and a semi-transmissive region of the mask. A second photoresist pattern of a second thickness thinner than the first thickness is formed in the separation region between the source and drain electrodes corresponding to the first circular protrusion formation region outside the second circular protrusion region, and in other regions. Exposing the metal layer; Sequentially exposing the exposed metal layer, the impurity amorphous silicon layer and the pure amorphous silicon layer below to expose a gate insulating film, thereby forming a data line having a triple layer structure and a source drain pattern connected to the data line; Forming a first circular protrusion having a triple layer structure having a diameter; Removing the second photoresist pattern by performing dry etching on a substrate having a circular protrusion having the same diameter as the data line and the source drain pattern; Source and drain electrodes spaced apart from each other by sequentially etching the exposed metal layer and underlying impurity amorphous silicon layer by removing the second photoresist pattern, and an active layer of pure amorphous silicon between the spaced source and drain electrodes; Forming a second circular protrusion having a double layer structure having a second diameter smaller than the first diameter so that the circular protrusion forming region is exposed to the outside of the second circular protrusion; And removing the first photoresist pattern on the substrate on which the source and drain electrodes and the first and second circular protrusions are formed.

또한, 상기 제 1 직경은 8㎛ 내지 12㎛이며, 상기 제 2 직경은 4㎛ 내지 6㎛인 것이 바람직하며, 상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 바람직하다. In addition, the first diameter is 8㎛ to 12㎛, the second diameter is preferably 4㎛ to 6㎛, the width of the first circular projection exposed to the outside of the second circular projection is 2㎛ to 3㎛ Is preferably.

또한, 상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더욱 포함한다. The method may further include forming an overcoat layer between the color filter layer and the common electrode.

또한, 상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함한다. The method may further include forming a seal pattern along an edge of the first substrate or the second substrate.

또한, 상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 상기 마스크의 반투과영역의 폭을 조절함으로써 결정되는 것이 특징이다.The width of the first circular protrusion exposed to the outside of the second circular protrusion may be determined by adjusting the width of the semi-transmissive area of the mask.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.Hereinafter, preferred embodiments according to the present invention will be described with reference to the drawings.

도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 단면도이다. 4 is a partial plan view of a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along the cutting line V-V of FIG. 4.

우선, 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(101)에 있어, 상부기판인 컬러필터 기판(150)에는 하부의 어레이 기판(110)의 게이트 배선(113)과 데이터 배선(125)에 대응하여 각 화소영역(P)을 둘러싸며 블랙매트릭스(153)가 형성되어 있으며, 각 화소영역(P)에 대응하여 순차적으로 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)이 형성된 컬러필터층(156)이 형성되어 있다. First, in the liquid crystal display device 101 according to the exemplary embodiment of the present invention, the color filter substrate 150, which is the upper substrate, includes the gate wiring 113 and the data wiring () of the lower array substrate 110. A black matrix 153 is formed around each pixel area P to correspond to 125, and the red, green, and blue color filter patterns 156a, 156b, and 156c sequentially correspond to each pixel area P. FIG. ), A color filter layer 156 is formed.

또한, 상기 어레이 기판(110)의 게이트 배선(113)에 대응하는 블랙매트릭스(153) 하부에는 적정 면적을 갖는 패턴드 스페이서(163)가 형성되어 있다. In addition, a patterned spacer 163 having an appropriate area is formed under the black matrix 153 corresponding to the gate wiring 113 of the array substrate 110.

다음, 상기 컬러필터 기판(150)과 대응하는 하부의 어레이 기판(110)에는 가로방향으로 다수의 게이트 배선(113)이 연장 형성되어 있으며, 상기 다수의 게이트 배선(113)과 교차하여 화소영역(P) 정의하며 세로방향으로 다수의 데이터 배선(125)이 형성되어 있으며, 상기 두 배선(113, 125)의 교차지점에는 스위칭 소자로서, 게이트 전극(115)과 게이트 절연막(117)과, 반도체층(120)과 소스 및 드레인 전극(128, 130)으로 이루어진 박막 트랜지스터(Tr)가 형성되어 있다. Next, a plurality of gate lines 113 extend in a horizontal direction in the lower array substrate 110 corresponding to the color filter substrate 150, and cross the plurality of gate lines 113 to form a pixel region ( P) and a plurality of data lines 125 are formed in the vertical direction, and the gate electrode 115 and the gate insulating film 117 and the semiconductor layer are provided as switching elements at intersections of the two lines 113 and 125. The thin film transistor Tr including the 120 and the source and drain electrodes 128 and 130 is formed.

또한, 상기 컬러필터 기판(150)에 형성된 패턴드 스페이서(183)에 대응되는 상기 어레이 기판(110) 상의 게이트 배선(113) 더욱 정확히는 상기 게이트 배선(113)을 덮으며 형성된 게이트 절연막(117) 위로는 화소영역(P)내의 박막트랜지스터(Tr)의 반도체층(120)과 소스 및 드레인 전극(158, 160)을 이루는 동일한 물질로 아일랜드 형태로써 서로 직경을 달리하는 제 1 및 제 2 원형돌기(123, 133)가 형성되어 있는 것이 특징이다. In addition, the gate wiring 113 on the array substrate 110 corresponding to the patterned spacer 183 formed on the color filter substrate 150 more precisely above the gate insulating film 117 covering the gate wiring 113. Is the same material that forms the semiconductor layer 120 of the thin film transistor Tr and the source and drain electrodes 158 and 160 in the pixel region P. The first and second circular protrusions 123 having different diameters as islands are formed. , 133 is formed.

이때, 상기 제 1 및 제 2 원형돌기(123, 133)는 하부의 반도체 물질로 이루어진 제 1 원형돌기(123)의 제 1 직경(d1)이, 상부의 소스 및 드레인 전극(123, 143)을 이루는 금속물질로 이루어진 제 2 원형돌기(133)의 제 2 직경(d2)보다 크게 형성된 것이 특징이다. In this case, the first and second circular protrusions 123 and 133 may have a first diameter d1 of the first circular protrusion 123 made of a lower semiconductor material, and may have the source and drain electrodes 123 and 143 thereon. It is characterized in that it is formed larger than the second diameter (d2) of the second circular protrusion 133 made of a metal material.

본 발명에 따를 액정표시장치의 단면구조에 대해 조금 더 설명한다. The cross-sectional structure of the liquid crystal display device according to the present invention is further described.

우선, 상부기판인 컬러필터 기판(150)의 단면구조를 살펴보면, 투명한 기판(150) 하부에 개구부를 갖는 격자형태의 블랙매트릭스(153)가 형성되어 있으며, 상기 블랙매트릭스(153) 및 노출된 기판(150) 하부에 상기 개구부를 채우며, 블랙매 트릭스(153) 일부와 중첩되며 적, 녹, 청색 컬러필터 패턴(156a, 156b, 156c)이 순차적으로 배열된 컬러필터층(156)이 형성되어 있다. 또한, 상기 컬러필터층(156) 하부로 전면에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(159)이 형성되어 있으며, 상기 공통전극 하부(159)로 패턴드 스페이서(163)가 형성되어 있다. 이때, 상기 패턴드 스페이서(163)는 하부의 어레이 기판(110)의 게이트 배선(113)에 대응하는 부분에 형성된 것이 특징이다.First, referring to the cross-sectional structure of the color filter substrate 150, which is an upper substrate, a black matrix 153 having a lattice shape having an opening is formed below the transparent substrate 150, and the black matrix 153 and the exposed substrate are formed. A color filter layer 156 is formed in the lower portion of the opening, overlapping a portion of the black matrix 153 and sequentially arranged red, green, and blue color filter patterns 156a, 156b, and 156c. In addition, a common electrode 159 made of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material, is formed on the entire surface of the lower portion of the color filter layer 156. 159 is a patterned spacer 163 is formed. In this case, the patterned spacer 163 is formed in a portion corresponding to the gate wiring 113 of the lower array substrate 110.

다음, 하부기판인 어레이 기판(110)은 투명한 기판(110) 상에 게이트 배선(113)과 상기 게이트 배선(113)에서 분기한 게이트 전극(115)이 형성되어 있으며, 상기 게이트 배선(113)과 게이트 전극(115) 위로 게이트 절연막(117)이 전면에 형성되어 있다. Next, in the lower substrate, the array substrate 110 includes a gate wiring 113 and a gate electrode 115 branched from the gate wiring 113 on the transparent substrate 110. The gate insulating layer 117 is formed on the entire surface of the gate electrode 115.

또한, 게이트 절연막(117) 위로 스위칭 소자 형성부(TrA)에 있어서는 순수 비정질 실리콘층(120a)과 불순물 비정질 실리콘층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 위로 상기 반도체층(120) 중 불순물 비정질 실리콘층(120b)과 중첩하며 소스 및 드레인 전극(128, 130) 서로 이격하며 형성되어 있다. 이때, 상기 소스 전극(128)은 게이트 배선(113)과 교차하여 화소영역(P)을 정의하며 형성되는 데이터 배선(125)과 접촉하고 있다. 상기 소스 및 드레인 전극(128, 130) 사이의 이격된 영역에는 불순물 비정질 실리콘층(120b)이 제거되어 순수 비정질 실리콘층(120a)이 노출되고 있다. 이때, 상기 데이터 배선(125)은 4마스크 공정을 진행하는 본 발명의 특징상 반도체층(120)을 구성하기 위해 형 성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층과, 금속물질층을 동시에 패터닝함으로써 3중층 구조를 갖고 있는 것이 특징이다. In addition, in the switching element forming unit TrA, a semiconductor layer 120 including a pure amorphous silicon layer 120a and an impurity amorphous silicon layer 120b is formed on the gate insulating layer 117, and the semiconductor layer 120 is formed. The semiconductor layer 120 overlaps the impurity amorphous silicon layer 120b, and the source and drain electrodes 128 and 130 are spaced apart from each other. In this case, the source electrode 128 is in contact with the data line 125 formed to define the pixel region P while crossing the gate line 113. The impurity amorphous silicon layer 120b is removed from the source and drain electrodes 128 and 130 to expose the pure amorphous silicon layer 120a. In this case, the data line 125 is formed by simultaneously patterning a pure amorphous silicon layer, an impurity amorphous silicon layer, and a metal material layer formed to form the semiconductor layer 120 in accordance with the characteristics of the present invention which performs a four mask process. It is characterized by having a triple layer structure.

또한, 상기 게이트 배선(113)에 대응되는 게이트 절연막(117) 상부에는 비정질 실리콘의 반도체 물질로써 제 1 직경(d1)을 갖는 제 1 원형 돌기(123)가 형성되어 있으며, 상기 제 1 원형 돌기(123) 상부로 상기 제 1 원형돌기(123)와 그 중점을 같이하며, 상기 제 1 직경(d1)보다 작은 제 2 직경(d2)을 갖는 제 2 원형돌기(133)가 불순물 비정질 실리콘과 상기 소스 및 드레인 전극(128, 130)을 형성한 동일한 금속 물질로써 이중층 구조로 형성되어 있다.In addition, a first circular protrusion 123 having a first diameter d1 as a semiconductor material of amorphous silicon is formed on the gate insulating layer 117 corresponding to the gate wiring 113, and the first circular protrusion ( The second circular protrusion 133 having a second diameter d2 smaller than the first diameter d1 and having the same center as that of the first circular protrusion 123 is formed at an upper portion thereof. And the same metal material having the drain electrodes 128 and 130 formed in a double layer structure.

이때, 상기 서로 중첩 구성된 제 1 및 제 2 원형돌기(123, 133)에 있어, 상기 제 1 직경(d1)은 8㎛ 내지 12㎛ 정도의 값을 가지며, 상기 제 2 직경(d2)은 4㎛ 내지 6㎛ 정도의 값을 가짐으로써 상기 제 2 원형돌기(133) 외부로 노출된 제 1 원형돌기(124) 영역의 폭(d3)이 2㎛ 내지 3㎛정도의 값을 갖도록 형성된 것이 특징이다. In this case, in the first and second circular protrusions 123 and 133 configured to overlap each other, the first diameter d1 has a value of about 8 μm to 12 μm, and the second diameter d2 is 4 μm. By having a value of about to 6㎛ having a width d3 of the area of the first circular protrusion 124 exposed to the outside of the second circular protrusion 133 is formed to have a value of about 2㎛ to 3㎛.

이렇게 패턴드 스페이서(163)에 대응하는 어레이 기판(110)상의 제 1 및 제 2 원형돌기(124, 133)를 서로 다른 크기를 갖도록 즉, 서로 크기가 다른 제 1 직경(d1) 및 제 2 직경(d2)을 갖도록 형성하고, 하부의 제 1 직경(d1)을 갖는 제 1 원형돌기(123)의 상기 제 2 직경(d2)을 갖는 제 2 원형돌기(133) 외부로 노출되는 부분이 2㎛ 내지 3㎛정도의 값을 갖는 폭(d3)이 되도록 형성하는 것은, 상기 컬러필터 기판(150)과 어레이 기판(110)을 합착할 때, 합착 오차에 의해 상기 패턴드 스페이서(163)와 상기 제 2 직경(d2)을 갖는 제 2 원형돌기(133)가 정확히 대응하지 않을 수 있는데, 이 경우 상기 제 1 원형돌기(123)의 상기 제 2 원형돌기(133) 외부로 노출된 부분이 충분히 넓게 형성됨으로써, 상기 패턴드 스페이서(163)가 상기 제 1 및 제 2 원형돌기(124, 133) 이외의 영역과 접촉하지 않도록 함으로써, 상기 패턴드 스페이서(163)가 상기 제 1 및 제 2 원형돌기(124, 133) 이외의 다른 기판상의 부분과 접촉하여 접촉 밀도를 상승시켜 중력 또는 터치 마진을 줄어들게 하는 것을 방지하기 위함이다. The first and second circular protrusions 124 and 133 on the array substrate 110 corresponding to the patterned spacer 163 may have different sizes, that is, the first diameter d1 and the second diameter having different sizes. 2 μm of a portion exposed to the outside of the second circular protrusion 133 having the second diameter d2 of the first circular protrusion 123 having the lower first diameter d1 and having a lower diameter d2. Forming the width d3 having a value of about 3 μm to about 3 μm may occur when the color filter substrate 150 and the array substrate 110 are bonded to each other by the bonding error. The second circular protrusion 133 having the second diameter d2 may not correspond exactly. In this case, the portion exposed to the outside of the second circular protrusion 133 of the first circular protrusion 123 is sufficiently wide. As a result, the patterned spacer 163 does not come into contact with regions other than the first and second circular protrusions 124 and 133. By, it is to prevent the patterned spacer 163 is the first and by the second raising the contact density in contact with the portion on the other substrate other than the circular projection (124, 133) to reduce the force of gravity or touch margin.

또한, 도면에는 나타내지 않았지만, 패턴드 스페이서는 전술한 바와같이 상기 원형돌기(124, 133)에 접촉하는 패턴드 스페이서 이외에 도장얼룩을 방지하기 위해 상기 패턴드 스페이서 보다는 낮은 높이, 더욱 정확히는 상기 제 1 및 제 2 원형돌기 단차 정도만큼이 상기 패턴드 스페이서(163)의 높이보다 더 낮은 높이를 갖는 눌림 방지용 패턴드 스페이서(미도시)가 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124) 영역에 대응하여 더욱 형성되고 있는데, 이는 기판의 눌림이 발생하지 않는 한, 상기 노출된 제 1 원형돌기(124) 부분과는 접촉하지 않도록 구성되고 있다. 따라서 기판에 눌림이 발생하였을 경우, 상기 눌림 방지용 패턴드 스페이서(미도시)가 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124)와 접촉함으로써 눌림을 완화시키고 빨리 원상태로 복원하는 역할을 하게 되는 것이다. In addition, although not shown in the drawings, the patterned spacers have a lower height than the patterned spacers, more precisely the first and the same, in order to prevent paint stains other than the patterned spacers contacting the circular protrusions 124 and 133 as described above. The first circular protrusion (not shown) having a height lower than the height of the patterned spacer 163 by the level of the second circular protrusion is exposed to the outside of the second circular protrusion 133 ( 124) is further formed to correspond to the region, which is configured not to contact the exposed portion of the first circular protrusion 124, unless the substrate is pressed. Therefore, when pressing occurs on the substrate, the pressing preventing patterned spacer (not shown) contacts the first circular protrusion 124 exposed to the outside of the second circular protrusion 133 to alleviate the pressing and quickly restore the original state. It will play a role.

따라서, 전술한 바와같이 서로 다른 직경(d1, d2)을 갖는 이중층 구조의 제 1 및 제 2 원형돌기(124, 133)를 형성하는 것이며, 이 경우 상기 제 2 원형돌기 외측으로 노출된 제 1 원형돌기의 간격이 작게되면 상기 눌림 방지용 패턴드 스페이 서(미도시)가 접촉하여 눌림을 완화시킬 수 없는 구조가 되므로 이를 방지하기 위해 4마스크 공정을 진행하면서도 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124)의 간격을 충분히 확보하도록 한 것이 본 발명의 가장 특징적인 면이 되는 것이다. Therefore, as described above, the first and second circular protrusions 124 and 133 having a double layer structure having different diameters d1 and d2 are formed. In this case, the first circular protrusion is exposed to the outside of the second circular protrusion. When the interval of the projections is small, the pressing prevention patterned spacers (not shown) are in contact with each other, and thus the structure cannot be alleviated. Therefore, the second circular projections 133 are exposed to the outside while the four mask process is performed to prevent them. One of the most characteristic aspects of the present invention is to sufficiently secure the space between the first circular protrusions 124.

다음, 상기 3중층 구조의 데이터 배선(125)과 소스 및 드레인 전극(128, 130)과 상기 제 1 및 제 2 원형돌기(123, 133) 및 상기 소스 및 드레인 전극(128, 130) 사이로 노출된 비정질 실리콘층(120a) 위로 전면에 보호층(140)이 전면에 형성되어 있다. 이때, 상기 보호층(140)은 각 화소영역(P) 내의 스위칭 영역(TrA)에 대응해서는 하부의 드레인 전극(130)을 노출시키는 드레인 콘택홀(143)을 구비하고 있으며, 상기 각 화소영역(P) 내의 상기 보호층(140) 상부로는 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 접촉하며 화소전극(147)이 형성되어 있다.Next, the data line 125 and the source and drain electrodes 128 and 130, the first and second circular protrusions 123 and 133, and the source and drain electrodes 128 and 130 of the triple layer structure are exposed. The protective layer 140 is formed on the entire surface over the amorphous silicon layer 120a. In this case, the passivation layer 140 includes a drain contact hole 143 exposing the lower drain electrode 130 to correspond to the switching region TrA in each pixel region P. The pixel electrode 147 is formed on the passivation layer 140 in P) by contacting the drain electrode 130 through the drain contact hole 143.

다음, 전술한 본 발명에 따른 액정표시장치의 제조 방법에 대해 설명한다. Next, the manufacturing method of the liquid crystal display device according to the present invention described above will be described.

도 6a 내지 도 6e는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도이다. 6A to 6E are cross-sectional views illustrating the process of manufacturing a color filter substrate for a liquid crystal display device having a patterned spacer according to an exemplary embodiment of the present invention.

도 6a에 도시한 바와 같이, 투명한 기판(150)상에 크롬(Cr) 등을 포함하는 금속물질을 전면에 증착하거나, 또는 카본(Carbon)물질을 포함하는 수지 또는 블랙레진을 전면에 도포 한 후, 이를 마스크(미도시)를 이용하여 패터닝함으로써 다수의 개구부를 가는 격자형태의 블랙매트릭스(153)를 형성한다. As shown in FIG. 6A, a metal material including chromium (Cr) or the like is deposited on the front surface of the transparent substrate 150, or after the resin or black resin including carbon material is coated on the front surface of the transparent substrate 150. By patterning this using a mask (not shown), a black matrix 153 having a lattice shape having a plurality of openings is formed.

다음, 도 6b에 도시한 바와 같이, 상기 블랙매트릭스(153)가 형성된 기판 (150)에 적, 녹, 청색 중의 한 가지, 예를들면 적색 레지스트(resist)를 스핀코팅(spin coating), 바 코팅(bar coatinhg)등의 방법을 통하여 전면에 도포하여 적색 컬러필터층(미도시)을 형성한 후, 이를 빛의 투과영역 및 차단영역을 갖는 마스크(미도시)를 통해 노광하고, 현상함으로써 상기 개구부를 채우며 서로 이격하는 적색 컬러필터 패턴(156a)을 형성한다. Next, as shown in FIG. 6B, one of red, green, and blue, for example, red resists, for example, a red resist is spin coated and bar coated on the substrate 150 on which the black matrix 153 is formed. (bar coatinhg) and the like applied to the entire surface to form a red color filter layer (not shown), and then exposed through a mask (not shown) having a light transmission region and a blocking region, and developing the opening by A red color filter pattern 156a is formed to fill and be spaced apart from each other.

다음, 도 6c에 도시한 바와 같이, 상기 적색 컬러필터 패턴(156a) 형성한 방법과 동일하게 진행하여, 녹색 및 청색 컬러필터 패턴(156b, 156c)을 기판(150) 상의 블랙매트릭스(153) 사이의 개구부내에 순차적으로 주기적으로 형성함으로써 최종적으로 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)이 순차적 주기적으로 반복되는 컬러필터층(156)을 형성한다. Next, as shown in FIG. 6C, the process proceeds in the same manner as the method of forming the red color filter pattern 156a, and the green and blue color filter patterns 156b and 156c are interposed between the black matrix 153 on the substrate 150. By sequentially forming in the openings of the color filter layer, the color filter layer 156 is formed in which the red, green, and blue color filter patterns 156a, 156b, and 156c are repeated periodically and sequentially.

다음, 도 6d에 도시한 바와 같이, 상기 컬러필터층(156) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 공통전극(159)을 형성한다. 이때, 상기 컬러필터층(156)과 공통전극(159) 사이에는 상기 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)의 보호와 단차 보상을 위해 오버코트층(미도시)을 더욱 형성할 수도 있다. 이 경우, 상기 오버코트층(미도시)은 하부의 블랙매트릭스(153)가 수지 또는 블랙레진으로 이루어진 경우 형성하는 것이 바람직하다. Next, as shown in FIG. 6D, the common electrode 159 is formed on the entire surface by depositing indium tin oxide (ITO) or indium zinc oxide (IZO), which are transparent conductive materials, on the color filter layer 156. do. In this case, an overcoat layer (not shown) may be further formed between the color filter layer 156 and the common electrode 159 to protect the red, green, and blue color filter patterns 156a, 156b, and 156c and to compensate for the step difference. It may be. In this case, the overcoat layer (not shown) is preferably formed when the lower black matrix 153 is made of a resin or black resin.

다음, 도 6e에 도시한 바와 같이, 상기 공통전극(159) 위로 무색 투명한 감광성의 유기물질 예를들면 포토아크릴(photacryl) 또는 벤조사이클로부텐(BCB)을 전면에 두껍게 도포하여 유기물질층(미도시)을 형성하고, 이를 마스크(미도시)를 이용하여 패터닝함으로써 상기 블랙매트릭스(153)와 중첩되는 영역에 다수의 패턴드 스페이서(163)를 형성함으로써, 패턴드 스페이서(163)를 구비한 액정표시장치용 컬러필터 기판(160)을 완성한다. 이때, 도면에는 나타내지 않았으나, 상기 패턴드 스페이서(163)는 서로 그 높이가 다른 즉, 제 1 높이 또는 상기 제 1 높이보다 낮은 제 2 높이를 갖도록 형성될 수 있다. 이는 높이가 낮은 제 2 높이를 갖는 눌림 방지용 패턴드 스페이서(미도시)를 형성함으로써 일반적으로는 하부의 어레이 기판과 접촉하지 않고 있다가 기판에 외부로부터의 압력이 가해서 기판 눌림이 발생하는 경우, 상기 높이가 낮은 눌림 방지용 패턴드 스페이서가 상기 어레이 기판의 원형돌기와 접촉하며 눌림을 완화하고 빠른 시간내에 복원되도록 하기 위함이다. 이 경우 상기 눌림 방지용 패턴드 스페이서는 일반적인 패턴드 스페이서보다 소정간격 더욱 정확히는 하부의 어레이 기판에 구비된 제 2 원형돌기의 직경만큼 치우쳐 형성되는 것이 바람직하다. Next, as shown in FIG. 6E, a colorless transparent photosensitive organic material, for example, photoacryl (photacryl) or benzocyclobutene (BCB), is thickly coated on the entire surface of the organic electrode layer (not shown). ) And patterning it using a mask (not shown) to form a plurality of patterned spacers 163 in the region overlapping with the black matrix 153, thereby providing a liquid crystal display having the patterned spacers 163. The color filter substrate 160 for an apparatus is completed. In this case, although not shown in the drawing, the patterned spacers 163 may be formed to have different heights, that is, a first height or a second height lower than the first height. This is because when the substrate is not pressed by the external array substrate, but the substrate is pressed due to a pressure from the outside, by forming a pattern preventing spacer (not shown) having a second height having a low height, The low-tension patterned spacer is in contact with the circular protrusion of the array substrate to alleviate the pressing and to be restored in a short time. In this case, the pressing preventing patterned spacer is preferably formed to be offset by the diameter of the second circular protrusion provided on the lower array substrate more precisely than the regular patterned spacer.

다음, 도 7a 내지 7f를 참조하여 전술한 컬러필터 기판에 대응하는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에는 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA)이라 정의하며, 게이트 배선에 대응되는 영역 중, 액정표시장치 구성 시 컬러필터 기판상의 패턴드 스페이서에 대응하여 제 1 및 제 2 원형돌기가 형성되어야 하는 영역을 돌기영역(PrA)이라 정의한다. Next, a method of manufacturing the array substrate for a liquid crystal display device according to the present invention corresponding to the color filter substrate described above will be described with reference to FIGS. 7A to 7F. In this case, for convenience of description, an area in which the thin film transistor as a switching element is formed in each pixel area P is defined as a switching area TrA, and among the areas corresponding to the gate wiring, the color filter substrate when the liquid crystal display device is configured The region in which the first and second circular protrusions should be formed corresponding to the patterned spacers on the top is defined as the protrusion region PrA.

우선, 도 7a에 도시한 바와 같이, 투명한 기판(110) 상에 금속물질을 증착하 여 금속층(미도시)을 형성한 후, 그 위로 감광 특성을 갖는 포토레지스트를 전면에 도포하고, 상기 포토레지스트를 마스크를 이용하여 노광을 실시하고, 이를 현상한 후, 상기 현상된 포토레지스트 외부로 노출된 금속층(미도시)을 식각하고, 상기 포토레지스트를 스트립(strip)하는 일련의 마스크 공정을 진행하여 상기 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(113)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 상기 게이트 배선(113)에서 분기한 게이트 전극(115)을 형성한다(제 1 마스크 공정).First, as shown in Figure 7a, by depositing a metal material on a transparent substrate 110 to form a metal layer (not shown), a photoresist having photosensitivity thereon is applied to the entire surface, and the photoresist Is exposed using a mask, and then developed, and then, a metal layer (not shown) exposed to the outside of the developed photoresist is etched, and a series of mask processes are performed to strip the photoresist. The gate wiring 113 extending in one direction is formed by patterning a metal layer (not shown), and at the same time, the gate electrode 115 branched from the gate wiring 113 is formed in the switching region TrA in each pixel region P. FIG. It forms (the 1st mask process).

다음, 도 7b에 도시한 바와 같이, 상기 게이트 배선(113)과 게이트 전극(115) 및 노출된 기판(110) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(117)을 형성하고, 연속하여 상기 게이트 절연막(117) 위로 순수 비정질실리콘과 불순물이 섞인 비정질 실리콘 및 금속물질을 연속 증착하여 순수 비정질 실리콘층(118)과, 불순물 비정질 실리콘층(119)과 금속물질층(122)을 형성한다. Next, as shown in FIG. 7B, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is deposited on the entire surface of the gate wiring 113, the gate electrode 115, and the exposed substrate 110. To form a gate insulating film 117, and successively deposit amorphous silicon and a metal material mixed with pure amorphous silicon and impurities on the gate insulating film 117 to form a pure amorphous silicon layer 118 and an impurity amorphous silicon layer 119. ) And the metal material layer 122 are formed.

다음, 도 7c에 도시한 바와 같이, 상기 금속물질층 위로 포토레지스트를 도포하여 포토레지스트층(181)을 형성하고, 노광한 빛을 100% 투과시키는 투과영역(TA)과, 빛을 100% 차단하는 차단영역(BA) 및 빛의 투과량을 0% 내지 100% 사이에서 조절할 수 있는 반투과영역(HTA)을 포함하는 마스크(191)를 상기 포토레지스트층(181) 위로 위치시킨 후, 상기 마스크(191)를 통한 노광을 실시한다. Next, as shown in FIG. 7C, the photoresist layer 181 is formed by applying photoresist on the metal material layer, and the transmission area TA for transmitting 100% of the exposed light and 100% blocking light. After the mask 191 including the blocking area (BA) and the transflective area (HTA) that can adjust the amount of light transmitted from 0% to 100% over the photoresist layer 181, the mask ( 191).

이때, 상기 포토레지스트층(181)을 형성한 포토레지스트가 빛을 받으면, 현 상 시 남게되는 네가티브 타입(negative type)인 경우, 상기 어레이 기판(110) 상의 데이터 배선(미도시)과 상기 스위칭 영역(TrA) 중 소스 및 드레인 전극(미도시)이 형성되어야 할 부분에 대응해서는 마스크(191)의 투과영역(TA)이, 상기 스위칭 영역(TrA)의 상기 게이트 전극(115)과 중첩하며, 상기 소스 및 드레인 전극(미도시) 사이로 노출되는 영역(이를 채널영역(ch)이라 함) 및, 상기 게이트 배선(113)과 중첩하는 원형돌기 영역(PrA) 중, 금속물질로 이루어지는 제 2 원형돌기(미도시)와 중첩되는 영역을 제외한 제 1 원형돌기(미도시)가 형성되어야 할 부분에 대해서는 마스크(191)의 반투과영역(HTA)이, 그 외의 영역에 대해서는 마스크(191)의 차단영역(BA)이 대응되도록 상기 마스크(191)를 위치시킨 후, 노광을 실시한다. 이때, 상기 포토레지스트가 포지티브 타입(positive tape)인 경우, 투과영역과 차단영역의 상기 어레이 기판에 대응되는 위치를 바꾸어 대응되도록 한 후, 노광을 실시하면 상기 네가티브 타입(negative type)의 포토레지스트를 이용한 것과 동일한 결과를 얻을 수 있다.In this case, when the photoresist on which the photoresist layer 181 is formed is a negative type that remains when the photoresist receives light, a data line (not shown) and the switching region on the array substrate 110 may be present. The transmission region TA of the mask 191 overlaps the gate electrode 115 of the switching region TrA to correspond to a portion of the TrA in which the source and drain electrodes (not shown) are to be formed. A second circular protrusion made of a metal material among the regions exposed between the source and drain electrodes (not shown) (this is called a channel region ch) and the circular protrusion region PrA overlapping the gate wiring 113 ( The transflective area HTA of the mask 191 is used for the portion where the first circular protrusion (not shown) is to be formed except for the region overlapping with the other area, and the blocking area of the mask 191 is for the other areas. Position the mask 191 to correspond to BA) After Keane, and subjected to exposure. In this case, when the photoresist is a positive type tape, the positions corresponding to the array substrates of the transmissive area and the blocking area are changed to correspond to each other, and then the exposure is performed to expose the negative type photoresist. The same result as used is obtained.

다음, 전술한 바와 같이 어레이 기판(110) 상에 마스크(191)를 위치시키고, 노광을 실시한 후, 상기 포토레지스트층(181)을 현상하면, 도 7d에 도시한 바와 같이, 상기 마스크(도 7c의 191)의 투과영역(도 7c의 TA)에 대응된 영역에는 두꺼운 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(181a)이 남게되고, 상기 마스크(도 7b의 191)의 반투과영역(도 7b의 HTA)에 대응된 부분은 상기 제 1 두께(t1)보다 얇은 제 2 두께(t2)를 갖는 제 2 포토레지스트 패턴(181b)이 남게되고, 상기 마스크(도 7c의 191)의 차단영역(도 7c의 BA)에 대응된 포토레지스트층(도 7c의 181)은 현 상 시 모두 제거되어 금속층(도 7c의 122)을 노출시키게 된다.Next, as described above, when the mask 191 is positioned on the array substrate 110 and subjected to exposure, the photoresist layer 181 is developed, and as shown in FIG. 7D, the mask (FIG. 7C). The first photoresist pattern 181a having a thick first thickness t1 remains in the region corresponding to the transmissive region (TA in FIG. 7C) of FIG. 191, and the semi-transmissive region of the mask (911 in FIG. 7B). A portion corresponding to (HTA of FIG. 7B) leaves a second photoresist pattern 181b having a second thickness t2 that is thinner than the first thickness t1, and blocks the mask (191 of FIG. 7C). The photoresist layer (181 in FIG. 7C) corresponding to the region (BA in FIG. 7C) is removed all of the time to expose the metal layer (122 in FIG. 7C).

다음, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b) 외부로 노출된 금속층(도 7c의 122)과 그 하부의 불순물 비정질 실리콘층(도 7c의 119) 및 순수 비정질 실리콘층(도 7c의 118)을 순차적으로 식각함으로써 상기 게이트 절연막(117) 위로 상기 게이트 배선(113)과 교차하여 각 화소영역(P)을 정의하며, 동일한 모양으로 패터닝되어 순수 비정질 실리콘 패턴(125a)과 불순물 비정질 실리콘 패턴(125b)과 금속 패턴(125c)의 3중층 구조를 갖는 데이터 배선(125)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(125)과 연결된 상태의 3중층 구조의 소스 드레인 패턴(127)을 형성하고, 원형돌기 영역(PrA)에 있어서는 제 2 포토레지스트 패턴(181b) 하부로 제 1 직경(d1)을 갖는 3중층 구조의 원형패턴(123)을 형성한다. Next, the metal layer (122 of FIG. 7C) exposed to the outside of the first and second photoresist patterns 181a and 181b, the impurity amorphous silicon layer (119 of FIG. 7C) and the pure amorphous silicon layer (FIG. 7C) below. By sequentially etching 118, each pixel region P is defined on the gate insulating layer 117 to intersect the gate wiring 113, and is patterned in the same shape to form a pure amorphous silicon pattern 125a and an impurity amorphous silicon pattern. A data line 125 having a triple layer structure of 125b and a metal pattern 125c is formed, and at the same time, in the switching region TrA, a source drain pattern having a triple layer structure (a state of being connected to the data line 125) 127 is formed, and in the circular projection region PrA, a circular pattern 123 having a triple layer structure having a first diameter d1 is formed under the second photoresist pattern 181b.

다음, 도 7e에 도시한 바와 같이, 상기 데이터 배선(125)과 소스 드레인 패턴(127) 및 원형패턴(123)을 형성한 기판(110)에 이방성 특성의 드라이 에칭 공정을 진행함으로써 상기 제 2 두께의 포토레지스트 패턴(도 7d의 181b)을 제거하여 그 하부의 금속층을 노출시킨다. 이때, 드라이 에칭에 의해 상기 제 1 두께의 포토레지스트 패턴(181a) 또한 그 두께가 얇아지지만 상기 드라이 에칭 진행 완료후에도 소정의 두께를 가지며 여전히 기판(110) 상에 남아있게 된다.Next, as shown in FIG. 7E, an anisotropic dry etching process is performed on the substrate 110 on which the data line 125, the source drain pattern 127, and the circular pattern 123 are formed. The photoresist pattern (181b in FIG. 7D) is removed to expose the underlying metal layer. In this case, the thickness of the photoresist pattern 181a having the first thickness also becomes thin due to dry etching, but has a predetermined thickness and still remains on the substrate 110 after completion of the dry etching process.

다음, 상기 드라이 에칭에 의해 제 2 포토레지스트 패턴(도 7d의 181b)이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차적으로 식각하여 제거함으로써 스위칭 영역(TrA)에 있어서는 서로 이격된 소스 및 드레인 전극 (128, 130)을 형성하고, 상기 소스 및 드레인 전극(128, 130) 사이로 이격된 채널 영역(ch)에는 순수 비정질 실리콘층(120a)을 노출시키며, 원형돌기 영역(PrA)에는 상기 제 1 직경(d1)을 가지며, 그 일부가 노출되는 순수 비정질 실리콘으로 이루어진 제 1 원형돌기(123)를 형성하며, 그 상부로 제 2 직경(d2)을 가지며 불순불 비정질 실리콘과 금속물질로 이루어진 이중층 구조의 제 2 원형돌기(133)를 형성한다. Next, the second photoresist pattern (181b of FIG. 7D) is removed by the dry etching to sequentially remove and expose the exposed metal layer and the impurity amorphous silicon layer below the source to be spaced apart from each other in the switching region TrA. And forming drain electrodes 128 and 130, exposing the pure amorphous silicon layer 120a to the channel region ch spaced between the source and drain electrodes 128 and 130, and forming the drain electrodes 128 and 130 on the circular protrusion region PrA. A first circular protrusion 123 having a first diameter d1, part of which is exposed to pure amorphous silicon, is formed, and has a second diameter d2 thereon, and is made of impurity amorphous silicon and a metallic material. The second circular protrusion 133 of the double layer structure is formed.

이때, 상기 제 2 직경(d2)을 갖는 이중층 구조의 제 2 원형돌기(133) 외측으로 노출된 제 1 직경(d1)을 갖는 제 1 원형돌기(123)는 상기 노출된 부분의 폭(d3)이 2㎛ 내지 3㎛인 것이 특징이다. 이는, 상기 원형돌기 영역(PrA)에서 노광 전, 마스크(도 7c의 191) 내의 반투과영역(도 7c의 HTA)의 폭을 적절히 조절함으로써 상기 제 2 원형돌기(133) 외부로 노출된 제 1 원형돌기(123)의 폭(d3)을 조절할 수 있는 것이다.(제 2 마스크 공정) In this case, the first circular protrusion 123 having the first diameter d1 exposed to the outside of the second circular protrusion 133 having the second diameter d2 has a width d3 of the exposed portion. It is characterized by being 2 micrometers-3 micrometers. The first exposed outside the second circular protrusion 133 by appropriately adjusting the width of the semi-transmissive region (HTA of FIG. 7C) in the mask (191 of FIG. 7C) before the exposure in the circular protrusion region PrA. The width d3 of the circular protrusion 123 may be adjusted. (Second mask process)

다음, 도 7f에 도시한 바와 같이, 상기 데이터 배선(125)과 소스 및 드레인 전극(128, 130)위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(140)을 형성하고, 이후, 상기 보호층(140)을 패터닝하여 하부의 드레인 전극(130)을 일부 노출시키는 드레인 콘택홀(143)을 형성한다.(제 3 마스크 공정)Next, as shown in FIG. 7F, a protective layer is deposited on the data line 125 and the source and drain electrodes 128 and 130 by depositing an inorganic insulating material (SiO 2 ) or silicon nitride (SiNx). 140, and then, the protective layer 140 is patterned to form a drain contact hole 143 partially exposing the lower drain electrode 130. (Third mask process)

다음, 도 7g에 도시한 바와 같이, 상기 드레인 전극(130)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140) 위로 투명 도전성물질인 인듐-틴-옥사이드 (ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 패터닝하여 각 화소영역(P)마다 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 접촉하는 화소전극(147)을 형성(제 4 마스크 공정)함으로써 어레이 기판(110)을 완성한다.Next, as shown in FIG. 7G, indium-tin-oxide (ITO) or indium-zinc- which is a transparent conductive material over the protective layer 140 having the drain contact hole 143 exposing the drain electrode 130. The oxide (IZO) is deposited on the entire surface and patterned to form a pixel electrode 147 in contact with the drain electrode 130 through the drain contact hole 143 in each pixel region P (fourth mask process). The array substrate 110 is completed.

전술한 바와 같이 제작된 컬러필터 기판과 어레이 기판을 셀공정을 진행함으로써 즉, 상기 두 기판을 접착제인 실란트를 이용하여 합착하고, 상기 합착된 두 기판 사이에 액정을 개재함으로써 도 5에 도시한 바와 같은 패턴드 스페이서 및 상기 패턴드 스페이서에 대응하여 그 직경을 달리하는 이중층 구조의 제 1 및 2 원형 돌기를 구비한 액정표시장치를 완성한다. As shown in FIG. 5, the color filter substrate and the array substrate manufactured as described above are subjected to a cell process, that is, the two substrates are bonded together using an adhesive sealant and a liquid crystal is interposed between the two bonded substrates. A liquid crystal display device having first and second circular protrusions having a double layer structure having different diameters corresponding to the same patterned spacer and the patterned spacer is completed.

본 발명의 실시예에 따른 액정표시장치는 컬러필터 기판에 대응하여 하부기판인 어레이 기판에 유기절연물질 대비 단단한 재질로 이중층 구조의 원형돌기를 구비함으로써 중력불량 및 터치 불량을 개선시키는 효과가 있습니다.The liquid crystal display according to the embodiment of the present invention has an effect of improving gravity defects and poor touch by providing a double layer circular protrusion made of a harder material than an organic insulating material on an array substrate which is a lower substrate corresponding to a color filter substrate.

또한, 상기 이중층 구조의 원형돌기를 구비한 어레이 기판을 4마스크 공정에 의해 제조하는 방법을 제공함으로써 제조 비용의 절감의 효과를 갖습니다.In addition, by providing a method of manufacturing the array substrate having a circular projection of the double-layer structure by a four mask process, it has the effect of reducing the manufacturing cost.

또한, 4마스크 공정에 의해 어레이 기판을 제조하면서도 상부에 위치한 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭을 2㎛ 내지 3㎛정도가 되도록 함으로써 패턴드 스페이서의 접촉밀도를 낮추는 효과가 있습니다.In addition, while manufacturing the array substrate by a four-mask process, the contact density of the patterned spacer is reduced by making the width of the first circular protrusion exposed to the outside of the second circular protrusion located on the upper part about 2 μm to 3 μm. .

Claims (15)

제 1 기판과;A first substrate; 상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과;A plurality of gate wirings formed on the first substrate; 상기 게이트 배선 위로 상기 제 1 기판 전면에 형성된 게이트 절연막과;A gate insulating film formed over the first substrate over the gate wiring; 상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 화소를 정의하는 다수의 데이터 배선과;A plurality of data lines defining pixels by crossing the plurality of gate lines over the gate insulating layer; 상기 게이트 배선과 데이트 배선의 교차지점에 구비되며 액티브층과 오믹콘택층으로 이루어진 반도체층을 포함하는 박막 트랜지스터와;A thin film transistor provided at an intersection point of the gate line and the data line and including a semiconductor layer including an active layer and an ohmic contact layer; 상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 순차 적층되며, 상기 반도체층 및 데이터 배선을 형성한 물질과 동일한 물질로 서로 다른 제 1 및 제 2 직경을 갖는 이중층 구조로 이루어져 측단이 계단 형태를 이루며 형성된 제 1 및 제 2 원형 돌기와;The gate insulating layer is sequentially stacked on the gate insulating layer to correspond to the gate line, and has a double layer structure having different first and second diameters from the same material as the material of the semiconductor layer and the data line. First and second circular protrusions; 상기 박막 트랜지스터와 제 1 및 제 2 원형돌기를 덮으며, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; A protective layer covering the thin film transistor and the first and second circular protrusions and having a drain contact hole exposing a drain electrode of the thin film transistor; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과;A pixel electrode contacting the drain electrode through the drain contact hole over the passivation layer; 상기 제 1 기판과 대향하는 제 2 기판과;A second substrate facing the first substrate; 개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와;A black matrix having an opening and configured to have a lattice shape corresponding to an area corresponding to the gate line and the data line under the second substrate; 상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과;A color filter layer having periodic red, green, and blue patterns formed in the openings; 상기 컬러필터층 하부에 형성된 공통전극과;A common electrode formed under the color filter layer; 상기 공통전극 하부로 상기 제 1 기판 상의 제 1 및 제 2 원형돌기에 대응하여 구성된 패턴드 스페이서와;A patterned spacer formed below the common electrode to correspond to the first and second circular protrusions on the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 제 2 원형돌기 외측으로 노출된 상기 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 특징인 액정표시장치.And a width of the first circular protrusion exposed to the outside of the second circular protrusion is 2 μm to 3 μm. 제 1 항에 있어서,The method of claim 1, 제 1 직경을 갖는 상기 제 1 원형돌기는 상기 액티브층을 형성하는 동일한 물질인 순수 비정질 실리콘으로 이루어진 액정표시장치.And the first circular protrusion having a first diameter is made of pure amorphous silicon, the same material forming the active layer. 제 2 항에 있어서,The method of claim 2, 상기 제 1 직경은 8㎛ 내지 12㎛인 액정표시장치.The first diameter is a liquid crystal display device of 8㎛ to 12㎛. 제 1 항에 있어서,The method of claim 1, 제 2 직경을 갖는 상기 제 2 원형돌기는 상기 오믹콘택층을 형성하는 동일한 물질인 불순물 비정질 실리콘과 상기 데이터 배선을 이루는 동일한 금속물질의 이중층 구조인 액정표시장치.And the second circular protrusion having a second diameter has a double layer structure of impurity amorphous silicon, which is the same material forming the ohmic contact layer, and the same metal material that forms the data line. 제 4 항에 있어서,5. The method of claim 4, 상기 제 2 직경은 4㎛ 내지 6㎛인 액정표시장치.The second diameter is a liquid crystal display device of 4㎛ 6㎛. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된 액정표시장치.And an overcoat layer between the color filter layer and the common electrode. 게이트 배선과 데이터 배선이 교차하여 화소영역을 정의하고, 상기 화소영역 내에 박막트랜지스터가 형성되는 스위칭 영역이 정의되며, 상기 게이트 배선 상에서 서로 이격한 다수의 원형돌기 영역이 정의된 제 1 기판 상에, 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; On the first substrate where a gate line and a data line cross each other to define a pixel region, and a switching region in which a thin film transistor is formed in the pixel region is defined, and a plurality of circular protrusion regions spaced apart from each other on the gate line are defined. Forming a plurality of gate wirings and gate electrodes branched from the respective gate wirings in respective switching regions; 상기 게이트 배선 및 게이트 전극 위로 상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film over the first substrate over the gate wiring and the gate electrode; 상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층을 형성하고, 상기 다수의 원형돌기 영역에 원 형태로 제 1 직경을 갖는 순수 비정질 실리콘의 제 1 원형돌기와, 상기 제 1 원형돌기 상부로 상기 제 1 직경보다 작은 제 2 직경을 갖는 불순물 비정질 실리콘과 금속물질의 이중층 구조의 제 2 원형돌기를 형성하는 단계와;A pure amorphous silicon layer, an impurity amorphous silicon layer, and a metal material layer are sequentially formed on the gate insulating layer, and patterned, thereby diverging a plurality of data lines having a triple layer structure intersecting the gate line, and branching from the data line. An active layer made of pure amorphous silicon is formed between the source electrode, the drain electrode spaced a predetermined distance from the source electrode, and the spaced source and drain electrodes, and a first diameter is formed in a circle shape in the plurality of circular protrusion regions. Forming a first circular protrusion of pure amorphous silicon having a second circular protrusion of a double layer structure of impurity amorphous silicon and a metal material having a second diameter smaller than the first diameter above the first circular protrusion; 상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 원형돌기 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;Forming a protective layer having the data line, the source and drain electrodes, and a drain contact hole exposing the drain electrode over the first and second circular protrusions; 상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; Forming a pixel electrode in contact with the drain electrode for each pixel region on the passivation layer; 상기 제 1 기판에 대응하는 제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와;Forming a black matrix having a plurality of openings under the second substrate corresponding to the first substrate and corresponding to the gate and data wirings; 상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와; Forming a color filter layer having red, green, and blue patterns sequentially repeated in the plurality of openings; 상기 컬러필터층 하부에 공통전극을 형성하는 단계와;Forming a common electrode under the color filter layer; 상기 공통전극 하부에 상기 제 1 및 제 2 원형돌기에 대응하는 영역에 다수의 패턴드 스페이서를 형성하는 단계와;Forming a plurality of patterned spacers in a region corresponding to the first and second circular protrusions under the common electrode; 상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 패턴드 스페이서가 상기 제 2 원형돌기와 대응되도록 합착하는 단계Interposing the patterned spacer to correspond to the second circular protrusion after the liquid crystal is interposed between the first and second substrates; 를 포함하며, 상기 제 1 및 제 2 원형 돌기는 그 측단이 계단 형태를 이루며, 상기 제 2 원형돌기 외부로 노출된 상기 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 특징인 액정표시장치의 제조 방법.The first and second circular protrusions have a side end thereof in a stepped shape, and the width of the first circular protrusion exposed to the outside of the second circular protrusion is 2 μm to 3 μm. Method of preparation. 제 8 항에 있어서,9. The method of claim 8, 상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 원형돌기를 형성하는 단계는Forming the data line, the source and drain electrodes, and the first and second circular protrusions may include 상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와;Forming a pure amorphous silicon layer, an impurity amorphous silicon layer, and a metal material layer by sequentially depositing pure amorphous silicon, impurity amorphous silicon, and a metal material over the gate insulating film; 상기 금속물질층 위로 포토레지스트층을 형성하는 단계와;Forming a photoresist layer over the metal material layer; 상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 원형돌기가 형성될 영역을 제외한 제 1 원형돌기를 형성할 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와;In the regions where the data lines, the source and drain electrodes, and the second circular protrusions are to be formed on the photoresist layer, a transmissive region is formed, except for a spaced area between the source and drain electrodes and a region where the second circular protrusion is to be formed. Placing a mask so that a semi-transmissive region corresponds to a region to form the circular protrusion, and a blocking region corresponds to the other region, and exposing through the mask; 상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 원형돌기 영역 외부의 제 1 원형돌기 형성영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속물질층을 노출시키는 단계와;By developing the exposed photoresist layer, a first photoresist pattern having a thick first thickness is formed to correspond to a region where the data line, the source and drain electrodes, and the second circular protrusion are to be formed, and a semi-transmissive region of the mask. A second photoresist pattern of a second thickness thinner than the first thickness is formed in the separation region between the source and drain electrodes corresponding to the first circular protrusion formation region outside the second circular protrusion region, and in other regions. Exposing the metal material layer; 상기 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 동일한 제 1 직경을 갖는 3중층 구조의 제 1 원형돌기를 형성하는 단계와;Sequentially exposing the exposed metal material layer, the impurity amorphous silicon layer and the pure amorphous silicon layer below to expose the gate insulating film, and thereby forming a data line having a triple layer structure and a source drain pattern connected to the data line. Forming a first circular protrusion of a triple layer structure having a first diameter; 상기 데이터 배선과 소스 드레인 패턴과 동일한 직경을 갖는 원형돌기가 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와;Removing the second photoresist pattern by performing dry etching on a substrate having a circular protrusion having the same diameter as the data line and the source drain pattern; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 원형돌기 형성 영역에 있어 상기 제 2 원형돌기 외부로 노출되도록 상기 제 1 직경보다 작은 제 2 직경을 갖는 이중층 구조의 제 2 원형돌기를 형성하는 단계와; Source and drain electrodes spaced apart from each other by sequentially etching the exposed metal layer and underlying impurity amorphous silicon layer by removing the second photoresist pattern, and an active layer of pure amorphous silicon between the spaced source and drain electrodes; Forming a second circular protrusion having a double layer structure having a second diameter smaller than the first diameter so that the circular protrusion forming region is exposed to the outside of the second circular protrusion; 상기 소스 및 드레인 전극과 제 1, 2 원형돌기가 형성된 기판상의 제 1 포토레지스트 패턴을 제거하는 단계Removing the first photoresist pattern on the substrate on which the source and drain electrodes and the first and second circular protrusions are formed; 를 포함하는 액정표시장치의 제조 방법.Method of manufacturing a liquid crystal display device comprising a. 제 8 항에 있어서,9. The method of claim 8, 상기 제 1 직경은 8㎛ 내지 12㎛인 액정표시장치의 제조 방법.The first diameter is a method of manufacturing a liquid crystal display device of 8㎛ 12㎛. 제 10 항에 있어서,11. The method of claim 10, 상기 제 2 직경은 4㎛ 내지 6㎛인 액정표시장치의 제조 방법.The second diameter is a manufacturing method of the liquid crystal display device 4㎛ 6㎛. 삭제delete 제 8 항에 있어서,9. The method of claim 8, 상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.And forming an overcoat layer between the color filter layer and the common electrode. 제 8 항에 있어서,9. The method of claim 8, 상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.And forming a seal pattern along the edge of the first substrate or the second substrate. 제 9 항에 있어서,The method of claim 9, 상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 상기 마스크의 반투과영역의 폭을 조절함으로써 결정되는 것이 특징인 액정표시장치의 제조 방법.The width of the first circular projection exposed to the outside of the second circular projection is determined by adjusting the width of the semi-transmissive area of the mask.
KR1020050051331A 2005-06-15 2005-06-15 Liquid crystal display device and method of fabricating the same KR101302550B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051331A KR101302550B1 (en) 2005-06-15 2005-06-15 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051331A KR101302550B1 (en) 2005-06-15 2005-06-15 Liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20060131123A KR20060131123A (en) 2006-12-20
KR101302550B1 true KR101302550B1 (en) 2013-09-02

Family

ID=37811239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051331A KR101302550B1 (en) 2005-06-15 2005-06-15 Liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101302550B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924139B1 (en) * 2008-02-21 2009-10-28 삼성모바일디스플레이주식회사 Mask Pattern and Organic Light Emitting diode Display device using the same
KR101475313B1 (en) * 2008-11-17 2014-12-23 엘지디스플레이 주식회사 Method of fabricating array substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026762A (en) * 1996-07-11 1998-01-27 Hitachi Ltd Liquid crystal display device
KR20010112815A (en) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 Method of Fabricating Liquid Crystal Display Device
KR20020006748A (en) * 2000-07-13 2002-01-26 구본준, 론 위라하디락사 Array substrate for Liquid crystal display and method for fabricating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026762A (en) * 1996-07-11 1998-01-27 Hitachi Ltd Liquid crystal display device
KR20010112815A (en) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 Method of Fabricating Liquid Crystal Display Device
KR20020006748A (en) * 2000-07-13 2002-01-26 구본준, 론 위라하디락사 Array substrate for Liquid crystal display and method for fabricating thereof

Also Published As

Publication number Publication date
KR20060131123A (en) 2006-12-20

Similar Documents

Publication Publication Date Title
KR101905757B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101190045B1 (en) The photo mask and method of fabricating the array substrate for liquid crystal display device using the same
KR20120033688A (en) Liquid crystal display device
KR101322885B1 (en) Array substrate and liquid crystal display
KR20070036867A (en) Liquid crystal display device and method of fabricating the same
KR101368234B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20070030375A (en) Liquid crystal display panel and method for manufacturing the same
KR101888378B1 (en) Liquid crystal display device and method of fabricating the same
KR101250316B1 (en) Liquid crystal display device and method of fabricating the same
KR20080025544A (en) Liquid crystal display panel and method for manufacturing the same
KR20080000751A (en) Array substrate for liquid crystal display device and method of fabricating the same
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR101228538B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101302550B1 (en) Liquid crystal display device and method of fabricating the same
KR100924751B1 (en) Liquid Crystal Display Device and Method for fabricating the same
KR101071135B1 (en) Liquid crystal display device and method of fabricating the same
KR101180273B1 (en) The method of fabricating the array substrate for liquid crystal display device
KR101227408B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
KR101215943B1 (en) The array substrate for liquid crystal display device and method of fabricating the same
KR20060038148A (en) Liquid crystal display device and method for manufacturing thereof
KR20060132167A (en) The array substrate for color filter on tft structure lcd and method for fabricating the same
KR101919455B1 (en) Liquid crystal display device and method of fabricating the same
KR101557805B1 (en) Liquid crystal display device
KR101736927B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120213

Effective date: 20130730

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5