KR100493866B1 - A method for fabricating a spacer for LCD - Google Patents

A method for fabricating a spacer for LCD Download PDF

Info

Publication number
KR100493866B1
KR100493866B1 KR10-2002-0027883A KR20020027883A KR100493866B1 KR 100493866 B1 KR100493866 B1 KR 100493866B1 KR 20020027883 A KR20020027883 A KR 20020027883A KR 100493866 B1 KR100493866 B1 KR 100493866B1
Authority
KR
South Korea
Prior art keywords
layer
spacer
substrate
forming
electrode
Prior art date
Application number
KR10-2002-0027883A
Other languages
Korean (ko)
Other versions
KR20030089953A (en
Inventor
전재홍
이현규
김용범
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0027883A priority Critical patent/KR100493866B1/en
Publication of KR20030089953A publication Critical patent/KR20030089953A/en
Application granted granted Critical
Publication of KR100493866B1 publication Critical patent/KR100493866B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13392Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 액정패널의 갭을 유지하는 기능을 하는 스페이서 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a spacer forming method having a function of maintaining a gap of a liquid crystal panel.

본 발명에 따른 스페이서 형성방법은 컬러필터 기판 또는 박막트랜지스터 어레이기판을 형성하는 포토공정 중, PR층의 부분적으로 현상된 부분에 잉크젯 방식으로 스페이서 물질을 채워 원하는 높이와 형상을 가지는 스페이서를 형성하는 것이다.The spacer forming method according to the present invention is to form a spacer having a desired height and shape by filling a spacer material in a partially developed portion of the PR layer by an inkjet method during a photo process of forming a color filter substrate or a thin film transistor array substrate. .

이와 같이 하면, 스페이서를 형성하기 위한 별도의 공정 없이 원하는 형상의 패턴된 스페이서를 형성할 수 있어 공정을 단순화 할 수 있고, 재료비를 절약할 수 있어 제품의 경쟁력을 개선할 수 있다.In this way, a patterned spacer having a desired shape can be formed without a separate process for forming the spacer, thereby simplifying the process and saving material costs, thereby improving the competitiveness of the product.

Description

액정표시장치용 스페이서 형성방법{A method for fabricating a spacer for LCD} A method for fabricating a spacer for LCD

본 발명은 액정표시장치에 관한 것으로, 액정표시장치용 어레이기판 또는 컬러필터에 구성되는 패턴된 스페이서(spacer)를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a method of forming a patterned spacer formed in an array substrate or color filter for a liquid crystal display device.

이하, 도 1을 참조하여 액정패널의 구조와 이에 따른 동작특성을 개략적으로 설명한다.Hereinafter, the structure and operation characteristics thereof according to the liquid crystal panel will be described with reference to FIG. 1.

도 1은 일반적인 액정패널을 개략적으로 도시한 도면이다.1 is a view schematically showing a general liquid crystal panel.

도시한 바와 같이, 액정패널(11)은 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와, 상기 컬러필터(7)상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진 되어있다.As shown, the liquid crystal panel 11 includes a color filter 7 including a black matrix 6 and a sub-color filter (red, green, blue) 8, and a common electrode transparent on the color filter 7. And an upper substrate 5 having an 18 formed thereon, and a lower substrate 22 having an array wiring including a pixel region P and a pixel electrode 17 formed on the pixel region and a switching element T. The liquid crystal 14 is filled between the upper substrate 5 and the lower substrate 22.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. The pixel area P is an area defined by the gate line 13 and the data line 15 intersecting each other. The pixel electrode 17 formed on the pixel region P uses a transparent conductive metal having relatively high light transmittance, such as indium-tin-oxide (ITO).

이하, 흐름도 2를 참조하여 액정패널의 제작순서를 간략히 설명한다.Hereinafter, a manufacturing procedure of the liquid crystal panel will be briefly described with reference to flowchart 2.

도 2는 일반적으로 적용되는 액정패널의 제작 공정을 도시한 흐름도로써, st1 단계에서는 먼저 하부기판을 준비한다. 상기 하부기판에는 스위칭 소자로 다수개의 박막 트랜지스터(TFT)가 배열되어 있고, 상기 TFT와 일대 일 대응하게 화소전극이 형성되어 있다. FIG. 2 is a flowchart illustrating a manufacturing process of a liquid crystal panel generally applied. In the st1 step, a lower substrate is first prepared. A plurality of thin film transistors (TFTs) are arranged on the lower substrate as switching elements, and pixel electrodes are formed in one-to-one correspondence with the TFTs.

st2 단계는 상기 하부기판 상에 배향막을 형성하는 단계이다.The st2 step is to form an alignment layer on the lower substrate.

상기 배향막 형성은 고분자 박막의 도포와 러빙(Rubbing) 공정을 포함한다. 상기 고분자 박막은 통상 배향막이라 하고, 하부기판 상의 전체에 균일한 두께로 증착되어야 하고, 러빙 또한 균일해야 한다. The alignment layer formation includes a coating and rubbing process of the polymer thin film. The polymer thin film is generally referred to as an alignment layer, and must be deposited with a uniform thickness over the entire lower substrate, and rubbing should be uniform.

상기 러빙은 액정의 초기 배열방향을 결정하는 주요한 공정으로, 상기 배향막의 러빙에 의해 정상적인 액정의 구동이 가능하고, 균일한 디스플레이(Display)특성을 갖게 한다.The rubbing is a main process of determining the initial alignment direction of the liquid crystal. The rubbing of the alignment layer enables the normal liquid crystal to be driven and has a uniform display characteristic.

일반적으로, 배향막은 유기질의 유기배향막인 폴리이미드(polyimide)계열이 주로 쓰이고 있다.In general, a polyimide series, which is an organic organic alignment layer, is mainly used for the alignment layer.

러빙공정은 천을 이용하여 배향막을 일정한 방향으로 문질러주는 것을 말하며, 러빙 방향에 따라 액정 분자들이 정렬하게 된다.The rubbing process refers to rubbing the alignment layer in a predetermined direction using a cloth, and the liquid crystal molecules are aligned according to the rubbing direction.

st3 단계는 씰 패턴(seal pattern)을 인쇄하는 공정을 나타낸다.The st3 step represents a process of printing a seal pattern.

액정 셀에서 씰 패턴은 액정 주입을 위한 갭 형성과 주입된 액정을 새지 않게 하는 두 가지 기능을 한다. 상기 씰 패턴은 열경화성 수지를 일정하게 원하는 패턴으로 형성시키는 공정으로, 스크린 인쇄법이 주류를 이루고 있다.The seal pattern in the liquid crystal cell has two functions of forming a gap for injecting the liquid crystal and preventing leaking of the injected liquid crystal. The seal pattern is a step of uniformly forming a thermosetting resin in a desired pattern, and screen printing has become mainstream.

st4 단계는 스페이서(Spacer)를 산포하는 공정을 나타낸다.st4 step is to remove spacer It shows the process of spreading.

액정 셀의 제조공정에서 상부기판과 하부기판 사이의 갭을 정밀하고 균일하게 유지하기 위해 일정한 크기의 스페이서가 사용된다. 따라서, 상기 스페이서 산포시 하부기판에 대해 균일한 밀도로 산포해야 하며, 산포 방식은 크게 알콜 등에 스페이서를 혼합하여 분사하는 습식 산포법과 스페이서 만을 산포하는 건식 산포법으로 나눌 수 있다. In the manufacturing process of the liquid crystal cell, a spacer having a constant size is used to maintain a precise and uniform gap between the upper substrate and the lower substrate. Therefore, the spacer should be dispersed at a uniform density with respect to the lower substrate, and the dispersion method can be broadly divided into a wet dispersion method in which a spacer is mixed by spraying alcohol and the like and a dry dispersion method in which only the spacer is dispersed.

또한, 건식 산포에는 정전기를 이용하는 정전 산포식과 기체의 압력을 이용하는 제전 산포식으로 나뉘는데, 정전기에 취약한 구조를 갖고 있는 액정 셀에서는 제전 산포법을 많이 사용한다.In addition, dry dispersion is divided into electrostatic spraying using static electricity and antistatic spraying using gas pressure. In the liquid crystal cell having a structure susceptible to static electricity, the electrostatic spraying method is frequently used.

상기 스페이서 산포 공정이 끝나면, 컬러필터 기판인 상부기판과 박막 트랜지스터 배열 기판인 하부기판의 합착공정으로 진행된다(st5). After the spacer spreading process is completed, the process proceeds to the bonding process of the upper substrate as the color filter substrate and the lower substrate as the thin film transistor array substrate (st5).

상부기판과 하부기판의 합착 배열은 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되는데, 보통 수 μm의 정밀도가 요구된다. 두 기판의 합착 오차범위를 벗어나면, 빛이 새어나오게 되어 액정 셀의 구동시 원하는 화질 특성을 기대할 수 없다.The joining arrangement of the upper substrate and the lower substrate is determined by the margin given in the design of each substrate, and usually a precision of several μm is required. If the two substrates are out of the bonding error range, light leaks out, so that the desired image quality characteristics cannot be expected when the liquid crystal cell is driven.

st6 단계는 상기 st1 내지 st5 단계에서 제작된 액정 셀을 단위 셀로 절단하는 공정이다. 일반적으로 액정 셀은 대면적의 유리기판에 다수개의 액정 셀을 형성한 후 각각 하나의 액정 셀로 분리하는 공정을 거치게 되는데, 이 공정이 셀 절단 공정이다.The st6 step is a step of cutting the liquid crystal cell prepared in the st1 to st5 step into a unit cell. In general, a liquid crystal cell undergoes a process of forming a plurality of liquid crystal cells on a large area glass substrate and then separating them into a single liquid crystal cell, which is a cell cutting process.

초기 액정 표시장치의 제조공정에서는 여러 셀을 동시에 액정주입후 셀단위로 절단하는 공정을 진행하였으나, 셀 크기가 증가함에 따라 단위 셀로 절단한 후, 액정을 주입하는 방법을 사용한다.In the initial manufacturing process of the liquid crystal display device, a process of cutting several cells at the same time and then cutting them into cell units is performed. However, as cell sizes increase, the cells are cut into unit cells and then a liquid crystal is injected.

셀 절단 공정은 유리기판 보다 경도가 높은 다이아몬드 재질의 펜으로 기판 표면에 절단 선을 형성하는 스크라이브(Scribe) 공정과 힘을 가해 절단하는 브레이크(Break) 공정으로 이루어진다.The cell cutting process is composed of a diamond pen having a hardness higher than that of a glass substrate, and a scribe process for forming a cutting line on the surface of the substrate and a break process for applying force.

st7 단계는 각 단위 셀로 절단된 액정 셀에 액정을 주입하는 단계이다.The st7 step is a step of injecting liquid crystal into the liquid crystal cell cut into each unit cell.

단위 액정 셀은 수백 cm2의 면적에 수 μm의 갭을 갖는다. 따라서, 이런 구조의 셀에 효과적으로 액정을 주입하는 방법으로 셀 내외의 압력 차를 이용한 진공 주입법이 가장 널리 이용된다.The unit liquid crystal cell has a gap of several μm in an area of several hundred cm 2 . Therefore, the vacuum injection method using the pressure difference between the inside and outside of the cell is most widely used as a method of effectively injecting the liquid crystal into the cell of such a structure.

전술한 바와 같은 공정 중 상기 스페이서는 설명한 바와 같이 주로 별도의 규격화된 스페이서를 사용하나, 이 방법은 스페이서를 산포하는 방법상의 제약이 많다.In the above-described process, the spacer mainly uses a separate standardized spacer as described, but this method has many limitations in the method of dispersing the spacer.

따라서, 기판의 제작공정 중 스페이서를 패턴하여 형성하는 방법이 많이 연구되고 있다.Therefore, many methods of patterning and forming spacers during the manufacturing process of the substrate have been studied.

기판에 직접 패턴되는 스페이서는 상기 하부기판 또는 상부기판(컬러필터 기판)에 형성할 수 있으며, 하부기판에 구성될 경우에는 일반적으로 상기 하부기판의 어레이 배선 상부에 형성한다.The spacer directly patterned on the substrate may be formed on the lower substrate or the upper substrate (color filter substrate). When the spacer is formed on the lower substrate, the spacer is generally formed on the array wiring of the lower substrate.

이하, 도 3a 내지 도 3f의 공정을 참조하여 종래의 패턴된 스페이서 형성방법을 설명한다. Hereinafter, a conventional patterned spacer forming method will be described with reference to the processes of FIGS. 3A to 3F.

먼저, 도 3a에 도시한 바와 같이 투명한 절연기판(22)상에 도전성 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 게이트 배선(도 1의 13)과 게이트전극(24)을 형성한다.First, as shown in FIG. 3A, a conductive metal is deposited on a transparent insulating substrate 22 and patterned by a first mask process to form a gate wiring (13 in FIG. 1) and a gate electrode 24.

다음으로, 상기 게이트 전극(24) 및 게이트 배선(도 1의 13)이 형성된 기판(22)의 전면에 제 1 절연막인 게이트 절연막(26)을 형성한다.Next, a gate insulating film 26 serving as a first insulating film is formed on the entire surface of the substrate 22 on which the gate electrode 24 and the gate wiring (13 in FIG. 1) are formed.

다음으로, 도 3b에 도시한 바와 같이, 상기 게이트 전극(24)상부의 게이트 절연막(26)상에 순수 비정질 실리콘층(a-Si:H)과 불순물 비정질 실리콘층(n+또는 p+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 액티브층(active layer)(30)과 오믹 콘택층(ohmic contact layer)(32)을 형성한다.Next, as shown in FIG. 3B, a pure amorphous silicon layer (a-Si: H) and an impurity amorphous silicon layer (n + or p + a-Si) are formed on the gate insulating layer 26 on the gate electrode 24. : H) is deposited and patterned by a second mask process to form an active layer 30 and an ohmic contact layer 32.

상기 오믹 콘택층(30)과 액티브층(32)이 패턴된 기판(22)의 전면에 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(30)과 평면적으로 겹쳐지는 데이터배선(15)과, 상기 데이터배선(15)에서 일 방향으로 연장된 소스 전극(34)과 이와는 소정간격 이격된 드레인 전극(36)을 형성한다.A conductive metal is deposited on the entire surface of the substrate 22 on which the ohmic contact layer 30 and the active layer 32 are patterned, and is patterned by a third mask process to overlap the ohmic contact layer 30 in plan view. And a source electrode 34 extending in one direction from the data line 15 and a drain electrode 36 spaced apart from the predetermined distance.

상기 데이터배선(15)과 소스 및 드레인 전극(34,36)을 형성한 후, 연속하여 상기 소스 전극(34)과 드레인 전극(36)사이로 노출된 오믹 콘택층(32)을 제거하여 액티브층(30)의 일부(즉, 액티브채널)를 노출한다.After forming the data line 15 and the source and drain electrodes 34 and 36, the ohmic contact layer 32 exposed between the source electrode 34 and the drain electrode 36 is successively removed to form an active layer ( Expose a portion of 30) (ie, active channel).

다음으로, 도 3c에 도시한 바와 같이, 상기 소스 및 드레인 전극(34,36)등이 형성된 기판(22)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질그룹 중 선택된 하나를 코팅하여 제 1 보호막(passivation layer)(38)을 형성한다.Next, as shown in FIG. 3C, an organic compound including benzocyclobutene (BCB) and an acrylic resin (resin) on the entire surface of the substrate 22 on which the source and drain electrodes 34 and 36 are formed. One selected from the group of insulating materials is coated to form a first passivation layer 38.

연속하여, 상기 보호막(38)을 제 4 마스크 공정으로 패턴하여, 상기 드레인전극(116)의 일부를 노출하는 콘택홀(40)을 형성한다.Subsequently, the passivation layer 38 is patterned by a fourth mask process to form a contact hole 40 exposing a part of the drain electrode 116.

도 3d에 도시한 바와 같이, 상기 제 1 보호막(38)의 상부에 투명 도전성 금속을 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(36)과 접촉하는 투명전극인 픽셀전극(17)을 형성한다.As shown in FIG. 3D, the transparent conductive metal is deposited on the first passivation layer 38 and patterned by a fifth mask process to form the pixel electrode 17, which is a transparent electrode contacting the drain electrode 36. Form.

연속하여 상기 픽셀 전극(17)의 상부에는 제 2 보호막(42)을 형성한다.Subsequently, a second passivation layer 42 is formed on the pixel electrode 17.

전술한 바와 같은 공정을 통해 박막트랜지스터 어레이기판을 형성할 수 있다.Through the process as described above, the thin film transistor array substrate may be formed.

이하, 도 3e 내지 3f는 상기 박막트랜지스터 어레이 기판의 상부에 스페이서를 형성하기 위한 공정을 도시하고 있다. 3E to 3F illustrate a process for forming a spacer on the thin film transistor array substrate.

도 3e에 도시한 바와 같이, 상기 제 2 보호막(42)이 형성된 기판(22)의 전면에 감광성 수지를 도포하여 감광성 수지층(43)을 형성한다.(포지티브 타입을 예를 들어 설명한다.)As shown in FIG. 3E, the photosensitive resin is apply | coated to the whole surface of the board | substrate 22 in which the said 2nd protective film 42 was formed, and the photosensitive resin layer 43 is formed. (For example, a positive type is demonstrated.).

연속하여 상기 수지층(43)의 상부에 투과부(E)와 차단부(F)로 구성된 마스크(M)를 위치시킨 후 마스크(M)의 상부로부터 빛(L)을 조사하여 하부의 수지층(43)을 노광하는 6 마스크 공정을 진행한다.Subsequently, the mask M composed of the transmissive portion E and the blocking portion F is positioned on the resin layer 43, and then irradiated with light L from the upper portion of the mask M to form a lower resin layer ( 6 mask process of exposing 43) is performed.

상기 노광된 수지층(43)을 현상하게 되면, 도 3f에 도시한 바와 같이, 원하는 위치에 패턴된 스페이서(46)를 형성할 수 있다.When the exposed resin layer 43 is developed, as shown in FIG. 3F, a patterned spacer 46 may be formed at a desired position.

그러나, 종래의 스페이서 형성방법은, 스페이서를 형성하는 물질을 기판의 전면에 코팅한 후 이를 현상하는 방법을 사용하게 된다.However, the conventional method for forming a spacer uses a method of coating a material forming the spacer on the entire surface of the substrate and then developing it.

이때, 상기 현상 공정 중 기판 상에 코팅된 스페이서 형성물질의 90%가 제거된다. 결국 10%만큼의 스페이서 형성물질을 소정의 패턴으로 형성하기 위해 나머지 90%의 스페이서 형성물질이 낭비되어 재료비가 증가하는 문제가 발생한다.At this time, 90% of the spacer forming material coated on the substrate is removed during the developing process. As a result, the remaining 90% of the spacer forming material is wasted in order to form as much as 10% of the spacer forming material in a predetermined pattern, resulting in an increase in material cost.

또한, 공정이 추가되어 수율감소의 원인이 된다.In addition, the process is added to cause a decrease in yield.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로, 박막트랜지스터 기판을 형성하는 공정 중 특히 픽셀전극을 형성하는 포토 공정 중 잉크젯 방식을 이용하여 스페이서를 형성하는 방법을 제안한다.The present invention has been proposed for the purpose of solving the above-mentioned problems, and proposes a method of forming a spacer by using an inkjet method during a process of forming a thin film transistor substrate, particularly a photo process of forming a pixel electrode.

이와 같이 하면, 공정을 단순화 할 수 있고 재료비의 손실을 줄일 수 있는 효과가 있다. In this way, the process can be simplified and the loss of material costs can be reduced.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 따른 스페이서 형성방법은 제 1 기판과 제 2 기판 사이의 갭을 유지하기 위해 제 1 기판 또는 제 2 기판에 형성된 액정표시장치용 스페이서 형성방법에 있어서, 기판의 전면에 PR층을 형성하는 단계와; 상기 PR층의 상부에 투과부와 차단부로 구성된 마스크를 위치시킨 후, 마스크의 상부로 빛을 조사하여 하부의 PR층을 노광하는 단계와; 상기 PR층을 현상하여, 상기 투과부에 대응하는 부분을 제거하는 단계와; 상기 PR층이 제거된 부분에 잉크젯 방식으로 스페이서 물질을 채우고 이를 경화하는 단계와; 상기 PR층을 제거하여 경화된 스페이서를 노출하는 단계를 포함한다.In the spacer forming method according to the present invention for achieving the object as described above in the spacer forming method for a liquid crystal display device formed on the first substrate or the second substrate to maintain a gap between the first substrate and the second substrate, Forming a PR layer on the front surface of the substrate; Placing a mask composed of a transmissive portion and a blocking portion on an upper portion of the PR layer, and then exposing light to an upper portion of the mask to expose a lower PR layer; Developing the PR layer to remove a portion corresponding to the transmission part; Filling the spacer material by removing the PR layer with an inkjet method and curing the spacer material; Removing the PR layer to expose the cured spacers.

본 발명의 특징에 따른 액정표시장치용 어레이기판은 기판 상에 서로 교차하여 화소영역을 정의하는 게이트 배선과 데이터 배선과; 게이트 배선과 데이터 배선의 교차지점에 구성된 스위칭 소자와; 상기 스위칭 소자와 연결되고, 화소영역을 지나 상기 게이트 배선의 상부로 연장된 투명한 화소전극과; 상기 게이트 배선 상부에 겹쳐진 투명한 화소전극의 상부에 형성된 패턴된 스페이서를 포함한다.An array substrate for a liquid crystal display device according to an aspect of the present invention comprises: a gate wiring and a data wiring crossing a mutually defined pixel region on a substrate; A switching element configured at the intersection of the gate wiring and the data wiring; A transparent pixel electrode connected to the switching element and extending through the pixel region and above the gate line; And a patterned spacer formed on the transparent pixel electrode overlying the gate line.

상기 화소전극은 데이터 배선의 일부 상부로 연장하여 형성할 수 있으며 이러한 경우에 상기 데이터배선 상부로 연장된 화소전극 상부에 패턴된 스페이서를 더욱 형성할 수 있다.The pixel electrode may be formed to extend over a portion of the data line, and in this case, a patterned spacer may be further formed on the pixel electrode extending over the data line.

본 발명의 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 게이트 전극과 게이트 배선을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와; 상기 오믹 콘택층과 접촉하는 소스 전극과 이와는 소정간격 이격된 드레인 전극과, 상기 소스 전극과 연결되는 데이터 배선을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하고, 상기 드레인 전극의 일부를 노출하는 제 4 마스크 공정 단계와; 상기 보호막이 형성된 기판의 전면에 투명 금속층을 형성하는 단계와; 상기 투명 금속층 상에 포토레지스트층을 도포하는 단계와; 상기 포토레지스트 층이 도포된 기판의 상부에 투과부와 차단부로 구성된 마스크를 위치시키고, 마스크의 상부로 빛을 조사하여 하부의 포토레지스트층을 노광하는 단계와; 상기 노광된 포토레지스트층을 현상하여, 상기 투과부가 대응된 부분을 제거하는 단계와; 상기 투과부 중 게이트 배선에 대응하여 제거된 부분에 잉크젯 방식으로 스페이서 물질을 채우고 이를 경화하는 단계와; 상기 남겨진 PR층 사이로 노출된 투명 전극을 제적하는 단계와; 상기 남겨진 PR층을 제거하여, 상기 드레인 전극과 접촉하고 화소영역을 지나 상기 게이트 배선의 상부로 연장된 화소전극과, 게이트 배선으로 연장된 화소전극의 상부에 패턴된 스페이서를 형성하는 제 5 마스크 공정 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including: forming a gate electrode and a gate wiring on a substrate; Forming a gate insulating film on an entire surface of the substrate on which the gate wiring and the gate electrode are formed; A second mask process step of forming an active layer and an ohmic contact layer on the gate insulating layer on the gate electrode; A third mask process step of forming a source electrode in contact with the ohmic contact layer, a drain electrode spaced apart from the predetermined distance, and a data line connected to the source electrode; Forming a passivation layer on the entire surface of the substrate on which the source and drain electrodes are formed, and exposing a portion of the drain electrode; Forming a transparent metal layer on an entire surface of the substrate on which the protective film is formed; Applying a photoresist layer on the transparent metal layer; Placing a mask including a transmissive part and a blocking part on an upper portion of the substrate on which the photoresist layer is applied, and exposing light to the upper part of the mask to expose a lower photoresist layer; Developing the exposed photoresist layer to remove a portion corresponding to the transmission portion; Filling the spacer material in the transmissive portion corresponding to the gate wiring with an inkjet method and curing the spacer material; Removing the transparent electrode exposed between the remaining PR layers; A fifth mask process of removing the remaining PR layer to form a pixel electrode in contact with the drain electrode and extending through the pixel region to an upper portion of the gate wiring, and a patterned spacer on the pixel electrode extending to the gate wiring; Steps.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 -- Example

본 발명은 박막트랜지스터 어레이기판을 형성하는 포토공정 중 잉크젯 방식으로 스페이서를 형성하는 것을 특징으로 한다. The present invention is characterized in that a spacer is formed by an inkjet method during a photo process of forming a thin film transistor array substrate.

도 4는 본 발명에 따른 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 도면이다. 4 is a view schematically showing one pixel of an array substrate for a liquid crystal display according to the present invention.

도시한 바와 같이, 기판(100)상에 일 방향으로 게이트 배선(101)이 형성되고, 게이트 배선(101)과 수직으로 교차하여 화소영역(P)을 정의하는 데이터 배선(110)이 형성된다.As shown, the gate wiring 101 is formed on the substrate 100 in one direction, and the data wiring 110 defining the pixel region P is formed by crossing the gate wiring 101 vertically.

상기 두 배선(101,110)의 교차지점에는 게이트 전극(102)과 액티브층(106)과 소스 전극(112)과 드레인 전극(114)을 포함하는 박막트랜지스터(T)를 구성한다.The thin film transistor T including the gate electrode 102, the active layer 106, the source electrode 112, and the drain electrode 114 is formed at the intersection of the two wirings 101 and 110.

상기 드레인 전극(114)과 접촉하는 동시에 화소영역(P)에 투명한 화소전극(124)을 형성한다.The transparent pixel electrode 124 is formed in the pixel region P while being in contact with the drain electrode 114.

상기 화소전극(124)은 게이트 배선(101)과 겹쳐 형성하며, 고 개구율을 구현하는 액정표시장치의 경우에는 상기 데이터 배선(110)의 상부로 연장하여 형성한다.The pixel electrode 124 overlaps the gate wiring 101, and in the case of a liquid crystal display device having a high aperture ratio, the pixel electrode 124 extends above the data wiring 110.

전술한 구성에서, 상기 게이트 배선(101)과 데이터 배선(110)의 상부에 패턴된 스페이서(126)를 형성하는데, 이는 데이터 배선(110)과 게이트 배선(101)의 상부로 연장된 화소전극(124) 상부에 형성하게 된다.In the above-described configuration, a patterned spacer 126 is formed on the gate wiring 101 and the data wiring 110, and the pixel electrode extending above the data wiring 110 and the gate wiring 101 is formed. 124) is formed on top.

전술한 구성에서, 상기 패턴된 스페이서(126)는 잉크젯 방식을 이용하여, 상기 화소전극(124)을 형성하는 포토 공정 중 형성한다.In the above-described configuration, the patterned spacer 126 is formed during the photo process of forming the pixel electrode 124 using an inkjet method.

이와 같이 하면, 상기 스페이서를 형성하기 위한 별도의 포토 마스크 공정을 생략할 수 있으므로 공정을 단순화 할 수 있고, 잉크젯 방식을 이용하므로 재료비용을 절감할 수 있다.In this case, since a separate photo mask process for forming the spacer can be omitted, the process can be simplified, and the material cost can be reduced by using the inkjet method.

이하, 도 5a 내지 도 5h를 참조하여 상기 패턴된 스페이서를 포함하는 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention including the patterned spacer will be described with reference to FIGS. 5A to 5H.

도 5a 내지 도 5h는 액정표시장치용 어레이기판의 제조공정을 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.5A to 5H are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to a process sequence of the present invention.

먼저, 도 5a에 도시한 바와 같이, 투명한 절연기판(100)상에 도전성 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 게이트 배선(101)과 이에 연결된 게이트전극(102)을 형성한다.First, as shown in FIG. 5A, the conductive metal is deposited on the transparent insulating substrate 100 and patterned by a first mask process to form the gate wiring 101 and the gate electrode 102 connected thereto.

다음으로, 상기 게이트 전극(102)및 게이트 배선(101)이 형성된 기판(100)의 전면에 제 1 절연막인 게이트 절연막(104)을 형성한다.Next, a gate insulating film 104 as a first insulating film is formed on the entire surface of the substrate 100 on which the gate electrode 102 and the gate wiring 101 are formed.

이때, 상기 게이트 전극(102)은 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)을 포함하는 도전성 금속물질 중 선택된 하나로 형성하고, 상기 게이트 절연막(104)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나로 형성한다.In this case, the gate electrode 102 is formed of one selected from a conductive metal material including aluminum (Al), aluminum alloy, tungsten (W), molybdenum (Mo), chromium (Cr), and the gate insulating film 104 It is formed as one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ).

다음으로, 도 5b에 도시한 바와 같이, 상기 게이트 전극(102)상부의 게이트 절연막(104)상에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ 또는 p+a-Si:H)을 순차적으로 증착하고 제 2 마스크 공정으로 패턴하여, 액티브층(active layer)(106)과 오믹 콘택층(ohmic contact layer)(108)을 형성한다.Next, as shown in FIG. 5B, pure amorphous silicon (a-Si: H) and impurity amorphous silicon (n + or p + a-Si: H) are formed on the gate insulating film 104 on the gate electrode 102. ) Is sequentially deposited and patterned by a second mask process to form an active layer 106 and an ohmic contact layer 108.

다음으로 도 5c에 도시한 바와 같이, 상기 액티브층(106)이 패턴된 기판(100)의 전면에 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(108)과 평면적으로 겹쳐지는 데이터배선(110)과, 상기 데이터배선(110)에서 일 방향으로 연장된 소스 전극(112)과 이와는 소정 간격 이격된 드레인 전극(114)을 형성한다.Next, as shown in FIG. 5C, a conductive metal is deposited on the entire surface of the substrate 100 on which the active layer 106 is patterned and patterned by a third mask process to planarly overlap the ohmic contact layer 108. The data line 110, the source electrode 112 extending in one direction from the data line 110, and the drain electrode 114 spaced apart from the predetermined distance are formed.

상기 데이터 배선(110)및 소스 전극(112)과 드레인 전극(114)은 전술한 바와 같은 도전성 금속그룹 중 선택된 하나로 형성한다.The data line 110, the source electrode 112, and the drain electrode 114 are formed of one selected from the group of conductive metals described above.

상기 데이터배선(110)과 소스전극 및 드레인 전극(112,114)을 형성한 후, 연속하여 상기 두 전극(112,114)의 이격된 사이로 노출된 오믹 콘택층(108)을 제거하여 액티브층(106)의 일부(즉, 액티브채널)를 노출한다.After forming the data line 110 and the source and drain electrodes 112 and 114, a portion of the active layer 106 is removed by successively removing the ohmic contact layer 108 exposed between the two electrodes 112 and 114. (I.e., active channel) is exposed.

다음으로, 도 5d에 도시한 바와 같이, 상기 소스 및 드레인전극(112,114)등이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질그룹 중 선택된 하나를 코팅하여 제 1 보호막(passivation layer)(116)을 형성한다.Next, as shown in FIG. 5D, an organic insulating material including benzocyclobutene (BCB) and an acrylic resin (resin) on the entire surface of the substrate 100 on which the source and drain electrodes 112 and 114 are formed. One selected from the group is coated to form a first passivation layer 116.

연속하여, 상기 보호막(116)을 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(116)의 일부를 노출하는 콘택홀(118)을 형성한다.Subsequently, the passivation layer 116 is patterned by a fourth mask process to form a contact hole 118 exposing a part of the drain electrode 116.

다음으로, 도 5e에 도시한 바와 같이, 상기 보호막(116)이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하여 투명한 금속층(120)을 형성한다.Next, as shown in FIG. 5E, one of the transparent conductive metal groups including indium tin oxide (ITO) and indium zinc oxide (IZO) is formed on the entire surface of the substrate on which the passivation layer 116 is formed. Deposition to form a transparent metal layer 120.

연속하여, 투명한 금속층(120)이 형성된 기판(100)의 전면에 포토레지스트층(photo-resist : 이하 "PR"이라 칭함)(122)을 형성한다. 상기 PR층(122)의 상부에 투과부(E)와 차단부(F)로 구성된 마스크(M)를 위치시킨다.Subsequently, a photoresist layer (hereinafter referred to as "PR") 122 is formed on the entire surface of the substrate 100 on which the transparent metal layer 120 is formed. The mask M including the transmission part E and the blocking part F is positioned on the PR layer 122.

상기 차단부(F)는 화소전극이 형성되는 부분(H)에 대응하고, 그 외의 영역은 투과부(E)가 대응한다.The blocking portion F corresponds to the portion H where the pixel electrode is formed, and the transmissive portion E corresponds to the other region.

이때, 상기 화소전극이 형성되는 부분(H) 중 상기 게이트 배선(101)과 데이터 배선(110)과 겹쳐지는 부분의 일부인 스페이서 형성부(I)에는 투과부(E)가 대응하여 위치 하도록 한다.In this case, the transmissive portion E may correspond to the spacer forming portion I, which is a part of the portion H where the pixel electrode is formed, overlaps the gate wiring 101 and the data wiring 110.

연속하여, 상기 마스크(M)의 상부에 빛을 조사하여 하부의 PR층을 노광한 후 현상하는 공정을 진행하면 이하, 도 5f와 같다.Subsequently, a process of irradiating the upper portion of the mask M with light and exposing the lower PR layer and then developing the same is shown in FIG. 5F.

도 5f에 도시한 바와 같이, 상기 노광공정과 현상공정이 진행된 PR층은 상기 상기 화소전극 형성부(H)를 제외한 나머지 PR층이 제거된 상태이다. 이때, 화소전극(17)형성부 중 일부 스페이서 형성부(I)에 대응하는 PR층 또한 제거된다.As shown in FIG. 5F, in the PR layer in which the exposure process and the development process are performed, the remaining PR layers except for the pixel electrode forming unit H are removed. At this time, the PR layer corresponding to some of the spacer forming portions I of the pixel electrode 17 forming portions is also removed.

연속하여, 상기 PR층이 제거된 스페이서 형성부(I)에만 노즐(200)을 통해 스페이서 물질(300)을 떨어뜨리는 잉크젯 방식을 사용하여 스페이서 물질을 채우고 이를 경화하는 공정을 진행한다. Subsequently, a process of filling and curing the spacer material is performed using an inkjet method in which the spacer material 300 is dropped through the nozzle 200 only in the spacer forming portion I from which the PR layer is removed.

상기 스페이서 물질은 이후 공정에서 실시하는 금속층의 패턴공정과 PR층을 제거하는 공정에서 각각 사용되는 식각 용액과 스트립 용액에 견디는 절연 수지면 된다.The spacer material may be an insulating resin that withstands the etching solution and the strip solution, which are used in the patterning process of the metal layer and the process of removing the PR layer.

다음으로, 남겨진 PR층(122`) 사이로 노출된 금속층을 식각하는 공정을 진행하여 도 5g에 도시한 바와 같이, PR층의 하부에만 투명한 금속층이 남겨지도록 한다.Next, a process of etching the exposed metal layer between the remaining PR layer 122 ′ is performed so that a transparent metal layer remains only under the PR layer, as shown in FIG. 5G.

물론, 상기 스페이서(126) 하부에도 금속층이 그대로 존재하게 된다.Of course, the metal layer is still present under the spacer 126.

연속하여, 상기 PR층을 제거하는 공정을 진행하며 도 5h에 도시한 바와 같은 결과를 얻을 수 있다. Subsequently, the process of removing the PR layer is performed, and the result as shown in FIG. 5H can be obtained.

즉, 도 5h에 도시한 바와 같이, 상기 드레인 전극(114)과 접촉하는 화소전극(124)이 화소영역에 형성되고, 상기 화소전극(124)은 게이트 배선(101)과 겹쳐져 스토리지 캐패시터(CST)를 형성한다.That is, as shown in FIG. 5H, a pixel electrode 124 in contact with the drain electrode 114 is formed in the pixel region, and the pixel electrode 124 overlaps the gate wiring 101 to form a storage capacitor C ST. ).

전술한 바와 같은 공정을 통해 본 발명에 따른 패턴된 스페이서를 포함한 액정표시장치용 어레이기판을 제작할 수 있다.Through the above process, an array substrate for a liquid crystal display device including a patterned spacer according to the present invention can be manufactured.

전술한 바와같은 공정은 달리 5마스크 공정을 통해, 상기 패턴된 스페이서까지 제작하였으므로 종래와는 달리 공정이 단순화된 장점이 있다. 또한, 잉크젯 방식을 이용하여 원하는 영역에만 스페이서를 형성할 수 있기 때문에 재료비를 절감할 수 있는 장점이 있다.Unlike the conventional process, the process as described above is manufactured through the 5 mask process to the patterned spacer, and thus, the process is simplified. In addition, since the spacer can be formed only in the desired region by using the inkjet method, there is an advantage that the material cost can be reduced.

본 발명에서는 박막트랜지스터 어레이기판을 예를 들어 설명하였지만, 이와 같은 공정 방법은 컬러필터 기판을 제작하는 공정 중에도 적용 가능하다.In the present invention, a thin film transistor array substrate has been described as an example. However, such a process method can be applied even during a process of manufacturing a color filter substrate.

따라서, 본 발명에 따른 박막트랜지스터 어레이기판 제조방법은 5마스크 공정으로 스페이서 까지 제작할 수 있는 방법이므로 종래에 비해 공정이 단순화되어 공정시간 단축 등을 통한 수율을 개선하는 효과가 있다.Therefore, the method of manufacturing a thin film transistor array substrate according to the present invention is a method capable of manufacturing up to a spacer in a 5 mask process, thereby simplifying the process compared to the conventional method, thereby improving yield by shortening the process time.

또한, 잉크젯 방식을 사용하여 원하는 영역에만 스페이서를 형성할 수 있기 때문에 재료의 낭비를 방지할 수 있어 비용을 절감할 수 있다. In addition, since the spacer can be formed only in a desired area by using the inkjet method, waste of material can be prevented and cost can be reduced.

도 1은 액정패널을 개략적으로 도시한 도면이고,1 is a view schematically showing a liquid crystal panel,

도 2는 액정패널이 제작되는 순서를 도시한 흐름도이고,2 is a flowchart illustrating a procedure of manufacturing a liquid crystal panel;

도 3a 내지 도 3f는 스페이서를 포함하는 액정표시장치용 어레이기판의 형성공정을 종래의 공정 순서에 따라 도시한 공정 단면도이고,3A to 3F are cross-sectional views illustrating a process of forming an array substrate for a liquid crystal display device including a spacer, according to a conventional process procedure

도 4는 스페이서를 포함하는 본 발명에 따른 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 확대 평면도이고,4 is an enlarged plan view schematically showing one pixel of an array substrate for a liquid crystal display device according to the present invention including a spacer;

도 5a 내지 도 5h는 스페이서를 포함하는 액정표시장치용 어레이기판의 제조공정을 본 발명의 공정순서에 따라 도시한 공정 단면도이다.5A to 5H are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device including a spacer according to a process sequence of the present invention.

<도면의 부호에 대한 간단한 설명><Short description of the symbols in the drawings>

100 : 기판 101 : 게이트 배선100: substrate 101: gate wiring

102 : 게이트 전극 104 : 게이트 절연막102 gate electrode 104 gate insulating film

106 : 액티브층 108 : 오믹 콘택층106: active layer 108: ohmic contact layer

110 : 데이터 배선 112 : 소스 전극110: data wiring 112: source electrode

114 : 드레인 전극 116 : 보호막 114: drain electrode 116: protective film

120 : 투명 전극층 122` : PR층120: transparent electrode layer 122`: PR layer

200 : 잉크젯 노즐 300 : 스페이서 물질200: inkjet nozzle 300: spacer material

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 게이트 전극과 게이트 배선을 형성하는 제 1 마스크 공정 단계와; A first mask process step of forming a gate electrode and a gate wiring on the substrate; 상기 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on an entire surface of the substrate on which the gate wiring and the gate electrode are formed; 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와;A second mask process step of forming an active layer and an ohmic contact layer on the gate insulating layer on the gate electrode; 상기 오믹 콘택층과 접촉하는 소스 전극과 이와는 소정간격 이격된 드레인 전극과, 상기 소스 전극과 연결되는 데이터 배선을 형성하는 제 3 마스크 공정 단계와;A third mask process step of forming a source electrode in contact with the ohmic contact layer, a drain electrode spaced apart from the predetermined distance, and a data line connected to the source electrode; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 보호막을 형성하고, 상기 드레인 전극의 일부를 노출하는 제 4 마스크 공정 단계와;Forming a passivation layer on the entire surface of the substrate on which the source and drain electrodes are formed, and exposing a portion of the drain electrode; 상기 보호막이 형성된 기판의 전면에 투명 금속층을 형성하는 단계와;Forming a transparent metal layer on an entire surface of the substrate on which the protective film is formed; 상기 투명 금속층 상에 포토레지스트층을 도포하는 단계와;Applying a photoresist layer on the transparent metal layer; 상기 포토레지스트 층이 도포된 기판의 상부에 투과부와 차단부로 구성된 마스크를 위치시키고, 마스크의 상부로 빛을 조사하여 하부의 포토레지스트층을 노광하는 단계와;Placing a mask including a transmissive part and a blocking part on an upper portion of the substrate on which the photoresist layer is applied, and exposing light to the upper part of the mask to expose a lower photoresist layer; 상기 노광된 포토레지스트층을 현상하여, 상기 투과부가 대응된 부분을 제거하는 단계와;Developing the exposed photoresist layer to remove a portion corresponding to the transmission portion; 상기 투과부 중 게이트 배선에 대응하여 제거된 부분에 잉크젯 방식으로 스페이서 물질을 채우고 이를 경화하는 단계와;Filling the spacer material in the transmissive portion corresponding to the gate wiring with an inkjet method and curing the spacer material; 상기 남겨진 PR층 사이로 노출된 투명 전극을 제거하는 단계와;Removing the transparent electrode exposed between the remaining PR layers; 상기 남겨진 PR층을 제거하여, 상기 드레인 전극과 접촉하고 화소영역을 지나 상기 게이트 배선의 상부로 연장된 화소전극과, 게이트 배선으로 연장된 화소전극의 상부에 패턴된 스페이서를 형성하는 제 5 마스크 공정 단계A fifth mask process of removing the remaining PR layer to form a pixel electrode in contact with the drain electrode and extending through the pixel region to an upper portion of the gate wiring, and a patterned spacer on the pixel electrode extending to the gate wiring; step 를 포함하는 액정표시장치용 어레이기판 제조방법. Array substrate manufacturing method for a liquid crystal display device comprising a. 제 6 항에 있어서,The method of claim 6, 상기 화소전극은 데이터 배선의 일부 상부로 연장 형성된 액정표시장치용 어레이기판 제조방법.And the pixel electrode extends over a portion of the data line. 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터배선 상부로 연장된 화소전극 상부에 패턴된 스페이서를 더욱 형성하는 액정표시장치용 어레이기판 제조방법. And forming a patterned spacer on the pixel electrode extending above the data line.
KR10-2002-0027883A 2002-05-20 2002-05-20 A method for fabricating a spacer for LCD KR100493866B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027883A KR100493866B1 (en) 2002-05-20 2002-05-20 A method for fabricating a spacer for LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027883A KR100493866B1 (en) 2002-05-20 2002-05-20 A method for fabricating a spacer for LCD

Publications (2)

Publication Number Publication Date
KR20030089953A KR20030089953A (en) 2003-11-28
KR100493866B1 true KR100493866B1 (en) 2005-06-10

Family

ID=32383589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027883A KR100493866B1 (en) 2002-05-20 2002-05-20 A method for fabricating a spacer for LCD

Country Status (1)

Country Link
KR (1) KR100493866B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033460B1 (en) * 2003-12-29 2011-05-09 엘지디스플레이 주식회사 Array substrate for Liquid Crystal Display Device and method for fabricating the same
KR100797095B1 (en) * 2006-09-13 2008-01-22 한국기계연구원 Liquid crystal display device with a ink jet spacer and method for fabricating the spacer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632077A (en) * 1992-07-17 1994-02-08 Matsushita Electric Ind Co Ltd Method for forming projection
JPH11174460A (en) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd Method of manufacturing liquid crystal panel
KR19990052399A (en) * 1997-12-22 1999-07-05 김영환 Liquid crystal display element
JP2001083499A (en) * 1999-09-09 2001-03-30 Canon Inc Color filter with spacer, its production and liquid crystal, device using that color filter
KR20010037335A (en) * 1999-10-15 2001-05-07 구본준, 론 위라하디락사 Liquid Crystal Display Device And Method Of Fabricating The Same
JP2001183517A (en) * 1999-12-27 2001-07-06 Canon Inc Color filter and its manufacturing method, liquid crystal element using the color filter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632077A (en) * 1992-07-17 1994-02-08 Matsushita Electric Ind Co Ltd Method for forming projection
JPH11174460A (en) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd Method of manufacturing liquid crystal panel
KR19990052399A (en) * 1997-12-22 1999-07-05 김영환 Liquid crystal display element
JP2001083499A (en) * 1999-09-09 2001-03-30 Canon Inc Color filter with spacer, its production and liquid crystal, device using that color filter
KR20010037335A (en) * 1999-10-15 2001-05-07 구본준, 론 위라하디락사 Liquid Crystal Display Device And Method Of Fabricating The Same
JP2001183517A (en) * 1999-12-27 2001-07-06 Canon Inc Color filter and its manufacturing method, liquid crystal element using the color filter

Also Published As

Publication number Publication date
KR20030089953A (en) 2003-11-28

Similar Documents

Publication Publication Date Title
US7209200B2 (en) Reflective and transflective liquid crystal display devices and a fabricating method thereof
US7230662B2 (en) Color filter substrate and method for fabricating the same
US7460197B2 (en) Color filter substrate having a panel identification and manufacturing method thereof
KR20050001158A (en) LCD with a column spacer and method for fabricating the same
US20040257519A1 (en) Thin film transistor array substrate and fabricating method thereof
KR101274715B1 (en) Thin film transistor substrate and method of fabricating the same
KR101250316B1 (en) Liquid crystal display device and method of fabricating the same
US6906772B2 (en) Liquid crystal display device and fabrication method thereof
US20050253978A1 (en) Thin film transistor array substrate and fabricating method thereof
JP2004094217A (en) Manufacturing method for self-aligned pixel electrode for liquid crystal display device
KR101275941B1 (en) Liquid crystal display device and fabrication method thereof
KR100493866B1 (en) A method for fabricating a spacer for LCD
KR100790354B1 (en) A color filter and An array substrate for LCD and method for fabricating the same
KR20050000684A (en) LCD and method for fabricating the same
KR101071135B1 (en) Liquid crystal display device and method of fabricating the same
KR101302550B1 (en) Liquid crystal display device and method of fabricating the same
KR100790935B1 (en) A method for fabricating substrate for LCD
KR20020091447A (en) Method of manufacturing high aperture ratio lcd
KR20030041601A (en) A method for fabricating a spacer for LCD
KR100866975B1 (en) A LCD and method for fabricating an array substrate for LCD
KR101006475B1 (en) array substrate for liquid crystal display device and manufacturing method of the same
KR100977981B1 (en) A array substrate and the fabrication method for LCD
KR20060128553A (en) Liquid crystal display and fabricating method thereof
KR20040040636A (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR20060038032A (en) Color filter of liquid crystal display device and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15