KR101295776B1 - 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치 - Google Patents

직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치 Download PDF

Info

Publication number
KR101295776B1
KR101295776B1 KR1020070077793A KR20070077793A KR101295776B1 KR 101295776 B1 KR101295776 B1 KR 101295776B1 KR 1020070077793 A KR1020070077793 A KR 1020070077793A KR 20070077793 A KR20070077793 A KR 20070077793A KR 101295776 B1 KR101295776 B1 KR 101295776B1
Authority
KR
South Korea
Prior art keywords
dechucking
wafer
voltage
electrostatic chuck
electrostatic
Prior art date
Application number
KR1020070077793A
Other languages
English (en)
Other versions
KR20090013552A (ko
Inventor
박해중
신동준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070077793A priority Critical patent/KR101295776B1/ko
Priority to US12/222,076 priority patent/US7869185B2/en
Publication of KR20090013552A publication Critical patent/KR20090013552A/ko
Application granted granted Critical
Publication of KR101295776B1 publication Critical patent/KR101295776B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹 방법 및 이를 채택하는 반도체 소자의 제조 장치가 제공된다. 상기 웨이퍼의 디척킹 방법은 웨이퍼를 척킹하는 정전척에 인가된 척킹 전압을 차단하는 것을 구비한다. 상기 척킹 전압과 다른 극성을 갖거나 영(zero)의 값을 갖는 제1 디척킹 전압을 상기 정전척에 인가한다. 주기적으로 변하는 극성을 갖는 제2 디척킹 전압을 상기 정전척에 인가한다. 아울러, 이를 채택하는 반도체 소자의 제조 장치도 제공된다.
디척킹, 직류 전압, 교류 전압

Description

직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹 방법 및 이를 채택하는 반도체 소자의 제조 장치{Method of de-chucking a wafer using a direct voltage and a alternating voltage alternately and apparatus for fabricating a semiconductor device employing the same}
본 발명은 반도체 소자의 제조 방법 및 이를 이용한 반도체 소자의 제조 장치에 관한 것으로, 보다 상세하게는 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹 방법 및 이를 채택하는 반도체 소자의 제조 장치에 관한 것이다.
반도체 소자들은 여러 가지의 단위 공정들(unit processes)을 사용하여 제조된다. 상기 단위 공정들은 반도체 기판 상에 절연막, 도전막 또는 반도체막과 같은 물질막을 형성하기 위한 증착 공정(deposition process), 상기 물질막을 패터닝하기 위한 포토리소그라피/식각 공정, 상기 물질막 또는 상기 반도체 기판의 소정 영역들을 불순물들로 도우핑시키기 위한 이온 주입 공정, 상기 불순물들을 활성화시키기 위한 열처리 공정, 상기 물질막의 표면을 평탄화시키기 위한 화학기계적 연마 공정 및 상기 공정들이 적용된 기판의 표면에 잔존하는 오염물(contaminants)을 제거하기 위한 세정 공정 등을 포함할 수 있다.
상기 단위 공정들의 대부분은 외부의 환경과 격리된 공간 내에서 진행될 수 있다. 특히, 상기 증착 공정 및 상기 식각 공정은 밀폐된 공간을 제공하는 챔버 내에서 진행될 수 있다. 이 경우에, 상기 챔버 내에 웨이퍼를 지지하는 척이 설치된다.
상기 웨이퍼에 증착 공정 또는 식각 공정을 적용시키기 위해서는 상기 척 상에 웨이퍼를 고정시켜야 한다. 최근에 정전력을 사용하여 웨이퍼를 고정시키는 정전척이 널리 사용되고 있다.
상기 정전척 상에 웨이퍼를 고정시키고 증착 공정 또는 식각 공정을 진행한 후에, 상기 웨이퍼는 정전척으로부터 언로딩되어야 한다. 상기 웨이퍼를 정전척으로부터 언로딩시키기 위해서는 상기 정전척에 인가되는 전원을 차단시키어 상기 웨이퍼 및 상기 정전척 사이의 정전력을 제거하여야 한다. 그러나, 상기 정전척에 인가된 전원을 차단시킬지라도, 상기 웨이퍼 및 상기 정전척 사이의 정전력은 일정 시간 동안 지속적으로 존재할 수 있다. 이는 상기 웨이퍼 및 상기 정전척에 각각 잔류 전하가 존재하는 것에 기인한다. 따라서, 상기 정전력을 제공하는 전원을 차단시킨 직후에 물리적인 힘을 사용하여 상기 웨이퍼를 정전척으로부터 제거하면, 상기 웨이퍼가 과도하게 휘어지거나 스트레스를 받음으로써 상기 웨이퍼는 손상되거나 파손될 수 있다.
이를 개선하기 위하여, 웨이퍼를 디척킹 하는 방법이 다양하게 시도되고 있다. 이러한 웨이퍼를 디척킹 하는 방법이 대한민국 공개특허공보(Korean Patent Publication No.) 제 2004-0105356호에 "정전척 및 기판 사이의 잔여 전하 제거 장 치와 그 제거 방법(Device for removing residual electric charge between electrostatic chuck and wafer and method thereby)"이라는 제목으로 한 등(Han et al.)에 의해 개시된 바 있다. 한 등에 따르면, 기판에 대한 공정 진행 후에, 정전척 내의 전극에 인가된 전원을 차단시킨다. 이에 따라, 상기 전극 및 상기 기판에 대전된 전하들이 접지된 챔버를 통해 빠져나간다. 계속해서, 상기 정전척 및 상기 기판 사이에 잔존하는 전하들을 빠른 시간 내에 제거하기 위하여, 공정 진행 중 상기 전극에 인가된 극성과 다른 극성의 전원을 상기 정전척에 인가시킨다. 그 결과, 상기 전극에 잔존한 전하들은 중화가 이루어져 상기 기판과 상기 정전척 사이의 정전력이 약화될 수 있다. 그러나, 상기 전극에 공정 진행시 인가된 극성과 반대 극성의 전원을 인가하더라도, 상기 반대 극성으로 인하여 상기 전극에 반대 극성을 갖는 전하가 다수 존재할 수 있다. 즉, 상기 정전척 및 상기 기판 사이에 정전력은 조금씩 약화되나, 완전히 소멸되지 않는다.
본 발명이 이루고자 하는 기술적 과제는 어떠한 파손없이 정전척으로부터 웨이퍼를 디척킹시키는데 기여하는 웨이퍼의 디척킹 방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 어떠한 파손없이 정전척으로부터 웨이퍼를 디척킹시키기에 적합한 반도체 소자의 제조 장치를 제공함에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 웨이퍼의 디척킹 방법이 제공된다. 상기 웨이퍼의 디척킹 방법은 웨이퍼를 척킹하는 정전척에 인가된 척킹 전압을 차단하는 것을 구비한다. 상기 척킹 전압과 다른 극성을 갖거나 영(zero)의 값을 갖는 제1 디척킹 전압을 상기 정전척에 인가한다. 주기적으로 변하는 극성을 갖는 제2 디척킹 전압을 상기 정전척에 인가한다.
본 발명의 몇몇 실시예에서, 상기 제1 디척킹 전압이 상기 척킹 전압과 다른 극성을 갖는 경우, 상기 제1 디척킹 전압은 일정한 값을 갖는 갖거나, 소정의 값을 갖는 초기값으로부터 점진적으로 영으로 수렴하는 직류 전압일 수 있다.
다른 실시예들에서, 상기 제2 디척킹 전압은 일정한 절대값을 갖거나, 소정의 절대값을 갖는 초기값으로부터 영으로 수렴하는 교류 전압일 수 있다. 상기 교류 전압은 정현파, 구형파, 또는 삼각파일 수 있다.
또 다른 실시예들에서, 상기 제2 디척킹 전압은 상기 정전척에 순차적으로 인가되는 제1 교류 전압 및 제2 교류 전압을 포함하되, 상기 제2 교류 전압은 상기 제1 교류 전압의 절대값보다 작은 값을 가질 수 있다.
또 다른 실시예들에서, 상기 제1 및 제2 디척킹 전압들을 인가하기 전에, 상기 웨이퍼의 후면에 디척킹 가스를 공급할 수 있다. 상기 제1 및 제2 디척킹 전압을 인가한 후에, 상기 웨이퍼와 상기 정전척 사이로 누출되는 디척킹 가스의 유량을 측정할 수 있다. 상기 누출된 디척킹 가스의 유량이 기준 누출량 이상인 경우에, 상기 웨이퍼를 디척킹할 수 있다. 상기 디척킹 가스는 불활성 가스일 수 있다.
또 다른 실시예들에서, 상기 웨이퍼의 척킹시 상기 웨이퍼의 정보를 제어부에 전송할 수 있다. 상기 척킹 전압을 차단하기 전에, 상기 웨이퍼의 정보에 따른 레시피(recipe)를 입력받아 상기 제1 디척킹 전압의 극성 및 값과 아울러서, 상기 제2 디척킹 전압의 파형 및 절대값을 설정할 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면, 반도체 소자의 제조 장치가 제공된다. 상기 반도체 소자의 제조 장치는 웨이퍼가 척킹되는 정전척을 구비한다. 상기 정전척과 연결되는 디척킹 전압 인가부가 제공된다. 상기 디척킹 전압 인가부는 척킹 전압과 다른 극성을 갖거나 영(zero)의 값을 갖는 제1 디척킹 전압을 발생시키는 제1 디척킹 전압 인가부 및 주기적으로 변하는 극성을 갖는 제2 디척킹 전압을 발생시키는 제2 디척킹 전압 인가부를 구비하고, 상기 제1 및 제2 디척킹 전압들은 전압 인가 시간을 달리하여 상기 정전척에 인가된다.
본 발명의 몇몇 실시예에서, 상기 정전척을 관통하여 상기 웨이퍼의 후면에 디척킹 가스를 공급하는 디척킹 가스관가 더 제공될 수 있다. 상기 디척킹 가스관과 연결되어 상기 웨이퍼와 상기 정전척 사이로 누출되는 디척킹 가스의 유량을 측 정하는 유량 측정부가 제공될 수 있다. 상기 누출된 디척킹 가스의 유량이 기준 누출량 이상인 경우에, 상기 웨이퍼가 디척킹될 수 있다.
다른 실시예들에서, 상기 제1 및 제2 디척킹 전압부 인가부들과 연결되는 제어부가 더 포함될 수 있다. 상기 제어부는 상기 웨이퍼의 척킹시 상기 웨어퍼의 정보를 전송받고, 상기 웨이퍼의정보에 따라 레시피(recipe)를 입력받아 상기 제1 디척킹 전압의 극성 및 값과 아울러서, 상기 제2 디척킹 전압의 파형 및 절대값을 설정할 수 있다.
본 발명에 따르면, 웨이퍼를 디척킹하는 경우에 척킹 전압과 다른 극성을 갖는 직류 전압 및 교류 전압을 교대로 정전척에 인가시킨다. 그 결과, 상기 정전척에 잔류 전하가 소멸됨으로써 상기 정전척과 상기 웨이퍼 사이의 정전력이 제거된다. 그 결과, 상기 웨이퍼를 디척킹하는 과정에서 상기 웨이퍼와 상기 정전척의 분리가 방해방지 받는다. 결론적으로, 상기 웨이퍼의 디척킹 과정에서 상기 웨이퍼의 손상 및 파손을 방지하여 반도체 소자 제조 공정의 수율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께 는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
도 1을 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치에 대하여 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 개략도이다. 본 발명에 따른 반도체 소자의 제조 장치는 플라즈마를 이용한 반도체 제조 장치, 예를 들어, 건식 식각 장치, 증착 장치 및 이온 주입 장치 등에 적용될 수 있다.
도 1을 참조하면, 본 발명에 따른 반도체 소자의 제조 장치(100)은 웨이퍼(W)에 대한 소정의 공정, 예컨대, 증착 공정 또는 식각 공정이 수행되는 공간을 제공하는 챔버(110)를 구비할 수 있다. 상기 챔버(110)는 그 표면에 양극 산화막(알루마이트)이 형성된 알루미늄으로 이루어질 수 있다. 상기 웨이퍼(W)는 상기 챔버(110)의 측벽을 통하여 출입이 가능하다.
상기 챔버(110) 내에 상, 하부 영역들에는 상, 하부 전극들(120, 124)이 배치될 수 있다. 상기 상, 하부 전극들(120, 124)은 서로 대향되게 배치될 수 있으며, RF 발생부들(122, 128)과 전기적으로 연결되어 고주파의 교류 전력을 인가받을 수 있다. 아울러, 상기 하부 전극(124)과 상기 RF 발생부(128) 사이에 스위칭부(126)가 배치되어 상기 하부 전극(124) 및 상기 RF 발생부(128)에 각각 전기적으 로 접속될 수 있다. 상기 스위칭부(128)가 개폐됨으로써 상기 고주파 교류 전력이 상기 하부 전극(124)에 차단되거나 공급될 수 있다. 본 실시예에서는 상기 상부 전극(120)이 상기 RF 발생부(122)와 전기적으로 연결된 것으로 설명하였으나, 다른 실시예에서 상기 상부 전극(120)은 챔버(110)를 통해 접지될 수 있다.
상기 반도체 소자의 제조 장치(100)가 건식 식각 장치인 경우에, 상기 상, 하부 전극들(120, 124)에 고주파의 교류 전력이 인가되고, 상기 챔버(110)의 측벽에 배치된 반응 가스 주입구(112)를 통해 상기 웨이퍼(W)에 플라즈마 처리시 필요한 반응 소스 가스 및 플라즈마 소스 가스 등이 주입될 수 있다. 상기 플라즈마 소스 가스로는 아르곤 계열의 가스일 수 있다. 이 경우에, 상기 상, 하부 전극들(120, 124) 사이에서 플라즈마가 생성되어 상기 웨이퍼(W)에 대한 식각이 수행될 수 있다. 상기 식각이 진행되는 동안 발생된 반응 부산물(by-product) 등은 배출구(114)를 통해 배출될 수 있다. 한편, 상기 반도체 소자의 제조 장치(100)가 스퍼터링(sputtering) 장치인 경우에, 상기 상부 전극(120)에 타겟 물질이 위치되어 아르곤 계열의 가스와 같은 불활성 가스가 상기 타겟 물질과 충돌되어 상기 상, 하부 전극들(120, 124) 사이에 상기 플라즈마가 생성될 수 있다.
상술한 공정을 진행시 상기 웨이퍼(W)는 상기 하부 전극(124) 상에 위치되는 정전척(130) 상에 안착된다. 상기 정전척(130)은 정전력을 이용하여 상기 웨이퍼(W)를 고정시키는 부분으로서 정전 전극(132) 및 이를 피복하는 절연층(134)을 구비할 수 있다.
상기 절연층(134) 내에 제공된 상기 정전 전극(132)은 도전체 판으로서 구성 될 수 있으며, 단극성 타입(unipolar type) 또는 쌍극성 타입(bipolar type)으로 이루어질 수 있다. 본 실시예에서는 상기 정전 전극(132)이 단극성 타입을 구비한 것을 예로 들어 도시하였다. 상기 절연층(134)은 그 상면에 상기 웨이퍼(W)가 놓여지는 부분으로 상기 웨이퍼(W)와 상기 정전 전극(132)을 전기적으로 절연시킬 수 있다. 상기 절연층(134)은 절연성이 양호한 재질을 사용하며, 예를 들어, 폴리이미드 물질, 세라믹 물질 또는 질화 알루미늄, 질화 붕소, 산화 타이타늄이나 산화 크롬으로 도핑된 알루미나로 이루어질 수 있다.
한편, 상기 정전 전극(132)은 척킹 전압 인가부(140)와 전기적으로 연결될 수 있다. 상기 척킹 전압 인가부(140)는 척킹 전압 발생부(144) 및 상기 정전 전극(132)과 상기 척킹 전압 발생부(144) 사이에 개재되는 척킹 스위칭부(142)를 포함할 수 있다. 상기 척킹 스위칭부(142)는 상기 정전 전극(132) 및 상기 척킹 전압 발생부(144)에 각각 전기적으로 접속될 수 있다. 상기 척킹 스위칭부(142)가 개폐됨으로써 상기 척킹 전압 발생부(144)의 전원이 상기 정전 전극(132)에 공급되거나 차단될 수 있다.
예를 들면, 상기 웨이퍼(W)가 상기 챔버(110)내로 이송되어 상기 정전척(130) 상에 안착되는 경우에 상기 척킹 스위칭부(142)는 닫힐(switched on) 수 있다. 이 경우에, 상기 척킹 전압 발생부(144)는 상기 정전 전극(132)에 소정의 극성을 갖는 직류 전압과 같은 척킹 전압을 인가함으로써 상기 정전 전극(132)은 일정한 극성을 갖는 전하로 대전될 수 있다. 한편, 상기 웨이퍼(W)는 상기 상부 전극(120)과 상기 웨이퍼(W) 사이에 생성된 플라즈마에 의해 상기 정전 전극(132)과 반대 극성을 갖는 전하가 유도될 수 있다. 이에 따라, 상기 웨이퍼(W)와 상기 정전 전극(132)이 서로 반대의 극성을 가져 이들 사이에 인력을 갖는 정전력이 발생할 수 있다. 즉, 상기 웨이퍼(W)가 상기 정전척(130)에 척킹될 수 있다.
이에 더하여, 상기 정전 전극(132)은 디척킹 전압 인가부(150)와 전기적으로 연결될 수 있다. 상기 디척킹 전압 인가부(150)는 제1 디척킹 전압 인가부(151) 및 제2 디척킹 전압 인가부(157)를 구비한다. 상기 제1 및 제2 디척킹 전압 인가부들(151, 157)로부터 각각 제공되는 제1 및 제2 디척킹 전압들은 이들과 각각 연결된 제어부(159)를 통하여 전압 인가 시간을 달리하여 상기 정전 전극(132)에 각각 인가된다. 다시 말하면, 상기 제어부(159)는 상기 제1 및 제2 디척킹 전압들 중 어느 하나를 먼저 인가하도록 제어하여, 전압 인가 순서를 조절할 수 있다. 본 설명에서는 상기 제1 디척킹 전압 및 상기 제2 디척킹 전압의 순서로 상기 정전 전극(132)에 인가되는 것을 예로 들어 설명하기로 한다.
상기 제1 디척킹 전압 인가부(151)는 제1 디척킹 전압 발생부(152) 및 상기 정전 전극(132)과 상기 제1 디척킹 전압 발생부(152) 사이에 개재되는 제1 디척킹 스위칭부(154)를 포함할 수 있다. 상기 제1 디척킹 스위칭부(154)는 상기 정전 전극(132)과 상기 제1 디척킹 전압 발생부(152)에 각각 전기적으로 접속될 수 있다. 상기 제1 디척킹 스위칭부(154)는 상기 제어부(159)에 의해 닫히거나(switched on) 개방됨으로써 상기 제1 디척킹 전압 발생부(152)의 전원이 공급되거나 차단될 수 있다.
예를 들면, 상기 웨이퍼(W)에 대한 공정이 완료된 경우에, 상기 제어부(159) 에 의해 상기 척킹 스위칭부(142)는 개방되고, 상기 제1 디척킹 스위칭부(154)는 닫힐 수 있다. 이 경우에, 상기 제1 디척킹 전압 발생부(152)는 상기 제1 디척킹 전압, 즉, 상기 정전 전극(132)에 상기 척킹 전압과 반대 극성을 갖는 직류 전압을 인가한다. 상기 웨이퍼(W)에 대하여 진행된 공정 등에 따라, 상기 제1 디척킹 전압은 일정한 값을 갖는 갖거나, 소정의 값을 갖는 초기값으로부터 점진적으로 영으로 수렴하는 직류 전압일 수 있다. 또한, 상기 웨이퍼(W)에 대하여 진행된 공정 등에 따라, 상기 제1 디척킹 전압은 영(zero)의 값을 가질 수 있다. 이에 따라, 상기 정전 전극(132)에는 상기 척킹 전압과 같은 극성의 전하들이 감소될 수 있다. 이에 상응하여, 상기 웨이퍼(W)에는 상기 정전 전극(132)과 반대 극성을 갖는 전하들도 감소될 수 있다. 즉, 상기 웨이퍼(W)와 상기 정전 전극(132) 사이에 정전력이 감소된다.
이와 마찬가지로, 상기 제2 디척킹 전압 인가부(157)는 제2 디척킹 전압 발생부(156) 및 상기 정전 전극(132)과 상기 제2 디척킹 전압 발생부(156) 사이에 개재되는 제2 디척킹 스위칭부(158)를 포함할 수 있다. 상기 제2 디척킹 스위칭부(158)는 상기 정전 전극(132)과 상기 제2 디척킹 전압 발생부(156)에 각각 전기적으로 접속될 수 있다. 상기 제2 디척킹 스위칭부(158)는 상기 제어부(159)에 의해 닫히거나(switched on) 개방됨으로써 상기 제2 디척킹 전압 발생부(156)의 전원이 공급되거나 차단될 수 있다.
예를 들면, 상기 제1 디척킹 전압이 상기 정전 전극(132)에 인가된 후, 상기 제어부(159)에 의해 상기 제1 디척킹 스위칭부(154)는 개방되고, 상기 제2 디척킹 스위칭부(158)는 닫힐 수 있다. 이 경우에, 상기 제2 디척킹 전압 발생부(156)는 상기 정전 전극(132)에 상기 제 2 디척킹 전압, 즉, 주기적으로 변하는 극성을 갖는 교류 전압을 인가한다. 상기 웨이퍼(W)에 대하여 진행된 공정 등에 따라, 상기 제2 디척킹 전압은 일정한 절대값을 갖거나, 소정의 절대값을 갖는 초기값으로부터 영으로 수렴하는 교류 전압일 수 있으며, 상기 교류 전압은 정현파, 구형파, 또는 삼각파일 수 있다. 이에 따라, 상기 제1 디척킹 전압의 인가 후, 상기 정전 전극(132)에 잔류된 전하들을 감소시킬 수 있다. 구체적으로, 상기 척킹 전압과 반대 극성을 갖는 직류 전압이 상기 정전 전극(132)에 인가된 후에, 상기 정전 전극(132)에는 상기 제1 디척킹 전압과 다른 극성의 전하가 잔류될 수 있다. 이와는 달리, 상기 정전 전극(132)은 상기 제1 디척킹 전압과 같은 극성을 갖는 전하들로 대전될 수 있다. 그 결과, 상기 웨이퍼(W)와 상기 정전척(130) 사이의 정전력은 미소하게 잔존될 수 있다. 따라서, 상기 제2 디척킹 전압으로 교류 전압을 채택함으로써 상기 정전 전극(132)은 주기적으로 극성을 바꾸면서 전하들이 잔류하나, 시간이 경과함에 따라 상기 잔류 전하들이 감소될 수 있다. 더욱이, 영으로 수렴하는 교류 전압을 상기 제2 디척킹 전압으로 사용하는 경우에, 상기 잔류 전하들은 결국 소멸하게 된다. 이를 통하여, 상기 웨이퍼(W)와 상기 정전 전극(132) 사이에 정전력이 소멸된다.
앞서 언급한 바와 같이, 상기 제어부(159)는 상술한 상기 제1 및 제2 디척킹 스위칭부들(154, 158)에 대한 제어 뿐만 아니라, 상기 웨이퍼(W)의 디척킹과 관련된 동작을 제어할 수 있다. 예를 들어, 상기 웨이퍼(W)가 상기 챔버(110)로 로딩되 기 전에 상기 제어부(159)는 상기 웨이퍼(W)의 정보를 전송받을 수 있다. 상기 웨이퍼(W)의 정보는 상기 웨이퍼(W)의 일면에 제공되는 바코드 또는 상기 웨이퍼(W)를 수납하는 카셋트의 식별부(Lot ID) 등을 통하여 수록될 수 있다. 상기 웨이퍼(W)의 정보는 상기 웨이퍼(W)에 대한 공정 조건 및 공정의 경과 등을 수록할 수 있다. 이 경우에, 상기 제어부(159)는 상기 웨이퍼(W)의 정보와 관련된 레시피(recipe) 프로그램을 구비하여 상기 레시피에 따라 상기 제1 디척킹 전압의 극성, 값 및 인가 시간 등을 설정할 수 있다. 아울러, 상기 제어부(159)는 상기 레시피에 따라 상기 제2 디척킹 전압의 파형, 절대값 및 인가 시간 등을 설정할 수 있다.
한편, 상기 하부 전극(124) 및 상기 정전척(130)을 관통하는 디척킹 가스 공급홀(160)이 상기 정전척(130) 내에 위치할 수 있다. 상기 디척킹 가스 공급홀(160)에 디척킹 가스관(162)의 제1 단부가 연결될 수 있다. 상기 디척킹 가스관(162)의 제2 단부는 가스 공급부(168)에 연결될 수 있다. 상기 가스 공급부(168) 내에 디척킹 가스가 저장될 수 있다. 상기 디척킹 가스는 불활성 가스, 예를 들면, 헬륨 가스일 수 있다. 상기 디척킹 가스는 상기 디척킹 가스관(162)을 통해 상기 디척킹 가스 공급홀(160) 내로 주입되어 상기 웨이퍼(W)의 후면으로 공급될 수 있다.
상기 디척킹 가스는 상기 웨이퍼(W)의 디척킹시 상기 웨이퍼(W)와 상기 정전척(130) 사이의 분리에 기여할 수 있다. 이 경우에, 상기 웨이퍼(W)로 공급된 디척킹 가스는 상기 제1 및 제2 디척킹 전압의 인가시 상기 웨이퍼(W)와 상기 정전 척(130) 사이로 누출될 수 있다. 상기 누출된 디척킹 가스의 유량 및 유압은 상기 디척킹 가스관(162)에 설치된 유량 측정부(164) 및 유압 측정부(166)를 통해 각각 측정될 수 있다. 상기 누출된 디척킹 가스의 누출량은 상기 제어부(159)에 제공될 수 있다. 상기 제어부(159)는 상기 누출된 가스의 기준 누출량을 설정하고, 상기 기준 누출량과 상기 측정된 가스의 누출량을 비교하여 판단하는 프로그램을 구비할 수 있다. 상기 누출된 디척킹 가스의 유량이 상기 기준 누출량보다 이상인 경우에, 상기 제어부(159)는 상기 리프트 핀들(170)을 상승시키도록 제어하여 상기 웨이퍼(W)가 상기 정전척(130)으로부터 디척킹된다.
아울러, 상기 디척킹 가스는 상기 웨이퍼(W)의 디척킹 뿐만 아니라 상기 웨이퍼(W)에 대한 공정을 진행하는 경우에도 상기 웨이퍼(W)에 공급될 수 있다. 이 경우에, 상기 디척킹 가스는 상기 공정의 수행 과정에서 가열된 상기 웨이퍼(W)를 냉각시키는 냉각 가스로서 사용될 수 있다. 이에 따라, 상기 웨이퍼(W)의 온도를 일정하도록 조절할 수 있다.
이에 더하여, 상기 하부 전극(124) 및 상기 정전척(130)을 관통하는 다수개의 리프트 핀들(170)이 배치될 수 있다. 상기 리프트 핀들(170)은 상기 웨이퍼(W)의 하부면을 지지하여 상기 웨이퍼(W)를 상승 또는 하강시키는 역할을 할 수 있다. 상기 리프트 핀들(170)은 상기 리프트 핀들(170)의 하부에 배치된 핀 지지플레이트(172)에 의해 지지될 수 있다. 상기 핀 지지플레이트(172)는 핀 구동부(174)에 의해 상승 또는 하강할 수 있다. 상기 핀 지지플레이트(172)가 상승 또는 하강하는 경우에, 상기 리프트 핀들(170)이 상승 또는 하강할 수 있다. 상기 핀 구동부(174) 는 실린더로서 상기 제어부(159)에 의해 제어될 수 있다.
이하, 도 1 내지 도 4e를 참조하여, 본 발명의 일 실시예에 따른 웨이퍼의 디척킹 방법에 대하여 설명하기로 한다. 도 2는 본 발명의 일 실시예에 따른 웨이퍼의 디처킹 방법을 설명하기 위한 순서도이며, 도 3a 내지 도 3d는 본 발명의 방법에 따라 정전척 상에 웨이퍼가 디척킹하는 동작을 설명하기 위한 개략도들이며, 도 3e는 도 3d의 A 부분에 대한 확대도이다. 도 4a 내지 도 4e는 본 발명의 방법에 따라 정전척에 인가되는 전압의 변화를 설명하기 위한 그래프이다.
먼저, 도 1 및 도 3a을 참조하면, 로봇암(미도시)과 같은 이송 수단을 통하여 상기 웨이퍼(W)를 상기 챔버(110)로 삽입시킨다. 이와 동시에, 상기 리프트 핀들(170) 상에 상기 웨이퍼(W)를 안착시킬 수 있도록 제어부(159)의 제어에 의해 정전척(130)으로부터 리프트 핀들(170)을 상승시켜 대기시킬 수 있다. 이어서, 상기 로봇암이 상기 웨이퍼(W)를 상기 상승된 리프트 핀들(170) 상에 안착시키고, 상기 리프트 핀들(170)이 하강하여 상기 웨이퍼(W)를 상기 정전척(130)의 표면과 접촉하도록 로딩될 수 있다. 계속해서, 척킹 전압 인가부(140)로부터 제공되는 척킹 전압을 상기 정전척(130)의 정전 전극(132)에 인가할 수 있다. 예를 들면, 도 4a에 도시된 바와 같이, 상기 척킹 전압은 일정한 값(V1)으로 음의 극성을 갖는 직류 전압일 수 있다. 이 경우에, 상기 정전 전극(132)이 음의 극성을 갖는 전하로 대전될 수 있다. 이에 상응하여, 상기 웨이퍼(W)에는 양의 극성을 갖는 전하가 유도될 수 있다. 그 결과, 상기 웨이퍼(W)와 상기 정전척(130) 사이의 인력을 갖는 정전력이 발생되어 상기 웨이퍼(W)는 상기 정전척(130)에 척킹된다. 한편, 상기 챔버(110)로 로딩되기 전에, 상기 챔버(110) 외부의 판독 장치(미도시)는 상기 웨이퍼(W)의 정보를 판독하여 제어부(159)에 전송시킨다. 상기 웨이퍼(W)의 정보는 상기 챔버(110) 내에서 진행될 공정 조건 및 상기 공정 전에 진행된 공정 경과 등을 수록하고 있다.(S210)
이어서, 상기 제어부(159)는 상기 웨이퍼(W)의 정보에 관한 레시피를 입력받아 디척킹 전압들의 조건들을 설정할 수 있다. 예를 들면, 도 4a 내지 도 4e에 도시된 바와 같이, 상기 레시피에 따라 상기 제어부(159)는 제1 디척킹 전압의 극성, 값 및 인가 시간 등을 설정할 수 있다. 아울러, 상기 제어부(159)는 상기 레시피에 따라 상기 제2 디척킹 전압의 파형, 절대값 및 인가 시간 등을 설정할 수 있다(S220). 이는 상기 공정 중에 진행되는 척킹 전압의 인가 시간과 상기 공정 전에 수행된 공정에서 상기 웨이퍼(W)의 후면에 부수적으로 막 등을 고려하여 상기 제1 및 제2 디척킹 전압들의 조건을 설정하기 위함이다.
상기 척킹된 웨이퍼(W)에 대하여 공정을 수행할 수 있다(S230). 상기 공정은 플라즈마 증착 공정, 플라즈마 식각 공정 또는 이온 주입 공정을 포함할 수 있다. 상기 공정이 진행되는 동안에, 디척킹 가스관(162) 일단에 연결된 디척킹 가스 공급홀(160)을 통하여 상기 웨이퍼(W)의 후면에 냉각 가스(d)를 공급할 수 있다. 상기 냉각 가스는 불활성 가스로서 헬륨 가스일 수 있다.
도 1 및 도 3b를 참조하면, 상기 공정이 완료된 후에, 상기 정전 전극(132)에 상기 척킹 전압을 차단하고(S240), 상기 디척킹 가스 공급홀(160)을 통하여 디척킹 가스(d)를 상기 웨이퍼(W)의 후면에 공급할 수 있다(S250). 상기 냉각 가스를 공정 완료 후에도 계속적으로 상기 웨이퍼(W)에 공급함으로써 상기 냉각 가스는 상기 디척킹 가스(d)의 역할을 할 수 있다. 이 경우에, 상기 디척킹 가스(d)는 상기 웨이퍼(W)를 상기 정전척(130)으로부터 분리하는데 기여할 수 있다.
계속해서, 제어부(159)가 제1 디척킹 스위칭부(154)를 닫도록 제어함으로써 상기 정전 전극(132)에 제1 디척킹 전압 인가부(151)로부터 공급된 제1 디척킹 전압을 인가한다(S260). 상기 제1 디척킹 전압은 상기 레시피에 설정된 조건에 따라 상기 척킹 전압과 반대 극성, 예를 들면, 양의 극성을 갖는 직류 전압이거나 영의 값을 가진다. 도 4a 내지 도 4d에서와 같이, 상기 제1 디척킹 전압이 양의 직류 전압일 경우에, 상기 레시피에 따라 t1과 t2 사이의 시간 동안에 일정한 값(V2)을 갖는 갖거나, 소정의 값(V2)을 갖는 초기값으로부터 점진적으로 영으로 수렴하는 직류 전압일 수 있다. 도 4e에 도시된 바와 같이, 상기 제1 디척킹 전압이 영의 값으로 되는 경우에, 상기 제어부(159)는 제1 디척킹 스위칭부(154)를 개방하여 t1과 t2 사이의 시간 동안 상기 정전 전극(132)에 전압이 인가되지 않게 할 수 있다. 그 결과, 상기 정전 전극(132)에 대전된 음 전하는 감소되며, 이에 상응하여, 상기 웨이퍼(W)에 양 전하들도 감소된다. 이에 따라, 상기 웨이퍼(W)와 상기 정전 전극(132) 사이에 정전력이 감소된다.
도 1, 도 3c 내지 도 3e를 참조하면, 제어부(159)가 제2 디척킹 스위칭부(158)를 닫도록 제어함으로써 상기 정전 전극(132)에 제2 디척킹 전압 인가부(157)로부터 공급된 제2 디척킹 전압을 인가한다(S270). 상기 제2 디척킹 전압은 주기적으로 변하는 극성을 갖는 교류 전압을 인가한다. 상기 제2 디척킹 전압은 도 4a, 도 4b, 도 4d 및 도 4e에 도시된 바와 같이, 상기 레시피에 설정된 조건에 따라 t2 및 t3 사이의 시간 동안 일정한 절대값을 갖거나, 소정의 절대값을 갖는 초기값으로부터 영으로 수렴하는 교류 전압일 수 있다. 아울러, 상기 교류 전압은 상기 레시피에 설정된 조건에 따라 도 4a 및 도 4d에서와 같이 삼각파 및 정현파 일 수 있으며, 도시되지 않았으나, 구형파일 수 있다.
다른 실시예로서 도 4c에 도시된 바와 같이, 상기 제2 디척킹 전압은 상기 정전 전극(132)에 순차적으로 인가되는 제1, 제2 및 제 3 교류 전압을 포함할 수 있다. 구체적으로, t3 및 t4 사이의 시간 동안 인가되는 상기 제2 교류 전압은 t2 및 t3 사이의 시간 동안 인간되는 상기 제1 교류 전압의 절대값보다 작은 값을 가진다. 이에 더하여, 도 4c에서와 같이. 상기 제1 및 제2 교류 전압은 점진적으로 감소되는 파형을 가질 수 있다. 이 경우에, 상기 제2 교류 전압은 상기 제1 교류 전압의 최대 절대값보다 더 작은 절대값을 갖는다. 상기 제3 교류 전압도 앞서 말한 바와 같이, 상기 제2 교류 전압의 최대 절대값보다 더 작은 절대값을 갖는다.
상술한 본 발명에서와 같이, 상기 제2 디척킹 전압을 인가함으로써, 상기 제1 디척킹 전압이 상기 정전 전극(132)에 인가된 후에, 상기 정전 전극(132)에는 음 또는 양의 전하들이 잔류될 수 있다. 예를 들면, 도 3b에서와 같이, 상기 정전 전극(132)에 음의 전하들이 잔류되는 경우에 도 4a의 교류 전압에서 양의 극성이 인가됨으로써 도 3c에서와 같이, 상기 정전 전극(132)에 음의 잔류 전하들은 더 감소될 수 있다. 그러나, 양의 극성이 오래 지속되는 경우에, 상기 정전 전극(132)은 양의 전하들로 대전될 수 있다. 이 경우에, 도 4a의 교류 전압에서 음의 극성이 인 가됨으로써 도 3d에 도시된 바와 같이, 상기 정전 전극(132)에 양의 잔류 전하들은 감소될 수 있다. 이와 같이, 상기 극성을 주기적으로 바꾸는 교류 전압으로 인해 상기 정전 전극(132)에 양 또는 음의 극성을 갖는 전하들이 감소될 수 있다. 본 실시예에서는 상기 제1 및 제2 디척킹 전압이 차례로 인가되었으나, 이와의 반대의 순서로 인가될 수 있다.
계속해서, 상기 디척킹 전압들을 인가하여 상기 정전력이 감소됨으로 인하여 상기 웨이퍼(W)의 후면으로 제공되는 디척킹 가스는 도 4e에 도시된 바와 같이, 상기 웨이퍼(W)와 상기 정전척(130) 사이로 누출될 수 있다. 이 경우에, 상기 디척킹 가스관(162)에 설치된 유량 측정부(164)는 상기 누출된 디척킹 가스(d)의 유출량을 측정할 수 있다(S280).
이어서, 상기 제어부(159)는 상기 디척킹 가스(d)의 누출량을 입력받아 이와 기 설정된 기준 누출량을 비교한다(S290). 상기 누출 가스량이 상기 기준 누출량보다 작은 경우에 상기 정전 전극(132)에 상기 제2 디척킹 전압을 인가할 수 있다(S270). 이와는 달리, 상기 누출 가스량이 상기 기준 누출량보다 이상인 경우에 상기 제어부(159)는 상기 제2 디척킹 전압의 공급을 중단시키고, 상기 리프트 핀들(170)을 상승시키도록 제어할 수 있다. 이에 더하여, 상기 디척킹 가스는 상기 웨이퍼(W)의 디척킹을 용이하게 수행하는데 기여할 수 있다. 따라서, 상기 웨이퍼(W)는 손상 또는 파손없이 상기 정전척(130)으로부터 디척킹될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 웨이퍼의 디처킹 방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3d는 본 발명의 방법에 따라 정전척 상에 웨이퍼가 디척킹하는 동작을 설명하기 위한 개략도들이다.
도 3e는 도 3d의 A 부분에 대한 확대도이다.
도 4a 내지 도 4e는 본 발명의 방법에 따라 정전척에 인가되는 전압의 변화를 설명하기 위한 그래프이다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 정전척을 갖는 챔버 내에 웨이퍼를 삽입하여 상기 정전척 상에 상기 웨이퍼를 안착시키고,
    상기 정전척에 음(-)의 직류 전압을 인가하여 상기 웨이퍼를 척킹하고,
    상기 정전척에 상기 음(-)의 직류 전압이 인가되는 동안 상기 웨이퍼에 대하여 공정을 수행하고,
    상기 공정이 수행된 후, 상기 음(-)의 직류 전압을 차단하고,
    상기 웨이퍼의 뒷면에 디척킹용 불활성 가스를 공급하고,
    상기 정전척에 소정의 첫 번째 시간 동안 양(+)의 직류 전압을 인가하고,
    상기 소정의 첫 번째 시간이 지난 후, 상기 양(+)의 직류 전압을 차단하고,
    상기 정전척에 소정의 두 번째 시간 동안 제1 절대값을 갖는 제1 교류전압을 인가하고,
    상기 웨이퍼 및 상기 정전척 사이에 누출되는 디척킹용 불활성 가스의 누출량을 측정하고, 및
    상기 측정된 디척킹용 불활성 가스의 누출량이 누출 허용치보다 크면 상기 정전척으로부터 상기 웨이퍼를 디-척킹하는 것을 포함하는 웨이퍼의 디척킹 방법.
  11. 제10항에 있어서,
    상기 소정의 첫 번째 시간 동안 상기 양(+)의 직류 전압은 소정의 값으로부터 점진적으로 0으로 수렴하는 것을 포함하는 웨이퍼의 디척킹 방법.
  12. 제10항에 있어서,
    상기 소정의 두 번째 시간 동안 상기 제1 교류 전압은 상기 제1 절대 값으로부터 점진적으로 0으로 수렴하는 것을 포함하는 웨이퍼의 디척킹 방법.
  13. 제10항에 있어서,
    상기 소정의 두 번째 시간 후, 상기 정천척에 소정의 세 번째 시간 동안 제2 교류전압을 인가하는 것을 더 포함하고, 및
    상기 제2 교류 전압은 상기 제1 절대값보다 작은 제2 절대값을 갖는 웨이퍼의 디척킹 방법.
  14. 제13항에 있어서,
    상기 소정의 세 번째 시간 후, 상기 정전척에 소정의 네 번째 시간 동안 제3 교류 전압을 인가하는 것을 더 포함하고, 및
    상기 제3 교류 전압은 상기 제2 절대값보다 작은 제3 절대값을 갖는 웨이퍼의 디척킹 방법.
  15. 삭제
  16. 삭제
KR1020070077793A 2007-08-02 2007-08-02 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치 KR101295776B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070077793A KR101295776B1 (ko) 2007-08-02 2007-08-02 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치
US12/222,076 US7869185B2 (en) 2007-08-02 2008-08-01 Method of de-chucking wafer using direct voltage and alternating voltage, and apparatus for fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077793A KR101295776B1 (ko) 2007-08-02 2007-08-02 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치

Publications (2)

Publication Number Publication Date
KR20090013552A KR20090013552A (ko) 2009-02-05
KR101295776B1 true KR101295776B1 (ko) 2013-08-12

Family

ID=40346278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077793A KR101295776B1 (ko) 2007-08-02 2007-08-02 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치

Country Status (2)

Country Link
US (1) US7869185B2 (ko)
KR (1) KR101295776B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020072482A1 (en) * 2018-10-05 2020-04-09 Applied Materials, Inc. Method, apparatus and system for wafer dechucking using dynamic voltage sweeping

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269861B1 (ko) * 2010-12-30 2013-06-07 엘아이지에이디피 주식회사 정전척이 구비된 장비의 기판처리방법
US8832916B2 (en) * 2011-07-12 2014-09-16 Lam Research Corporation Methods of dechucking and system thereof
DE102012109073A1 (de) * 2012-09-26 2014-03-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Betrieb einer Greifvorrichtung sowie elektrostatische Greifvorrichtung
JP6319687B2 (ja) * 2014-05-26 2018-05-09 パナソニックIpマネジメント株式会社 プラズマ処理装置及び方法
KR102322767B1 (ko) * 2017-03-10 2021-11-08 삼성디스플레이 주식회사 기판과 스테이지 간의 분리 기구가 개선된 기판 처리 장치 및 그것을 이용한 기판 처리 방법
JP6917479B2 (ja) * 2017-06-29 2021-08-11 エーエスエムエル ネザーランズ ビー.ブイ. システム、リソグラフィ装置、及び基板サポート上における酸化の低減又は酸化物の除去方法
US11196360B2 (en) * 2019-07-26 2021-12-07 Applied Materials, Inc. System and method for electrostatically chucking a substrate to a carrier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444597A (en) * 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법
KR100319468B1 (ko) * 1995-06-30 2002-04-22 히가시 데쓰로 플라즈마 처리 방법
KR20050029014A (ko) * 2003-09-19 2005-03-24 삼성전자주식회사 정전척의 잔류전하 제거장치 및 제거방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790365A (en) * 1996-07-31 1998-08-04 Applied Materials, Inc. Method and apparatus for releasing a workpiece from and electrostatic chuck
JPH10209258A (ja) 1997-01-22 1998-08-07 Hitachi Ltd 静電吸着保持方法および装置
KR100282421B1 (ko) 1998-02-04 2001-03-02 김영환 이에스씨(esc:electrostaicchuck)장치
US6236555B1 (en) * 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP2002026113A (ja) * 2000-07-10 2002-01-25 Toshiba Corp ホットプレート及び半導体装置の製造方法
JP2005521947A (ja) 2002-03-25 2005-07-21 データ クオリティー ソリューションズ、インコーポレイテッド ビジネス・プロセス・マネジメントを企業する方法及びシステム
KR100957457B1 (ko) 2003-06-07 2010-05-14 주성엔지니어링(주) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
US20060046506A1 (en) * 2004-09-01 2006-03-02 Tokyo Electron Limited Soft de-chucking sequence

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444597A (en) * 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
KR100319468B1 (ko) * 1995-06-30 2002-04-22 히가시 데쓰로 플라즈마 처리 방법
KR970053315A (ko) * 1995-12-27 1997-07-31 김광호 정전척의 구조및 디척킹 방법
KR20050029014A (ko) * 2003-09-19 2005-03-24 삼성전자주식회사 정전척의 잔류전하 제거장치 및 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020072482A1 (en) * 2018-10-05 2020-04-09 Applied Materials, Inc. Method, apparatus and system for wafer dechucking using dynamic voltage sweeping

Also Published As

Publication number Publication date
US20090040682A1 (en) 2009-02-12
US7869185B2 (en) 2011-01-11
KR20090013552A (ko) 2009-02-05

Similar Documents

Publication Publication Date Title
KR101295776B1 (ko) 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치
US9773692B2 (en) In-situ removable electrostatic chuck
US8840754B2 (en) Polar regions for electrostatic de-chucking with lift pins
US9101038B2 (en) Electrostatic chuck including declamping electrode and method of declamping
KR100378187B1 (ko) 정전척을 구비한 웨이퍼 지지대 및 이를 이용한 웨이퍼 디척킹 방법
US5946184A (en) Electrostatic chuck, and method of and apparatus for processing sample
US7813103B2 (en) Time-based wafer de-chucking from an electrostatic chuck having separate RF BIAS and DC chucking electrodes
EP1376682A1 (en) Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
KR20150055549A (ko) 기판 처리 방법 및 기판 처리 장치
KR20070012070A (ko) 반도체 제조 장치
TW202303827A (zh) 半導體製程方法
KR100690136B1 (ko) 정전척의 잔류 전하 제거 장치 및 제거 방법
JPH0982787A (ja) プラズマ処理装置およびプラズマ処理方法
KR20080012602A (ko) 웨이퍼 및 정전척 사이의 정전력에 상응하는 압력의 세기를측정하는 측정부를 구비하는 웨이퍼 지지대 및 이를사용하여 웨이퍼를 디척킹하는 방법
KR102299888B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20230138006A1 (en) Cleaning method, substrate processing method and plasma processing apparatus
US20220102120A1 (en) Operating method of etching device
JP7356544B2 (ja) 静電チャックを含む基板処理装置と基板処理方法、及び静電チャックの製造方法
US20230030464A1 (en) Support unit, apparatus for treating substrate with the same and method for treating substrate with the same
US20210398783A1 (en) Plasma processing system, plasma processing apparatus, and method for replacing edge ring
JP2023075656A (ja) 基板処理装置及び基板処理方法
KR20160042350A (ko) 기판 처리 장치 및 방법
WO2023215284A1 (en) Multi-modal electrostatic chucking
JP2024511441A (ja) ウエハのチャッキング及びデチャッキングを検出する静電容量方式
CN114093740A (zh) 基板处理方法以及基板处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 7