KR101290199B1 - 반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋들을 추정하기 위한 방법 및 시스템 - Google Patents
반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋들을 추정하기 위한 방법 및 시스템 Download PDFInfo
- Publication number
- KR101290199B1 KR101290199B1 KR1020117020126A KR20117020126A KR101290199B1 KR 101290199 B1 KR101290199 B1 KR 101290199B1 KR 1020117020126 A KR1020117020126 A KR 1020117020126A KR 20117020126 A KR20117020126 A KR 20117020126A KR 101290199 B1 KR101290199 B1 KR 101290199B1
- Authority
- KR
- South Korea
- Prior art keywords
- run
- thread
- state
- context
- offsets
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title abstract description 10
- 238000012545 processing Methods 0.000 claims description 87
- 239000013598 vector Substances 0.000 claims description 29
- 230000015654 memory Effects 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 15
- 238000002474 experimental method Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims 2
- 239000004332 silver Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000005291 magnetic effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004540 process dynamic Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41835—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by programme execution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32053—Adjust work parameter as function of other cell
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32057—Control cell as function of correlation between stored and detected machine state
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32135—APC advanced process control applications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32137—Configure, connect, combine different program modules
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- General Factory Administration (AREA)
Abstract
반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋들을 추정하기 위한 방법 및 시스템이 기술된다. 일 실시예에서, 프로세스와 연관된 컨텍스트들은 식별된다. 프로세스는 하나 또는 둘 이상의 스레드(thread)들을 가지며, 각각의 스레드는 하나 또는 둘 이상의 컨텍스트들을 포함한다. 프로세스를 기술하는 입력-출력 방정식들의 한 세트가 정의된다. 각각의 입력-출력 방정식은 스레드에 대응하고 개별 컨텍스트 오프셋들의 합산으로서 표현된 스레드 오프셋을 포함한다. 입력-출력 방정식들의 세트를 사용하여 프로세스의 에볼루션(evolution)을 기술하는 상태-공간 모델이 생성된다. 상태-공간 모델은 개별 컨텍스트 오프셋들을 추정하게 한다.
Description
본 발명의 실시예들은 반도체 제조시 런-투-런(run-to-run) 제어에 관한 것이고, 더 구체적으로 반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋(context offset) 추정에 관한 것이다.
런-투-런(R2R) 제어는 오버레이(overlay), 포토-레지스트, 에칭, 화학-기계적-평탄화(CMP) 프로세스, 또는 확산 같은 다양한 프로세스들을 제어하기 위한 반도체 제조 설비들에 널리 사용되어왔다. R2R 제어는 특정 제조 프로세스에 관한 레시피(recipe)가 프로세스 드리프트(drift)의 영향들을 최소화하기 위해 런들 사이에서 변형되는 프로세스 제어를 지칭한다. 각각의 프로세스 런의 입력들 및 출력들은 각각의 런의 말단에서 R2R 제어기에 의해 고려된다. 이러한 피드백으로, R2R 제어기는 다음 런에 대한 최적 레시피(recipe)를 얻을 수 있고 이에 따라 성능을 향상시킬 수 있다.
R2R 제어 시스템을 구현하기 위한 효과적인 방식은 프로세스 모델을 사용하는 것이다. R2R 제어를 위한 대부분의 프로세스 모델들은 입력들 및 출력들 사이의 선형 관계로서 표현된다. R2R 제어 모델의 예시적인 표현은 다음과 같을 수 있다:
여기서 yk는 출력을 나타내고, uk-1은 입력을 나타내고, b는 모델 기울기(slope)를 나타내고, 그리고 dk-1은 오프셋(즉, y-절편(intercept))을 나타낸다.
제조 프로세스는 일반적으로 제조 프로세스의 컴포넌트들을 나타내는 상이한 컨텍스트들(예를 들어, 상이한 제조 툴들, 레티클들, 제품들, 제조 층들 등)과 연관된다. 따라서, 상기 표현에 사용된 오프셋(dk-1)은 제조 프로세스와 연관된 특정 컨텍스트들에 좌우되고 실험을 통해 얻어진다. 그러나, 실험을 통하여 각각의 오프셋 값을 결정하는 것은 복잡하고 값비싸다. 따라서, 대부분의 R2R 제어 시스템들은 파일롯 런(pilot run)들을 기초로 오프셋들을 추정한다. 파일롯 런은 웨이퍼 상에서 수행된 테스트 프로세스를 지칭하고, 이를 통해 최초 오프셋 추정이 얻어질 수 있다.
현재, R2R 제어 시스템들에서, 파일롯 런은 스레드(thread)의 오프셋을 추정하기 위하여 각각의 스레드에 대해 수행된다. 스레드는 컨텍스트들의 조합에 관련한 프로세스의 특정 런을 지칭한다. 만약 스레드에서 적어도 하나의 컨텍스트가 변화되면, 새로운 파일롯 런은 이러한 스레드에 대한 오프셋을 추정하기 위하여 수행될 수 있다. 오프셋이 제조 프로세스 동안 드리프트할 수 있기 때문에 파일롯 런은 또한 주기적으로 반복될 필요가 있을 수 있다. 부가적인 파일롯 런은 유지 점검(check) 후 추가로 필요해질 수 있다.
그러나, 제조 프로세스에서 매 스레드에 대해 파일롯 런을 수행하는 것은 다수의 상이한 제품들이 제조되는 특히 "고도로-혼합된" 반도체 제조에 대해 값비싸고 시간-소비적이다. 통상적인 "고도로-혼합된" 제조는 대략 150개의 상이한 제품들을 제조한다. 만약 각각의 스레드가 제품 및 툴의 유일한 조합에 대응하고 150개의 상이한 제품들 및 2개의 상이한 툴들이 있다면, 적어도 150×2=300개의 파일롯 런들이 요구될 것이다. 만약 스레드가 제품, 툴 및 층의 유일한 조합에 대응하고, 150개의 상이한 제품들, 2개의 상이한 툴들 및 2개의 상이한 층들이 있다면, 파일롯 런들의 최소 수는 150×2×2=600일 것이다. 동일한 것은 약간의 로트(lot)들만이 프로세싱되는 "낮은-러너(runner)" 제품들에 대해 사실인데, 그 이유는 별개의 파일롯 런이 제조 프로세스에서 각각의 스레드에 대해 여전히 요구될 것이기 때문이다.
본 발명은, 특정 실시예들로 본 발명을 제한하도록 취해지는 것이 아니며, 오직 설명 및 이해를 위한 하기 주어진 상세한 설명 및 본 발명의 다양한 실시예들의 첨부 도면들로부터 더욱 완전히 이해될 것이다.
도 1은 본 발명의 실시예들이 동작할 수 있는 예시적인 시스템 아키텍처의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 R2R 제어기의 블록도를 도시한다.
도 3은 본 발명의 일 실시예에 따라 생성된 상태-공간 모델의 블록도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 제조 프로세스를 위한 오프셋들을 추정하기 위한 상태-공간 모델을 생성하기 위한 방법의 일 실시예의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 추정을 위해 생성된 상태-공간 모델을 사용하여 개별 컨텍스트 오프셋들을 추정하기 위한 방법(500)의 일 실시예의 흐름도이다.
도 6은 본원에 기재된 동작들 중 하나 또는 둘 이상의 동작들을 수행할 수 있는 예시적인 컴퓨터 시스템의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 R2R 제어기의 블록도를 도시한다.
도 3은 본 발명의 일 실시예에 따라 생성된 상태-공간 모델의 블록도를 도시한다.
도 4는 본 발명의 일 실시예에 따른 제조 프로세스를 위한 오프셋들을 추정하기 위한 상태-공간 모델을 생성하기 위한 방법의 일 실시예의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 추정을 위해 생성된 상태-공간 모델을 사용하여 개별 컨텍스트 오프셋들을 추정하기 위한 방법(500)의 일 실시예의 흐름도이다.
도 6은 본원에 기재된 동작들 중 하나 또는 둘 이상의 동작들을 수행할 수 있는 예시적인 컴퓨터 시스템의 블록도이다.
본 발명의 실시예들은 반도체 제조 설비에서 런-투-런 제어를 위한 오프셋들을 추정하기 위한 방법들 및 시스템들을 제공한다. 반도체 제조 설비에서 수행된 제조 프로세스는 다수의 컨텍스트들(예를 들어, 툴들, 층들, 제품들 등)과 연관된다. 특정 시간 기간 동안 제조 프로세스에서 사용된 컨텍스트들의 조합은 스레드로서 공지된다. 제조 프로세스는 하나의 스레드 또는 순차적으로 그리고/또는 병렬식으로 동작하는 다수의 스레드들을 포함할 수 있다.
일 실시예에서, 제조 프로세스와 연관된 컨텍스트들이 식별되고, 컨텍스트들의 조합은 각각의 스레드에 대해 결정된다. 제조 프로세스를 기술하는 입력-출력 방정식들의 세트가 정의된다. 각각의 입력-출력 방정식은 특정 스레드에 대응하고, 절편으로서 정의되며 개별 컨텍스트 오프셋들의 합산으로서 표현되는 스레드 오프셋을 포함한다. 개별 컨텍스트 오프셋들은 스레드 내에 포함된 특정 컨텍스트들(예를 들어, 툴, 층, 제품)과 연관된다. 게다가, 입력-출력 방정식들의 세트를 사용하여 제조 프로세스의 에볼루션(evolution)을 기술하는 상태-공간 모델이 개발된다. 상태-공간 모델을 기초로, 개별 컨텍스트 오프셋들이 추정되고, 추정된 컨텍스트 오프셋들은 스레드 오프셋을 계산하기 위하여 사용된다.
일 실시예에서, 제조 프로세스의 제 1 스레드와 연관된 개별 컨텍스트 오프셋들은 제 1 스레드의 파일롯 런을 수행함으로써 추정된다. 예를 들어, 스레드가 제품, 층, 툴 및 레티클의 조합을 포함하면, 단일 파일롯 런은 제품 오프셋, 층 오프셋, 툴 오프셋 및 레티클 오프셋을 추정하기 위하여 수행될 수 있다. 그 다음, 스레드에 대한 오프셋은 개별 컨텍스트 오프셋들을 함께 가산함으로써 계산될 수 있다. 그 후, 추정된 개별 오프셋들은 부가적인 파일롯 런을 수행하지 않고, 이전 스레드들의 일부가 아니었던 컨텍스트들을 포함하지 않는 다음 스레드에 대한 오프셋을 계산하기 위해 사용될 수 있다. 따라서, 본 발명의 실시예들은 파일롯 런이 스레드와 연관된 개별 컨텍스트 오프셋들을 추정하기 위하여 스레드에 대해 수행되게 한다. 그 다음 추정된 컨텍스트 오프셋들은 이전 스레드들에 포함된 개별 컨텍스트들의 다양한 조합들을 포함하는 다수의 다음 스레드들에 대한 오프셋들을 계산하기 위하여 사용될 수 있어서, 파일롯 런들의 수를 크게 감소시키고 스레드 오프셋 추정을 간략화한다.
후술하는 상세한 설명에서, 다수의 세부사항들이 서술된다. 그러나, 본 발명이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 몇몇 예들에서, 주지된 구조들 및 디바이스들은 본 발명을 불명료하게 하는 것을 회피하기 위하여, 상세하게 기술되지 않고 블록도 형태로 도시된다.
다음 상세한 설명의 몇몇 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 알고리즘들 및 부호 표현들의 측면들에서 제공된다. 이들 알고리즘 설명들 및 표현들은 다른 당업자들에게 그들의 운용(work)의 요지를 가장 효과적으로 전달하기 위하여 데이터 프로세싱 분야들에서의 당업자에 의해 사용된 수단이다. 알고리즘은, 여기서 그리고 일반적으로, 원하는 결과로 유도하는 단계들의 일관성 있는 시퀀스인 것으로 이해된다. 단계들은 물리적 양들의 물리적 조작들을 요구하는 것이다. 비록 필수적이지 않지만, 대개 이들 양들은 저장, 전달, 조합, 비교, 및 그 외에 조작될 수 있는 전기적 또는 자기적 신호들의 형태를 취한다. 주로 보통의 관습의 이유로, 이들 신호들을 비트들, 값들, 엘리먼트들, 심볼들, 문자들, 용어들, 숫자들, 등등으로서 지칭하는 것이 때때로 편리하다는 것이 증명되었다.
그러나, 이들 및 유사한 용어들 모두 적당한 물리적 양들과 연관되고 단순히 이들 양들에 적용된 편의적 레이블(label)들임을 명심하여야 한다. 다음 논의에서 명확하게 특정하여 달리 언급되지 않으면, 상세한 설명에 거쳐, "프로세싱", "컴퓨팅", "계산", "결정", "디스플레잉" 등등과 같은 용어들을 이용하는 논의들이 컴퓨터 시스템의 레지스터들 및 메모리들 내의 물리적(예를 들어, 전자적) 양들로서 표현된 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장소, 전송 또는 디스플레이 디바이스들 내의 물리적 양들로서 유사하게 표현된 다른 데이터로 조작하고 변환하는 컴퓨터 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작들 및 프로세스들을 지칭한다고 인식된다.
본 발명은 또한 본원에서의 동작들을 수행하기 위한 장치에 관한 것이다. 이 장치는 특히 요구된 목적용으로 해석될 수 있고, 또는 상기 장치는 컴퓨터 내에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성된 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크들, CD들, DVD들 및 BD들(블루-레이 디스크들)과 같은 광학 디스크들, 및 자기-광학 디스크들을 포함하는 임의의 타입의 디스크, 판독 전용 메모리(ROM)들, 랜덤 액세스 메모리(RAM)들, EPROM들, EEPROM들, 자기 또는 광학 카드들, 또는 전자 명령들을 저장하기에 적당하고, 현재 이용가능하거나 미래에 개발될 임의의 타입의 매체 같은(이것으로 제한되지 않음) 컴퓨터 판독가능 저장 매체 내에 저장될 수 있다.
본원에서 제공된 알고리즘 및 디스플레이들은 임의의 특정 컴퓨터 또는 다른 장치에 고유하게 관련되지 않는다. 다양한 범용 시스템들은, 본원에서의 교시들에 따른 프로그램들과 함께 사용될 수 있거나, 또는 요구된 방법 단계들을 수행하기 위하여 더욱 특화된 장치를 구성하기에 편리하다는 것을 증명할 수 있다. 다양한 이들 시스템들에 대해 요구된 구조는 하기 상세한 설명으로부터 명백할 것이다. 게다가, 본 발명은 임의의 특정 프로그래밍 언어를 참조하여 기술되지 않는다. 다양한 프로그래밍 언어들이 본원에서 기술된 본 발명의 교시들을 구현하기 위하여 사용될 수 있다고 인식될 것이다.
머신-판독가능 매체는 머신(예를 들어, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장 또는 전송하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 머신-판독가능 매체는 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 디스크 저장 매체, 플래시 메모리 디바이스 등을 포함한다.
도 1은 본 발명의 실시예들이 동작할 수 있는 예시적인 시스템 아키텍처의 블록도이다. 시스템 아키텍처는 제어 시스템(100) 및 프로세싱 툴(200)을 포함할 수 있다.
제어 시스템(100)은 팩토리 네트워크(factory network)의 일부일 수 있고 퍼스널 컴퓨터들, 랩톱들, 워크스테이션들, 서버들, 또는 임의의 다른 디바이스들 같은 하나 또는 둘 이상의 컴퓨팅 디바이스들을 포함할 수 있다. 일 실시예에서, 제어 시스템(100)은 워크피스(workpiece)들 상에서 프로세싱 툴(200)에 의해 수행되는 제조 프로세스를 제어하는 프로세스 제어기 시스템으로서 구현된다.
제어 시스템(100)은 R2R 제어기(110), 계측 툴(120) 및 히스토리 데이터베이스(130)를 포함할 수 있다. 대안적으로, 계측 툴(120) 및/또는 히스토리 데이터베이스(130)는 제어 시스템(100)으로부터 분리된 시스템으로서 구현될 수 있다.
R2R 제어기(110)는 퍼스널 컴퓨터들, 랩톱들, 워크스테이션들, 서버들 또는 임의의 다른 디바이스들 같은 하나 또는 둘 이상의 컴퓨팅 디바이스들을 포함할 수 있다. 일 실시예에서, R2R 제어기(110)는 하나 또는 둘 이상의 통상적인 제어기들, 상업적으로 이용가능한 제어기들, 제조 실행 시스템들 등등을 포함한다. R2R 제어기(110)는 직접적으로 또는 네트워크를 통해 프로세싱 툴(200)과 통신한다. 네트워크는 공용 네트워크(예를 들어, 인터넷) 또는 사설 네트워크(예를 들어, 이더넷, 근거리 통신망(LAN), 회사 인트라넷 또는 팩토리 네트워크) 또는 상기의 임의의 조합일 수 있다. 프로세싱 툴(200)은 퍼스널 컴퓨터, 워크스테이션, 서버 또는 임의의 다른 디바이스 같은 하나 또는 둘 이상의 컴퓨팅 디바이스들을 포함할 수 있다. 일 실시예에서, 프로세싱 툴(200)은 프로세싱 툴(220)에 조립된 "저-레벨" 제어기를 포함한다.
R2R 제어기(110)의 감독하에서, 프로세싱 툴(200)은 캐리어 상에서 운반되는 워크피스들에 대한 제조 프로세스를 수행한다. 프로세싱 툴(200)의 타입은 특정 구현에 좌우된다. 반도체 제조 설비에서, 프로세싱 툴(200)은 리소그래피, 에칭, 화학-기계적-평탄화(CMP) 프로세스, 확산, 등등을 위한 툴일 수 있다. 프로세싱 툴(200)은 다수의 별개의 툴들로서 구현될 수 있다. 워크피스는 프로세스 또는 스레드가 제품을 제조하기 위하여 실행되는 재료의 기본 단위를 지칭한다. 워크피스들의 예들은 웨이퍼들, 리드 프레임들, 다이, 평판 디스플레이들, 회로 기판들, 디스크들 등을 포함한다. 캐리어는 워크피스들을 전달하기 위하여 사용된 웨이퍼 전달 로봇들 또는 웨이퍼 전달 챔버들일 수 있다.
R2R 제어기(110)는 직접적으로 또는 네트워크를 통해 계측 툴(120)과 통신한다. 네트워크는 공용 네트워크(예를 들어, 인터넷) 또는 사설 네트워크(예를 들어, 이더넷, 근거리 통신망(LAN), 회사 인트라넷 또는 팩토리 네트워크) 또는 상기의 임의의 조합일 수 있다. 계측 툴(120)은 퍼스널 컴퓨터, 워크스테이션, 서버 또는 임의의 다른 디바이스 같은 하나 또는 둘 이상의 컴퓨팅 디바이스들을 포함할 수 있다. 계측 툴(120)은 또한 프로세싱 툴(200)을 모니터링하고/모니터링하거나 프로세싱 툴(200)에 의해 수행된 제조 프로세스의 다양한 양상들을 측정하기 위한 하나 또는 둘 이상의 센서들을 포함할 수 있다. 계측 툴(120)은 오프-라인, 인-라인 또는 이 둘의 조합에서 워크피스들의 다양한 양상들을 측정하며, 얻어진 계측 데이터(예를 들어, 에칭 깊이)를 R2R 제어기(110)에 피드백한다.
R2R 제어기(110)는 또한 직접적으로 또는 네트워크를 통해 히스토리 데이터베이스(130)와 통신한다. 네트워크는 공용 네트워크(예를 들어, 인터넷) 또는 사설 네트워크(예를 들어, 이더넷, 근거리 통신망(LAN), 회사 인트라넷 또는 팩토리 네트워크) 또는 상기의 임의의 조합일 수 있다. 히스토리 데이터베이스(130)는 데이터의 구조화된 컬렉션(collection)을 저장할 수 있는 하나 또는 둘 이상의 저장 디바이스들에 의해 호스팅될 수 있다(예를 들어, 관련 데이터베이스 모델, 객체-지향 데이터베이스 모델 등을 사용함).
히스토리 데이터베이스(130)는 R2R 제어기(110)에 의해 사용된 다양한 정보 및 값들 및/또는 계측 툴(120)에 의해 측정된 계측 데이터(예를 들어, 웨이퍼의 에칭 깊이)를 저장한다. 히스토리 데이터베이스(130)는 값들 및/또는 계측 데이터(예를 들어, 측정들을 위한 만료 날짜, 무게 매트릭스들 등)에 관련된 부가적인 정보를 저장할 수 있다.
R2R 제어는 특정 프로세스에 관한 레시피가 런들 사이에서 결정되거나 변형될 수 있는 프로세스 제어를 지칭한다. 반도체 제조에서, R2R 제어는 하나의 워크피스(예를 들어, 하나의 웨이퍼)만큼 작을 수 있거나 워크피스들의 다수의 로트들 만큼 클 수 있는 배치(batch)에 적용된다. R2R 제어 방식하에서, R2R 제어기(110)는 입력들을 프로세싱 툴(200)에 제공하고, 제공된 입력들에 관하여 계측 툴(120)에 의해 측정된 출력들을 수신한다. 이런 피드백으로 인해, R2R 제어기(110)는 다음 런에 대한 출력들을 예측하고, 예측에 기초하여 조절된 새로운 입력들을 프로세싱 툴(200)에 제공한다.
R2R 제어 방식은 프로세스 모델을 기초로 한다. 일 실시예에서, R2R 제어기(110)는 다음과 같이 표현될 수 있는 선형 R2R 프로세스 모델을 기초로 한다:
여기서 yk는 출력을 나타내고, uk-1은 입력을 나타내고, b는 모델 기울기를 나타내고, 그리고 dk-1은 오프셋(즉, y-절편)을 나타낸다.
이러한 R2R 제어 방식 하에서 제조 프로세스의 수행을 시작하기 위하여, R2R 제어기(110)는 오프셋들을 추정할 필요가 있을 수 있다. 상기 R2R 프로세스 모델 방정식에서처럼, 오프셋들은 R2R 제어를 위해 준비된 제조 프로세스의 선형 관계 모델에서 절편들로서 정의될 수 있다.
제조 프로세스는 상이한 컨텍스트들(예를 들어, 상이한 툴들, 상이한 제품들, 상이한 층들 등)과 연관될 수 있다. 스레드는 컨텍스트들의 유일한 조합과 연관된 이러한 제조 프로세스의 특정 런을 지칭한다. 예를 들어, 스레드는 로트에서 다수의 웨이퍼들이 특정 제품(예를 들어, IC 칩)을 제조할 때 각각의 웨이퍼 상에 특정 층(예를 들어, 배선 층)을 형성하기 위하여 프로세싱 툴(예를 들어, 에칭 툴)에 의해 프로세싱되는 런을 지칭할 수 있다. 이 경우, 스레드는 특정 프로세싱 툴, 특정 층 및 특정 제품의 조합에 의해 특정될 수 있다. 프로세싱 툴, 층 및 제품은 컨텍스트의 예들이다.
일 실시예에서, R2R 제어기(110)는 각각의 스레드에 대한 오프셋을 계산한다. 이러한 스레드 오프셋을 계산하기 위하여, R2R 제어기(110)는 스레드 내에서 개별 컨텍스트들에 대한 오프셋들을 결정한다. 예를 들어, 만약 스레드가 3개의 컨텍스트들(즉, 제조 층, 제품 및 툴)을 가지면, R2R 제어기(110)는 3개의 개별 컨텍스트 오프셋들(즉, 제조 층에 대한 오프셋, 제품에 대한 오프셋, 및 툴에 대한 오프셋)을 결정한다. 하기에 더욱 상세히 논의될 바와 같이, 처음에 R2R 제어기(110)는 프로세싱 툴(200)에 의해 수행되는 스레드의 파일롯 런(웨이퍼 상에서 수행되는 테스트 프로세스)의 결과를 기초로 개별 컨텍스트 오프셋들을 추정한다. R2R 제어기(110)는 또한 추정된 개별 오프셋들을 사용하여 스레드에 대한 오프셋을 계산한다. 일 실시예에서, R2R 제어기(110)는 추정된 개별 오프셋들을 합산함으로써 스레드 오프셋을 계산한다.
일 실시예에서, R2R 제어기(110)는 이전 스레드들에 의해 공유되지 않은 컨텍스트(예를 들어, 새로운 제품)를 포함하는 스레드들에 대해서만 개별 오프셋들을 추정하기 위하여 파일롯 런을 수행한다. 만약 스레드가 새로운 컨텍스트(이전 스레드들에 의해 공유되지 않은 컨텍스트)를 포함하지 않으면, 이미 추정된 개별 컨텍스트 오프셋들은 이 스레드의 파일롯 런을 수행하지 않고 이 스레드에 대한 스레드 오프셋을 계산하기 위해 사용될 수 있다. 다른 실시예에서, R2R 제어기(110)는 새로운 컨텍스트를 포함하는 스레드들뿐 아니라, 하나 또는 둘 이상의 이전 스레드들에 의해 공유된 기존 컨텍스트들만을 포함하는 적어도 하나의 스레드에 대해 개별 오프셋들을 추정하기 위하여 파일롯 런을 수행한다. 이 경우, 기존 컨텍스트들에 대한 하나 또는 둘 이상의 개별 오프셋들은 재-추정될 것이고, 재-추정된 오프셋들은 대응하는 스레드 오프셋을 계산하기 위하여 사용될 것이다.
일 실시예에서, 개별 컨텍스트 오프셋들을 추정하기 위하여, R2R 제어기(110)는 제조 프로세스를 기술하는 선형 입력-출력 방정식들의 세트를 정의한다. 각각의 입력-출력 방정식은 제조 프로세스에 포함된 스레드에 대응한다. 각각의 선형 입력-출력 방정식에서, 스레드 오프셋은 절편(예를 들어, y-절편)으로서 정의되고 개별 컨텍스트 오프셋들의 합산으로서 표현된다.
R2R 제어기(110)는 또한 입력-출력 방정식들을 기초로 제조 프로세스의 에볼루션을 기술하는 상태-공간 모델을 생성한다. 그 후, R2R 제어기(110)는 입력-출력 방정식들을 기초로 생성된 상태-공간 모델을 사용하여 각각의 스레드에 대한 개별 컨텍스트 오프셋들을 추정한다. 입력-출력 방정식들 및 상태-공간 모델은 이하에서 더욱 상세히 논의될 것이다.
일 실시예에서, 계측 툴(120)은 개별 컨텍스트 오프셋들을 추정하기 위한 R2R 제어기(110)에 의하여 파일롯 런들에 대해 제공된 입력들에 관하여 입력-출력 방정식들에 대한 출력들을 측정하고 전송한다. 히스토리 데이터베이스(130)는 입력-출력 방정식들 및 상태-공간 모델에 대한 변수 값들 및 계수 값들을 저장한다. 히스토리 데이터베이스(130)는 또한 추정된 개별 컨텍스트 오프셋들, 계산된 스레드 오프셋들, 레시피 파라미터 값들 등을 저장할 수 있다. 히스토리 데이터베이스(130)는 입력-출력 방정식들, 추정된 개별 컨텍스트 오프셋들, 계산된 스레드 오프셋들, 레시피 파라미터 값들, 등등과 같은 제조 프로세스의 이전 또는 과거 런들로부터 얻어진 데이터를 지칭하는 "히스토리 데이터"를 추가로 저장할 수 있다.
추정된 개별 컨텍스트 오프셋들을 이용해, R2R 제어기(110)는 R2R 기술을 기초로 제조 프로세스를 제어할 수 있다. 특히, R2R 제어기(110)는 추정된 개별 컨텍스트 오프셋들을 기초로 제조 프로세스에 대한 레시피의 파라미터들을 결정할 수 있다. 레시피에 포함된 프로세스 변수들(예를 들어, 온도, 압력, 프로세스 시간 등)을 특정하는 명령들을 전송함으로써, R2R 제어기(110)는 프로세싱 툴(220)을 감독한다.
도 1에 도시된 아키텍처는 특정 팩토리의 구성에 따라 가변할 수 있다. 예를 들어, R2R 제어기(110) 및 계측 툴(120)의 일부들 또는 모두는 단일 시스템으로 결합될 수 있거나, 또는 계측 툴(120)은 별개의 시스템들로서 구현될 수 있다. 게다가, 프로세싱 툴(200)은 R2R 제어기(110)에 의해 제어가능한 임의의 다른 장비로 대체될 수 있다.
도 2는 본 발명의 일 실시예에 따른 도 1의 R2R 제어기(110)의 블록도를 도시한다. R2R 제어기(110)는 상태-공간 모델 생성기(210), 상태-공간 모델(220), 오프셋 추정기(230) 및 최적 레시피 계산기(240)를 포함할 수 있다.
상태-공간 모델 생성기(210)는 R2R 제어기(110)의 프로세서에 의해 실행되는 소프트웨어로서 구현될 수 있다. 대안적으로, 상태-공간 모델 생성기(210)의 적어도 일부는 회로 또는 펌웨어로서 구현될 수 있다. 상태-공간 모델 생성기(210)는 개별 컨텍스트 오프셋들을 추정하고 최적 레시피들을 준비하기 위하여 사용될 상태-공간 모델(220)을 생성한다. 상태-공간 모델 생성기(210)는 제조 프로세스에 사용된 컨텍스트들 또는 제조 프로세스에 포함된 스레드들을 식별하는 정보를 기초로 상태-공간 모델(220)을 생성할 수 있다. 이 정보는 사용자에 의해 제공되거나 히스토리 데이터베이스(130)에 저장된 데이터를 기초로 결정될 수 있다. 상기 논의된 바와 같이, 추정된 개별 컨텍스트 오프셋들은 스레드 오프셋들을 계산하기 위해 사용된다. 그 다음, R2R 제어기(110)는 계산된 스레드 오프셋들을 가진 선형 R2R 프로세스 모델을 기초로 제조 프로세스를 제어할 준비가 될 것이다.
일단 생성되면, 상태-공간 모델(220)은 제조 프로세스를 모델링하고 분석하기 위하여 시뮬레이션될 수 있다. "상태-공간"은 상태 변수들인 축(axis)들을 가진 공간을 지칭하고, 제조 프로세스의 상태는 공간 내의 벡터로서 표현될 수 있다.
상태-공간 모델(220)은 방정식-기반 모델(예를 들어, 선형, 시불변(time-invariant), 이산 시불변의 Z-도메인, 등)일 수 있다. 일 실시예에서, 상태-공간 모델(220)은 제조 프로세스를 기술하는 선형 입력-출력 방정식들의 세트를 사용하여 제조 프로세스의 에볼루션을 기술한다.
상기 논의된 바와 같이, 제조 프로세스는 다수의 개별 컨텍스트들과 연관될 수 있고, 스레드는 개별 컨텍스트들의 특정 조합을 가진 제조 프로세스의 특정 런을 표시한다. 따라서, 각각의 선형 입력-출력 방정식은 제조 프로세스에 포함된 스레드에 대응한다.
일 실시예에서, 제 1 툴, 제 1 제품 및 제 1 층을 포함하는 k번째 런에 대한 입력-출력 방정식은 다음 선형 방정식으로서 공식화된다:
방정식(1.1)에서, yk 및 uk-1은 각각 출력 벡터 및 입력 벡터를 나타내고, b는 실험을 통해 얻어진 기울기이다. 항들(dt1,k-1, dpl,k-1 및 dl1,k-1)은 3개의 개별 컨텍스트들의 개별 컨텍스트 오프셋들을 나타낸다. 각각의 개별 컨텍스트 오프셋은 일정할 수 있거나 통합된 백색 잡음의 모델에 따라 가변할 수 있다. 부지수들(subindices)(t1, p1 및 l1)은 각각 제 1 툴, 제 1 제품 및 제 1 층을 표시한다.
다른 특정 런, 즉 제 1 툴, 제 2 제품 및 제 2 층을 포함하는 m번째 런에 대해, 입력-출력 방정식은 다음과 같을 것이다:
(1.2)
방정식(1.2)에서, ym 및 um-1은 각각 출력 벡터 및 입력 벡터를 나타내고 b는 실험을 통해 얻어진 기울기이다. 항들(dt1,m-l, dp2,m-1 및 dl2,m-1)은 3개의 개별 컨텍스트들의 개별 컨텍스트 오프셋들이다. 각각의 개별 컨텍스트 오프셋은 일정할 수 있거나 통합된 백색 잡음의 모델에 따라 가변할 수 있다. 부지수들(t1, p2 및 l2)은 각각 제 1 툴, 제 2 제품 및 제 2 층을 표시한다.
방정식들(1.1) 및 (1.2)의 각각은 스레드 오프셋이 각각의 스레드에 포함된 3개의 개별 컨텍스트들의 개별 컨텍스트 오프셋들의 합산이라는 가정이 고수된다. 결과적으로, k번째 런에 대한 스레드 오프셋(dk)은 다음과 같을 것이다:
(1.3)
m번째 런에 대한 스레드 오프셋(dm)은 다음과 같을 것이다:
(1.4)
상기 예들에서, 단지 3개의 개별 컨텍스트들이 간략화를 위하여 각각의 스레드에서 고려된다. 그러나, 당업자는 임의의 수의 개별 컨텍스트들을 포함하도록 방정식들(1.1) 내지 (1.4)을 쉽게 확장할 것이다.
일 실시예에서, 상태-공간 모델(220)은 선형 입력-출력 방정식들의 세트를 상태-공간 모델 형태로 전환함으로써 자동으로 생성된다. 상태-공간 모델(220)은 다음과 같이 제조 프로세스의 에볼루션을 기술한다:
방정식들(1.5) 및 (1.6)에서, yk 및 uk는 각각 프로세스 출력 벡터 및 프로세스 입력 벡터를 나타내고, xk는 프로세스 상태 벡터를 나타내고, wk는 프로세스 상태 잡음 벡터를 나타내고, A, B, C 및 F는 파라미터 매트릭스들을 나타낸다.
방정식(1.5)은 "상태 방정식"으로서 지칭될 수 있다. 상태 방정식에서 각각의 "상태"(즉, 프로세스 상태 벡터(xk)의 엘리먼트)는 컨텍스트의 개별 오프셋을 나타내고, 따라서 상태 방정식에서 모든 "상태들"(즉, 프로세스 상태 벡터(xk)의 모든 엘리먼트들)은 제조 프로세스에서 모든 컨텍스트들의 개별 오프셋들의 컬렉션을 나타낸다. 결과적으로, 상태 방정식은 제조 프로세스에 대한 컨텍스트 오프셋들의 에볼루션을 기술할 수 있다. 한편, 방정식(1.6)은 "출력 방정식"으로서 지칭될 수 있고 컨텍스트들의 세트(즉, 특정 스레드)와 연관된 특정 런의 출력을 나타낸다. 따라서, 파라미터 매트릭스들(A, B, C 및 F)은 다음과 같이 정의된다:
(1.7)
매트릭스 A뿐 아니라 매트릭스 F는 각각의 컨텍스트 오프셋이 통합된 백색 잡음의 모델을 따르는 것을 표시한다. 상기 매트릭스들(1.7)에서, M은 컨텍스트들의 타입들의 수를 나타내고, Ij(j=1, 2, ...,M)는 타입(j)을 가진 컨텍스트들의 수의 디멘션(dimension)을 가진 단위 매트릭스들을 나타낸다. 일 실시예에서, 로우(row) 벡터의 엘리먼트들(cq,1, cq,2, ..., cq,M)은 다음과 같이 정의된다:
(1.8)
3개의 타입들의 컨텍스트들 ― 프로세싱 툴, 제품 및 층 ― 을 포함하는 제조 프로세스에서, 매트릭스들은 다음과 같을 것이다:
상기 매트릭스들(1.9)에서, IT, IP 및 IL은 각각 제품들의 수 및 층들의 수의 디멘션을 가진 단위 매트릭스들이다. 예를 들어 프로세스가 3개의 툴들, 2개의 제품들 및 2개의 층들과 연관된다면, IT는 메인 대각선 상의 모든 엘리먼트들은 1이고 모든 다른 엘리먼트들은 0인 3×3 매트릭스일 것이다. IP 및 IL은 메인 대각선 상의 모든 엘리먼트들은 1이고 모든 다른 엘리먼트들은 0인 2×2 매트릭스들일 것이다. 엘리먼트들(cT,q, cP,r, 및 cL,s)은 다음과 같을 것이다.
상기 예(즉, 프로세스가 3개의 툴들, 2개의 제품들 및 2개의 층들과 연관됨)에서, 만약 스레드가 제 1 툴, 제 1 제품 및 제 1 층을 포함하면, cT,1은 (1 0 0)일 것이고, cP,1은 (1 0)일 것이고, cL,1은 (1 0)일 것이고, 따라서, C는 스레드를 특정하는 일 것이다. 다른 파라미터 매트릭스들(A, B 및 F)은 다음과 같을 것이다:
(1.11)
도 3은 본 발명의 일 실시예에 따른 도 2의 상태-공간 모델(220)의 블록도를 도시한다. 도 3을 참조하여, 제조 프로세스의 동적 동작을 기술하는 방정식들(1.5) 및 (1.6)은 선형 이산-시간 시스템으로서 표현된다. 선형 이산-시간 시스템에서, 블록(310)은 백색 잡음이라 가정된 프로세스 상태 잡음 벡터(w)를 나타내고, 블록(320)은 잡음 이득 매트릭스에 대응하는 파라미터 매트릭스(F)를 나타낸다. 블록(330)은 입력 이득 매트릭스에 대응하는 파라미터 매트릭스(B)를 나타낸다. 블록(340)은 입력(u) 및 출력(y) 사이의 관계의 분석을 가능하게 하는 z 변환이라 불리는 역 이산 전달 함수(Z-1)를 나타낸다. 블록(350)은 출력 계수 매트릭스에 대응하는 파라미터 매트릭스(C)를 나타낸다. 마지막으로, 블록(370)은 프로세스 동적 매트릭스에 대응하는 파라미터 매트릭스(A)를 나타낸다.
이와 같이, 제조 프로세스를 기술하는 선형 입력-출력 방정식들의 세트는 상태-공간 모델 형태(예를 들어, 방정식들(1.5) 및 (1.6))로 전환될 수 있다. 상태-공간 모델에서 각각의 상태는 제조 프로세스에서 컨텍스트의 개별 오프셋에 대응한다. 제조 프로세스의 각각의 런은 상태-공간 모델에서 특정 상태 방정식 및 특정 출력 방정식에 대응한다. 다른 말로, 특정 상태 방정식 및 특정 출력 방정식의 쌍은 각각의 런에 대한 스레드와 연관된다. 따라서, 스레드의 스레드 오프셋은 이 스레드에 포함된 컨텍스트들에 대응하는 상태들의 합산에 대응한다. 요약하여, 선형 입력-출력 방정식들의 세트를 상태-공간 모델 형태로 전환함으로써, 상태-공간 모델 방식들에 대한 다양한 추정 기술들은 상태-공간 모델에 통합된 개별 컨텍스트 오프셋들을 추정하기 위하여 사용될 수 있다.
도 2로 돌아가서, 상태-공간 모델(220)은 오프셋 추정기(230)와 결합된다. 오프셋 추정기(230)는 하드웨어로 구현될 수 있다(예를 들어, 키보드, 마우스, 디스플레이 등 같은 입력/출력(I/O) 디바이스들 사이의 인터페이스를 형성하는 입력/출력 회로를 가진 디바이스로서 하드웨어로 구현될 수 있음). 대안적으로, 오프셋 추정기(230)는 소프트웨어 또는 하드웨어 및 소프트웨어의 조합으로 구현될 수 있다.
오프셋 추정기(230)는 제조 프로세스를 기술하는 선형 입력-출력 방정식들의 세트를 포함하는 상태-공간 모델(220)을 사용하여 개별 컨텍스트 오프셋들을 추정할 책임이 있다. 스레드에 대한 개별 컨텍스트 오프셋들을 추정할 때, 오프셋 추정기(230)는 프로세싱 툴(200)에 의해 수행되는 스레드의 파일롯 런 (및 히스토리 런)으로부터 발생하는 값들을 얻고, 이들 값들을 상태-공간 모델(220)에 전달한다. 대안적으로, 결과 값들은 상태-공간 모델(220)에 직접 제공된다. 개별 컨텍스트 오프셋들을 추정하기 위하여, 오프셋 추정기(230)는 상태-공간 모델 방식에 적용가능한 다양한 추정 기술들을 사용할 수 있다.
일 실시예에서, 오프셋 추정기(230)는 개별 컨텍스트 오프셋들을 추정하기 위해 상태-공간 모델(220)을 기초로 이동 범위 상태 추정(MHSE: moving horizon state estimation) 기술을 사용한다. MHSE 기술은 상태들 및 교란들에 대한 제한들을 통합할 수 있고, 따라서 동적 컴포넌트들을 포함하는 산업적 하이브리드 시스템들에 대해 최적 결과를 생산할 수 있다. MHSE 방식 하에서, 오프셋 추정기(230)는 다음과 같은 목적 함수(J)를 공식화한다:
(1.12)
(1.13)
(1.14)
(1.15)
(1.16)
(1.17)
상기 방정식들 (1.12) 내지 (1.17)에서, Qi 및 Ri는 스레드(i)에 대한 튜닝 파라미터 (웨이팅(weighting)) 매트릭스들을 나타내고, N은 "범위"로 지칭되고, 현재 스레드(i)에 대한 추정에 사용되는 이전 입력-출력 방정식들 (및 히스토리 데이터)의 수를 표시하는 튜닝 값을 나타내고, wi는 현재 스레드(i)에 대한 상태 에러를 나타내며, 그리고 vi는 현재 스레드(i)에 대한 모델 예측들 및 측정들 사이의 에러를 나타낸다. 값들(wmin, wmax, vmin, vmax, xmin 및 xmax)은 상태 에러들 및 개별 컨텍스트 오프셋 추정에 대한 제한들을 정의한다. 다른 실시예에서, 부지수(i)는 워크피스들(예를 들어, 웨이퍼들)의 로트(lot)(i)를 나타낸다. 또 다른 실시예에서, 부지수(i)는 워크피스(i)를 나타낸다. 한편, 방정식들 (1.13) 및 (1.14)은 방정식들 (1.5) 및 (1.6)에 의해 동일한 상태-공간 모델을 나타내지만 vi가 방정식(1.14)에 부가되는 것을 제외하고 방정식(1.12)의 목적 함수(J)와 일치하는 그들의 부지수들을 형성하기 위하여 다시 쓰여진다.
MHSE 방식을 구현하는 상기 방정식들 (1.12) 내지 (1.17)을 기초로, 오프셋 추정기(230)는 개별 컨텍스트 오프셋들을 추정한다. 개별 컨텍스트 오프셋들이 상태-공간 모델(220)에 대한 상태 변수들(즉, 프로세스 상태 매트릭스의 엘리먼트들)로서 통합되기 때문에, MHSE 방식을 사용하여 상태 변수들을 추정함으로써, 오프셋 추정기(230)는 개별 컨텍스트 오프셋들을 추정할 수 있다. 개별 컨텍스트들의 조합에 대응하는 제 1 스레드에 대해, 오프셋 추정기(230)는 상기 MHSE 방식을 사용하여 (제 1 스레드에 포함된 컨텍스트들에 대한) 각각의 개별 컨텍스트 오프셋을 추정한다.
추후 스레드들에 대해, 오프셋 추정기(230)는 개별 컨텍스트 오프셋들을 추정하거나 추정하지 않을 수 있다. 만약 추후 스레드에 포함된 모든 컨텍스트들이 이전 스레드들에 사용되면, 오프셋 추정기(230)는 추후 스레드들에 대한 추정을 수행할 필요가 없을 수 있다. 대신, 오프셋 추정기(230)는 추후 스레드에 포함된 개별 컨텍스트들의 이전에 추정된 오프셋들을 사용하여 추후 스레드의 오프셋을 계산할 수 있다. 대안적으로, 오프셋 추정기(230)는 새로운 컨텍스트를 포함하지 않는 하나 또는 둘 이상의 추후 스레드들에 대한 추정을 수행할 수 있다. 이 경우, 오프셋 추정기(230)는 이전 스레드들에 포함된 기존 컨텍스트들의 하나 또는 둘 이상의 컨텍스트 오프셋들을 재-추정할 수 있다. 오프셋 추정기(230)는 추후 스레드의 오프셋을 계산하기 위해 재-추정된 컨텍스트 오프셋들을 사용할 수 있다.
만약 추후 스레드가 임의의 이전 스레드들 중 일부가 아닌 적어도 하나의 컨텍스트를 포함하면, 오프셋 추정기(230)는 추후 스레드에 대한 추정을 수행하여야 한다. 예를 들어, 추후 스레드가 새로운 컨텍스트 및 이전 스레드에 사용된 2개의 기존 컨텍스트들을 포함하면, 오프셋 추정기(230)는 새로운 컨텍스트에 대한 오프셋을 추정하여야 하고, 2개의 기존 컨텍스트들에 대한 오프셋들을 재-추정하여야 한다. 재-추정을 위해, 오프셋 추정기(230)는 새로운 입력-출력 방정식(상태-공간 모델(220)에 통합됨)에 의존할 수 있거나, 또는 이전 스레드에 대해 정의된 이전 입력-출력 방정식(상태-공간 모델(220)에 통합됨) 및 새로운 입력-출력 방정식 모두에 의존할 수 있다.
오프셋 추정기(230)는 또한 추정된 개별 오프셋들을 사용하여 스레드 오프셋들을 계산할 책임이 있다. 일 실시예에서, 오프셋 추정기(230)는 스레드에 대한 추정된 개별 오프셋들을 합산함으로써 스레드 오프셋을 계산한다.
일 실시예에서, 오프셋 추정기(230)는 상기 방정식들 (1.12) 내지 (1.17)을 기초로 MHSE 기술을 사용하여 개별 오프셋들을 추정한다. 이들 방정식들은 개별 컨텍스트 오프셋들을 얻기 위하여 "최소-기준 추정(minimum-norm estimation)"을 수행할 수 있게 한다. 최소-기준 추정은 측정의 가장 개연성이 큰 현재 분포를 얻게 하는 (MHSE 방법과 같이) 주지된 추정 기술이다. 이동 범위 상태 추정(MHSE) 이론 하에서 최소-기준 추정을 수행함에 있어서, "범위"(예를 들어 방정식들 (1.12) 및 (1.14)에서 "N")는 추정을 위해 사용된 이전 런들의 수로서 정의될 수 있다. 상기 논의된 바와 같이, 제조 프로세스의 하나 또는 둘 이상의 이전 런들이 제조 프로세스에서 컨텍스트들의 개별 오프셋들을 추정하기 위하여 사용될 수 있다. 일 실시예에서, "범위"는 몇몇 또는 모든 이전 런들을 포함하도록 결정된다.
만약 "범위"가 충분히 크지 않고/않거나 이전 런들에서 컨텍스트 스위칭이 추정을 위한 유일한 해결책을 제공하기에 충분히 빈번(또는 다양)하지 않으면, (상기 방정식들로부터의 컨텍스트 오프셋들의) 추정은 "바이어싱(biased)"될 수 있다. 상기 논의된 바와 같이, 제조 프로세스의 각각의 런은 입력-출력 방정식(예를 들어, 방정식(1.1))을 생성한다. 만약 컨텍스트 오프셋들의 추정에 참여하는 입력-출력 방정식들의 수가 충분히 크지 않으면(즉, 추정을 위해 사용된 이전 런들의 수가 충분히 크지 않으면), 컨텍스트 오프셋들에 대한 유일한 해결책은 얻어질 수 없고, 컨텍스트 오프셋들의 결과적인 추정은 "바이어싱"될 수 있다. 예를 들어, 제조 프로세스의 단일 런만이 단일 런(특정 스레드에 대응함)에 포함된 3개의 컨텍스트들에 대한 개별 오프셋들을 추정하기 위하여 사용되면, 추정은 단일 런으로부터 발생된 오직 하나의 입력-출력 방정식을 기초로 할 것이다. 따라서, 3개의 컨텍스트들의 추정된 개별 오프셋들은 "바이어싱"될 수 있다. 마찬가지로, 만약 이전 런들에서 컨텍스트 스위칭이 충분히 빈번하지 않으면, 예를 들어, 모든 이전 런들이 제조 프로세스에 대해 동일한 컨텍스트들을 포함하면, 결과적인 추정된 개별 오프셋들은 "바이어싱"될 수 있다. 그럼에도 불구하고, 방정식들 (1.13) 내지 (1.17)을 기초로 "최소 기준 추정"을 통하여 계산된 스레드 오프셋(예를 들어, 추정된 컨텍스트 오프셋들의 합산)은 스레드가 "범위 내"(즉, 추정을 위해 사용된 이전 또는 현재 런들에 포함됨)의 컨텍스트들의 조합에 대응하는 한 "바이어싱 되지 않을 수 있다"(즉, 신뢰할 수 있다).
이와 같이, 오프셋 추정기(230)는 개별 컨텍스트 오프셋들을 추정할 수 있고 (상태-공간 모델(220)에 통합된 대응하는 입력-출력 방정식에 입력 값들을 제공하기 위하여 사용되는) 스레드에 대한 단일 파일롯 런을 기초로 스레드에 대한 스레드 오프셋을 계산할 수 있다. 게다가, 오프셋 추정기(230)는 추후 스레드들의 오프셋들을 계산할 때 이전 파일롯 런들로부터 추정된 개별 컨텍스트 오프셋들을 재사용함으로써 파일롯 런들의 수를 최소화할 수 있다.
최적 레시피 계산기(240)는 추정된 개별 오프셋들을 사용하여 제조 프로세스에 대한 최적 레시피를 계산할 책임이 있다. 제조 프로세스는 워크피스들을 프로세싱하기 위한 하나 또는 둘 이상의 레시피들과 연관될 수 있다. 레시피는 명령들(예를 들어, 도 1의 프로세싱 툴(200)에 조립된 "저-레벨" 제어기를 위한 것), 세팅들, 및 파라미터들의 세트일 수 있다. 레시피는 런들 또는 제조 프로세스들 사이에서 변화에 영향을 받을 수 있다. 일 실시예에서, 최적 레시피 계산기(240)는 모델 예측 제어(MPC) 기술을 사용하여 최적 레시피를 계산한다. MPC 기술은 입력들의 변화들에 관하여 동적 시스템의 출력들의 동작을 예측하기 위하여 사용되고, MPC 방식들은 프로세스 모델 및 프로세스 측정들을 기초로 구성된다. 최적 레시피 계산기(240)는 상태-공간 모델(220)과 관련하여 레시피 파라미터들에 대한 값들을 찾기 위하여 MPC 기술을 사용한다.
일 실시예에서, 최적 레시피 계산기(240)는 다음 수학 방정식들을 기초로 MPC 방식을 공식화한다:
(1.18)
(1.19)
(1.20)
(1.21)
(1.22)
(1.23)
(1.24)
(1.25)
상기 방정식들 (1.18) 내지 (1.25)에서, Qi 및 Ri는 현재 스레드(i)에 대한 튜닝 파라미터(웨이팅) 매트릭스들을 나타내고, N은 현재 스레드(i)로부터 예측될 미래 런들의 수를 표시하는 튜닝 값을 나타낸다. 변수들(u 및 y)은 각각 입력 벡터들 및 출력 벡터들을 표시한다. 값들(umin, umax, ymin, 및 ymax)은 입력들 및 출력들에 대한 제한들을 정의한다. 대안적으로, 부지수(i)는 워크피스들(예를 들어, 웨이퍼들)의 로트(i) 또는 워크피스(i)를 나타낼 수 있다. 한편, 방정식들 (1.19) 및 (1.20)은 방정식들 (1.5) 및 (1.6)에 의해 동일한 상태-공간 모델을 나타내지만 그들의 부지수들이 방정식 (1.18)과 일치하도록 다시 쓰여진다.
MPC 방식을 구현하는 상기 방정식들 (1.18) 내지 (1.25)를 기초로, 최적 레시피 계산기(240)는 레시피에 포함된 레시피 파라미터들(예를 들어, 에칭 시간)을 계산한다. 상기 방식에서 표현된 바와 같이, 최적 레시피 계산기(240)는 레시피 파라미터들을 결정하기 위하여 과거 데이터뿐 아니라 예측된 데이터도 사용한다. 최적 레시피 계산기(240)는 전체 제조 프로세스가 완료된 후 또는 특정 스레드가 수행된 후 레시피를 준비할 수 있다.
도 4는 제조 프로세스에 대한 개별 컨텍스트 오프셋들을 추정하기 위하여 상태-공간 모델을 생성하기 위한 방법(400)의 일 실시예의 흐름도이다. 방법(400)은 하드웨어(회로, 전용 로직 등), 소프트웨어(예를 들어 범용 컴퓨터 시스템 또는 전용 머신에서 실행됨), 또는 둘의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행된다. 일 실시예에서, 방법(400)은 도 1의 R2R 제어기(110)에 의해 수행된다.
도 4를 참조하여, 방법(500)은 제조 프로세스에 대한 선형 R2R 제어 프로세스 모델에 사용될 개별 컨텍스트 오프셋들을 추정하기 위한 상태-공간 모델을 생성한다. 이 목적을 위해, 프로세싱 로직은 제조 프로세스와 연관된 컨텍스트들을 식별하는 것에서 시작한다(블록 402). 상기 논의된 바와 같이, 제조 프로세스는 상이한 컨텍스트들(예를 들어, 상이한 툴들, 상이한 제품들, 상이한 층들 등)과 연관될 수 있다. 컨텍스트는 오프셋들(예를 들어, 제조 프로세스를 위해 준비된 선형 R2R 제어 프로세스 모델에서의 절편들)에 기여하는 제조 프로세스의 컴포넌트로서 정의될 수 있다. 일 실시예에서, 제조 프로세스와 연관된 컨텍스트들은 사용자에 의해 특정될 수 있거나 데이터베이스(예를 들어, 히스토리 데이터베이스(130))에 저장된 정보를 기초로 자동으로 결정될 수 있다. 블록(404)에서, 프로세싱 로직은 제조 프로세스에 포함된 스레드들의 수 및 각각의 스레드에 대한 컨텍스트들의 조합들을 결정한다. 상기 논의된 바와 같이, 제조 프로세스는 상이한 스레드들을 포함할 수 있다. 스레드는 컨텍스트들의 유일한 조합과 연관된 제조 프로세스의 특정 런을 나타낸다. 예를 들어, 스레드는, 로트에서의 다수의 웨이퍼들이 특정 제품(예를 들어, IC 칩)을 제조할 때 각각의 웨이퍼 상에 특정 층(예를 들어, 배선 층)을 형성하기 위하여 프로세싱 툴(예를 들어, 에칭 툴)에 의해 프로세싱되는 프로세스 런을 지칭할 수 있다. 이 경우, 스레드는 특정 프로세싱 툴, 특정 층 및 특정 제품의 조합과 연관된다. 스레드들의 수들 또는 컨텍스트들의 조합들은 사용자에 의해 특정될 수 있거나 데이터베이스에 저장된 정보를 기초로 자동으로 결정될 수 있다.
블록(406)에서, 프로세싱 로직은 제조 프로세스에 포함된 각각의 스레드에 대응하는 선형 입력-출력 방정식(예를 들어, 방정식(1.1))을 정의한다. 결과적으로, 선형 입력-출력 방정식들의 세트는 제조 프로세스에 대해 얻어진다. 입력-출력 방정식에서, 스레드 오프셋은 절편으로서 정의되고 개별 컨텍스트 오프셋들의 합산으로서 표현된다. 개별 컨텍스트 오프셋들은 서로 독립적일 수 있다(즉, 입력-출력 방정식에서 독립된 변수들일 수 있음).
블록(408)에서, 프로세싱 로직은 제조 프로세스를 기술하기 위한 입력-출력 방정식들을 사용하여 상태-공간 모델을 생성한다. 일 실시예에서, 프로세싱 로직은 입력-출력 방정식들을 제조 프로세스의 에볼루션을 기술하는 상태-공간 모델 형태로 전환한다. 상기 논의된 바와 같이, 상태-공간 모델의 각각의 상태는 제조 프로세스에서 컨텍스트의 개별 오프셋에 대응한다. 제조 프로세스의 각각의 런은 상태-공간 모델에서 특정 상태 방정식 및 특정 출력 방정식에 대응한다. 스레드의 스레드 오프셋은 동일한 스레드에 포함된 컨텍스트들에 대응하는 상태들의 합산에 대응한다. 상태-공간 모델은 선형 이산-시간 시스템(예를 들어, 도 3에서 상태-공간 모델)로서 기술될 수 있다. 생성된 공간-상태 모델은 제한된 수의 파일롯 런들을 포함하는 히스토리 런들을 사용하여 개별 컨텍스트 오프셋들의 추정을 허용한다.
도 5는 상태-공간 모델을 사용하는 개별 컨텍스트 오프셋들을 추정하기 위한 방법(500)의 일 실시예의 흐름도이다. 방법(500)은 하드웨어(회로, 전용 로직 등), 소프트웨어(예를 들어 범용 컴퓨터 시스템 또는 전용 머신에서 실행됨), 또는 둘의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행된다. 일 실시예에서, 방법(500)은 도 1의 R2R 제어기(110)에 의해 수행된다.
도 5를 참조하여, 프로세싱 로직은 파일롯 런이 제조 프로세스에 포함된 제 1 스레드에 대해 수행되게 하는 것에서 시작한다(블록 502). 이런 목적을 위해, 프로세싱 로직은 제 1 스레드에 대응하는 제 1 선형 입력-출력 방정식(예를 들어, 방법(400)에서의 상태 모델에서 정의되고 포함되는, 대응하는 입력-출력 방정식)에 대한 입력 값들(예를 들어, 에칭 시간)을 결정하고 파일롯 런을 수행하기 위한 명령을 가진 프로세싱 툴(예를 들어, 도 1의 프로세싱 툴(200))에 상기 입력 값들을 전달한다. 일 실시예에서, 프로세싱 로직은 파일롯 런을 수행하는 프로세싱 툴로부터 수신된 데이터를 사용하여 출력 값들(예를 들어, 임계 디멘션)을 측정한다. 다른 실시예에서, 프로세싱 로직은 계측 툴(예를 들어, 도 1의 계측 툴(120))에 의해 측정된 출력 값들을 수신한다. 파일롯 런이 수행되게 함으로써, 프로세싱 로직은 상태-공간 모델에 통합된 제 1 입력-출력 방정식에 대해 입력-출력 쌍 값들을 얻는다. 입력-출력 쌍 값들을 이용해, 프로세싱 로직은 상태-공간 모델(예를 들어, 상태-모델 방정식들 (1.5) 및 (1.6)로서 표현된 상태-공간 모델)을 사용하여 제 1 스레드에 대한 개별 컨텍스트 오프셋들을 추정할 수 있다. 일 실시예에서, 프로세싱 로직은 개별 컨텍스트 오프셋들을 추정하기 위해 공간-상태 모델을 기초로 하는 이동 범위 상태 추정(MHSE) 방법을 채택한다. MHSE 방법은 수학 방정식들(예를 들어, 방정식들 (1.12) 내지 (1.17))로서 공식화될 수 있다. MHSE 방법을 상태-공간 모델에 적용함으로써, 개별 컨텍스트 오프셋은 추정될 것이다.
블록(502)에서, 프로세싱 로직은 또한 추정된 개별 컨텍스트 오프셋들을 합산함으로써 제 1 스레드에 대한 스레드 오프셋을 계산한다. 프로세싱 로직은 추정된 컨텍스트 오프셋들 및 계산된 스레드 오프셋을 데이터베이스(예를 들어, 도 1의 히스토리 데이터베이스(130))에 저장한다.
추후, 프로세싱 로직은 블록(506)에서 새로운 스레드가 검출되는지를 결정한다. 만약 그렇지 않으면, 프로세싱 로직은 블록(514)으로 진행한다. 만약 그렇다면, 블록(507)에서, 프로세싱 로직은 임의의 이전 스레드들 중 일부가 아닌 컨텍스트를 새로운 스레드가 포함하는지를 결정한다. 만약, 예를 들어, 2개의 툴들 및 2개의 제품들과 연관된 제조 프로세스의 수행 동안, 현재 제품의 프로세싱이 완료될 수 있고, 그리고 새로운 제품의 프로세싱(동일한 툴을 사용함)이 시작되어, 새로운 스레드가 시작된다면, 새로운 스레드는 임의의 이전 스레드들의 일부가 아닌 컨텍스트를 포함할 수 있다. 만약 새로운 스레드가 임의의 이전 스레드들의 일부가 아닌 컨텍스트를 포함하면, 프로세싱 로직은 파일롯 런이 새로운 스레드에 대해 수행되게 한다(블록 508). 파일롯 런으로부터 발생하는 출력들을 수신한 후, 프로세싱 로직은 상태-공간 모델에 통합된 대응하는 입력-출력 방정식에 입력들 및 수신된 출력들을 적용한다. 블록(510)에서, 프로세싱 로직은 새로운 입력-출력 방정식을 사용하여(즉, 블록(508)에서 얻어진 새로운 입력들 및 출력들을 반영하는 상태-공간 모델을 사용함) 새로운 스레드에 대한 개별 컨텍스트 오프셋들을 추정한다. 일 실시예에서, 프로세싱 로직은 이전 및 새로운 입력-출력 방정식들(즉, 이전 및 새로운 입력-출력 방정식들에 대해 얻어진 모든 입력 및 출력 값들을 반영하는 상태-공간 모델)을 기초로 새로운 스레드에 대한 각각의 개별 컨텍스트 오프셋을 추정한다. 프로세싱 로직은 임의의 이전 스레드들에 포함되고 새로운 스레드에 유지된 하나 또는 둘 이상의 기존 개별 컨텍스트들을 재-추정할 것이다.
개별 컨텍스트 오프셋들을 추정하기 위하여, 프로세싱 로직은 상태-공간 모델에 따른 MHSE 방법(예를 들어, 방정식들 (1.12) 내지 (1.17)을 기초로 하는 MHSE 방식)을 사용할 수 있다. 프로세싱 로직은 또한 추정된 개별 컨텍스트 오프셋들을 부가함으로써 새로운 스레드에 대한 스레드 오프셋을 계산한다. 일 실시예에서, 프로세싱 로직은 만약 컨텍스트에 대해 추정된 둘 이상의 개별 오프셋이 있다면 스레드 오프셋을 계산하기 위하여 가장 최근에 추정된 개별 컨텍스트를 사용한다. 예를 들어, 이전 및 현재 스레드들에 모두 존재하는 컨텍스트는 2번 추정될 수 있고, 한 번은 이전 입력-출력 방정식으로 추정되고 다른 한번은 현재 입력-출력 방정식으로 추정된다. 추정 후, 프로세싱 로직은 데이터베이스에 새로운 스레드의 오프셋들을 저장하고 블록(512)으로 진행한다.
만약 새로운 스레드의 모든 컨텍스트들이 이전 스레드들에 포함되었다는 것을 프로세싱 로직이 결정하면(블록 507), 프로세싱 로직은 새로운 스레드에 대한 파일롯 런을 수행할 필요가 없다. 대신에, 프로세싱 로직은 데이터베이스 내의 새로운 스레드의 컨텍스트들의 오프셋들을 발견하고 데이터베이스로부터 검색(retrieve)된 컨텍스트 오프셋들을 사용하여 새로운 스레드의 오프셋을 계산한다(블록 513). 일 실시예에서, 프로세싱 로직은 히스토리 데이터(예를 들어, 데이터베이스에 저장된, 제조 프로세스의 과거 또는 이전 런들로부터 얻어진 입력-출력 방정식들)를 사용하여 새로운 스레드 내의 하나 또는 둘 이상의 기존 컨텍스트들에 대한 개별 오프셋들을 재-추정하고 새로운 스레드의 스레드 오프셋을 계산하기 위하여 재-추정된 개별 오프셋들을 사용한다. 그 다음 프로세싱 로직은 블록(512)으로 진행한다.
블록(512)에서, 프로세싱 로직은 제조 프로세스가 종료되었는지를 결정한다. 만약 그렇지 않다면, 프로세싱 로직은 블록(506)으로 되돌아간다. 만약 그렇다면, 프로세싱 로직은 제조 프로세스에 대한 최적 레시피를 준비한다(블록 514). 상기 논의된 바와 같이, 제조 프로세스는 워크피스들을 프로세싱하기 위하여 하나 또는 둘 이상의 레시피들과 연관될 수 있다. 레시피는 명령들, 세팅들, 및 파라미터들의 세트일 수 있다. 일 실시예에서, 프로세싱 로직은 상태-공간 모델을 기초로 모델 예측 제어(MPC) 기술을 사용하여 레시피를 계산한다. MPC 방식은 상태-공간 모델 방정식들 (1.19) 및 (1.20)을 포함하는 수학 방정식들 (1.18) 내지 (1.25)로서 구성될 수 있다. 상태-공간 모델 방정식들은 프로세스 상태 매트릭스의 엘리먼트들로서 추정된 개별 컨텍스트 오프셋들을 통합한다. 이러한 MPC 방식들을 상태-공간 모델 방정식들 (1.19) 및 (1.20)에 적용함으로써, 프로세싱 로직은 제조 프로세스에 대한 입력-출력 방정식들의 출력들에 대해 예측 값들을 얻을 수 있다. 예측 값들을 기초로, 프로세싱 로직은 제조 프로세스를 시작하기 위하여 초기 레시피 파라미터들을 결정한다.
블록(516)에서, 프로세싱 로직은 계산된 레시피를 사용하여 제조 프로세스를 제어할 수 있다. 특히, 프로세싱 로직은 레시피 파라미터들을 포함하는 명령들을 프로세싱 툴(200)에 제공하고 프로세싱 툴(200)로부터 수신된 피드백을 모니터링한다.
이와 같이, 본 발명의 실시예들에 따라, 스레드 오프셋뿐 아니라 스레드의 개별 컨텍스트 오프셋들은 단일 파일롯 런으로 추정될 수 있다. 게다가, 새로운 스레드는 만약 임의의 이전 스레드들에 포함된 컨텍스트들을 포함한다면 추가적인 파일롯 런을 요구하지 않을 것이다. 따라서, 제조 프로세스를 수행하기 위한 파일롯 런들의 수는 크게 감소될 수 있다. 다른 실시예에서, 레시피는 각각의 스레드가 완료된 후 또는 특정 스레드가 완료된 후 준비된다.
도 6은 머신이 본원에서 논의된 임의의 알고리즘 또는 방법을 수행하게 하기 위한 명령들의 세트가 실행될 수 있는 컴퓨터 시스템(600)의 예시적인 형태의 머신(예를 들어, 컴퓨터)의 개략적인 표현을 도시한다. 대안적인 실시예들에서, 머신은 LAN, WAN, 인트라넷, 익스트라넷, 인터넷 또는 무선 네트워크에서 다른 머신들에 접속(예를 들어, 네트워킹)될 수 있다. 머신은 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 머신의 능력으로 동작하거나, 또는 피어-투-피어(peer-to-peer) (또는 분산된) 네트워크 환경에서 피어 머신으로서 동작할 수 있다. 머신은 퍼스널 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), 개인 정보 단말기(PDA), 셀룰러 전화, 웹 기구, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 머신에 의해 취해질 동작들을 특정하는 명령들의 세트(순차적이거나 조합적이거나 또는 다른 식일 수 있음)를 실행할 수 있는 임의의 다른 머신들일 수 있다. 명령들의 세트를 실행하는 것은 순차적으로 또는 다중작업에 의해 또는 스레딩에 의해 수행된다. 추가로, 단지 하나의 머신이 도시되지만, 용어 "머신"은 또한 본원에서 논의된 임의의 알고리즘 또는 방법을 수행하기 위한 명령들의 세트(또는 다수의 세트들)를 개별적으로 또는 함께 실행하는 머신의 임의의 컬렉션(collection)을 포함하도록 취해질 것이다.
예시적인 컴퓨터 시스템(600)은 프로세싱 디바이스(프로세서)(602), 메인 메모리(604)(예를 들어, 판독 전용 메모리(ROM), 플래시 메모리, 동기화 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM) 같은 동적 랜덤 액세스 메모리(DRAM) 등), 및 정적 메모리(606)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 저장 디바이스(608) 및 버스(630)를 통해 서로 통신하는 신호 생성 디바이스(616)를 포함한다.
프로세서(602)는 마이크로프로세서, 중앙 처리 유닛, 등등과 같은 하나 또는 둘 이상의 범용 프로세싱 디바이스들을 나타낸다. 더 구체적으로, 프로세서(602)는 복합 명령 세트 컴퓨팅(CISC; complex instruction set computing) 마이크로프로세서, 축소 명령 세트 컴퓨팅(RISC; reduced instruction set computing) 마이크로프로세서, 훨씬 긴 명령어(VLIW) 마이크로프로세서, 또는 다른 명령 세트들을 구현하는 프로세서 또는 명령 세트들의 조합을 구현하는 프로세서들일 수 있다. 프로세서(602)는 또한 주문형 집적회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 디지털 신호 프로세서(DSP), 네트워크 프로세서, 등등과 같은 하나 또는 둘 이상의 특수-목적 프로세싱 디바이스들일 수 있다.
프로세서(602)는 본원에서 논의된 동작들을 수행하기 위한 명령들(626)을 실행하도록 구성된다. 예를 들어, 프로세서(602)는 제조 프로세스를 기술하는 입력-출력 방정식들의 세트를 정의하는 것을 포함하는 동작들을 수행하기 위한 명령(626)을 실행하고, 상기 제조 프로세스에서 스레드 오프셋은 개별 컨텍스트 오프셋들의 합산으로서 표현된다. 상기 프로세스는 복수의 개별 컨텍스트들과 연관되고, 제 1 스레드는 프로세스의 에볼루션을 기술하는 상태-공간 모델을 정의하거나, 제 1 입력-출력 방정식 및 상태-공간 모델을 기초로 제 1 스레드에 대한 각각의 개별 컨텍스트 오프셋을 추정하거나, 추정된 개별 컨텍스트 오프셋들을 사용하여 상기 프로세스를 제어하는, 개별 컨텍스트들의 제 1 조합을 포함한다.
컴퓨터 시스템(600)은 네트워크를 통하여 통신하도록 네트워크 인터페이스 디바이스(618)를 더 포함할 수 있다. 컴퓨터 시스템(600)은 또한 디스플레이 디바이스(610)(예를 들어, 음극선관(CRT) 또는 액정 디스플레이(LCD) 또는 플라즈마 디스플레이 패널(PDP) 또는 박막 트랜지스터 디스플레이들(TFT), 또는 유기 발광 다이오드(OLED), 또는 나노결정 디스플레이들 등), 알파뉴메릭(alphanumeric) 입력 디바이스(612)(예를 들어, 키보드) 및 커서 제어 디바이스(614)(예를 들어, 마우스)를 포함할 수 있다. 알파뉴메릭 입력 디바이스(612) 및/또는 커서 제어 디바이스(614)는 디스플레이 디바이스(610) 상에서 터치 스크린으로서 구현될 수 있다.
저장 디바이스(608)는 본원에서 기술된 방법들 또는 기능들 중 임의의 하나 이상을 구현하는 명령들의 하나 또는 둘 이상의 세트들(예를 들어, 소프트웨어(628))이 저장된 머신-액세스가능 저장 매체(624)를 포함할 수 있다. 소프트웨어(628)는 또한 메인 메모리(604) 및/또는 프로세서(602) 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 다른 말로, 컴퓨터 시스템(600)에 의한 소프트웨어의 실행 동안, 메인 메모리(604) 및 프로세서(602)는 또한 머신-액세스가능 저장 매체들을 구성한다. 소프트웨어(628)는 추가로 네트워크 인터페이스 디바이스(618)를 통하여 네트워크 상에서 전송되거나 수신될 수 있다.
머신-액세스가능 저장 매체(624)가 단일 매체에 대한 예시적인 실시예에서 도시되지만, 용어 "머신-액세스가능 저장 매체"는 명령들의 하나 또는 둘 이상의 세트들을 저장하는 단일 매체 또는 다수의 매체들(예를 들어, 중앙식 또는 분산된 데이터베이스, 및/또는 연관된 캐시들 및 서버들)을 포함하도록 취해져야 한다. 용어 "머신-액세스가능 저장 매체"는 또한 머신(예를 들어, 컴퓨터)에 의해 실행하기 위한 명령들의 세트를 저장, 인코딩 또는 운반할 수 있고 머신이 본 발명의 방법들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하도록 취해질 것이다. 따라서 용어 "머신-액세스가능 저장 매체"는 고체-상태 메모리들, 광학 및 자기 매체들을 포함하도록 취해져야 하지만, 이것으로 제한되지 않는다.
상기 상세한 설명은 예시적이고, 제한적이지 않은 것으로 의도된다고 이해될 것이다. 많은 다른 실시예들은 상기 상세한 설명을 읽고 이해할 때 당업자에게 명백할 것이다. 그러므로, 본 발명의 범위는 첨부된 청구항들을 참조하여, 이러한 청구항들의 권리를 갖는 등가물들의 전체 범위와 함께 결정되어야 한다.
Claims (15)
- 런-투-런(run-to-run) 제어를 위한 컴퓨터-구현 방법으로서,
프로세스와 연관된 컨텍스트(context)들을 식별하는 단계 ― 상기 프로세스는 하나 또는 둘 이상의 스레드(thread)들을 가지며, 각각의 스레드는 하나 또는 둘 이상의 컨텍스트들을 포함함 ―;
상기 프로세스를 기술하는 입력-출력 방정식들의 세트를 정의하는 단계 ― 각각의 입력-출력 방정식은 스레드에 대응하며, 개별 컨텍스트 오프셋들의 합산으로서 표현된 스레드 오프셋을 포함함 ―; 및
상기 입력-출력 방정식들의 세트를 사용하여 상기 프로세스의 에볼루션(evolution)을 기술하는 상태-공간 모델(state-space model)을 생성하는 단계 ― 상기 상태-공간 모델은 개별 컨텍스트 오프셋들을 추정하게 함 ―
를 포함하는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 제 3 항에 있어서,
상기 파라미터 매트릭스들은,
로서 정의되고,
여기서 M은 컨텍스트들의 타입들의 수를 나타내고, 는 타입(j)을 갖는 컨텍스트들의 수의 디멘션(dimension)을 갖는 단위 매트릭스를 나타내고,
로우 벡터(row vector)의 엘리먼트들()은,
로서 정의되고, 컨텍스트들의 3개의 타입들 ― 프로세싱 툴, 제품 및 층 ― 을 포함하는 제조 프로세스에서, 매트릭스들은,
일 것이고,
여기서 IT, IP 및 IL은 각각 상기 프로세싱 툴들의 수, 상기 제품들의 수 및 상기 층들의 수의 디멘션을 가진 단위 매트릭스들이고, cT,q, cP,r 및 cL,s은, 상기 프로세스가 하나 또는 둘 이상의 프로세싱 툴들, 하나 또는 둘 이상의 제품들 및 하나 또는 둘 이상의 층들과 연관될 때,
로서 정의되는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 런-투-런 제어를 위한 컴퓨터-구현 방법으로서,
파일롯 런이 프로세스 내의 제 1 스레드에 대해 수행되게 하는 단계;
상기 프로세스의 에볼루션을 기술하는 상태-공간 모델을 사용하여 상기 파일롯 런을 기초로 상기 제 1 스레드에 대한 개별 컨텍스트 오프셋들을 추정하는 단계 ― 상기 프로세스의 에볼루션은 입력-출력 방정식들의 세트를 사용하여 기술되고, 상기 입력-출력 방정식들의 세트에서 스레드 오프셋은 개별 컨텍스트 오프셋들의 합산으로서 표현됨 ―;
상기 프로세스의 다음 스레드에 대해, 상기 다음 스레드가 임의의 이전 스레드들에 포함되지 않은 새로운 컨텍스트를 포함하는지를 결정하는 단계;
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하면, 상기 상태-공간 모델을 사용하여 상기 새로운 컨텍스트에 대한 개별 컨텍스트 오프셋들을 추정하도록 파일롯 런이 상기 다음 스레드에 대해 수행되게 하는 단계; 및
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하지 않으면, 상기 파일롯 런이 상기 다음 스레드에 대해 수행되게 하는 것을 방지하는 단계
를 포함하는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 제 5 항에 있어서,
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하지 않으면, 히스토리 데이터를 사용하여 상기 다음 스레드 내의 하나 또는 둘 이상의 기존 컨텍스트들에 대해 개별 컨텍스트 오프셋들을 재-추정하는 단계, 및 상기 다음 스레드에 대한 스레드 오프셋을 결정하기 위하여 상기 재-추정된 개별 컨텍스트 오프셋들을 이용하는 단계를 더 포함하는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 제 5 항에 있어서,
상기 다음 스레드는 상기 새로운 컨텍스트 및 상기 제 1 스레드 내의 기존 컨텍스트를 포함하고, 상기 런-투-런 제어를 위한 컴퓨터-구현 방법은,
상기 다음 스레드에 대한 상기 파일롯 런을 반영하는 상기 상태-공간 모델을 사용하여 상기 기존 컨텍스트에 대한 컨텍스트 오프셋을 재-추정하는 단계
를 더 포함하는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 제 5 항에 있어서,
각각의 개별 컨텍스트 오프셋은 이동 범위 상태 추정(moving horizontal state estimation)을 기초로 추정되는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 제 5 항에 있어서,
상기 추정된 개별 컨텍스트 오프셋들을 기초로 상기 프로세스에 대한 레시피(recipe)를 준비하는 단계를 더 포함하고, 상기 레시피를 준비하는 단계는 모델 예측 계산을 사용하여 상기 레시피를 계산하는 단계를 포함하는,
런-투-런 제어를 위한 컴퓨터-구현 방법. - 런-투-런 제어를 위한 시스템으로서,
메모리; 및
상기 메모리에 결합된 프로세서
를 포함하고,
상기 프로세서는,
프로세스와 연관된 컨텍스트들을 식별하고 ― 상기 프로세스는 하나 또는 둘 이상의 스레드들을 가지며, 각각의 스레드는 하나 또는 둘 이상의 컨텍스트들을 포함함 ―;
상기 프로세스를 기술하는 입력-출력 방정식들의 세트를 정의하고 ― 각각의 입력-출력 방정식은 스레드에 대응하며, 개별 컨텍스트 오프셋들의 합산으로서 표현된 스레드 오프셋을 포함함 ―; 그리고
상기 입력-출력 방정식들의 세트를 사용하여 상기 프로세스의 에볼루션을 기술하는 상태-공간 모델을 생성 ― 상기 상태-공간 모델은 개별 컨텍스트 오프셋들을 추정하게 함 ―
하기 위한 것인,
런-투-런 제어를 위한 시스템. - 제 11 항에 있어서,
상기 상태-공간 모델은,
로서 공식화되고,
여기서 yk 및 uk는 각각 프로세스 출력 벡터 및 프로세스 입력 벡터를 나타내고,
xk는 프로세스 상태 벡터를 나타내고,
wk는 프로세스 상태 잡음 벡터를 나타내고, 그리고
Ak, Bk, Ck 및 Fk는 파라미터 매트릭스들을 나타내며,
상기 파라미터 매트릭스들은,
로서 정의되고,
M은 컨텍스트들의 타입들의 수를 나타내고, 는 타입(j)을 갖는 컨텍스트들의 수의 디멘션을 갖는 단위 매트릭스를 나타내고,
로우 벡터의 엘리먼트들()은,
로서 정의되고, 컨텍스트들의 3개의 타입들 ― 프로세싱 툴, 제품 및 층 ― 을 포함하는 제조 프로세스에서, 매트릭스들은,
일 것이고,
여기서 IT, IP 및 IL은 각각 상기 프로세싱 툴들의 수, 상기 제품들의 수 및 상기 층들의 수의 디멘션을 가진 단위 매트릭스들이고, cT,q, cP,r 및 cL,s은, 상기 프로세스가 하나 또는 둘 이상의 프로세싱 툴들, 하나 또는 둘 이상의 제품들 및 하나 또는 둘 이상의 층들과 연관될 때,
로서 정의되는,
런-투-런 제어를 위한 시스템. - 런-투-런 제어를 위한 시스템으로서,
메모리; 및
상기 메모리에 결합된 프로세서
를 포함하고,
상기 프로세서는,
파일롯 런이 프로세스 내의 제 1 스레드에 대해 수행되게 하고;
상기 프로세스의 에볼루션을 기술하는 상태-공간 모델을 사용하여 상기 파일롯 런을 기초로 상기 제 1 스레드에 대한 개별 컨텍스트 오프셋들을 추정하고 ― 상기 프로세스의 에볼루션은 입력-출력 방정식들의 세트를 사용하여 기술되고, 상기 입력-출력 방정식들의 세트에서 스레드 오프셋은 개별 컨텍스트 오프셋들의 합산으로서 표현됨 ―;
상기 프로세스의 다음 스레드에 대해, 상기 다음 스레드가 임의의 이전 스레드들에 포함되지 않은 새로운 컨텍스트를 포함하는지를 결정하고;
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하면, 상기 상태-공간 모델을 사용하여 상기 새로운 컨텍스트에 대한 개별 컨텍스트 오프셋을 추정하도록 파일롯 런이 상기 다음 스레드에 대해 수행되게 하고; 그리고
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하지 않으면, 상기 파일롯 런이 상기 다음 스레드에 대해 수행되게 하는 것을 방지
하도록 하는,
런-투-런 제어를 위한 시스템. - 제 13 항에 있어서,
상기 프로세서는 추가로,
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하지 않으면, 히스토리 데이터를 사용하여 상기 다음 스레드 내의 하나 또는 둘 이상의 기존 컨텍스트들에 대한 개별 컨텍스트 오프셋들을 재-추정하고, 상기 다음 스레드에 대한 스레드 오프셋을 결정하기 위하여 상기 재-추정된 개별 컨텍스트 오프셋들을 이용하도록 하는,
런-투-런 제어를 위한 시스템. - 컴퓨터에 의해 실행될 때, 상기 컴퓨터가 런-투-런 제어를 위한 방법을 수행하게 하는 명령들을 저장하는 컴퓨터-판독가능 저장 매체로서,
상기 방법은,
파일롯 런이 프로세스 내의 제 1 스레드에 대해 수행되게 하는 단계;
상기 프로세스의 에볼루션을 기술하는 상태-공간 모델을 사용하여 상기 파일롯 런을 기초로 상기 제 1 스레드에 대한 개별 컨텍스트 오프셋들을 추정하는 단계 ― 상기 프로세스의 에볼루션은 입력-출력 방정식들의 세트를 사용하여 기술되고, 상기 입력-출력 방정식들의 세트에서 스레드 오프셋은 개별 컨텍스트 오프셋들의 합산으로서 표현됨 ―;
상기 프로세스 내의 다음 스레드에 대해, 상기 다음 스레드가 임의의 이전 스레드들에 포함되지 않은 새로운 컨텍스트를 포함하는지를 결정하는 단계;
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하면, 상기 상태-공간 모델을 사용하여 상기 새로운 컨텍스트에 대한 개별 컨텍스트 오프셋을 추정하도록 파일롯 런이 상기 다음 스레드에 대해 수행되게 하는 단계; 및
만약 상기 다음 스레드가 상기 새로운 컨텍스트를 포함하지 않으면, 상기 파일롯 런이 상기 다음 스레드에 대해 수행되게 하는 것을 방지하는 단계
를 포함하는,
컴퓨터-판독가능 저장 매체.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/362,384 | 2009-01-29 | ||
US12/362,384 US8355810B2 (en) | 2009-01-29 | 2009-01-29 | Method and system for estimating context offsets for run-to-run control in a semiconductor fabrication facility |
PCT/US2010/022446 WO2010088421A2 (en) | 2009-01-29 | 2010-01-28 | Method and system for estimating context offsets for run-to-run control in a semiconductor fabrication facility |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110107872A KR20110107872A (ko) | 2011-10-04 |
KR101290199B1 true KR101290199B1 (ko) | 2013-07-30 |
Family
ID=42354810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117020126A KR101290199B1 (ko) | 2009-01-29 | 2010-01-28 | 반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋들을 추정하기 위한 방법 및 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8355810B2 (ko) |
KR (1) | KR101290199B1 (ko) |
CN (1) | CN102301448B (ko) |
WO (1) | WO2010088421A2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9262726B2 (en) * | 2013-01-17 | 2016-02-16 | Applied Materials, Inc. | Using radial basis function networks and hyper-cubes for excursion classification in semi-conductor processing equipment |
US10642255B2 (en) * | 2013-08-30 | 2020-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component control in semiconductor performance processing with stable product offsets |
US9746841B2 (en) * | 2014-05-02 | 2017-08-29 | Applied Materials, Inc. | Reducing pilot runs of run-to-run control in a manufacturing facility |
US20160342147A1 (en) * | 2015-05-19 | 2016-11-24 | Applied Materials, Inc. | Methods and systems for applying run-to-run control and virtual metrology to reduce equipment recovery time |
US10481592B2 (en) * | 2017-10-27 | 2019-11-19 | Globalfoundries Inc. | Selecting manufacturing settings based on historical data from manufacturing tools |
CN109003919B (zh) * | 2018-07-11 | 2020-11-03 | 上海华力微电子有限公司 | 一种晶圆制程工艺参数的反馈方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531305A (ja) | 2004-03-30 | 2007-11-01 | 東京エレクトロン株式会社 | ランtoラン制御の方法とシステム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6631299B1 (en) * | 1998-12-22 | 2003-10-07 | Texas Instruments Incorporated | System and method for self-tuning feedback control of a system |
US6465263B1 (en) * | 2000-01-04 | 2002-10-15 | Advanced Micro Devices, Inc. | Method and apparatus for implementing corrected species by monitoring specific state parameters |
DE60104705T2 (de) * | 2000-09-15 | 2005-09-15 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte regelung mit adaptives abtastverfahren zur halbleiterherstellung |
US6718224B2 (en) * | 2001-09-17 | 2004-04-06 | Yield Dynamics, Inc. | System and method for estimating error in a manufacturing process |
CN100354776C (zh) * | 2001-10-23 | 2007-12-12 | 布鲁克斯-普里自动控制公司 | 具有状态和模型参数估计的半导体批次控制系统 |
US6725098B2 (en) * | 2001-10-23 | 2004-04-20 | Brooks Automation, Inc. | Semiconductor run-to-run control system with missing and out-of-order measurement handling |
KR100476931B1 (ko) * | 2002-09-19 | 2005-03-16 | 삼성전자주식회사 | 시즈닝 레서피의 최적화 방법 |
KR20070048832A (ko) | 2005-11-07 | 2007-05-10 | 삼성전자주식회사 | 공정 모니터링 방법 |
US7327475B1 (en) * | 2006-12-15 | 2008-02-05 | Tokyo Electron Limited | Measuring a process parameter of a semiconductor fabrication process using optical metrology |
-
2009
- 2009-01-29 US US12/362,384 patent/US8355810B2/en active Active
-
2010
- 2010-01-28 WO PCT/US2010/022446 patent/WO2010088421A2/en active Application Filing
- 2010-01-28 KR KR1020117020126A patent/KR101290199B1/ko active IP Right Grant
- 2010-01-28 CN CN201080006153.7A patent/CN102301448B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531305A (ja) | 2004-03-30 | 2007-11-01 | 東京エレクトロン株式会社 | ランtoラン制御の方法とシステム |
Also Published As
Publication number | Publication date |
---|---|
CN102301448B (zh) | 2014-07-02 |
US20100191363A1 (en) | 2010-07-29 |
US8355810B2 (en) | 2013-01-15 |
WO2010088421A2 (en) | 2010-08-05 |
WO2010088421A3 (en) | 2010-12-02 |
CN102301448A (zh) | 2011-12-28 |
KR20110107872A (ko) | 2011-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9395408B2 (en) | System for wafer quality predictive modeling based on multi-source information with heterogeneous relatedness | |
US10409231B2 (en) | Methods and apparatuses for utilizing adaptive predictive algorithms and determining when to use the adaptive predictive algorithms for virtual metrology | |
KR101290199B1 (ko) | 반도체 제조 설비에서 런-투-런 제어를 위한 컨텍스트 오프셋들을 추정하기 위한 방법 및 시스템 | |
TWI847049B (zh) | 藉由使用混合學習模型提高半導體處理性能的方法 | |
US20050071034A1 (en) | System and method for using first-principles simulation to facilitate a semiconductor manufacturing process | |
US11022968B2 (en) | Methods and systems for applying run-to-run control and virtual metrology to reduce equipment recovery time | |
Su et al. | Accuracy and real-time considerations for implementing various virtual metrology algorithms | |
KR20070001872A (ko) | 반도체 제조 프로세스에서 제 1 원리들의 시뮬레이션을사용하기 위한 시스템 및 방법 | |
KR20060116193A (ko) | 반도체 프로세싱 도구에 의하여 수행된 프로세스를분석하기 위하여 제 1 원리들의 시뮬레이션을 사용하기위한 시스템 및 방법 | |
KR20060116192A (ko) | 반도체 제조 프로세스를 제어하기 위한 제 1 원리들의시뮬레이션을 사용하기 위한 시스템 및 방법 | |
CN111190393B (zh) | 半导体制程自动化控制方法及装置 | |
US20220245307A1 (en) | Hybrid physics/machine learning modeling of processes | |
KR20220160671A (ko) | 다중 챔버 반도체 장비를 위한 예측 웨이퍼 스케줄링 | |
Chien et al. | Bayesian decision analysis for optimizing in-line metrology and defect inspection strategy for sustainable semiconductor manufacturing and an empirical study | |
Wang et al. | A batch-based run-to-run process control scheme for semiconductor manufacturing | |
Hirai et al. | Application of locally weighted partial least squares to design of semiconductor virtual metrology | |
TW202314564A (zh) | 使用特徵模型來進行製程配方創建和匹配 | |
Khakifirooz et al. | Disturbance rejection run-to-run controller for semiconductor manufacturing | |
Ai et al. | Stability analysis of semiconductor manufacturing process with EWMA run-to-run controllers | |
Pan et al. | Consumption optimization by Run to Run control with zone control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170629 Year of fee payment: 5 |