KR101284145B1 - Read access support network processor system of memory access method PCMCIA card - Google Patents
Read access support network processor system of memory access method PCMCIA card Download PDFInfo
- Publication number
- KR101284145B1 KR101284145B1 KR1020070008906A KR20070008906A KR101284145B1 KR 101284145 B1 KR101284145 B1 KR 101284145B1 KR 1020070008906 A KR1020070008906 A KR 1020070008906A KR 20070008906 A KR20070008906 A KR 20070008906A KR 101284145 B1 KR101284145 B1 KR 101284145B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcmcia card
- signal
- network processor
- input terminal
- terminal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
Abstract
본 발명에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템은 상기 네트워크 프로세서에 접속되는 PCMCIA 카드의 종류를 판단한 후 방식 제어신호를 제공하는 한편, PCMCIA 카드의 종류가 메모리 액세스 방식의 PCMCIA 카드임이 확인되면 상기 네트워크 프로세서는 I/O 액세스 방식으로 메모리 액세스 방식의 PCMCIA 카드를 읽기 액세스하는 네트워크 프로세서; 및 상기 네트워크 프로세서로부터 제어신호가 수신되면, 상기 네트워크 프로세서에서 메모리 액세스 방식의 PCMCIA 카드를 읽기 액세스하기 위해 제공하는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하여 메모리 액세스 방식의 PCMCIA 카드로 제공하는 신호 변환 유닛을 포함하는 것으로, IXP42x 네트워크 프로세서와 같은 PCI 읽기 액세스 시 32비트 단위로 읽기를 지원하는 네트워크 프로세서가 16비트 PCMCIA 카드의 메모리를 정상적으로 액세스하지 못하는 문제점을 해결함으로써, PCMCIA 카드의 동작 방식에 제약 없이 다양한 PCMCIA 카드를 사용할 수 있는 것이다.
The network access system of the read access support of the memory access type PCMCIA card according to the present invention determines the type of the PCMCIA card connected to the network processor and provides a method control signal, while the type of the PCMCIA card is a PCMCIA card of the memory access method. The network processor may be configured to read and access a PCMCIA card of a memory access method using an I / O access method. And when a control signal is received from the network processor, converts an I / O access type signal provided by the network processor to read and access a memory access type PCMCIA card into a memory access type signal, thereby converting the PCMCIA card of the memory access type. It includes a signal conversion unit provided by the PC processor, the network processor that supports reading in 32-bit units during PCI read access, such as the IXP42x network processor to solve the problem that the memory of the 16-bit PCMCIA card does not normally access, Various PCMCIA cards can be used without any restrictions on how they work.
Description
도 1은 본 발명의 제 1 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 구성을 나타낸 기능블록도. 1 is a functional block diagram showing a configuration of a read access support network processor system of a memory access type PCMCIA card according to a first embodiment of the present invention;
도 2는 도 1에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템 중 PCMCIA 카드의 메모리 액세스 방식을 나타낸 도면. FIG. 2 is a diagram illustrating a memory access method of a PCMCIA card in a read access support network processor system of the memory access method PCMCIA card according to FIG. 1; FIG.
도 3은 도 1에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템 중 PCMCIA 카드의 I/O 액세스 방식을 나타낸 도면. FIG. 3 is a diagram illustrating an I / O access method of a PCMCIA card in a read access support network processor system of the memory access method PCMCIA card according to FIG. 1; FIG.
도 4는 본 발명의 제 2 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 구성을 나타낸 기능블록도. 4 is a functional block diagram showing a configuration of a read access support network processor system of a memory access type PCMCIA card according to a second embodiment of the present invention;
도 5는 도 4에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템 중 PCMCIA 카드의 메모리 액세스 방식을 나타낸 도면. FIG. 5 is a diagram illustrating a memory access method of a PCMCIA card in a read access support network processor system of the memory access method PCMCIA card according to FIG. 4; FIG.
도 6은 도 4에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템 중 PCMCIA 카드의 I/O 액세스 방식을 나타낸 도면이다. FIG. 6 is a diagram illustrating an I / O access method of a PCMCIA card in a read access support network processor system of the memory access method PCMCIA card according to FIG. 4.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 네트워크 프로세서 110 : 호스트 어뎁터 100: network processor 110: host adapter
120 : PCMICA 카드 슬롯 200 : 신호 변환 유닛120: PCMICA card slot 200: signal conversion unit
210 : 제어포트 220 : REG 포트 210: control port 220: REG port
221 : REG 입력 단자 222 : 제 1 상태 유지 단자221: REG input terminal 222: first state maintaining terminal
223 : REG 출력 단자 230 : 메모리 쓰기 포트 223: REG output terminal 230: memory write port
231 : OWR 입력 단자 232 : WE 입력단자231: OWR input terminal 232: WE input terminal
233 : WE 출력 단자 240 : 메모리 읽기 포트 233
241 : IORD 입력 단자 242 : OE 입력단자241: IORD input terminal 242: OE input terminal
243 : OE 출력 단자 250 : I/O 쓰기 포트 243: OE output terminal 250: I / O write port
252 : 제 2 상태 유지 단자 253 : IOWR 출력 단자 252: second state maintaining terminal 253: IOWR output terminal
260 : I/O 읽기 포트 262 : 제 3 상태 유지 단자260: I / O read port 262: third state maintaining terminal
263 : IORD 출력 단자263: IORD output terminal
본 발명은 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템에 관한 것이다. The present invention relates to a read access support network processor system of a memory access type PCMCIA card.
본 발명은 IXP42x 네트워크 프로세서와 IXC1100 제어 프로세서의 PCI 인터페 이스(Interface)를 이용하여 PCMCIA 카드를 액세스하는 방식에 관한 것이다.The present invention relates to a method of accessing a PCMCIA card using a PCI interface of an IXP42x network processor and an IXC1100 control processor.
일반적으로 PCMCIA(Personal Computer Memory Card Association) 카드는 PC 또는 Note PC 또는 Potable PC에 사용되는 16bit 데이터 버스를 갖는 표준 인터페이스이다. In general, the Personal Computer Memory Card Association (PCMCIA) card is a standard interface with a 16-bit data bus used in PCs or Note PCs or Potable PCs.
PCMCIA 카드는 규격에 따라 Type I, Type II, Type III가 있으며, 디스켓과 같이 시스템이 동작 중 일 때도 삽입과 제거가 가능하다. PCMCIA cards come in Type I, Type II, and Type III according to specifications and can be inserted and removed while the system is running, such as diskettes.
그리고 PCMCIA 카드는 메모리 카드, 유무선 네트워크 카드, 와이브로(Wibro) 모템 카드, USB 확장 I/O 카드 등 다양한 종류의 확장카드가 있다. PCMCIA cards come in a variety of expansion cards, including memory cards, wired and wireless network cards, Wibro module cards, and USB expansion I / O cards.
상기 PCMCIA 카드는 카드를 액세스하는 방식과 동작방식에 따라 I/O 액세스(Access) 방식과 메모리 액세스 방식 두 가지가 있고, 메모리 액세스 방식에는 Attribute 메모리와 Common 메모리 액세스 방식으로 나누어지는데, Attribute 메모리는 카드의 종류와 구성에 관한 정보를 저장하고 있으며, Common 메모리는 데이터와 실행 가능한 파일을 저장하고 있다. The PCMCIA card has two types of I / O access and memory access depending on the card access method and operation method. The memory access method is divided into an attribute memory and a common memory access method. It stores information on the type and configuration of the file. Common memory stores data and executable files.
한편, 종래 IXP42x 계열의 네트워크 프로세서와 IXC1100 제어 프로세서는 PCI 버스 데이터 읽기(Read) 시에는 32bit 단위로만 데이터를 액세스 하도록 구현되어 있다. Meanwhile, the conventional IXP42x series network processor and the IXC1100 control processor are implemented to access data only in 32-bit units when reading PCI bus data.
따라서 16bit 인터페이스를 갖는 PCMCIA 카드 중 메모리 액세스 방식을 사용 하는 카드는 상기 IXP42x 계열의 네트워크 프로세서와 IXC1100 제어 프로세서가 데이터를 제대로 액세스 하지 못하여 동작이 안 되는 문제점이 있었다. Therefore, among the PCMCIA cards having a 16-bit interface, a card using a memory access method has a problem in that the IXP42x series network processor and the IXC1100 control processor do not operate properly because the data is not properly accessed.
여기서, 상기 IXP42x 계열의 네트워크 프로세서가 호스트 어뎁터를 통해 상기 PCMCIA 카드를 액세스하기 위한 신호는 주소, REG, CE1, CE2, WE, DATA, AO, IORD, IOWR, IOIS16, WAIT와 같은 신호를 이용한다. Here, the signal for accessing the PCMCIA card through the host adapter by the IXP42x series network processor uses signals such as address, REG, CE1, CE2, WE, DATA, AO, IORD, IOWR, IOIS16, and WAIT.
이러한, 상기 IXP42x 계열의 네트워크 프로세서는 상기 PCMCIA 카드의 액세스 방식에 따라 상기 신호를 선택적으로 제공한다. The IXP42x series network processor selectively provides the signal according to an access method of the PCMCIA card.
상기 IXP42x 계열의 네트워크 프로세서에 메모리 액세스 방식은 상기 신호 중 주소, REG, CE1, CE2, OE, WE, DATA, AO 신호를 이용하며, I/O 액세스 방식은 주소, REG, CE1, CE2, AO, IORD, IOWR, IOIS16, WAIT, DATA 신호를 이용한다. The memory access method of the IXP42x series network processor uses address, REG, CE1, CE2, OE, WE, DATA, AO signals among the signals, and the I / O access method uses address, REG, CE1, CE2, AO, Use IORD, IOWR, IOIS16, WAIT, and DATA signals.
따라서 상기 IXP42x 계열의 네트워크 프로세서가 PCMCIA 버스를 통해서 메모리 액세스 방식의 PCMCIA 카드를 리드 액세스 할 경우 32비트 단위로 리드 액세스하기 때문에 어드레스 번지가 0번지, 4번지, 8번지 등 4바이트 단위로 어드레스를 발생시키나 메모리 액세스 방식의 PCMCIA 카드에서는 16비트 단위로 데이터를 실어주기 때문에, 0번지와 1번지의 데이터는 액세스가 가능하나 2번지와 3번지의 데이터를 액세스 하지 못하게 됨으로써 데이터 손실에 의해 데이터 액세스와 프로그램 수행을 정상적으로 할 수가 없는 문제점이 있었다. Therefore, when the IXP42x series network processor reads a memory access type PCMCIA card through the PCMCIA bus, the read access is performed in 32-bit units, so an address is generated in units of 4 bytes such as 0, 4, and 8 addresses. However, since the memory access type PCMCIA card carries data in 16-bit units, data at addresses 0 and 1 can be accessed, but data at addresses 2 and 3 cannot be accessed. There was a problem that cannot be performed normally.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 IXP42x 계열의 네트워크 프로세서와 IXC1100 제어 프로세서의 32bit PCI Read Cycle에 대한 문제로 인한 16bit PCMCIA 카드 인터페이스 사이의 이러한 문제점을 해결하여 액세스 방식에 상관없이 사용할 수 있도록 하는 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템을 제공하는 데 있다. Accordingly, an object of the present invention is to solve such a problem between the 16-bit PCMCIA card interface due to the 32-bit PCI Read Cycle of the IXP42x series network processor and the IXC1100 control processor. To provide a network processor system that supports read access of a memory access method PCMCIA card that can be used regardless of the access method.
상기한 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 일 측면에 따르면, 상기 네트워크 프로세서에 접속되는 PCMCIA 카드의 종류를 판단한 후 방식 제어신호를 제공하는 한편, PCMCIA 카드의 종류가 메모리 액세스 방식의 PCMCIA 카드임이 확인되면 상기 네트워크 프로세서는 I/O 액세스 방식으로 메모리 액세스 방식의 PCMCIA 카드를 리드 액세스하는 네트워크 프로세서; 및 상기 네트워크 프로세서로부터 제어신호가 수신되면, 상기 네트워크 프로세서에서 메모리 액세스 방식의 PCMCIA 카드를 리드 액세스하기 위해 제공하는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하여 메모리 액세스 방식의 PCMCIA 카드로 제공하는 신호 변환 유닛을 포함한다. According to an aspect of a network access system supporting a read access of a memory access type PCMCIA card according to a first embodiment of the present invention, a method control signal is determined after determining the type of a PCMCIA card connected to the network processor. On the other hand, if it is confirmed that the type of PCMCIA card is a PCMCIA card of the memory access method, the network processor includes a network processor for read-access the PCMCIA card of the memory access method in the I / O access method; And when the control signal is received from the network processor, converts an I / O access type signal provided by the network processor to read access the memory access type PCMCIA card into a memory access type signal and converts the signal to the memory access type PCMCIA card. It provides a signal conversion unit provided by.
여기서, 상기 네트워크 프로세서가 상기 신호 변환 유닛으로 제공하는 방식 제어신호는, I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하기 위 한 제어신호이며, 메모리 액세스 방식의 PCMCIA 카드의 읽기 액세스 시에만 제공된다. Here, the method control signal provided by the network processor to the signal conversion unit is a control signal for converting an I / O access signal into a memory access signal, and at the time of read access of a memory access method PCMCIA card. Only provided.
그리고 상기 신호 변환 유닛은, 상기 네트워크 프로세서로부터 방식 제어신호를 제공받기 위한 제어포트; 상기 네트워크 프로세서의 REG 신호를 입력받기 위한 REG 입력 단자와 하이 신호만을 제공하는 제 1 상태 유지 단자와, 상기 REG 입력 단자와 제 1 상태 유지 단자로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드로 제공하기 위한 REG 출력 단자를 구비하는 REG 포트; 상기 네트워크 프로세서의 I/O 액세스 방식의 IOWR 신호를 제공받기 위한 IOWR 입력 단자와 메모리 액세스 방식의 WE 신호를 제공받기 위한 WE 입력단자와 상기 IOWR 입력 단자와 상기 WE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드로 제공하기 위한 WE 출력 단자를 구비하는 메모리 쓰기 포트; 상기 네트워크 프로세서의 I/O 액세스 방식의 IORD 신호를 제공받기 위한 IORD 입력 단자와 메모리 액세스 방식의 OE 신호를 제공받기 위한 OE 입력단자와 상기 IORD 입력 단자와 상기 OE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드로 제공하기 위한 OE 출력 단자를 구비하는 메모리 읽기 포트; 상기 네트워크 프로세서의 IOWR 신호를 입력받기 위한 IOWR 입력 단자와 하이 신호만을 제공하는 제 2 상태 유지 단자와, 상기 IOWR 입력 단자와 제 2 상태 유지 단자로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드로 제공하기 위한 IOWR 출력 단자를 구비하는 I/O 쓰기 포트; 상기 네트워크 프로세서의 IORD 신호를 입력받기 위한 IORD 입력 단자와 하이 신호만을 제공하는 제 3 상태 유지 단자와, 상기 IORD 입력 단자와 제 3 상태 유지 단자로부 터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드로 제공하기 위한 IORD 출력 단자를 구비하는 I/O 읽기 포트를 포함한다. The signal conversion unit may include a control port for receiving a method control signal from the network processor; Provides to the PCMCIA card any signal of a REG input terminal for receiving the REG signal of the network processor and a first state maintaining terminal providing only a high signal, and a signal provided from the REG input terminal and the first state maintaining terminal. REG port having a REG output terminal for Any of an IOWR input terminal for receiving the IOWR signal of the I / O access method of the network processor and a WE input terminal for receiving the WE signal of the memory access method, and a signal provided from the IOWR input terminal and the WE input terminal. A memory write port having a WE output terminal for providing a signal to a PCMCIA card; Any of an IORD input terminal for receiving an IORD signal of an I / O access method of the network processor, an OE input terminal for receiving an OE signal of a memory access method, and a signal provided from the IORD input terminal and the OE input terminal. A memory read port having an OE output terminal for providing a signal to a PCMCIA card; Providing the PCMCIA card with any one of an IOWR input terminal for receiving the IOWR signal of the network processor and a second state maintaining terminal providing only a high signal, and signals provided from the IOWR input terminal and the second state maintaining terminal. An I / O write port having an IOWR output terminal for communication; The PCMCIA card for receiving an IORD input terminal for receiving the IORD signal of the network processor, a third state maintaining terminal providing only a high signal, and a signal provided from the IORD input terminal and the third state maintaining terminal; It also includes an I / O read port with an IORD output terminal to provide a.
만약 상기 네트워크 프로세서로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호이면, 상기 REG 포트는 상기 제 1 상태 유지 단자로부터 제공되는 하이 신호를 상기 REG 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 메모리 쓰기 포트는 상기 IOWR 입력 단자로부터 제공되는 신호를 상기 WE 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 메모리 읽기 포트는 상기 IORD 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 I/O 쓰기 포트는 상기 제 2 상태 유지 단자로부터 제공되는 하이 신호를 상기 IOWR 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 I/O 읽기 포트는 상기 제 3 상태 유지 단자로부터 제공되는 하이 신호를 상기 IORD 출력 단자를 통해 PCMCIA 카드로 제공한다. If the method control signal provided from the network processor is a method control signal for converting an I / O access method into a memory access method, the REG port may transmit a high signal provided from the first state maintaining terminal to the REG output terminal. And a memory write port to provide a signal provided from the IOWR input terminal to the PCMCIA card through the WE output terminal, and the memory read port to output a signal provided from the IORD input terminal to the OE output. Via a terminal to the PCMCIA card, the I / O write port provides a high signal provided from the second state maintaining terminal to the PCMCIA card through the IOWR output terminal, and the I / O read port to the third The high signal provided from the state maintaining terminal is provided to the PCMCIA card through the IORD output terminal.
한편 상기 네트워크 프로세서로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호가 아니면, 상기 REG 포트는 상기 REG 입력 단자로부터 제공되는 신호를 상기 REG 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 메모리 쓰기 포트는 상기 WE 입력 단자로부터 제공되는 신호를 상기 WE 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 메모리 읽기 포트는 상기 OE 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 I/O 쓰기 포트는 상기 IOWR 입력 단자로부터 제공되는 신호를 상기 IOWR 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 I/O 읽기 포 트는 상기 IORD 입력 단자로부터 제공되는 신호를 상기 IORD 출력 단자를 통해 PCMCIA 카드로 제공한다. Meanwhile, if the method control signal provided from the network processor is not a method control signal for converting an I / O access method into a memory access method, the REG port may convert the signal provided from the REG input terminal to the PCMCIA through the REG output terminal. A card, wherein the memory write port provides a signal provided from the WE input terminal to the PCMCIA card through the WE output terminal, and the memory read port provides a signal provided from the OE input terminal to the OE output terminal. To the PCMCIA card, wherein the I / O write port provides a signal from the IOWR input terminal to the PCMCIA card through the IOWR output terminal, and the I / O read port is a signal provided from the IORD input terminal. To the PCMCIA card through the IORD output terminal.
본 발명의 제 2 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 일 측면에 따르면, 상기 네트워크 프로세서에 접속되는 PCMCIA 카드의 종류를 판단한 후 방식 제어신호를 제공하는 PCMCIA 카드 판단부; 상기 PCMCIA 카드 판단부를 통해 PCMCIA 카드의 종류가 메모리 액세스 방식의 PCMCIA 카드임이 확인되면, 상기 네트워크 프로세서는 I/O 액세스 방식으로 메모리 액세스 방식의 PCMCIA 카드를 리드 액세스하는 네트워크 프로세서; 및 상기 네트워크 프로세서에서 메모리 액세스 방식의 PCMCIA 카드를 리드 액세스하기 위해 제공하는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하여 메모리 액세스 방식의 PCMCIA 카드로 제공하는 신호 변환 유닛을 포함한다. According to an aspect of a network access system for supporting read access of a memory access type PCMCIA card according to a second embodiment of the present invention, a PCMCIA card determination unit which provides a type control signal after determining the type of a PCMCIA card connected to the network processor ; When it is confirmed through the PCMCIA card determination unit that the type of the PCMCIA card is a PCMCIA card of the memory access method, the network processor includes a network processor to read-access the PCMCIA card of the memory access method in the I / O access method; And a signal conversion unit converting an I / O access type signal provided by the network processor for read accessing a memory access type PCMCIA card into a memory access type signal and providing the same to a memory access type PCMCIA card.
여기서 상기 PCMCIA 카드 판단부가 상기 신호 변환 유닛으로 제공하는 방식 제어신호는, I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하기 위한 제어신호이며, 메모리 액세스 방식의 PCMCIA 카드의 읽기 액세스 시에만 제공된다. Here, the method control signal provided by the PCMCIA card determination unit to the signal conversion unit is a control signal for converting an I / O access signal into a memory access signal, and is used only during a read access of a memory access method PCMCIA card. Is provided.
그리고 신호 변환 유닛은, 상기 PCMCIA 카드 판단부로부터 방식 제어신호를 제공받기 위한 제어포트; 상기 네트워크 프로세서의 REG 신호를 입력받기 위한 REG 입력 단자와 하이 신호만을 제공하는 제 1 상태 유지 단자와, 상기 REG 입력 단자와 제 1 상태 유지 단자로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드 로 제공하기 위한 REG 출력 단자를 구비하는 REG 포트; 상기 네트워크 프로세서의 I/O 액세스 방식의 IOWR 신호를 제공받기 위한 IOWR 입력 단자와 메모리 액세스 방식의 WE 신호를 제공받기 위한 WE 입력단자와 상기 IOWR 입력 단자와 상기 WE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드로 제공하기 위한 WE 출력 단자를 구비하는 메모리 쓰기 포트; 상기 네트워크 프로세서의 I/O 액세스 방식의 IORD 신호를 제공받기 위한 IORD 입력 단자와 메모리 액세스 방식의 OE 신호를 제공받기 위한 OE 입력단자와 상기 IORD 입력 단자와 상기 OE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드로 제공하기 위한 OE 출력 단자를 구비하는 메모리 읽기 포트; 상기 네트워크 프로세서의 IOWR 신호를 입력받기 위한 IOWR 입력 단자와 하이 신호만을 제공하는 제 2 상태 유지 단자와, 상기 IOWR 입력 단자와 제 2 상태 유지 단자로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드로 제공하기 위한 IOWR 출력 단자를 구비하는 I/O 쓰기 포트; 상기 네트워크 프로세서의 IORD 신호를 입력받기 위한 IORD 입력 단자와 하이 신호만을 제공하는 제 3 상태 유지 단자와, 상기 IORD 입력 단자와 제 3 상태 유지 단자로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드로 제공하기 위한 IORD 출력 단자를 구비하는 I/O 읽기 포트를 포함한다. The signal conversion unit may include a control port for receiving a method control signal from the PCMCIA card determination unit; Providing to the PCMCIA card any signal among a signal provided from the REG input terminal and the first state maintenance terminal for providing a REG input terminal and a high signal only for receiving the REG signal of the network processor, and the first state maintenance terminal. REG port having a REG output terminal for Any of an IOWR input terminal for receiving the IOWR signal of the I / O access method of the network processor and a WE input terminal for receiving the WE signal of the memory access method, and a signal provided from the IOWR input terminal and the WE input terminal. A memory write port having a WE output terminal for providing a signal to a PCMCIA card; Any of an IORD input terminal for receiving an IORD signal of an I / O access method of the network processor, an OE input terminal for receiving an OE signal of a memory access method, and a signal provided from the IORD input terminal and the OE input terminal. A memory read port having an OE output terminal for providing a signal to a PCMCIA card; Providing the PCMCIA card with any one of an IOWR input terminal for receiving the IOWR signal of the network processor and a second state maintaining terminal providing only a high signal, and signals provided from the IOWR input terminal and the second state maintaining terminal. An I / O write port having an IOWR output terminal for communication; Providing to the PCMCIA card an arbitrary signal of an IORD input terminal for receiving an IORD signal of the network processor, a third state maintaining terminal providing only a high signal, and a signal provided from the IORD input terminal and the third state maintaining terminal. It includes an I / O read port having an IORD output terminal.
만약 상기 PCMCIA 카드 판단부로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호이면, 상기 REG 포트는 상기 제 1 상태 유지 단자로부터 제공되는 하이 신호를 상기 REG 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 메모리 쓰기 포트는 상기 IOWR 입력 단자로부 터 제공되는 신호를 상기 WE 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 메모리 읽기 포트는 상기 IORD 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 I/O 쓰기 포트는 상기 제 2 상태 유지 단자로부터 제공되는 하이 신호를 상기 IOWR 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 I/O 읽기 포트는 상기 제 3 상태 유지 단자로부터 제공되는 하이 신호를 상기 IORD 출력 단자를 통해 PCMCIA 카드로 제공한다. If the method control signal provided from the PCMCIA card determination unit is a method control signal for converting an I / O access method into a memory access method, the REG port outputs the high signal provided from the first state maintaining terminal to the REG output. Via a terminal to the PCMCIA card, the memory write port provides a signal from the IOWR input terminal to the PCMCIA card through the WE output terminal, and the memory read port provides a signal from the IORD input terminal. Is provided to the PCMCIA card through the OE output terminal, the I / O write port provides a high signal provided from the second state maintaining terminal to the PCMCIA card through the IOWR output terminal, and the I / O read port. Provides a high signal provided from the third state maintaining terminal to the PCMCIA card through the IORD output terminal.
한편 상기 PCMCIA 카드 판단부로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호가 아니면, 상기 REG 포트는 상기 REG 입력 단자로부터 제공되는 신호를 상기 REG 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 메모리 쓰기 포트는 상기 WE 입력 단자로부터 제공되는 신호를 상기 WE 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 메모리 읽기 포트는 상기 OE 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자를 통해 PCMCIA 카드로 제공하고, 상기 I/O 쓰기 포트는 상기 IOWR 입력 단자로부터 제공되는 신호를 상기 IOWR 출력 단자를 통해 PCMCIA 카드로 제공하며, 상기 I/O 읽기 포트는 상기 IORD 입력 단자로부터 제공되는 신호를 상기 IORD 출력 단자를 통해 PCMCIA 카드로 제공한다. On the other hand, if the method control signal provided from the PCMCIA card determination unit is not a method control signal for converting an I / O access method into a memory access method, the REG port may convert the signal provided from the REG input terminal into the REG output terminal. And a memory write port to provide a signal from the WE input terminal to the PCMCIA card through the WE output terminal, and the memory read port to output a signal provided from the OE input terminal to the OE output terminal. Terminal to provide a PCMCIA card, the I / O write port provides a signal provided from the IOWR input terminal to the PCMCIA card through the IOWR output terminal, and the I / O read port is provided from the IORD input terminal. Signal to the PCMCIA card through the IORD output terminal.
이하, 본 발명에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템에 대한 바람직한 실시예에 대하여 첨부한 도면을 참조하여 상세하게 살펴보기로 한다. 이 때, 아래에서 설명하는 시스템 구성은 본 발 명의 설명을 위해서 인용한 시스템으로써 아래 시스템으로 본 발명을 한정하지 않음을 이 분야의 통상의 지식을 가진 자라면 이해해야할 것이다. Hereinafter, a preferred embodiment of a read access support network processor system of a memory access type PCMCIA card according to the present invention will be described in detail with reference to the accompanying drawings. At this time, it will be understood by those skilled in the art that the system configuration described below is a system cited for explanation of the present invention and does not limit the present invention to the following system.
도 1은 본 발명의 제 1 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 구성을 나타낸 도면으로서, 본 발명에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템은 네트워크 프로세서(100), 호스트 어뎁터(110), 신호 변환 유닛(200), PCMCIA 카드 슬롯(120)을 포함하며, PCMCIA 카드(300)를 더 포함한다. 1 is a diagram illustrating a configuration of a read access support network processor system of a memory access type PCMCIA card according to a first embodiment of the present invention. 100, a
상기 네트워크 프로세서(100)는 접속되는 PCMCIA 카드(300)의 종류를 판단한 후 방식 제어신호를 상기 신호 변환 유닛(200)에 제공하는 한편, PCMCIA 카드(300)의 종류가 메모리 액세스 방식의 PCMCIA 카드(300)임이 확인되면, I/O 액세스 방식으로 메모리 액세스 방식의 PCMCIA 카드(300)를 읽기 액세스한다. 여기서, 상기 네트워크 프로세서(100)는 현재 IXP42x 계열의 네트워크 프로세서이다. 상기 IXP42x 계열의 네트워크 프로세서는 상기 PCMCIA 카드(300)의 종류와 읽기/쓰기 액세스에 따라 제공하는 신호가 상이하며, 읽기 액세스 시에는 32비트 단위로 상기 PCMCIA 카드(300)의 데이터를 읽는다. The
그리고 상기 신호 변환 유닛(200)은 상기 네트워크 프로세서(100)로부터 제어신호가 수신되면, 상기 네트워크 프로세서(100)에서 메모리 액세스 방식의 PCMCIA 카드(300)를 읽기 액세스하기 위해 PCMCIA 카드(300)로 제공하는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하여 메모리 액세스 방식의 PCMCIA 카드(300)로 제공하며, 도 2 및 도 3에 도시된 바와 같이 상기 신호 변환 유닛(200)은 제어포트(210), REG 입력 단자(221)와 제 1 상태 유지 단자(222)와, REG 출력 단자(223)를 구비하는 REG 포트(220); IOWR 입력 단자(231)와 WE 입력단자(232)와 WE 출력 단자(233)를 구비하는 메모리 쓰기 포트(230); IORD 입력 단자(241)와 OE 입력단자(242)와 OE 출력 단자(243)를 구비하는 메모리 읽기 포트(240); IOWR 입력 단자(231)와 제 2 상태 유지 단자(252)와, IOWR 출력 단자(253)를 구비하는 I/O 쓰기 포트(250); IORD 입력 단자(241)와 제 3 상태 유지 단자(262)와, IORD 출력 단자(263)를 구비하는 I/O 읽기 포트(260)로 구성된다. When the control signal is received from the
상기 신호 변환 유닛(200)의 제어포트(210)는 상기 네트워크 프로세서(100)로부터 방식 제어신호를 제공받기 위한 포트이다. The
그리고 상기 신호 변환 유닛(200)의 REG 포트(220)는 상기 네트워크 프로세서(100)의 REG 신호를 입력받기 위한 REG 입력 단자(221)와 하이 신호만을 제공하는 제 1 상태 유지 단자(222)와, 상기 REG 입력 단자(221)와 제 1 상태 유지 단자(222)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 REG 출력 단자(223)를 구비한다. The
또한 상기 신호 변환 유닛(200)의 메모리 쓰기 포트(230)는 상기 네트워크 프로세서(100)의 I/O 액세스 방식의 IOWR 신호를 제공받기 위한 IOWR 입력 단자(231)와 메모리 액세스 방식의 WE 신호를 제공받기 위한 WE 입력단자(232)와 상기 IOWR 입력 단자(231)와 상기 WE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드(300)로 제공하기 위한 WE 출력 단자(233)를 구비한다. In addition, the
그리고 상기 신호 변환 유닛(200)의 메모리 읽기 포트(240)는 상기 네트워크 프로세서(100)의 I/O 액세스 방식의 IORD 신호를 제공받기 위한 IORD 입력 단자(241)와 메모리 액세스 방식의 OE 신호를 제공받기 위한 OE 입력단자(242)와 상기 IORD 입력 단자(241)와 상기 OE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드(300)로 제공하기 위한 OE 출력 단자(243)를 구비한다. The memory read
또한, 상기 신호 변환 유닛(200)의 I/O 쓰기 포트(250)는 상기 네트워크 프로세서(100)의 IOWR 신호를 입력받기 위한 IOWR 입력 단자(231)와 하이 신호만을 제공하는 제 2 상태 유지 단자(252)와, 상기 IOWR 입력 단자(231)와 제 2 상태 유지 단자(252)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 IOWR 출력 단자(253)를 구비한다. In addition, the I /
그리고 상기 신호 변환 유닛(200)의 I/O 읽기 포트(260)는 상기 네트워크 프로세서(100)의 IORD 신호를 입력받기 위한 IORD 입력 단자(241)와 하이 신호만을 제공하는 제 3 상태 유지 단자(262)와, 상기 IORD 입력 단자(241)와 제 3 상태 유지 단자(262)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 IORD 출력 단자(263)를 구비한다. In addition, the I / O read
한편, 상기 PCMCIA 카드가 32비트를 지원할 경우 상기 네트워크 프로세서는 상기 신호 변환 유닛으로 방식 제어신호를 전송하지 않는다. On the other hand, when the PCMCIA card supports 32 bits, the network processor does not transmit a method control signal to the signal conversion unit.
상기한 각 구성들에 대한 일반적인 기능 및 각각의 상세한 동작에 대하여는 그 설명을 생략하고, 본 발명의 제 1 실시예에 상응하는 동작 위주로 그 동작들을 설명하기로 한다. General functions and detailed operations of each of the above components will be omitted, and the operations will be described based on operations corresponding to the first embodiment of the present invention.
먼저, 상기 32비트의 네트워크 프로세서(100)가 장착된 시스템에서 16비트의 PCMCIA 카드(300)가 장착되면, 상기 네트워크 프로세서(100)는 상기 16비트의 PCMCIA 카드(300)가 메모리 액세스 방식의 카드인지 I/O 액세스 방식의 카드인지를 판단한다. 여기서 상기 PCMCIA 카드(300)의 방식 판단방법은 종래의 기술에서도 기재되어 있듯이 Attribute 메모리 액세스 방식을 이용함으로써 확인할 수 있다. First, when a 16-
여기서, 상기 네트워크 프로세서(100)에 접속된 PCMCIA 카드(300)의 액세스 방식이 메모리 액세스 방식일 경우, 상기 네트워크 프로세서(100)는 읽기와 쓰기에 따라 다른 방식으로 신호를 제공한다. Here, when the access method of the
즉, 메모리 액세스 방식의 PCMCIA 카드(300)에 있는 데이터를 읽어오기 전에 상기 네트워크 프로세서(100)는 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호를 신호 변환 유닛(200)으로 전송한다. That is, before reading the data in the
이 후, 상기 네트워크 프로세서(100)는 상기 메모리 액세스 방식의 PCMCIA 카드(300)에 있는 데이터를 읽어오기 위해 메모리 액세스 방식에서 사용되는 신호를 상기 신호 변환 유닛(200)으로 전송하지 않고 I/O 액세스 방식에서 사용되는 신호를 상기 신호 변환 유닛(200)으로 전송한다. Thereafter, the
따라서 상기 네트워크 프로세서(100)는 I/O 액세스 방식에서 사용되는 신호, 즉 주소, REG, CE1, CE2, AO, IORD, IOWR, IOIS16, WAIT, 및 DATA 신호를 상기 신호 변환 유닛(200)으로 전송한다. Accordingly, the
만약, 상기 제어포트(210)를 통해 상기 네트워크 프로세서(100)로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호이면, 상기 신호 변환 유닛(200)의 상기 REG 포트(220)는 상기 제 1 상태 유지 단자(222)로부터 제공되는 하이 신호를 상기 REG 출력 단자(223)를 통해 PCMCIA 카드(300)로 제공하고, 상기 메모리 쓰기 포트(230)는 상기 IOWR 입력 단자(231)로부터 제공되는 신호를 상기 WE 출력 단자(233)를 통해 PCMCIA 카드(300)로 제공하며, 상기 메모리 읽기 포트(240)는 상기 IORD 입력 단자(241)로부터 제공되는 신호를 상기 OE 출력 단자(243)를 통해 PCMCIA 카드(300)로 제공하고, 상기 I/O 쓰기 포트(250)는 상기 제 2 상태 유지 단자(252)로부터 제공되는 하이 신호를 상기 IOWR 출력 단자(253)를 통해 PCMCIA 카드(300)로 제공하며, 상기 I/O 읽기 포트(260)는 상기 제 3 상태 유지 단자(262)로부터 제공되는 하이 신호를 상기 IORD 출력 단자(263)를 통해 PCMCIA 카드(300)로 제공한다. If the method control signal provided from the
따라서 상기 PCMCIA 카드(300)는 상기 네트워크 프로세서(100)로부터 상기 신호 변환 유닛(200)을 통해 수신되는 메모리 액세스 방식의 신호를 통해 자신에 저장된 데이터를 상기 네트워크 프로세서(100)로 전송하게 된다. 여기서, 상기 PCMCIA 카드(300)는 종래 네트워크 프로세서(100)로부터 제공되는 메모리 액세스 방식의 읽기 액세스와 달리 바이트 단위로 필요한 데이터만 읽기 액세스하게 된다. Accordingly, the
한편 상기 네트워크 프로세서(100)로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호가 아니면, 상기 신호 변환 유닛(200)의 상기 REG 포트(220)는 상기 REG 입력 단자(221)로부터 제공되는 신호를 상기 REG 출력 단자(223)를 통해 PCMCIA 카드(300)로 제공하고, 상기 메모리 쓰기 포트(230)는 상기 WE 입력 단자로부터 제공되는 신호를 상기 WE 출력 단자(233)를 통해 PCMCIA 카드(300)로 제공하며, 상기 메모리 읽기 포트(240)는 상기 OE 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자(243)를 통해 PCMCIA 카드(300)로 제공하고, 상기 I/O 쓰기 포트(250)는 상기 IOWR 입력 단자(231)로부터 제공되는 신호를 상기 IOWR 출력 단자(253)를 통해 PCMCIA 카드(300)로 제공하며, 상기 I/O 읽기 포트(260)는 상기 IORD 입력 단자(241)로부터 제공되는 신호를 상기 IORD 출력 단자(263)를 통해 PCMCIA 카드(300)로 제공한다. Meanwhile, if the method control signal provided from the
따라서 상기 PCMCIA 카드(300)는 상기 네트워크 프로세서(100)로부터 상기 신호 변환 유닛(200)을 통해 수신되는 I/O 액세스 방식의 신호를 통해 자신에 저장된 데이터를 상기 네트워크 프로세서(100)로 전송하게 된다. 여기서, 상기 PCMCIA 카드(300)는 바이트 단위로 필요한 데이터만 읽기 액세스하게 된다. Accordingly, the
따라서 상기 종래 32비트의 네트워크 프로세서(100)를 변환하지 않고도 16비트의 PCMCIA 카드(300)의 메모리 액세스 방식의 읽기 액세스를 가능하게 한다. Accordingly, the read access of the memory access method of the 16-
한편, 상기 PCMCIA 카드가 32비트를 지원할 경우 상기 네트워크 프로세서는 상기 신호 변환 유닛으로 방식 제어신호를 전송하지 않는다. On the other hand, when the PCMCIA card supports 32 bits, the network processor does not transmit a method control signal to the signal conversion unit.
따라서 상기 IXP42x 계열의 네트워크 프로세서가 사용되는 네트워크 시스템에서도 16비트의 PCMCIA 카드(300)의 데이터를 오류 없이 읽어올 수 있다. Therefore, even in a network system in which the IXP42x series network processor is used, data of the 16-
도 4는 본 발명의 제 2 실시예에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템의 구성을 나타낸 도면으로서, 본 발명에 따른 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템은 PCMCIA 카드 판단부(400), 네트워크 프로세서(100), 호스트 어뎁터(110), 신호 변환 유닛(200), PCMCIA 카드 슬롯(120)을 포함하며, PCMCIA 카드(300)를 더 포함한다. 4 is a diagram illustrating a configuration of a read access support network processor system of a memory access type PCMCIA card according to a second embodiment of the present invention, wherein the read access support network processor system of the memory access type PCMCIA card according to the present invention is a PCMCIA card. The
상기 PCMCIA 카드 판단부(400)는 상기 네트워크 프로세서(100)에 접속되는 PCMCIA 카드(300)의 종류를 판단한 후 방식 제어신호를 상기 네트워크 프로세서(100)와 상기 신호 변환 유닛(200)에 각각 제공한다. The PCMCIA
상기 네트워크 프로세서(100)는 상기 PCMCIA 카드 판단부(400)를 통해 PCMCIA 카드(300)의 종류가 메모리 액세스 방식의 PCMCIA 카드(300)임이 확인되면, 상기 네트워크 프로세서(100)는 I/O 액세스 방식으로 메모리 액세스 방식의 PCMCIA 카드(300)를 읽기 액세스한다. When the
그리고 상기 신호 변환 유닛(200)은 상기 네트워크 프로세서(100)에서 메모리 액세스 방식의 PCMCIA 카드(300)를 읽기 액세스하기 위해 제공하는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하여 메모리 액세스 방식의 PCMCIA 카드(300)로 제공하며, 도 5 및 도 6에 도시된 바와 같이 상기 신호 변환 유닛(200)은 제어포트(210), REG 입력 단자(221)와 제 1 상태 유지 단자(222)와, REG 출력 단자(223)를 구비하는 REG 포트(220); IOWR 입력 단자(231)와 WE 입력단자(232)와 WE 출력 단자(233)를 구비하는 메모리 쓰기 포트(230); IORD 입력 단자(241)와 OE 입력단자(242)와 OE 출력 단자(243)를 구비하는 메모리 읽기 포트(240); IOWR 입력 단자(231)와 제 2 상태 유지 단자(252)와, IOWR 출력 단 자(253)를 구비하는 I/O 쓰기 포트(250); IORD 입력 단자(241)와 제 3 상태 유지 단자(262)와, IORD 출력 단자(263)를 구비하는 I/O 읽기 포트(260)로 구성된다. The
상기 신호 변환 유닛(200)의 제어포트(210)는 PCMCIA 카드 판단부(400)로부터 방식 제어신호를 제공받기 위한 포트이다. The
그리고 상기 신호 변환 유닛(200)의 REG 포트(220)는 상기 네트워크 프로세서(100)의 REG 신호를 입력받기 위한 REG 입력 단자(221)와 하이 신호만을 제공하는 제 1 상태 유지 단자(222)와, 상기 REG 입력 단자(221)와 제 1 상태 유지 단자(222)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 REG 출력 단자(223)를 구비한다. The
또한 상기 신호 변환 유닛(200)의 메모리 쓰기 포트(230)는 상기 네트워크 프로세서(100)의 I/O 액세스 방식의 IOWR 신호를 제공받기 위한 IOWR 입력 단자(231)와 메모리 액세스 방식의 WE 신호를 제공받기 위한 WE 입력단자(232)와 상기 IOWR 입력 단자(231)와 상기 WE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드(300)로 제공하기 위한 WE 출력 단자(233)를 구비한다. In addition, the
그리고 상기 신호 변환 유닛(200)의 메모리 읽기 포트(240)는 상기 네트워크 프로세서(100)의 I/O 액세스 방식의 IORD 신호를 제공받기 위한 IORD 입력 단자(241)와 메모리 액세스 방식의 OE 신호를 제공받기 위한 OE 입력단자(242)와 상기 IORD 입력 단자(241)와 상기 OE 입력 단자로부터 제공되는 신호 중 임의의 신호를 PCMCIA 카드(300)로 제공하기 위한 OE 출력 단자(243)를 구비한다. The memory read
또한, 상기 신호 변환 유닛(200)의 I/O 쓰기 포트(250)는 상기 네트워크 프 로세서(100)의 IOWR 신호를 입력받기 위한 IOWR 입력 단자(231)와 하이 신호만을 제공하는 제 2 상태 유지 단자(252)와, 상기 IOWR 입력 단자(231)와 제 2 상태 유지 단자(252)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 IOWR 출력 단자(253)를 구비한다. In addition, the I /
그리고 상기 신호 변환 유닛(200)의 I/O 읽기 포트(260)는 상기 네트워크 프로세서(100)의 IORD 신호를 입력받기 위한 IORD 입력 단자(241)와 하이 신호만을 제공하는 제 3 상태 유지 단자(262)와, 상기 IORD 입력 단자(241)와 제 3 상태 유지 단자(262)로부터 제공되는 신호 중 임의의 신호를 상기 PCMCIA 카드(300)로 제공하기 위한 IORD 출력 단자(263)를 구비한다. In addition, the I / O read
한편, 상기 PCMCIA 카드가 32비트를 지원할 경우 상기 네트워크 프로세서는 상기 신호 변환 유닛으로 방식 제어신호를 전송하지 않는다. On the other hand, when the PCMCIA card supports 32 bits, the network processor does not transmit a method control signal to the signal conversion unit.
상기한 각 구성들에 대한 일반적인 기능 및 각각의 상세한 동작에 대하여는 그 설명을 생략하고, 본 발명의 제 2 실시예에 상응하는 동작 위주로 그 동작들을 설명하기로 한다. The detailed descriptions of the general functions and the detailed operations of the above elements will be omitted, and the operations will be described based on the operations corresponding to the second embodiment of the present invention.
먼저, 상기 32비트의 네트워크 프로세서(100)가 장착된 시스템에서 16비트의 PCMCIA 카드(300)가 장착되면, 상기 PCMCIA 카드 판단부(400)는 상기 16비트의 PCMCIA 카드(300)가 메모리 액세스 방식의 카드인지 I/O 액세스 방식의 카드인지를 판단한다. 여기서 상기 PCMCIA 카드(300)의 방식 판단방법은 종래의 기술에서도 기재되어 있듯이 Attribute 메모리 액세스 방식을 이용함으로써 확인할 수 있다. First, when a 16-
여기서, 상기 네트워크 프로세서(100)에 접속된 PCMCIA 카드(300)의 액세스 방식이 메모리 액세스 방식일 경우, 상기 PCMCIA 카드 판단부(400)는 상기 네트워크 프로세서(100)와 상기 신호 변환 유닛(200)으로 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호를 각각 전송한다. Here, when the access method of the
이 후, 상기 네트워크 프로세서(100)는 상기 메모리 액세스 방식의 PCMCIA 카드(300)에 있는 데이터를 읽어오기 위해 메모리 액세스 방식에서 사용되는 신호를 상기 신호 변환 유닛(200)으로 전송하지 않고 I/O 액세스 방식에서 사용되는 신호를 상기 신호 변환 유닛(200)으로 전송한다. Thereafter, the
즉, 상기 네트워크 프로세서(100)는 I/O 액세스 방식에서 사용되는 신호, 즉 주소, REG, CE1, CE2, AO, IORD, IOWR, IOIS16, WAIT, 및 DATA 신호를 상기 신호 변환 유닛(200)으로 전송한다. That is, the
그러면, 상기 신호 변환 유닛(200)은 상기 PCMCIA 카드 판단부(400)로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호를 수신함에 따라 상기 네트워크 프로세서(100)로부터 전송되는 I/O 액세스 방식의 신호를 메모리 액세스 방식의 신호로 변환하다. Then, the
상기 신호 변환 유닛(200)의 상기 REG 포트(220)는 상기 네트워크 프로세서(100)로부터 제공되는 REG 신호를 상기 PCMCIA 카드(300)로 제공하지 않고, 상기 제 1 상태 유지 단자(222)로부터 제공되는 하이 신호를 상기 REG 출력 단자(223)를 통해 PCMCIA 카드(300)로 제공한다. The
그리고 상기 신호 변환 유닛(200)의 메모리 쓰기 포트(230)는 상기 IOWR 입 력 단자(231)로부터 제공되는 신호를 상기 WE 출력 단자(233)를 통해 PCMCIA 카드(300)로 제공하며, 상기 메모리 읽기 포트(240)는 상기 IORD 입력 단자(241)로부터 제공되는 신호를 상기 OE 출력 단자(243)를 통해 PCMCIA 카드(300)로 제공한다. The
또한, 상기 신호 변환 유닛(200)의 I/O 쓰기 포트(250)는 상기 제 2 상태 유지 단자(252)로부터 제공되는 하이 신호를 상기 IOWR 출력 단자(253)를 통해 PCMCIA 카드(300)로 제공하며, 상기 I/O 읽기 포트(260)는 상기 제 3 상태 유지 단자(262)로부터 제공되는 하이 신호를 상기 IORD 출력 단자(263)를 통해 PCMCIA 카드(300)로 제공한다. In addition, the I /
반면에, 상기 PCMCIA 카드 판단부(400)로부터 제공되는 방식 제어신호가 I/O 액세스 방식을 메모리 액세스 방식으로 변환하기 위한 방식 제어신호가 아니면, 상기 REG 포트(220)는 상기 REG 입력 단자(221)로부터 제공되는 신호를 상기 REG 출력 단자(223)를 통해 PCMCIA 카드(300)로 제공한다. On the other hand, if the method control signal provided from the PCMCIA
그리고 상기 신호 변환 유닛(200)의 메모리 쓰기 포트(230)는 상기 WE 입력 단자로부터 제공되는 신호를 상기 WE 출력 단자(233)를 통해 PCMCIA 카드(300)로 제공하며, 상기 메모리 읽기 포트(240)는 상기 OE 입력 단자로부터 제공되는 신호를 상기 OE 출력 단자(243)를 통해 PCMCIA 카드(300)로 제공한다. The
또한 상기 신호 변환 유닛(200)의 I/O 쓰기 포트(250)는 상기 IOWR 입력 단자(231)로부터 제공되는 신호를 상기 IOWR 출력 단자(253)를 통해 PCMCIA 카드(300)로 제공하며, 상기 I/O 읽기 포트(260)는 상기 IORD 입력 단자(241)로부터 제공되는 신호를 상기 IORD 출력 단자(263)를 통해 PCMCIA 카드(300)로 제공한다. In addition, the I /
따라서 상기 종래 32비트의 네트워크 프로세서(100)를 변환하지 않고도 16비트의 PCMCIA 카드(300)의 메모리 액세스 방식의 읽기 액세스를 가능하게 한다. Accordingly, the read access of the memory access method of the 16-
한편, 상기 PCMCIA 카드가 32비트를 지원할 경우 상기 네트워크 프로세서는 상기 신호 변환 유닛으로 방식 제어신호를 전송하지 않는다. On the other hand, when the PCMCIA card supports 32 bits, the network processor does not transmit a method control signal to the signal conversion unit.
따라서 상기 IXP42x 계열의 네트워크 프로세서가 사용되는 네트워크 시스템에서도 16비트의 PCMCIA 카드(300)의 데이터를 오류 없이 읽어올 수 있다. Therefore, even in a network system in which the IXP42x series network processor is used, data of the 16-
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. .
상술한 바와 같이 본 발명에 의한 메모리 액세스 방식 PCMCIA 카드의 읽기 액세스 지원 네트워크 프로세서 시스템에 의하면, IXP42x 네트워크 프로세서와 같은 PCI 읽기 액세스 시 32비트 단위로 읽기를 지원하는 네트워크 프로세서가 16비트 PCMCIA 카드의 메모리를 정상적으로 액세스하지 못하는 문제점을 해결함으로써, PCMCIA 카드의 동작 방식에 제약 없이 다양한 PCMCIA 카드를 사용할 수 있는 뛰어난 효과가 있다. As described above, according to the present invention, in the network access system supporting the memory access method PCMCIA card, a network processor supporting reading in 32-bit units during PCI read access, such as an IXP42x network processor, uses the memory of the 16-bit PCMCIA card. By solving the problem of normal access, there is an excellent effect that can use a variety of PCMCIA cards without restrictions on how the PCMCIA card operates.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070008906A KR101284145B1 (en) | 2007-01-29 | 2007-01-29 | Read access support network processor system of memory access method PCMCIA card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070008906A KR101284145B1 (en) | 2007-01-29 | 2007-01-29 | Read access support network processor system of memory access method PCMCIA card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080070955A KR20080070955A (en) | 2008-08-01 |
KR101284145B1 true KR101284145B1 (en) | 2013-07-10 |
Family
ID=39881903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070008906A KR101284145B1 (en) | 2007-01-29 | 2007-01-29 | Read access support network processor system of memory access method PCMCIA card |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101284145B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980050665U (en) * | 1996-12-30 | 1998-10-07 | 구자홍 | Memory Expansion Unit for Personal Computer Memory Cards |
JP2001307025A (en) | 2000-04-21 | 2001-11-02 | Toshiba Corp | I/o device and electronic equipment |
KR20020048562A (en) * | 2000-12-18 | 2002-06-24 | 이형도 | Pcmcia card interface apparatus |
JP2006099598A (en) | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | Interface extension circuit |
-
2007
- 2007-01-29 KR KR1020070008906A patent/KR101284145B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980050665U (en) * | 1996-12-30 | 1998-10-07 | 구자홍 | Memory Expansion Unit for Personal Computer Memory Cards |
JP2001307025A (en) | 2000-04-21 | 2001-11-02 | Toshiba Corp | I/o device and electronic equipment |
KR20020048562A (en) * | 2000-12-18 | 2002-06-24 | 이형도 | Pcmcia card interface apparatus |
JP2006099598A (en) | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | Interface extension circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20080070955A (en) | 2008-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113868155B (en) | Memory space expansion method and device, electronic equipment and storage medium | |
US7890690B2 (en) | System and method for dual-ported flash memory | |
KR100876627B1 (en) | Interface circuit, system device and data interface method using this interface circuit | |
US9015446B2 (en) | Chipset support for non-uniform memory access among heterogeneous processing units | |
US6684283B1 (en) | Method for interfacing a cardbay card to the host system by indicating a 16-bit or cardbus PC card insertion to host software | |
JPWO2004077306A1 (en) | SDIO controller | |
KR101698707B1 (en) | Generic method to build virtual pci device and virtual mmio device | |
CN102375787A (en) | System and method for realizing interface by using memory window | |
US20050114571A1 (en) | System and method for communication of keyboard and touchpad inputs as HID packets embedded on a SMBus | |
TWI507883B (en) | Memory card access device, control method thereof, and memory card access system | |
US6970964B2 (en) | Using PCMCIA/PCI drivers to control USB ports | |
US20040059848A1 (en) | Device for automatically switching endian order | |
CN116049081B (en) | SMBus slave digital module design method and device | |
KR101284145B1 (en) | Read access support network processor system of memory access method PCMCIA card | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
US6826628B2 (en) | PCI-PCMCIA smart card reader | |
CN108073238B (en) | Server architecture and operation method | |
CN110765038B (en) | Communication method and device of processor and LPC device and storage medium | |
CN101676894B (en) | PCI virtualization device and method for non-PCI on-chip bus oriented to centralized address decoding | |
US7447899B2 (en) | Method for conserving system resources | |
CN103853675A (en) | Method and equipment for accessing memory | |
US10061733B2 (en) | Peripheral interface chip and data transmission method thereof | |
CN114296767A (en) | Firmware updating method and system | |
KR20080079877A (en) | Pci bus inverter and the method for supporting input output pci device of 16 bits i/o mode | |
CN111240596A (en) | Method, device and equipment for judging operation interface mode of flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170629 Year of fee payment: 5 |