KR101272175B1 - 다결정 실리콘막의 제조방법 - Google Patents

다결정 실리콘막의 제조방법 Download PDF

Info

Publication number
KR101272175B1
KR101272175B1 KR1020060055617A KR20060055617A KR101272175B1 KR 101272175 B1 KR101272175 B1 KR 101272175B1 KR 1020060055617 A KR1020060055617 A KR 1020060055617A KR 20060055617 A KR20060055617 A KR 20060055617A KR 101272175 B1 KR101272175 B1 KR 101272175B1
Authority
KR
South Korea
Prior art keywords
silane polymer
silicon film
polycrystalline silicon
laser
film
Prior art date
Application number
KR1020060055617A
Other languages
English (en)
Other versions
KR20070120839A (ko
Inventor
김재현
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060055617A priority Critical patent/KR101272175B1/ko
Publication of KR20070120839A publication Critical patent/KR20070120839A/ko
Application granted granted Critical
Publication of KR101272175B1 publication Critical patent/KR101272175B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액상 실란중합체를 이용한 다결정 실리콘막의 제조방법에 관한 것으로, 특히 액상 실란 중합체로부터 다결정 실리콘을 제조하는 방법에 관한 것이다.
액체 상태의 실란중합체에 의해 형성되는 실란중합체막에 서로 다른 세기의 레이저를 연속적으로 조사함으로써, 기상 원료를 이용하는 종래 기술에 비하여 향상된 생산 수율 및 공정시간의 단축, 그리고 생산단가의 저하를 가져올 수 있다. 또한 가열 공정을 배제함으로써, 기판의 선택 폭을 넓히고 특히 플렉서블한 플라스틱 기판 상에 다결정 실리콘막을 형성할 수 있게 된다.
액상 실란중합체, 다결정 실리콘

Description

다결정 실리콘막의 제조방법{A method of fabricating polycrystalline silicon layer }
도 1은 본 발명에 따른 다결정 실리콘막의 제조 방법을 도시한 순서도.
도 2a 내지 도 2c는 본 발명에 따른 다결정 실리콘막의 제조 방법을 공정 순서에 따라 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 실란중합체막
120 : 비정질 실리콘막 130 : 다결정 실리콘막
본 발명은 다결정실리콘(polycrystalline silicon)을 형성하는 방법에 관한 것으로, 특히 레이저를 이용하여 액상 실란중합체로부터 다결정 실리콘막을 형성하는 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있으며, 비정질 실리콘과 결정질 실리콘은 액정표시장치 등에 있어 스위칭 소자(switching device) 및 구동 소자(driving device)의 제조에 이용되고 있다.
상기 스위칭 소자의 경우 액정 패널의 화소 영역에 형성되어, 각 화소영역으로의 전압 인가를 제어하는 역할을 하는 반면, 상기 구동소자는 상기 화소 영역의 외측에 형성되고 각 스위칭 소자로 데이터 신호 및 게이트 신호를 인가하는 역할을 하게 되며, 상기 구동소자는 상기 스위칭 소자에 비해 상대적으로 우수한 전기적 특성을 요구한다.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
상기 비정질 실리콘으로 형성되는 박막은 결정질 실리콘으로 형성되는 박막에 비해 전기적 특성이 좋지 않으나, 상대적으로 낮은 전기적 특성을 요구하는 스위칭 소자에의 적용에는 큰 장애를 갖지 않는다.
그러나, 앞선 언급한 바와 같이, 액정패널의 구동소자는 우수한 전기적 특성을 요구기 때문에, 비정질 실리콘 박막을 구동소자에 사용하기에는 한계가 있다.
특히 액정표시장치가 대면적화되면서, 상기 구동소자는 더욱 우수한 전기적 특성을 요구하고 있다. 예를 들면, 높은 전계효과 이동도(30㎠/V·s)와 고주파 동작특성 및 낮은 누설전류(leakage current)를 요구한다. 따라서 비정질 실리콘막에 의한 구동소자의 형성은 더욱 제한될 수밖에 없다.
다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도(mobility)도 따라 증가한다.
이러한 점을 고려하여 실리콘을 결정화 하는 방법이 큰 이슈가 되어왔다. 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition ; PECVD) 또는 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition ; LPCVD)으로 비정질 실리콘을 증착한 후 이를 결정화함으로써 다결정 실리콘을 형성하는 것이 주된 방법이었다. 상기와 같은 화학 기상 증착법을 이용하여 액정패널을 이루는 기판 상에 비정질 실리콘막을 형성하고, 열이나 빛을 이용하여 결정화시키게 된다.
비정질 실리콘층을 폴리실리콘층으로 결정화시키기 위하여 고상 결정화법(Solid Phase Crystallization : SPC), 엑시머 레이저 어닐닝법(Excimer Laser Annealing : ELA) 등 여러 가지 방법이 제안되었다.
상기 고체상 결정화법(Solid Phase Crystallization: SPC)은 비정실 실리콘층을 500℃ 내지 700℃의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법으로서, 상기 SPC법은 열처리에 장시간을 요하므로 생산성이 낮고, 기판의 면적이 큰 경우에 상기 500℃ 내지 700℃ 정도의 온도에서도 수 내지 장시간의 열처리 과정에서 기판의 변형이 일어날 수 있는 문제점이 있다.
한편, 엑시머 레이저 어닐링법(ELA)은 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도를 발생시켜 순간적으로 상기 비정질 실리콘층을 폴리실리콘층으로 결정화시키는 방법이다. 상기 ELA법은 레이저광의 주사를 정교하게 제어하는데 기술적 어려움이 있고, 한번에 하나씩의 기판만을 가공할 수 있기 때문에 고로(furnace)에서 여러 기판을 동시에 배치 가공을 하는 경우보다 생산성이 떨어지는 문제가 있다.
이러한 종래의 실리콘층 결정화 방법의 단점을 극복하기 위하여 니켈(Ni), 팔라듐(Pd) 등의 금속을 비정질 실리콘과 접촉시키거나, 이들 금속을 실리콘에 주입시키는 경우 200℃ 내지 500℃ 정도의 저온에서도 비정질 실리콘이 폴리실리콘으로 상변화가 유도되는 현상이 이용되고 있다. 이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, 상기 MIC 현상을 이용하여 스위칭 소자인 박막트랜지스터를 제조하였을 경우, 상기 박막트랜지스터의 액티브층을 구성하는 폴리실리콘 내부에 금속이 잔류하여 특히 박막트랜지스터의 채널부에 전류 누설을 발생시키는 문제가 발생한다.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다.
그러나 상기한 방법은 기상 원료를 화학 기상 증착법으로 증착하여 비정질 실리콘막을 형성하는 공정을 거치기 때문에 공정이 복잡하고, 또한 고가의 CVD 장비를 이용하기 때문에 생산 단가의 상승을 가져왔다.
따라서, 전술한 바와 같은 문제를 해결하기 위한 목적으로 본 발명이 제안되었다.
본 발명은 액상 실란을 도포한 후, 연속적인 레이저 조사 공정을 진행하여 다결정 실리콘막을 형성함으로써, 공정 시간을 단축시키고 또한 고온 공정의 진행으로 인한 기판의 제한 문제를 해결하게 된다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명은 액상 실란중합체를 이용하여 기판 상에 도포하는 실란중합체막을 형성하는 단계와; 상기 실란중합체막에 제 1 강도의 레이저를 조사하여 비정질 실리콘막을 형성하는 단계와; 상기 제 1 레이저 조사 후 상기 실란중합체막에 제 2 레이저를 조사하여 다결정 실리콘막을 형성하는 단계를 포함하는 다결정 실리콘막의 제조방법을 제공한다.
상기 액상 실란중합체는 사이클로펜탄(C5H10)인 것을 특징으로 하며, 상기 실란중합체막의 형성 단계는 상온, 상압 상태에서 이루어지는 것을 특징으로 한다.
또한 상기 제 2 레이저는 상기 제 1 레이저보다 큰 에너지를 갖는 것을 특징으로 하며, 상기 기판은 플라스틱으로 이루어지는 것을 특징으로 한다.
상기 비정질 실리콘막의 형성 단계는 상기 비정질 실리콘막의 잔존 수소 농도가 20% 이하에 이르도록 진행되는 것을 특징으로 하고, 상기 실란중합체막의 형성 단계 이전에 상기 액상 실란중합체에 광조사하는 단계를 더욱 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시에 따른 다결정 실리콘막의 제조방법의 순서를 나타낸다.
도에 도시된 바와 같이, 기판 상에 사이클로펜타실란(C5H10) 등의 실란중합체를 도포하여 실란중합체막을 형성한다.(S1) 상기 실란중합체는 액체 상태이기 때문에, CVD법 등에 의하지 않고 잉크젯 프린팅(ink-jet printing) 또는 스핀 코팅(spin coating) 방법에 의해 상온, 상압 상태 하에서 실란막을 형성할 수 있으며, 따라서 종래 고가의 장비를 이용하는 문제는 해결된다. 또한 상기 액상 실란막의 도포는 상온, 상압 상태에서 이루어지므로 공정 조건을 잡기 위해 소요되는 공정시간의 지연을 막을 수 있게 된다.
상기 액상 실란중합체는 사슬형태(straight-chain form, (SinH2n+2) 또는 고리형태(cyclic form, (SinH2n))를 갖는다. 만약 액상 실란중합체에 있어서, n≥3인 경우에는 상온에서 액상이며, 약 300℃ 또는 그 이상의 상태에 이르는 에너지가 가해지는 경우에 비정질 실리콘을 형성하기 위한 분해가 이루어진다. 그러나 n<10인 경우에는, 비정질 실리콘 형성을 위한 분해 온도인 300℃정도의 상태에 이르기 전에 실란중합체가 기화되기 때문에 비정질 실리콘막을 형성할 수 없는 문제가 있다.
따라서 액상 실란중합체는 3≤n<10 조건에서 선택되며, 특히 고리형태의 Si5H10이 바람직하다. 그러나 액상 상태의 실란중합체 중에서 도포 방법에 따라 자유롭게 선택될 수 있음은 물론이다. 또한, 액상 실란중합체의 도포 방법에 따라 달라질 수 있으나, 도포에 적당한 점도 등을 갖게 하기 위하여, 액상 실란중합체를 희석 처리할 수 있다. 또한 고리형태 실란중합체의 경우, 고리 구조를 풀기 위하여 광조사 단계가 진행될 수 있다.
다음으로, 상기 액상 실란중합막이 도포된 기판에 제 1 레이저를 조사함으로써 비정질 실리콘막을 형성한다.(S2) 상기 제 1 레이저 조사 공정은 실란중합체 분자를 분해하여 비정질 실리콘을 형성하기 위한 것이며, 상기 제 1 레이저의 조사에 의해 실란중합체 내의 수소가 기체상으로 이탈된다. 상기 제 1 레이저로는 크세논-염소 엑시머 레이저(Xe-Cl excimer laser)가 사용될 수 있으며, 상기 제 1 레이저의 에너지밀도는 실란중합체 분자의 분해 반응과 수소의 이탈량을 고려하여 결정되며, 100~200mJ/㎠의 에너지밀도를 갖는다. 상기 제 1 레이저 조사에 의해 실란중합체가 분해되어 상기 비정질 실리콘막을 형성하기 위한 최소 온도인 300℃ 이상의 상태가 되며, 또한 상기 비정질 실리콘막 내부의 잔존 수소 농도를 최소화하기 위한 조사밀도(shot density)가 고려되어야 한다. 비정질 실리콘막의 형성을 위한 조사밀도는 단위면적당 1~2이다.
상기 제 1 레이저 조사에 의하여 형성된 비정질 실리콘막에는 20% 이하의 수소 농도가 잔존하며, 비정질 실리콘막 내의 수소 농도가 낮을수록, 본 발명의 목적 물인 다결정 실리콘막의 전기적 특성이 향상되므로 가능한 잔존 수소 농도를 낮추는 것이 바람직하다.
더욱이, 상기 비정질 실리콘막 내에 다량의 수소가 포함되어 있는 경우, 공정의 목표인 다결정 실리콘막의 표면이 거칠어지고 이는 전기적 특성의 저하를 초래한다.
상기와 같이 제 1 레이저의 조사 공정에 의해 비정질 실리콘막이 형성된 기판에 제 2 레이저를 조사함으로써, 다결정 실리콘막을 형성한다.(S3) 상기 제 2 레이저의 조사는 앞선 제 1 레이저 조사 공정과 연속적인 공정으로 행해지며, 따라서 크세논-염소 엑시머 레이저가 사용된다. 또한 제 2 레이저는 상기 제 1 레이저도보다 큰 에너지밀도를 갖으며, 200~400mJ/㎠의 값을 갖는다. 또한 결정화를 위하여 제 1 레이저 조사 공정보다 큰 조사밀도를 갖으며, 대략 10~100이다.
상기와 같은 공정에 의하는 경우, 액상 실란중합체를 사용하기 때문에 실란중합체막의 형성이 매우 용이하며, 또한 연속적인 레이저 조사 공정에 의하기 때문에 고온 공정을 피할 수 있다.
도 2a 내지 2c는 다결정 실리콘막을 형성하기 위한 본 발명의 공정을 개략적으로 도시한 단면도이다.
도 2a에 도시한 바와 같이, 액상 실란중합체를 기판(100) 상에 도포하여 실란중합체막(110)을 형성한다. 액상 실란중합체의 도포는 잉크젯 프린팅 또는 스핀 코팅에 의할 수 있다. 종래에는 기상 원료를 이용하여 기판 상에 실리콘막을 형성 하여 왔기 때문에, 실리콘막의 형성은 화학기상증착법 등에 의하여 왔고, 이는 까다로운 공정 조건 및 고가의 장비를 요구했다. 그러나 액상의 실란중합체를 이용하는 경우에는, 상온, 상압 상태에서 도포가 이루어지며 또한 저렴한 장비를 이용하기 때문에 생산 수율 및 생산 단가의 측면에서 유리하다.
상기 기판(100)은 최종 목적물인 다결정 실리콘막의 용도에 따라 결정되며, 유리기판 또는 플렉서블한 플라스틱기판일 수 있다.
다음, 도 2b에 도시된 바와 같이, 실란중합체막(도 2a의 110)이 형성된 기판(100)에 제 1 레이저를 조사하는 공정이 진행된다. 상기 제 1 레이저 조사 공정은 실란중합체 분자를 분해하여 비정질 실리콘(120)을 형성하기 위한 것이며, 상기 제 1 레이저의 조사에 의해 실란중합체 내의 수소가 기체상으로 이탈된다. 상술한 바와 같이, 상기 제 1 레이저로는 크세논-염소 엑시머 레이저(Xe-Cl eximer laser)가 사용될 수 있으며, 상기 제 1 레이저의 에너지밀도는 실란중합체 분자의 분해 반응과 수소의 이탈량을 고려하여 결정되며, 100~200mJ/㎠의 에너지밀도를 갖는다. 상기 제 1 레이저 조사에 의해 실란중합체가 분해되어 상기 비정질 실리콘막(120)을 형성하기 위한 최소 온도인 300℃ 이상의 상태가 되며, 또한 상기 비정질 실리콘막(120) 내부의 잔존 수소 농도를 최소화하기 위한 조사밀도가 고려되어야 하며, 대략 1~2의 조사밀도를 갖는다.
다음, 도 3b에 도시된 바와 같이, 상기 비정질 실리콘막(도 2b의 120)에 제 2 레이저를 조사하여 결정화시킴으로써 다결정 실리콘막(130)을 얻게 된다. 상기 제 2 레이저의 조사는 앞선 제 1 레이저 조사 공정과 연속적인 공정으로 행해지며, 따라서 크세논-염소 엑시머 레이저가 사용된다. 또한 제 2 레이저는 상기 제 1 레이저도보다 큰 에너지밀도를 갖으며, 200~400mJ/㎠의 값을 갖고 10~100의 조사밀도로 공정이 진행된다.
상기 제 2 레이저의 조사 공정과 앞선 제 1 강도의 레이저 조사 공정이 연속 공정으로 이루어지므로, 공정 시간을 줄일 수 있게 된다. 또한 레이저조사에 의하여 결정화가 이루어지므로, 고온 공정에 의한 여러 가지 제약을 방지할 수 있다. 특히, 플렉서블한 플라스틱 기판을 사용하는 경우에 있어 본 발명은 효과적이다.
본 발명의 실시에 따라 제조된 다결정 실리콘막을 이용하여, 박막트랜지스터(thin film transistor) 및 액정표시장치가 제조될 수 있다.
도시하지는 않았으나, 상기 다결정 실리콘막을 포함하는 박막트랜지스터의 구성을 개략적으로 설명한다. 상기 박막트랜지스터는 절연기판 상에 형성되는 게이트전극, 상기 다결정 실리콘막, 그리고 소스전극 및 드레인 전극 등을 포함한다. 상기 절연기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상부로 게이트 절연막이 형성된다. 다음, 상기 게이트 절연막 상부에 상기 게이트 전극과 대응하여 상기 다결정 실리콘막이 형성되어, 반도체층으로 작동한다. 상기 다결정 실리콘의 반도체층 상부로 서로 이격하는 상기 소스전극 및 드레인전극이 형성된다.
본 발명에 따른 결정화 방법으로 다결정 실리콘으로 제조함으로써, 액상실란중합체를 도포하고, 연속적인 레이저 조사 공정을 통해 다결정 실리콘을 제조하기 때문에 공정 시간을 감소 및 생산수율의 향상을 가져올 수 있다.
또한, 고온 공정을 생략하므로, 기판 선택이 자유롭다.

Claims (7)

  1. 액상 실란중합체를 도포하여 기판 상에 실란중합체막을 형성하는 단계와;
    상기 실란중합체막에 제 1 레이저를 조사하여 비정질 실리콘막을 형성하는 단계와;
    상기 제 1 레이저 조사 후 상기 비정질 실리콘막에 제 2 레이저를 조사하여 다결정 실리콘막을 형성하는 단계를 포함하고,
    상기 액상 실란중합체는 SinH2n으로 표시되고 3≤n<10이며, 상기 제 2 레이저는 상기 제 1 레이저보다 큰 에너지밀도를 가지며, 상기 제 1 레이저는 100~200mJ/cm2의 에너지 밀도를 갖고 상기 제 2 레이저는 200~400mJ/cm2의 에너지 밀도를 갖고,
    상기 비정질 실리콘막의 형성 단계는 상기 비정질 실리콘막의 잔존 수소 농도가 20% 이하에 이르도록 진행되는 것을 특징으로 하는 박막트랜지스터의 반도체층용 다결정 실리콘막의 제조방법.
  2. 제 1 항에 있어서,
    상기 액상 실란중합체는 사이클로펜타실란인 것을 특징으로 하는 다결정 실리콘막의 제조방법.
  3. 제 1 항에 있어서,
    상기 실란중합체막의 형성 단계는 상온, 상압 상태에서 이루어지는 것을 특징으로 하는 박막트랜지스터의 반도체층용 다결정 실리콘막의 제조방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 기판은 플라스틱으로 이루어지는 것을 특징으로 하는 박막트랜지스터의 반도체층용 다결정 실리콘막의 제조방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 실란중합체막의 형성 단계 이전에 상기 액상 실란중합체에 광조사하는 단계를 더욱 포함하는 박막트랜지스터의 반도체층용 다결정 실리콘막의 제조방법.
KR1020060055617A 2006-06-20 2006-06-20 다결정 실리콘막의 제조방법 KR101272175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055617A KR101272175B1 (ko) 2006-06-20 2006-06-20 다결정 실리콘막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055617A KR101272175B1 (ko) 2006-06-20 2006-06-20 다결정 실리콘막의 제조방법

Publications (2)

Publication Number Publication Date
KR20070120839A KR20070120839A (ko) 2007-12-26
KR101272175B1 true KR101272175B1 (ko) 2013-06-07

Family

ID=39138467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055617A KR101272175B1 (ko) 2006-06-20 2006-06-20 다결정 실리콘막의 제조방법

Country Status (1)

Country Link
KR (1) KR101272175B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312258A (ja) * 1996-05-22 1997-12-02 Ricoh Co Ltd 多結晶シリコン薄膜積層体、その製造方法、シリコン薄膜太陽電池
KR20010097931A (ko) * 2000-04-27 2001-11-08 김순택 반도체소자 제조방법의 다결정실리콘 결정화방법
JP2005202279A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 被転写層の剥離方法、薄膜デバイス装置とその製造方法、アクティブマトリクス基板とその製造方法、及び電気光学装置
JP2005251982A (ja) * 2004-03-04 2005-09-15 Seiko Epson Corp シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312258A (ja) * 1996-05-22 1997-12-02 Ricoh Co Ltd 多結晶シリコン薄膜積層体、その製造方法、シリコン薄膜太陽電池
KR20010097931A (ko) * 2000-04-27 2001-11-08 김순택 반도체소자 제조방법의 다결정실리콘 결정화방법
JP2005202279A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 被転写層の剥離方法、薄膜デバイス装置とその製造方法、アクティブマトリクス基板とその製造方法、及び電気光学装置
JP2005251982A (ja) * 2004-03-04 2005-09-15 Seiko Epson Corp シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法

Also Published As

Publication number Publication date
KR20070120839A (ko) 2007-12-26

Similar Documents

Publication Publication Date Title
US5970327A (en) Method of fabricating a thin film transistor
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
US6407012B1 (en) Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display and infrared irradiating device
KR100688837B1 (ko) 결정질 실리콘 증착을 위한 화학기상증착장치
KR100734393B1 (ko) 실리콘 박막의 원자층 증착 방법
US8940625B2 (en) Low temperature polysilicon thin film and manufacturing method thereof
US20160133755A1 (en) Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device
JP2009032757A (ja) 薄膜半導体装置の製造方法
WO2009081775A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
WO2011040279A1 (ja) 半導体装置およびその製造方法
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
KR101272175B1 (ko) 다결정 실리콘막의 제조방법
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
US7083676B2 (en) Method of laser crystallization
KR101202524B1 (ko) 레이저 결정화 장비 및 구동방법, 그를 이용한폴리실리콘막, 박막트랜지스터 및 액정표시장치의 제조방법
JP2001051301A (ja) 液晶表示パネルの製造方法
KR100669499B1 (ko) 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
KR101744006B1 (ko) 플라즈마에 의한 비정질 실리콘의 결정화 방법
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
US20040106244A1 (en) Method of crystallizing amorphous silicon and device fabricated using the same
CN100388423C (zh) 多晶硅薄膜的制造方法以及由此获得的薄膜晶体管
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7