KR101266509B1 - Package module of battery protection circuits using flip chip - Google Patents

Package module of battery protection circuits using flip chip Download PDF

Info

Publication number
KR101266509B1
KR101266509B1 KR1020120042808A KR20120042808A KR101266509B1 KR 101266509 B1 KR101266509 B1 KR 101266509B1 KR 1020120042808 A KR1020120042808 A KR 1020120042808A KR 20120042808 A KR20120042808 A KR 20120042808A KR 101266509 B1 KR101266509 B1 KR 101266509B1
Authority
KR
South Korea
Prior art keywords
connection terminal
lead
external connection
internal connection
conductive lead
Prior art date
Application number
KR1020120042808A
Other languages
Korean (ko)
Inventor
나혁휘
김영석
안상훈
박성범
박승욱
조현목
박민호
박재구
채윤희
지영남
이현석
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020120042808A priority Critical patent/KR101266509B1/en
Application granted granted Critical
Publication of KR101266509B1 publication Critical patent/KR101266509B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

PURPOSE: A package module of a battery protection circuit is provided to minimize wire bonding, to improve electro conductivity through flip-chip bonding, and to reduce the production costs. CONSTITUTION: A package module of a battery protection circuit comprises: first and second interconnection terminal regions in which first and second interconnection terminals connected to a battery can with a bare cell are aligned respectively; an outer connection terminal region in which plural outer connection terminals are aligned; and one flip-chip having first and second FETs with a common drain structure, and a protection IC circuit. The package module comprises: a packaged structure which has a protection circuit area adjacent to the flip-chip in which plural manual components with resistance and a capacitor are aligned; plural outer connection terminals exposed on the top surface; and the first and second interconnection terminals exposed on the bottom surface.

Description

플립칩을 이용한 배터리 보호회로의 패키지 모듈{Package module of battery protection circuits using flip chip}Package module of battery protection circuits using flip chip

본 발명은 플립칩을 이용한 배터리 보호회로의 패키지 모듈에 관한 것으로, 보다 구체적으로는, 소형화가 가능하고, 배터리 팩 또는 배터리 캔에 용이하게 장착가능하며, 전기전도도가 향상되고 생산비용을 줄일 수 있는 배터리 보호회로의 패키지 모듈에 관한 것이다.
The present invention relates to a package module of a battery protection circuit using a flip chip, more specifically, it can be miniaturized, can be easily mounted on a battery pack or a battery can, can improve the electrical conductivity and reduce the production cost It relates to a package module of the battery protection circuit.

일반적으로 휴대폰, PDA 등의 휴대단말기 등에 배터리가 사용되고 있다.Generally, batteries are used in mobile terminals such as mobile phones and PDAs.

리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되는 배터리로 과충전, 과전류시에 발열하고, 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성까지 갖는다.Lithium-ion batteries are the most widely used batteries in portable terminals and the like. They generate heat during overcharging and overcurrent, and if the heat continues to increase in temperature, performance deterioration and risk of explosion occur.

따라서, 통상의 배터리에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로모듈이 실장되어 있거나, 배터리 외부에서 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 보호회로를 설치하여 사용한다.Therefore, a conventional battery is equipped with a protection circuit module for detecting and blocking overcharge, over-discharge, and over-current, or a protection circuit for detecting overcharge, over-discharge, .

이러한 종래의 보호회로는 인쇄회로기판(PCB)에 프로텍션(prtection) IC와 2개의 FET, 저항, 및 커패시터 등을 납땜으로 접합시켜 이루어지는 것이 일반적이다. 그러나 이러한 종래의 보호회로는 프로텍션(prtection) IC와 2개의 FET 및 저항, 커패시터 등이 차지하는 공간이 너무 커서 소형화에 한계가 있다는 문제점이 있다. Such a conventional protection circuit is generally formed by soldering a protection IC and two FETs, resistors, and capacitors to a printed circuit board (PCB). However, such a conventional protection circuit has a problem in that the space occupied by a protection IC, two FETs, a resistor, a capacitor, and the like is too large to limit the miniaturization.

또한, 상기 보호회로의 배터리 팩에의 장착시 별도의 작업이 필요하고, 보호회로를 장착 후에, 별도의 배선이나 와이어 본딩 또는 PCB 기판의 패턴 또는 PCB 기판의 노출된 단자를 통해 외부 연결단자나 내부연결단자들과 연결시켜 줘야 하는 등 작업이 복잡하다는 문제점이 있었다.
In addition, when the protection circuit is mounted on the battery pack, a separate work is required, and after mounting the protection circuit, the external connection terminal or the internal connection through a separate wiring or wire bonding or a pattern of the PCB board or an exposed terminal of the PCB board There is a problem that the work is complicated, such as the need to connect to the connectors.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 배터리 보호회로의 패키지 모듈을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a package module of a battery protection circuit that can overcome the above-mentioned conventional problems.

본 발명의 다른 목적은 패키지를 구성함에 있어, 와이어 본딩을 최소화하고 플립칩 본딩을 통해 전기전도도를 향상시키고 생산비용을 줄일 수 있는 배터리 보호회로의 패키지 모듈을 제공하는 데 있다.Another object of the present invention is to provide a package module of a battery protection circuit which can minimize wire bonding, improve electrical conductivity and reduce production cost through flip chip bonding in constructing a package.

본 발명의 다른 목적은 집적화 및 소형화에 유리한 배터리 보호회로의 패키지 모듈을 제공하는 데 있다.Another object of the present invention is to provide a package module of a battery protection circuit, which is advantageous for integration and miniaturization.

본 발명의 또 다른 목적은 배터리 팩이나 배터리 캔에의 장착이 용이한 배터리 보호회로의 패키지 모듈을 제공하는 데 있다.It is still another object of the present invention to provide a package module of a battery protection circuit which is easily mounted on a battery pack or a battery can.

본 발명의 또 다른 목적은 패키지 모듈 제조에서 공정단순화를 이룰 수 있는 배터리 보호회로의 패키지 모듈을 제공하는 데 있다.
Still another object of the present invention is to provide a package module of a battery protection circuit which can achieve a process simplification in manufacturing a package module.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 배터리 보호회로의 패키지모듈은, 양쪽가장자리부분에 각각 구비되며, 베어셀이 내장된 배터리 캔과 연결되는 제1내부연결단자 및 제2내부연결단자가 각각 배치되는 제1내부연결단자영역 및 제2내부연결단자영역과; 상기 제1내부연결단자영역에 인접되며, 복수의 외부연결단자들이 배치되는 외부연결단자영역과; 상기 외부연결단자영역과 상기 제2내부연결단자영역 사이에 배치되며, 과방전 및 과충전상태에서 스위칭 소자들로 기능하는 공통 드레인 구조의 제1FET 및 제2FET와, 과방전 및 과충전 동작을 제어하는 프로텍션(protection) IC 회로가 하나의 플립칩으로 구현되어 배치되고, 상기 플립칩에 인접되어 저항 및 커패시터를 포함하는 복수의 수동소자들이 배치되는 보호회로영역을 구비하여, 상부면에는 상기 복수의 외부연결단자들이 노출되고, 하부면에는 상기 제1내부연결단자 및 상기 제2내부연결단자가 노출되도록 패키징된 구조를 가진다.According to an embodiment of the present invention for achieving some of the technical problems described above, the package module of the battery protection circuit according to the present invention, respectively provided at both edge portions, the first internal connected to the battery can with a built-in bare cell A first internal connection terminal region and a second internal connection terminal region on which a connection terminal and a second internal connection terminal are disposed; An external connection terminal region adjacent to the first internal connection terminal region and having a plurality of external connection terminals; A first drain and a second drain having a common drain structure disposed between the external connection terminal region and the second internal connection terminal region and functioning as switching elements in an overdischarge and overcharge state, and protection for controlling overdischarge and overcharge operations; (Protection) An IC circuit is implemented as a single flip chip is disposed, and a protection circuit area adjacent to the flip chip is disposed a plurality of passive elements including a resistor and a capacitor, the upper surface of the plurality of external connection Terminals are exposed, and a bottom surface has a structure packaged to expose the first internal connection terminal and the second internal connection terminal.

상기 플립칩은, 충전전압 및 방전전압이 인가되기 위한 전압인가 단자(VDD), 충방전 상태를 감지하기 위한 감지단자(V-), 상기 제1FET의 소오스 단자인 제1소오스 단자(S1), 및 상기 제2FET의 소오스 단자인 제2소오스 단자(S2)가 외부연결을 위한 외부단자로 노출되는 구조를 가질 수 있다.The flip chip includes a voltage applying terminal (VDD) for applying a charge voltage and a discharge voltage, a sensing terminal (V-) for detecting a charge / discharge state, a first source terminal (S1) serving as a source terminal of the first FET, And a second source terminal S2, which is a source terminal of the second FET, is exposed as an external terminal for external connection.

상기 배터리 보호회로의 패키지모듈은, 상기 보호회로영역에 배치되며, 상기 플립칩의 일면에 구비된 복수의 솔더볼들과의 본딩결합 및 상기 복수의 수동소자들의 배치를 위해 구비되는 복수의 도전성 리드들과; 상기 외부연결단자 영역에 순차적으로 배치되어 상기 복수의 외부연결단자들을 구성하는 제1외부연결단자용 리드, 제2외부연결단자용 리드, 및 제3외부연결단자용 리드와; 제1외부연결단자용 리드에서 연장되어 구성되며, 상기 제1내부연결단자 영역에 구비되어 상기 제1내부연결단자를 구성하는 제1내부연결단자용 리드와; 상기 제2내부연결단자 영역에 구비되어 상기 제2내부연결단자를 구성하는 제2내부연결단자용 리드를 구비하는 리드프레임 구조를 가질 수 있다.The package module of the battery protection circuit is disposed in the protection circuit area and includes a plurality of conductive leads provided for bonding and bonding of a plurality of solder balls provided on one surface of the flip chip and for arranging the plurality of passive elements. and; A first external connection terminal lead, a second external connection terminal lead, and a third external connection terminal lead sequentially arranged in the external connection terminal area to constitute the plurality of external connection terminals; A first internal connection terminal lead extending from a first external connection terminal lead and provided in the first internal connection terminal area to constitute the first internal connection terminal; It may have a lead frame structure provided in the second internal connection terminal region having a lead for the second internal connection terminal constituting the second internal connection terminal.

상기 복수의 도전성 리드들은, 상기 플립칩의 상기 감지단자(V-)와 본딩결합되기 위한 제1도전성 리드와; 상기 제3외부연결단자용 리드에서 연장되어 구성되며, 상기 제1도전성 리드에 인접배치되는 제2도전성 리드와; 상기 제3외부연결단자용 리드에서 연장되어 구성되며, 상기 플립칩의 상기 제2FET의 소오스 단자(S2)와 본딩결합되기 위한 제3도전성 리드와; 상기 제2내부연결단자용 리드에서 연장되어 구성되며, 상기 플립칩의 상기 제1FET의 소오스 단자(S1)와 본딩결합되기 위한 제4도전성 리드와; 상기 제2내부연결단자용 리드와 인접되어 배치되며 상기 플립칩의 전압인가단자(VDD)와 본딩결합되기 위한 제5도전성 리드와; 상기 제5도전성 리드와 인접되어 배치되는 제6도전성 리드를 구비할 수 있다.The plurality of conductive leads may include: a first conductive lead for bonding with the sensing terminal (V−) of the flip chip; A second conductive lead extending from the lead for the third external connection terminal and disposed adjacent to the first conductive lead; A third conductive lead extending from the lead for the third external connection terminal, the third conductive lead being bonded to the source terminal S2 of the second FET of the flip chip; A fourth conductive lead extending from the lead for the second internal connection terminal, the fourth conductive lead being bonded to the source terminal S1 of the first FET of the flip chip; A fifth conductive lead disposed adjacent to the second internal connection terminal lead and bonded to the voltage applying terminal VDD of the flip chip; The sixth conductive lead may be disposed adjacent to the fifth conductive lead.

상기 플립칩은, 상기 제1도전성 리드, 상기 제3도전성 리드, 상기 제4도전성 리드, 및 상기 제5도전성 리드와 본딩결합되고, 상기 복수의 수동소자들 중 제1저항은 상기 제5도전성 리드와 상기 제6도전성 리드 사이에 배치되고, 상기 복수의 수동소자들 중 제2저항은 상기 제1도전성 리드와 상기 제2도전성 리드 사이에 배치되고, 상기 복수의 수동소자들 중 제1커패시터는 상기 제5도전성 리드와 상기 제2내부연결단자용 리드 사이에 배치되고, 상기 복수의 수동소자들 중 제2커패시터는 상기 제3도전성 리드와 상기 제2내부연결단자용 리드 사이에 배치되고, 상기 복수의 수동소자들 중 서지보호회로를 구성하는 소자들은 상기 제2외부연결단자용 리드와 상기 제3외부연결단자용 리드 사이에 병렬로 배치되며, 상기 제6도전성 리드와 상기 제1외부연결단자용 리드는 와이어 본딩으로 연결되어, 상기 배터리 보호회로를 구성할 수 있다.The flip chip is bonded to the first conductive lead, the third conductive lead, the fourth conductive lead, and the fifth conductive lead, and the first resistor of the plurality of passive elements is the fifth conductive lead. And a second resistor of the plurality of passive elements are disposed between the first conductive lead and the second conductive lead, and a first capacitor of the plurality of passive elements is disposed between the first conductive element and the sixth conductive lead. Disposed between a fifth conductive lead and the lead for the second internal connection terminal, and a second capacitor among the plurality of passive elements is disposed between the third conductive lead and the lead for the second internal connection terminal, The elements constituting the surge protection circuit among the passive elements of the circuit board are arranged in parallel between the second external connection terminal lead and the third external connection terminal lead, and the sixth conductive lead and the first external connection terminal. Lead may be connected by wire bonding, the configuration of the battery protection circuit.

상기 서지보호회로는 두 개의 저항을 병렬연결하는 구성, 또는 하나의 저항과 하나의 커패시터를 병렬연결하는 구성, 및 하나의 저항과 하나의 배리스터를 병렬연결하는 구성 중 어느 하나를 선택하여 구성가능하다.The surge protection circuit may be configured by selecting any one of a configuration in which two resistors are connected in parallel, or a configuration in which one resistor and one capacitor are connected in parallel, and a configuration in which one resistor and one varistor are connected in parallel. .

상기 복수의 도전성 리드들은 상기 제1도전성 리드와 상기 제6도전성 리드 사이에 배치되는 커패시터용 도전성 리드를 더 구비하고, 상기 복수의 수동소자들은 제3커패시터를 더 구비하며, 상기 제3커패시터는 상기 제6도전성 리드와 상기 커패시터용 도전성 리드 사이에 배치되고, 상기 커패시터용 도전성 리드와 상기 제3외부연결단자용 리드는 와이어 본딩으로 연결되어, 상기 배터리 보호회로를 구성할 수 있다.The plurality of conductive leads may further include a conductive lead for a capacitor disposed between the first conductive lead and the sixth conductive lead, wherein the plurality of passive elements further include a third capacitor, and the third capacitor may include the The battery module may be disposed between the sixth conductive lead and the conductive lead for the capacitor, and the conductive lead for the capacitor and the lead for the third external connection terminal may be connected by wire bonding to form the battery protection circuit.

상기 배터리 보호회로의 패키지 모듈은, 베어셀이 내장되며 상기 제1내부연결단자 및 상기 제2내부연결단자가 연결되기 위한 단자들이 외부에 노출된 배터리 캔과, 상기 배터리캔의 상부면에 결합되고, 상기 복수의 외부연결단자들이 외부에 노출되도록 하는 외부연결단자용 관통홀들을 가지는 상부케이스 사이에 배치되어 배터리 팩을 구성할 수 있다.The package module of the battery protection circuit may include a battery can having a bare cell therein and having terminals for connecting the first internal connection terminal and the second internal connection terminal exposed to the outside, and an upper surface of the battery can. The battery pack may be disposed between the upper cases having through holes for the external connection terminals to expose the plurality of external connection terminals to the outside.

상기 복수의 외부연결단자들, 상기 제1내부연결단자 및 상기 제2내부연결단자 중에서 선택된 적어도 하나의 연결단자는, 상기 배터리 보호회로의 패키지 모듈의 외부로 노출된 부분의 전부 또는 일부가 도금될 수 있다.At least one connection terminal selected from the plurality of external connection terminals, the first internal connection terminal and the second internal connection terminal may be plated with all or a part of an externally exposed portion of the package module of the battery protection circuit. Can be.

상기 복수의 외부연결단자들, 상기 제1내부연결단자 및 상기 제2내부연결단자의 도금을 위한 도금물질은 금, 은, 니켈, 주석 및 크롬 중에서 선택된 적어도 하나의 도금물질일 수 있다.The plating material for plating the plurality of external connection terminals, the first internal connection terminal and the second internal connection terminal may be at least one plating material selected from gold, silver, nickel, tin, and chromium.

상기 외부연결단자영역 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 상기 제1내부연결단자영역, 제2내부연결단자영역, 및 상기 보호회로영역 내의 리드들보다 다운셋(down set) 된 구조를 가지거나, 상기 제1내부연결단자영역, 제2내부연결단자영역, 및 상기 보호회로영역 내의 리드들은 상기 외부연결단자영역 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)보다 다운셋(down set) 된 구조를 가질 수 있다.
Leads P +, CF, and P- for the first to third external connection terminals in the external connection terminal region are lower than the leads in the first internal connection terminal region, the second internal connection terminal region, and the protection circuit region. Leads in the down set structure, or in the first internal connection terminal region, the second internal connection terminal region, and the protection circuit region may include leads for the first to third external connection terminals in the external connection terminal region. It may have a structure that is downset than (P +, CF, P-).

본 발명에 따르면, 배터리 보호회로를 구성하는 프로텍션회로, FET 등을 하나의 플립칩으로 구현하여 복수의 수동소자들, 외부연결단자들, 내부연결단자들과 함께 하나의 패키지 모듈로 구성이 가능하므로, 별도의 모듈제조공정이 필요하였던 기존 방법보다 제조공정이 최소화 되며, 배터리 캔에의 장착이 편리하고, 소형화에 유리한 장점이 있다. 또한, 플립칩을 이용하여 플립칩 본딩을 수행함에 따라 기존 와이어 본딩 대비 전기전도도가 향상되고 생산비용을 줄일 수 있다.
According to the present invention, by implementing a protection circuit, FET, etc. constituting the battery protection circuit in a single flip chip can be configured as a package module with a plurality of passive elements, external connection terminals, internal connection terminals In addition, the manufacturing process is minimized compared to the existing method, which requires a separate module manufacturing process, and it is convenient to install the battery can and has the advantage of miniaturization. In addition, as the flip chip bonding is performed using the flip chip, the electrical conductivity is improved and the production cost is reduced compared to the existing wire bonding.

도 1은 일반적인 배터리 보호회로의 회로도이다.
도 2는 본 발명의 실시예들에 따른 배터리 보호회로를 구성하는 플립칩의 외형도이다.
도 3은 본 발명의 제1실시예에 따른 도 2의 플립칩을 이용한 배터리 보호회로의 회로도이다.
도 4는 도 3의 배터리 보호회로의 패키지 모듈을 위한 리드프레임의 배치도이다.
도 5는 도 4의 리드프레임에 도 3의 배터리 보호회로를 구현한 패키지 모듈의 내부 배치구조도이다.
도 6은 본 발명의 제2실시예에 따른 도 2의 플립칩을 이용한 배터리 보호회로의 회로도이다.
도 7은 도 6의 배터리 보호회로의 패키지 모듈을 위한 리드프레임의 배치도이다.
도 8은 도 7의 리드프레임에 도 6의 배터리 보호회로를 구현한 패키지 모듈의 내부 배치구조도이다.
도 9는 도 5 및 도 8의 패키지 모듈의 외형을 나타낸 것이다.
도 10은 도 9의 패키지 모듈의 배터리 캔과의 결합과정을 나타낸 것이다.
도 11은 도 9의 패키지 모듈이 장착된 배터리 팩의 외형을 나타낸 것이다. 1 is a circuit diagram of a general battery protection circuit.
2 is an external view of a flip chip constituting a battery protection circuit according to embodiments of the present invention.
3 is a circuit diagram of a battery protection circuit using a flip chip of FIG. 2 according to a first embodiment of the present invention.
FIG. 4 is a layout view of a leadframe for a package module of the battery protection circuit of FIG. 3.
FIG. 5 is a diagram illustrating an internal layout of a package module implementing the battery protection circuit of FIG. 3 in the leadframe of FIG. 4.
6 is a circuit diagram of a battery protection circuit using the flip chip of FIG. 2 according to a second embodiment of the present invention.
FIG. 7 is a layout view of a leadframe for a package module of the battery protection circuit of FIG. 6.
FIG. 8 is a diagram illustrating an internal layout of a package module implementing the battery protection circuit of FIG. 6 in the lead frame of FIG. 7.
FIG. 9 illustrates the external appearance of the package module of FIGS. 5 and 8.
FIG. 10 illustrates a process of coupling the battery module of the package module of FIG. 9.
FIG. 11 is a view illustrating an appearance of a battery pack in which the package module of FIG. 9 is mounted.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings without intending to intend to provide a thorough understanding of the present invention to a person having ordinary skill in the art to which the present invention belongs.

도 1은 일반적인 배터리 보호회로의 회로도를 나타낸 것이다.1 shows a circuit diagram of a general battery protection circuit.

도 1에 도시된 바와 같이, 일반적인 배터리 보호회로(500)는 배터리 셀에 연결되기 위한 제1 및 제2내부연결단자(B+,B-), 충전시에는 충전기에 연결되고, 방전시에는 배터리 전원에 의하여 동작되는 전자기기(예, 휴대단말기 등)와 연결되기 위한 제1 내지 제3 외부연결단자들(P+,CF,P-)을 구비한다. 여기서 제1 내지 제3 외부연결단자들(P+,CF,P-) 중 제1외부연결단자(P+) 및 제3외부연결단자(P-)는 전원공급을 위한 것이고 나머지 하나의 외부연결단자인 제2외부연결단자(CF)는 배터리 셀 용량 측정 및 ESD(Electrostatic Discharge), 서지(surge) 보호를 위한 보호단자로서 기능한다. As shown in FIG. 1, a general battery protection circuit 500 is connected to a battery cell with first and second internal connection terminals B + and B-, and is connected to a charger when charging and a battery power source when discharging. First to third external connection terminals (P +, CF, P-) for connecting to an electronic device (for example, a mobile terminal, etc.) operated by the. Here, the first external connection terminal P + and the third external connection terminal P- among the first to third external connection terminals P +, CF, and P- are for power supply and the other external connection terminal is The second external connection terminal CF functions as a protection terminal for measuring battery cell capacity, electrostatic discharge (ESD), and surge protection.

그리고 상기 배터리 보호회로(500)는 공통드레인 구조의 두개의 FET(FET1, FET2), 프로텍션 IC(120), 저항(R1,R2,R3), 배리스터(varistor)(V1), 및 커패시터(C1,C2)의 연결구조를 가진다. The battery protection circuit 500 includes two FETs FET1 and FET2, a protection IC 120, resistors R1, R2 and R3, a varistor V1, and a capacitor C1, having a common drain structure. C2) has a connection structure.

상기 두개의 FET(FET1, FET2)은 드레인 단자들이 전기적으로 서로 연결되어 있는 제1FET(FET1)과 제2FET(FET2)으로 구성된다.The two FETs FET1 and FET2 include a first FET1 and a second FET2 having drain terminals electrically connected to each other.

프로텍션 IC(120)는 저항(R1)을 통하여 배터리의 (+)단자인 제1내부연결단자(B+)와 연결되고 제1노드(n1)를 통해 충전전압 또는 방전전압이 인가되는 전압인가와 배터리 전압을 감지하는 단자(VDD단자), 프로텍션IC(110) 내부의 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 제1FET(FET1)를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 제2FET(FET2)를 오프시키기 위한 충전차단신호 출력단자(C0단자)를 갖는다. The protection IC 120 is connected to the first internal connection terminal B +, which is a (+) terminal of the battery, through the resistor R1, and is supplied with a charge voltage or a discharge voltage through the first node n1 and the battery. Voltage sensing terminal (VDD terminal), reference terminal (VSS terminal) as a reference for the operating voltage inside the protection IC 110, sensing terminal (V-terminal), over-discharge for sensing the charge and discharge and overcurrent conditions And a discharge cutoff signal output terminal (DO terminal) for turning off the first FET (FET1) in a state, and a charge cutoff signal output terminal (C0 terminal) for turning off the second FET (FET2) in an overcharge state.

이때, 프로텍션 IC(120)의 내부는 적어도 하나의 과방전 디텍터, 적어도 하나의 과충전 디텍터, 적어도 하나의 방전 과전류 디텍터, 적어도 하나의 충전 과전류 디텍터 등을 구비하고 있다. 여기서 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(SPEC)으로 변경이 가능하며 그 정해진 기준에 따라 프로텍션 IC(120)의 각 단자별 전압차를 인지하여 충ㆍ방전 상태를 판정한다. In this case, the inside of the protection IC 120 includes at least one overdischarge detector, at least one overcharge detector, at least one discharge overcurrent detector, at least one charge overcurrent detector, and the like. Here, the criterion for determining the charge and discharge states can be changed to a specification required by the user, and the charge / discharge state is determined by recognizing the voltage difference of each terminal of the protection IC 120 according to the determined criterion.

상기 프로텍션 IC(120)는 방전시에 과방전상태에 이르게 되면, DO단자는 로우(LOW)로 되어 제1FET(FET1)를 오프시키고, 과충전 상태에 이르게 되면 CO단자가 로우로 되어 제2FET(FET2)를 오프시키고, 과전류가 흐르는 경우에는 충전시에는 제2FET(FET2), 방전시에는 제1FET(FET1)를 오프시키도록 구성되어 있다.When the protection IC 120 reaches an overdischarge state during discharge, the DO terminal goes low to turn off the first FET1, and when the overcharge state reaches the overcharge state, the CO terminal goes low to cause a second FET2. ) Is turned off, and when the overcurrent flows, the second FET (FET2) is charged during charging and the first FET (FET1) is turned off when discharging.

상기 저항(R1)과 상기 커패시터(C1)는 상기 프로텍션 IC(120)의 공급전원의 변동을 안정시키는 역할을 한다. 저항(R1)은 배터리의 전원(V1) 공급노드인 제1노드(n1)와 상기 프로텍션 IC(120)의 VDD 단자 사이에 연결되고, 상기 커패시터(C1)은 상기 프로텍션 IC의 VDD단자와 VSS단자 사이에 연결된다. The resistor R1 and the capacitor C1 serve to stabilize the fluctuation of the power supply of the protection IC 120. The resistor R1 is connected between the first node n1, which is a power supply V1 of the battery, and the VDD terminal of the protection IC 120, and the capacitor C1 is connected to the VDD terminal and the VSS terminal of the protection IC. Is connected between.

여기서 제1노드(n1)는 제1내부연결단자(B+)와 제1외부연결단자(P+)에 연결되어 있다.Here, the first node n1 is connected to the first internal connection terminal B + and the first external connection terminal P +.

저항(R1)을 크게 하면 전압 검출시 프로텍션 IC(120) 내부에 침투되는 전류에 의해서 검출전압이 높아지기 때문에 저항(R1)의 값은 1KΩ 이하의 적당한 값으로 설정된다. 또한 안정된 동작을 위해서 상기 커패시터(C1)의 값은 0.01μF 이상의 적당한 값을 가진다.When the resistance R1 is increased, the detection voltage becomes higher due to the current penetrated into the protection IC 120 at the time of voltage detection. Therefore, the value of the resistor R1 is set to an appropriate value of 1 K or less. Also, for stable operation, the value of the capacitor C1 has an appropriate value of 0.01 mu F or more.

그리고 저항(R1)과 저항(R2)은 프로텍션 IC(120)의 절대 최대정격을 초과하는 고전압 충전기 또는 충전기가 거꾸로 연결되는 경우 전류 제한 저항이 된다. 저항(R2)은 상기 프로텍션 IC(120)의 V-단자와 상기 제2FET(FET2)의 소오스 단자(S2)가 연결된 제2노드(n2) 사이에 연결된다. 저항(R1)과 저항(R2)은 전원소비의 원인이 될 수 있으므로 통상 저항(R1)과 저항(R2)의 저항값의 합은 1KΩ 보다 크게 설정된다. 그리고 저항(R2)이 너무 크다면 과충전 차단후에 복귀가 일어나지 않을 수 있으므로, 저항(R2)의 값은 10KΩ 또는 그 이하의 값으로 설정된다. And the resistors R1 and R2 become current limiting resistors when the high voltage charger or charger exceeding the absolute maximum rating of the protection IC 120 is connected upside down. The resistor R2 is connected between the V-terminal of the protection IC 120 and the second node n2 to which the source terminal S2 of the second FET2 is connected. Since the resistors R1 and R2 may cause power consumption, the sum of the resistance values of the resistors R1 and R2 is usually set to be larger than 1 K ?. If the resistance R2 is too large, the return may not occur after the overcharge cutoff, so that the value of the resistance R2 is set to a value of 10K or less.

커패시터(C2)는 상기 제2노드(n2)(또는 제3외부연결단자(P-))와 상기 제1FET(FET1)의 소오스 단자(S1)(또는 VSS 단자, 제2내부연결단자(B-)) 사이에 연결되는 구조를 가진다. 커패시터(C2)는 상기 배터리 보호회로 제품의 특성에 크게 영향을 끼치지는 않지만, 유저의 요청이나 안정성을 위해 추가되고 있다. 상기 커패시터(C2)는 전압변동이나 외부 노이즈에 대한 내성을 향상시켜 시스템을 안정화 시키는 효과를 위한 것이다. The capacitor C2 is connected to the source node S1 (or VSS terminal and the second internal connection terminal B−) of the second node n2 (or the third external connection terminal P−) and the first FET1. )) Has a structure that is connected between. The capacitor C2 does not significantly affect the characteristics of the battery protection circuit product, but is added for user's request or stability. The capacitor C2 is for the effect of stabilizing the system by improving resistance to voltage fluctuations or external noise.

그리고 저항(R3) 및 배리스터(V1)는 ESD(Electrostatic Discharge) 등을 포함하는 서지(surge) 보호를 위한 소자들로써, 서로 병렬연결되는 구조로 제2외부연결단자(CF)와 상기 제2노드(n2)(또는 제3외부연결단자(P-)) 사이에 연결 배치된다. 상기 배리스터(V1)는 과전압 발생시 저항이 낮아지는 소자로, 과전압이 발생되는 경우 저항이 낮아져 과전압으로 인한 회로손상 등을 최소화할 수 있다.In addition, the resistor R3 and the varistor V1 are surge protection devices including an electrostatic discharge (ESD) and the like. The resistor R3 and the varistor V1 are connected in parallel to each other and have a second external connection terminal CF and the second node. n2) (or a third external connection terminal P-). The resistance of the varistor (V1) is lowered when an overvoltage occurs. When the overvoltage is generated, the resistance of the varistor (V1) is lowered, thereby minimizing circuit damage due to overvoltage.

도 2는 본 발명의 실시예들에 따른 배터리 보호회로의 패키지 모듈 구성을 위한 플립칩의 외형도이다.2 is an external view of a flip chip for a package module configuration of a battery protection circuit according to embodiments of the present invention.

도 2에 도시된 바와 같이, 상기 플립칩(200)은 도 1의 일반적인 배터리 보호회로에서 프로텍션 IC(120)와 공통드레인 구조의 두 개의 FET(FET1,FET2)을 하나의 칩으로 원칩화하여 구현된 것이다. 즉 도 2의 플립칩(200)은 과방전 및 과충전상태에서 스위칭 소자들로 기능하는 공통 드레인 구조의 제1FET 및 제2FET와, 과방전 및 과충전 동작을 제어하는 프로텍션(protection) IC 회로를 내장하고 있다.As illustrated in FIG. 2, the flip chip 200 is implemented by one chip of the protection IC 120 and two FETs FET1 and FET2 having a common drain structure in one chip in the general battery protection circuit of FIG. 1. will be. That is, the flip chip 200 of FIG. 2 includes a first drain and a second drain having a common drain structure that functions as switching elements in over-discharge and overcharge states, and a protection IC circuit for controlling over-discharge and overcharge operations. have.

또한, 상기 플립칩(200)은 도 1에서 프로텍션 IC(120)와 공통드레인 구조의 두 개의 FET(FET1,FET2)를 포함하는 부분(200)을 하나의 칩으로 원칩화 하여 구현한 것이므로, 상기 플립칩(200)의 동작이나 회로구성은 도 1의 프로텍션 IC(120)와 공통드레인 구조의 두 개의 FET(FET1,FET2)를 포함하는 부분(200)의 동작이나 회로구성과 동일하다.In addition, since the flip chip 200 is implemented by one chip of the portion 200 including the protection IC 120 and two FETs (FET1, FET2) having a common drain structure as one chip in FIG. The operation or circuit configuration of the chip 200 is the same as the operation or circuit configuration of the portion 200 including the protection IC 120 of FIG. 1 and two FETs FET1 and FET2 having a common drain structure.

이에 따라, 상기 플립칩(200)은 일면에 충전전압 및 방전전압이 인가되기 위한 전압인가 단자(VDD), 충방전 상태를 감지하기 위한 감지단자(V-), 상기 제1FET의 소오스 단자인 제1소오스 단자(S1), 및 상기 제2FET의 소오스 단자인 제2소오스 단자(S2)를 외부연결을 위한 외부단자로 노출되는 구조를 가지게 된다. 도 1의 회로에서 프로텍션 IC(120)의 방전차단신호출력단자(DO)나 충전차단신호출력단자(CO)는 상기 플립칩(200)에 내장되므로 외부단자로는 노출되지 않는다. Accordingly, the flip chip 200 may include a voltage applying terminal VDD for applying charge and discharge voltages to one surface, a detection terminal V− for detecting a charge / discharge state, and a source terminal of the first FET. The first source terminal S1 and the second source terminal S2, which is a source terminal of the second FET, are exposed as an external terminal for external connection. In the circuit of FIG. 1, since the discharge blocking signal output terminal DO or the charge blocking signal output terminal CO of the protection IC 120 is embedded in the flip chip 200, the external terminal is not exposed.

상기 외부단자들(VDD,V-,S1,S2)은 외부연결 및 본딩결합을 위한 솔더볼 구조를 가져 플립칩 본딩 결합 방식에 의해 결합된다. 상기 외부 단자들(VDD,V-,S1,S2)의 배치위치는 필요에 따라 달라질 수 있으며, 단자의 개수도 전기전도성의 향상이나 효율적인 배치를 위해 다양하게 늘리거나 줄일 수 있다. The external terminals VDD, V-, S1, and S2 have solder ball structures for external connection and bonding, and are coupled by flip chip bonding. Arrangement positions of the external terminals VDD, V-, S1, and S2 may vary according to necessity, and the number of terminals may be increased or decreased in various ways to improve electrical conductivity or to efficiently arrange the terminals.

예를 들어 상기 플립칩(200)의 외부연결과 본딩결합을 위한 외부연결단자들은 3행 3열 배치구조를 가질 수 있으며, 1행은 충전전압 및 방전전압이 인가되기 위한 전압인가 단자(VDD), 테스트를 위한 테스트 단자(TP), 및 충방전 상태를 감지하기 위한 감지단자(V-)가 3열로 배치되고, 2행은 상기 제1소오스 단자(S1)가 3열구조로 배치될 수 있으며, 3행은 상기 제2소오스 단자(S2)가 3열구조로 배치될 수 있다.For example, the external connection terminals for the external connection and the bonding coupling of the flip chip 200 may have a three-row, three-column arrangement structure, and the first row has a voltage applying terminal (VDD) for applying a charge voltage and a discharge voltage. The test terminal TP for testing and the detection terminal V- for detecting a charge / discharge state are arranged in three columns, and in the second row, the first source terminal S1 is arranged in a three-column structure. In the third row, the second source terminal S2 may be arranged in a three-column structure.

도 3은 도 2를 통해 설명한 플립칩(200)을 이용하는 경우의 배터리 보호회로도로서 도 1의 등가회로도이다.FIG. 3 is an equivalent circuit diagram of FIG. 1 as a battery protection circuit diagram when the flip chip 200 described with reference to FIG. 2 is used.

도 3에 도시된 바와 같이, 도 1의 프로텍션 IC(120)와 공통드레인 구조의 두 개의 FET(FET1,FET2)가 통합된 형태의 플립칩(200)을 구현하여 회로를 구성하면, 도 1에서 설명된 바와 동일한 동작을 수행하면서도 보다 간단한 회로로 구현할 수 있게 된다. 그리고, 상기 플립칩(200)은 별도의 와이어 본딩이 필요없이 외부단자부분이 전기적 접속이 필요한 리드 등에 솔더링 결합되어 전기적 연결되므로 와이어 본딩 대비 전기전도도가 향상되고 생산단가가 낮아지고 공정단순화를 이룰수 있는 장점이 있으며, 차지하는 부피를 줄일 수 있다는 장점이 있다. As shown in FIG. 3, a circuit is constructed by implementing the flip chip 200 in which the protection IC 120 of FIG. 1 and two FETs FET1 and FET2 having a common drain structure are integrated. The same operation as described can be performed while implementing a simpler circuit. In addition, since the flip chip 200 is electrically connected by soldering to an external terminal portion such as a lead that requires an electrical connection without the need for a separate wire bonding, the electrical conductivity is improved compared to the wire bonding, the production cost is lowered, and the process can be simplified. There is an advantage, and the advantage is that the volume occupied can be reduced.

추가적으로, 본 발명에서는 상기 ESD(Electrostatic Discharge)등의 서지(surge) 보호를 위해 구성되는 서지보호회로에서 배리스터(V1) 대신에 저항(R4)이나 커패시터(C4)가 구비될 수 있다. 즉 서지보호를 위한 회로는 두 개의 저항(R3,R4)을 병렬연결하는 구성, 또는 하나의 저항(R3)과 하나의 커패시터(C4)를 병렬연결하는 구성, 및 하나의 저항(R3)과 하나의 배리스터(V1)를 병렬연결하는 구성 중 어느 하나를 선택하여 구성될 수 있다.In addition, in the present invention, a resistor R4 or a capacitor C4 may be provided in place of the varistor V1 in the surge protection circuit configured for surge protection such as electrostatic discharge (ESD). That is, the circuit for surge protection is configured to connect two resistors R3 and R4 in parallel, or to connect one resistor R3 and one capacitor C4 in parallel, and one resistor R3 and one. It can be configured by selecting any one of the configuration for connecting the varistor (V1) of the parallel.

본 발명에서는 외부연결단자들(P+,P-,CF), 내부연결단자(B+,B-)를 포함하여 도 2 및 도 3을 통해 설명한 플립칩을 이용한 배터리 보호회로를 패키징하여 구성한 배터리 보호회로의 패키지 모듈을 구현하고 있다. 이하 설명한다.In the present invention, a battery protection circuit configured by packaging a battery protection circuit using a flip chip described with reference to FIGS. 2 and 3 including external connection terminals (P +, P-, CF) and internal connection terminals (B +, B-). It implements the package module of. It demonstrates below.

도 4 및 도 5는 본 발명의 제1 실시예에 따른 배터리 보호회로의 패키지 모듈의 배치구조를 나타낸 것으로, 리드프레임 구조를 가지는 경우를 도시한 것이다.4 and 5 illustrate the arrangement structure of the package module of the battery protection circuit according to the first embodiment of the present invention, and shows a case of having a lead frame structure.

도 4는 상기 플립칩(200) 및 복수의 소자들이 배치되기 전의 리드프레임 구조를 나타낸 것이고, 도 5는 상기 플립칩(200) 및 수동소자들이 배치된 이후의 리드프레임 구조를 나타낸 것이다.4 illustrates a leadframe structure before the flip chip 200 and a plurality of devices are disposed, and FIG. 5 illustrates a leadframe structure after the flip chip 200 and the passive devices are arranged.

도 4에 도시된 바와 같이, 본 발명의 제1실시예에 따른 배터리 보호회로의 패키지 모듈은 제1내부연결단자영역(A1), 외부연결단자영역(A2), 보호회로영역(A3), 제2내부연결단자영역(A4)이 순차적으로 배치되는 구조를 가진다. As shown in FIG. 4, the package module of the battery protection circuit according to the first embodiment of the present invention includes a first internal connection terminal region A1, an external connection terminal region A2, a protection circuit region A3, 2 has a structure in which the internal connection terminal regions A4 are sequentially arranged.

상기 제1내부연결단자영역(A1) 및 상기 제2내부연결단자영역(A4)은 상기 패키지 모듈의 양쪽가장자리부분에 각각 구비되며, 베어 셀이 내장된 배터리 캔과 연결되는 제1내부연결단자로서 기능하는 제1내부연결단자용 리드(B+)와 제2내부연결단자로서 기능하는 제2내부연결단자용 리드(B-)가 각각 배치된다.The first internal connection terminal region A1 and the second internal connection terminal region A4 are respectively provided at both edge portions of the package module and are connected to a battery can in which a bare cell is embedded. A first internal connection terminal lead B + that functions and a second internal connection terminal lead B- that functions as a second internal connection terminal are disposed, respectively.

상기 외부연결단자영역(A2)은 상기 제1내부연결단자영역(A1)에 인접되며, 복수의 외부연결단자들로서 기능하는 복수의 외부연결단자용 리드들인 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)가 각각 순차적으로 배치된다. 예를 들어 좌에서 우로 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)가 각각 순차적으로 배치될 수 있다. 이외에도 상기 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)의 배치순서는 다양하게 달라질 수 있다. The external connection terminal region A2 is adjacent to the first internal connection terminal region A1, and leads for first to third external connection terminals that are leads for a plurality of external connection terminals functioning as a plurality of external connection terminals. P +, CF, P-) are arranged sequentially. For example, the leads P +, CF, and P- for the first to third external connection terminals may be sequentially disposed from the left to the right. In addition, the arrangement order of the leads P +, CF, P- for the first to third external connection terminals may vary.

여기서 제1외부연결단자용 리드(P+)와 상기 제1내부연결단자용 리드(B+)는 서로 연결되어 있다. 즉 상기 제1내부연결단자용 리드(B+)는 상기 제1외부연결단자용 리드(P+)에서 연장되어 구성되거나, 상기 제1외부연결단자용 리드(P+)가 상기 제1내부연결단자용 리드(B+)에서 연장되어 구성될 수 있다.The lead P + for the first external connection terminal and the lead B + for the first internal connection terminal are connected to each other. That is, the lead B + for the first internal connection terminal is configured to extend from the lead P + for the first external connection terminal, or the lead P + for the first external connection terminal is the lead for the first internal connection terminal. It can be configured to extend from (B +).

상기 보호회로영역(A3)은 상기 외부연결단자영역(A2)과 상기 제2내부연결단자영역(A4) 사이에 배치되며, 상기 배터리 보호회로를 구성하는 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하는 복수의 수동소자들 및 상기 플립칩(200) 이 배치되는 영역이다.The protection circuit area A3 is disposed between the external connection terminal area A2 and the second internal connection terminal area A4 and includes at least one resistor and at least one capacitor constituting the battery protection circuit. A plurality of passive elements and the flip chip 200 is disposed.

상기 보호회로영역(A3)에는 상기 플립칩(200)의 일면에 구비된 복수의 솔더볼들과의 본딩결합 및 상기 복수의 수동소자들의 배치를 위한 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6)을 구비할 수 있다. A plurality of conductive leads L1, L2, L3, and L4 are bonded to the plurality of solder balls provided on one surface of the flip chip 200 and the plurality of passive elements are disposed in the protection circuit region A3. , L5, L6.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6) 중 제1도전성 리드(L1)는, 상기 플립칩(200)의 상기 감지단자(V-)와 본딩결합되기 위한 도전성 리드로, 상기 보호회로영역(A3)의 대응부위에 배치된다. 상기 제1도전성 리드(L1)는 세로방향을 길이방향으로 하여 길게 배치될 수 있으며, 도면상의 상기 보호회로영역(A3)의 상부에서 중간부위까지 길게 배치될 수 있다.The first conductive lead L1 of the plurality of conductive leads L1, L2, L3, L4, L5, and L6 may be a conductive lead to be bonded to the sensing terminal V− of the flip chip 200. And the corresponding portion of the protection circuit area A3. The first conductive lead L1 may be disposed to be elongated in the longitudinal direction, and may be disposed to be extended from an upper portion to an intermediate portion of the protective circuit region A3 in the drawing.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6) 중 제2도전성 리드(L2)는, 상기 제3외부연결단자용 리드(P-)와 상기 제1도전성 리드(L1) 사이에 가로방향으로 인접 배치된다. 또한 상기 제2도전성 리드(L2)는 상기 제3외부연결단자용 리드(P-)에서 연장되어 구성되어 상기 제3외부연결단자용 리드(P-)와 전기적 연결구조를 가진다.Among the plurality of conductive leads L1, L2, L3, L4, L5, and L6, the second conductive lead L2 may include the third external connection terminal lead P- and the first conductive lead L1. Adjacently disposed in the transverse direction therebetween. In addition, the second conductive lead L2 extends from the third external connection terminal lead P- and has an electrical connection structure with the third external connection terminal lead P-.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6,L7) 중 제3도전성 리드(L3)는, 상기 보호회로영역(A3)의 최 하단부에 가로방향으로 길게 배치된다. 상기 제3도전성 리드(L3)는 상기 제3외부연결단자용 리드(P-)에서 연장되어 상기 제3외부연결단자용 리드(P-)와 전기적 연결구조를 가지며, 상기 제2내부연결단자용 리드(B-) 인접부위까지 가로방향으로 길게 구성된다. A third conductive lead L3 of the plurality of conductive leads L1, L2, L3, L4, L5, L6, and L7 is disposed in the lowermost portion of the protective circuit region A3 in the horizontal direction. The third conductive lead L3 extends from the third external connection terminal lead P- and has an electrical connection structure with the third external connection terminal lead P-, and for the second internal connection terminal. It is configured to extend in the transverse direction to the adjacent portion of the lead (B-).

상기 제3도전성 리드(L3)는 상기 플립칩(200)의 상기 제2소오스 단자(S2)와 본딩결합되기 위한 배치구조를 가지게 된다. 따라서, 상기 플립칩(200)의 상기 제2소오스 단자(S2)의 배치구조가 변동되는 경우 이에 대응하여 상기 제3도전성 리드(L3)의 배치구조 또한 변동될 수 있다.The third conductive lead L3 has an arrangement structure for bonding to the second source terminal S2 of the flip chip 200. Therefore, when the arrangement structure of the second source terminal S2 of the flip chip 200 is changed, the arrangement structure of the third conductive lead L3 may also be changed accordingly.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6) 중 제4도전성 리드(L4)는 가로방향으로 길게 배치되며, 상기 제3도전성 리드(L3)와 세로방향으로 인접하여 평행하게 배치된다. 상기 제4도전성 리드(L4)는 상기 제2외부연결단자용 리드(B-)에서 연장되어 구성되어 상기 제2내부연결단자용 리드(B-)와 전기적 연결구조를 가지며, 상기 플립칩(200)의 상기 제1소오스 단자(S1)와 본딩결합되기 위한 배치구조를 가지게 된다. 따라서, 상기 제4도전성 리드(L4)는 상기 플립칩(200)의 상기 제1소오스 단자(S1)의 배치구조가 변동되는 경우 이에 대응하여 상기 제4도전성 리드(L4)의 배치구조 또한 변동될 수 있다.The fourth conductive lead L4 of the plurality of conductive leads L1, L2, L3, L4, L5, and L6 is disposed to be elongated in the horizontal direction, and is parallel to the third conductive lead L3 in a vertical direction. Is placed. The fourth conductive lead L4 extends from the second external connection terminal lead B- and has an electrical connection structure with the second internal connection terminal lead B-, and the flip chip 200 It has an arrangement structure for bonding to the first source terminal (S1) of. Therefore, when the arrangement structure of the first source terminal S1 of the flip chip 200 is changed, the arrangement structure of the fourth conductive lead L4 may also be changed. have.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6) 중 제5도전성 리드(L5)는 상기 제2내부연결단자용 리드(B-)와 인접되어 배치되며 상기 플립칩(200)의 전압인가단자(VDD)와 본딩결합되기 위해 꺾임 구조를 가질 수 있다. 예를 들어, 상기 보호회로영역(A3)의 상부부위에서 세로방향으로 길게 배치되다가 중간부위에서 꺾여져 가로 방향으로 길게 배치되는 구조를 가질 수 있다. The fifth conductive lead L5 of the plurality of conductive leads L1, L2, L3, L4, L5 and L6 is disposed adjacent to the second internal connection terminal lead B-and is flip-chip 200. It may have a bent structure to be bonded to the voltage applying terminal (VDD) of. For example, it may have a structure in which it is arranged in the longitudinal direction in the upper portion of the protective circuit area (A3) and is bent in the middle portion and arranged in the horizontal direction.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6) 중 제6도전성 리드(L6)는 상기 제5도전성 리드(L5)와 인접되어 배치된다. 상기 제6도전성 리드(L6)는 상기 보호회로영역(A3)의 상부에서 상기 제5도전성 리드(L5)의 가로방향 배치부분 및 세로방향 배치부분에 인접되어 제5도전성 리드(L5)에 감싸지는 형태로 배치될 수 있다.The sixth conductive lead L6 of the plurality of conductive leads L1, L2, L3, L4, L5 and L6 is disposed adjacent to the fifth conductive lead L5. The sixth conductive lead L6 is wrapped around the fifth conductive lead L5 adjacent to the horizontally disposed portion and the vertically disposed portion of the fifth conductive lead L5 at an upper portion of the protective circuit region A3. It may be arranged in the form.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6)에 추가하여 제7도전성 리드(L7)가 추가될 수 있다. 상기 제7도전성 리드(L7)는 상기 플립칩(200)의 테스트를 위한 것으로 상기 플립칩(200)의 테스트 단자(TP)를 통한 테스트가 필요하지 않은 경우는 구비되지 않을 수 있다. 상기 제7도전성 리드(L7)가 구비되는 경우 상기 제7도전성 리드(L7)는 상기 제1도전성 리드(L1)와 상기 제6도전성 리드(L6) 사이에 구비될 수 있다.A seventh conductive lead L7 may be added in addition to the plurality of conductive leads L1, L2, L3, L4, L5, and L6. The seventh conductive lead L7 is for testing the flip chip 200 and may not be provided when a test through the test terminal TP of the flip chip 200 is not necessary. When the seventh conductive lead L7 is provided, the seventh conductive lead L7 may be provided between the first conductive lead L1 and the sixth conductive lead L6.

상기 보호회로영역(A3)의 전체적인 배치구조를 살펴보면, 상기 보호회로 영역(A3)의 중간부분을 기준으로 상부 및 하부로 구분하는 경우에, 상기 보호회로 영역(A3)의 상부에는 좌에서 우방향으로 제2도전성 리드(L2), 상기 제1도전성 리드(L1), 상기 제7도전성 리드(L7), 상기 제6도전성 리드(L6), 및 상기 제5도전성 리드(L5)의 순차적 배치구조를 가질 수 있으며, 상기 보호회로 영역(A3)의 하부에는 가로 방향을 길이방향으로 하여 상기 제3도전성 리드(L3) 및 상기 제4도전성 리드(L4)가 서로 평행하게 배치되는 구조를 가질 수 있다.Looking at the overall arrangement structure of the protective circuit area (A3), when divided into the upper and lower parts based on the middle portion of the protective circuit area (A3), the upper portion of the protective circuit area (A3) from left to right direction The second conductive lead L2, the first conductive lead L1, the seventh conductive lead L7, the sixth conductive lead L6, and the fifth conductive lead L5 are sequentially arranged. The third conductive lead L3 and the fourth conductive lead L4 may be disposed in parallel to each other in a horizontal direction in a lower portion of the protection circuit region A3.

상기 복수의 도전성 리드들(L1,L2,L3,L4,L5,L6,L7)은 상기 플립칩(200)의 외부단자로써 기능하는 솔더볼의 배치위치에 대응하여 배치가 적절히 변동될 수 있음은 당연하다.Naturally, the plurality of conductive leads L1, L2, L3, L4, L5, L6, and L7 may be properly changed in correspondence with the placement positions of the solder balls functioning as external terminals of the flip chip 200. .

상기 외부연결단자영역(A2) 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 패키징시 상기 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)의 일부가 외부로 노출되어야 한다.Leads P +, CF, and P- for the first to third external connection terminals in the external connection terminal region A2 are formed when the leads P +, CF and P- of the first to third external connection terminals are packaged. Some must be exposed to the outside.

도면상에서는 리드 프레임구조가 동일평면에 리드들이 구비되는 것으로 도시되었지만, 패키징시 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)의 일부가 용이하게 외부로 노출될 수 있도록, 상기 외부연결단자영역(A2) 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 다른 영역(상기 제1내부연결단자영역(A1), 상기 보호회로영역(A3), 및 상기 제2내부연결단자영역(A4))의 리드들보다 다운셋(down set) 되거나, 상기 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)에 비하여 다른 영역(상기 제1내부연결단자영역(A1), 상기 보호회로영역(A3), 및 상기 제2내부연결단자영역(A4))의 리드들이 다운셋(down set) 된 구조를 가질 수 있다. Although the lead frame structure is illustrated as having lead in the same plane in the drawing, the packaging part of the lead (P +, CF, P-) for the first to third external connection terminals can be easily exposed to the outside during packaging, Leads P +, CF, and P- for the first to third external connection terminals in the external connection terminal area A2 are different from each other (the first internal connection terminal area A1, the protective circuit area A3, and The area is lower than the leads of the second internal connection terminal region A4 or is different from the first to third external connection terminal leads P +, CF, and P− (the first region). The leads of the internal connection terminal region A1, the protection circuit region A3, and the second internal connection terminal region A4 may be downset.

즉 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 다른 영역의 리드들과 다른 평면상에 배치되는 구조를 가질 수 있다. 예를 들어, 상기 외부연결단자영역(A2) 내의 상기 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 상기 제1내부연결단자영역(A1), 상기 보호회로영역(A3), 및 상기 제2내부연결단자영역(A4) 내의 리드들이 형성된 평면보다 낮은 평면 또는 높은 평면에 배치되는 구조를 가질 수 있다. That is, the leads P +, CF, and P− for the first to third external connection terminals may have a structure arranged on a plane different from those of the leads of other regions. For example, the leads P +, CF, and P- for the first to third external connection terminals in the external connection terminal area A2 are the first internal connection terminal area A1 and the protection circuit area A3. ), And may have a structure disposed in a plane lower or higher than the plane in which the leads in the second internal connection terminal region A4 are formed.

도 5의 (a), (b) 및 (c)에 도시된 바와 같이, 도 4에서 설명한 바와 같은 리드프레임 구조에 플립칩(200) 및 복수의 수동소자들(R1,R2,C1,C2)이 배치된다. 도 5의 (a)의 배치영역에 복수의 수동소자들(R1,R2,C1,C2), 상기 플립칩(200)이 배치되어 도 3에 도시된 바와 같은 등가회로를 구성하게 된다.As shown in (a), (b) and (c) of FIG. 5, the flip chip 200 and the plurality of passive elements R1, R2, C1, and C2 have a lead frame structure as described with reference to FIG. 4. Is placed. A plurality of passive elements R1, R2, C1, and C2 and the flip chip 200 are disposed in the arrangement area of FIG. 5A to form an equivalent circuit as shown in FIG.

상기 플립칩(200)은 상기 제1도전성 리드(L1), 상기 제3도전성 리드(L3), 상기 제4도전성 리드(L4), 및 상기 제5도전성 리드(L5)와 본딩결합된다. The flip chip 200 is bonded to the first conductive lead L1, the third conductive lead L3, the fourth conductive lead L4, and the fifth conductive lead L5.

예를 들어, 도 5의 (b) 및 (c)에 도시된 바와 같이, 상기 플립칩(200)의 상기 감지단자(V1)는 상기 제1도전성 리드(L1)와 본딩결합되고, 상기 플립칩(200)의 상기 전압인가 단자(VDD)는 상기 제5도전성 리드(L5)와 본딩결합되고, 상기 플립칩(200)의 소오스 단자(S1)는 상기 제4도전성 리드(L4)와 본딩결합되고, 상기 플립칩(200)의 소오스 단자(S2)는 상기 제3도전성 리드(L3)와 본딩결합된다. 여기서 본딩결합은 플립칩 본딩 또는 솔더볼에 의한 본딩을 의미할 수 있다.For example, as illustrated in FIGS. 5B and 5C, the sensing terminal V1 of the flip chip 200 is bonded to the first conductive lead L1, and the flip chip is coupled to the flip chip 200. The voltage application terminal VDD of 200 is bonded to the fifth conductive lead L5, and the source terminal S1 of the flip chip 200 is bonded to the fourth conductive lead L4. The source terminal S2 of the flip chip 200 is bonded to the third conductive lead L3. Herein, the bonding may mean flip chip bonding or bonding by solder balls.

상기 복수의 수동소자들(R1,R2,C1,C2) 중 제1저항(R1)은 상기 제5도전성 리드(L5)와 상기 제6도전성 리드(L6) 사이에 배치되고, 상기 복수의 수동소자들(R1,R2,C1,C2) 중 제2저항(R2)은 상기 제1도전성 리드(L1)와 상기 제2도전성 리드(L2)사이에 배치될 수 있다.  A first resistor R1 of the plurality of passive elements R1, R2, C1, and C2 is disposed between the fifth conductive lead L5 and the sixth conductive lead L6, and the plurality of passive elements The second resistor R2 among the fields R1, R2, C1, and C2 may be disposed between the first conductive lead L1 and the second conductive lead L2.

또한 상기 복수의 수동소자들(R1,R2,C1,C2) 중 제1커패시터(C1)는 상기 제5도전성 리드(L5)와 상기 제2내부연결단자용 리드(B-) 사이에 배치되고, 상기 복수의 수동소자들(R1,R2,C1,C2) 중 제2커패시터(C2)는 상기 제3도전성 리드(L3)와 상기 제2내부연결단자용 리드(B-) 사이에 배치될 수 있다.In addition, the first capacitor C1 of the plurality of passive elements R1, R2, C1, and C2 is disposed between the fifth conductive lead L5 and the second internal connection terminal lead B−. Among the plurality of passive elements R1, R2, C1, and C2, the second capacitor C2 may be disposed between the third conductive lead L3 and the second internal connection terminal lead B−. .

상기 배터리 보호회로에 서지보호회로가 구성되는 경우, 상기 서지보회회로를 구성하는 저항(R3) 및 배리스터(varistor)(V1)는 상기 제2외부연결단자용 리드(CF)와 상기 제3외부연결단자용 리드(P-) 사이에 병렬로 배치될 수 있다.When the surge protection circuit is configured in the battery protection circuit, the resistor R3 and the varistor V1 constituting the surge compensation circuit are connected to the lead CF for the second external connection terminal and the third external connection. It may be arranged in parallel between the terminal lead (P-).

도면에는 표시되지 않았지만, 상기 배리스터(V1) 배치위치에 상기 배리스터(V1)를 대신하여 저항(R4)이나 커패시터(C4)가 배치될 수도 있다.Although not shown in the drawing, a resistor R4 or a capacitor C4 may be disposed in place of the varistor V1 at the varistor V1 arrangement position.

다음으로 상기 제6도전성 리드(L6)와 상기 제1외부연결단자용 리드(P+)를 와이어 본딩하게 되면, 도 3의 등가회로를 가지는 패키지 모듈의 내부배치구조가 완성되게 된다.Next, when the sixth conductive lead L6 and the first external connection terminal lead P + are wire bonded, an internal arrangement structure of the package module having the equivalent circuit of FIG. 3 is completed.

도 6은 본 발명의 제2실시예에 따른 도 2의 플립칩을 이용한 배터리 보호회로도이며, 도 3의 회로에 커패시터(C3)가 추가되어 구성되는 회로를 나타낸 것이다.FIG. 6 is a circuit diagram illustrating a battery protection circuit using the flip chip of FIG. 2 according to a second exemplary embodiment of the present invention, and illustrates a circuit in which a capacitor C3 is added to the circuit of FIG. 3.

도 6에 도시된 바와 같이, 상기 커패시터(C3)는 상기 제1노드(n1)(또는 제1외부연결단자(P+))와 제2노드(n2)(또는 제3외부연결단자(P-)) 사이에 배치된다. 상기 커패시터(C3)는 상기 배터리 보호회로 제품의 특성에 크게 영향을 끼치지는 않지만, 유저의 요청이나 안정성을 위해 추가되고 있다. 상기 커패시터(C3)는 전압변동이나 외부 노이즈에 대한 내성을 향상시켜 시스템을 안정화 시키는 효과를 위한 것이다. 이외의 구성이나 배치는 도 3의 경우와 동일하다.As shown in FIG. 6, the capacitor C3 includes the first node n1 (or the first external connection terminal P +) and the second node n2 (or the third external connection terminal P−). ) Is placed between. The capacitor C3 does not significantly affect the characteristics of the battery protection circuit product, but is added for the user's request or stability. The capacitor C3 is for the effect of stabilizing the system by improving resistance to voltage fluctuations or external noise. Other configurations and arrangements are the same as those in FIG. 3.

도 7은 도 6의 배터리 보호회로의 패키지 모듈을 위한 리드프레임의 배치도이다.FIG. 7 is a layout view of a leadframe for a package module of the battery protection circuit of FIG. 6.

도 7에 도시된 바와 같이, 본 발명의 제2실시예에 따른 배터리 보호회로의 패키지 모듈은 제1내부연결단자영역(A1), 외부연결단자영역(A2), 보호회로영역(A3), 제2내부연결단자영역(A4)이 순차적으로 배치되는 구조를 가진다. As shown in FIG. 7, the package module of the battery protection circuit according to the second embodiment of the present invention includes a first internal connection terminal region A1, an external connection terminal region A2, a protection circuit region A3, and a first module. 2 has a structure in which the internal connection terminal regions A4 are sequentially arranged.

도 7의 배치구조는 도 4의 배치구조에 커패시터용 도전성 리드(L8)가 추가된다는 점을 제외하고는 도 4의 배치구조와 동일한 구조를 가진다.The arrangement of FIG. 7 has the same structure as that of FIG. 4 except that the conductive lead L8 for capacitor is added to the arrangement of FIG.

상기 커패시터용 도전성 리드(L8)는 상기 제7도전성 리드(L7)가 구비되는 경우에는 상기 제7도전성 리드(L7)와 상기 제6도전성 리드(L6) 사이에 배치되고, 상기 제7도전성 리드(L7)가 구비되지 않는 경우에는 상기 제1도전성 리드(L1)와 상기 제6도전성 리드(L6) 사이에 배치되게 된다. When the seventh conductive lead L7 is provided, the conductive lead L8 for the capacitor is disposed between the seventh conductive lead L7 and the sixth conductive lead L6, and the seventh conductive lead L7. If L7 is not provided, the L7 is disposed between the first conductive lead L1 and the sixth conductive lead L6.

도 8은 도 7의 리드프레임에 도 6의 배터리 보호회로를 구현한 패키지 모듈의 내부 배치구조도이다.FIG. 8 is a diagram illustrating an internal layout of a package module implementing the battery protection circuit of FIG. 6 in the lead frame of FIG. 7.

도 8에 도시된 바와 같이, 도 7에서 설명한 바와 같은 리드프레임 구조에 플립칩(200) 및 복수의 수동소자들(R1,R2,C1,C2,C3)이 배치된다. 즉 도 7의 배치영역에 복수의 수동소자들(R1,R2,C1,C2,C3), 상기 플립칩(200)이 배치된다. As illustrated in FIG. 8, the flip chip 200 and the plurality of passive elements R1, R2, C1, C2, and C3 are disposed in the lead frame structure described with reference to FIG. 7. That is, a plurality of passive elements R1, R2, C1, C2, and C3 and the flip chip 200 are disposed in the arrangement area of FIG. 7.

도 8의 배치구조는, 상기 커패시터(C3)가 상기 커패시터용 도전성 리드(L8)와 상기 제6도전성 리드(L6) 사이에 배치되는 점을 제외하면 도 5를 통해 설명한 배치구조와 동일하다.The arrangement structure of FIG. 8 is the same as the arrangement structure described with reference to FIG. 5 except that the capacitor C3 is disposed between the capacitor conductive lead L8 and the sixth conductive lead L6.

추가적으로, 상기 커패시터용 도전성 리드(L8)와 상기 제3외부연결단자용 리드(P-)를 와이어 본딩하게 되면, 도 6의 등가회로를 가지는 패키지 모듈의 내부배치구조가 완성되게 된다.In addition, when wire bonding the capacitor conductive lead L8 and the third external connection terminal lead P-, the internal arrangement structure of the package module having the equivalent circuit of FIG. 6 is completed.

이후 상술한 배치구조를 가지는 배터리 보호회로를 몰딩하는 등의 패키징공정을 통해 도 9에 도시된 바와 같이 패키징하여 패키지 모듈(P)을 구성하게 된다.Thereafter, as shown in FIG. 9, the package module P is packaged through a packaging process such as molding a battery protection circuit having the above-described arrangement structure.

도 9의 (a)는 도 5 및 도 8의 배치구조를 가지는 배터리 보호회로의 패키지 모듈(P)의 하부면을 나타낸 것이고, 도 9의 (b)는 상기 패키지 모듈(P)의 상부면을 나타낸 것이다.FIG. 9A illustrates a bottom surface of the package module P of the battery protection circuit having the arrangement of FIGS. 5 and 8, and FIG. 9B illustrates an upper surface of the package module P. FIG. It is shown.

도 9에 도시된 바와 같이, 본 발명의 실시예들 따른 배터리 보호회로의 패키지 모듈(P)은 상부면에는 상기 외부연결단자들(P+,CF,P-)이 노출되고, 하부면에는 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-)가 노출되도록 구성된다. As shown in FIG. 9, in the package module P of the battery protection circuit according to the exemplary embodiments of the present disclosure, the external connection terminals P +, CF, and P− are exposed on an upper surface thereof, and the first and second terminals are exposed on the lower surface thereof. The first internal connection terminal B + and the second internal connection terminal B− are exposed.

도 10은 도 9의 패키지 모듈(P)을 배터리 팩에 장착하는 과정을 나타낸 도면이다.FIG. 10 is a view illustrating a process of mounting the package module P of FIG. 9 to a battery pack.

도 10에 도시된 바와 같이, 배터리 보호회로의 패키지 모듈(P)은 베어셀이 내장된 배터리 캔(VC)의 상부면과 상부케이스(VP) 사이에 삽입되어 도 9에 도시된 바와 같은 배터리 팩을 구성하게 된다.As shown in FIG. 10, the package module P of the battery protection circuit is inserted between the upper surface of the battery can VC having the bare cell and the upper case VP, and the battery pack as shown in FIG. 9. Will be configured.

상기 배터리 캔(VC)의 상부면에는 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-)가 연결되기 위한 단자들이 외부에 노출되어 있고, 점(Spot) 용접방법 등으로 상기 패키지 모듈(P)과 상기 배터리 캔(VC)이 결합될 수 있다. On the upper surface of the battery can VC, terminals for connecting the first internal connection terminal B + and the second internal connection terminal B- are exposed to the outside, and the spot welding method is used. The package module P and the battery can VC may be combined.

상기 상부케이스(VP)는 플라스틱 재질로 상기 외부연결단자들(P+,CF,P-)이 노출될 수 있도록 대응되는 부분이 관통되어 있다. 즉 관통홀이 형성되어 있다. The upper case VP is made of a plastic material and has a corresponding portion therethrough to expose the external connection terminals P +, CF, and P-. That is, the through hole is formed.

도 11에 도시된 바와 같이, 도 10과 달리 상기 패키지 모듈(P)을 상기 배터리 캔(VC)과 결합되는 상부케이스(VP) 구조로 형성하는 것도 가능하다. 예를 들어, 하부면에는 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-)가 상기 배터리 캔(VC)의 외부에 노출된 단자들과 접촉하도록 결합되고, 상부면은 상기 복수의 외부연결단자들(P+,CF,P-)을 외부에 노출시키는 구조의 배터리 캔 상부케이스 구조를 가질 수도 있다. 즉 상기 패키지 모듈(P)이 장착되는 배터리 팩이나 배터리 캔(VC)의 사이즈와 동일하게 구성되도록 하기 위해, 상기 패키지 모듈(P)의 사이즈를 배터리 팩이나 배터리 캔(VC)의 사이즈와 동일하도록 연장 또는 확장되어 상기 배터리 캔(VC)과 결합되어 배터리 팩을 구성하는 상부케이스 구조를 가지도록 형성될 수 있다. 이 경우 별도의 상부케이스를 구비함이 없이 상기 패키지 모듈(P)을 상기 배터리 캔(VC)에 장착하는 것 만으로 배터리 팩이 완성되게 된다. As shown in FIG. 11, unlike the case of FIG. 10, the package module P may be formed in an upper case VP structure coupled with the battery can VC. For example, the first internal connection terminal B + and the second internal connection terminal B− are coupled to a lower surface of the lower surface to contact terminals exposed to the outside of the battery can VC, and the upper surface of the first internal connection terminal B +. It may have a battery can upper case structure of the structure for exposing the plurality of external connection terminals (P +, CF, P-) to the outside. That is, the size of the package module (P) to be the same as the size of the battery pack or battery can (VC) in order to be configured to be the same as the size of the battery pack or battery can (VC) on which the package module (P) is mounted. It may be formed to have an upper case structure that is extended or extended to be combined with the battery can VC to form a battery pack. In this case, the battery pack is completed by simply mounting the package module P to the battery can VC without having a separate upper case.

본 발명의 실시예들에서 상기 복수의 외부연결단자들(P+,CF,P-), 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-) 중에서 적어도 하나의 연결단자는, 상기 배터리 보호회로의 패키지 모듈의 외부로 노출된 부분의 전부 또는 일부를 도금하는 것이 가능하다. In embodiments of the present invention, at least one of the plurality of external connection terminals P +, CF, and P-, the first internal connection terminal B +, and the second internal connection terminal B- In addition, it is possible to plate all or part of the exposed portion of the package module of the battery protection circuit.

상기 복수의 외부연결단자들(P+,CF,P-), 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-) 모두의 외부 노출부분 전체를 도금하는 것도 가능하고, 노출부분의 일부만을 도금하는 것도 가능하다. It is possible to plate the entire external exposed portion of all of the plurality of external connection terminals P +, CF, P-, the first internal connection terminal B + and the second internal connection terminal B-, and It is also possible to plate only part of the part.

또한, 상기 복수의 외부연결단자들(P+,CF,P-), 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-)를 노출여부와 관계없이 전체를 도금하는 것도 가능하다. In addition, the plurality of external connection terminals P +, CF, and P-, the first internal connection terminal B +, and the second internal connection terminal B- may be plated in their entirety regardless of exposure. Do.

다른 예로, 상기 복수의 외부연결단자들(P+,CF,P-), 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-) 중 일부 선택된 연결단자만을 부분적으로 도금하는 것도 가능하다. 이 경우에도 패키지 모듈 외부로 노출된 부분 중 일부부분만을 도금할 수도 있고, 전체를 도금하는 것도 가능하다. As another example, partially plating only some selected connection terminals among the plurality of external connection terminals P +, CF, and P-, the first internal connection terminal B +, and the second internal connection terminal B-. It is possible. Even in this case, only a part of the portions exposed to the outside of the package module may be plated, or the whole may be plated.

상기 복수의 외부연결단자들(P+,CF,P-), 상기 제1내부연결단자(B+) 및 상기 제2내부연결단자(B-)의 도금을 위한 도금물질은 금, 은, 니켈, 주석 및 크롬 중에서 선택된 적어도 하나의 도금물질이 이용될 수 있다. Plating materials for plating the plurality of external connection terminals P +, CF, P-, the first internal connection terminal B + and the second internal connection terminal B- are gold, silver, nickel, and tin. And at least one plating material selected from chromium may be used.

상술한 바와 같이, 본 발명에 따르면, 배터리 보호회로를 구성하는 프로텍션회로, FET 등을 하나의 플립칩으로 구현하여 복수의 수동소자들, 외부연결단자들, 내부연결단자들과 함께 하나의 패키지 모듈로 구성이 가능하므로, 별도의 모듈제조공정이 필요하였던 기존 방법보다 제조공정이 최소화 되며, 배터리 캔에의 장착이 편리하고, 소형화에 유리한 장점이 있다. 또한, 플립칩을 이용하여 플립칩 본딩을 수행함에 따라 기존 와이어 본딩 대비 전기전도도가 향상되고 생산비용을 줄일 수 있다. As described above, according to the present invention, by implementing a protection circuit, FET, etc. constituting the battery protection circuit in one flip chip, a package module with a plurality of passive devices, external connection terminals, internal connection terminals Since it can be configured, the manufacturing process is minimized compared to the existing method, which required a separate module manufacturing process, it is convenient to install in the battery can, there is an advantage in miniaturization. In addition, as the flip chip bonding is performed using the flip chip, the electrical conductivity is improved and the production cost is reduced compared to the existing wire bonding.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
The foregoing description of the embodiments is merely illustrative of the present invention with reference to the drawings for a more thorough understanding of the present invention, and thus should not be construed as limiting the present invention. It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the basic principles of the present invention.

A1 : 제1내부연결단자영역 A2 : 외부연결단자영역
A3 : 보호회로영역 A4 : 제2내부연결단자영역
200 : 플립칩A1: first internal connection terminal area A2: external connection terminal area
A3: protection circuit area A4: second internal connection terminal area
200: flip chip

Claims (11)

배터리 보호회로의 패키지모듈에 있어서:
양쪽가장자리부분에 각각 구비되며, 베어셀이 내장된 배터리 캔과 연결되는 제1내부연결단자 및 제2내부연결단자가 각각 배치되는 제1내부연결단자영역 및 제2내부연결단자영역과;
상기 제1내부연결단자영역에 인접되며, 복수의 외부연결단자들이 배치되는 외부연결단자영역과;
상기 외부연결단자영역과 상기 제2내부연결단자영역 사이에 배치되며, 과방전 및 과충전상태에서 스위칭 소자들로 기능하는 공통 드레인 구조의 제1FET 및 제2FET와, 과방전 및 과충전 동작을 제어하는 프로텍션(protection) IC 회로가 하나의 플립칩으로 구현되어 배치되고, 상기 플립칩에 인접되어 저항 및 커패시터를 포함하는 복수의 수동소자들이 배치되는 보호회로영역을 구비하여,
상부면에는 상기 복수의 외부연결단자들이 노출되고, 하부면에는 상기 제1내부연결단자 및 상기 제2내부연결단자가 노출되도록 패키징된 구조를 가지는 배터리 보호회로의 패키지모듈.
In the package module of the battery protection circuit:
A first internal connection terminal region and a second internal connection terminal region respectively provided at both edge portions, the first internal connection terminal region and the second internal connection terminal region respectively connected to a battery can having a bare cell;
An external connection terminal region adjacent to the first internal connection terminal region and having a plurality of external connection terminals;
A first drain and a second drain having a common drain structure disposed between the external connection terminal region and the second internal connection terminal region and functioning as switching elements in an overdischarge and overcharge state, and protection for controlling overdischarge and overcharge operations; (protection) IC circuit is implemented as a single flip chip, and provided with a protection circuit region adjacent to the flip chip is arranged a plurality of passive elements including a resistor and a capacitor,
The package module of the battery protection circuit having a structure packaged to expose the plurality of external connection terminals on the upper surface, and the first internal connection terminal and the second internal connection terminal on the lower surface.
청구항 1에 있어서,
상기 플립칩은, 충전전압 및 방전전압이 인가되기 위한 전압인가 단자(VDD), 충방전 상태를 감지하기 위한 감지단자(V-), 상기 제1FET의 소오스 단자인 제1소오스 단자(S1), 및 상기 제2FET의 소오스 단자인 제2소오스 단자(S2)가 외부연결을 위한 외부단자로 노출되는 구조를 가짐을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method according to claim 1,
The flip chip includes a voltage applying terminal (VDD) for applying a charge voltage and a discharge voltage, a sensing terminal (V-) for detecting a charge / discharge state, a first source terminal (S1) serving as a source terminal of the first FET, And a structure in which a second source terminal S2, which is a source terminal of the second FET, is exposed to an external terminal for external connection.
청구항 2에 있어서, 상기 배터리 보호회로의 패키지모듈은,
상기 보호회로영역에 배치되며, 상기 플립칩의 일면에 구비된 복수의 솔더볼들과의 본딩결합 및 상기 복수의 수동소자들의 배치를 위해 구비되는 복수의 도전성 리드들과;
상기 외부연결단자 영역에 순차적으로 배치되어 상기 복수의 외부연결단자들을 구성하는 제1외부연결단자용 리드, 제2외부연결단자용 리드, 및 제3외부연결단자용 리드와;
제1외부연결단자용 리드에서 연장되어 구성되며, 상기 제1내부연결단자 영역에 구비되어 상기 제1내부연결단자를 구성하는 제1내부연결단자용 리드와;
상기 제2내부연결단자 영역에 구비되어 상기 제2내부연결단자를 구성하는 제2내부연결단자용 리드를 구비하는 리드프레임 구조를 가짐을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method of claim 2, wherein the package module of the battery protection circuit,
A plurality of conductive leads disposed in the protection circuit region and provided for bonding to a plurality of solder balls provided on one surface of the flip chip and for arranging the plurality of passive elements;
A first external connection terminal lead, a second external connection terminal lead, and a third external connection terminal lead sequentially arranged in the external connection terminal area to constitute the plurality of external connection terminals;
A first internal connection terminal lead extending from a first external connection terminal lead and provided in the first internal connection terminal area to constitute the first internal connection terminal;
And a lead frame structure provided in the second internal connection terminal region and including a lead for a second internal connection terminal constituting the second internal connection terminal.
청구항 3에 있어서,
상기 복수의 도전성 리드들은, 상기 플립칩의 상기 감지단자(V-)와 본딩결합되기 위한 제1도전성 리드와;
상기 제3외부연결단자용 리드에서 연장되어 구성되며, 상기 제1도전성 리드에 인접배치되는 제2도전성 리드와;
상기 제3외부연결단자용 리드에서 연장되어 구성되며, 상기 플립칩의 상기 제2소오스 단자(S2)와 본딩결합되기 위한 제3도전성 리드와;
상기 제2내부연결단자용 리드에서 연장되어 구성되며, 상기 플립칩의 상기 제1소오스 단자(S1)와 본딩결합되기 위한 제4도전성 리드와;
상기 제2내부연결단자용 리드와 인접되어 배치되며 상기 플립칩의 전압인가단자(VDD)와 본딩결합되기 위한 제5도전성 리드와;
상기 제5도전성 리드와 인접되어 배치되는 제6도전성 리드를 구비함을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method according to claim 3,
The plurality of conductive leads may include: a first conductive lead for bonding with the sensing terminal (V−) of the flip chip;
A second conductive lead extending from the lead for the third external connection terminal and disposed adjacent to the first conductive lead;
A third conductive lead configured to extend from the third external connection terminal lead and to be bonded to the second source terminal S2 of the flip chip;
A fourth conductive lead extending from the lead for the second internal connection terminal, the fourth conductive lead being bonded to the first source terminal S1 of the flip chip;
A fifth conductive lead disposed adjacent to the second internal connection terminal lead and bonded to the voltage applying terminal VDD of the flip chip;
And a sixth conductive lead disposed adjacent to the fifth conductive lead.
청구항 4에 있어서,
상기 플립칩은, 상기 제1도전성 리드, 상기 제3도전성 리드, 상기 제4도전성 리드, 및 상기 제5도전성 리드와 본딩결합되고,
상기 복수의 수동소자들 중 제1저항은 상기 제5도전성 리드와 상기 제6도전성 리드 사이에 배치되고,
상기 복수의 수동소자들 중 제2저항은 상기 제1도전성 리드와 상기 제2도전성 리드 사이에 배치되고,
상기 복수의 수동소자들 중 제1커패시터는 상기 제5도전성 리드와 상기 제2내부연결단자용 리드 사이에 배치되고,
상기 복수의 수동소자들 중 제2커패시터는 상기 제3도전성 리드와 상기 제2내부연결단자용 리드 사이에 배치되고,
상기 복수의 수동소자들 중 서지보호회로를 구성하는 소자들은 상기 제2외부연결단자용 리드와 상기 제3외부연결단자용 리드 사이에 병렬로 배치되며,
상기 제6도전성 리드와 상기 제1외부연결단자용 리드는 와이어 본딩으로 연결되어, 상기 배터리 보호회로를 구성함을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method of claim 4,
The flip chip is bonded to the first conductive lead, the third conductive lead, the fourth conductive lead, and the fifth conductive lead,
A first resistor of the plurality of passive elements is disposed between the fifth conductive lead and the sixth conductive lead,
A second resistor of the plurality of passive elements is disposed between the first conductive lead and the second conductive lead,
A first capacitor of the plurality of passive elements is disposed between the fifth conductive lead and the lead for the second internal connection terminal.
A second capacitor of the plurality of passive elements is disposed between the third conductive lead and the lead for the second internal connection terminal.
The elements constituting the surge protection circuit among the plurality of passive elements are disposed in parallel between the second external connection terminal lead and the third external connection terminal lead,
The sixth conductive lead and the lead for the first external connection terminal are connected by wire bonding to configure the battery protection circuit.
청구항 5에 있어서,
상기 서지보호회로는 두 개의 저항을 병렬연결하는 구성, 또는 하나의 저항과 하나의 커패시터를 병렬연결하는 구성, 및 하나의 저항과 하나의 배리스터를 병렬연결하는 구성 중 어느 하나를 선택하여 구성됨을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method according to claim 5,
The surge protection circuit is configured by selecting one of a configuration in which two resistors are connected in parallel, a configuration in which one resistor and one capacitor are connected in parallel, and a configuration in which one resistor and one varistor are connected in parallel. Package module for battery protection circuit.
청구항 6에 있어서,
상기 복수의 도전성 리드들은 상기 제1도전성 리드와 상기 제6도전성 리드 사이에 배치되는 커패시터용 도전성 리드를 더 구비하고, 상기 복수의 수동소자들은 제3커패시터를 더 구비하며, 상기 제3커패시터는 상기 제6도전성 리드와 상기 커패시터용 도전성 리드 사이에 배치되고, 상기 커패시터용 도전성 리드와 상기 제3외부연결단자용 리드는 와이어 본딩으로 연결되어, 상기 배터리 보호회로를 구성함을 특징으로 하는 배터리 보호회로의 패키지모듈.
The method of claim 6,
The plurality of conductive leads may further include a conductive lead for a capacitor disposed between the first conductive lead and the sixth conductive lead, wherein the plurality of passive elements further include a third capacitor, and the third capacitor may include the A battery protection circuit disposed between the sixth conductive lead and the conductive lead for the capacitor, wherein the conductive lead for the capacitor and the lead for the third external connection terminal are connected by wire bonding to form the battery protection circuit. Package modules.
청구항 1 내지 청구항 7 중 어느 하나의 청구항에 있어서,
상기 배터리 보호회로의 패키지 모듈은, 베어셀이 내장되며 상기 제1내부연결단자 및 상기 제2내부연결단자가 연결되기 위한 단자들이 외부에 노출된 배터리 캔과, 상기 배터리캔의 상부면에 결합되고, 상기 복수의 외부연결단자들이 외부에 노출되도록 하는 외부연결단자용 관통홀들을 가지는 상부케이스 사이에 배치되어 배터리 팩을 구성함을 특징으로 하는 배터리 보호회로의 패키지 모듈.
The method according to any one of claims 1 to 7,
The package module of the battery protection circuit may include a battery can having a bare cell therein and having terminals for connecting the first internal connection terminal and the second internal connection terminal exposed to the outside, and an upper surface of the battery can. And a battery pack disposed between the upper cases having through holes for the external connection terminals to expose the plurality of external connection terminals to the outside to form a battery pack.
청구항 8에 있어서,
상기 복수의 외부연결단자들, 상기 제1내부연결단자 및 상기 제2내부연결단자 중에서 선택된 적어도 하나의 연결단자는, 상기 배터리 보호회로의 패키지 모듈의 외부로 노출된 부분의 전부 또는 일부가 도금되는 것을 특징으로 하는 배터리 보호회로의 패키지 모듈.
The method according to claim 8,
At least one connection terminal selected from the plurality of external connection terminals, the first internal connection terminal, and the second internal connection terminal may be plated with all or a portion of an externally exposed portion of the package module of the battery protection circuit. Package module of a battery protection circuit, characterized in that.
청구항 9에 있어서,
상기 복수의 외부연결단자들, 상기 제1내부연결단자 및 상기 제2내부연결단자의 도금을 위한 도금물질은 금, 은, 니켈, 주석 및 크롬 중에서 선택된 적어도 하나의 도금물질임을 특징으로 하는 배터리 보호회로의 패키지 모듈.
The method according to claim 9,
Battery protection, characterized in that the plating material for plating the plurality of external connection terminals, the first internal connection terminal and the second internal connection terminal is at least one plating material selected from gold, silver, nickel, tin and chromium. Package module in the circuit.
청구항 5에 있어서,
상기 외부연결단자영역 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)는 상기 제1내부연결단자영역, 제2내부연결단자영역, 및 상기 보호회로영역 내의 리드들보다 다운셋(down set) 된 구조를 가지거나, 상기 제1내부연결단자영역, 제2내부연결단자영역, 및 상기 보호회로영역 내의 리드들은 상기 외부연결단자영역 내의 제1 내지 제3 외부연결단자용 리드(P+,CF,P-)보다 다운셋(down set) 된 구조를 가짐을 특징으로 하는 배터리 보호회로의 패키지 모듈.The method according to claim 5,
Leads P +, CF, and P- for the first to third external connection terminals in the external connection terminal region are lower than the leads in the first internal connection terminal region, the second internal connection terminal region, and the protection circuit region. Leads in the down set structure, or in the first internal connection terminal region, the second internal connection terminal region, and the protection circuit region may include leads for first to third external connection terminals in the external connection terminal region. A package module of a battery protection circuit, which has a structure which is downset than (P +, CF, P-).
KR1020120042808A 2012-04-24 2012-04-24 Package module of battery protection circuits using flip chip KR101266509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120042808A KR101266509B1 (en) 2012-04-24 2012-04-24 Package module of battery protection circuits using flip chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120042808A KR101266509B1 (en) 2012-04-24 2012-04-24 Package module of battery protection circuits using flip chip

Publications (1)

Publication Number Publication Date
KR101266509B1 true KR101266509B1 (en) 2013-05-27

Family

ID=48666665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120042808A KR101266509B1 (en) 2012-04-24 2012-04-24 Package module of battery protection circuits using flip chip

Country Status (1)

Country Link
KR (1) KR101266509B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420826B1 (en) 2013-07-19 2014-07-21 주식회사 아이티엠반도체 Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101420827B1 (en) 2013-07-19 2014-07-21 주식회사 아이티엠반도체 Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101450219B1 (en) 2013-04-17 2014-10-15 주식회사 아이티엠반도체 Package of battery protection circuits module
KR101474742B1 (en) * 2013-10-01 2014-12-22 주식회사 아이티엠반도체 Battery protection circuits module package, assembly including the same and battery pack
KR101474741B1 (en) * 2013-07-01 2014-12-31 주식회사 아이티엠반도체 Battery pack and method of fabricating the same
KR101479304B1 (en) * 2013-09-24 2015-01-06 주식회사 아이티엠반도체 Package of battery protection circuits module
KR101479307B1 (en) * 2013-10-11 2015-01-06 주식회사 아이티엠반도체 Package of battery protection circuits module and battery pack including the same
WO2015002401A1 (en) * 2013-07-01 2015-01-08 주식회사 아이티엠반도체 Battery protection circuit module package, battery pack and electronic device including same
WO2015009087A1 (en) * 2013-07-19 2015-01-22 주식회사 아이티엠반도체 Structure of battery protection circuit module package coupled with holder, and battery pack having same
KR101517545B1 (en) 2013-08-30 2015-05-06 주식회사 아이티엠반도체 Battery pack and methods of fabricating the same
CN105324871A (en) * 2013-07-01 2016-02-10 Itm半导体有限公司 Battery protection circuit module package, battery pack and electronic device including same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307052A (en) 1999-04-26 2000-11-02 Rohm Co Ltd Protective circuit module for charged battery and manufacture thereof
JP2005108683A (en) 2003-09-30 2005-04-21 Mitsumi Electric Co Ltd Surface mounted semiconductor package and charge control circuit device
KR101070840B1 (en) 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307052A (en) 1999-04-26 2000-11-02 Rohm Co Ltd Protective circuit module for charged battery and manufacture thereof
JP2005108683A (en) 2003-09-30 2005-04-21 Mitsumi Electric Co Ltd Surface mounted semiconductor package and charge control circuit device
KR101070840B1 (en) 2010-06-22 2011-10-06 주식회사 아이티엠반도체 Structure for packaging of battery protection circuits

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450219B1 (en) 2013-04-17 2014-10-15 주식회사 아이티엠반도체 Package of battery protection circuits module
KR101474741B1 (en) * 2013-07-01 2014-12-31 주식회사 아이티엠반도체 Battery pack and method of fabricating the same
US10263238B2 (en) 2013-07-01 2019-04-16 Itm Semiconductor Co., Ltd. Battery protection circuit module package, battery pack and electronic device including same
WO2015002401A1 (en) * 2013-07-01 2015-01-08 주식회사 아이티엠반도체 Battery protection circuit module package, battery pack and electronic device including same
CN105324871A (en) * 2013-07-01 2016-02-10 Itm半导体有限公司 Battery protection circuit module package, battery pack and electronic device including same
CN105324871B (en) * 2013-07-01 2018-09-11 Itm半导体有限公司 The encapsulation of battery protecting circuit module, battery pack and the electronic device for having the battery pack
US10193193B2 (en) 2013-07-19 2019-01-29 Itm Semiconductor Co., Ltd Structure of battery protection circuit module package coupled with holder, and battery pack having same
KR101420827B1 (en) 2013-07-19 2014-07-21 주식회사 아이티엠반도체 Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101420826B1 (en) 2013-07-19 2014-07-21 주식회사 아이티엠반도체 Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
WO2015009087A1 (en) * 2013-07-19 2015-01-22 주식회사 아이티엠반도체 Structure of battery protection circuit module package coupled with holder, and battery pack having same
KR101517545B1 (en) 2013-08-30 2015-05-06 주식회사 아이티엠반도체 Battery pack and methods of fabricating the same
KR101479304B1 (en) * 2013-09-24 2015-01-06 주식회사 아이티엠반도체 Package of battery protection circuits module
KR101474742B1 (en) * 2013-10-01 2014-12-22 주식회사 아이티엠반도체 Battery protection circuits module package, assembly including the same and battery pack
KR101479307B1 (en) * 2013-10-11 2015-01-06 주식회사 아이티엠반도체 Package of battery protection circuits module and battery pack including the same

Similar Documents

Publication Publication Date Title
KR101266509B1 (en) Package module of battery protection circuits using flip chip
KR101279109B1 (en) Package module of battery protection circuits
KR101450222B1 (en) Package of battery protection circuits module
US10263238B2 (en) Battery protection circuit module package, battery pack and electronic device including same
KR101070840B1 (en) Structure for packaging of battery protection circuits
US10193193B2 (en) Structure of battery protection circuit module package coupled with holder, and battery pack having same
KR101054888B1 (en) Integrated chip arrangement of battery protection circuit
KR20150120155A (en) Polymer battery cell and electronic device including the same
KR101474741B1 (en) Battery pack and method of fabricating the same
TWI565190B (en) Battery protection circuit package
KR101434224B1 (en) Battery protection circuits and package of battery protection circuits module
WO2015002401A1 (en) Battery protection circuit module package, battery pack and electronic device including same
KR101288059B1 (en) Package module of battery protection circuits
KR101420826B1 (en) Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101479307B1 (en) Package of battery protection circuits module and battery pack including the same
KR101479306B1 (en) Battery protection circuits module package and assembly including the same
KR101487958B1 (en) Package of battery protection circuits module and methods of fabricating the same
KR20160039790A (en) Battery protection circuits package
KR101420827B1 (en) Structure of battery protection circuits module package with holder, battery pack including the same, and methods for fabricating thereof
KR101170117B1 (en) one chip structure of battery protection circuits
KR101517543B1 (en) Holder to be equipped with battery protection circuits module package, method of fabricating the same, and method of fabricating battery pack using the same
KR101558271B1 (en) Battery protection circuits module package and method of fabricating the same
KR101399366B1 (en) Package module of battery protection circuits
KR101517545B1 (en) Battery pack and methods of fabricating the same
KR101517544B1 (en) Battery pack and methods of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee