KR101261758B1 - Ｏｆｄｍ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법 - Google Patents

Ｏｆｄｍ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법 Download PDF

Info

Publication number
KR101261758B1
KR101261758B1 KR1020117020134A KR20117020134A KR101261758B1 KR 101261758 B1 KR101261758 B1 KR 101261758B1 KR 1020117020134 A KR1020117020134 A KR 1020117020134A KR 20117020134 A KR20117020134 A KR 20117020134A KR 101261758 B1 KR101261758 B1 KR 101261758B1
Authority
KR
South Korea
Prior art keywords
antenna
switching
symbol
ofdm symbol
original
Prior art date
Application number
KR1020117020134A
Other languages
English (en)
Other versions
KR20110112850A (ko
Inventor
린도 리
아쇼크 만트라바디
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20110112850A publication Critical patent/KR20110112850A/ko
Application granted granted Critical
Publication of KR101261758B1 publication Critical patent/KR101261758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0805—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0805—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching
    • H04B7/0814—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching based on current reception conditions, e.g. switching to different antenna when signal level is below threshold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0805—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching
    • H04B7/0808—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching comparing all antennas before reception
    • H04B7/0811—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching comparing all antennas before reception during preamble or gap period

Abstract

OFDM 심볼 기간의 개시를 식별하는 단계; 원래의 안테나로부터 대안적인 안테나로 스위칭하는 단계; 상기 원래의 안테나 및 상기 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 단계; 및 현재의 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 상기 원래의 안테나 또는 상기 대안적인 안테나 중 어느 하나를 선택하는 단계를 포함한 안테나 스위칭 다이버시티를 위한, 컴퓨터 저장 매체상에 인코딩된 컴퓨터 프로그램들을 비롯한, 방법, 시스템 및 장치가 개시된다. 하나의 양태에서, 안테나 스위칭 다이버시티는 심볼 레이트 스위칭 또는 블록 레이트 스위칭 중 어느 하나에 기초하며, 이들 중 하나 또는 나머지 다른 하나의 선택이 행해진다.

Description

ＯＦＤＭ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법{APPARATUS AND METHOD FOR ANTENNA SWITCHING DIVERSITY IN AN OFDM SYSTEM}
35 U.S.C. §119 하에서의 우선권 주장
본 특허출원은 "Method and Apparatus for Symbol Rate Antenna Switching Diversity" 라는 명칭으로 2009년 2월 1일에 출원된 가특허출원 61/148,971에 대한 우선권을 주장하며, 상기 가특허출원은 본 특허출원의 양수인에게 양도되었으며 여기서는 그 내용을 참조로서 명백하게 포함한다.
본 발명개시는 일반적으로 무선 통신 시스템에서의 안테나 스위칭 다이버시티에 관한 것이다. 보다 구체적으로, 본 발명개시는 예컨대 직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 시스템들에서의 무선 통신 시스템들을 위한 심볼 레이트 또는 블록 레이트 안테나 스위칭 다이버시티에 관한 것이다.
무선 통신 시스템들은 고정된 원격통신 인프라구조로부터 분리되어 있는 모바일 사용자들에게 다양한 서비스들을 전달해준다. 이러한 무선 시스템들은 무선 송신들을 이용하여 무선 통신 네트워크 내에서, 종종 셀룰러 기하학적 형상 내에서 모바일 사용자 디바이스들을 기지국들과 상호접속시킨다. 이어서 기지국들은 공중 전화교환망 (public switched telephony network; PSTN), 인터넷 등과 같은 상이한 통신 네트워크들상에서 모바일 사용자 디바이스들로의 접속 및 이로부터의 접속을 다른 사용자들에게 라우팅해주는 모바일 스위칭 센터들에 접속된다. 이러한 방식으로, 고정 장소들로부터 멀리 있거나 또는 이동중에 있는 사용자들은 음성 전화, 페이징, 메시징, 이메일, 데이터 전송, 비디오, 웹 브라우징 등과 같은 다양한 통신 서비스들을 수신할 수 있다.
기지국들과 모바일 사용자들간의 무선 상호접속들은 무선 주파수들을 이용하기 때문에, 무선 사용자들은 무선 통신 서비스들을 위해 할당된 부족한 무선 스펙트럼을 공유하기 위해 공통 통신 프로토콜들 세트를 이용해야 한다. 하나의 중요한 프로토콜은 모바일 사용자 디바이스를 무선 통신 네트워크에 접속시키기 위해 이용되는 액세스 방법과 관련이 있다. 다양한 액세스 방법들은 주파수 분할 다중 액세스 (frequency division multiple access; FDMA), 시분할 다중 액세스 (time division multiple access; TDMA), 코드 분할 다중 액세스 (code division multiple access; CDMA), 및 직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 를 포함한다. OFDM 의 다중캐리어 포맷은 다중경로 왜곡들의 보상을 촉진시키기 때문에 OFDM 은 지상 무선 통신 시스템들에서 점진적으로 인기를 끌고 있다. OFDM 은 각각의 캐리어상에서 변조된 데이터가 다른 데이터들과 직교되도록(그리고 이에 따라 독립적이 되도록) 주파수 도메인에서 서로 이격되어 떨어져 있는 복수의 캐리어들을 이용한다. OFDM 은 송신기와 수신기 모두에서 매우 효율적인 고속 푸리에 변환(Fast Fourier Transform; FFT) 기술들을 통해 편리하게 변조 및 복조된다는 장점을 갖는다.
무선 통신 시스템들을 위한 안테나 스위칭 다이버시티를 위한 장치 및 방법이 개시된다. 하나의 양태에 따르면, 안테나 스위칭 다이버시티를 위한 방법은 OFDM 심볼 기간의 개시를 식별하는 단계; 원래의 안테나로부터 적어도 하나의 대안적인 안테나로 스위칭하는 단계; 원래의 안테나 및 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 단계; 현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 원래의 안테나 또는 대안적인 안테나 중 어느 하나를 선택하는 단계를 포함한다.
다른 양태에 따르면, 안테나 스위칭 다이버시티를 위한 수신기는 프로세서와 메모리를 포함하며, 상기 메모리는, OFDM 심볼 기간의 개시를 식별하는 단계; 원래의 안테나로부터 적어도 하나의 대안적인 안테나로 스위칭하는 단계; 원래의 안테나 및 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 단계; 현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 원래의 안테나 또는 대안적인 안테나 중 어느 하나를 선택하는 단계를 수행하기 위해 프로세서에 의해 실행가능한 프로그램 코드를 포함한다.
다른 양태에 따르면, 안테나 스위칭 다이버시티를 위한 장치는 OFDM 심볼 기간의 개시를 식별하기 위한 수단; 원래의 안테나로부터 적어도 하나의 대안적인 안테나로 스위칭하기 위한 수단; 원래의 안테나 및 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하기 위한 수단; 현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 원래의 안테나 또는 대안적인 안테나 중 어느 하나를 선택하기 위한 수단을 포함한다.
다른 양태에 따르면, 컴퓨터 판독가능한 매체는 컴퓨터 프로그램을 저장하며, 상기 컴퓨터 프로그램의 실행은, OFDM 심볼 기간의 개시를 식별하고; 원래의 안테나로부터 적어도 하나의 대안적인 안테나로 스위칭하고; 원래의 안테나 및 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하고; 현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 원래의 안테나 또는 대안적인 안테나 중 어느 하나를 선택하기 위한 것이다.
본 발명개시의 잠재적인 장점들은 최소한의 하드웨어 복잡성, DSP 에서의 제어 로직의 구현, 미래의 안테나 또는 RF 하드웨어 개선안들과의 개선된 성능의 병합, 및 듀얼 안테나 핸드셋 단말기들의 개선된 마켓팅 가치를 포함한다.
도해를 통해 다양한 양태들이 도시되고 설명된 후속하는 상세한 설명으로부터 다른 양태들이 본 발명분야의 당업자에게 쉽게 명백해질 것이라고 이해된다. 도면들과 상세한 설명은 성질상 제한적인 것이 아닌, 예시적인 것으로서 간주되어야 한다.
도 1은 무선 통신 시스템의 예시를 도시하는 블록도이다.
도 2는 복수의 사용자 디바이스들을 지원하는 예시적인 무선 통신 시스템을 도시한다.
도 3은 예시적인 OFDM 심볼 시간라인을 도시한다.
도 4는 예시적인 FLO 수퍼프레임 구조를 도시한다.
도 5는 OFDM 시스템들을 위한 심볼 레이트 안테나 스위칭 다이버시티에 관한 예시적인 블록도를 도시한다.
도 6은 예시적인 심볼 레이트 안테나 스위칭 상호작용도를 도시한다.
도 7은 심볼 레이트 안테나 스위칭을 위한 예시적인 흐름도를 도시한다.
도 8은 심볼 레이트 안테나 스위칭의 예시적인 시간라인을 도시한다.
도 9는 블록 레이트 안테나 스위칭을 위한 예시적인 상호작용도를 도시한다.
도 10은 OIS 또는 EOB 이후의 스위치 심볼 결정을 위한 예시적인 흐름도를 도시한다.
도 11은 웨이크 업 시간 추적을 갖는 예시적인 시간라인을 도시한다.
도 12는 TPC 기반 타이밍을 갖는 예시적인 시간라인을 도시한다.
도 13은 예시적인 서비스 충돌 시나리오를 도시한다.
도 14는 프레임 4 (또는 조기 탈출을 갖는 프레임 3) 이후의 프로그래밍 스위치 심볼 인덱스를 갖는 예시도를 도시한다.
도 15는 예시적인 RF 모니터링 시간라인을 도시한다.
도 16은 안테나 스위칭 다이버시티를 위한 예시적인 흐름도를 도시한다.
도 17은 안테나 스위칭 다이버시티를 위한 프로세스들을 실행하기 위한 메모리와 통신하는 프로세서를 포함하는 디바이스의 예시를 도시한다.
도 18은 안테나 스위칭 다이버시티에 적합한 디바이스의 예시를 도시한다.
첨부된 도면들과 연계되어 아래에서 서술되는 상세한 설명은 본 발명개시의 다양한 양태들의 설명으로서 의도된 것이며, 본 발명개시가 실시될 수 있는 양태들만을 나타내려고 의도된 것은 아니다. 이 발명개시에서 설명된 각각의 양태는 본 발명개시의 예시 또는 설명으로서만 제공된 것이며, 다른 양태들에 비해 반드시 선호되거나 또는 유리한 것으로서 해석되어야 하는 것은 아니다. 상세한 설명은 본 발명개시의 완전한 이해를 제공하기 위한 특정한 상세사항들을 포함한다. 하지만, 본 발명개시는 이러한 특정한 상세사항들 없이 실시될 수 있다는 것은 본 발명분야의 당업자에게 자명할 것이다. 몇몇 경우들에서는, 본 발명개시의 개념들을 불명료하게 하는 것을 막기 위해 잘 알려진 구조들과 디바이스들은 블록도 형태로 도시된다. 두문자 및 다른 기술적 용어가 단지 편리성 및 명확성을 위해 이용될 수 있으며, 이것은 본 발명개시의 범위를 제한시키려고 의도된 것은 아니다.
설명의 단순함을 위해, 방법론들이 일련의 동작들로서 도시되고 설명되지만, 몇몇의 동작들은, 하나 이상의 양태들에 따라, 본 명세서에서 설명되고 도시된 것과 상이한 순서들로 발생할 수 있거나 및/또는 다른 동작들과 동시적으로 발생할 수 있으므로, 본 방법론들은 동작들의 순서에 의해 제한받지 않는다는 것을 이해하고 알아야 한다. 예를 들어, 본 발명분야의 당업자는 방법론이 상태도에서와 같이, 일련의 상관된 상태들 또는 이벤트들로서 양자택일적으로 표현될 수 있다는 것을 이해하고 알 것이다. 뿐만 아니라, 하나 이상의 양태들에 따라 방법론을 이행하기 위해, 설명된 동작들 모두가 필요한 것은 아닐 수 있다.
본 명세서에서 설명된 기술들은 코드 분할 다중 액세스 (CDMA) 네트워크들, 시분할 다중 액세스 (TDMA) 네트워크들, 주파수 분할 다중 액세스 (FDMA) 네트워크들, 직교 FDMA (Orthogonal FDMA; OFDMA) 네트워크들, 단일 캐리어 FDMA (Single-Carrier FDMA; SC-FDMA) 네트워크들 등과 같은 다양한 무선 통신 네트워크들을 위해 이용될 수 있다. 용어 "네트워크" 및 "시스템"은 종종 상호교환가능하게 이용된다. CDMA 네트워크는 유니버셜 지상 무선 액세스 (Universal Terrestrial Radio Access; UTRA), cdma2000 등과 같은 무선 기술을 이행할 수 있다. UTRA는 광대역-CDMA (Wideband-CDMA; W-CDMA) 및 로우 칩 레이트 (Low Chip Rate; LCR) 를 포함한다. Cdma2000은 IS-2000, IS-95 및 IS-856 표준들을 포함한다. TDMA 네트워크는 GSM (Global System for Mobile Communications) 과 같은 무선 기술을 이행할 수 있다. OFDMA 네트워크는 진화된 UTRA (E-UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, 플래쉬-OFDM?, 등과 같은 무선 기술을 이행할 수 있다. UTRA, E-UTRA, 및 GSM 은 유니버셜 모바일 원격통신 시스템 (Universal Mobile Telecommunication System; UMTS) 의 일부이다. 롱 텀 에볼루션 (Long Term Evolution; LTE) 은 E-UTRA를 이용하는 UMTS의 미래의 릴리즈 버전이다. UTRA, E-UTRA, GSM, UMTS 및 LTE 는 "3세대 파트너쉽 프로젝트 (3rd Generation Partnership Project)" (3GPP) 이라고 칭해진 조직으로터의 문서들에서 기술되어 있다. cdma2000 은 "3세대 파트너쉽 프로젝트 2" (3GPP2) 라고 칭해진 조직으로부터의 문서들에서 기술되어 있다. 이러한 다양한 무선 기술들 및 표준들이 본 발명분야에서 알려져 있다.
도 1은 2 개 단말기 시스템 (100)의 예를 도시하는 블록도이다. 본 발명분야의 당업자는 도 1에서 도시된 예시적인 2 개 단말기 시스템 (100) 이 FDMA 환경, OFDMA 환경, CDMA 환경, WCDMA 환경, TDMA 환경, SDMA 환경 또는 임의의 다른 적절한 무선 환경에서 구현될 수 있다는 것을 이해할 것이다.
하나의 양태에서, 2 개 단말기 시스템 (100) 은 액세스 노드 (101) (예컨대, 기지국 또는 노드 B) 및 사용자 장비 또는 UE (201) (예컨대, 사용자 디바이스) 를 포함한다. 다운링크 레그에서, 액세스 노드 (101) (예컨대, 기지국 또는 노드 B) 는 트래픽 데이터를 받아들여서, 포맷팅하고, 코딩하고, 인터리빙하고, 변조 (또는 심볼 맵핑) 시키며, 변조 심볼들 (예컨대, 데이터 심볼들) 을 제공하는 송신 (transmit; TX) 데이터 프로세서 A (110) 를 포함한다. TX 데이터 프로세서 A (110) 는 심볼 변조기 A (120) 와 통신한다. 심볼 변조기 A (120) 는 데이터 심볼들 및 다운링크 파일럿 심볼들을 받아들여서 프로세싱하고, 심볼들의 스트림을 제공한다. 하나의 양태에서, 트래픽 데이터를 변조 (또는 심볼 맵핑) 시키고, 변조 심볼들 (예컨대, 데이터 심볼들) 을 제공하는 것은 심볼 변조기 A (120) 이다. 하나의 양태에서, 심볼 변조기 A (120) 는 구성 정보를 제공하는 프로세서 A (180) 와 통신한다. 심볼 변조기 A (120) 는 송신기 유닛 (TMTR) A (130) 와 통신한다. 심볼 변조기 A (120) 는 데이터 심볼들 및 다운링크 파일럿 심볼들을 멀티플렉싱하고, 이것들을 송신기 유닛 A (130) 에게 제공한다.
송신될 각각의 심볼들은 데이터 심볼, 다운링크 파일럿 심볼 또는 0의 신호 값일 수 있다. 다운링크 파일럿 심볼들은 각각의 심볼 기간에서 연속적으로 보내질 수 있다. 하나의 양태에서, 다운링크 파일럿 심볼들은 주파수 분할 멀티플렉싱 (frequency division multiplexed; FDM) 된다. 다른 양태에서, 다운링크 파일럿 심볼들은 직교 주파수 분할 멀티플렉싱 (orthogonal frequency division multiplexed; OFDM) 된다. 또다른 양태에서, 다운링크 파일럿 심볼들은 코드 분할 멀티플렉싱 (code division multiplexed; CDM) 된다. 하나의 양태에서, 송신기 유닛 A (130) 는 심볼들의 스트림을 수신하여 이것을 하나 이상의 아날로그 신호들로 변환시키고, 무선 송신에 적합한 아날로그 다운링크 신호를 생성하기 위해, 이러한 아날로그 신호들을 추가적으로 조정하는데, 예컨대, 아날로그 신호를 증폭시키고, 필터링하며, 및/또는 주파수 상향변환시킨다. 그런 후 아날로그 다운링크 신호는 안테나 (140) 를 통해 송신된다.
다운링크 레그에서, UE (201) (예컨대, 사용자 디바이스) 는 아날로그 다운링크 신호를 수신하고 아날로그 다운링크 신호를 수신기 유닛 (RCVR) B (220) 에게 입력시키기 위한 안테나 (210) 를 포함한다. 하나의 양태에서, 수신기 유닛 B (220) 는 아날로그 다운링크 신호를 조정하는데, 예컨대, 아날로그 다운링크 신호를 필터링하고, 증폭하며, 이 아날로그 다운링크 신호를 제1 "조정된" 신호로 주파수 하향변환시킨다. 그런 다음 제1 "조정된" 신호는 샘플링된다. 수신기 유닛 B (220) 는 심볼 복조기 B (230) 와 통신한다. 심볼 복조기 B (230) 는 수신기 유닛 B (220) 로부터 출력된 제1 "조정되고" 및 "샘플링된" 신호 (예컨대, 데이터 심볼들) 을 복조시킨다. 본 발명분야의 당업자는 심볼 복조기 B (230) 에서 샘플링 프로세스를 이행하는 것이 대안책이라는 것을 이해할 것이다. 심볼 복조기 B (230) 는 프로세서 B (240) 와 통신한다. 프로세서 B (240) 는 심볼 복조기 B (230) 로부터 다운링크 파일럿 심볼들을 수신하고, 다운링크 파일럿 심볼들에 대해 채널 추정을 수행한다. 하나의 양태에서, 채널 추정은 현재의 전파 환경을 특성화하는 프로세스이다. 심볼 복조기 B (230) 는 프로세서 B (240) 로부터 다운링크 레그를 위한 주파수 응답 추정치를 수신한다. 심볼 복조기 B (230) 는 다운링크 경로에 대한 데이터 심볼 추정치들을 획득하기 위해 데이터 심볼들에 대해 데이터 복조를 수행한다. 다운링크 경로에 대한 데이터 심볼 추정치들은 전송되었던 데이터 심볼들의 추정치들이다. 심볼 복조기 B (230) 는 또한 RX 데이터 프로세서 B (250) 와 통신한다.
RX 데이터 프로세서 B (250) 는 심볼 복조기 B (230) 로부터 다운링크 경로에 대한 데이터 심볼 추정치들을 수신하고, 트래픽 데이터를 복구시키기 위해, 예컨대, 다운링크 경로에 대한 데이터 심볼 추정치들을 복조 (즉, 심볼 디맵핑) 시키고, 디인터리빙시키며, 및/또는 디코딩한다. 하나의 양태에서, 심볼 복조기 B (230) 및 RX 데이터 프로세서 B (250) 에 의한 프로세싱은 심볼 변조기 A (120) 및 TX 데이터 프로세서 A (110) 에 의한 프로세싱에 대해 각각 상보적이다.
업링크 레그에서, UE (201) (예컨대, 사용자 디바이스) 는 TX 데이터 프로세서 B (260) 를 포함한다. TX 데이터 프로세서 B (260) 는 트래픽 데이터를 받아들이고, 트래픽 데이터를 프로세싱하여, 데이터 심볼들을 출력한다. TX 데이터 프로세서 B (260) 는 심볼 변조기 D (270) 와 통신한다. 심볼 변조기 D (270) 는 데이터 심볼들을 받아들여서, 이것들을 업링크 파일럿 심볼들과 함께 멀티플렉싱하고, 변조를 수행하며, 심볼들의 스트림을 제공한다. 하나의 양태에서, 심볼 변조기 D (270) 는 구성 정보를 제공하는 프로세서 B (240) 와 통신한다. 심볼 변조기 D (270) 는 송신기 유닛 B (280) 와 통신한다.
송신될 각각의 심볼들은 데이터 심볼, 업링크 파일럿 심볼 또는 0의 신호 값일 수 있다. 업링크 파일럿 심볼들은 각각의 심볼 기간에서 연속적으로 보내질 수 있다. 하나의 양태에서, 업링크 파일럿 심볼들은 주파수 분할 멀티플렉싱 (FDM) 된다. 다른 양태에서, 업링크 파일럿 심볼들은 직교 주파수 분할 멀티플렉싱 (OFDM) 된다. 또다른 양태에서, 업링크 파일럿 심볼들은 코드 분할 멀티플렉싱 (CDM) 된다. 하나의 양태에서, 송신기 유닛 B (280) 는 심볼들의 스트림을 수신하여 이것을 하나 이상의 아날로그 신호들로 변환시키고, 무선 송신에 적합한 아날로그 업링크 신호를 생성하기 위해, 이러한 아날로그 신호들을 추가적으로 조정하는데, 예컨대, 아날로그 신호를 증폭시키고, 필터링하며, 및/또는 주파수 상향변환시킨다. 그런 후 아날로그 업링크 신호는 안테나 (210) 를 통해 송신된다.
UE (201) (예컨대, 사용자 디바이스) 로부터의 아날로그 업링크 신호는 안테나 (140) 에 의해 수신되고, 샘플들을 획득하기 위해 이 아날로그 업링크 신호는 수신기 유닛 A (150) 에 의해 프로세싱된다. 하나의 양태에서, 수신기 유닛 A (150) 는 아날로그 업링크 신호를 조정하는데, 예컨대, 아날로그 업링크 신호를 필터링하고, 증폭하며, 이 아날로그 업링크 신호를 제2 "조정된" 신호로 주파수 하향변환시킨다. 그런 다음 제2 "조정된" 신호는 샘플링된다. 수신기 유닛 A (150) 는 심볼 복조기 C (160) 와 통신한다. 본 발명분야의 당업자는 심볼 복조기 C (160) 에서 샘플링 프로세스를 이행하는 것이 대안책이라는 것을 이해할 것이다. 심볼 복조기 C (160) 는 업링크 경로에 대한 데이터 심볼 추정치들을 획득하기 위해 데이터 심볼들에 대한 데이터 복조를 수행하고, 그런 후 업링크 경로에 대한 데이터 심볼 추정치들 및 업링크 파일럿 심볼들을 RX 데이터 프로세서 A (170) 에게 제공한다. 업링크 경로에 대한 데이터 심볼 추정치들은 전송되었던 데이터 심볼들의 추정치들이다. RX 데이터 프로세서 A (170) 는 무선 통신 디바이스 (201) 에 의해 송신된 트래픽 데이터를 복구하기 위해 업링크 경로에 대한 데이터 심볼 추정치들을 프로세싱한다. 심볼 복조기 C (160) 는 또한 프로세서 A (180) 와 통신한다. 프로세서 A (180) 는 업링크 레그상에서 송신중인 각각의 활성 단말기에 대해 채널 추정을 수행한다. 하나의 양태에서, 다수의 단말기들은 각자의 할당된 파일럿 서브대역들의 세트들 (파일럿 서브대역들의 세트들은 인터레이스될 수 있음) 을 통해 업링크 레그상에서 동시적으로 파일럿 심볼들을 송신할 수 있다.
프로세서 A (180) 및 프로세서 B (240) 는 각각 액세스 노드 (101) (예컨대, 기지국 또는 노드 B) 및 UE (201) (예컨대, 사용자 디바이스) 에서의 동작을 지시 (즉, 제어, 조절, 또는 관리 등) 한다. 하나의 양태에서, 프로세서 A (180) 와 프로세서 B (240) 중 어느 하나 또는 이 모두는 프로그램 코드들 및/또는 데이터의 저장을 위한 하나 이상의 메모리 유닛들 (미도시) 과 연계된다. 하나의 양태에서, 프로세서 A (180) 와 프로세서 B (240) 중 어느 하나 또는 이 모두는 각각 업링크 레그 및 다운링크 레그에 대한 주파수 및 임펄스 응답 추정치들을 유도해내는 계산들을 수행한다.
하나의 양태에서, 2 개 단말기 시스템 (100) 은 다중 액세스 시스템이다. 다중 액세스 시스템 (예컨대, 주파수 분할 다중 액세스 (FDMA), 직교 주파수 분할 다중 액세스 (OFDMA), 코드 분할 다중 액세스 (CDMA), 시분할 다중 액세스 (TDMA), 공간 분할 다중 액세스 (SDMA), 등) 의 경우, 다수의 단말기들은, 복수의 UE들 (예컨대, 사용자 디바이스들) 로의 액세스를 허용하도록, 업링크 레그상에서 동시적으로 송신한다. 하나의 양태에서, 다중 액세스 시스템의 경우, 파일럿 서브대역들은 상이한 단말기들 사이에서 공유될 수 있다. 채널 추정 기술들은, 각각의 단말기를 위한 파일럿 서브대역들이 전체적인 동작 대역 (가능하게는 대역 엣지들을 제외함) 에 걸쳐 있는 경우들에서 이용된다. 이와 같은 파일럿 서브대역 구조는 각각의 단말기들에 대한 주파수 다이버시티를 획득하는데 바람직하다.
도 2는 복수의 사용자 디바이스들을 지원하는 예시적인 무선 통신 시스템 (290) 을 도시한다. 도 2에서, 참조번호 292A 내지 292G 는 셀들 가리키며, 참조번호 298A 내지 298G 는 기지국 (base station; BS) 또는 노드 B들을 가리키며, 참조번호 296A 내지 296J 는 액세스 사용자 디바이스 [또는 사용자 장비 (UE) 라고도 함] 를 가리킨다. 셀 크기는 변할 수 있다. 시스템 (290) 에서의 송신들을 스케쥴링하기 위해 임의의 다양한 알고리즘들 및 방법들이 이용될 수 있다. 시스템 (290) 은 복수의 셀들 (292A 내지 292G) 을 위한 통신을 제공하며, 상기 셀들 각각은 대응하는 기지국 (298A 내지 298G)에 의해 각각 서비스받을 수 있다.
안테나 다이버시티는 하나 보다 많은 안테나가 사용자 단말기 또는 기지국에서 적용되는 무선 송신 기술이다. 성능을 개선시키기 위해, 몇몇의 무선 시스템들은 송신기, 수신기 또는 이 모두에서 안테나 다이버시티를 이용한다. 안테나 다이버시티의 한가지 형태는 몇몇의 프로세싱 로직이 여러 개의 잠재적인 안테나들 중 어느 하나의 안테나가 주어진 시간에서 이용되어야 하는지를 결정하는 스위칭 다이버시티로서 알려져 있다. 프로세싱 로직은 예컨대, 마이크로프로세서와 같은, 프로세서상에서 실행되는 소프트웨어 또는 펌웨어에 의해 구현될 수 있다. 몇몇의 구현예들에서, 안테나 스위칭 다이버시티는 가장 단순한 다이버시티 기술이다. 하지만, 프로세싱 로직은 사용자 단말기에서 다이버시티 수신을 실행하도록 구현되어야 한다.
하나의 예시에서, 무선 통신 시스템은 멀티캐스팅 서비스들을 사용자 디바이스들에게 제공한다. 멀티캐스팅이란 커버리지 영역 내에서의 하나의 송신기로부터 수 많은 수신기들로의 동시적인 전송 방법이다. 멀티캐스팅 표준안의 예시는 MediaFLO (Forward Link Only) 로서 알려져 있다. 하나의 양태에서, MediaFLO 물리층은 시스템 대역폭에 걸쳐 4096 개의 캐리어들을 가지며, 다른 시스템들보다 훨씬 높은 데이터 용량을 갖는 OFDM 을 이용한다. 멀티캐스팅 서비스들은 실시간 비디오 및 오디오 스트림들, 비실시간 비디오 및 오디오 클립들, 데이터 콘텐츠 등을 포함한다. 하나의 예시에서, MediaFLO OFDM 심볼 시간은 833.33 ㎲ 이며, 이것은 738.02 ㎲ 의 베어러 트래픽과, 3.06 ㎲ 의 윈도우와, 92.25 ㎲ 의 순환적 프리픽스로 구성된다. 하나의 양태에서, 순환적 프리픽스는 다중경로 간섭을 완화시키기 위해 다음번째 OFDM 심볼의 시작부분에서의 OFDM 심볼의 끝부분의 반복체이다. MediaFLO 시스템은 또한 4096 개의 서브 캐리어들 옵션에 더하여 1024 개, 2048 개 및 8192 개의 서브 캐리어들을 지원한다. 1024 개, 2048 개, 4096 개 또는 8192 개의 서브 캐리어들의 이용은 FLO 에서 1K, 2K, 4K 및 8K 캐리어들을 갖는다라고도 불리어진다.
도 3은 예시적인 OFDM 심볼 시간라인을 도시한다. 하나의 양태에서, OFDM 심볼 지속기간은 세 개의 구별되는 시간부분들, 즉 윈도우잉된 가드 간격 TWGI, 플랫 가드 간격 TFGI, 및 유용적 심볼 간격 TU 로 구성된다. 하나의 예시에서, 플랫 가드 간격은 순환적 프리픽스 (CP) 간격으로서도 알려져 있다. 다른 예시에서, 유용적 심볼 간격은 FFT 간격으로서도 알려져 있다. 이러한 세 개의 구별되는 시간 부분들의 합은 OFDM 심볼 시간 TS으로서 표시된다.
하나의 양태에서, OFDM 심볼 시간은 복수의 칩들로 구성되며, 각각의 칩들은 샘플 클럭의 역수로서 정의된 시구간을 갖는다. 예를 들어, 5.55 MHz 의 샘플 레이트는 0.18 ㎲ 의 시구간을 갖는 칩과 동등하다. 하나의 예시에서, 5.55 MHz 샘플 레이트의 경우에서 OFDM 심볼의 세 개의 구별되는 시간 부분들에 다음의 값들이 할당된다.
TWGI = 17 개 칩들 = 3.06 ㎲ (윈도우잉된 가드 간격)
TFGI = 512 개 칩들 = 92.25 ㎲ (순환적 프리픽스 간격)
TU = 4096 개 칩들 = 738.02 ㎲ (유용적 간격)
-----------------------------------------------------
TS = 4625 개 칩들 = 833.33 ㎲ (OFDM 심볼 시간).
다른 예시에서, 5 MHz FLO 대역폭의 경우 CP 내에서의 안테나 스위칭을 위한 이용가능한 시간은 증가한다는 것을 유념한다. 다른 대역폭들 및 보다 짧은 CP들 (256 개) 의 경우, 자동 이득 제어 (automatic gain control; AGC) 고속 획득 기간을 보다 낮은 값으로 프로그래밍함으로써 AGC 획득 시간을 감소시키거나, 및/또는 DSP 클럭 레이트를 증가시킬 것이 필요하다.
뿐만 아니라, 다른 양태에서, FLO 수퍼프레임은 복수의 OFDM 심볼들로 구성될 수 있다. 도 4는 예시적인 FLO 수퍼프레임 구조를 도시한다. 도 4에서 도시된 바와 같이, 하나의 예시에서, 6 MHz RF 대역폭의 경우에서 FLO 수퍼프레임은 1200 개의 OFDM 심볼들로 구성된다.
하나의 양태에서, 멀티캐스트 또는 브로드캐스트 OFDM 통신 시스템의 경우, OFDM 심볼들은 비트들의 그룹, 예컨대 프레임들로 조직될 수 있다. 이에 더하여, 물리층 패킷 (physical layer packet; PLP) 은 리드-솔로몬 (RS 또는 R-S) 코드와 함께 인코딩될 수 있고, 페이딩 채널의 시간 다이버시티를 이용하기 위해 수퍼프레임 내의 프레임들에 걸쳐 분배될 수 있다. 하나의 양태에서, 각각의 RS 코드 블록의 지속기간 중에 여러 개의 채널 실현들이 보여지며, 이에 따라 몇몇의 패킷들 동안에 딥 페이드 (deep fade) 가 발생되었다 하더라도 패킷들은 복구될 수 있다. 하지만, 모바일 단말기의 낮은 속도 (즉, 낮은 도플러 확산) 으로 인해, 채널 코히어런스 시간은 RS 코드 블록 시간 길이에 비해 길어질 수 있고, 채널은 느리게 진화할 수 있다. 그 결과, RS 코드 블록 내에서는 시간 다이버시티가 거의 얻어질 수 없다. 예를 들어, MediaFLO 에서, RS 코드 블록은 대략 0.75 초의 시구간을 갖는 네 개의 프레임들에 걸쳐 있을 수 있다. 만약 시간 다이버시티가 불충분하다면, 다중 안테나 수신 다이버시티와 같은, 다른 다이버시티 형태는 시스템 성능을 향상시킬 수 있다.
하나의 예시에서, 안테나 다이버시티의 두가지 기본 형태들, 즉 최대비 합성 (maximum ratio combining; MRC) 과 스위칭 다이버시티가 이용될 수 있다. MRC 다이버시티 방식은 캐리어별로 두 개의 수신 안테나들로부터의 신호들을 결합시키는데, 이것은 출력 신호/잡음비 (signal/noise ratio; SNR) 를 최대화시킨다. 하지만, MRC 는 채널 디코더까지의 두 개의 기저대역 체인들 및 두 개의 RF 체인들의 이용을 필요로 한다. MRC 다이버시티는 수신기 설계에서의 과도한 복잡성을 유발시킬 수 있다. 엄청난 복잡성 없이 채널 페이딩을 경감시키는 보다 단순한 공간 다이버시티의 방법이 요망된다.
안테나 스위칭 다이버시티는 채널 페이딩에 대한 효율적인 경감을 위해 안테나 선택 및 신호 측정을 위한 최소 제어 로직과 안테나 스위치만을 필요로 한다. 이 발명개시는 무선 통신 시스템들을 위한 심볼 레이트 수신 안테나 스위칭 다이버시티에 대한 하드웨어 설계를 제안한다.
기본적 스위칭 다이버시티 방식은 멀티캐스트 논리적 채널 (Multicast Logical Channel; MLC) 블록 당 한번 꼴의 안테나 선택 레이트를 가지며, 이것은 블록 레이트 스위칭이라고도 칭해진다. 하나의 양태에서, 스위칭 다이버시티는 디코딩, 특별하게는, 예컨대, FLO에서 이용된 리드-솔로몬 외부 코드에 의해 매우 한정된 시간 다이버시티가 이용될 수 있는 낮은 도플러 체제를 위해 보다 큰 수신 신호 세기 표시 (received signal strength indication; RSSI) 를 갖는 안테나를 선택함으로써 시스템 성능을 향상시킬 수 있다. 스위칭 다이버시티는 하나의 RF 및 기저대역 체인상에서 동작할 수 있고, 안테나 선택을 위한 최소한의 제어 로직 및 안테나 스위치만을 필요로 한다. 제어 로직은 부가적인 하드웨어 요건을 거의 갖지 않고서 디지털 신호 프로세서 (digital signal processor; DSP) 내에서 낮은 가격으로 손쉽게 구현될 수 있다. 추가적으로, 안테나들간의 이득 불균형 또는 상관성을 감소시킬 미래의 안테나 또는 RF 개선책들을 통해 스위칭 다이버시티 성능은 향상될 수 있다.
따라서, 하나의 양태에서, 스위칭 다이버시티는 다른 다이버시티 형태들에 비해 다음의 잠재적인 장점들을 불러일으킬 수 있다.
Figure 112011067358892-pct00001
최소한의 하드웨어 복잡성
Figure 112011067358892-pct00002
DSP 내의 제어 로직의 구현
Figure 112011067358892-pct00003
미래의 안테나 또는 RF 하드웨어 개선책들과의 개선된 성능의 병합
Figure 112011067358892-pct00004
듀얼 안테나 핸드셋 단말기들의 개선된 마켓팅 가치
하나의 양태에서, 보다 높은 안테나 스위칭/선택 레이트는 수신기에서의 더 많은 안테나 다이버시티를 산출시킨다. 가장높은 안테나 스위칭 레이트는 OFDM 심볼 당 한번 꼴이며, 이것을 심볼 레이트 스위칭이라고 칭한다. 심볼 레이트보다 빠른 스위칭은 OFDM 심볼의 FFT 윈도우 내의 샘플들을 붕괴시킬 수 있고 이것은 상당한 성능 악화를 초래시킬 수 있기 때문에 바람직하지 않다.
하나의 예시에서, FLO 시스템 내에서는 인접한 OFDM 심볼들의 미가공 채널 추정치들의 가중 평균을 수행함으로써 채널 추정의 퀄리티를 높이기 위해 시간 필터링이 이용된다. 심볼 레이트 안테나 스위칭을 인에이블시키기 위해, 채널 추정을 위한 시간 필터링은 디스에이블될 것이 요구된다. 만약 안테나가 인접한 OFDM 심볼들에 걸쳐 스위칭되면, 1차 안테나와 2차 안테나간의 상이한 페이딩 및 이득 차분은 채널 추정에서 앨리어싱 (aliasing) 을 초래시킬 수 있다.
하나의 예시에서, 블록 레이트 스위칭 방식의 경우, 하나의 부가적인 심볼 (또는 FLO 2K 모드인 경우 두 개의 부가적인 심볼들) 은 다음번째 MLC 블록 이전에 RSSI 측정 및 안테나 선택에 충당된다. 전체적인 후속 MLC 블록에 대한 디코딩을 위해 보다 큰 RSSI 를 갖는 안테나가 선택된다. 하나의 예시에서, 스위칭 동작에 대한 시간 마진은 대략적으로 4625 개 샘플들이거나, 또는 대략 830 ㎲ 이다. 덜 엄격한 시간 제약으로 인해, 정규 모드의 자동 이득 제어 (AGC) 획득 (예컨대, 업데이트 기간 당 256 개 샘플들) 이 이용될 수 있으며, 아날로그 회로의 안정화 시간 (settling time) 은 시간 버젯에 상당한 영향을 미치지 않는다.
세 개의 스위칭 다이버시티 모드들, 즉 MLC 블록 마다의 또는 블록 레이트 스위칭, 심볼 마다의 또는 심볼 레이트 스위칭, 및 단일 안테나 또는 스위칭 없음 사이에서, 모드들간을 선택하는 알고리즘이 또한 중요하다. 하나의 예시에서, 모드 선택 알고리즘은 DSP 에서 구동되며 도플러 추정과 같은 다른 블록들로부터의 입력 데이터에 기초하여 선택을 행한다. 하나의 예시에서, 모드 선택을 위한 프로시저가 아래에서 개술된다.
하나의 양태에서, 두 개의 문턱값들, 즉 낮은 도플러 한계에 관한 T1 과 높은 도플러 한계에 관한 T2가 이용될 수 있다. 낮은 도플러 (도플러 < T1)의 경우, 낮은 도플러를 위한 시간 필터링은 항상 인에이블되기 때문에, 블록 레이트 스위칭 다이버시티는 이용가능한 시간 다이버시티의 부족으로 인해 이로울 수 있다. Tl < 도플러 < T2 의 경우, 특히 1차 안테나와 2차 안테나간에 이득 차분이 존재하면, 스위칭 다이버시티를 단순히 디스에이블시키고 1차 안테나를 이용하는 것이 바람직할 수 있다. 매우 높은 도플러 (도플러 > T2) 의 경우, 시간 필터링은 턴 오프될 수 있다. 그러므로, 심볼 레이트 스위칭 다이버시티는 최대 안테나 다이버시티 이득을 획득하기 위해 인에이블될 수 있다. 안테나 스위칭 및 시간 필터링의 특별한 조합으로부터 유발된 총체적인 이득이 최대화되도록 문턱값들 T1, T2 이 선택될 수 있다. 문턱값들은 안테나 차분, 상관성, MLC 지속기간, 다중경로 페이딩 프로파일 등과 같은 인자들에 좌우된다.
도 5는 OFDM 시스템들을 위한 심볼 레이트 안테나 스위칭 다이버시티에 관한 예시적인 블록도를 도시한다. 도 5에서, 통상적인 수신기에 비교하여 추가적인 하드웨어 컴포넌트들은 두 개의 안테나들 중 어느 하나를 선택하는 부가적인 안테나 및 안테나 스위치이다. DSP 블록은 예컨대 단일 와이어 직렬 버스 인터페이스 (single wire serial bus interface; SSBI) 블록을 통해 안테나 스위치를 제어한다. DSP 는 또한 레지스터 백업 및 복원, RSSI 계산 등과 같은, 다양한 기능성들을 위한, 디지털 가변 이득 증폭기 (digital variable gain amplifier; DVGA), 간섭 소거 (IC), 제2 디지털 가변 이득 증폭기 (DVGA), DC 오프셋으로의 양방향 접속들을 갖는다. 무선 주파수 (radio frequency; RF) 칩은 점선 박스로 도시된다. 하나의 예시에서, FLO 핸드셋의 경우, 두 개의 안테나들 중 하나의 안테나는 전용 1차 FLO 안테나이다. 나머지 다른 FLO 안테나 (2차 안테나) 는 일반적으로 폼 팩터 (form-factor) 한계성때문에 또는 예컨대 자신이 CDMA 수신기와 공유되기 때문에 1차 안테나보다 작은 이득을 갖는다.
스위칭 다이버시티로부터의 성능 개선은 안테나 스위칭 모드 (블록 레이트, 심볼 레이트, 스위칭 없음), 도플러, 채널 지연 확산, 및 안테나 파라미터들 (이득 차분, 1차 안테나와 2차 안테나의 상관성, 안테나 스위치의 삽입 손실) 과 같은 복수의 인자들에 좌우된다.
하나의 예시에서, DSP와 프로세서간의 기능성들은 다음과 같이 분할될 수 있다:
Figure 112011067358892-pct00005
DSP는 프로그래밍된 OFDM 심볼에 대한 인터럽트와 모든 OFDM 심볼에 대한 인터럽트에 응답하며, 안테나 스위칭/선택의 시간라인을 트리거한다. 이 단계는 안테나 선택의 시간 민감성으로 인한 인터럽트 응답 레이턴시를 감소시킨다.
Figure 112011067358892-pct00006
프로세서는 프로그래밍된 OFDM 심볼에 대한 인터럽트의 프로그래밍을 관리하며, 안테나 선택이 트리거되는 OFDM 심볼 인덱스를 스케쥴링한다. 이러한 방식으로, DSP는 슬립 (sleep) 을 갖는 안테나 스위칭 및 다중 주파수 네트워크들 (multiple frequency networks; MFNs) 을 조정할 필요가 없으며, 이것은 현재 프로세서에서 처리된다.
상술한 기능성 분할의 장점들은 프로세서가 스위칭 다이버시티의 모드 (심볼 레이트, 블록 레이트, 및 스위칭 없음) 를 알 필요가 없다는 것일 수 있으며, 이것은 DSP 블록에 의해 처리된다. 뿐만 아니라, DSP 는 MLC 의 위치를 알 필요가 없고, 슬립, MFN 재획득 및 핸드오프와 조정할 필요가 없으며, 이것은 현재 프로세서에 의해 처리된다.
본 명세서에서 설명된 예시들은 단지 설명을 위한 것일 뿐이며 본 발명개시의 범위 또는 사상을 제한시키기 위한 것은 아니다. 하나의 양태에서, DSP 블록의 필요한 기능성들에는 다음 중 하나 이상이 포함될 수 있다:
Figure 112011067358892-pct00007
안테나 스위칭을 위한 시간 인스턴스를 계산하고 이것을 인터럽트로서 하드웨어에 프로그래밍하는 것
Figure 112011067358892-pct00008
하드웨어에 의해 트리거된 다양한 인터럽트들에 응답하는 것
Figure 112011067358892-pct00009
레지스터들을 백업 및 복원하는 것
Figure 112011067358892-pct00010
SSBI 블록을 통해 안테나를 스위칭하는 것
Figure 112011067358892-pct00011
나머지 다른 안테나에 대한 자동 이득 제어 (AGC) 획득을 트리거하는 것
Figure 112011067358892-pct00012
AGC 및 DVGA 레지스터들을 판독하고 RSSI 를 계산하는 것
심볼 레이트 스위칭
하나의 예시에서, 심볼 레이트 안테나 스위칭의 경우, 현재 이용되지 않는 나머지 다른 안테나로 스위칭할 수 있으며, OFDM 심볼의 순환적 프리픽스 (CP) 동안에 나머지 다른 안테나의 RSSI 를 측정할 수 있다. CP 의 짧은 지속기간 (512 CP 6 MHz 대역폭의 경우 92 ㎲) 으로 인해, 동작은 매우 시간 제약적이다. 제일 먼저, 심볼 레이트 스위칭이 직면한 시간라인 제약들을 논의한다. 다음으로, 이러한 제약들에 대한 DSP 해결책들을 논의한다.
하나의 예시에서, 심볼 레이트 안테나 스위칭/선택의 기본 동작들은 다음과 같다. OFDM 심볼의 CP 동안에, DSP 는 현재 이용중이지 않는 안테나 (이후부터는 나머지 다른 안테나라고 칭한다) 로 스위칭하고 나머지 다른 안테나의 RSSI 를 측정한다. 그런 후 정규적인 AGC 추적의 일부로서 이러한 RSSI 는 이전의 OFDM 심볼의 끝에서 획득한 현재의 안테나에 대한 RSSI 와 비교된다. 그러면 RSSI 차이는 다음으로서 계산된다:
[수학식 1]
RSSI_Diff = - (d_curr - d_other) * 3.01 / 1024 (dB)
여기서, d_curr 와 d_other 는 AGC 및 DVGA 루프 누산기들의 합이다. 만약 RSSI_Diff > 0 이면, 현재의 안테나가 선택된다. 그렇지 않은 경우, 나머지 다른 안테나가 선택된다. [수학식 1]에서는 양쪽 안테나들에 대해서 RSSI 가 측정된 때 아날로그 이득 상태들은 동일하다고 가정한다. 이것은 심볼 레이트 스위칭에 대한 설계 요건이며, 이것은 나중에 보다 상세하게 설명할 것이다.
하나의 양태에서, CP 내에서의 RSSI 측정의 시간 제약성으로 인해, 다음의 제약들이 설계시에 고려될 수 있다:
Figure 112011067358892-pct00013
제약 1:
AGC 획득 업데이트 레이트 - 정규적인 AGC/DVGA 획득 레이트는 업데이트 당 256 개 샘플들이다. 이상적으로, 정확한 RSSI 추정치들을 얻기 위해서 루프 수렴을 위한 몇 개의 AGC/DVGA 업데이트들을 필요로 한다. 분명히, 이러한 업데이트들을 CP 내로 끼워맞추기 위해 (4K 모드의 경우 일반적으로 512 개의 칩들은 FFT 크기의 1/16, 1/8, 3/16, 1/4 일 수 있다), 보다 빠른 AGC/DVGA 획득 모드가 필요하다.
Figure 112011067358892-pct00014
제약 2:
아날로그 이득 안정화 시간 - AGC 에 의해 아날로그 이득 상태가 스위칭될 때, 새로운 GS 의 안정화 시간은 대략 20 ㎲ 이다 (6 MHz의 경우, ~ 110 개 샘플들). 아날로그 GS 천이 과도현상 동안에, 신뢰적인 에너지 추정은 획득될 수 없다. 정규 모드의 AGC/DVGA 획득에서, 이와 같은 잠재적인 과도현상을 피하기 위해 에너지 추정 동안에 획득 업데이트 기간 내의 첫번째 128 개의 샘플들은 단순히 무시된다. 시간 버젯에 대한 아날로그 GS 천이의 영향의 결과로서, 아날로그 GS 천이는 CP 내에서의 RSSI 측정 동안에 디스에이블되어야 한다.
Figure 112011067358892-pct00015
제약 3:
자동 주파수 제어 (automatic frequency control; AFC) 업데이트와의 충돌 - AFC 는 주파수 루프 업데이트를 위해 CP 의 후반부를 이용한다. 이것은 또한 스위칭 다이버시티를 위해 이용가능한 시간에 영향을 미친다.
Figure 112011067358892-pct00016
제약 4:
데이터 모드 시간 추적 (Data mode time tracking; DMTT) 오프셋 - OFDM 심볼의 시작에서 DMTT 가 포지티브 (positive) 타이밍 오프셋 (샘플 카운터가 포지티브하게 조절됨) 을 적용한 때, 안테나 스위칭 동작들을 위한 이용가능한 CP 길이는 감소될 수 있다.
Figure 112011067358892-pct00017
제약 5:
심볼 레이트 스위칭에서는, 다른 스위칭 모드들을 선택하기 위해 도플러 및 과잉 채널 에너지들에 대한 추정치들을 여전히 획득할 필요가 있을 수 있다. 결과로서, 기초적인 시간 필터의 길이에 대해, 안테나는 동일할 필요가 있다. 이러한 제약은 도플러 및 과잉 에너지 추정이 MLC 동안에 행해지고 있는 경우에만 존재한다. 과잉 에너지 및 도플러는 또한 천이 파일럿 채널 (transition pilot channel; TPC) 및 이전의 OFDM 심볼을 이용하여 추정될 수 있다. 이 경우에서, 이 제약은 요구되지 않는다. 하나의 예시에서, DSP 는 상황들을 차별화시키기 위한, Switching_Mode 라고 칭해진 플래그 변수를 갖는다. 구체적으로, 이 변수가 0, 1, 2 인 것은 스위칭 없음, 블록 레이트 스위칭, 및 심볼 레이트 스위칭에 각각 대응한다. 도플러 추정이 수행중인 때, 도플러 추정을 위한 채널 추정치들이 동일한 안테나로부터 나오도록 안테나 스위칭의 DSP 스케쥴링은 기초적인 도플러 추정과 동기되어야 한다.
하나의 예시에서, DSP 는 이러한 제약들에 대처하도록 설계될 수 있다. 예를 들어, 제약 1은 고속 AGC/DVGA 획득 모드를 도입시킴으로써 해결된다.
다른 예시에서는, 제약 2를 위해, 현재의 아날로그 GS 가 0 일 때에만 DSP 는 심볼 레이트 스위칭을 트리거한다. 즉, LNA/혼합기는 최고의 아날로그 이득을 가지며 안테나 피드는 약하다. 이것은, 높은 RSSI 로 인한 다른 이득 상태들의 경우 제한 인자가 신호 의존적 RF 잡음 플로어이기 때문이다. 보다 강한 RSSI 는 반드시 보다 높은 총체적인 SINR 을 의미하는 것은 아니다. 뿐만 아니라, 이와 같은 입력 신호 레벨에서, FLO 모드들 대부분의 경우, 스위칭 다이버시티가 없을지라도 디코딩은 에러가 없을 수 있다.
아날로그 GS 천이와 연관된 RF 안정화 시간을 회피하기 위해, 이전의 심볼의 끝에서 아날로그 이득 상태 천이가 존재하지 않는 것과, 심볼 레이트 안테나 스위칭/선택을 위한 동작들 동안 내내 아날로그 이득 상태가 0 으로 남아 있어야 하는 것이 필요하다. 이것은 RF 포화의 또다른 문제를 가져온다: 만약 현재의 안테나에 대한 RSSI 가 GS 천이점에 가까우며 나머지 다른 안테나는 dB가 좀 더 높은 RSSI 를 갖는다면, 나머지 다른 안테나가 선택될 때 이득 상태를 0으로 강제시키는 것은 RF 회로를 포화시킬 수 있다. 이러한 문제를 해결하기 위해, 심볼 레이트 안테나 스위칭은 현재의 안테나에 대한 RSSI 가 GS 0 의 스위치점보다 10 dB 보다 더 많이 낮은 경우 (예컨대, 디폴트 값으로서 -75 dBm 이 이용될 수 있다) 에만 트리거될 수 있다. DSP 는 AGC/DVGA 루프 누산기들을 판독함으로써 현재의 안테나에 대한 RSSI 를 계산할 수 있다.
제약 3과 제약 4를 처리하기 위해, AFC 추적, 포지티브 DMTT 업데이트들, 및 도플러 추정은 심볼 레이트 안테나 스위칭에 대해 상호 배타적일 수 있다. 도플러 추정의 경우, 안테나 선택은 도플러 추정을 위한 기초적인 시간 필터의 길이 내에서 변동되서는 안된다. AFC 업데이트와 안테나 스위칭을 분리시키기 위해, AFC 는 세 개의 OFDM 심볼들에서 주파수 추적을 한번 수행할 수 있고, 세번째 OFDM 심볼마다 나머지 다른 두 개의 심볼들에 대해 안테나 스위칭/선택이 트리거될 수 있다. DMTT 업데이트의 경우, 이전의 심볼의 끝에서 포지티브 DMTT 업데이트가 존재할 때, 심볼 레이트 안테나 스위칭은 디스에이블될 수 있다.
스위칭 모드 선택에 있어서, OFDM 심볼 레이트에서 양쪽 안테나들에 대한 RSSI 들을 측정하는 것이 또한 관심대상이다. 이를 위해, 시간 필터가 온 상태에 있을지라도, AFC 및 DMTT 업데이트가 존재하지 않을 때마다 DSP 는 또한 CP 내에서 RSSI 측정을 트리거할 수 있다. 하지만, DSP 는 데이터 복조를 위한 RSSI 차이 및 스위치 안테나를 계산하지 않을 것이다.
도 6은 예시적인 심볼 레이트 안테나 스위칭 상호작용도를 도시한다. 도 6에서 도시된 바와 같이, DSP 는 모든 OFDM 심볼의 인터럽트에 응답하고, 만약 스위칭 기준이 충족되면 심볼 레이트 안테나 스위칭을 트리거한다. 샘플 카운터가 심볼 경계에서 롤 오버 (roll over) 될 때 모든 OFDM 심볼의 인터럽트는 트리거된다. 하나의 예시에서, 설명한 DSP 동작들은 다음의 의사 코드에 의해 설명될 수 있다.
Figure 112011067358892-pct00018
DSP 는 제일 먼저 스위칭 다이버시티의 동작 모드를 체크한다. 동작 모드는 DSP 변수 Switching_Mode 에 저장된다. 이 변수가 0, 1, 2 인 것은 스위칭 없음, 블록 레이트 스위칭, 및 심볼 레이트 스위칭에 각각 대응한다. 만약 Switching_Mode 변수가 2와 동일하다면, DSP 는 다음의 안테나 스위칭 기준을 체크하는 것을 진행한다:
Figure 112011067358892-pct00019
기준 1: DSP 는 이전의 OFDM 심볼 경계에서 포지티브 DMTT 업데이트가 존재하는지를 체크한다.
Figure 112011067358892-pct00020
기준 2: DSP 는 이전의 OFDM 심볼의 끝에서 아날로그 이득 스위칭이 존재하는지를 체크한다.
Figure 112011067358892-pct00021
기준 3: DSP 는 현재의 OFDM 심볼 인덱스를 판독하고, 프레임 인덱스를 계산하며, 이 프레임에 대해 도플러 추정이 행해졌는지를 체크한다.
Figure 112011067358892-pct00022
기준 4: DSP 는 현재의 심볼에 대해 AFC 주파수 추적이 스케쥴링되어 있는지를 체크한다. 각각의 MLC 블록마다 스케쥴링이 새롭게 개시하도록 AFC 추적의 DSP 스케쥴링은 프로그래밍된 OFDM 심볼의 인터럽트시에 리셋될 수 있다.
만약 모든 기준들이 거짓이면, DSP 는 다음의 동작들을 수행할 수 있다:
Figure 112011067358892-pct00023
AGC/DVGA 루프 누산기들을 판독 및 백업함
Figure 112011067358892-pct00024
현재의 AGC 루프 누산기 (Accu_curr) 를 문턱값과 비교함
Figure 112011067358892-pct00025
만약 Accu_curr > 문턱값 이면, 이것은 RSSI 가 문턱값 아래에 있다는 것을 의미한다.
Figure 112011067358892-pct00026
AFC 업데이트를 디스에이블시킨다. 만약 위의 안테나 스위칭 조건들이 충족되지 않으면, DSP 는 AFC 업데이트를 디스에이블시켜서는 안되며, AFC 는 현재의 심볼에 대한 주파수 누산기를 계속해서 업데이트할 것이다.
Figure 112011067358892-pct00027
현재의 안테나 및 오로지 GS 0 인 스위치 안테나에 대한 DC 오프셋 레지스터들을 백업하고 안테나 타이머를 작동시킨다 (start).
Figure 112011067358892-pct00028
안테나 타이머가 만료된 후, 나머지 다른 안테나 및 GS 0 에 대한 DC 오프셋 레지스터들을 재로딩한다.
Figure 112011067358892-pct00029
간섭 소거 (interference-cancellation; IC) 를 리셋한다.
Figure 112011067358892-pct00030
AGC 고속 획득을 인에이블시킨다.
AGC 고속 획득의 끝에서, FAST_ACQ_DONE 인터럽트가 DSP 로 발포될 수 있다. DSP 는 다음의 동작들을 수행할 수 있다:
Figure 112011067358892-pct00031
AGC/DVGA 루프 누산기들을 판독한다
Figure 112011067358892-pct00032
현재의 안테나의 AGC/DVGA 루프 누산기들로부터 RSSI 차이를 다음과 같이 계산한다: RSSI_diff = AGC_accu_curr + DVGA2_accu_curr - (AGC_accu_other + DVGA_accu_other)(3A + 1C ~ 3R)
Figure 112011067358892-pct00033
만약 RSSI_diff < 0 이면,
Figure 112011067358892-pct00034
안테나를 스위칭하고 안테나 타이머를 작동시킨다
Figure 112011067358892-pct00035
안테나 타이머가 만료된 후, 현재의 안테나와 GS 0 에 대한 DC 오프셋 레지스터들을 재로딩한다
Figure 112011067358892-pct00036
AGC/DVGA2 레지스터들을 재로딩한다
Figure 112011067358892-pct00037
IC 를 리셋한다
도 7은 심볼 레이트 안테나 스위칭을 위한 예시적인 흐름도를 도시한다.
다른 양태에서, TDR (DSP 클럭 레이트에 따라, 2 ㎲ 와 20 ㎲ 사이임) 은 하드웨어 심볼 개시 인터럽트에 대한 DSP 응답 시간이다. TAL 은 대략 1 ㎲ 의 안테나 스위칭 레이턴시이다. TDP (예컨대, 대략 5 ㎲ 임) 는 안테나들을 스위칭할 때의 DC 오프셋, AGC, DVGA2, IC 레지스터들의 백업 및 복원, 안테나 스위칭 기준을 체크하는 것과 같은, 필요한 DSP 프로세싱을 위한 시간이다. TACQ (256 개의 샘플들, 또는 대략 46 ㎲) 는 AGC/DVGA2 고속 획득 시간이다. TAS (예컨대, 대략 10 ㎲) 는 RSSI 계산 및 안테나 선택을 위해 필요한 DSP 싸이클들에 대응한다. [표 1]은 안테나 스위칭 시간라인 레이턴시들의 다양한 가정값들을 요약한 것이다.
DSP 응답 시간 (TDR) DSP 프로세싱 시간 (TDP) 안테나 스위칭 레이턴시 (TAL) AGC 획득 시간 (TACQ) 안테나 선택 (TAS)
2-20 ㎲ 5 ㎲ 1 ㎲ 46 ㎲ 10 ㎲
하나의 예시에서, TDR + 2 TAL + 2 TDP + TACQ + TAS < 88 ㎲ 이며, 이것은 CP 지속기간의 92 ㎲ 마진내로 끼워 맞춰진다. 하나의 양태에서, 안테나 스위칭 및 선택을 위해 필요한 총 시간 마진은 OFDM 시스템의 순환 프리픽스의 지속기간 내에 끼워 맞춰진다.
5 MHz FLO 대역폭에 대해서 CP 내에서의 안테나 스위칭을 위한 이용가능한 시간은 증가한다는 것을 유념한다. 8 MHz 대역폭 및 보다 짧은 CP 들 (예컨대, 256 개 샘플들) 의 경우, AGC 고속 획득 기간을 보다 낮은 값을 갖도록 프로그래밍함으로써 AGC 획득 시간을 감소시키고, 및/또는 DSP 클럭 레이트를 증가시키는 것이 필요할 수 있다. 대역폭 및 CP 길이의 몇가지 극단적인 조합의 경우, 심볼 레이트 스위칭을 수행하는 것이 가능하지 않을 수 있다는 것을 유념한다. 이 경우, 블록 레이트 스위칭 또는 스위칭 없음이 선택될 수 있다.
하나의 양태에서, DSP 저장소 요건은 다음과 같다:
Figure 112011067358892-pct00038
[표 2]에서 도시된 바와 같이 OFDM 심볼들에 걸쳐 영구적인 DSP 저장소:
변수(들) 주석

현재의 안테나 인덱스		 현재 사용중인 안테나. DSP 는 SSBI 블록으로부터 안테나 인덱스를 판독할 수 있어야 하며, 필요한 경우 업데이트한다. 이 변수는 또한 프로세서에 의해 쓰기가능해야 한다.
최종적인 스위치 인덱스 최종적인 안테나 스위치가 발생했을 때의 OFDM 심볼 인덱스
DC 오프셋 레지스터 값들 GS 0 의 경우 각 안테나에 대해 4개 값들
이러한 레지스터들의 경우, DSP 는 각 레지스터들의 값들이 업데이트될 때 가지 각 레지스터들의 값들을 유지해야 한다.
Figure 112011067358892-pct00039
각각의 RSSI 측정 및 안테나 스위칭 동안에 이용될 수 있는 DSP 저장소가 [표 3]에서 도시된다:
변수(들) 주석
AGC/DVGA 레지스터 값들 오직 현재의 안테나에 대한 것임
이러한 레지스터들의 경우, 이것들은 RSSI 계산들을 위해 이용되며, OFDM 심볼들에 걸쳐 유지될 필요는 없다.
다른 양태들에서, 구현은 다음과 같이 수정될 수 있다:
Figure 112011067358892-pct00040
DC 오프셋 블록의 경우, 만약 DC 성분이 안테나 선택에 의존적이지 않는다면 DC 레지스터들의 백업 및 복원은 필요하지 않을 수 있다. 만약 이러한 경우이고, DSP 가 현재의 안테나 인덱스를 알 필요가 없다면 저장소 요건 및 DSP 싸이클들은 감소될 것이며, 이것은 제어 로직도 단순화시킨다.
Figure 112011067358892-pct00041
나머지 다른 안테나의 RSSI 측정 동안에 IC 계수들을 업데이트 하기 보다는 동결시킨다.
Figure 112011067358892-pct00042
기동시, 2차 안테나를 위한 DC 오프셋 누산기들은 1차 안테나로부터의 DC 오프셋 누산기들의 값들로 초기화될 수 있다. 이러한 방식으로, 디바이스가 기동될 때에 단하나의 DC 교정만이 필요하다.
블록 레이트 스위칭
하나의 양태에서, 기본적인 설계를 위해, 각각의 MLC 블록의 시작에서 MLC 블록 당 한번 꼴의 안테나 선택이 이용된다. 웨이크 업 프리앰블 심볼들 동안에, 하나의 부가적인 OFDM 심볼 (또는 2K 모드의 경우 두 개의 심볼들) 은 현재 선택되지 않은 안테나에 대한 수신 신호 세기 표시 (RSSI) 를 측정하는데 전용된다. 만약 슬립핑 모드를 위해 다음번째 MLC 까지의 갭이 충분하지 않는다면, 다음번째 MLC 바로 전의 하나의 부가적인 심볼 (또는 2K 모드의 경우 두 개) 이 RSSI 측정에 전용될 수 있다. 미사용된 안테나에 대한 RSSI 를 모니터링한 후, 두 개의 안테나들간의 RSSI 차이는 다음과 같이 계산될 수 있다:
[수학식 2]
RSSI_Diff = CalPoint(K1) - CalPoint(K2) - (d1 - d2) * 3.01 / 1024 (dB)
여기서, K1 은 제1 안테나상에 있는 동안의 아날로그 이득 상태이고, K2 는 제2 안테나상에 있는 동안의 아날로그 이득 상태이며, CalPoint(K1) 과 CalPoint(K2) 는 이 두 개의 안테나들 각각의 이득 상태들에 대한 두 안테나들의 대응하는 교정점들이며, d1 및 d2 는 각각 안테나 1과 안테나 2 가 선택될 때의 AGC 및 DVGA 누산기들이다. RSSI 차이를 계산한 후, 수신을 위한 후속하는 MLC 블록을 위해 보다 큰 RSSI 를 갖는 안테나가 선택될 수 있다.
RSSI 측정에 충당된 OFDM 심볼은 MLC 블록의 끝에서 프로세서에 의해 프로그래밍된, 프로그래밍된 OFDM 심볼에 대한 인터럽트에 의해 표시된다. 시간 필터링이 인에이블될 때 블록 레이트 안테나 스위칭이 수행될 수 있다는 것을 유념한다. 만약 CP 또는 FLO 대역폭 조합이 심볼 레이트 안테나 스위칭이 실현가능하지 않도록 하기 위한 것이라면, 시간 필터가 디스에이블될 때에 조차도 블록 레이트 스위칭이 선택될 수 있다.
도 9는 블록 레이트 안테나 스위칭을 위한 예시적인 상호작용도를 도시한다. 도 9는 예를 들어, DSP, HW, AGC, SSBI, 및 RF 를 포함하여, 다양한 서브시스템들간의 상호작용들을 도시한다.
도 9에서는, 심볼 레이트 안테나 스위칭과는 달리, DSP 는 AGC 이득 상태 변동들을 체크할 필요가 없으며, 프로그래밍된 OFDM 심볼의 인터럽트 시 자동 주파수 제어 (AFC) 업데이트를 디스에이블시키지 않는다. 하지만, 만약 현재의 OFDM 심볼의 시작에서 보류중인 데이터 모드 시간 추적 (DMTT) 업데이트가 있다면, AGC/DVGA 획득 및 RSSI 측정을 위해 필요한 시간 마진이 영향을 받을 수 있다. 하나의 예시에서, DSP는, 심볼 레이트 스위칭의 경우에서 행해진 바와 같이, 안테나 스위칭을 트리거하기 전에 DMTT 업데이트 플래그를 여전히 체크한다. 블록 레이트 스위칭을 위한 AGC/DVGA 획득은 정규적인 획득 모드이며, 각각 256 개의 샘플들의 기간을 갖는 16 개의 업데이트 기간들을 갖는다. 그 결과로서, DSP 타이머는 4096 개의 OFDM 샘플들에서 만료된다. AGC/DVGA 획득의 끝에서의 RSSI 계산은 상이한 아날로그 이득 상태들을 수반할 수 있다. AGC/DVGA 획득 동안에 아날로그 이득 상태가 변동될 수 있으므로, DC 오프셋 레지스터 백업 및 복원을 위해, 24 개의 DC 누산기들이 백업 및 복원될 수 있다.
아래의 선택은 블록 레이트 안테나 스위칭 시간라인에서 필요한 DSP 싸이클들의 추정치를 제공해준다. 프로그래밍된 OFDM 심볼의 인터럽트 시, 아래의 동작들이 수행될 수 있다:
Figure 112011067358892-pct00043
DSP 는 포지티브 DMTT 오프셋이 존재하는지를 체크한다
Figure 112011067358892-pct00044
만약 체크가 거짓이라면,
Figure 112011067358892-pct00045
AGC/DVGA 레지스터들을 판독하고 백업한다
Figure 112011067358892-pct00046
DC 오프셋 레지스터들을 백업한다
Figure 112011067358892-pct00047
안테나를 스위칭하고 안테나 타이머를 작동시킨다
안테나 스위칭 타이머의 만료시,
Figure 112011067358892-pct00048
DC 오프셋 레지스터들을 로딩한다
Figure 112011067358892-pct00049
IC 를 리셋한다
Figure 112011067358892-pct00050
AGC 를 리셋한다
AGC_ACQ_DONE 인터럽트 시,
Figure 112011067358892-pct00051
AGC/DVGA 레지스터들을 판독한다
Figure 112011067358892-pct00052
RSSI 차이를 계산한다
Figure 112011067358892-pct00053
RSSI_Diff = CalPoint(K_curr) - CalPoint(K_other) - (d_curr - d_other) * 3.01 / 1024 (dB), 여기서 d_curr 와 d_other 는 두 개의 안테나들에 대한 AGC 및 DVGA 루프 누산기들의 합이다. 하나의 예시에서, 기동 시에 교정점들이 프로세서에 의해 프로그래밍된다.
Figure 112011067358892-pct00054
만약 RSSI_Diff > 0 이면,
Figure 112011067358892-pct00055
안테나를 스위칭하고 안테나 타이머를 작동시킨다
Figure 112011067358892-pct00056
안테나 타이머가 만료된 후, DC 오프셋 레지스터들을 재로딩한다
Figure 112011067358892-pct00057
AGC/DVGA2 레지스터들을 재로딩한다
Figure 112011067358892-pct00058
IC 를 리셋한다
심볼 레이트 스위칭과 마찬가지로, 만약 DC 오프셋 성분들이 안테나 선택에 의존적이지 않는다면 DC 오프셋 레지스터 백업 및 복원은 필요하지 않을 수 있다.
인터럽트 관리
다른 양태에서, 스위칭 모드들은 두 개의 인터럽트들, 즉 programmed_OFDM_symbol 인터럽트 및 every_OFDM_symbol 인터럽트를 통해 제어될 수 있다. 하나의 양태에서, 프로세서는 programmed_OFDM_symbol 인터럽트가 발포되는 때를 제어한다. 블록 레이트 스위칭의 경우, 상술한 바와 같이 DSP 가 나머지 다른 안테나에 대한 RSSI 측정과 안테나 스위칭을 개시하는데에 programmed_OFDM_symbol 인터럽트가 이용된다. 심볼 레이트 스위칭의 경우, DSP 가 every_OFDM_symbol 인터럽트를 마스킹해제하는데에 programmed_OFDM_symbol 인터럽트가 이용되며, every_OFDM_symbol 인터럽트에 의해 후속하는 안테나 스위치들이 개시된다. 이에 더하여, DSP 는 EOB (End-of-block) 인터럽트를 수신할 때에 every_OFDM_symbol 인터럽트를 마스킹한다. 이러한 마스킹해제 및 마스킹은, MLC 가 현존하는 OFDM 심볼들, 또는 MLC 들의 시작과 끝에 근접해 있는 OFDM 심볼들로 심볼 레이트 스위칭이 한정되는 것을 보장해준다.
따라서, 이러한 두 개의 인터럽트들은 다음과 같이 관리될 수 있다:
Figure 112011067358892-pct00059
프로세서는 programmed_OFDM_symbol 인터럽트가 발포되는 OFDM 심볼 인덱스를 프로그래밍한다. 이러한 심볼 인덱스를 스위치 심볼 인덱스라고 칭한다. 일반적으로, 스위치 심볼은 MLC 블록의 개시 전의 몇 개의 OFDM 심볼들이다.
Figure 112011067358892-pct00060
만약 다음번째 MLC 블록으로부터의 갭이 스위치 심볼 인덱스를 갖기에 너무 작으면 프로세서는 또한 DSP 로 하여금 every_OFDM_symbol 인터럽트를 마스킹해제하도록 명령할 수 있다.
Figure 112011067358892-pct00061
심볼 레이트 스위칭 모드들 (Antenna_switch_mode2) 의 경우,
Figure 112011067358892-pct00062
DSP 는, programmed_OFDM_symbol 인터럽트 또는 이러한 인터럽트를 마스킹해제하라는 프로세서 커맨드를 수신할 때에, every_OFDM_symbol 인터럽트를 마스킹해제한다.
Figure 112011067358892-pct00063
만약 도플러 추정이 인에이블되면,
Figure 112011067358892-pct00064
DSP 는 현재의 OFDM 심볼 인덱스를 판독하고, 프레임 인덱스를 계산하고, 이러한 프레임 동안에 첫번째 CHAN_OBS_READY 를 위한 프로세싱이 행해졌는지를 체크한다. 만약 이것이 거짓이라면, 도플러 추정을 위한 수신을 강화하기 위해 DSP 는 1차 안테나로 스위칭한다.
Figure 112011067358892-pct00065
DSP 는 EOB 인터럽트를 수신할 때에 every_OFDM_symbol 인터럽트를 마스킹한다.
인터럽트 관리의 대부분은 스위치 심볼 인덱스를 결정할 때에 포함된다. 다른 양태에서는, 스위치 심볼 결정이 슬립 결정 (Sleep determination) 과 매우 유사하며, 가능한 많이 슬립 결정과 결합되어야 한다는 것을 유념한다. 이에 더하여, 프로세서에 의한 슬립 계산에서 추가적인 스위치 심볼이 고려될 필요가 있다.
다른 양태에서, 프로세서는 다음의 이벤트들 이후에 스위치 심볼 인덱스를 결정할 수 있다:
1. 오버헤드 정보 심볼 (Overhead Information Symbol; OIS) 로부터 현재의 수퍼 프레임에 대한 MLC 위치들을 수신하는 것. 하나의 예시에서, 이러한 단계는 MLC 디코딩 동안의 새로운 플로우의 활성화 또는 임베딩된 OIS 의 손실에 더하여, 유휴 기간 이후에 플로우가 활성화되는 때의 개시점 또는 기동의 개시점이다. 만약 로컬 OIS (Local OIS; LOIS) 가 프로세싱되면, LOIS 이후에 상기 결정이 행해지며, 그렇지 않으면 광역 OIS (Wide-Area OIS; WOIS) 이후에 상기 결정이 행해진다.
2. EOB (End of Block) 인터럽트 수신 시. MLC 가 수퍼 프레임 내에서 디코딩 중일 때, 프로세서는 현재의 수퍼 프레임 내의 다음번째 MLC 블록까지의 갭을 계산하고 스위치 심볼을 결정한다. 이것은 수퍼 프레임 내의 최종적인 EOB 를 제외한 모든 EOB 인터럽트들에 대해 행해진다. 만약 적어도 하나의 MLC 가 (16,14) R-S 코딩 또는 무 R-S (no R-S) 코딩을 갖는다면, 최종적인 EOB 는 프레임 4 에서 발생한다. 만약 모든 MLC 들이 (16,12) R-S 코딩을 갖는다면, 최종적인 EOB 는 프레임 3 에서 발생할 수 있고, 스위치 심볼의 결정은 조기 탈출 결정 (early exit decision) 이 행해질 때 까지 연기된다.
3. 프레임 3 또는 프레임 4 의 끝. 프레임 3 또는 프레임 4 의 끝은, 모든 물리층 패킷들 (physical layer packets; PLPs) 이 배출되고 (프레임 3에서) 조기 탈출에 대한 결정이 행해지고 다음번째 수퍼 프레임에서의 모든 MLC 위치들이 획득되며 (프레임 4에서) 재획득에 대한 결정이 행해진 이후의 시간을 가리킨다.
4. 프레임 3 또는 프레임 4의 끝 이후의 플로우 활성화. 플로우는 프레임 3 또는 프레임 4의 끝 이후에 활성화될 수 있으며, 이것은 다음번째 수퍼 프레임으로부터의 OIS 를 필요로 하고 MLC 위치들을 업데이트할 것이다.
이러한 시나리오들 각각 및 결과적인 스위치 심볼 인덱스를 아래에서 보다 자세하게 설명한다. OIS 또는 EOB 이후의 결정 로직은 유사하며, 이에 따라 이 설명은 결합된다.
다른 양태에서, WOIS 및/또는 LOIS 시에, PLP 들은 배출되고, MLC 위치들이 획득되어, 프로세서에서 현재 행해진 바와 같이, 하드웨어 내에 프로그래밍된다. 도 10은 OIS 또는 EOB 이후의 스위치 심볼 결정을 위한 예시적인 흐름도를 도시한다. 스위치 심볼을 결정하기 위한 프로세싱의 나머지는 도 10에서 도시된다. (프레임 3 또는 프레임 4 이후) 수퍼 프레임 내에서의 최종적인 EOB 를 제외한 모든 EOB 들에 대해 동일한 로직이 적용가능할 수 있다. 제일 먼저, 소프트웨어는 레지스터 내의 현재의 OFDM 심볼 인덱스를 판독한다.
현재의 OFDM 심볼 인덱스는 다음번째 MLC 블록의 개시와 비교되고, 갭이 결정된다.
갭 = Next_MLC_start - current_OFDM_symbol_index
슬립이 가능한지를 결정하기 위해 이와 같은 비교는 이미 행해졌음을 유념한다. 하지만, Next_MLC_start 는 수신된 EOB/WOIS/LOIS 이후에 발생하는 MLC 에 대한 개시 심볼이다라는 것을 유념하는 것이 중요하다. 따라서, 다음번째 MLC 가 이미 개시된 후에 갭 계산이 행해지는 것이 가능하며, 이 경우에서 갭은 네거티브가 될 것이다. 만약 현재의 심볼 번호에 기초하여 다음번째 MLC 까지의 갭이 측정되면, 갭 계산은 그 사이에 있는 MLC 를 놓칠 수 있고, 이것은 에러있는 스위치 심볼을 야기시킬 수 있다.
만약 갭이 갭 문턱값 (A) 보다 크면, 스위치 심볼이 프로그래밍될 수 있고, 스위치 심볼은 다음번째 MLC 의 개시 전의 OFDM 심볼들의 스위치 심볼 오프셋 (B) 인 것으로 결정되며,
도 10에서 도시된 바와 같이,
만약, 갭 > A 이면, Switch_Symbol_Index = Next_MLC_start - B
이다. 만약 스위치 심볼 인덱스가 천이 파일럿 채널 (Transition Pilot Channel; TPC) 기반 타이밍을 위해 처리될 TPC 심볼에 대응하면, 블록 레이트 스위칭은 이 심볼에 대해 수행될 수 없다. 이에 따라, 스위치 심볼은 프로그래밍되지 않는다.
하나의 예시에서, 갭 문턱값 (A) 및 스위치 심볼 오프셋의 값은 시간 필터 길이에 좌우된다. 이것은 채널 추정과 웨이크 업 시간 추적을 위해 이용되는 MLC 이전의 OFDM 심볼들 때문이다. 웨이크 업 시간 추적은 TPC 기반 타이밍과 함께 수행되지 않기 때문에, A 및 B 또한 이용된 시간 추적 알고리즘에 좌우된다.
도 11은 웨이크 업 시간 추적을 갖는 예시적인 시간라인을 도시한다. 하나의 양태에서, EOB 인터럽트에서부터 다음번째 MLC 의 개시까지의 시간라인이 웨이크 업 시간 추적과 함께 도 11에서 도시되며, 여기서 NTF 는 시간 필터의 길이이다.
웨이크 업 시간 추적을 허용하기 위해, Next_MLC_start 이전에 NTF+1 개의 OFDM 심볼들이 필요하다. 이에 더하여, 양쪽 안테나들에 대한 DC/AGC 획득을 위해 두 개의 OFDM 심볼들이 필요하며, 스누징 (snooze) 을 위해서는 하나의 OFDM 심볼이 필요하다. 이에 따라, 갭 문턱값은 NTF+4 이다. 보다 작은 갭들을 허용함으로써 갭 문턱값을 한층 더 최적화하는 것이 가능하며, 이 경우 웨이크 업 시간 추적은 자동적으로 스킵된다.
도 12는 TPC 기반 타이밍을 갖는 예시적인 시간라인을 도시한다. 웨이크 업 시간 추적 (또는 TPC 기반 타이밍) 이 없는, EOB 인터럽트에서부터 다음번째 MLC 의 개시까지의 시간라인이 도 12에서 도시된다.
다른 양태에 있어서, 도 12에서,
Figure 112011067358892-pct00066
는 시간 필터 내의 인과 (causal) 탭들의 갯수이다. 적응형 시간 필터링 또는 모드 선택을 갖춘 경우, NTF 의 값은 DSP 의 시간 필터 선택 알고리즘의 일부로서 DSP 에 의해 제어될 수 있다. DSP 는 시간 필터 또는 모드 선택을 완료할 때 마다 프로세서에 대한 인터럽트 (TF_MODE_SELECTION_DONE) 를 어써팅할 수 있다. 시간 필터 탭들의 갯수 (NTF) 는 프로세서에 의해 판독될 수 있는 레지스터 내에서 저장될 수 있다.
4K 및 8K의 FFT 크기들에 대한 시간라인들이 도시되는데, 여기서는 각 안테나에 대한 DC 업데이트 및 AGC 획득을 위해 단하나의 OFDM 심볼만이 필요하다. 2K FFT 크기의 경우, 각 안테나에 대한 DC/AGC 획득을 위해 두 개의 OFDM 심볼들이 필요하며, 이에 따라 양쪽 안테나들에 대한 RSSI 측정을 허용하도록 하기 위해 두 개의 부가적인 OFDM 심볼들이 제공될 필요가 있다. [표 4]에서, A 값 및 B 값은 FFT 크기, 시간 필터 길이 및 시간 추적 알고리즘의 함수로서 요약된다.
FFT 크기 갭 문턱값 (A) 스위치 심볼 오프셋 (B) 주석
4K/8K NTF + 4 NTF + 2 DMTT 웨이크 업 타이밍
4K/8K N인과 + 1 N인과 + 1 TPC 기반 타이밍
2K NTF + 6 NTF + 4 DMTT 웨이크 업 타이밍
2K N인과 + 2 N인과 + 2 TPC 기반 타이밍
이제, 도 10을 다시 참조하면, 만약 갭이 문턱값 A 미만이면, 블록 레이트 안테나 선택을 수행할 시간은 없으며, 스위치 심볼은 프로그래밍되지 않는다. 하지만, 다음번째 MLC 동안에 심볼 레이트 스위칭을 수행하는 것은 여전히 가능하다. 이에 따라, 프로세서는 DSP 로 하여금 every_OFDM_symbol 인터럽트를 마스킹해제할 것을 명령한다. DSP 는 심볼 레이트 스위칭 모드에 있는 경우에만 이러한 커맨드를 실행한다.
다른 양태에서, 스위치 심볼을 결정하는데 있어서의 또다른 곤란한 경우는 MAC 시간 단위 당 4 개의 PLP들까지만 디코딩하는 제약성으로 인한 서비스 충돌이다. 이것은 충돌하는 MLC 들 중 하나의 MLC 가 드롭될 때에 프레임 1에서 발생할 것이다.
서비스 충돌로 인해 MLC 가 드롭될 때, 새로운 스위치 심볼들이 생성될 수 있거나 또는 기존의 스위치 심볼들은 더 이상 유효하지 않을 수 있다. 도 13은 예시적인 서비스 충돌 시나리오를 도시한다. 이것은 도 13에서 프레임 내에 세 개의 MLC 들을 갖는 예시에서 도시된다. 만약 프레임 1에서 MLC1 이 드롭되면, MLC1 이전의 스위치 심볼은 후속하는 프레임들에서 유효하지 않는다 (하드웨어가 이 부분 동안에 슬립 모드에 있을 수 있다). 만약 MLC2 가 드롭되면, 새로운 스위치 심볼이 MLC3 이전에서 가능할 수 있다.
하나의 예시에서, 스위치 심볼을 결정하는 것과 관련하여, 프로세서는 서비스 충돌 인터럽트를 수신할 때에 자신의 MLC 개시 심볼들의 리스트로부터 드롭된 MLC 를 삭제할 수 있다. 이에 따라, 만약 MLC1 이 드롭되면, MLC3 이후의 Next_MLC_start 는 MLC2 의 개시일 것이다. 마찬가지로, 만약 MLC2 가 드롭되면, MLC1 이후의 Next_MLC_start 는 MLC3 의 개시일 것이며, MLC1 이후의 새로운 EOB 인터럽트를 수신할 때에 새로운 스위치 심볼이 프로그래밍될 수 있다.
다른 양태에서, 만약 적어도 하나의 MLC 가 (16,14) R-S 코딩 또는 무 R-S 코딩 (no R-S coding) 을 가지며, 이에 따라 프레임 4에서 디코딩을 필요로 한다면, 프레임 3에서의 최종적인 EOB 는 수퍼 프레임에서의 다른 EOB 들과 정확히 동일하게 취급될 수 있으며, 다음번째 스위치 심볼을 결정하기 위한 대응하는 프로시저는 위에서 설명된 바와 같다.
몇몇의 구현예들에서, 만약 모든 MLC 들이 (16,12) R-S 코딩을 갖는다면, 도 10에서의 프로세싱은 프레임 3에서의 최종적인 EOB 에 대해 행해지지 않는다. 대신에, 조기 탈출 결정이 행해질 때 까지 스위치 심볼 결정은 연기될 수 있다.
만약 조기 탈출이 발생하지 않으면, 스위치 심볼은 상술한 바와 같이 결정될 수 있다.
만약 조기 탈출이 발생하면, 수퍼 프레임 경계에 걸친 스위치 심볼은 다음번째 수퍼 프레임에서의 MLC 위치들 뿐만이 아니라, 수퍼 프레임 경계에서의 임의의 프로세싱 요청들에 기초하여 결정될 수 있다. 이러한 프로시저는 프레임 4에서의 최종적인 EOB 에 대한 프로시저와 동일하며, 이것은 후술된다.
다른 양태에서, 프레임 4 (또는 조기 탈출을 갖는 프레임 3) 에서의 최종적인 EOB 상에서, PLP 들은 배출되고, 다음번째 수퍼 프레임에 대한 MLC 위치들이 결정될 수 있다. 하지만, 다음의 조건들은 다음번째 수퍼 프레임 내의 첫번째 MLC 의 개시 대신에 수퍼 프레임 경계 주변에서 웨이크 업을 필요로 할 것이다.
Figure 112011067358892-pct00067
파일럿 포지셔닝 채널 (Pilot Positioning Channel; PPC) 프로세싱 요청
Figure 112011067358892-pct00068
시그널링 파라미터들 채널 (Signaling Parameters Channel; SPC) 프로세싱 요청: 재획득에 기인함
Figure 112011067358892-pct00069
시분할 멀티플렉스 1 (Time Division Multiplex 1; TDM l) 검색: 재획득 또는 RF 핸드오프에 기인함
Figure 112011067358892-pct00070
WIC: 적응형 문턱값설정 또는 재획득 또는 RF 핸드오프에 기인함
Figure 112011067358892-pct00071
LIC: 재획득 또는 RF 핸드오프에 기인함
Figure 112011067358892-pct00072
시분할 멀티플렉스 2 (TDM 2): 시간 추적에 기인함
Figure 112011067358892-pct00073
WOIS 및/또는 LOIS 디코딩: 임베디드 OIS 손실 또는 재획득 또는 RF 핸드오프에 기인함
만약 프로세싱이 수퍼 프레임 경계에서 필요하면 소프트웨어는 1차 안테나로 스위칭하며, DSP 내의 현재의 안테나 인덱스를 업데이트한다.
도 14에서는 프레임 4 (또는 조기 탈출을 갖는 프레임 3) 의 끝에서의 프로세싱으로부터의 총체적인 흐름도가 도시된다. 도 14는 프레임 4 (또는 조기 탈출을 갖는 프레임 3) 이후의 프로그래밍 스위치 심볼 인덱스를 갖는 예시도를 도시한다.
다른 양태에서, 만약 현재의 수퍼 프레임 내에서 모든 MLC 들이 프로세싱된 후에 새로운 플로우의 활성화가 존재하면, 스위치 심볼이 프로그래밍될 수 있는 수퍼 프레임에서의 최종적인 인스턴트는 프레임 4 (또는 조기 탈출을 갖는 프레임 3) 에서의 최종적인 EOB 이후일 수 있다. 현재의 구현예에서, 이와 같은 플로우 활성화는, OIS 가 요청될 수 있도록, 하드웨어의 미숙한 웨이크 업과 슬립 지속기간의 재프로그래밍을 불러일으킨다.
스위치 심볼 프로그래밍과 관련하여, programmed_OFDM_symbol 인터럽트는 이러한 미숙한 웨이크 업 이후에 소거되어야 한다. OIS 는 필요로 할 것이기 때문에, 스위치 심볼은 WOIS 또는 LOIS 이후에 재프로그래밍되어야 한다.
스위칭 다이버시티를 지원하는데 필요한 프로세서 기능성의 최종적인 부분은 MFN 에 대한 RF 모니터링과의 안테나 스위칭의 조정이다. RF 모니터링의 목표는 RF 에 대한 평균 전력의 추정치를 얻는 것이기 때문에, 순시적인 RSSI 측정치들에 기초하여 보다 강한 안테나를 이용하는 것은 필요하지 않다. 이에 따라, 1차 안테나에 대한 RF 모니터링 측정이 수행될 수 있다. RF 모니터링뿐만이 아니라 핸드오프는 프로세서에서 이행되고 또한 MLC 위치 정보에 좌우되기 때문에, 프로세서는 RF 모니터링 동안에도 안테나를 제어할 수 있다. 프로세서에 의한 제어는 또한 안테나 스위칭과 RF 스위칭 사이의 SSBI 커맨드들의 임의의 잠재적인 충돌을 방지시킬 수 있다.
도 15는 예시적인 RF 모니터링 시간라인을 도시한다. 안테나 스위칭을 갖는 RF 모니터링을 위한 시간라인이 도 15에서 도시된다. 시퀀스는 EOB 인터럽트에 의해 트리거된다. 이 인터럽트 때에, 프로세서는 RF 모니터링이 가능한지를 결정하고 현재의 안테나에 대한 IC 계수들의 백업을 트리거한다. DSP 는 EOB 인터럽트 시에 every_OFDM_symbol 인터럽트를 마스킹하고 어떠한 추가적인 안테나 스위치들을 수행하지 않는다는 것을 상기한다. IC 백업 커맨드들 이후, 프로세서는 1차 안테나로 스위칭할 수 있고 RF 모니터링 시퀀스 (방법 C 또는 D) 를 실행할 수 있다. 프로세서가 RF 메트릭들 (RSSI 및/또는 CP 상관도) 을 판독한 후, 안테나는 RF 스위칭이 가능하기 전으로 스위칭 백할 수 있다. 안테나를 각각의 RF 스위치 이전으로 스위칭하는 이유는 올바른 안테나 - 모니터링된 RF 를 위한 1차 안테나 및 현재의 RF 를 위한 현재의 안테나에 대한 DC 및 AGC 획득이 행해지는 것을 보장하기 위한 것이다.
MLC 블록 당 한번 꼴 이외의 다른 레이트들을 갖는 안테나 선택이 또한 가능하다. 보다 느린 선택 레이트들의 경우, 보다 낮은 다이버시티가 시변 채널에서 실현될 수 있다. 심볼 레이트 스위칭과 같은, 보다 빠른 안테나 선택 레이트들의 경우에서, 만약 채널 추정을 위한 시간 필터링이 인에이블되는 경우, 안테나가 MLC 디코딩의 중간에서 스위칭되면 채널 추정은 붕괴될 수 있다. 시간 필터가 디스에이블되는 경우 (예를 들어, 매우 높은 도플러), 특히 안테나들간에 상당한 차이가 존재하는 경우에, 심볼 레이트 안테나 스위칭이 이로울 수 있다. 심볼 레이트 안테나 선택의 상세한 설계는 추가적인 수정들을 수반할 수 있다.
상술한 예시들은 단지 설명을 위한 것일 뿐, 본 발명개시의 범위 또는 사상을 제한시키려고 한 것은 아니며, 다른 예시들 또는 주어진 예시들의 변형들이 본 발명개시의 범위 내에서 가능하다는 것을 본 발명분야의 당업자는 이해할 것이다.
본 명세서에서는 여러 시나리오들하에서 스위칭 다이버시티를 인에이블/디스에이블하는 쟁점사항이 개시된다. 1차 안테나와 2차 안테나간의 이득 차분으로 인해, 만약 높은 도플러 확산의 시나리오에서 스위칭 다이버시티가 항상 턴 온되면 성능 저하가 존재할 수 있다. 하나의 양태에서, 이득 차분의 실제값에 따른 비제로 확률 (non-zero probability) 을 가지면서 2차 안테나가 MLC 블록의 시작에서 선택될 수 있다. 하지만, 통계적으로 MLC 블록 내의 대부분의 심볼들에 있어서 2차 안테나는 1차 안테나보다 불량일 가능성이 높다.
하나의 양태에서, DSP 는 도플러 추정에 기초하여 상이한 스위칭 다이버시티 모드들 (단일 안테나, 블록 당 안테나 스위칭, 심볼 레이트 안테나 스위칭) 간의 선택을 행한다. 스위칭 기준이 상이할 수 있지만, 인에이블/디스에이블 로직으로의 입력은 적응형 시간 필터링 로직과 공유될 수 있다. 최종적으로, 스위칭 다이버시티의 인에이블링/디스에이블링은 MLC 블록 당 레이트보다 느린 레이트를 가질 수 있다. 예를 들어, 스위칭 다이버시티는 N 개 (프로그램가능한) 수퍼프레임들 당 한번 꼴로 인에이블/디스에이블될 수 있다.
안테나 스위치에 의해 초래된 손실은 예컨대 0.2 내지 0.5 dB 의 범위를 가질 수 있다. 만약 안테나 스위치가 LNA 앞에서 구현되면, 삽입 손실은 수신 신호에서의 C/I 손실로 곧바로 전환된다. 하지만, 만약 안테나 스위치가 LNA 뒤에서 구현되면, 갖게되는 유일한 영향은 0.2 내지 0.5 dB LNA 이득 감소인데, 이것은 후속하는 DVGA 에 의해 손쉽게 보상될 수 있다. C/I 손실은 없기 때문에, 결과적인 성능은 사전 LNA 옵션보다 우수할 가능성이 높다. 부가적인 댓가는 부가적인 LNA 와 또한 부가적인 사전 LNA 필터이다.
하나의 예시에서, 1차 안테나와 2차 안테나간의 3 dB 의 이득 차분이 달성될 수 있다. 전화기 폼 팩터 한계성으로 인해, 보통 1차 안테나와 2차 안테나간에 상관성이 존재한다. 이러한 두 개의 안테나들간의 보다 낮은 상관성 (이에 상응하여 보다 많은 안테나 다이버시티) 은 보다 우수한 성능을 산출시킨다.
하나의 양태에서, 안테나 다이버시티 설계는 심볼 레이트 스위칭 다이버시티를 이용한다. 설명을 위해 512 의 CP 길이를 갖는 FLO 6 MHz 대역폭 모드가 이용된다. 수정이 거의 없는 설계에 의해 다른 FLO 대역폭들 (5, 7, 8 MHz) 이 손쉽게 지원될 수 있다. 예를 들어, 512 미만의 CP 길이의 경우, 몇가지 시스템 파라미터들을 수정하고 DSP 를 높은 클럭 레이트들에서 구동시키는 것을 통해 심볼 레이트 스위칭 다이버시티가 여전히 가능해진다.
도 16은 안테나 스위칭 다이버시티를 위한 예시적인 흐름도를 도시한다. 블록 1610 에서, OFDM 심볼 기간의 개시를 식별한다. 블록 1620 에서, 원래의 안테나로부터 대안적인 안테나로 스위칭한다. 블록 1630 에서, 원래의 안테나 및 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산한다. 그리고, 블록 1640 에서, 현재의 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 원래의 안테나 또는 대안적인 안테나 중 어느 하나를 선택한다. 도 16에서 도시된 단계들은 설명을 목적으로 각자의 순서로 배치되었다는 것과, 본 발명개시의 사상 또는 범위에 영향을 미치지 않고서 단계들은 상호교환될 수 있으며, 다른 단계들이 추가될 수 있거나 또는 설명된 단계들은 삭제될 수 있다는 것을 본 발명분야의 당업자는 이해할 것이다.
추가적으로, 본 발명개시의 사상 또는 범위에 영향을 미치지 않고서 다음의 단계들 중 하나 이상이 도 16의 흐름도 내에 포함될 수 있다. 예를 들어,
Figure 112011067358892-pct00074
OFDM 심볼 카운터 인터럽트에 응답한다. 하나의 양태에서, OFDM 심볼 카운터 인터럽트는 새로운 OFDM 심볼의 시작을 표시할 수 있다.
Figure 112011067358892-pct00075
수신 안테나 스위칭 기준을 결정한다. 하나의 예시에서, 수신 안테나 스위칭 기준은 원래의 안테나로부터 대안적인 안테나로 스위칭할지 여부를 결정하는데 이용될 수 있다. 원래의 안테나는 사용중에 있는 현재의 안테나인 반면에, 대안적인 안테나는 원래의 안테나와 다른 안테나이다.
Figure 112011067358892-pct00076
만약 수신 안테나 스위칭 기준이 충족되면 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 백업한다. 하나의 예시에서, 수신기 레지스터들은 DC 오프셋들, AGC, DVGA, IC, 등을 포함한다.
Figure 112011067358892-pct00077
원래의 안테나로부터 대안적인 안테나로 스위칭한다.
Figure 112011067358892-pct00078
원래의 안테나가 대안적인 안테나로 스위칭하는 동안 AGC 이득 상태 천이를 동결시킨다. 그리고, 하나의 예시에서, AGC 상태 천이를 동결시킨 후, 고속 획득 모드를 트리거한다. 하나의 예시에서, 고속 획득 모드는 AGC 회로 및 DVGA 회로의 일부이다. 하나의 예시에서, 획득 기간은, 256 개 샘플들의 명목적 획득 기간 대신에, 16, 32, 또는 64 개 샘플들로 프로그래밍가능하다.
Figure 112011067358892-pct00079
신호를 획득하기 위해 복수의 고속 AGC 획득들을 수행한다. 하나의 예시에서, AGC 획득들의 갯수는 네 개이다. 본 명세서에서 주어진 AGC 획득들의 수량은 예시용으로 주어진 것이며, 본 발명개시의 범위 및 사상 내에서 다른 수량이 허용가능하다는 것을 본 발명분야의 당업자는 이해할 것이다.
Figure 112011067358892-pct00080
하나의 예시에서, 신호 퀄리티 메트릭은 RSSI 측정들에 기초한다. 그리고, 하나의 예시에서, RSSI 차이를 계산한다. 하나의 예시에서, RSSI 차이는 원래의 안테나 및 대안적인 안테나와 연관이 있다. 하나의 예시에서, RSSI 차이는 AGC 및 DVGA 레지스터들에 기초한다.
Figure 112011067358892-pct00081
현재의 OFDM 심볼의 복조들을 위해 보다 큰 신호 퀄리티 메트릭 (예컨대, RSSI) 을 갖는 안테나를 선택한다.
Figure 112011067358892-pct00082
만약 선택된 안테나가 원래의 안테나이면, 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 복원시킨다.
Figure 112011067358892-pct00083
데이터 모드 시간 추적 (DMTT) 업데이트 플래그를 체크한다.
Figure 112011067358892-pct00084
다음 중 적어도 하나를 수행한다: 대안적인 안테나에 대한 DC 오프셋을 재로딩하는 것, 간섭 소거 버퍼 및 쉬프트 레지스터를 리셋하는 것.
Figure 112011067358892-pct00085
다음 중 적어도 하나를 리셋한다: 자동 이득 제어 (AGC) 또는 디지털 가변 이득 증폭기 (DVGA).
Figure 112011067358892-pct00086
신호의 획득을 개시한다.
Figure 112011067358892-pct00087
심볼 레이트 스위칭 또는 블록 레이트 스위칭 사이에서 선택한다. 하나의 예시에서, 블록 레이트 스위칭이 선택될 수 있고, 여기서 OFDM 심볼 인터럽트는 멀티캐스트 논리적 채널 (MLC) 블록의 끝에서 존재한다. 하나의 예시에서, 심볼 레이트 스위칭이 선택될 수 있고, 여기서 OFDM 심볼 인터럽트는 이전의 OFDM 심볼 기간의 끝에서 존재한다.
하나의 예시에서, 수신기 DSP 는 도 16에서의 흐름도의 하나 이상의 단계들을 수행할 수 있다. 본 발명분야의 당업자는 도 16에서의 예시적인 흐름도에서 개시된 단계들은 본 발명개시의 사상 또는 범위로부터 벗어나지 않고서 각자의 순서가 상호교환될 수 있다는 것을 이해할 것이다. 또한, 본 발명분야의 당업자는 흐름도에서 도해된 단계들은 배타적이지 않으며, 본 발명개시의 범위 및 사상에 영향을 미치지 않으면서 다른 단계들이 포함될 수 있거나 또는 예시적인 흐름도에서의 단계들의 하나 이상이 삭제될 수 있다는 것을 이해할 것이다.
본 발명분야의 당업자는 본 명세서에서 개시된 예시들과 관련하여 설명된 다양한 예시적인 컴포넌트들, 논리적 블록들, 모듈들, 회로들, 및/또는 알고리즘 단계들은 전자적 하드웨어, 펌웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있다는 것을 또한 알 것이다. 하드웨어, 펌웨어, 및 소프트웨어의 이러한 상호교환가능성을 명확히 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및/또는 알고리즘 단계들이 각자의 기능성 측면에서 개괄적으로 상술되어 왔다. 이와 같은 기능성이 하드웨어, 펌웨어, 또는 소프트웨어로서 구현되는지 여부는 총체적인 시스템에 부과된 특별한 응용 및 설계 제약들에 따라 달라진다. 본 발명분야의 당업자는 설명된 기능성을 각각의 특별한 응용을 위한 다양한 방법들로 구현시킬 수 있지만, 이와 같은 구현 결정은 본 발명개시의 범위 또는 사상으로부터의 일탈을 야기시키는 것으로서 해석되어서는 안된다.
예를 들어, 하드웨어 구현의 경우, 프로세싱 유닛들은 하나 이상의 응용 특정 집적 회로 (application specific integrated circuit; ASIC), 디지털 신호 프로세서 (digital signal processor; DSP), 디지털 신호 프로세싱 디바이스 (digital signal processing device; DSPD), 프로그램가능 로직 디바이스 (programmable logic device; PLD), 필드 프로그램가능 게이트 어레이 (field programmable gate array; FPGA), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 본 명세서에서 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 또는 이들의 조합 내에서 구현될 수 있다. 소프트웨어에 있어서, 구현은 본 명세서에서 설명된 기능들을 수행하는 모듈들 (예컨대, 프로시저들, 함수들, 등) 을 통해 행해질 수 있다. 소프트웨어 코드들은 메모리 유닛들 내에 저장될 수 있고 프로세서 유닛에 의해 실행될 수 있다. 추가적으로, 본 명세서에서 설명된 다양한 예시적인 흐름도들, 논리적 블록들, 모듈들 및/또는 알고리즘 단계들은 또한 본 발명분야에서 알려진 임의의 비일시적인 컴퓨터 판독가능한 매체상에 실려있는 컴퓨터 판독가능한 명령들로서 코딩되거나 또는 본 발명분야에서 알려진 임의의 컴퓨터 프로그램 제품으로 구현될 수 있다.
하나 이상의 예시들에서, 본 명세서에서 설명된 단계들 또는 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 만약 소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능한 매체 상의 하나 이상의 명령들 또는 코드상에 저장되거나 또는 이러한 명령들 또는 코드로서 송신될 수 있다. 컴퓨터 판독가능한 매체는 하나의 장소에서 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 해주는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 비제한적인 예시로서, 이와 같은 컴퓨터 판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 다른 자기 저장 디바이스, 또는 컴퓨터에 의해 액세스될 수 있고, 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 운송하거나 또는 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 어떠한 연결부라도 컴퓨터 판독가능한 매체로서 적절히 칭한다. 본 명세서에서 이용된 디스크 (disk) 또는 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD (digital versatile disc), 플로피 디스크, 및 블루레이 디스크를 포함하며, 여기서 디스크 (disk) 는 통상 데이터를 자기적으로 재현시키며, 디스크 (disc) 는 레이저를 이용하여 광학적으로 데이터를 재현시킨다. 위의 조합들은 또한 컴퓨터 판독가능한 매체의 범위 내에 포함될 수 있다. 추가적으로, 방법 또는 알고리즘의 동작들은 컴퓨터 프로그램 제품 내에 병합될 수 있는, 하나의 코드 및 명령 또는 임의의 조합 또는 세트의 코드들 및 명령들로서 머신 판독가능한 매체 및 컴퓨터 판독가능한 매체상에서 상주할 수 있다.
하나의 예시에서, 본 명세서에서 설명된 예시적인 컴포넌트들, 흐름도들, 논리적 블록들, 모듈들 및/또는 알고리즘 단계들은 하나 이상의 프로세서들과 함께 구현되거나 또는 수행된다. 하나의 양태에서, 프로세서는 본 명세서에서 설명된 다양한 흐름도들, 논리적 블록들 및/또는 모듈들을 이행하거나 또는 수행하기 위해 프로세서에 의해 실행될 데이터, 메타데이터, 프로그램 명령들 등을 저장하는 메모리와 결합된다. 도 17은 안테나 스위칭 다이버시티를 위한 프로세스들을 실행하기 위한 메모리 (1720) 와 통신하는 프로세서 (1710) 를 포함하는 디바이스 (1700) 의 예시를 도시한다. 하나의 예시에서, 디바이스 (1700) 는 도 16에서 도해된 알고리즘을 이행하는데 이용된다. 하나의 양태에서, 메모리 (1720) 는 프로세서 (1710) 내에 위치된다. 다른 양태에서, 메모리 (1720) 는 프로세서 (1710) 외부에 있다. 하나의 양태에서, 프로세서는 본 명세서에서 설명된 다양한 흐름도들, 논리적 블록들 및/또는 모듈들을 이행하거나 또는 수행하기 위한 회로를 포함한다.
도 18은 안테나 스위칭 다이버시티에 적합한 디바이스 (1800) 의 예시를 도시한다. 하나의 양태에서, 디바이스 (1800) 는 본 명세서에서 블록들 (1810, 1820, 1830 및 1840) 로 설명된 바와 같이 심볼 레이트 수신 안테나 스위칭 다이버시티의 여러가지 양태들을 제공하도록 구성된 하나 이상의 모듈들을 포함한 적어도 하나의 프로세서에 의해 구현된다. 예를 들어, 각각의 모듈은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합을 포함한다. 하나의 양태에서, 디바이스 (1800) 는 또한 적어도 하나의 프로세서와 통신하는 적어도 하나의 메모리에 의해 구현된다.
개시된 양태들의 이전 설명은 본 발명분야의 당업자가 본 발명개시를 실시하거나 또는 이용할 수 있도록 하기 위해 제공된 것이다. 이러한 양태들에 대한 다양한 변형들은 본 발명분야의 당업자에게 손쉽게 명백해질 것이며, 본 명세서에 정의된 일반 원리들은 본 발명개시의 범위 또는 사상으로부터 벗어나지 않고서 다른 양태들에 적용될 수 있다.

Claims (56)

  1. 안테나 스위칭 다이버시티를 위한 방법으로서,
    직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 심볼 당 적어도 한 번 원래의 안테나가 적어도 하나의 대안적인 안테나로 스위칭될 수 있는지 여부를 결정하기 위한 인터럽트에 응답하여 OFDM 심볼 기간의 개시를 식별하는 단계;
    상기 원래의 안테나로부터 상기 적어도 하나의 대안적인 안테나로 스위칭하는 단계;
    상기 원래의 안테나 및 상기 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 단계; 및
    현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 상기 원래의 안테나 또는 상기 대안적인 안테나 중 어느 하나를 선택하는 단계를 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  2. 제 1 항에 있어서,
    상기 신호 퀄리티 메트릭은 수신 신호 세기 표시 (received signal strength indication; RSSI) 측정들에 기초하는, 안테나 스위칭 다이버시티를 위한 방법.
  3. 제 2 항에 있어서,
    상기 RSSI 측정들은 순환적 프리픽스 기간 내에서 취해지는, 안테나 스위칭 다이버시티를 위한 방법.
  4. 제 1 항에 있어서,
    상기 OFDM 심볼 기간의 개시는 OFDM 심볼 카운터 인터럽트로 식별되는, 안테나 스위칭 다이버시티를 위한 방법.
  5. 제 1 항에 있어서,
    상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭하기 위한 스위칭 결정은 순환적 프리픽스 기간 내에 행해지는, 안테나 스위칭 다이버시티를 위한 방법.
  6. 제 5 항에 있어서,
    상기 스위칭 결정에 대한 OFDM 심볼 카운터 인터럽트에 응답하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  7. 제 6 항에 있어서,
    상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭할지 여부를 결정하기 위한 안테나 스위칭 기준을 결정하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  8. 제 7 항에 있어서,
    상기 안테나 스위칭 기준이 충족되면 상기 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 백업하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  9. 제 8 항에 있어서,
    상기 원래의 안테나가 상기 대안적인 안테나로 스위칭되는 동안 자동 이득 제어 (automatic gain control; AGC) 이득 상태 천이를 동결시키는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  10. 제 9 항에 있어서,
    상기 AGC 이득 상태 천이를 동결시킨 후 고속 획득 모드를 트리거하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  11. 제 10 항에 있어서,
    상기 고속 획득 모드는 AGC 회로 및 디지털 가변 이득 증폭기 (digital variable gain amplifier; DVGA) 회로의 일부인, 안테나 스위칭 다이버시티를 위한 방법.
  12. 제 9 항에 있어서,
    신호를 획득하기 위해 복수의 고속 AGC 획득들을 수행하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  13. 제 9 항에 있어서,
    상기 원래의 안테나와 상기 대안적인 안테나 중 어느 것이 보다 큰 RSSI 를 갖는지에 따라 상기 원래의 안테나와 상기 대안적인 안테나 중 어느 하나를 선택하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  14. 제 13 항에 있어서,
    상기 원래의 안테나가 선택되면 상기 원래의 안테나와 연관된 정보를 갖는 상기 적어도 하나의 수신기 레지스터를 복원하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  15. 제 1 항에 있어서,
    데이터 모드 시간 추적 (Data mode time tracking; DMTT) 업데이트 플래그를 체크하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  16. 제 15 항에 있어서,
    상기 대안적인 안테나에 대한 DC 오프셋을 재로딩하는 것, 간섭 소거 버퍼 및 쉬프트 레지스터를 리셋하는 것 중에서 적어도 하나를 수행하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  17. 제 16 항에 있어서,
    자동 이득 제어 (AGC) 또는 디지털 가변 이득 증폭기 (DVGA) 중에서 적어도 하나를 리셋하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  18. 제 17 항에 있어서,
    신호의 획득을 개시하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  19. 제 1 항에 있어서,
    심볼 레이트 스위칭 또는 블록 레이트 스위칭 사이에서 선택하는 단계를 더 포함하는, 안테나 스위칭 다이버시티를 위한 방법.
  20. 제 19 항에 있어서,
    상기 블록 레이트 스위칭이 선택되고, 멀티캐스트 논리적 채널 (Multicast Logical Channel; MLC) 블록의 개시에서 OFDM 심볼 인터럽트가 존재하는, 안테나 스위칭 다이버시티를 위한 방법.
  21. 제 19 항에 있어서,
    상기 심볼 레이트 스위칭이 선택되고, 이전의 OFDM 심볼 기간의 끝에서 OFDM 심볼 인터럽트가 존재하는, 안테나 스위칭 다이버시티를 위한 방법.
  22. 프로세서와 메모리를 포함하는 안테나 스위칭 다이버시티를 위한 수신기로서,
    상기 메모리는,
    직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 심볼 당 적어도 한 번 원래의 안테나가 적어도 하나의 대안적인 안테나로 스위칭될 수 있는지 여부를 결정하기 위한 인터럽트에 응답하여 OFDM 심볼 기간의 개시를 식별하는 것;
    상기 원래의 안테나로부터 상기 적어도 하나의 대안적인 안테나로 스위칭하는 것;
    상기 원래의 안테나 및 상기 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 것; 및
    현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 상기 원래의 안테나 또는 상기 대안적인 안테나 중 어느 하나를 선택하는 것을 수행하기 위해 상기 프로세서에 의해 실행가능한 프로그램 코드를 포함하는, 수신기.
  23. 제 22 항에 있어서,
    상기 신호 퀄리티 메트릭은 RSSI 측정들에 기초하는, 수신기.
  24. 제 23 항에 있어서,
    상기 RSSI 측정들은 순환적 프리픽스 기간 내에서 취해지는, 수신기.
  25. 제 22 항에 있어서,
    상기 OFDM 심볼 기간의 개시는 OFDM 심볼 카운터 인터럽트로 식별되는, 수신기.
  26. 제 22 항에 있어서,
    상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭하기 위한 스위칭 결정은 순환적 프리픽스 기간 내에 행해지는, 수신기.
  27. 제 26 항에 있어서,
    상기 메모리는, 상기 스위칭 결정에 대한 OFDM 심볼 카운터 인터럽트에 응답하기 위한 프로그램 코드를 더 포함하는, 수신기.
  28. 제 27 항에 있어서,
    상기 메모리는, 상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭할지 여부를 결정하기 위한 안테나 스위칭 기준을 결정하기 위한 프로그램 코드를 더 포함하는, 수신기.
  29. 제 28 항에 있어서,
    상기 메모리는, 상기 안테나 스위칭 기준이 충족되면 상기 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 백업하기 위한 프로그램 코드를 더 포함하는, 수신기.
  30. 제 29 항에 있어서,
    상기 메모리는, 상기 원래의 안테나가 상기 대안적인 안테나로 스위칭되는 동안 AGC 이득 상태 천이를 동결시키기 위한 프로그램 코드를 더 포함하는, 수신기.
  31. 제 30 항에 있어서,
    상기 메모리는, 상기 AGC 이득 상태 천이를 동결시킨 후 고속 획득 모드를 트리거하기 위한 프로그램 코드를 더 포함하는, 수신기.
  32. 제 31 항에 있어서,
    상기 고속 획득 모드는 AGC 회로 및 DVGA 회로의 일부인, 수신기.
  33. 제 30 항에 있어서,
    상기 메모리는, 신호를 획득하기 위해 복수의 고속 AGC 획득들을 수행하기 위한 프로그램 코드를 더 포함하는, 수신기.
  34. 제 30 항에 있어서,
    상기 메모리는, 상기 원래의 안테나와 상기 대안적인 안테나 중 어느 것이 보다 큰 RSSI 를 갖는지에 따라 상기 원래의 안테나와 상기 대안적인 안테나 중 어느 하나를 선택하기 위한 프로그램 코드를 더 포함하는, 수신기.
  35. 제 34 항에 있어서,
    상기 메모리는, 상기 원래의 안테나가 선택되면 상기 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 복원하기 위한 프로그램 코드를 더 포함하는, 수신기.
  36. 제 22 항에 있어서,
    상기 메모리는, 데이터 모드 시간 추적 (DMTT) 업데이트 플래그를 체크하기 위한 프로그램 코드를 더 포함하는, 수신기.
  37. 제 36 항에 있어서,
    상기 메모리는, 상기 대안적인 안테나에 대한 DC 오프셋을 재로딩하는 것, 간섭 소거 버퍼 및 쉬프트 레지스터를 리셋하는 것 중에서 적어도 하나를 수행하기 위한 프로그램 코드를 더 포함하는, 수신기.
  38. 제 37 항에 있어서,
    상기 메모리는, 자동 이득 제어 (AGC) 또는 디지털 가변 이득 증폭기 (DVGA) 중에서 적어도 하나를 리셋하기 위한 프로그램 코드를 더 포함하는, 수신기.
  39. 제 38 항에 있어서,
    상기 메모리는, 신호의 획득을 개시하기 위한 프로그램 코드를 더 포함하는, 수신기.
  40. 제 22 항에 있어서,
    상기 메모리는, 심볼 레이트 스위칭 또는 블록 레이트 스위칭 사이에서 선택하기 위한 프로그램 코드를 더 포함하는, 수신기.
  41. 제 40 항에 있어서,
    상기 블록 레이트 스위칭이 선택되고, 멀티캐스트 논리적 채널 (MLC) 블록의 개시에서 OFDM 심볼 인터럽트가 존재하는, 수신기.
  42. 제 40 항에 있어서,
    상기 심볼 레이트 스위칭이 선택되고, 이전의 OFDM 심볼 기간의 끝에서 OFDM 심볼 인터럽트가 존재하는, 수신기.
  43. 안테나 스위칭 다이버시티를 위한 장치로서,
    직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 심볼 당 적어도 한 번 원래의 안테나가 적어도 하나의 대안적인 안테나로 스위칭될 수 있는지 여부를 결정하기 위한 인터럽트에 응답하여 OFDM 심볼 기간의 개시를 식별하기 위한 수단;
    상기 원래의 안테나로부터 상기 적어도 하나의 대안적인 안테나로 스위칭하기 위한 수단;
    상기 원래의 안테나 및 상기 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하기 위한 수단; 및
    현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 상기 원래의 안테나 또는 상기 대안적인 안테나 중 어느 하나를 선택하기 위한 수단을 포함하는, 안테나 스위칭 다이버시티를 위한 장치.
  44. 제 43 항에 있어서,
    상기 신호 퀄리티 메트릭은 순환적 프리픽스 기간 내에서 취해진 RSSI 측정들에 기초하며, 상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭하기 위한 스위칭 결정은 상기 순환적 프리픽스 기간 내에서 행해지는, 안테나 스위칭 다이버시티를 위한 장치.
  45. 제 43 항에 있어서,
    상기 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 백업하기 위한 수단을 더 포함하는, 안테나 스위칭 다이버시티를 위한 장치.
  46. 제 45 항에 있어서,
    상기 원래의 안테나가 상기 대안적인 안테나로 스위칭되는 동안에 AGC 이득 상태 천이를 동결시키기 위한 수단과, 상기 AGC 이득 상태 천이를 동결시킨 후 고속 획득 모드를 트리거하기 위한 수단을 더 포함하는, 안테나 스위칭 다이버시티를 위한 장치.
  47. 제 43 항에 있어서,
    데이터 모드 시간 추적 (DMTT) 업데이트 플래그를 체크하기 위한 수단과, 상기 대안적인 안테나에 대한 DC 오프셋을 재로딩하는 것과 간섭 소거 버퍼 및 쉬프트 레지스터를 리셋하는 것 중에서 적어도 하나를 수행하기 위한 수단을 더 포함하는, 안테나 스위칭 다이버시티를 위한 장치.
  48. 제 43 항에 있어서,
    심볼 레이트 스위칭 또는 블록 레이트 스위칭 사이에서 선택하기 위한 수단을 더 포함하는, 안테나 스위칭 다이버시티를 위한 장치.
  49. 제 48 항에 있어서,
    상기 블록 레이트 스위칭이 선택되고 멀티캐스트 논리적 채널 (MLC) 블록의 개시에서 OFDM 심볼 인터럽트가 존재하며, 상기 심볼 레이트 스위칭이 선택되고 이전의 OFDM 심볼 기간의 끝에서 OFDM 심볼 인터럽트가 존재하는, 안테나 스위칭 다이버시티를 위한 장치.
  50. 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능한 매체로서,
    상기 컴퓨터 프로그램의 실행은,
    직교 주파수 분할 멀티플렉스 (orthogonal frequency division multiplex; OFDM) 심볼 당 적어도 한 번 원래의 안테나가 적어도 하나의 대안적인 안테나로 스위칭될 수 있는지 여부를 결정하기 위한 인터럽트에 응답하여 OFDM 심볼 기간의 개시를 식별하는 것;
    상기 원래의 안테나로부터 상기 적어도 하나의 대안적인 안테나로 스위칭하는 것;
    상기 원래의 안테나 및 상기 대안적인 안테나와 연관된 신호 퀄리티 메트릭을 계산하는 것; 및
    현재 또는 후속하는 OFDM 심볼의 복조를 위해 상기 계산된 신호 퀄리티 메트릭에 기초하여 상기 원래의 안테나 또는 상기 대안적인 안테나 중 어느 하나를 선택하는 것을 위한 것인, 컴퓨터 판독가능한 매체.
  51. 제 50 항에 있어서,
    상기 신호 퀄리티 메트릭은 순환적 프리픽스 기간 내에서 취해진 RSSI 측정들에 기초하며, 상기 원래의 안테나로부터 상기 대안적인 안테나로 스위칭하기 위한 스위칭 결정은 상기 순환적 프리픽스 기간 내에서 행해지는, 컴퓨터 판독가능한 매체.
  52. 제 50 항에 있어서,
    상기 컴퓨터 프로그램의 실행은, 추가적으로, 상기 원래의 안테나와 연관된 정보를 갖는 적어도 하나의 수신기 레지스터를 백업하는 것을 위한 것인, 컴퓨터 판독가능한 매체.
  53. 제 52 항에 있어서,
    상기 컴퓨터 프로그램의 실행은, 추가적으로,
    상기 원래의 안테나가 상기 대안적인 안테나로 스위칭되는 동안에 AGC 이득 상태 천이를 동결시키는 것; 및
    상기 AGC 이득 상태 천이를 동결시킨 후 고속 획득 모드를 트리거하는 것을 위한 것인, 컴퓨터 판독가능한 매체.
  54. 제 50 항에 있어서,
    상기 컴퓨터 프로그램의 실행은, 추가적으로,
    데이터 모드 시간 추적 (DMTT) 업데이트 플래그를 체크하는 것; 및
    상기 대안적인 안테나에 대한 DC 오프셋을 재로딩하는 것, 간섭 소거 버퍼 및 쉬프트 레지스터를 리셋하는 것 중에서 적어도 하나를 수행하는 것을 위한 것인, 컴퓨터 판독가능한 매체.
  55. 제 50 항에 있어서,
    상기 컴퓨터 프로그램의 실행은, 추가적으로, 심볼 레이트 스위칭 또는 블록 레이트 스위칭 사이에서 선택하는 것을 위한 것인, 컴퓨터 판독가능한 매체.
  56. 제 55 항에 있어서,
    상기 블록 레이트 스위칭이 선택되고 멀티캐스트 논리적 채널 (MLC) 블록의 개시에서 OFDM 심볼 인터럽트가 존재하며, 상기 심볼 레이트 스위칭이 선택되고 이전의 OFDM 심볼 기간의 끝에서 OFDM 심볼 인터럽트가 존재하는, 컴퓨터 판독가능한 매체.
KR1020117020134A 2009-02-01 2010-02-01 Ｏｆｄｍ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법 KR101261758B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14897109P 2009-02-01 2009-02-01
US61/148,971 2009-02-01
US12/695,921 2010-01-28
US12/695,921 US8755476B2 (en) 2009-02-01 2010-01-28 Apparatus and method for antenna switching diversity in an OFDM system
PCT/US2010/022752 WO2010088612A1 (en) 2009-02-01 2010-02-01 Apparatus and method for antenna switching diversity in an ofdm system

Publications (2)

Publication Number Publication Date
KR20110112850A KR20110112850A (ko) 2011-10-13
KR101261758B1 true KR101261758B1 (ko) 2013-05-09

Family

ID=42104593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020134A KR101261758B1 (ko) 2009-02-01 2010-02-01 Ｏｆｄｍ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법

Country Status (6)

Country Link
US (1) US8755476B2 (ko)
EP (1) EP2392084A1 (ko)
KR (1) KR101261758B1 (ko)
CN (1) CN102362444B (ko)
TW (1) TWI410068B (ko)
WO (1) WO2010088612A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9026070B2 (en) * 2003-12-18 2015-05-05 Qualcomm Incorporated Low-power wireless diversity receiver with multiple receive paths
US9450665B2 (en) * 2005-10-19 2016-09-20 Qualcomm Incorporated Diversity receiver for wireless communication
CA2676406C (en) * 2007-02-05 2015-04-07 Research In Motion Limited Apparatus, and associated method, for operating upon received data at a receiving station capable of diversity operation
EP2230791A1 (en) * 2009-03-20 2010-09-22 Nxp B.V. Signal processor, receiver and signal processing method
US9136937B1 (en) * 2010-02-16 2015-09-15 Qualcomm Incorporated System and method for providing antenna diversity in multiple sub-carrier communication systems
TWI452861B (zh) * 2010-10-08 2014-09-11 Realtek Semiconductor Corp 天線分集裝置與天線分集方法
US9178669B2 (en) 2011-05-17 2015-11-03 Qualcomm Incorporated Non-adjacent carrier aggregation architecture
US9252827B2 (en) 2011-06-27 2016-02-02 Qualcomm Incorporated Signal splitting carrier aggregation receiver architecture
US9154179B2 (en) 2011-06-29 2015-10-06 Qualcomm Incorporated Receiver with bypass mode for improved sensitivity
US20130033996A1 (en) * 2011-08-05 2013-02-07 Kee-Bong Song Electronic device with antenna switching capabilities
US8774334B2 (en) 2011-11-09 2014-07-08 Qualcomm Incorporated Dynamic receiver switching
US9363004B2 (en) * 2011-12-19 2016-06-07 Nokia Technologies Oy Apparatus and associated methods for switching between antennas in a multi-antenna receiver
US9362958B2 (en) 2012-03-02 2016-06-07 Qualcomm Incorporated Single chip signal splitting carrier aggregation receiver architecture
US9172402B2 (en) 2012-03-02 2015-10-27 Qualcomm Incorporated Multiple-input and multiple-output carrier aggregation receiver reuse architecture
US9118439B2 (en) 2012-04-06 2015-08-25 Qualcomm Incorporated Receiver for imbalanced carriers
US9154356B2 (en) 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US9867194B2 (en) 2012-06-12 2018-01-09 Qualcomm Incorporated Dynamic UE scheduling with shared antenna and carrier aggregation
EP2891372B1 (en) 2012-08-31 2017-06-28 Nokia Technologies OY Positioning devices
US9300420B2 (en) 2012-09-11 2016-03-29 Qualcomm Incorporated Carrier aggregation receiver architecture
US9543903B2 (en) 2012-10-22 2017-01-10 Qualcomm Incorporated Amplifiers with noise splitting
US8995591B2 (en) 2013-03-14 2015-03-31 Qualcomm, Incorporated Reusing a single-chip carrier aggregation receiver to support non-cellular diversity
US9379789B2 (en) 2013-07-03 2016-06-28 Qualcomm Incorporated Antenna selection adjustment
EP3136670A4 (en) * 2014-04-21 2018-01-24 LG Electronics Inc. Broadcasting signal transmission apparatus, broadcasting signal reception apparatus, broadcasting signal transmission method, and broadcasting reception method
US9853681B2 (en) 2014-11-03 2017-12-26 Apple Inc. Arbitrator for multi-radio antenna switching
US9768825B2 (en) 2014-11-03 2017-09-19 Apple Inc. Wi-Fi adaptive transmit antenna selection
US10567074B2 (en) * 2015-10-16 2020-02-18 Apple Inc. Time grid with time division duplex switching intervals
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
US10320428B2 (en) * 2016-08-15 2019-06-11 Qualcomm Incorporated Outputting of codeword bits for transmission prior to loading all input bits
US10432247B2 (en) * 2017-03-20 2019-10-01 Intel IP Corporation Sequence triggering in RF front-ends
TWI659622B (zh) * 2017-05-17 2019-05-11 啟碁科技股份有限公司 接收信號品質改善的系統
US10432292B2 (en) 2017-12-11 2019-10-01 Apple Inc. Adaptive multiplexing and transmit/receive diversity
US11088750B2 (en) 2018-02-16 2021-08-10 Qualcomm Incorporated Feedback of beam switch time capability
KR102428407B1 (ko) * 2018-02-20 2022-08-02 현대모비스 주식회사 차량 통신 장치의 제어방법
KR102424661B1 (ko) * 2018-02-20 2022-07-25 현대모비스 주식회사 차량 통신 장치의 제어방법
KR20210024266A (ko) * 2019-08-21 2021-03-05 삼성디스플레이 주식회사 다중 입력 다중 출력 통신을 수행하는 디스플레이 장치, 및 통신 시스템
CN115134015B (zh) * 2021-03-29 2023-08-22 华为技术有限公司 一种天线测试方法以及相关设备
IL290353A (en) * 2022-02-04 2023-09-01 Qualcomm Inc Measurement of split cyclic prime beam amplification

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115801A1 (en) * 2005-09-27 2007-05-24 Linbo Li Switching diversity in broadcast OFDM systems based on multiple receive antennas

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561673A (en) 1993-04-16 1996-10-01 Matsushita Electric Industrial Co., Ltd. Antenna switched diversity reciever
CN1281084C (zh) 2002-11-04 2006-10-18 中兴通讯股份有限公司 一种实时天线选择发射分集方法及装置
US20050254486A1 (en) * 2004-05-13 2005-11-17 Ittiam Systems (P) Ltd. Multi processor implementation for signals requiring fast processing
KR20060104561A (ko) * 2005-03-30 2006-10-09 삼성전자주식회사 광대역 무선 통신 시스템에서 안테나 선택 다이버시티 장치및 방법
US20080020751A1 (en) * 2005-09-27 2008-01-24 Qualcomm Incorporated Channel monitoring methods in a wireless broadcast system
KR101414611B1 (ko) 2007-04-19 2014-07-07 엘지전자 주식회사 다중 안테나 시스템에서 신호 송신 방법
US7756099B2 (en) * 2007-07-13 2010-07-13 Mitsubishi Electric Research Laboratories, Inc. Method and system for selecting antennas adaptively in OFDMA networks

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070115801A1 (en) * 2005-09-27 2007-05-24 Linbo Li Switching diversity in broadcast OFDM systems based on multiple receive antennas

Also Published As

Publication number Publication date
TWI410068B (zh) 2013-09-21
CN102362444A (zh) 2012-02-22
US8755476B2 (en) 2014-06-17
TW201042939A (en) 2010-12-01
EP2392084A1 (en) 2011-12-07
US20100195754A1 (en) 2010-08-05
WO2010088612A8 (en) 2011-10-13
KR20110112850A (ko) 2011-10-13
WO2010088612A1 (en) 2010-08-05
CN102362444B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101261758B1 (ko) Ｏｆｄｍ 시스템에서의 안테나 스위칭 다이버시티를 위한 장치 및 방법
KR101153604B1 (ko) 무선 브로드캐스트 시스템들에서의 채널 모니터링 방법
JP6017438B2 (ja) 電力最適化された復調器フロントエンド（ｄｅｍｆｒｏｎｔ）受信機サブシステム
US7860527B2 (en) Method and apparatus for receiving data and paging from multiple wireless communication systems
JP5209484B2 (ja) ブロードキャストｏｆｄｍシステムにおけるｒｆチャネル交換
RU2390951C2 (ru) Повторный захват сигналов сети беспроводного вещания
CN102047590B (zh) 确定无线通信网络中用户设备的同步的方法和用户设备
US9148870B2 (en) Mobile communications radio receiver for multiple network operation
US9614606B2 (en) Method and apparatus for power aware receive diversity control
JP2005526460A (ja) ページング期間中の受信時間を最小化するための方法及び装置
US9544862B2 (en) Method and device for performing automatic gain control
KR101626228B1 (ko) 통신 디바이스들에 대한 최적화된 웨이크업
US8456996B2 (en) Method and apparatus for improved MBMS capacity and link management through robust and performance optimal soft combining
KR20140131954A (ko) 간섭의 존재에 있어서의 네트워크 포착 시간의 감소
WO2015085253A1 (en) Devices and methods for control channel decoding with preamble skip to reduce decoding time
US20130150104A1 (en) Communication terminal and method for receiving data
US20220286889A1 (en) Method and device for gain adjustment in mobility measurements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 7